-
Ausführungsbeispiele betreffen allgemein Spannungsregler.
-
Elektronische Geräte, die von einer externen Spannungsquelle mit Energie versorgt werden, wie beispielsweise eine Chipkarte, die über einen Versorgungskontakt von einem Lesegerät, in das sie eingesteckt ist, mit Energie versorgt wird, weisen typischerweise einen Spannungsregler auf, der die externe Versorgungsspannung in eine intern benötigte Versorgungsspannung umwandelt. Es sind effiziente Spannungswandler wünschenswert, die beispielsweise mit geringem Aufwand (z.B. mit geringem Flächenbedarf) implementiert werden können und beispielsweise schnell auf Schwankungen der externen Versorgungsspannung reagieren.
-
Gemäß einem Ausführungsbeispiel wird ein Spannungsregler bereitgestellt mit einem Versorgungsspannungseingang zum Anlegen einer Eingangs-Versorgungsspannung, einem Versorgungsspannungsausgang zum Ausgeben einer Ausgangs-Versorgungsspannung, einem ersten Feldeffekttransistor und einem zweiten Feldeffekttransistor, die seriell zwischen den Spannungsversorgungseingang und den Spannungsversorgungsausgang geschaltet sind, wobei der erste Feldeffekttransistor eine höhere Betriebsspannung hat als der zweite Feldeffekttransistor. Der Spannungsregler weist ferner einen Regler auf, der eingerichtet ist, die Gate-Spannung des ersten Feldeffekttransistors und die Gate-Spannung des zweiten Feldeffekttransistors zum Regeln der Ausgangs-Versorgungsspannung basierend auf einer Referenzspannung einzustellen.
-
Die Figuren geben nicht die tatsächlichen Größenverhältnisse wieder, sondern sollen dazu dienen, die Prinzipien der verschiedenen Ausführungsbeispiele zu illustrieren. Im Folgenden werden verschiedene Ausführungsbeispiele mit Bezug auf die folgenden Figuren beschrieben.
-
1 zeigt eine Chipkarte gemäß einem Ausführungsbeispiel.
-
2 zeigt einen Spannungsregler gemäß einer Ausführungsform.
-
3 zeigt ein Diagramm, das das Verhalten eines Spannungsreglers mit einem einzelnen Hochvolttransistor in der Regelstrecke veranschaulicht.
-
4 zeigt ein Diagramm, das das Verhalten des in 2 dargestellten Spannungsreglers veranschaulicht.
-
5 zeigt einen Spannungsregler gemäß einer Ausführungsform.
-
Die folgende detaillierte Beschreibung bezieht sich auf die beiliegenden Figuren, die Details und Ausführungsbeispiele zeigen. Diese Ausführungsbeispiele sind so detailliert beschrieben, dass der Fachmann die Erfindung ausführen kann. Andere Ausführungsformen sind auch möglich und die Ausführungsbeispiele können in struktureller, logischer und elektrischer Hinsicht geändert werden, ohne vom Gegenstand der Erfindung abzuweichen. Die verschiedenen Ausführungsbeispiele schließen sich nicht notwendig gegenseitig aus sondern es können verschiedene Ausführungsformen miteinander kombiniert werden, so dass neue Ausführungsformen entstehen. Im Rahmen dieser Beschreibung werden die Begriffe "verbunden", "angeschlossen" sowie "gekoppelt" verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung.
-
1 zeigt eine Chipkarte 100 gemäß einem Ausführungsbeispiel.
-
Die Chipkarte 100 weist einen Chipkartenträger 101 und ein Chipkartenmodul 102 auf, das auf dem Chipkartenträger 101 angeordnet ist.
-
Das Chipkartenmodul 102 weist Komponenten 103 auf, die Energie benötigen, beispielsweise einen Mikroprozessor (z.B. eine CPU), einen Speicher etc.
-
Die benötigte Energie kann über einen Kontakt 104 (beispielsweise in Kombination mit einem Erdungskontakt GND) von einer externen Energiequelle, beispielsweise einem Chipkartenleser (d.h. einem Chipkartenlesegerät), in den die Chipkarte gesteckt ist, an das Chipkartenmodul geliefert werden.
-
Wird eine Vorrichtung wie die Chipkarte 100 über eine variable externe Spannung versorgt (die beispielsweise an den Kontakt 104 und einen Erdungskontakt angelegt wird), wird eine intern verwendete Spannung typischerweise mit Hilfe einer Regelung (zumindest näherungsweise) konstant gehalten. Beispielsweise weist das Chipkartenmodul einen Spannungsregler 105, beispielsweise einen Längsregler, auf. Der Spannungsregler weist beispielsweise einen Regler auf, der eine Regelstrecke steuert, so dass diese eine gegenüber einer angelegten externen Spannung stabilere (d.h. weniger schwankende) interne Versorgungsspannung an die Komponenten 103 liefert. Dem Regler wird dabei die interne Spannung zugeführt, so dass dieser die Regelstrecke geeignet steuern kann, d.h. so dass eine Regelung der internen Versorgungsspannung durchgeführt wird.
-
Die Regelstrecke des Spannungsreglers 105 weist beispielsweise einen Transistor auf. Falls die externe Spannung eine maximal zulässige Versorgungsspannung eines Niedervolttransistors überschreitet, kann diese durch eine Regelung mit einem Hochvolttransistor reduziert werden.
-
Um gegenüber externen Spannungssprüngen möglichst unempfindlich zu sein, wird beispielsweise bei einem Längsregler ein NMOS(n-Kanal metal oxide semiconductor)-Hochvolttransistor als Regeltransistor verwendet, da im Gegensatz zu einem PMOS (p-Kanal-MOS) die Steuergröße Vgs (Gate-Source-Spannung) die externe Versorgungsspannung nicht beinhaltet.
-
Hochvolttransistoren haben jedoch verglichen mit Niedervolttransistoren schlechtere physikalische Eigenschaften (z.B. hinsichtlich der Verstärkung und des Widerstands) und einen größeren Flächenbedarf. Um bei höheren Stromverbräuchen den Spannungseinbruch pro Taktflanke gering zu halten, wird deshalb typischerweise innerhalb eines NMOS-Längsreglers (bei dem die Regelstrecke einen n-Kanal-MOSFET (MOS-Feldeffekttransistor) enthält), die Kanalweite des Hochvoltregeltransistors entsprechend vergrößert.
-
Durch die inhärente Regelung des Hochvolt-NMOS Transistors, d.h. ein Spannungseinbruch an VDD vergrößert instantan Vgs des Regeltransistors, geht die Weite des Regeltransistors direkt in die Stabilität der internen Versorgungsspannung ein. Beispielsweise ist für zu versorgende Komponenten 103 mit 4 mA Stromverbrauch eine Weite von 5 mm erforderlich und für zu versorgende Komponenten mit 30mA eine Weite von 20mm. Aufgrund des Flächenbedarfs von Hochvolttransistoren gilt es einen optimalen Designpunkt zu finden, bei dem die Versorgungsstabilität bei möglichst kleinem Regeltransistor gewährleistet ist.
-
Damit auch bei einer niedrigen externen Spannungen, die nahe an der zu erreichenden internen Versorgungsspannung liegt, der nötige Arbeitspunkt des Regeltransistors erreicht werden kann, wird das Gate des NMOS-Transistors typischerweise mittels einer Ladungspumpe angesteuert.
-
Gemäß einer Ausführungsform wird durch die Verwendung einer Kombination eines Niedervolttransistors mit einem Hochvolttransistor als Regeltransistor (d.h. an Stelle eines einzigen Regeltransistors, beispielsweise eines Hochvolttransistors) bei gleichem Flächenbedarf die Leistungsfähigkeit der Spannungsregelung entscheidend verbessert. Dabei kommen die besseren physikalischen Eigenschaften des Niedervolttransistors, wie die größere Verstärkung bei kleinerer Fläche als beim Hochvolttransistor, zum Tragen.
-
Der Niedervolttransistor wird dabei mittels eines Triple-Well-Prozesses gebildet, damit er vom Substrat und damit von VSS (d.h. dem niedrigen Versorgungspotential, z.B. GND-Potential) isoliert werden kann.
-
2 zeigt einen Spannungsregler 200.
-
Der Spannungsregler 200 entspricht beispielsweise dem Spannungsregler 105 der Chipkarte 100.
-
Der Spannungsregler weist einen Eingang 201 zum Anlegen einer externen Versorgungsspannung (VDDext) auf, der beispielsweise mit dem Kontakt 104 der Chipkarte 104 verbunden ist. Der Eingang 201 ist mit dem Drain eines NMOS-Hochvolttransistors 202 verbunden. Die Source des NMOS-Hochvolttransistors 202 ist mit dem Drain 203 eines NMOS-Niedervolttransistors 203 verbunden, dessen Source über einen Spannungsteiler, der aus der Seriellschaltung eines ersten Widerstands 204 und eines zweiten Widerstands 205 besteht, mit dem niedrigen Versorgungspotential (das beispielsweise mittels eines GND-Kontakts an das Chipkartenmodul 102 angelegt wird) gekoppelt.
-
Die Source des NMOS-Niedervolttransistors 203 ist außerdem mit einem Ausgang 206 zum Ausgeben einer internen Versorgungsspannung (VDDint) verbunden, der beispielsweise mit den zu versorgenden Komponenten 103 verbunden ist.
-
Der NMOS-Niedervolttransistor 203 ist mittels einer Triple-Well-Struktur ausgebildet, bei der Kanalbereich zwischen dem n-dotierten Sourcebereich und dem n-dotieren Drainbereich in einer p-Wanne angeordnet ist, die wiederum in einer n-Wanne angeordnet ist, die sich im p-Substrat befindet. Die Ausgestaltung des NMOS-Niedervolttransistors 203 mittels einer Triple-Well-Struktur ist in 2 durch die beiden Anschlüsse für die n-Wanne bzw. die p-Wanne im Schaltzeichen des NMOS-Niedervolttransistors 203 angedeutet, die mit dem Drain bzw. der Source des NMOS-Niedervolttransistors 203 verbunden sind.
-
Der Mittenanschluss des Spannungsteilers, d.h. der Verbindungspunkt zwischen dem ersten Widerstand 204 und dem zweiten Widerstand 205 wird einem Vergleicher 207 (z.B. implementiert mittels eines Verstärkers) zugeführt, der das Potential am Mittenanschluss des Spannungsteilers mit einem von einer Referenzspannungsquelle 208 gelieferten Referenzpotential vergleicht. Die Referenzspannungsquelle ist beispielsweise eine Bandabstandsreferenz (bezeichnet mit BG für „bandgap“).
-
Der Vergleicher 207 gibt ein Aufwärts-Signal (oder UP-Signal) aus, das einer Ladungspumpe zugeführt wird, die in Reaktion auf das Aufwärts-Signal eine Steuerspannung Steuer_HV an ihrem Ausgang erhöht, die dem Gate des Hochvolttransistors 202 zugeführt wird.
-
Die Steuerspannung Steuer_HV wird außerdem einer Hochvoltdiode 210 zugeführt, die eine (entsprechend des Spannungsabfalls an der Hochvoltdiode verminderte) Steuerspannung Steuer_NV ausgibt, die dem Gate des Niedervolttransistors 203 zugeführt wird.
-
Der Vergleicher gibt außerdem ein Abwärts-Signal (oder DOWN-Signal) aus, das dem Gate eines weiteren n-Kanal-Hochvolttransistors 211 zugeführt wird, der zwischen das niedrige Versorgungspotential und das Gate des Niedervolttransistors 203 geschaltet ist und in Reaktion auf das Abwärts-Signal die Steuerspannung Steuer_HV und die Steuerspannung Steuer_NV verringert.
-
Beispielsweise ist der Vergleicher 207 mittels eines Differenzverstärkers implementiert, so dass, wenn das Potential am Mittenanschluss des Spannungsteilers kleiner ist als das Referenzpotential, das Aufwärts-Signal überwiegt und, wenn das Potential am Mittenanschluss des Spannungsteilers größer ist als das Referenzpotential, das Abwärts-Signal überwiegt.
-
Somit werden, falls die interne Versorgungsspannung VDDint zu niedrig ist, über die Ladungspumpe 209 die Steuerspannungen Steuer_HV und Steuer_NV erhöht, bis der Zielwert für VDDint (definiert durch das Referenzpotential und das Teilungsverhältnis des Spannungsteilers) erreicht ist (wobei die beiden Steuerspannungen über die Hochvoltdiode 210 miteinander verbunden sind). Falls die interne Versorgungsspannung VDDint zu hoch ist, wird über den weiteren Hochvolttransistor 211 der Knoten mit der Steuerspannung Steuer_NV und damit auch der Knoten mit der Steuerspannung Steuer_HV entladen, bis der Zielwert für VDDint erreicht ist.
-
Ein erster Kondensator 212 ist zwischen das Gate des Hochvolttransistors 202 und das niedrige Versorgungspotential geschaltet und ein zweiter Kondensator ist zwischen das Gate des Niedervolttransistors 203 und das niedrige Versorgungspotential geschaltet.
-
Im Folgenden wird ein Beispiel für das Verhalten des Spannungsreglers 200 (insbesondere der Verlauf der Steuerspannungen Steuer_HV und Steuer_NV) beim Anlegen einer externen Versorgungsspannung beschrieben, wobei zunächst zum Vergleich das Verhalten eines Spannungsreglers mit einem (einzigen) Hochvolttransistor in der Regelstrecke beschrieben wird.
-
3 zeigt ein Diagramm 300, das das Verhalten eines Spannungsreglers mit einem einzelnen Hochvolttransistor in der Regelstrecke veranschaulicht.
-
Eine erste Kurve 301 zeigt das Steuersignal, das dem Gate des Hochvolttransistors zugeführt wird, eine zweite Kurve 302 zeigt den Verlauf der angelegten externen Spannung, eine dritte Kurve 303 zeigt den Verlauf der erzeugten internen Spannung und eine vierte Kurve 304 zeigt den Verlauf des Stroms durch die Regelstrecke.
-
Die Zeit verläuft von links nach rechts gemäß einer horizontalen Zeitachse 305 und Spannung und Strom nehmen von unten nach oben gemäß einer vertikalen Spannungsachse 306 bzw. einer vertikalen Stromachse 307 zu.
-
4 zeigt ein Diagramm 400, das das Verhalten des in 2 dargestellten Spannungsreglers 200 veranschaulicht.
-
Eine erste Kurve 401 zeigt das Steuersignal Steuer_HV, eine zweite Kurve 402 zeigt den Verlauf der angelegten externen Spannung, eine dritte Kurve 403 zeigt den Verlauf des Potentials am Verbindungsknoten des Hochvolttransistors 202 mit dem Niedervolttransistor 203 (also anschaulich in der Mitte der Regelstrecke), eine Kurve 404 zeigt das Steuersignal Steuer_NV, eine fünfte Kurve 405 zeigt den Verlauf der erzeugten internen Spannung und eine sechste Kurve 406 zeigt den Verlauf des Stroms durch die Regelstrecke.
-
Wie in 3 verläuft die Zeit von links nach rechts gemäß einer horizontalen Zeitachse 407 und Spannung und Strom nehmen von unten nach oben gemäß einer vertikalen Spannungsachse 408 bzw. einer vertikalen Stromachse 409 zu.
-
In den Beispielen von 3 und 4 hat die externe Versorgungsspannung einen Wert von 1,8V. Andere mögliche Werte sind beispielsweise 5V und 3V. Die zu erreichende interne Versorgungsspannung ist beispielsweise 1,25V. Die Referenzspannungsquelle 208 liefert beispielsweise 0,8V.
-
Es lässt sich erkennen, dass mittels des in 2 dargestellten Spannungsreglers 200 die Sollausgangsspannung der Sollstrom schneller erreicht werden, da keine bzw. weniger Takte aufgrund der zu kleinen Spannung ausgeblendet werden (was bei der Variante von 3 der Grund für das langsamere Ansteigen ist). Ferner werden ein geringerer Einbruch der Versorgungsspannung bei Belastung, eine ruhigere Versorgungsspannung und ein geringerer Betriebsspannungsdurchgriff erreicht.
-
Zusammenfassend wird gemäß verschiedenen Ausführungsformen ein Spannungsregler wie in 5 dargestellt bereitgestellt.
-
5 zeigt einen Spannungsregler 500 gemäß einer Ausführungsform.
-
Der Spannungsregler 500 weist einen Versorgungsspannungseingang 501 zum Anlegen einer Eingangs-Versorgungsspannung und einen Versorgungsspannungsausgang 502 zum Ausgeben einer Ausgangs-Versorgungsspannung auf.
-
Der Spannungsregler 500 weist ferner einen ersten Feldeffekttransistor 503 und einen zweiten Feldeffekttransistor 504 auf, die seriell zwischen den Spannungsversorgungseingang und den Spannungsversorgungsausgang geschaltet sind, wobei der erste Feldeffekttransistor 503 eine höhere Betriebsspannunghat als der zweite Feldeffekttransistor 504.
-
Der Spannungsregler 500 weist ferner einen Regler 505 auf, der eingerichtet ist, die Gate-Spannung des ersten Feldeffekttransistors und die Gate-Spannung des zweiten Feldeffekttransistors zum Regeln der Ausgangs-Versorgungsspannung basierend auf einer Referenzspannung einzustellen.
-
In anderen Worten wird in einem Spannungsregler, beispielsweise anstatt eines Hochvolt-NMOS-Regeltransistors eine Kaskode aus einem (z.B. NMOS-)Hochvolttransistor und einem (z.B. NMOS-)Niedervolttransistor verwendet, wobei die Stellgröße sowohl an dem Gate des Hochvolttransistors als auch (beispielsweise über eine Diode) dem Gate des Niedervolttransistor zugeführt wird. Die Ausgangs-Versorgungsspannung (z.B. ein interne Versorgungsspannung) ist beispielsweise geringer als die Eingangs-Versorgungsspannung (z.B. eine externe Versorgungsspannung) und der Regler ist eingerichtet, die Feldeffekttransistoren derart anzusteuern, d.h. die Gate-Spannung des ersten Feldeffekttransistors und die Gate-Spannung des zweiten Feldeffekttransistors derart einzustallen, dass die Schwankungen (z.B. die prozentualen Schwankungen) der Ausgangs-Versorgungsspannung geringer sind als die Schwankungen der Eingangs-Versorgungsspannung.
-
Der Spannungsregler 500 entspricht beispielsweise dem Spannungsregler einer Chipkarte, z.B. wie mit Bezug auf 1 beschrieben.
-
Der erste Feldeffekttransistor ist beispielsweise ein Hochvolttransistor und der zweite Feldeffekttransistor ist ein Niedervolttransistor, was beispielsweise beinhaltet, dass die Betriebsspannung des ersten Feldeffekttransistors höher ist als die des zweiten Feldeffekttransistors (d.h. dass zwischen die Spannung zwischen Drain und Source beim ersten Feldeffekttransistor eine höhere Spannung angelegt werden kann, bevor er durchbricht, als beim zweiten Feldeffekttransistor) oder auch, dass die Gate-Bulk-Betriebsspannung beim ersten Feldeffekttransistor höher ist als beim zweiten Feldeffekttransistor. Beispielsweise können die Durchbruchspannungen beim ersten Feldeffekttransistor (z.B. um einen Faktor 2 oder mehr, 5 oder mehr oder 10 oder mehr) höher sein als beim zweiten Feldeffekttransistor. In anderen Worten kann, dass der erste Feldeffekttransistor ein Hochvolttransistor ist und der zweite Feldeffekttransistor ein Niedervolttransistor ist, beinhalten, dass der erste Feldeffekttransistor eine höhere Spannungsfestigkeit hat als der zweite Feldeffekttransistor (beispielsweise um einen Faktor 2 oder mehr, 5 oder mehr oder 10 oder mehr).
-
Dass der erste Feldeffekttransistor ein Hochvolttransistor ist und der zweite Feldeffekttransistor ein Niedervolttransistor ist kann weiterhin beinhalten, dass das Gateoxid beim ersten Feldeffekttransistor dicker ist als beim zweiten Feldeffekttransistor.
-
Beispielsweise hat der erste Feldeffekttransistor eine Betriebsspannung von 8V und der zweite Niedervolttransistor eine Betriebsspannung von 1,25V.
-
Im Folgenden werden verschiedene Ausführungsformen angegeben.
-
Ausführungsform 1 ist ein Spannungsregler, wie er mit Bezug auf 5 beschrieben ist.
-
Ausführungsform 2 ist ein Spannungsregler gemäß Ausführungsform 1, wobei der erste Feldeffekttransistor ein Hochvolttransistor ist und der zweite Feldeffekttransistor ein Niedervolttransistor ist.
-
Ausführungsform 3 ist ein Spannungsregler gemäß Ausführungsform 1 oder 2, wobei der erste Feldeffekttransistor einen höheren Widerstand als der zweite Feldeffekttransistor hat.
-
Ausführungsform 4 ist ein Spannungsregler gemäß einer der Ausführungsformen 1 bis 3, wobei der erste Feldeffekttransistor eine höhere Gateoxid-Dicke als der zweite Feldeffekttransistor hat.
-
Ausführungsform 5 ist ein Spannungsregler gemäß einer der Ausführungsformen 1 bis 4, wobei der zweite Feldeffekttransistor eine größere Kanalweite als der erste Feldeffekttransistor hat.
-
Ausführungsform 6 ist ein Spannungsregler gemäß einer der Ausführungsformen 1 bis 5, wobei der zweite Feldeffekttransistor eine höhere Verstärkung als der erste Feldeffekttransistor hat.
-
Ausführungsform 7 ist ein Spannungsregler gemäß einer der Ausführungsformen 1 bis 6, wobei der erste Feldeffekttransistor und der zweite Feldeffekttransistor eine Kaskode bilden.
-
Ausführungsform 8 ist ein Spannungsregler gemäß einer der Ausführungsformen 1 bis 7, wobei der Regler eingerichtet ist, die Ausgangs-Versorgungsspannung auf einen gewünschten Spannungswert zu regeln.
-
Ausführungsform 9 ist ein Spannungsregler gemäß Ausführungsform 8, wobei der gewünschte Spannungswert durch die Referenzspannung gegeben ist.
-
Ausführungsform 10 ist ein Spannungsregler gemäß einer der Ausführungsformen 1 bis 9, wobei der Regler eingerichtet ist, die Gate-Spannung des ersten Feldeffekttransistors und die Gate-Spannung des zweiten Feldeffekttransistors zu erhöhen, wenn die Ausgangs-Versorgungsspannung geringer ist als der gewünschte Spannungswert und die Gate-Spannung des ersten Feldeffekttransistors und die Gate-Spannung des zweiten Feldeffekttransistors zu verringern, wenn die Ausgangs-Versorgungsspannung höher ist als der gewünschte Spannungswert.
-
Ausführungsform 11 ist ein Spannungsregler gemäß Ausführungsform 10, wobei der Regler eine Ladungspumpe aufweist und eingerichtet ist, die Gate-Spannung des ersten Feldeffekttransistors und die Gate-Spannung des zweiten Feldeffekttransistors mittels der Ladungspumpe zu erhöhen.
-
Ausführungsform 12 ist ein Spannungsregler gemäß Ausführungsform 10 oder 11, wobei der Regler einen weiteren Feldeffekttransistor aufweist, der einerseits mit dem Gate des ersten Feldeffekttransistors und dem Gate des zweiten Feldeffekttransistors und andererseits mit dem niedrigen Versorgungspotential verbunden ist, und der Regler eingerichtet ist, die Gate-Spannung des ersten Feldeffekttransistors und die Gate-Spannung des zweiten Feldeffekttransistors mittels Öffnen des weiteren Feldeffekttransistors zu verringern.
-
Ausführungsform 13 ist ein Spannungsregler gemäß einer der Ausführungsformen 1 bis 12, wobei der Regler einen Vergleicher aufweist, der eingerichtet ist, die Referenzspannung mit einer Vergleichsspannung, die die Ausgangs-Versorgungsspannung repräsentiert, zu vergleichen, und der Regler eingerichtet ist, die Gate-Spannung des ersten Feldeffekttransistors und die Gate-Spannung des zweiten Feldeffekttransistors basierend auf dem Ergebnis des Vergleichs einzustellen.
-
Ausführungsform 14 ist ein Spannungsregler gemäß Ausführungsform 13, aufweisend einen Spannungsteiler, der mit dem Spannungsversorgungsausgang verbunden ist und eingerichtet ist, die Vergleichsspannung aus der Ausgangs-Versorgungsspannung zu erzeugen.
-
Ausführungsform 15 ist ein Spannungsregler gemäß einer der Ausführungsformen 1 bis 14, wobei das Gate des ersten Feldeffekttransistors mit der Anode einer Diode und das Gate des zweiten Feldeffekttransistors mit der Kathode der Diode gekoppelt sind.
-
Ausführungsform 16 ist ein Spannungsregler gemäß Ausführungsform 15, wobei die Diode mittels eines als Diode geschalteten Feldeffekttransistors implementiert ist.
-
Ausführungsform 17 ist ein Spannungsregler gemäß einer der Ausführungsformen 1 bis 16, wobei der zweite Feldeffekttransistor in einer Triple-Well-Struktur ausgebildet ist.
-
Ausführungsform 18 ist ein Spannungsregler gemäß einer der Ausführungsformen 1 bis 17, wobei der erste Feldeffekttransistor und der zweite Feldeffekttransistor n-Kanal-Feldeffekttransistoren sind.
-
Obwohl die Erfindung vor allem unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben wurde, sollte es von denjenigen, die mit dem Fachgebiet vertraut sind, verstanden werden, dass zahlreiche Änderungen bezüglich Ausgestaltung und Details daran vorgenommen werden können, ohne vom Wesen und Bereich der Erfindung, wie er durch die nachfolgenden Ansprüche definiert wird, abzuweichen. Der Bereich der Erfindung wird daher durch die angefügten Ansprüche bestimmt, und es ist beabsichtigt, dass sämtliche Änderungen, welche unter den Wortsinn oder den Äquivalenzbereich der Ansprüche fallen, umfasst werden.
