-
Die vorliegende Patentanmeldung betrifft Schaltleistungswandler, insbesondere die Phasenstrommessung und -schätzung in Schaltleistungswandlern.
-
Schaltleistungswandler (engl.: switching converters) finden in modernen elektronischen Systemen für eine Vielzahl unterschiedlicher Anwendungen wie Computer (Server und mobil) und Lastpunktsysteme (Point-of-Load, POL) für die Telekommunikation aufgrund ihrer hohen Effizienz und des geringen Bedarfs an Fläche/Volumen solcher Wandler breite Verwendung. Gängige Schaltleistungswandler umfassen Abwärts-, Aufwärts-, Abwärts-/Aufwärts-, Durchfluss-, Sperr-, Halbbrücken, Vollbrücken- und SEPIC-Topologien. Mehrphasige Abwärtswandler eignen sich besonders gut zum Bereitstellen hoher Ströme bei niedrigen Spannungen, wie sie von integrierten Hochleistungsschaltungen wie etwa Mikroprozessoren, Grafikprozessoren und Netzprozessoren benötigt werden. Abwärtswandler werden mit aktiven Komponenten wie einer pulsweitenmodulierten (PWM, Pulse Width Modulation) integrierten Steuerungsschaltung (Integrated Circuit, IC), Treiberschaltung, einer oder mehreren Phase(n) einschließlich Leistungs-MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors, Metalloxid-Halbleiter-Feldeffekttransistoren) sowie passiven Komponenten wie Induktivitäten, Wandlern oder gekoppelten Induktivitäten, Kondensatoren und Widerständen realisiert. Mehrere Phasen können durch jeweilige Induktivitäten parallel zur Last geschaltet werden, um Anforderungen eines hohen Ausgangsstroms zu erfüllen.
-
Moderne Hochleistungsstromversorgungen benötigen Phasenstrominformationen, um die Last mit einer hohen Leistungsqualität versorgen zu können. Phasenstrominformationen sind kritisch für das Bereitstellen von Schlüsselmerkmalen wie etwa Phasenfehlererkennung, Stromregelung, Energiesparmodi, Überstrom- und Negativstromschutz und verbessertes Einschwingverhalten. Herkömmliche mehrphasige Schaltleistungswandler umfassen Strommess-/-abtastnetze zum Erhalten von Phasenstrominformationen. Allerdings haben herkömmliche Stromabtastnetze einen hohen Stromverbrauch und benötigen viel Platz auf dem Steuerungschip (Halbleiterplättchen), sodass ein Bedarf besteht, ein Hochleistungs-Stromabtastnetz mit geringem Strom- und Flächenverbrauch zu entwickeln.
-
Beispielsweise besteht ein herkömmlicher Lösungsansatz zum Abtasten von Phasenstrominformationen in einem hochauflösenden Hochgeschwindigkeitsstrom-Flash-ADC (Analog-To-Digital Converter, Analog/Digital-Wandler). Flash-ADCs bieten eine schnelle Umwandlung und hohe Genauigkeit, jedoch auch hohe Kosten und einen hohen Leckstrom sowie einen hohen Strom- und Flächenverbrauch auf dem Steuerungschip. Ein weiterer herkömmlicher Lösungsansatz zum Erhalten der Phasenstrominformationen ist ein nachlaufender (Tracking-)ADC. Nachlaufende ADCs sind jedoch anfällig für Rauschen, verbrauchen relativ viel Strom und Fläche auf dem Steuerungschip und weisen bei hohen Schaltfrequenzen eine eher unzureichende Nachlauffähigkeit und Leistung auf. Noch ein weiterer herkömmlicher Lösungsansatz zum Erhalten der Phasenstrominformationen ist ein Sigma-Delta-ADC. Allerdings weisen Sigma-Delta-ADCs eine eher unzureichende Nachlauffähigkeit bei hohen Schaltfrequenzen auf, erfordern eine Mehrfachabtastung mit einer deutlich über der Signalbandbreite liegenden Rate und weisen eine signifikante Latenz zwischen den digitalen Ausgängen und entsprechenden Abtastzeitpunkten auf.
-
Gemäß einer Ausführungsform eines Phasenstrom-Schätzgliedes umfasst das Phasenstrom-Schätzglied eine analoge Schaltung zum Erzeugen eines einen Phasenstrom-Schätzfehlers, indem ein Phasenstrom eines Schaltleistungswandlers mit einer analogen Darstellung einer Schätzung des Phasenstroms verglichen wird. Das Phasenstrom-Schätzglied umfasst ferner eine digitale Schaltung zum Überarbeiten der Phasenstromschätzung basierend auf dem Phasenstrom-Schätzfehler und einer Mehrzahl von Parametern, die mit dem Betrieb des Schaltleistungswandlers zusammenhängen.
-
Gemäß einer Ausführungsform eines Schaltleistungswandlers umfasst der Schaltleistungswandler eine Phase, die dazu ausgebildet ist, einen Phasenstrom an eine Last und ein Phasenstrom-Schätzglied bereitzustellen. Das Phasenstrom-Schätzglied umfasst eine analoge Schaltung, die dazu ausgebildet ist, einen Phasenstrom-Schätzfehler zu erzeugen, indem ein Phasenstrom eines Schaltleistungswandlers mit einer analogen Darstellung einer Schätzung des Phasenstroms verglichen wird. Das Phasenstrom-Schätzglied umfasst ferner eine digitale Schaltung, die dazu ausgebildet ist, die Phasenstromschätzung basierend auf dem Phasenstrom-Schätzfehler und einer Mehrzahl von Parametern, die mit dem Betrieb des Schaltleistungswandlers zusammenhängen, zu überarbeiten. Der Schaltleistungswandler kann ferner eine Schätzfehler-Erkennungseinheit umfassen, die dazu ausgebildet ist, den Phasenstrom mit der Phasenstromschätzung zu vergleichen, um zu bestimmen, ob eine Differenz zwischen dem Phasenstrom und der Phasenstromschätzung einen Schwellenwert zum Anzeigen einer unzureichenden Phasenstromschätzung übersteigt.
-
Gemäß einer Ausführungsform eines Verfahrens zum Schätzen des Phasenstroms in einem Schaltleistungswandler umfasst das Verfahren: Vergleichen eines Phasenstroms des Schaltleistungswandlers mit einer Schätzung des Phasenstroms durch eine analoge Schaltung, um einen Phasenstrom-Schätzfehler zu erzeugen; und Überarbeiten der Phasenstromschätzung durch eine digitale Schaltung basierend auf dem Phasenstrom-Schätzfehler und einer Mehrzahl von Parametern, die mit dem Betrieb des Schaltleistungswandlers zusammenhängen.
-
Fachleute auf diesem Gebiet werden zahlreiche zusätzliche Merkmale und Vorteile erkennen, wenn sie die folgende ausführliche Beschreibung lesen und die beigefügten Zeichnungen betrachten.
-
Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Bezugsnummern bezeichnen ähnliche Teile. Die Merkmale der verschiedenen gezeigten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen werden in den Zeichnungen bildlich dargestellt und in der nachfolgenden Beschreibung ausführlich erläutert.
-
1 zeigt ein Blockschaltbild einer Ausführungsform eines Schaltleistungswandlers mit Phasenstromschätzung und Schätzfehlererkennung.
-
2 zeigt ein Blockschaltbild analoger und digitaler Schaltungen, die ein Phasenstrom-Schätzglied umfassen, welches in dem Schaltleistungswandler von 1 enthalten ist.
-
3 ist eine detailliertere Darstellung der analogen und digitalen Schaltungen des Phasenstrom-Schätzgliedes.
-
4 zeigt verschiedene Kurvendiagramme im Zusammenhang mit dem PWM-Betrieb des Schaltleistungswandlers.
-
5 zeigt ein Blockschaltbild einer Ausführungsform einer Phasenstrom-Nachlaufeinheit des Phasenstrom-Schätzgliedes.
-
6 zeigt ein Blockschaltbild einer Ausführungsform einer Phasenstrom-Flankenschätzeinheit des Phasenstrom-Schätzgliedes.
-
7 zeigt ein Blockschaltbild einer weiteren Ausführungsform einer Phasenstrom-Flankenschätzeinheit des Phasenstrom-Schätzgliedes.
-
8 zeigt ein Blockschaltbild einer Ausführungsform einer Phasenstrom-Flankenkorrektureinheit des Phasenstrom-Schätzgliedes.
-
9 zeigt verschiedene Kurvendiagramme im Zusammenhang mit dem Betrieb der Phasenstrom-Flankenkorrektureinheit.
-
10 zeigt verschiedene Kurvendiagramme im Zusammenhang mit dem Betrieb des Phasenstrom-Schätzgliedes.
-
11 zeigt ein Blockschaltbild einer Ausführungsform der Schätzfehler-Erkennungseinheit.
-
12 zeigt ein Flussdiagramm einer Ausführungsform eines Verfahrens zur Phasenfehlerschätzung in einem Schaltleistungswandler.
-
Die hierin beschriebenen Ausführungsformen verbessern die Leistung der Phasenstrom-Nachlaufschleife des Schaltleistungswandlers, indem eine Schätzung des Phasenstroms verwendet wird, die basierend auf Systeminformationen wie etwa Eingangsspannung, Ausgangsspannung, Ausgangsinduktivität und Status des PWM-Signals, mit dem die Phasen des Schaltleistungswandlers gesteuert werden, erzeugt wird. Ein Regelungssystem kann mittels linearer Rückkopplung gebildet werden. Darüber hinaus kann eine nichtlineare Integratorrückkopplung bereitgestellt werden, die Parametertoleranzen und unzureichende Phasenstromschätzungen ausgleichen kann. Die hierin beschriebenen Ausführungsformen der Phasenstromschätzung können reale und geschätzte Phasenstrominformationen kombinieren, um eine sehr hohe Leistung sowohl beim Nachlaufen als auch bei der Rauschunterdrückung zu erzielen. Dementsprechend muss nicht das gesamte Schaltleistungswandlersystem mit hohen Taktraten betrieben werden. Stattdessen kann ein analoger Teil des Phasenstrom-Schätzgliedes (engl.: phase current estimator) mit deutlich niedrigeren Raten arbeiten als ein digitaler Teil des Schätzgliedes, wodurch der Stromverbrauch auf dem Chip verglichen mit herkömmlichen Verfahren mit nur einer Taktrate für das gesamte Schaltleistungswandlersystem reduziert wird und gleichzeitig dieselbe oder eine bessere Leistung erzielt wird. Die hierin beschriebenen Ausführungsformen der Phasenstrom-Abtastschätzung sind außerdem weniger anfällig für Quantisierungs- und Messungsrauschen und können eine fehlende positive Flanke des Phasenstroms rekonstruieren, den Phasenstrom während eines Hochimpedanz(HiZ)-Modus schätzen, ein sehr effektives und einfaches Schätzfehler-Erkennungsglied zum Erkennen ungenauer Stromschätzungen und schlechter (unzureichender) Nachlaufbedingungen implementieren und eine adaptive Justierung von parasitären Effekten und Induktivitätswerttoleranzen bereitstellen.
-
1 zeigt eine Ausführungsform eines Schaltleistungswandlers, der eine Leistungsstufe 100 mit einer Mehrzahl von Phasen 102 und eine Steuerung 200 wie etwa eine Mikrosteuerung, einen Mikroprozessor, eine anwendungsspezifische integrierte Schaltung (Application-Specific Integrated-Circuit, ASIC) etc. zum Steuern des Betriebs der Leistungsstufe 100 umfasst. Die Leistungsstufe 100 liefert eine geregelte Spannung an die Last 104. Jede Phase 102 der Leistungsstufe 100 ist dazu betreibbar, einen Phasenstrom (IphX) über eine separate Induktivität (LX) an eine Last 104 zu liefern, die über die Induktivitäten und einen Ausgangskondensator (Cout) an den Schaltleistungswandler angeschlossen ist. Die Last 104 kann eine integrierte Hochleistungsschaltung wie etwa ein Mikroprozessor, ein Grafikprozessor etc. oder eine elektronische Schaltung eines anderen Typs sein, die eine Spannungsregelung erfordert.
-
Jede Phase 102 besitzt einen High-Side-Schalter (HSX) und einen Low-Side-Schalter (LSX), um die Last 104 über die entsprechende Induktivität zu koppeln. Zu verschiedenen Zeiträumen verbindet der High-Side-Schalter jeder Phase 102 die Last 104 schaltbar mit einer Eingangsspannung (Vin) des Schaltleistungswandlers, und der entsprechende Low-Side-Schalter verbindet die Last 104 schaltbar mit Masse. In 1 sind der einfacheren Darstellung halber nur drei Phasen 102 (N = 3) dargestellt, die Leistungsstufe 100 kann jedoch eine beliebige Anzahl Phasen 102 aufweisen, einschließlich eine einzige Phase oder mehr als eine Phase.
-
Die Steuerung 200 regelt die Spannung (Vsense), die über die Leistungsstufe 100 an die Last 104 geliefert wird, indem die an die Last 104 gelieferten Phasenströme justiert werden. Die Steuerung 200 umfasst einen Pulsweitenmodulator (PWM) 202 zum Schalten der Schalter jeder Phase 102 der Leistungsstufe 100. Sobald der Laststrom niedrig ist (z. B. niedriger als die Hälfte des Phasenstroms), erlauben Synchronwandler, dass der negative Strom (Rückstrom) durch die Low-Side-Schalter fließt, wo er abgeleitet wird. Wenn ein Low-Side-Schalter jedoch ausgeschaltet ist, kann die entsprechende Bodydiode den Rückstrom nicht leiten und bleibt bei HiZ (Hochimpedanz) oder Nullstrom, was als lückender Betrieb (Discontinuous Conduction Mode, DCM) bezeichnet wird. Der Schaltleistungswandler kann auch im nicht-lückenden Betrieb (Continuous Conduction Mode, CCM) mit Stromsenkenfähigkeit betrieben werden.
-
Die Treiber 106 liefern Gate-Treibersignale (GHX, GLX) an die Gates der High-Side- und der Low-Side-Schalter der entsprechenden Phasen 102 in Reaktion auf die PWM-Steuersignale (PWM1, PWM2, ..., PWMN), die vom PWM 202 bereitgestellt werden. Der Aktivierungsstatus der Phasen 102 und der Arbeitszyklus der High-Side- und der Low-Side-Schalter werden wenigstens teilweise basierend auf der Ausgangsspannung (Vsense) bestimmt, die an die Last 104 gelegt wird, so dass der Schaltleistungswandler möglichst schnell und zuverlässig auf veränderte Lastbedingungen reagieren kann.
-
Die Steuerung 200 kann Änderungen von einer Bezugsspannung auf eine andere regeln. Die Steuerung kann auch Fehler zwischen der Ausgangsspannung (Vsense) und einer Bezugsspannung bestimmen und die Fehlerspannung in eine digitale Darstellung umwandeln, die an den PWM 202 übergeben wird, um den Schaltzyklus der Phasen zu modifizieren, z. B. durch Justieren des Arbeitszyklus der PWM-Steuersignale. Derartige Spannungsregelfunktionen gehören in typischen digital gesteuerten Schaltleistungswandlern zum Standard, daher werden hier diesbezüglich keine weiteren Erklärungen gegeben.
-
Neben dem Regeln der Spannung, die an die Last 104 geliefert wird, umfasst die Steuerung 200 auch ein Phasenstrom-Schätzglied 204 zum Schätzen und Abtasten der gemessenen Phasenströme (Iph1, Iph2, ..., IphN) der Phasen 102 und zum Umwandeln der analog gemessenen Strominformationen in abgetastete (digitale) Strominformationen. Das Phasenstrom-Schätzglied 204 kann außerdem die abgetasteten Phasenstrominformationen in Justierungen des Arbeitszyklus der PWM-Steuersignale umwandeln, um die Phasenströme so zu justieren, dass sie ausgeglichen bleiben.
-
2 stellt das Phasenstrom-Schätzglied 204 detaillierter dar. Das Phasenstrom-Schätzglied 204 umfasst eine analoge Schaltung 206 und eine digitale Schaltung 208. Die analoge Schaltung 206 arbeitet mit einer niedrigeren Rate f1 verglichen mit der digitalen Schaltung 208, die mit einer höheren Rate f2 (f2 >> f1) getaktet ist, was einen niedrigeren Strom- und geringeren Flächenverbrauch auf dem Steuerungschip (Halbleiterplättchen) und ein effizienteres Stromabtastungsnetz ergibt. Beispielsweise können ein kleiner ADC (Analog/Digital-Wandler) mit einer geringen Bitzahl und ein langsamer DAC (Digital/Analog-Wandler) immer noch gute Leistungen zeigen. Die digitale Schaltung 208 arbeitet mit einer höheren Taktrate (f2), bei der nichtlineare Rechenoperationen und Algorithmen für einen besseren Phasenstromnachlauf ausgeführt werden können. Die digitale Schaltung 208 berechnet und justiert die positiven und negativen Flanken des Phasenstroms, um die Phasenstrom-Nachlauffähigkeit des Schaltleistungswandlers zu verbessern.
-
In einer Ausführungsform erzeugt die analoge Schaltung 206 einen Phasenstrom-Schätzfehler (Ierror_d), indem ein Phasenstrom (Iph) des Schaltleistungswandlers mit einer analogen Darstellung (Iph_estimate) der mit einer ersten Taktrate (f1) abgetasteten Phasenstromschätzung (Isample) verglichen wird, wobei die erste Taktrate unzureichend ist, um dem Phasenstrom exakt nachzulaufen. Das bedeutet, dass die erste Taktrate nicht hoch genug ist, um den momentanen Phasenstrom abzutasten und ihm nachzulaufen. Stattdessen erzeugt das Phasenstrom-Schätzglied 204 eine Schätzung des Phasenstroms basierend auf der Fehlerinformation, die von der analogen Schaltung 206 bereitgestellt wird, und auf einer Mehrzahl von Parametern, die mit dem Betrieb des Schaltleistungswandlers zusammenhängen, etwa Eingangsspannung (Vin), Ausgangsspannung (Vout) und Status der PWM-Steuersignale. Die digitale Schaltung 208 empfängt die Phasenstromschätzung (I-sample) mit einer zweiten Taktrate (f2), die höher ist als die erste Taktrate, basierend auf dem Phasenstrom-Schätzfehler (Ierror_d) und den Systemparametern, die der digitalen Schaltung 208 bereitgestellt werden. Auf diese Weise wird der Phasenstrom im Digitalbereich 208 mit einer höheren Taktrate geschätzt als von der analogen Schaltung 206 unterstützt, daher kann eine weniger komplexe und stromsparendere analoge Schaltung 206 verwendet werden, im Vergleich zu beispielsweise einem nachlaufenden ADC oder einem Sigma-Delta-ADC.
-
3 zeigt eine Ausführungsform der analogen und digitalen Schaltungen 206, 208 des Phasenstrom-Schätzgliedes 204. Gemäß dieser Ausführungsform umfasst die analoge Schaltung 206 einen DAC 210 mit einer Genauigkeit von N Bits zum Umwandeln der Phasenstromschätzung (Isample), die von der digitalen Schaltung 208 erzeugt wird, in eine entsprechende analoge Darstellung (Iph_estimate) mit der niedrigeren ersten Taktrate f1, z. B. f1 << f2. Die analoge Phasenstromschätzung (Iph_estimate) wird anschließend von dem Phasenstrom (Iph) subtrahiert, um das analoge Fehlersignal (Ierror) zu erzeugen. Der DAC 210 kann ein kleiner DAC mit geringer Auflösung sein, da f1 << f2. Ein ADC 212 wandelt das analoge Fehlersignal in ein digitales Fehlersignal (Ierror_d) mit der niedrigeren ersten Taktrate f1 um, zwecks Analyse durch die digitale Schaltung 208 des Phasenstrom-Schätzgliedes 204. Der ADC 212 kann eine Mehrzahl von Komparatoren umfassen, um das analoge Fehlersignal in ein entsprechendes digitales Signal umzuwandeln.
-
Ferner umfasst gemäß der Ausführungsform von 3 die digitale Schaltung 208 des Phasenstrom-Schätzgliedes 204 eine Nachlaufeinheit 214, eine Flankenschätzeinheit 216 und eine Flankenkorrektureinheit 218. Die Nachlaufeinheit 214 skaliert den Phasenstrom-Schätzfehler (Ierror_d) um verschiedene Verstärkungswerte (Ktrack_on/off, Ktrack_tr), je nach Status (PWM_HiZ, PWM_on, PWM_off, PWM_tr) des PWM-Zyklus. Die Zustände des PWM-Zyklus werden an späterer Stelle im Zusammenhang mit 4 noch ausführlicher erläutert. Die nächste Nachlaufschätzung (Itrack) basiert auf dem Phasenstrom-Schätzfehler (Ierror_d). Die durch die Nachlaufeinheit 214 ausgeführte Verfolgung umfasst das Justieren der nächsten Nachlaufschätzung um eine Polarität, falls Ierror_d einen positiven Flankenfehler für den Phasenstrom anzeigt, sowie das Justieren der nächsten Nachlaufschätzung um die entgegengesetzte Polarität, falls Ierror_d einen negativen Flankenfehler für den Phasenstrom anzeigt. Die Größe der Justage kann von der Fehleramplitude anhängen (d. h., je größer die Fehleramplitude, desto größer der Betrag der Justage).
-
Die Flankenschätzeinheit 216 erzeugt eine Schätzung (slope_est) des Phasenstroms abhängig vom PWM-Status (PWM_HiZ, PWM_on, PWM_off) des PWM-Zyklus und von Spannungsparametern, die mit dem Betrieb des Schaltleistungswandlers zusammenhängen, etwa Eingangs- und Ausgangsspannungen (Vin, Vout). Beispielsweise kann die Flankenschätzeinheit 216 eine Schätzung (slope_est) des Phasenstroms basierend auf einem Verhältnis zwischen den bekannten oder angenommenen positiven und negativen Flanken des erwarteten Phasenstroms erzeugen (sowohl die positive als auch die negative Flanke verhalten sich umgekehrt proportional zur Induktivität, und die Flanke ist abhängig von Vin und Vout). In einer anderen Ausführungsform kann die Flankenschätzeinheit 216 eine Schätzung (slope_est) des Phasenstroms erzeugen, basierend auf einer angenommenen Form der Phasenstrom-Welligkeit, die eine Funktion des PWM-Steuersignals ist, PWM-Status oder Steuersignalen (GHN, GLN), die an die Gates der Schalter oder die Schalter (HSN, LSN) jeder Phase 102 gelegt werden. In noch einer anderen Ausführungsform kann die Flankenschätzeinheit 216 eine neue Schätzung (slope_est) des Phasenstroms erzeugen, basierend auf einer steileren negativen Flanke des Phasenstroms, wenn Strom durch eine Bodydiode des Low-Side-Schalters (LSN) jeder Phase 102 gegen null fließt.
-
Die Flankenkorrektureinheit 218 korrigiert Integrationsfehler im Phasenstrom-Schätzfehler (Ierror_d). Durch Ausführen dieser Korrektur wird die nächste Phasenstromschätzung (Isample), die von der digitalen Schaltung 208 erzeugt wird, unter Berücksichtigung des Schätzfehlers justiert. Eine Schätzung der nächsten Phasenstromabtastung wird erzeugt, indem die Ausgaben der Nachlaufeinheit 214, der Flankenschätzeinheit 216 und der Flankenkorrektureinheit 218 addiert werden.
-
Das addierte Signal kann über die Zeit durch einen Zähler 220 kumuliert werden, der mit der höheren Taktrate f2 arbeitet, und durch einen Dezimierer 222, der mit der niedrigeren Taktrate f1 arbeitet, heruntergetaktet werden, um als Phasenstromschätzung für den nächsten PWM-Zyklus der analogen Schaltung 206 zugeführt zu werden.
-
Das Phasenstrom-Schätzglied 204 verwendet verschiedene Systemparameter, etwa Eingangsspannung (Vin), Ausgangsspannung (Vout), Spannungsabfall durch die Bodydiode (Vd), Induktanz (L) und Status der PWM-Steuersignale in jedem PWM-Zyklus, um eine Schätzung (Isample) des Phasenstroms zu erzeugen wie vorstehend beschrieben. Eine PWM-Generatorlogik 224 erzeugt die PWM-Statusinformation, die in 4 dargestellt ist, basierend auf den von der Steuerung erzeugten PWM-Steuersignalen, zur Verwendung durch das Phasenstrom-Schätzglied 204 bei der Schätzung des Phasenstroms des Schaltleistungswandlers.
-
Kurven (a) in 4 zeigt den idealen Phasenstrom (Iph_ideal), der erwartungsgemäß ein Sägezahn- oder Dreieckwellenmuster aufweist. Der von einer Phase 102 des Schaltleistungswandlers an die Last 104 gelieferte Strom hat die erwartete Kurven (a) in 4, wenn die betreffende Phase 102 ordnungsgemäß funktioniert (d. h. erwartungs- bzw. konstruktionsgemäß), z. B. wenn in der Phase 102 keine fehlerhaften Schalter vorhanden sind, die an die Phase 102 gekoppelte Induktivität (L) nicht fehlerhaft ist, der Ausgangskondensator (C) nicht fehlerhaft ist und die Verbindungen zwischen der Phase 102 und der Last 104 nicht defekt sind. Andernfalls wird der von der Phase 102 gelieferte Strom nicht die erwartete Kurven (a) in 4 aufweisen, sondern stattdessen wird die positive (P) und/oder negative (N) Rampe des Phasenstroms eine steilere oder schmalere Flanke als erwartet aufweisen oder sogar fehlen.
-
Kurven (b) in 4 stellt das PWM-Steuersignal (PWM) dar, das an die Gates der Schalter (HSH, LSN) jeder Phase 102 gelegt wird. Die PWM-Steuersignale weisen einen Impuls am Beginn jedes PWM-Zyklus auf, an den sich ein Inaktivitätszeitraum anschließt. Kurven (c) in 4 stellt eine verzögerte Version (PWM_on) des PWM-Steuersignals dar, das zum Ausgleichen der Verzögerung (PWM_dly) zwischen dem Treiber 106 und den entsprechenden Schaltern (HSH, LSN) jeder Phase 102 dient. Das Schätzen des Phasenstroms basierend auf PWM_on ist genauer als auf Basis von PWM. Kurven (d) in 4 stellt einen Übergangszeitraum (PWM_tr) dar, während dem die Flankenschätzeinheit 216 und die Flankenkorrektureinheit 218 deaktiviert sein können und nur die Nachlaufeinheit 214 die Rückkopplungsschleife bereitstellt. Kurven (e) in 4 stellt den verbleibenden Zeitraum (PWM_off) des PWM-Zyklus dar, in dem eventuelle Transienten einschwingen sollten und der Phasenstromnachlauf verglichen mit PWM_tr und PWM_on am genauesten ist (der PWM_on-Status kann sehr verrauscht sein und der PWM_tr-Status kann Überschwingungen aufweisen). Daher kann während des PWM_off-Status eine gute Schätzung der negativen Flanke des Phasenstroms erhalten werden. Da das Verhältnis zwischen Ausgangsspannung (Vout), Eingangsspannung (Vin) und PWM-Arbeitszyklus der Steuerung 200 bekannt ist und dem Phasenstrom-Schätzglied 204 zur Verfügung steht, kann das Phasenstrom-Schätzglied 204 die relativ rauschfreie negative Phasenstrom-Flankenschätzung, die während des PWM_off-Status erzeugt wurde, in eine positive Flankenschätzung des Phasenstroms umwandeln, so dass der verrauschte PWM_on-Status und der überschwingende PWM_tr-Status die positive Flankenschätzung nicht nachteilig beeinflussen.
-
5 zeigt eine Ausführungsform der Nachlaufeinheit 214 des Phasenstrom-Schätzgliedes 204. Die Nachlaufeinheit 214 stellt eine skalierte Fehlerrückkopplung (Itrack) an die Rückkopplungsschleife bereit. Die Verstärkung (Ktrack_on/off, Ktrack_tr) für jeden Status (PWM_on, PWM_off und PWM_tr) des PWM-Zyklus kann unterschiedlich sein. Beispielsweise können die Verstärkungen (Ktrack_on/off) für den PWM_on- und den PWM_off-Status kleiner sein als 1, und die Verstärkung (Ktrack_tr) für den PWM_tr-Status kann nahe 1 sein, da es keine Schätzung gibt und die Nachlaufschleife übernehmen sollte. Das Arbeiten mit kleinen Verstärkungen hat den Vorteil, das Ausbreitungsrauschen im System zu dämpfen. In einigen Fällen wie etwa niedrigen Schaltfrequenzen, bei denen der Phasenstrom langsam von einer positiven Rampe zu einer negativen Rampe oder in den Schlafmodus wechselt, kann die Nachlaufeinheit 214 selbst eine gute Nachlaufantwort bereitstellen, d. h. die Flankenschätzeinheit 216 und die Flankenkorrektureinheit 218 können unter solchen Bedingungen deaktiviert werden, falls gewünscht. In einem Hochimpedanz(HiZ)-Modus und sobald der Phasenstrom niedriger ist als ein bestimmter Wert, z. B. wie durch Igc angezeigt niedrig eingestellt wie in 10, kann beispielsweise die Steuerung 200 in den Nachlaufmodus umschalten (angezeigt durch das Signal mit der Kennzeichnung Track_mode in 5), in dem die Nachlaufeinheit 214 aktiviert bleibt und die Flankenschätzeinheit 216 und die Flankenkorrektureinheit 218 deaktiviert sind. Andersherum sind die Flankenschätzeinheit 216 und die Flankenkorrektureinheit 218 aktiviert, wenn der Schaltleistungswandler mit einer hohen Schaltfrequenz arbeitet, bei der der Phasenstrom schnell von einer positiven Rampe zu einer negativen Rampe wechselt. Zu diesem Zweck kann die Steuerung 200 eine digitale Logik 300 aufweisen, die ein Deaktivierungssignal (deactivate) erzeugt, unter diesen Bedingungen oder wenn das Nachlaufmodussignal (Track_mode) Deaktivierung anzeigt.
-
Die Nachlaufeinheit 302 weist Logik auf zum Steuern eines MUX (Multiplexers) 304, basierend auf dem Status des PWM-Zyklus und dem Status des Nachlaufmodussignals. Die Nachlaufeinheit 214 umfasst außerdem einen ersten Multiplizierer 306 zum Skalieren des Phasenstrom-Schätzfehlers (Ierror_d) um einen ersten Verstärkungswert (Ktrack_on) während des aktiven PWM-Status (PWM_on), in dem der PWM-Impuls für einen ersten Teil des PWM-Zyklus aktiviert ist und der Phasenstrom eine positive Flanke (P) hat wie in Kurven (a) in 4 dargestellt. Derselbe (oder ein anderer) Multiplizierer 306 kann den Phasenstrom-Schätzfehler (Ierror_d) um einen zweiten Verstärkungswert (Ktrack_off) skalieren während des inaktiven PWM-Status (PWM_off), in dem der PWM-Impuls für einen zweiten (späteren) Teil des PWM-Zyklus deaktiviert ist und der Phasenstrom eine negative Flanke (N) hat, wie ebenfalls in Kurven (a) in 4 dargestellt.
-
Die Nachlaufeinheit 214 umfasst ferner einen weiteren Multiplizierer 308 zum Skalieren des Phasenstrom-Schätzfehlers (Ierror_d) um einen dritten Verstärkungswert (Ktrack_tr) während des Übergangs-PWM-Status (PWM_tr) zwischen dem aktiven und dem inaktiven PWM-Status, in dem der Phasenstrom von einer positiven Rampe (P) zu einer negativen Rampe (N) übergeht wie in Kurven (a) in 4 dargestellt. In einer Ausführungsform ist der zweite Verstärkungswert (Ktrack_off) größer als der erste und der dritte Verstärkungswert (Ktrack_on, Ktrack_tr), so dass der Phasenstrom-Schätzfehler während des inaktiven PWM-Status des PWM-Zyklus um einen größeren Wert skaliert wird als während des aktiven und des Übergangs-PWM-Status, die tendenziell verrauschter sind (PWM_on) und mehr Überschwingungen aufweisen (PWM_tr) als PWM_off.
-
Die MUX-Auswahllogik 302 bestimmt, welche skalierte Version des Phasenstrom-Schätzfehlers als Ausgang (Itrack) der Nachlaufeinheit 214 ausgewählt wird, basierend auf dem aktuellen Zustand des PWM-Zyklus. Beispielsweise ist Itrack = Ierror_d·Ktrack_on, wenn der aktuelle PWM-Status PWM_on ist, Itrack = Ierror_d·Ktrack_tr, wenn der aktuelle PWM-Status PWM_tr ist, und Itrack = Ierror_d·Ktrack_off, wenn der aktuelle PWM-Status PWM_off ist. Im HiZ-Modus oder wenn das Nachlaufmodussignal es anzeigt, kann die Nachlaufeinheit 214 aktiviert bleiben und die Flankenschätzeinheit 216 und die Flankenkorrektureinheit 218 können deaktiviert sein wie vorstehend erläutert.
-
6 zeigt eine Ausführungsform der Flankenschätzeinheit 216 des Phasenstrom-Schätzgliedes 204. Die Flankenschätzeinheit 216 arbeitet basierend auf einer Überwachung des trivalenten Eingangs des PWM-Steuersignals, des Status des PWM-Steuersignals (on, off, HiZ etc.) oder der Steuersignale (GHN, GLN), die an die Schalter jeder Phase 102 gelegt werden, und stellt eine Schätzung (slope_est) für den Phasenstrom bereit. In einem idealen Fall ist die Phasenstromschätzung (Isample) perfekt, der Fehler (Ierror_d) geht gegen null und die Nachlaufeinheit 214 und auch die Flankenkorrektureinheit 218 erzeugen einen Ausgang. In der Realität ist die Phasenstromschätzung (sample), aufgrund von Parametertoleranzen und Messungsrauschen, Eingabe eines ungenauen Wertes für L (durch den Benutzer) und auch von Nichtlinearitäten der Komponenten, nicht perfekt, und die Nachlaufeinheit 214 und die Flankenkorrektureinheit 218 versuchen, den Fehler zu reduzieren.
-
Die Flankenschätzeinheit
216 umfasst Logik
400 zum Steuern eines MUX
402, basierend auf dem Status des PWM-Zyklus und dem Status des Nachlaufmodussignals (Track-mode). Der Ausgang (slope_est) der Flankenschätzeinheit
216 entspricht einer ersten Phasenstrom-Flankenschätzung von während des aktiven PWM-Status (PWM_on), wobei V
in die Eingangsspannung des Schaltleistungswandlers ist, V
0 die Ausgangsspannung des Schaltleistungswandlers ist und L die Induktanz der Induktivität ist, die zwischen die analysierte Phase
102 und die Last
104 gekoppelt ist, die durch den Schaltleistungswandler angesteuert werden. Der Ausgang (slope_est) der Flankenschätzeinheit
216 entspricht einer zweiten Phasenstrom-Flankenschätzung von
während des inaktiven PWM-Status (PWM_off). Der Ausgang (slope_est) der Flankenschätzeinheit
216 entspricht einer dritten Phasenstrom-Flankenschätzung von
während Hochimpedanz (Hiz), wenn der Phasenstrom höher ist als ein bestimmter Wert, z. B. wie durch Igc angegeben, hoch eingestellt wie in
10 gezeigt, wobei V
d ein Spannungsabfall durch eine Bodydiode der Phase
102 ist, d. h. der Spannungsabfall durch die Bodydiode des Low-Side-Schalters (LS) der Phase
102. Der Ausgang (slope_est) der Flankenschätzeinheit
216 entspricht 0, wenn die Phase in einem Hochimpedanz(HiZ)-Status ist und der Strom nicht größer ist als der Schwellenwert, wie z. B. durch Igc angegeben (siehe
10), oder in einem Nachlaufmodus.
-
Der gewählte Ausgang (slope_est) der Flankenschätzeinheit
216 wird durch die adaptive Flankenjustierlogik
404 mit dem Phasenstrom-Schätzfehler (Ierror_d) verglichen, um einen Versatz bzw. eine Korrektur (∆L) für die Induktanz zu bestimmen. Diese(r) Versatz/Korrektur wird dazu herangezogen, den Wert L der Induktanz, der in den vorstehend beschriebenen und in
6 dargestellten Berechnungen der Stromflankenschätzung verwendet wird, zu justieren, indem L = ∆L + L0 gesetzt wird, wobei L0 ein anfänglicher Induktanzparameter ist, der z. B. durch einen Benutzer des Schaltleistungswandlers eingestellt wurde.
7 zeigt eine weitere Ausführungsform der Flankenschätzeinheit
216 des Phasenstrom-Schätzgliedes
204. Die in
7 gezeigte Ausführungsform ähnelt der in
6 gezeigten Ausführungsform, allerdings wird der Versatz/die Korrektur, der/die durch die adaptive Flankenjustierlogik
404 bestimmt worden ist, als Justierwert (∆M) auf den Ausgang (M) des MUX
402 angewandt, so dass der Ausgang (slope_est) der Flankenschätzeinheit
216 gegeben ist durch: slope_est = M + ∆M.
-
8 zeigt eine Ausführungsform der Flankenkorrektureinheit 218 des Phasenstrom-Schätzgliedes 204. Die Flankenkorrektureinheit 218 reduziert den integrierten Fehler und gleicht fehlerhafte Schätzungen aufgrund von entweder der Variabilität der Induktivitäten oder falschen Anfangsschätzungen durch den Benutzer des Schaltleistungswandlers aus. Die Flankenkorrektureinheit 218 arbeitet in drei PWM-Zuständen: PWM_on, PWM_off und PWM_tr wie in 9 gezeigt.
-
Die Flankenkorrektureinheit 218 umfasst einen Integrator 500 und einen ersten Multiplizierer 502 zum Integrieren bzw. Skalieren des Phasenstrom-Schätzfehlers (Ierror_d) um einen ersten Verstärkungswert (Kinteg_off) während des inaktiven PWM-Status. Der Integrator 500 läuft während des PWM_off-Status, d. h. im PWM-Status mit dem geringsten Rauschen, und kann im PWM_on- und PWM_tr-Status, also den stärker verrauschten Zuständen, deaktiviert sein. Die Flankenkorrektureinheit 218 umfasst außerdem einen zweiten Multiplizierer 504 zum Skalieren einer zuvor integrierten Version des Phasenstrom-Schätzfehlers, die während des PWM_off-Status des unmittelbar vorangegangenen PWM-Zyklus erzeugt wurde, um einen zweiten Verstärkungswert(-Kinteg_on) während des PWM_on-Status des aktuellen PWM-Zyklus. Die zuvor integrierte Version des Phasenstrom-Schätzfehlers kann von einem Haltespeicher (Latch) 506, der durch den PWM_off-Status getaktet ist, gespeichert werden. Die Flankenkorrektureinheit 218 umfasst einen dritten Multiplizierer 508 zum Skalieren der zuvor integrierten Version des Phasenstrom-Schätzfehlers, die in Latch 506 gespeichert ist, um einen dritten Verstärkungswert (Kinteg_mem), um sie als Anfangspunkt für die Integration des Phasenstrom-Schätzfehlers (Ierror_d) um den ersten Verstärkungswert (Kinteg_off) während des PWM_off-Status des aktuellen PWM-Zyklus zu verwenden. Eine digitale Logik 510 und ein MUX 512 steuern, welcher Wert von der Flankenkorrektureinheit 218 ausgegeben wird (integ). Die Logik 510 und der MUX 512 der Flankenkorrektureinheit 218 können in derselben Weise betrieben werden wie Logik 400 und MUX 402 der Flankenschätzeinheit 216, die in den 6 und 7 dargestellt ist. In 9 ist A = Kinteg_off, B = -Kinteg_on·A und C = Kinteg_mem·A.
-
10 zeigt ein rein veranschaulichendes Beispiel der einzelnen Komponenten der Phasenstromschätzung (Isample), die durch das Phasenstrom-Schätzglied 204 erzeugt wird, wie von der Nachlaufeinheit 214, der Flankenschätzeinheit 216 und der Flankenkorrektureinheit 218 bereitgestellt. Indikator Igc zeigt an, wenn der Phasenstrom größer ist als ein Schwellenwert Hiz_Ithr. Igc wird hoch eingestellt, sobald die Phase im HiZ-Status ist und der Phasenstrom größer als Hiz_Ithr ist. Andernfalls wird Igc auf null gesetzt. Der Beitrag (slope_est) der Flankenschätzeinheit 216 kann beispielsweise während des aktiven PWM-Status (PWM_on) um 80 % bis 90 % der kombinierten Phasenstromschätzung (Isample) liegen, während der kombinierte Beitrag (Itrack + integ) von Nachlaufeinheit 214 und Flankenkorrektureinheit 218 während PWM_on beispielsweise um 10 % bis 20 % betragen kann. Der Beitrag der Flankenkorrektureinheit 218 kann beispielsweise im Bereich von 20 % bis 30 % liegen, je nach den entsprechenden Verstärkungswerten. Diese Prozentangaben sind rein beispielhafter Natur und können sich in den anderen Zuständen des PWM-Zyklus verschieben. Beispielsweise kann im HiZ-Modus Isample gleich Itrack sein, wie vorstehend hierin beschrieben, d. h. die Flankenschätzeinheit 216 und die Flankenkorrektureinheit 218 können im Hiz-Modus des Schaltleistungswandlers deaktiviert sein. Außerdem kann der Beitrag von slope_est im Bereich zwischen 80 % und 120 % liegen, was auf einen nicht bekannten genauen Wert von L und/oder andere parasitäre Effekte zurückgeht.
-
Der Schaltleistungswandler kann ferner eine Schätzfehler-Erkennungseinheit 226 umfassen, die in die Steuerung des Wandlers integriert oder dieser zugeordnet ist wie in 1 dargestellt. Die Schätzfehler-Erkennungseinheit 226 erkennt eine schlechte oder mangelhafte (unzureichende) Nachlaufleistung des Phasenstrom-Schätzgliedes 204. Beispielsweise kann eine sehr schlechte Flankenschätzung, die auf die Verwendung eines hochgradig unkorrekten Wertes für L oder schlechte Abstimmung zurückgeht, zu einem unzureichenden Phasenstromnachlauf führen. Die Schätzfehler-Erkennungseinheit 226 zeigt an, ob der Phasenstromnachlauf sehr gut ausgeführt wird (d. h. standard- oder normgerecht), und ob der Fehler zwischen Schätzungen und Phasenströmen sehr groß bleibt.
-
Genauer vergleicht die Schätzfehler-Erkennungseinheit 226 den Phasenstrom (Iph) mit der Phasenstromschätzung (Isample), um zu bestimmen, ob eine Differenz (error) zwischen dem Phasenstrom und der Phasenstromschätzung einen Schwellenwert zum Anzeigen einer unzureichenden (d. h. nicht standard- oder normgerechten oder davon abweichenden) Phasenstromschätzung übersteigt. Der Schwellenwert wird so gewählt, dass ein unzureichender Phasenstromnachlauf angezeigt wird. Die Steuerung 200 kann in Reaktion auf eine von der Schätzfehler-Erkennungseinheit 226 erzeugte Anzeige einer unzureichenden Phasenstromschätzung korrigierend eingreifen. Beispielsweise kann/können die problematische(n) Phase(n) deaktiviert werden, oder der Schaltleistungswandler kann abgeschaltet werden.
-
11 zeigt eine Ausführungsform eines Schätzfehler-Erkennungsgliedes 600, das in die Schätzfehler-Erkennungseinheit 226 integriert oder dieser zugeordnet ist. Gemäß dieser Ausführungsform umfasst das Schätzfehler-Erkennungsglied 600 einen Komparator 602 zum Vergleichen des absoluten Wertes des Fehlers |Ierror_d| mit einem Schwellenwert (THR). Falls |Ierror_d| ≥ THR ist, wird es hoch, das bedeutet, der Fehler ist groß genug. In einem Teil des Zyklus ist der Fehler groß, beispielsweise am Beginn der aktiven Zeit oder während PWM_tr, also zeigt das Signal Error_valid an, wenn es gültig ist. Ein erster Zähler 604 zählt hoch und wird bei c_th zurückgesetzt, sobald das Signal ef (Fehlerfall) hoch ist. Für den restlichen Zyklus (z. B. Gutfall) zählt ein zweiter Zähler 606 hoch und wird zurückgesetzt, wenn sein Grenzwert erreicht ist. Wenn beispielsweise der zweite Zähler 606 M2 Bits hat und der erste Zähler 604 so eingestellt ist, dass er bei c_th zurückgesetzt wird, dann stellt C_th/(c_th + 2^M2) den Schwellenwert dar, so dass, falls der Fehler öfter als dieser auftritt, ein dritter Zähler 608 hochzuzählen beginnt, bis er seinen Maximalwert erreicht und einen Fehler deklariert. Der dritte Zähler 608 läuft den Fehlerbedingungen nach, die für M3 Bits andauern. Beispiel: Wenn c_th = 8 und M2 = 5 Bits ist, dann ist der Fehlerschwellenwert 20 %, was bedeutet, wenn die Fehlerbedingung länger andauert als 20 % eines Zyklus, dann zählt der dritte Zähler 608 einen Schritt hoch. Falls diese Bedingung für 2^M3 Zeiten bestehen bleibt, wird der Fehler deklariert.
-
12 zeigt eine Ausführungsform der Phasenstromschätzung im Schaltleistungswandler. Das Verfahren umfasst das Vergleichen eines Phasenstroms (Iph) des Schaltleistungswandlers mit einer analogen Darstellung (Iph_estimate) der mit einer ersten Taktrate (f1) abgetasteten Phasenstromschätzung (Isample) durch eine analoge Schaltung, um einen Phasenstrom-Schätzfehler (Ierror) zu erzeugen, wobei die erste Taktrate unzureichend ist, um dem Phasenstrom exakt nachzulaufen (Block 700). Das Verfahren umfasst ferner, die Phasenstromschätzung (Isample) mit einer zweiten Taktrate (f2), die höher ist als die erste Taktrate, durch eine digitale Schaltung zu überarbeiten, basierend auf dem Phasenstrom-Schätzfehler (Ierror) und einer Mehrzahl von Parametern, die mit dem Betrieb des Schaltleistungswandlers zusammenhängen, um den Phasenstrom mit einer höheren Taktrate zu schätzen als von der analogen Schaltung unterstützt (Block 710). Das Verfahren kann ferner umfassen, den Phasenstrom mit der Phasenstromschätzung zu vergleichen, um zu bestimmen, ob eine Differenz zwischen dem Phasenstrom und der Phasenstromschätzung einen Schwellenwert zum Anzeigen einer unzureichenden Phasenstromschätzung übersteigt.
während eines inaktiven PWM-Status zu erzeugen, in dem der PWM-Impuls für einen zweiten Teil des PWM-Zyklus deaktiviert ist und der Phasenstrom eine negative Flanke hat; und eine dritte Phasenstrom-Flankenschätzung von
während Hochimpedanz zu erzeugen, wenn der Phasenstrom höher ist als ein vorab festgelegter Wert, wobei Vd ein Spannungsabfall durch eine Bodydiode der Phase ist.
während eines inaktiven PWM-Status zu erzeugen, in dem der PWM-Impuls für einen zweiten Teil des PWM-Zyklus deaktiviert ist und der Phasenstrom eine negative Flanke hat; und eine dritte Phasenstrom-Flankenschätzung von
während Hochimpedanz zu erzeugen, wenn der Phasenstrom höher ist als ein vorab festgelegter Wert und der Phasenstrom von einer positiven Rampe zu einer negativen Rampe übergeht, wobei Vd ein Spannungsabfall durch eine Bodydiode der Phase ist.