DE102015101878A1 - Mit Aktivlot versiegelte Mikrosystemtechnik-Bauelemente, Komponenten hierfür und Lottransferverfahren zu ihrer Herstellung - Google Patents

Mit Aktivlot versiegelte Mikrosystemtechnik-Bauelemente, Komponenten hierfür und Lottransferverfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102015101878A1
DE102015101878A1 DE102015101878.0A DE102015101878A DE102015101878A1 DE 102015101878 A1 DE102015101878 A1 DE 102015101878A1 DE 102015101878 A DE102015101878 A DE 102015101878A DE 102015101878 A1 DE102015101878 A1 DE 102015101878A1
Authority
DE
Germany
Prior art keywords
frame
component
solder
solder material
active solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015101878.0A
Other languages
English (en)
Other versions
DE102015101878B4 (de
Inventor
Wolfgang Reinert
Jochen Quenzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102015101878.0A priority Critical patent/DE102015101878B4/de
Publication of DE102015101878A1 publication Critical patent/DE102015101878A1/de
Application granted granted Critical
Publication of DE102015101878B4 publication Critical patent/DE102015101878B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4817Conductive parts for containers, e.g. caps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Brazing of electronic components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/008Soldering within a furnace
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06Solder feeding devices; Solder melting pans
    • B23K3/0607Solder feeding devices
    • B23K3/0638Solder feeding devices for viscous material feeding, e.g. solder paste feeding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/42Printed circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0118Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05569Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/05686Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/05686Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/05686Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05688Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/06102Disposition the bonding areas being at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065Material
    • H01L2224/06505Bonding areas having different materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27422Manufacturing methods by blanket deposition of the material of the layer connector in liquid form by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/278Post-treatment of the layer connector
    • H01L2224/2781Cleaning, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/279Methods of manufacturing layer connectors involving a specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32501Material at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83012Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83013Plasma cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022Cleaning the bonding area, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/8322Applying energy for connecting with energy being in the form of electromagnetic radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/8322Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83222Induction heating, i.e. eddy currents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/83825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8389Bonding techniques using an inorganic non metallic glass type adhesive, e.g. solder glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616Cavity shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617Cavity coating
    • H01L2924/16171Material
    • H01L2924/16172Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1619Cavity coating shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/163Connection portion, e.g. seal
    • H01L2924/164Material
    • H01L2924/165Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft eine Bauelement-Komponente in Form eine Substrats (13; 13') oder einer Kappe (4; 4') für ein Einzelbauelement oder für eine Gruppe von verbundenen, zur späteren Vereinzelung vorgesehenen Bauelementen, umfassend mindestens einen für eine spätere Versiegelung vorgesehenen, vollständig umlaufenden Rahmen, der zumindest in seinem oberflächlichen Bereich (5) aus einem Material besteht, das ausgewählt ist unter Metallen, Metalllegierungen, Metall- und Halbmetallverbindungen, die Sauerstoff, Stickstoff und/oder Kohlenstoff enthalten, und Halbleitern, dessen Breite von der Innen- bis zur Außenseite des Rahmens gemessen in einer ersten Variante der Erfindung im Bereich von 80 µm bis 500 µm liegt, dadurch gekennzeichnet, dass der Rahmen vollständig mit einem Aktivlot-Material (7) mit einem Schmelzpunkt von < 450°C bedeckt ist, wobei das Aktivlot ein Lotmetall oder eine Lotlegierung ist, dem/der mindestens ein Metall, ausgewählt unter den Metallen der IV. und V. Nebengruppe und mindestens ein Metall, ausgewählt unter Lanthan und den Lanthaniden, beigemischt ist. In einer zweiten, wesentlichen Variante der Erfindung kann neben dem Rahmen zumindest eine Teilfläche (20) der Innenseite des Substrats oder der Kappe mit dem Aktivlot-Material bedeckt sein, das nach dem Verbinden der Bauelement-Komponente mit einer Gegenelement-Komponente Getterwirkung entfaltet. Der Rahmen kann u.a. mit flüssigem Aktivlot versehen werden, indem verflüssigtes Aktivlot-Material in Form eines Bads bereitgestellt wird und der Rahmen in das Bad eingetaucht wird. Alternativ kann das flüssige Aktivlot mit einem Stempel und/oder mit Hilfe einer Resistmaske oder mit einem Tropfendispenser aufgebracht werden. Mit diesen Verfahren kann auch die (Teil-)Fläche (20) der Innenseite mit flüssigem Aktivlot versehen werden. Sofern die Bauelement-Komponente nicht sofort mit einer Gegenelement-Komponente verlötet werden soll, kann sie nach Abkühlen des Aktivlotmaterials gelagert werden.

Description

  • Die vorliegende Erfindung liegt auf dem Gebiet der Mikroelektronik und insbesondere auf dem Gebiet der Mikrosystemtechnik und der Mikroelektromechanik (MEMS) und betrifft Systeme sowie Komponenten davon, insbesondere zu fügende Bauelement-Komponenten, Kleinnutzen (Coupons) und Wafer sowie gefügte, hermetisch versiegelte Bauelemente und verkappte Coupons und Wafer, die vorzugsweise jeweils mindestens ein aktives oder passives Element, insbesondere ausgewählt unter mikromechanischen und optischen Elementen wie Aktoren oder Sensoren, tragen. Das aktive oder passive Element ist von einem Versiegelungsrahmen aus Metall, Oxid oder aus einer Keramik oder dergleichen umgeben, der eine Rahmenbreite (gerechnet von der Innen- bis zur Außenseite des Rahmens) im Bereich von vorzugsweise 80 oder 100 μm bis maximal etwa 500 μm besitzt, und ist durch diesen hermetisch verschlossen. Der Versiegelungsrahmen ist dadurch gekennzeichnet, dass er zum Zwecke einer späteren Versiegelung ein Aktivlot trägt oder mit Hilfe eines Aktivlotes verschlossen ist; in bevorzugten Ausführungsformen befindet sich Aktivlot-Material auch innerhalb des Versiegelungsrahmens, da ein solches Material im fertigen Bauelement Getterwirkung entfalten oder als elektrischer Vertikal- oder Lateral-Kontakt dienen kann. Die Erfindung betrifft weiterhin Verfahren zum Aufbringen von Aktivlot auf die entsprechenden Rahmen, um Feinstlötungen durchführen zu können.
  • Aktive Weichlote in den verschiedensten Legierungszusammensetzungen und Schmelztemperaturbereichen sind aus dem Stand der Technik bekannt, siehe z.B. US 6,047,876 , WO 2005/122252 A1 und US 6,231,693. Sie werden auch kommerziell angeboten. Ein aktives Weichlot besteht aus einer Metalllegierung und unterscheidet sich von einem Standard-Weichlot, das zwar für Metalle eine hohe Oberflächenspannung besitzt, nicht aber für oxidische, keramische und vergleichbare Materialien wie Glas (und dort demnach nicht "spaltgängig" ist), durch das Vorhandensein zusätzlicher Legierungselemente, die die Benetzungseigenschaften des Legierung verbessern und/oder eine starke Oxidationsneigung haben, in der Regel ausgewählt unter einem Element der IV. und V. Nebengruppe, insbesondere Titan, in Kombination mit Lanthan oder einem Lanthanid wie Cer. Durch weitere Zusätze kann z.B. das Ablegierungsverhalten benetzter Oberflächen kontrolliert werden. So können Gallium und/oder andere zur Oxidation neigende Metalle wie Magnesium zugesetzt sein. Als Grundmaterial dienen die üblichen Lötmetalle. Die für die Aktivität des Lotes relevanten Zusätze sind in der Lage, oxidische Verbindungsinterfaces zu bilden und damit z.B. auf keramischen Oberflächen zu benetzen. Das Anwendungsspektrum liegt meist in der Verbindung eigentlich unlötbarer Werkstoffe.
  • In WO 2005/122252 A1 wird die Verwendung von niedrigschmelzenden Aktivloten zum "Die Attach" von Si und GaAs ICs in Keramikgehäusen sowie zum Verschließen von optoelektronischen Komponenten beschrieben. Dabei können Halbleiteroberflächen und Keramiken direkt gelötet werden. Hierfür werden die zu fügenden Flächen zuerst mit einem höherschmelzenden Aktivlot und sodann mit einem niedrig schmelzenden Aktivlot-Material versehen. Es gibt keine Strukturen, um eine Lotbenetzung zu steuern. Das aufgebrachte Lotmaterial muss nach dem Aufbringen mechanisch in die zu lötende Oberfläche eingearbeitet werden, z.B. mit einer Bürste oder einem Schaber, um eine ausreichende Benetzung z.B. auf Silizium zu erzielen. Dies kann alternativ auch durch oszillierendes Verschieben der zu lötenden Oberflächen gegeneinander erfolgen. Dabei gelangt jedoch aufgrund der weniger hohen Viskosität des Lotes, im Vergleich zu Standard-Loten, Luft in das Lot, die durch die Scherkräfte beim Verschieben wieder ausgetrieben werden soll. Nicht-ebene Fügeflächen sind daher mit einem solchen Aktivlot nur schwer zu fügen, da bzw. wenn die Geometrie eine solche Scherung nicht erlaubt. Mechanische und geometrische Gegebenheiten stehen daher bisher der Fügung von Bauteilen, die im Rahmen der Mikrosystemtechnik gefertigt werden, entgegen; die Geometrien der im Stand der Technik verfügbaren Bauteil-Elemente, die auf diese Weise gefügt werden können, sind relativ grob, und die Elemente müssen einen breiten Fügesaum aufweisen.
  • Metallische Versiegelungstechnologien für Mikrosensoren und dergleichen auf Chip- und Waferebene benötigen eine beidseitige Rahmenmetallisierung, die mindestens auf einer Seite aus einem metallischen Lot besteht. Dies treibt die Kosten für die Waferprozessierung hoch und erhöht auch die Anforderungen an die Systemintegration, weil chemische Intoleranzen und Temperaturbudgets genau aufeinander abgestimmt werden müssen. Zudem besteht die Notwendigkeit, das metallische Lot auf einem Wafer oder einer Bauteil-Komponente aufzubringen, der/die oftmals bereits eine erhebliche Topographie, z.B. mit tief eingeätzten Kavitäten, aufweist, wodurch sich lithographische Strukturierungsverfahren deutlich aufwendiger gestalten (Spraycoating), was sich im Endeffekt in deutlich höheren Kosten niederschlägt. Handelt es sich bei dem Wafer oder der Bauteil-Komponente um einen Sensor-Wafer bzw. eine einen Sensor aufweisende Bauteil-Komponente, wird durch eine solche Rahmenmetallisierung der Wafer bzw. die Bauteil-Komponente außerdem ungeeignet für eine Weiterbearbeitung in einem CMOS Reinraum, weil die Rahmenmetallisierung üblicherweise unter Verwendung von Gold, Zinn und/oder Kupfer erfolgt. Und schließlich ist die Lagerfähigkeit vormetallisierter Waferstrukturen oder Bauteil-Komponenten durch die Bildung von intermetallischen Phasen in den Lotrahmen selbst bei Raumtemperatur auf maximal einige Wochen beschränkt (typischer Effekt bei AuSn-Loten). Diese Nachteile ließen sich vermeiden, wenn die Versiegelungstechnologie anstelle der "klassischen" Rahmenmetallisierung unter Einsatz von Aktivloten durchgeführt werden könnte.
  • Aktive Weichlote zeichnen sich im Gegensatz zu den üblichen Lotsystemen dadurch aus, dass sie neben der Ausbildung einer metallurgischen Bindung auf lötfähigen metallischen Oberflächen auch eine oxidische Bindung über die im Lot vorhanden reaktiven Bestandteilen mit nichtmetallischen Werkstoffen aufbauen können. Werden aktive Weichlote verwendet, sind flussmittelfreie Lötungen auf typischen mikroelektronischen und -systemtechnischen nichtmetallischen Oberflächen möglich.
  • Das Aufbringen eines Aktivlotes auf geringdimensionierte Fügeflächen, Versiegelungsrahmen und ggfs. vertikale elektrische Kontaktflächen kann allerdings nicht einfach durch Lotpastendruck oder durch Dünnschichtverfahren wie Sputtern oder Aufdampfen erfolgen. Denn einerseits vereitelt die sehr große chemische Reaktivität der Lote die Herstellung einer geeigneten Lotpaste, während andererseits technisch zur Verfügung stehende Dünnschichtverfahren die komplexe chemische Zusammensetzung der Lote nicht aufrechterhalten können. Daher können diese Lote nur sehr grob mechanisch aufgebracht werden, wodurch sich der Einsatz in der Mikrofügetechnik bisher verbietet.
  • Die Erfinder der vorliegenden Erfindung haben es sich zur Aufgabe gemacht, ein Verfahren aufzufinden, mit dem sich auch Bauelemente mit Abmessungen, wie sie in der Mikrosystemtechnik benötigt werden, mit Aktivlot versehen lassen, um entsprechende, gefügte Produkte effektiver und kostengünstiger herstellen zu können.
  • In Lösung dieser technischen Fragestellung haben die Erfinder ein Lottransferverfahren in verschiedenen Ausgestaltungen für Einzelbauteil-(Chip-)Belotung, Couponbelotung (d.h. Belotung von Teilbereichen eines größeren bzw. großen (Matrix-)Substrates; Coupons werden auch als Kleinnutzen bezeichnet) bis hin zu vollständigen Waferbelotungen aufgefunden. Aufgrund der Möglichkeit, mit diesem Lottransferverfahren die Versiegelungsrahmen auch von mikrostrukturierten Elementen mit Aktivlot zu bedecken, stellt die Erfindung auch erstmals Bauelemente/Systeme in Einzelform, als Coupons und auf Waferebene (letztere zusammengefasst bezeichnet als Gruppen von verbundenen, zur späteren Vereinzelung vorgesehenen Bauelementen) sowie deren Komponenten (in Form der jeweiligen später zu fügenden Substrate und/oder Kappen, wobei entweder die Substrate und/oder die Kappen jeweils ein aktives oder passives elektrisches, (elektro-)mechanisches oder optisches Element aufweisen) bereit, die insbesondere auf dem Gebiet der Mikrosystemtechnik, der Mikroelektromechanik (MEMS) und der Mikrooptoelektonik einsetzbar sind. Diese besitzen mindestens einen eine innere Kavität hermetisch verschließenden oder für eine spätere hermetische Versiegelung vorgesehenen, vollständig umlaufenden Rahmen mit einer Rahmenbreite (gerechnet von der Innen- bis zur Außenseite der jeweiligen Rahmenelemente) im Bereich von etwa 80 bis zu maximal etwa 500 μm. Vorzugsweise hat der Versiegelungsrahmen eine Rahmenbreite von nicht mehr als 250µm, stärker bevorzugt von nicht mehr als 150 µm. Er ist dadurch gekennzeichnet, dass er zum Zwecke einer späteren Versiegelung ein Aktivlot trägt oder mit Hilfe eines Aktivlotes mit seinem Gegenelement hermetisch verbunden ist.
  • Die Erfindung umfasst damit sowohl Bauelement-Komponenten in Form eine Substrats oder einer Kappe für ein Einzelbauelement oder für eine Gruppe von verbundenen, zur späteren Vereinzelung vorgesehenen Bauelementen als auch entsprechende, bereits gefügte Einzelbauelemente, Coupons und Wafer, die jeweils ein Substrat und eine Kappe sowie mindestens einen vollständig umlaufenden Rahmen aufweisen. Zwischen Substrat und Wafer befindet sich mindestens eine Kavität pro Einzelbauelement bzw. pro später zu vereinzelndem Element, die jeweils vom Substrat, der Kappe und dem Rahmen eingefasst und damit hermetisch gegen die Außenatmosphäre abgeschlossen ist und in der Regel mit mindestens einem aktiven oder passiven Element bestückt ist.
  • Das Material der Substrate und Kappen kann in geeigneter Weise in Hinblick auf die vorgesehene Verwendung ausgewählt werden und beispielsweise ein Metall oder Halbmetall, darunter Silzium und Germanium, eine Keramik und/oder Glas sein oder aufweisen. Die für die spätere Fügung der Substrate und Kappen vorgesehenen Rahmenteile können flächenbündig in den Boden der Substrate bzw. Kappen eingelassen oder – z.B. durch Ätzen einer Kavität entstandene – erhabene Strukturen sein; sie können integraler Bestandteil der jeweiligen Substrate bzw. Kappen oder separat aufgebracht sein. Zumindest in ihrem oberflächlichen Bereich bestehen sie aus einem Material, das in Hinblick auf die jeweilig angestrebten Verwendungszwecke, insbesondere in Hinblick auf die mikroelektronischen und mikrosystemtechnischen Anforderungen, ausgewählt ist. Günstig sind Metalle, Metalllegierungen, Metall- und Halbmetallverbindungen, die Sauerstoff, Stickstoff und/oder Kohlenstoff enthalten, und Halbleiter. Beispiele sind Siliziumoxid, Oberflächen, die durch "Chemical Vapor Deposition" (CVD) von TEOS erzeugt wurden, Siliziumnitrid, Halbleiter wie Silizium, Germanium oder Galliumarsenid, Aluminiumoxid, Aluminiumnitrid, Siliziumcarbid, Gläser verschiedener chemischer Natur, Quartz, Nickel-Legierungen, Eisenlegierungen, Kupferlegierungen, Gold, Silber, Platin, Rhodium, Palladium und Aluminiumlegierungen. Dieses Material kann mit dem des Kerns des jeweiligen Substrats bzw. der jeweiligen Kappe identisch oder von diesem verschieden sein. Wenn das Material identisch ist und der Rahmen flächenbündig in den Boden eines Substrats oder einer Kappe eingelassen ist oder einen integralen Teil einer Fläche davon darstellt, ist eine eigenständige Rahmenstruktur auf dem Substrat oder der Kappe möglicherweise noch nicht erkennbar; sie kann gegebenenfalls erst durch die Belotung definiert werden. Selbstverständlich lässt sich ein derartiger Rahmenteil nur mit einem erhabenen Rahmenteil auf dem Gegenelement (Kappe für das Substrat, Substrat für die Kappe) kombinieren. Die Materialien miteinander zu verlötender Rahmenteile der beiden Seiten können beliebig kombiniert sein. So können Metalle mit Metallen, Oxide/Nitride u. dgl. mit Oxiden/Nitriden u. dgl. oder Metalle mit Oxiden, Nitriden oder dergleichen verlötet und damit gefügt werden.
  • Die Oberflächen der Rahmen der erfindungsgemäßen Bauelement-Komponenten sind vollständig mit einem Aktivlot-Material mit einem Schmelzpunkt von < 450°C bedeckt. Als Aktivlot dient ein Metall oder eine Metallmischung (Legierung), dem/der mindestens ein Metall, ausgewählt unter den Metallen der IV. und V. Nebengruppe und mindestens ein Metall, ausgewählt unter Lanthan und den Lanthaniden, beigemischt ist. Als Metall der IV. und V. Nebengruppe wird häufig Titan eingesetzt, als Lanthanid Cer. Weiterhin können Gallium und/oder andere zur Oxidation neigende Metalle wie Magnesium zugesetzt sein. Als Grundmaterial dienen die üblichen Lötmetalle wie Silber, Kupfer, Zinn, Bismut (Wismuth), Zink, Indium oder Cadmium oder eine geeignete Mischung dieser Metalle. Insbesondere Indium, Zinn-Indium-, Zinn-Bismut-, Zinn-Cadmium-, Zinn-Silber, Zinn-Gold und Zinn-Aluminium-Silber-Legierungen besitzen in ihrem Eutektikum sehr niedrige Schmelzpunkte, so dass sie für das Loten von temperaturempfindlichen Komponenten günstig sein können. Konkrete Beispiele sind Aktivlote auf Basis von SnIn+x (Schmelztemperatur ca. 140°C), von SnAg+x (Schmelztemperatur ca. 220°C) und von ZnAlAg+x (Schmelztemperatur ca. 400°C) mit x = Titan, Cer, Magnesium, Gallium und ggf. weiteren Elementen.
  • Aufgrund der günstigen Eigenschaften der Aktivlot-Materialien kann auf das Aufbringen von Zwischenschichten wie Haftvermittlungsschichten oder Lotbenetzungsschichten (häufig aus Gold, Gold-Titan, Kupfer-Nickel-Titan, Gold-Platin-Tantal, Gold-Nickel-Aluminium oder dergleichen) oder Barriereschichten (häufig aus Nickel oder Palladium/Platin) auf die Oberfläche der Rahmen verzichtet werden, bevor das Lotmaterial aufgetragen wird. Das Vorhandensein derartiger Schichten soll jedoch in der vorliegenden Erfindung dem Grunde nach nicht ausgeschlossen sein.
  • Die bereits gefügten Einzelbauelemente, Coupons bzw. Wafer der Erfindung weisen eine oder mehrere Kavitäten auf, die jeweils von einem Substratbereich, einem Kappenbereich und einem umlaufenden Versiegelungsrahmen begrenzt und durch diese Bestandteile von der äußeren Atmosphäre abgeschlossen sind und in der Regel mindestens ein aktives oder passives Element beherbergen. Die Rahmen bestehen aus einem mit dem Substrat verbundenen oder von diesem gebildeten Teil, einem mit der Kappe verbundenen oder von dieser gebildeten Teil sowie einem dazwischen angeordneten Lötbereich, der das Material einer stattgefundenen Lötung mit einem Aktivlot aufweist, d.h. ein Lotmaterial aus einem üblichen Lötmetall, dem mindestens ein Metall, ausgewählt unter den Metallen der IV. und V. Nebengruppe und mindestens ein Metall, ausgewählt unter Lanthan und den Lanthaniden, beigemischt ist.
  • Überraschend konnten die Erfinder darüber hinaus feststellen, dass sich mit Hilfe des aufgefundenen Lottransferverfahrens in vorteilhafter Weise in einem einzigen Schritt auch weitere Flächen innerhalb des Versiegelungsrahmens vollständig oder strukturiert mit Aktivlot bedecken lassen. In bevorzugten Ausführungsformen der Erfindung werden daher Bauelemente/Systeme bzw. deren Komponenten wie oben beschrieben bereitgestellt, die entweder auf der gesamten Substrat- bzw. Kappen-Innenfläche oder einem Teil davon das genannte Aktivlot aufweisen, wobei die Versiegelungsrahmen in diesen Ausführungsformen bevorzugt, aber nicht notwendigerweise die oben angegebenen geometrischen Obergrenzen aufweisen und ggf. größere Abmessungen besitzen können. Wenn sich Material, das für die Verlötung des Versiegelungsrahmens vorgesehen ist, auch innerhalb des Versiegelungsrahmens befindet, kann dieses Material – vor allem unmittelbar nach dem Versiegeln, solange es noch nicht vollständig fest geworden ist – Getterwirkung entfalten und damit unerwünschte Komponenten der eingeschlossenen Gasphase entfernen und/oder den Gasdruck innerhalb des Gehäuses verringern. Alternativ oder zusätzlich kann es als Kontakt für eine auf der Gegenseite befindliche elektrische Struktur oder als laterale elektrische Durchführung durch Strukturen des späteren Bauelements dienen und damit vertikale oder laterale elektrische Kontakte herstellen. Die Getterwirkung des Aktivlotes ist besonders hoch, solange es noch flüssig ist; sie dauert jedoch auch nach dem Verfestigen bei Temperaturen kurz unterhalb der Verfestigungstemperatur noch an.
  • Aktivlot-Material befindet sich demnach in den erfindungsgemäßen Bauelement-Komponenten entweder (a) nur auf dem/den umlaufenden Rahmen, wobei dieser/diese eine beliebige Geometrie aufweisen kann/können, dabei aber (nur) in dieser Variante (a) notwendigerweise eine Rahmenbreite aufweist, gemessen von der Innenseite bis zur Außenseite des Rahmens, die 80–500 µm, vorzugsweise 250 µm, stärker bevorzugt 150 µm und besonders bevorzugt 100 µm nicht übersteigt, oder (b) auf dem/den Rahmen und zusätzlich auf weiteren Fügeflächen oder (c) auf dem/den Rahmen und, in strukturierter Form, z.B. als elektrischer Punktkontakt zur Kontaktierung der korrespondierenden, damit zu fügenden Gegen-Komponente (Kappe im Falle eines Substrats und Substrat im Falle einer Kappe) in einem oder mehreren Innenbereichen des Substrats oder der Kappe, der/die von dem/den Rahmen umgeben ist/sind, oder (d) auf dem/den Rahmen und auf Flächen in einem oder mehreren Innenbereichen des Substrats oder der Kappe, ggf. in strukturierter Form (isoliert von oder angrenzend an die oder eine Fügefläche), um nach dem Verkappen als Gettermaterial oder als laterale Kontaktierung zu dienen, wobei die zusätzlichen Varianten (b) bis (d) auch miteinander kombinierbar sind und bei diesen Varianten nur optional die geometrischen Abmessungen der Variante (a) eingehalten werden müssen. Die so mit Aktivlot ausgestatteten Bauelement-Komponenten (Einzelteile wie Chips, Coupons/Kleinnutzen oder Wafer) können in abgekühlter Form gelagert oder mit einer korrespondierenden Gegenkomponente wie oben angegeben justiert und durch einen Fügeprozess bei einer Temperatur, in der das Aktivlot in pastöser oder flüssiger Form vorliegt, miteinander verbunden werden.
  • Für die Ausbildung einer Fügeverbindung im Rahmenbereich zwischen Substrat und Kappe ist eine Benetzung der Oberflächen der Fügepartner notwendig. In flüssiger Form benetzt das Lot die Unterlage, auf die es aufgetragen wird. Beim oder nach dem Abkühlen bildet sich jedoch aufgrund der Reaktivität des Lotmaterials eine Oxidhaut an den Grenzflächen zur Gasatmosphäre, wenn nicht unter Schutzgas gearbeitet wird. Eine Benetzung der zu fügenden Fläche wird daher, wie oben erwähnt, vorzugsweise durch eine mechanische Aktivierung des Lotes erzeugt, wobei die vorhandene Oberflächenoxidhaut des Lotes durch mechanische Kraftbeaufschlagung zerrieben oder zerdrückt wird. Die Aktivierung kann sowohl durch eine rein vertikale Pressung als auch durch eine laterale Bewegung oder Quetschung bzw. Spreitung (Niederfrequenz-Scrubbing/ US-Scrubbing) erreicht werden. Das Aufreißen der Oxidhaut exponiert die Lotbestandteile in atomarer Form an der neu entstehenden Oberfläche. Bedingt durch die sehr hohe Oxidationsneigung der Aktivkomponenten, insbesondere von Cer oder Titan, kommt es zu einer Reaktion mit den Sauerstoffatomen der Oberflächen der aufgelegten Gegenkomponente (Kappe oder Substrat), wenn diese oxidischer Natur ist. Eventuelle vorhandene lokale metallische Bereiche werden durch das Basis-Lötmetall wie Zinn direkt benetzt, und es bilden sich intermetallische Phasen aus. Die Verbindung besteht in diesem Fall aus beiden Bindungstypen.
  • Somit sind flussmittelfreie Lötungen auf typischen mikroelektronischen und mikrosystemtechnischen, metallischen, halbmetallischen oder nichtmetallischen (oxidischen, nitrischen, carbdischen u. dgl.) Oberflächen direkt und ohne den Einsatz von Vormetallisierungen oder speziellen Oberflächenaktivierungen oder Flussmitteln möglich. Darüber hinaus ermöglicht es die Erfindung, auch unterschiedliche Materialien wie Metall und Keramik/Oxid/Glas über feinste Strukturen miteinander zu verlöten.
  • Bei den erfindungsgemäßen und erfindungsgemäß hergestellten Bauelementen handelt es sich vorzugsweise um solche, die mindestens eine Kavität aufweisen, in der ein aktives oder passives Elemente oder eine Mehrzahl solcher Elemente eingeschlossen ist. Diese Elemente sind vorzugsweise ausgewählt unter elektrischen, elektromechanischen, mechanischen und optischen Elementen. Dabei kann es sich, muss aber nicht, um Sensoren oder Aktoren handeln Beispiele sind MEMS, MOEMS, IR-Sensoren, IR-Strahler, Spiegel, Laser, Laserdioden, Wellenleiter, Beschleunigungs- und Drehratensensoren.
  • Die Erfindung betrifft weiterhin Verfahren zum Aufbringen von Aktivlot auf die entsprechenden Rahmen bzw. Innenstrukturen, um die genannten Feinstlötungen durchführen zu können und/oder um Lötmaterial in Kombination mit einem Gettermaterial und/oder einem Material für elektrische Kontaktierungen in einem einzigen Schritt aufzubringen.
  • Damit stellt die vorliegende Erfindung ein Belotungsverfahren vor, das zum ersten Mal das grundlegende Problem löst, auf welche Art man Aktivlote für flussmittelfreie Feinstlötungen in der Mikroelektronik und insbesondere in der Mikrosystemtechnik auch auf Waferebene einsetzen kann. Darüber hinaus kann die hohe Oxidationsneigung von Aktivloten zum Gettern aktiver Luftmoleküle (Stickstoff, Sauerstoff, CO2 etc.) in einer hermetisch versiegelten Kavität genutzt werden, um so die Vakuumqualität nach der Versiegelung zu verbessern, ohne dass zusätzliche Gettermaterialien oder Getterschichten in die Kavität eingebracht werden müssen, was letztlich mit einer deutlichen Vereinfachung des gesamten Herstellungsprozesses einhergeht und nicht zuletzt zu einer erheblichen Kosteneinsparung beiträgt.
  • Der Lottransfer für einzelne Bauelement-Komponenten wie auch für Coupon- oder Wafersubstrate oder -Kappen erfolgt in jedem Fall über den Transfer von Lotmaterial aus einem geschmolzenen Bad oder Film dieses Materials. Er kann im einfachsten Fall, der sich insbesondere für einzelne Bauelement-Komponenten eignet, durch ein Eintauchen einer Chip- oder Waferseite in einen schmelzflüssigen Lotfilm erreicht werden, siehe 1. In 1a) erkennt man eine Unterlage 1, deren Oberfläche 2 mit Vertiefungen 3 versehen ist. 1a) zeigt dabei eine Fläche mit Vertiefungen, die erhabenen (z.B. durch Ätzen entstandenen) Rahmen auf dem Wafer entsprechen. Die Fläche wird gemäß 1b mit flüssigem Lot 6 bestrichen, wobei sich die Vertiefungen 3 mit Lotmaterial füllen, worauf ein über der Lotmaterial-Fläche justierter Wafer 4 (es könnte sich auch um einen Chip oder Kleinnutzen handeln) so abgesenkt wird, dass die Rahmenoberflächen 5 in die Vertiefungen 3 gelangen. In 1c) ist gezeigt, wie der Wafer 4 von dem Lotfilm wieder abgehoben wird, wobei auf der eingetauchten Oberfläche der Rahmen ein Lotdepot 7 verbleibt. Das Lotdepot kann nach Abkühlung und Verfestigung anschließend optional durch ein Präzisionsfräsverfahren mit einer Fräse 8 auf dem Chip oder Wafer auf eine definierte Höhe geschnitten werden, siehe 3. Die so vorbereiteten Chips/Wafer können gelagert werden oder aber unmittelbar anschließend an den Lottransfer auf ein Substrat aufgesetzt und durch eine mechanische Aktivierung mit dem Substrat gefügt und, sofern die Substratoberfläche elektrisch leitfähig ist, auch elektrisch leitfähig kontaktiert werden. Das Lotdepot gelagerter Chips/Wafer muss vor der Fügung durch Erwärmen wieder verflüssigt werden. Die Fügung erfolgt in jedem Fall vorzugsweise unter vertikaler Kraftbeaufschlagung und ist unmittelbar nach einem Abkühlen des Verbundes fertig gestellt.
  • In dieser Ausgestaltung der Erfindung ist es erforderlich, dass die zu belotenden Rahmen aus der Ebene der jeweiligen Bauelemente-Komponente hervorstehen, also erhaben sind, wie auch aus 1 ersichtlich.
  • In einer weiteren Ausgestaltung der Erfindung können die zu belotenden Flächen durch eine Resistmaske definiert werden. In dieser Ausführungsform werden diejenigen Flächen, die nicht mit Lotmaterial versehen werden sollen, in üblicher Weise abgedeckt, beispielsweise mit einer herkömmlichen Lackmaske aus organischem Material. Freibleibende Flächen definieren den späteren Versiegelungsrahmen und gegebenenfalls spätere Getter- und/oder Kontaktflächen. Die derart strukturierte Oberfläche der Bauelement-Komponente wird in das Bad aus Lotmaterial eingetaucht und wieder herausgezogen. Schließlich wird die Resistmaske nach üblichen Verfahren abgeätzt; dabei wird auch möglicherweise an der Maske haftendes Lotmaterial entfernt. Diese Ausführungsform ist im Gegensatz zur oben beschriebenen, einfachen Eintauch-Variante auch für solche Bauelement-Komponenten geeignet, deren Versiegelungsrahmen vor dem Aufbringen des Lotmaterials nicht aus der Fläche des Bauelements herausragt, also nicht erhaben ist. Auch ist diese Variante geeignet, einen Rahmen und eine Getterfläche oder dergleichen gleichzeitig zu beloten, die nicht auf derselben Höhe liegen, beispielsweise im Falle eines Bauelements mit einer Kavität innerhalb des Rahmens, die mit einem Gettermaterial versehen werden soll. In diesem Falle ist allerdings darauf zu achten, dass das Bauelement nicht nur ausreichend tief in das Bad eingetaucht wird, sondern auch darauf, dass keine Gasblasen in der Kavität gefangen werden, die das Benetzen von Lotmaterial verhindern.
  • Der oben beschriebene Lottransfer kann in einer weiteren Variante der Stempeltechnik durch ein Siebgewebe im Bad des geschmolzenen Lot-Materials unterstützt werden. Mit dieser Verfahrensvariante wird nach dem Beloten einer Chip- oder Waferseite ein kontrollierter Lotabriss erzeugt. Hierdurch werden ungewollte Lotnasen vermieden und eine homogenere Lotschicht erzeugt.
  • Der Lottransfer auf Einzelchips, Coupons (Teilbereiche eines großen Substrates) oder auf ein großes Substrat wie einen gesamten Wafer kann in einer Variante des Verfahrens mit Hilfe eines dafür passend hergestellten Stempels durchgeführt werden, der selbst durch Eintauchen in ein Bad mit einer Lotschicht benetzt wird, wobei dieser Stempel anschließend ein Lotdepot auf das eigentliche Substrat transferiert und durch ein mechanisches Aktivieren (Scrubbing, Quetschung, erzwungene Spreitung) überträgt. Der Stempel kann beheizt werden und ist in der Transfergeometrie frei bestimmbar. Der Stempel ist insbesondere dann von Vorteil, wenn Einzelchips belotet werden sollen und/oder die zu belotende Wandfläche nicht aus der Substrat- bzw. Kappenfläche herausragt, da in diesem Fall ein aktives Eintauchen des Substrats bzw. der Kappe in den Lotfilm nur für solche Ausführungsformen geeignet ist, in denen auch dem Wandbereich benachbarte Flächen zum Zweck der Erzeugung eines Getters belotet werden dürfen bzw. sollen. Vorzugsweise ist die Transferfläche des Stempels flach. Es ist aber auch möglich, dreidimensionale Oberflächentopographien zu realisieren. Dies kann beispielsweise dann günstig sein, wenn die Seitenwand des Substrats bzw. der Kappe gegenüber der Innenseite erhaben ist und zusätzlich zur Belotung der Oberfläche der Seitenwand Oberflächen im späteren Innenraum strukturiert mit Lot versehen werden sollen, beispielsweise, um elektrische Kontaktpunkte zu schaffen.
  • Der Lottransfer auf Coupons funktioniert völlig analog wie beim Einzelchip; gegebenenfalls kann die voranstehend beschriebene Stempeltechnik auch für ganze Wafer genutzt werden.
  • Die Verwendung eines Stempels kann gegebenenfalls auch mit der Verwendung einer Resistmaske kombiniert werden, beispielsweise dann, wenn eine erste Belotung gemäß der Erfindung mit einer zweiten Belotung kombiniert werden soll, wobei die für die zweite Belotung vorgesehene Fläche größer ist als die für die erste Belotung. So kann beispielsweise nur der Rahmen mit Hilfe eines Stempels mit der ersten Belotung versehen werden, obwohl die Resistmaske weiterhin eine Fläche für das spätere Getter oder eine spätere elektrische Kontaktstruktur freilässt. In einem zweiten Belotungsvorgang durch Eintauchen in das Bad aus flüssigem Lotmaterial wird dann der Rahmen mit einer zweiten Lotschicht versehen, wobei die als Getter vorgesehene Fläche ausschließlich mit dieser Lotschicht bedeckt wird.
  • Mehrere Lotschichten übereinander können aus verschiedenen Gründen günstig sein:
    Entweder kann auf diese Weise eine dickere Lotschicht aufgebracht werden, und/oder es können verschiedene Lotmaterialien miteinander kombiniert werden, die chemisch und damit meist auch physikalisch unterschiedliche Eigenschaften besitzen, beispielsweise ein erstes Lotmaterial, das bei einer niedrigeren Temperatur schmilzt, und ein zweites Lotmaterial mit einer höheren Schmelztemperatur. Auch ist es möglich, dass ein Lot sehr gut bestimmte Materialien, z.B. Glas oder Keramik, benetzt und damit als Grundmetallisierung für ein zweites Lot fungieren kann.
  • Ein wiederum etwas anderes Lottransferverfahren basiert auf einem Stempelroboter (nicht in den Figuren gezeigt), der einen Lottransferstempel mit einem Lotfilm benetzt, welcher dann auf eine vorgegebene Stelle des Substrates aufdrückt, um dort eine Lotbenetzung zu erzeugen und ein definiertes Lotvolumen abzugeben. Das Substrat kann dabei gegebenenfalls wiederum in mehreren Schritten mit den (identischen oder unterschiedlichen) jeweils gewünschten Lotdepots ausgestattet werden, um die erforderliche Dicke der Lotschicht herzustellen bzw. um chemisch und/oder physikalisch unterschiedliche Lotmaterialien übereinander aufzubringen. Dieses Verfahren setzt keine strukturierten Substratoberflächen voraus wie z.B. erhabene Rahmen oder dergleichen.
  • Der Lottransfer auf komplette Substrate oder Kappen (Kappenwafer aus Silizium oder Glas, Devicewafer, Leiterplatten etc.) mit einer Matrixanordnung von Einzelbauelementen oder Kavitäten erfolgt in einer weiteren Ausführungsform der Erfindung vorzugsweise durch ein Flüssiglot-Rollenbeschichtungsgerät, siehe 2. In dieser Ausführungsform wird das Lot nur auf erhabene Stellen des Substrats aufgetragen. Das Rollenbeschichtungsgerät besteht aus einem Lotreservoir (einem z.B. geheizten Lottank) 9 und mindestens einer Transferwalze 10 und einem Abstreifmesser 11. Eine Mehrfachanordnung von Walzen 10, 10' kann die Homogenität der Belotung verbessern. Eine erste Walze kann mittels Ultraschallmodul zur Lotaktivierung genutzt werden, eine zweite Walze kann die eigentlich gewünschte Lotschichtdicke auftragen und optional kann eine nicht-geheizte Plättwalze 12 mit nicht benetzbarer Oberfläche (z.B. mit Kapton beschichtet) das übertragene Lotdepot glätten. Die Walzen sind vorzugsweise mit einer Umlaufgeschwindigkeit angetrieben, die mit der Substratzuführgeschwindigkeit in einem geeigneten Verhältnis steht. Das Substrat bzw. die Kappe wird von einer Bewegungsmimik auf einer Zielhöhe über den Walzen geführt und kann von dieser vorzugsweise auf eine Temperatur knapp unter der Schmelztemperatur des eingesetzten Lotes vorgeheizt werden. Die Höhe liegt bei etwa 0–20 µm über dem Walzenscheitelpunkt. Die Lotbeschichtung wird vorzugsweise in einer Inertgasatmosphäre (Stickstoff, Argon), in einer reduzierenden Atmosphäre (Formiergas, organisches Schutzgas) oder in Vakuum durchgeführt. Jede Beschichtungswalze ist vorzugsweise mit einem Abstreifmesser ausgestattet. Das Abstreifmesser kann auf einen definierten Abstand zu einer Walze eingestellt werden. Vorzugsweise ist dieser Abstand zwischen 0 µm (um die Walze von Lot zu reinigen) und 120 µm einstellbar. Die Abstreifmesser sind vorzugsweise mit einer organischen Schutzbeschichtung (Teflon, Parylene oder dergleichen) gegen eine Lotbenetzung geschützt. Die auf das Substrat transferierte Lotschichtdicke liegt vorzugsweise in einem Bereich zwischen 10 µm und 30 µm. Die erhabenen Stellen des Substrats, auf die bei diesem Verfahren Lotmaterial transferiert wird, sind vorzugsweise mindestens dreimal höher als die eingestellte Lotschichtdicke auf den Transferwalzen.
  • Eine Lotauftragung des flüssigen Lotes kann auch mit einem Tropfenschussdispenser erfolgen. Es gibt verschiedene Tropfenschussdispenser, die für das Aufbringen flüssiger und damit erwärmter Lottröpfchen geeignet sind, beispielsweise solche mit einem Piezotreiber. Doch ist dieses Verfahren deutlich langsamer und insgesamt deutlich weniger produktiv, so dass es weniger bevorzugt ist.
  • In jedem Fall kann die Lotauftragung auf das Substrat oder die Kappe der geometrischen Natur der Rahmen folgend, lokale Punkte erzeugend und/oder für Rahmen, Fügeflächen, Durchführungen und Punktkontakte in einem Prozessschritt durchgeführt werden.
  • Nach dem oben beschriebenen Lotauftrag können die Lotoberflächen gegebenenfalls gereinigt werden. Eine solche Reinigung bzw. chemische Aktivierung der Oberflächen vor der hermetisch dichten Fügung kann beispielsweise durch Fluorwasserstoff, und zwar entweder in Form von wässrigen Lösungen oder in Form von HF Dampf, durch Plasmareinigung oder Anätzen der Lotoberflächen in Trockenätzprozessen oder Ionmilling und nicht zuletzt durch eine mechanischen Glättung bzw. Reinigung der Lotoberflächen durch Präzsionsfräsen (Fly-Cutter), vorzugsweise unter einer inerten oder reduzierenden Atmosphäre, bewirkt werden. Diese Reinigung entfernt die dicke Primäroxidhaut des Lotes, für deren Aufbrechen beim eigentlichen Lötvorgang ansonsten relativ viel mechanische Aktivierungsenergie aufgewendet werden müsste; es bildet sich eine dünnere native Oxidhaut, die dann beim Löten mit deutlich weniger Aktivierungsenergie aufgebrochen werden kann.
  • Während des Lötvorgangs kann in vorteilhafter Weise Ultra- oder Megaschall in das Bauelement eingekoppelt werden. Dies unterstützt das erwähnte, wünschenswerte Aufbrechen der Oxidhaut auf der Lotoberfläche, was nicht nur für eine starke Lotverbindung, sondern auch für die Getterkapazität von optional im Innenraum des Bauelements eingeschlossenem Lotmaterial günstig ist.
  • Eine weitere Maßnahme zur Vergrößerung der Getterwirkung der Lote ist der gezielte Aufbau einer Temperaturdifferenz zwischen den beiden Fügepartnern während des Fügevorgangs, wodurch starke Konvektionsströme in dem flüssigen Metall induziert werden können. Eine Alternative hierzu ist die Exposition der beiden Fügpartner in einem veränderlichen Magnetfeld, wodurch ebenfalls Bewegungen innerhalb des schmelzflüssigen Lotes induziert werden können. Das bewegte Lot hat eine größere Gasaufnahme-Kapazität, weil gesättigte oberflächliche Bereiche "verrührt" und frisches aktives Lot in diese Bereiche gelangen kann.
  • In spezifischen Ausgestaltungen der Erfindung ist es besonders günstig, die Temperatur des bereits durch Löten des Fügerahmens verschlossenen Bauelements möglichst lange so hoch zu halten, dass Aktivlot, das sich nicht im Fügespalt befindet, flüssig bleibt. Im Inneren solcher Bauelemente befindliches, noch flüssiges Aktivlot besitzt eine hohe Getterwirkung und kann wesentliche Bestandteile aus der beim Fügen verwendeten Atmosphäre binden, so dass das verbleibende Gasgemisch in der Kavität einerseits auf einen niedrigeren Druck abgesenkt wird und andererseits weniger reaktive Anteile besitzt. Eine solche Veränderung der Innenatmosphäre ist vor allem für Sensor-Bauelemente mit elektromechanischen, z.B. Beschleunigung und Drehrate messenden Sensoren günstig, während das Vorhandensein von Aktivlotmaterial im Innenraum von optischen Elementen vorzugsweise vermieden werden sollte. Der Zeitrahmen für diese Maßnahme hängt stark von den Umständen (Druck, Art des eingeschlossenen Gasgemischs, Temperaturstabilität der Komponenten) ab und kann z.B. mehrere Minuten umfassen.
  • Die so mit Aktivlot ausgestatteten Bauelement-Komponenten können gelagert oder mit einem Substrat oder einer Kappe (bezeichnet als Gegen-Komponente) justiert und durch einen geeigneten Fügeprozess, bei dem das Aktivlot insbesondere durch Erwärmen in die flüssige oder in eine pastöse Form überführt wird, miteinander verbunden werden. Ein solcher Verbindungprozess ist in 4 dargestellt. Ein (Kappen-)Wafer 4, dessen Rahmenoberflächen 5 mit Aktivlot versehen sind, wird mit einem Substratwafer 13 justiert, der in seinen von (in 4 nicht als erhaben dargestellten) Rahmen 13" umgebenen Bereichen 14 aktive Strukturen 15 trägt, die über Durchführungen 16 mit äußeren Kontaktpunkten 17 versehen sind, siehe 4a und mit diesem verbunden, siehe 4b. Selbstverständlich kann alternativ auch der Substratwafer 13 erhabene Rahmen aufweisen, die mit denen des (Kappen-)Wafers gefügt werden. Hierbei kann die Lotaktivierung gegebenenfalls durch Pressung oder durch eine minimale laterale Wischbewegung erzeugt werden. Die gefügten Substrate werden vorzugsweise unter Kraftbeaufschlagung abgekühlt. In 4c ist die Vereinzelung der Kappen durch Wafersägen dargestellt. 5a zeigt eine alternative, spezielle Art der Kappenvereinzelung durch Waferdünnschleifen (Grinding) entlang der Ebenen 22, 22'. Zu bemerken ist hier die notwendigerweise erforderliche, unterschiedliche Tiefenätzung der Sägestraßenbereiche und der Bauteilkavitäten. Das anschließende Kontursägen der Kappenüberhänge (5b) ist eine Option, die zu erweiterten Freistellungen der Drahtbondkontakte genutzt werden kann. Ein finaler Sägeschnitt teilt den Wafer in allen Fällen in Einzelbauelemente auf.
  • Das erfindungsgemäße Verfahren eignet sich insbesondere auch für die Belotung von Kappen- und Distanzrahmenwafern unabhängig davon, mit welchem Strukturierungsverfahren (z.B. mit KOH/TMAH-Ätzung oder statt dessen durch reaktives Ionenätzen wie DRIE) die Bauteilkavitäten und Sägestraßen-Freistellungen erzeugt wurden. 6a ist ein Beispiel für ein Bauelement, bei dem die Strukturierung mit KOH/TMAH-Ätzung erfolgte. In den 6b und 6c sind Bauelemente gezeigt, die mit Hilfe von reaktivem Ionenätzen (DRIE) strukturiert werden können. Mit aktiv gelöteten Bondrahmen versehene Vorrichtungen (Bauelemente) sind im Rahmen der Erfindung sowohl mit vakuumdichten lateralen Durchführungen (6a, 6b) als auch mit vertikalen Silizium-Durchführungen (6c) herstellbar. Das hermetische Fügen mittels Aktivlot ist zudem kompatibel mit Lötungen unter Verwendung von eutektischen AuSn-, AuSn- oder CuSn-Legierungen sowie dem sog. "Transient Liquid Phase Bonding", bei dem sich eine flüssige Schicht als Zwischenschicht ausbildet, die mit Fügepartnermetallisierungen zu intermetallischen Phasen durchreagiert und dabei verfestigt wird, und Glasfrit Bonden. Sofern mehrere Wafer mit einer strengen Temperaturhierarchie miteinander gefügt werden müssen, kann eine Aktivlötung z.B. für den abschließenden Waferbondprozess bei der niedrigsten Temperatur der Fügeprozesskette eingesetzt werden.
  • 7 zeigt verschiedene weitere Ausgestaltungen der erfindungsgemäß erhältlichen Bauteile, die unterschiedliche Funktionalitäten aufweisen:
    7a zeigt ein Sensor-Bauelement mit einer aktiv gelöteten Kappe 4', die z.B. aus Si, Ge oder Glas bestehen kann und auf beiden Seiten der Kappe eine konform abgeschiedene Antireflex-Beschichtung (ARC) 18 aufweist. Das Aktivlot 7 benetzt die ARC auf der Rahmenoberfläche 5 direkt, sofern Oxide, Selenide oder Sulfide den Abschluss der ARC bilden. Die Kappe ist auf ein Substrat 13' mit einem im der Kavität 14 befindlichen Sensor 15 aufgelötet, der über eine laterale Durchführung 16 elektrisch mit einem äußeren Kontaktpunkt 17 verbunden ist. Substratseitig besitzt das Sensorelement einen benetzbaren Metallrahmen 19, der sich etwas in die Kavität 14 erstreckt. Nach der Herstellung der Fügeverbindung wirkt die benetzbare Rahmenoberfläche als Pufferfläche, die das aus dem Fügespalt herausgedrückte Lot aufnimmt. Durch das Spreiten des Lotes auf dieser Metallisierung entsteht neben dem Fügerahmen eine mit frisch exponiertem Aktivlot bedeckte Fläche 20, die in der Lage ist, aktive Luftgase in der Kavität zu binden. Diese Getterfunktion hat zur Folge, dass die in der Kavität herrschende Atmosphäre schon während der Herstellung der hermetischen Fügeverbindung einen deutlich geringeren Druck erhält als die Atmosphäre, unter der das Fügen durchgeführt wird.
  • Das Bauelement der 7b ähnelt demjenigen der 7a, es besitzt jedoch eine zusätzlich aufgebrachte strukturierte Metallschicht 21, z.B. aus Ti oder Al oder auch einem anderen Metall, oder ein derartiges Metallschichtsystem, mit einer Aperturöffnung 22 zum Durchlass von Strahlung mit einem definierten Blickbereich (Field of view). Austretendes Lot benetzt in diesem Fall nicht die ARC, sondern die Aperturbeschichtung. Diese Lotoberfläche wirkt als aktives Gettermaterial.
  • Auch das Bauelement der 7c ähnelt demjenigen der 7a; hier ist der substratseitige Rahmenteil 19' jedoch integraler (und nicht erhabener) Bestandteil des Substrats, dessen Oberfläche z.B. aus einer Passivierungsschicht oder aus Polysilizium besteht, wobei das Aktivlot direkt diese Oberfläche benetzt.
  • 7d zeigt eine Vorrichtung mit einer hermetischen Kappe mit vertikalen Durchführungen durch das Substrat, hier mit einer optional mit ARC beschichteten Glaskappe zur Gehäusung von Laserdioden, optional auf einen Submount gelötet, um die Aufweitung des Strahlengangs zu kompensieren.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 6047876 [0002]
    • WO 2005/122252 A1 [0002, 0003]
    • US 6231693 [0002]

Claims (25)

  1. Bauelement-Komponente in Form eine Substrats (13; 13') oder einer Kappe (4; 4') für ein Einzelbauelement oder für eine Gruppe von verbundenen, zur späteren Vereinzelung vorgesehenen Bauelementen, umfassend mindestens einen für eine spätere Versiegelung vorgesehenen, vollständig umlaufenden Rahmen, der zumindest in seinem oberflächlichen Bereich (5) aus einem Material besteht, das ausgewählt ist unter Metallen, Metalllegierungen, Metall- und Halbmetallverbindungen, die Sauerstoff, Stickstoff und/oder Kohlenstoff enthalten, und Halbleitern, und dessen Breite von der Innen- bis zur Außenseite des Rahmens gemessen im Bereich von 80 µm bis 500 µm liegt, dadurch gekennzeichnet, dass der Rahmen vollständig mit einem Aktivlot-Material (7) mit einem Schmelzpunkt von < 450°C bedeckt ist, wobei das Aktivlot ein Lotmetall oder eine Lotlegierung ist, dem/der mindestens ein Metall, ausgewählt unter den Metallen der IV. und V. Nebengruppe und mindestens ein Metall, ausgewählt unter Lanthan und den Lanthaniden, beigemischt ist.
  2. Bauelement-Komponente nach Anspruch 1, worin der Durchmesser des Rahmens 250 µm, vorzugsweise 150 µm und besonders bevorzugt 100 µm nicht übersteigt.
  3. Bauelement-Komponente in Form eines Substrats (13; 13') oder einer Kappe (4; 4') für ein Einzelbauelement oder für eine Gruppe von verbundenen, zur späteren Vereinzelung vorgesehenen Bauelementen, vorzugsweise nach Anspruch 1 oder 2, umfassend mindestens einen für eine spätere Versiegelung vorgesehenen, vollständig umlaufenden Rahmen, der zumindest in seinem oberflächlichen Bereich (5) aus einem Material besteht, das ausgewählt ist unter Metallen, Metalllegierungen, Metall- und Halbmetallverbindungen, die Sauerstoff, Stickstoff und/oder Kohlenstoff enthalten, und Halbleitern, dadurch gekennzeichnet, dass der gesamte Rahmen sowie zumindest eine Teilfläche (20) der Innenseite des Substrats oder der Kappe mit einem Aktivlot-Material (7) mit einem Schmelzpunkt von < 450°C bedeckt ist, wobei das Aktivlot ein Lotmetall oder eine Lotlegierung ist, dem/der mindestens ein Metall, ausgewählt unter den Metallen der IV. und V. Nebengruppe und mindestens ein Metall, ausgewählt unter Lanthan und den Lanthaniden, beigemischt ist.
  4. Bauelement in Form eines Einzelbauelements oder in Form einer Gruppe von verbundenen, zur späteren Vereinzelung vorgesehenen Bauelementen, das eine oder mehrere Kavitäten aufweist, die jeweils von einem Substratbereich (13'), einem Kappenbereich (4') und einem umlaufenden Versiegelungsrahmen begrenzt und durch diese Bestandteile von der äußeren Atmosphäre abgeschlossen ist/sind, wobei der Rahmen mindestens aus einem mit dem Substrat verbundenen oder von diesem gebildeten Teil, einem mit der Kappe verbundenen oder von diesem gebildeten Teil sowie einem dazwischen angeordneten Lötbereich (7) besteht, wobei jeder der beidseitigen, genannten Teile des Rahmens unabhängig vom jeweils anderen Teil zumindest in seinem dem Lötbereich zugewandten Oberflächenbereich aus einem Material besteht, das ausgewählt ist unter Metallen, Metalllegierungen, Metall- und Halbmetallverbindungen, die Sauerstoff, Stickstoff und/oder Kohlenstoff enthalten, und Halbleitern, wobei die Breite des Rahmens von der Innen- bis zur Außenseite gemessen im Bereich von 80 bis 500 µm liegt, und wobei der Lötbereich aus dem Produkt einer Verlötung mit einem Lotmetall oder einer Lotlegierung besteht, das/die einen Schmelzpunkt von <450°C aufweist und dem/der mindestens ein Metall, ausgewählt unter den Metallen der IV. und V. Nebengruppe und mindestens ein Metall, ausgewählt unter Lanthan und den Lanthaniden, beigemischt ist.
  5. Bauelement nach Anspruch 4, worin der Durchmesser des Rahmens 150 µm, vorzugsweise 100 µm nicht übersteigt.
  6. Bauelement in Form eines Einzelbauelements oder in Form einer Gruppe von verbundenen, zur späteren Vereinzelung vorgesehenen Bauelementen, das eine oder mehrere Kavitäten aufweist, die jeweils von einem Substratbereich (13'), einem Kappenbereich (4') und einem umlaufenden Versiegelungsrahmen begrenzt und durch diese Bestandteile von der äußeren Atmosphäre abgeschlossen ist/sind, wobei der Rahmen aus einem mit dem Substrat verbundenen oder von diesem gebildeten Teil, einem mit der Kappe verbundenen oder von diesem gebildeten Teil sowie einem dazwischen angeordneten Lötbereich (7) besteht, wobei jeder der beidseitigen, genannten Anteile des Rahmens unabhängig vom jeweils anderen Teil zumindest in seinem dem Lötbereich zugewandten Bereich aus einem Material besteht, das ausgewählt ist unter Metallen, Metalllegierungen, Metall- und Halbmetallverbindungen, die Sauerstoff, Stickstoff und/oder Kohlenstoff enthalten, und Halbleitern, und wobei der Lötbereich aus dem Produkt einer Verlötung mit einem Lotmetall oder einer Lotlegierung besteht, das/die einen Schmelzpunkt von <450°C aufweist und dem/der mindestens ein Metall, ausgewählt unter den Metallen der IV. und V. Nebengruppe und mindestens ein Metall, ausgewählt unter Lanthan und den Lanthaniden, beigemischt ist, vorzugsweise nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass weiterhin zumindest eine Teilfläche (20) einer Innenseite des Substrats und/oder der Kappe mit einem Aktivlot-Material mit einem Schmelzpunkt von < 450°C bedeckt ist, wobei das Aktivlot ein Lotmetall oder eine Lotlegierung ist, dem/der mindestens ein Metall, ausgewählt unter den Metallen der IV. und V. Nebengruppe und mindestens ein Metall, ausgewählt unter Lanthan und den Lanthaniden, beigemischt ist.
  7. Bauelement nach Anspruch 3 oder 6, worin das Aktivlot-Material, das eine Teilfläche (20) einer Innenseite des Substrats und/oder der Kappe bedeckt, als Gettermaterial vorgesehen ist.
  8. Bauelement nach Anspruch 3 oder 6, worin das Aktivlot-Material punktuell auf einer Teilfläche (20) einer Innenseite des Substrats und/oder der Kappe angeordnet ist, derart, dass über dieses Material ein elektrisch leitender Kontakt mit einem Kontakt auf der gegenüberliegenden Innenseite hergestellt ist, oder dass sich Aktivlot-Material lateral im Inneren der Kappe und/oder des Substrats derart erstreckt, dass es als elektrische Verbindung dienen kann.
  9. Bauelement nach einem der Ansprüche 4 bis 8, enthaltend mindestens eine hermetisch verschlossene Kavität, in der sich ein mikromechanisches Bauteil, vorzugsweise ausgewählt unter MEMS, MOEMS und IR-Strahlern, Spiegeln, Lasern, Laserdioden und Wellenleitern, und/oder ein Sensor, insbesondere ausgewählt unter IR-Sensoren, Beschleunigungs- und Drehratensensoren, befindet.
  10. Verfahren zum Herstellen einer Bauelement-Komponente nach einem der Ansprüche 1 bis 3, umfassend die folgenden Schritte: (a) Bereitstellen eines Reservoirs (9) oder auf einer Unterlage (1) aufgebrachten Films (6) aus verflüssigtem Aktivlot-Material aus einem Metall oder einer Metalllegierung, dem/der mindestens ein Metall, ausgewählt unter den Metallen der IV. und V. Nebengruppe und mindestens ein Metall, ausgewählt unter Lanthan und den Lanthaniden, beigemischt ist, (b) Eintauchen der Oberfläche (5) des vollständig umlaufenden Rahmens der Bauelement-Komponente (4; 4') in das Reservoir oder den Film, so dass die Oberfläche des Rahmens mit Aktivlot-Material bedeckt wird, oder (b') Eintauchen der Oberfläche eines Stempels in das Reservoir (9) derart, dass diese Oberfläche mit Lotmaterial bedeckt wird, und Übertragen des Lotmaterials von der Stempeloberfläche auf die Oberfläche (5; 13") des vollständig umlaufenden Rahmens (4; 4'; 13) der Bauelement-Komponente unter einer Seitwärts- und/oder Quetschdruck-Bewegung, um das Aktivlot-Material auf der Oberfläche des Rahmens zu aktivieren, oder (b") Transferieren des Aktivlot-Materials über mindestens eine in dem Reservoir (9) befindliche Transferwalze (10, 10') auf die Oberfläche (5) des vollständig umlaufenden Rahmens (4, 4') der Bauelement-Komponente (4), die sich aus der Fläche der Komponente (4) erhebt, oder (b'") Versehen der Oberfläche der Bauelement-Komponente mit einer Resistmaske, die zumindest den für die Versiegelung vorgesehenen, umlaufenden Rahmen (4, 4'; 13") freilässt, Eintauchen der Oberfläche (5; 13") des vollständig umlaufenden Rahmens der Bauelement-Komponente in das Reservoir oder den Film, so dass die Oberfläche des Rahmens mit Aktivlot-Material bedeckt wird, und Wegätzen der Resistmaske, oder (b"") Aufbringen von flüssigem Lot auf mindestens den vollständig umlaufenden Rahmen der Bauelement-Komponente (4, 4') mit Hilfe eines Tropfendispensers und (c) Abkühlen des Aktivlot-Materials.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Menge des auf den Rahmen gelangenden Aktivlot-Materials durch ein Siebgewebe begrenzt wird, das sich in der Nähe der Oberfläche des Bades aus verflüssigtem Aktiv-Lotmaterial befindet. Verfahren nach Anspruch 10, worin das Reservoir (9) bzw. die Unterlage (1) des Films (6) beheizt wird.
  12. Verfahren nach Anspruch 10, wobei das Aktivlotmaterial in einer solchen Menge auf die Oberfläche des Rahmens aufgebracht wird, dass beim späteren Verlöten der Bauelement-Komponente mit einer entsprechenden Gegenelement-Komponente Aktivlotmaterial aus dem Fügespalt austritt und sich auf benachbarten innerhalb des Rahmens liegenden Flächen ausbreitet.
  13. Verfahren nach Anspruch 10, Variante (b'), wobei nach Abkühlen des Aktivlot-Materials Schritt (b') wiederholt wird derart, dass eine zweite Schicht Lotmaterial auf den umlaufenden Rahmen gelangt.
  14. Verfahren nach Anspruch 14, wobei sich das Lotmaterial beim Wiederholen des Schritts (b') vom für den ersten Schritt (b') verwendeten Lotmaterial unterscheidet.
  15. Verfahren nach einem Anspruch 10, Variante (b'), worin der Stempel beheizt wird.
  16. Verfahren nach Anspruch 10, Variante (b') oder (b"'), worin neben dem umlaufenden Rahmen (4, 4'; 13") auch die gesamte Fläche oder eine Teilfläche (20) innerhalb des Rahmens mit Aktivlot-Material bedeckt wird.
  17. Verfahren nach Anspruch 10, Variante (b'"), worin die Resistmaske neben dem umlaufenden Rahmen (4, 4'; 13") auch die gesamte Fläche oder eine Teilfläche (20) innerhalb des Rahmens freilässt, wobei nach dem Aufbringen der Resistmaske und vor dem Eintauchen der Oberfläche (5; 13) des Rahmens (4, 4'; 13") die Fläche (20) innerhalb des Rahmens dadurch mit Lotmaterial bedeckt wird, dass die Oberfläche eines Stempels in das Reservoir derart eingetaucht wird, dass diese Oberfläche mit Lotmaterial bedeckt wird, und Übertragen des Lotmaterials von der Stempeloberfläche auf die Fläche innerhalb des Rahmens unter einer Seitwärts- und/oder Quetschdruck-Bewegung, um das Aktivlot-Material auf der Fläche zu aktivieren.
  18. Verfahren nach Anspruch 10, Variante (b"), umfassend eine weitere Walze, die über Ultraschall für eine mechanische Aktivierung des Aktivlot-Materials sorgt.
  19. Verfahren nach Anspruch 10 oder 19, umfassend eine Plättwalze zum Glätten des auf die Oberfläche (5) des Rahmens aufgetragenen Aktivlot-Materials.
  20. Verfahren nach einem der Ansprüche 10, 19 oder 20, worin jede der Walzen ein Abstreifmesser aufweist, das einen Abstand von bis zu 120 µm zur jeweiligen Walze besitzt und mit einer eine Benetzung durch Aktivlot-Material verhindernden Beschichtung versehen ist.
  21. Verfahren nach einem der Ansprüche 10 und 19 bis 20–21, worin die Bauelement-Komponente (4, 4') von einer Bewegungsmimik auf einer Höhe von bis zu etwa 20 µm über dem bzw. den Walzenscheitelpunkten über den Walzen geführt und über diese beheizt wird.
  22. Verfahren nach einem der Ansprüche 10 bis 22, worin das Aktivlot-Material in einer Inertgasatmosphäre, vorzugsweise aus Stickstoff oder Argon, oder in einer reduzierenden Atmosphäre, vorzugsweise aus Formiergas oder organischem Schutzgas, oder unter Vakuum gehalten wird, solange es flüssig ist.
  23. Verfahren nach einem der Ansprüche 10 bis 23, worin die auf die Oberfläche des umlaufenden Rahmens transferierte Aktivlot-Schichtdicke in einem Bereich zwischen 10 µm und 30 µm liegt, wobei die Höhe des vollständig umlaufenden Rahmens vorzugsweise mindestens das Dreifache der Lotschichtdicke beträgt.
  24. Verfahren zum Herstellen eines Bauelements nach einem der Ansprüche 4 bis 9, umfassend (a) Herstellen einer Bauelement-Komponente nach einem der Verfahren der Ansprüche 10 bis 24, (b) optionales Reinigen der Oberfläche des Aktivlot-Materials, und (c) Justieren der Bauelement-Komponente mit einer entsprechenden Gegenelement-Komponente und Verlöten der Komponenten unter Erwärmen des Aktivlot-Materials.
  25. Verfahren nach Anspruch 25, wobei das Verlöten unter Einkopplung von Ultra- oder Megaschall und/oder unter Aufbau einer gezielten Temperaturdifferenz zwischen den Komponenten und vorzugsweise unter Kraftbeaufschlagung erfolgt.
DE102015101878.0A 2015-02-10 2015-02-10 Mit Aktivlot versiegelte Mikrosystemtechnik-Bauelemente, Komponenten hierfür und Lottransferverfahren zu ihrer Herstellung Active DE102015101878B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102015101878.0A DE102015101878B4 (de) 2015-02-10 2015-02-10 Mit Aktivlot versiegelte Mikrosystemtechnik-Bauelemente, Komponenten hierfür und Lottransferverfahren zu ihrer Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015101878.0A DE102015101878B4 (de) 2015-02-10 2015-02-10 Mit Aktivlot versiegelte Mikrosystemtechnik-Bauelemente, Komponenten hierfür und Lottransferverfahren zu ihrer Herstellung

Publications (2)

Publication Number Publication Date
DE102015101878A1 true DE102015101878A1 (de) 2016-08-11
DE102015101878B4 DE102015101878B4 (de) 2021-08-12

Family

ID=56498038

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015101878.0A Active DE102015101878B4 (de) 2015-02-10 2015-02-10 Mit Aktivlot versiegelte Mikrosystemtechnik-Bauelemente, Komponenten hierfür und Lottransferverfahren zu ihrer Herstellung

Country Status (1)

Country Link
DE (1) DE102015101878B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018113498A1 (de) * 2018-06-06 2019-12-12 Tdk Electronics Ag MEMS-Vorrichtung
WO2022223299A1 (de) * 2021-04-20 2022-10-27 Flexim Flexible Industriemesstechnik Gmbh Verfahren und anordnung zur fügung eines piezoelektrischen materials für einen weiten temperaturbereich

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19800574A1 (de) * 1998-01-09 1999-07-15 Bosch Gmbh Robert Mikromechanisches Bauelement
US6047876A (en) 1997-09-12 2000-04-11 Materials Resources International Process of using an active solder alloy
US6231693B1 (en) 1995-07-15 2001-05-15 Materials Resources International Alloy, in particular a solder alloy, for joining workpieces
WO2005122252A1 (en) 2004-05-04 2005-12-22 S-Bond Technologies, Llc Electronic package formed using low-temperature active solder including indium, bismuth, and/or cadmium
US20070036496A1 (en) * 2005-08-15 2007-02-15 Rohm And Haas Electronic Materials Llc Bonding methods and optical assemblies
DE102006016260A1 (de) * 2006-04-06 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikromechanische Gehäusung mit mindestens zwei Kavitäten mit unterschiedlichem Innendruck und/oder unterschiedlicher Gaszusammensetzung sowie Verfahren zu deren Herstellung
DE102007001290A1 (de) * 2007-01-08 2008-07-10 Infineon Technologies Ag Halbleitermodul

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19729545A1 (de) 1997-07-10 1999-01-14 Euromat Gmbh Lotlegierung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6231693B1 (en) 1995-07-15 2001-05-15 Materials Resources International Alloy, in particular a solder alloy, for joining workpieces
US6047876A (en) 1997-09-12 2000-04-11 Materials Resources International Process of using an active solder alloy
DE19800574A1 (de) * 1998-01-09 1999-07-15 Bosch Gmbh Robert Mikromechanisches Bauelement
WO2005122252A1 (en) 2004-05-04 2005-12-22 S-Bond Technologies, Llc Electronic package formed using low-temperature active solder including indium, bismuth, and/or cadmium
US20070036496A1 (en) * 2005-08-15 2007-02-15 Rohm And Haas Electronic Materials Llc Bonding methods and optical assemblies
DE102006016260A1 (de) * 2006-04-06 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikromechanische Gehäusung mit mindestens zwei Kavitäten mit unterschiedlichem Innendruck und/oder unterschiedlicher Gaszusammensetzung sowie Verfahren zu deren Herstellung
DE102007001290A1 (de) * 2007-01-08 2008-07-10 Infineon Technologies Ag Halbleitermodul

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018113498A1 (de) * 2018-06-06 2019-12-12 Tdk Electronics Ag MEMS-Vorrichtung
US11142453B2 (en) 2018-06-06 2021-10-12 Tdk Corporation MEMS device stress-reducing structure
DE102018113498B4 (de) 2018-06-06 2024-02-22 Tdk Corporation MEMS-Vorrichtung
WO2022223299A1 (de) * 2021-04-20 2022-10-27 Flexim Flexible Industriemesstechnik Gmbh Verfahren und anordnung zur fügung eines piezoelektrischen materials für einen weiten temperaturbereich

Also Published As

Publication number Publication date
DE102015101878B4 (de) 2021-08-12

Similar Documents

Publication Publication Date Title
DE102011016554B4 (de) Waferlevel-Package und Verfahren zur Herstellung
EP1535315B1 (de) Glasartiges flächensubstrat, seine verwendung und verfahren zu seiner herstellung
DE102009006822B4 (de) Mikrostruktur, Verfahren zu deren Herstellung, Vorrichtung zum Bonden einer Mikrostruktur und Mikrosystem
EP1989741B1 (de) Verfahren zum herstellen von peltier-modulen
DE10164494A1 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE102007010242A1 (de) Verfahren zum Diffusionslöten
WO2007121992A1 (de) Gehäuse mit einer elektrischen schaltung
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE102007038169A1 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit geringem Aspektverhältnis
DE102013216633A1 (de) Vorgesinterte Halbleiterchip-Struktur
DE102006009159A1 (de) Verfahren zum Herstellen eines Verbundsubstrates sowie Verbundsubstrat
DE102005042554A1 (de) Metall-Keramik-Substrat
WO2013034394A1 (de) Bauelement und verfahren zum herstellen eines bauelements
DE102014202808A1 (de) Verfahren zum eutektischen Bonden zweier Trägereinrichtungen
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
WO1996008337A1 (de) Verfahren zur belotung von anschlussflächen, sowie verfahren zur herstellung einer lotlegierung
DE102012110542B4 (de) Selbstaktivierender Dünnschichtgetter in reaktiven Mehrschichtsystemen
DE102015101878B4 (de) Mit Aktivlot versiegelte Mikrosystemtechnik-Bauelemente, Komponenten hierfür und Lottransferverfahren zu ihrer Herstellung
DE102006011743A1 (de) Verfahren zum Herstellen von Peltier-Modulen sowie Peltier-Modul
WO2015036908A2 (de) Fügeverfahren, gefüge- und/oder materialzusammensetzungsänderungs-verfahren, sicherungsverfahren, fügemittel und sicherheitssystem unter verwendung reaktiver materialsysteme
DE10309677B4 (de) Mikroelektromechanisches Bauteil und Verfahren zur Herstellung eines mikroelektromechanischen Bauteils
DE102013224623B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
EP3284555A1 (de) Verfahren zur herstellung eines nicht gewölbten lotdepots geringer rauigkeit auf einer metalloberfläche
EP2198454A1 (de) Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren
DE102023207522B3 (de) Verfahren zum Herstellen einer elektrisch leitfähigen Kanalstruktur in einem Substrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: B23K0035240000

Ipc: H01L0023100000

R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: STREHL SCHUEBEL-HOPF & PARTNER MBB PATENTANWAE, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final