DE102014221142A1 - Modul mit Sinteranbindung - Google Patents

Modul mit Sinteranbindung Download PDF

Info

Publication number
DE102014221142A1
DE102014221142A1 DE102014221142.5A DE102014221142A DE102014221142A1 DE 102014221142 A1 DE102014221142 A1 DE 102014221142A1 DE 102014221142 A DE102014221142 A DE 102014221142A DE 102014221142 A1 DE102014221142 A1 DE 102014221142A1
Authority
DE
Germany
Prior art keywords
layer
power semiconductor
module
supply line
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014221142.5A
Other languages
English (en)
Inventor
Daniel Wolde-Giorgis
Erik Sueske
Steffen ORSO
Tatiana Barsukova
Siegmar Schoser
Eckart Geinitz
Michael Guenther
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102014221142.5A priority Critical patent/DE102014221142A1/de
Publication of DE102014221142A1 publication Critical patent/DE102014221142A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Modul (1) mit mindestens einem Leistungshalbleiter (10) und einem Gehäuse (14), wobei der mindestens eine Leistungshalbleiter (10) innerhalb des Gehäuses (14) angeordnet ist, wobei an einer ersten Oberfläche einer ersten Seite des mindestens einen Leistungshalbleiters (10) ein erster Kontakt (11) angeordnet ist, wobei der erste Kontakt (11) des mindestens einen Leistungshalbleiters (10) mit einer ersten Zuleitung (21) elektrisch verbunden ist, wobei die erste Zuleitung (21) bereichsweise außerhalb des Gehäuses (14) angeordnet ist, wobei die erste Oberfläche der ersten Seite des mindestens einen Leistungshalbleiters (10) mittels einer Bondverbindung mit einer zweiten Zuleitung (23) elektrisch verbunden ist, wobei die zweite Zuleitung (23) bereichsweise außerhalb des Gehäuses (14) angeordnet ist, wobei ein Bereich der ersten Zuleitung (21), der außerhalb des Gehäuses (14) angeordnet ist abschnittsweise mittels einer Sinterverbindung (19) mit einem ersten Außenkontakt (22) verbunden ist und ein Bereich der zweiten Zuleitung (23), der außerhalb des Gehäuses (14) angeordnet ist abschnittsweise mit einem zweiten Außenkontakt (24) verbunden ist, insbesondere mittels einer Lötverbindung oder einer Schweißverbindung oder einer Sinterverbindung (20).

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Modul mit mindestens einem Leistungshalbleiter und einem Gehäuse.
  • Die elektrische Kontaktierung von Leistungsmodulen erfolgt im Stand der Technik mit Hilfe von Schraubverbindungen, Schweißverbindungen, Ultraschallschweißverbindungen, Lötverbindungen oder Schneid-Klemm-Verbindungen und Einpresskontakten. Hierbei werden am Leistungsmodul angebrachte Leiter, in der Regel aus Kupfer, mit einer anderen Leiterverbindung des aufnehmenden Gerätes, z.B. eines Steuergerätes, elektrisch widerstandsarm verbunden. Insbesondere für Hochstromkontakte ist die elektrisch widerstandsarme Verbindung sehr bedeutsam für die Funktion im Gesamtgerät.
  • Nach der Fertigstellung des Leistungsmoduls kommen zur elektrischen Kontaktierung des Leistungsmoduls zusätzliche Verfahren und Maschinen zum Einsatz, die während der Herstellung des Leistungsmoduls keine Anwendung finden.
  • Die Aufgabe der Erfindung ist es daher die elektrische Kontaktierung des Leistungsmoduls zu vereinfachen.
  • Offenbarung der Erfindung
  • Das erfindungsgemäße Modul weist mindestens einen Leistungshalbleiter und ein Gehäuse auf, wobei der mindestens eine Leistungshalbleiter innerhalb des Gehäuses angeordnet ist. An einer ersten Oberfläche einer ersten Seite des mindestens einen Leistungshalbleiters ist ein erster Kontakt angeordnet. Der erste Kontakt des mindestens einen Leistungshalbleiters ist mit einer ersten Zuleitung elektrisch verbunden. Die erste Zuleitung ist dabei bereichsweise außerhalb des Gehäuses angeordnet. Die erste Oberfläche der ersten Seite des mindestens einen Leistungshalbleiters ist mittels einer Bondverbindung mit einer zweiten Zuleitung elektrisch verbunden. Die zweite Zuleitung ist dabei bereichsweise außerhalb des Gehäuses angeordnet. Ein Bereich der ersten Zuleitung, der außerhalb des Gehäuses angeordnet ist, ist abschnittsweise mittels einer Sinterverbindung mit einem ersten Außenkontakt verbunden. Ein Bereich der zweiten Zuleitung, der außerhalb des Gehäuses angeordnet ist, ist abschnittsweise mit einem zweiten Außenkontakt verbunden, insbesondere mittels einer Lötverbindung oder einer Schweißverbindung oder einer Sinterverbindung. Der Vorteil ist hierbei, dass eine stoffschlüssige Verbindung kostengünstig hergestellt werden kann, da keine zusätzlichen Herstellungsressourcen nötig sind. Außerdem erhöht eine solche stoffschlüssige Verbindung die Lebensdauer des Leistungsmoduls.
  • In einer vorteilhaften Weiterbildung ist der mindestens eine Leistungshalbleiter ein Insulated-Gate-Bipolartransistor (IGBT). Vorteilhaft ist hierbei, dass das Modul verlustarm ist.
  • In einer weiteren vorteilhaften Ausgestaltung ist ein dreischichtiges Trägersubstrat vorgesehen. Das dreischichtige Trägersubstrat weist eine erste Schicht auf, die über einer zweiten Schicht angeordnet ist. Die zweite Schicht ist über einer dritten Schicht angeordnet. Die zweite Schicht, die somit die mittlere Schicht bildet, ist elektrisch isolierend. An einer zweiten Oberfläche einer zweiten Seite des mindestens einen Leistungshalbleiters ist ein zweiter Kontakt angeordnet. Die zweite Seite des mindestens einen Leistungshalbleiters liegt dabei der ersten Seite des mindestens einen Leistungshalbleiters gegenüber. Der zweite Kontakt ist mittels einer Sinterverbindung mit der ersten Schicht des Trägersubstrats verbunden und das Trägersubstrat ist mindestens bereichsweise innerhalb des Gehäuses angeordnet.
  • In einer vorteilhaften Weiterbildung ist das Trägersubstrat ein unsymmetrisches Insulated-Metal-Substrat, wobei die Schicht mit der größeren Schichtdicke die erste Schicht des Trägersubstrats bildet. Somit ist der zweite Kontakt mit der größeren Metallschicht des Trägersubstrats verbunden. Vorteilhaft ist hierbei, dass die Wärmespreizung des Leistungshalbleiters verbessert wird, da der Abstand zur Isolationsschicht des Trägersubstrats erhöht ist und sich somit die Wärme unterhalb des Leistungshalbleiters gleichförmiger verteilt und nicht staut.
  • In einer weiteren vorteilhaften Ausgestaltung ist ein Kühlkörper vorgesehen. Der Kühlkörper ist dabei wärmeleitend mit der dritten Schicht des Trägersubstrats mittels einer Sintererbindung verbunden, wobei die dritte Schicht des Trägersubstrats eine geringere Schichtdicke aufweist als die erste Schicht des Trägersubstrats. Der Vorteil der Sinterverbindung ist hierbei, dass keine Anpressvorrichtung zur Entwärmung des Moduls notwendig ist und eine stoffschlüssige Verbindung zwischen dem Trägersubstrat und dem Kühlkörper besteht, wodurch der thermische Übergang gegenüber anderen Techniken verbessert wird.
  • In einer vorteilhaften Weiterbildung ist die dritte Schicht des Trägersubstrat konvex ausgestaltet. Vorteilhaft ist hierbei, dass das Modul flexibel an den Einbauort des Moduls anpassbar ist.
  • In einer weiteren vorteilhaften Ausgestaltung ist der Kühlkörper konvex ausgestaltet. Der Vorteil ist hierbei, dass der Kühler variabel an die Geometrie des Einbauort anpassbar ist. Dadurch ist es möglich Motorintegrationslösungen von Leistungsmodulen bereitzustellen.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnung erläutert. Es zeigen:
  • 1 ein erfindungsgemäßes Modul mit einem Leistungshalbleiter und einem Gehäuse, wobei die elektrische Verbindung des Moduls mit Hilfe einer Sinterverbindung realisiert ist und
  • 2 ein Modul mit Anschlüssen.
  • 1 zeigt ein Modul 1 mit einem Leistungshalbleiter 10, einem Trägersubstrat 13, einer ersten elektrischen Zuleitung 21, einer zweiten elektrischen Zuleitung 23 und einem Gehäuse 14. An einer ersten Oberfläche einer ersten Seite des Leistungshalbleiters 10 ist ein erster Kontakt 11 angeordnet. Dieser erste Kontakt 11 ist mit Hilfe einer Lötverbindung 18 mit der ersten Zuleitung 21 elektrisch verbunden. Die erste Zuleitung 21 weist Bereiche auf, die außerhalb des Gehäuses 14 angeordnet sind. Des Weiteren ist die erste Oberfläche des Leistungshalbleiters 10 mittels einer Bondverbindung mit der zweiten elektrischen Zuleitung 23 verbunden. Auch die zweite Zuleitung 23 weist Bereiche auf, die außerhalb des Gehäuses 14 angeordnet sind. An einer zweiten Oberfläche einer zweiten Seite des Leistungshalbleiters 10 ist ein zweiter Kontakt 12 angeordnet. Dieser zweite Kontakt 12 ist mit Hilfe einer Lötverbindung 17 mit dem Trägersubstrat 13 sowohl thermisch als auch elektrisch leitend verbunden. Bei dem Trägersubstrat 13 handelt es sich um ein dreischichtiges Substrat. Es besteht aus einer ersten Schicht, die metallisch ist. Die erste Schicht ist geometrisch über einer zweiten Schicht angeordnet. Die zweite Schicht ist elektrisch isolierend. Die zweite Schicht ist geometrisch über einer dritten Schicht angeordnet, die metallisch ist. Die erste Schicht und die dritte Schicht des Trägersubstrats können unterschiedliche Schichtdicken aufweisen. Sind die Schichtdicken der ersten Schicht und der dritten Schicht des Trägersubstrats 13 unterschiedlich, so ist der zweite Kontakt 12 mit der Schicht des Trägersubstrats 13 verbunden, die die größere Schichtdicke aufweist. Die erste Zuleitung 21 ist abschnittsweise mittels einer Sinterverbindung 19 mit einem ersten Außenkontakt 22 elektrisch leitend verbunden. Es handelt sich hierbei um einen Abschnitt der ersten Zuleitung 21, der sich außerhalb des Gehäuses 14 befindet. Der erste Außenkontakt 22 weist im Betrieb des Moduls 1 ein erstes Spannungspotential auf. Die zweite Zuleitung 23 ist abschnittsweise mittels einer Sinterverbindung 20 oder einer Lötverbindung oder einer Schweißverbindung mit einem zweiten Außenkontakt 24 elektrisch leitend verbunden. Es handelt sich hierbei um einen Abschnitt der zweiten Zuleitung 23, der sich außerhalb des Gehäuses 14 befindet. Der zweite Außenkontakt 24 weist im Betrieb des Moduls 1 ein zweites Spannungspotential auf. Für den Betrieb des Moduls 1 ist es notwendig, dass das erste Spannungspotential und das zweite Spannungspotential unterschiedlich sind.
  • Optional ist das Trägersubstrat 13 mittels einer Sinterverbindung 16 mit einem Kühlkörper 15 wärmeleitend verbunden. Der Kühlkörper 15 besteht beispielsweise aus Keramik, Kupfer, Aluminium oder einer Aluminiumlegierung. Der Kühlkörper 15 kann eine Oberflächenbeschichtung aufweisen. Der Kühlkörper kann als einfache Metallplatte, als Lamellen- oder Pin-Fin-Struktur oder als geschlossener Kühlkörper ausgestaltet sein. Die Sinterverbindungen 16, 19 und 20 können dabei in einem Prozessschritt hergestellt werden. Somit erhält das Modul gleichzeitig eine elektrisch leitende Verbindung mit dem ersten Außenkontakt 22 und dem zweiten Außenkontakt 24, sowie eine thermisch leitende Verbindung mit dem Kühlkörper 15.
  • Optional umfasst das Modul zusätzlich zu dem mindestens einen Leistungshalbleiter weitere Bauelemente, wie Widerstände, Temperatursensoren, Kondensatoren und/oder Dioden und eine Verpackungseinheit mit elektrischer Außenkontaktierung. Die Anordnung der weiteren Bauelemente ist hierbei auf dem Trägersubstrat 13 oder einem separaten Trägersubstrat aufgebracht. Als separate Trägersubstrate werden Keramiken oder Kunststoffe mit metallischen Strukturen oder Metalle wie Kupfer und Aluminium verwendet. Die Verpackungseinheit dient dem Schutz der elektrischen Bauelemente gegen externe Einflüsse wie beispielsweise Verschmutzung, Feuchtigkeit, thermische und mechanische Belastungen und kann auch der elektrischen Isolation dienen.
  • Die Sinterverbindungen werden beispielsweise aus Silber oder einer Ag/Cu-Legierung bei Temperaturen von ungefähr 160°C hergestellt. Aufgrund der niedrigen Temperatur wird verhindert, dass modulinterne Lotverbindungen aufschmelzen.
  • In einem weiteren Ausführungsbeispiel ist das Trägersubstrat 13 konkav, konvex oder wellig ausgestaltet. Dadurch kann das Modul 1 auch an Kühlflächen angebunden werden, die unkonventionell sind, d. h. nicht flach ausgestaltet sind.
  • In einem weiteren Ausführungsbeispiel ist die metallische Schicht des Trägersubstrats 13, die mit dem Kühlkörper 15 verbunden ist, konvex oder wellig ausgestaltet. Die andere metallische Schicht und die Isolationsschicht des Trägersubstrats 13 sind planar ausgestaltet.
  • In einem weiteren Ausführungsbeispiel ist der Leistungshalbleiter ein Insulated-Gate-Bipolartransistor, sodass der erste Kontakt 12 den Kollektorkontakt und der zweite Kontakt 11 den Emitterkontakt repräsentiert. Das isolierte Gate wird durch die Kontaktierung der ersten Oberfläche des Leistungshalbleiters mittels Bondverbindung mit der zweiten Zuleitung 23 bzw. mit dem zweiten Außenkontakt 24 verbunden.
  • 2 zeigt ein verpacktes Modul in einem Gehäuse 14 mit ersten Zuleitungen 21 und zweiten Zuleitungen 23. Die ersten Zuleitungen 21 sind mittels Sinterprozess mit einem Außenkontakt verbindbar. Die zweiten Zuleitungen 23, die die Signalleitungen repräsentieren, sind mittels Lötprozess oder Schweißprozess mit einem Außenkontakt verbindbar.

Claims (7)

  1. Modul (1) mit mindestens einem Leistungshalbleiter (10) und einem Gehäuse (14), – wobei der mindestens eine Leistungshalbleiter (10) innerhalb des Gehäuses (14) angeordnet ist, – wobei an einer ersten Oberfläche einer ersten Seite des mindestens einen Leistungshalbleiters (10) ein erster Kontakt (11) angeordnet ist, – wobei der erste Kontakt (11) des mindestens einen Leistungshalbleiters (10) mit einer ersten Zuleitung (21) elektrisch verbunden ist, wobei die erste Zuleitung (21) bereichsweise außerhalb des Gehäuses (14) angeordnet ist, – wobei die erste Oberfläche der ersten Seite des mindestens einen Leistungshalbleiters (10) mittels einer Bondverbindung mit einer zweiten Zuleitung (23) elektrisch verbunden ist, wobei die zweite Zuleitung (23) bereichsweise außerhalb des Gehäuses (14) angeordnet ist, – wobei ein Bereich der ersten Zuleitung (21), der außerhalb des Gehäuses (14) angeordnet ist abschnittsweise mittels einer Sinterverbindung (19) mit einem ersten Außenkontakt (22) verbunden ist und – ein Bereich der zweiten Zuleitung (23), der außerhalb des Gehäuses (14) angeordnet ist abschnittsweise mit einem zweiten Außenkontakt (24) verbunden ist, insbesondere mittels einer Lötverbindung oder einer Schweißverbindung oder einer Sinterverbindung (20).
  2. Modul (1) nach Anspruch 1, dadurch gekennzeichnet, dass der mindestens eine Leistungshalbleiter (10) ein Insulated-Gate-Bipolartransistor ist.
  3. Modul (1) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass – ein dreischichtiges Trägersubstrat (13) vorgesehen ist, wobei eine erste Schicht über einer zweiten Schicht angeordnet ist und die zweite Schicht über einer dritten Schicht angeordnet ist, wobei die zweite Schicht elektrisch isolierend ist, – wobei an einer zweiten Oberfläche einer zweiten Seite des mindestens einen Leistungsalbleiters (10) ein zweiter Kontakt (12) angeordnet ist, wobei die zweite Seite des mindestens einen Leistungshalbleiters (10) der ersten Seite des mindestens einen Leistungshalbleiters (10) gegenüberliegt, – wobei der zweite Kontakt (12) mit der ersten Schicht des Trägersubstrat (13) elektrisch verbunden ist und das Trägersubstrat (13) mindestens bereichsweise innerhalb des Gehäuses (14) angeordnet ist.
  4. Modul (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (13) ein unsymmetrisches IMS-Substrat ist.
  5. Modul (1) nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, dass ein Kühlkörper (15) vorgesehen ist, wobei die dritte Schicht des Trägersubstrat (13) mittels eines Sinterverbindung (16) wärmeleitend mit dem Kühlkörper (15) verbunden ist und die dritte Schicht des Trägersubstrat (13) eine geringere Schichtdicke aufweist als die erste Schicht des Trägersubstrats (13).
  6. Modul (1) nach einem der Ansprüche 3–5, dadurch gekennzeichnet, dass die dritte Schicht des Trägersubstrats (13) konvex ausgestaltet ist.
  7. Modul (1) nach Anspruch 6, dadurch gekennzeichnet, dass der Kühlkörper (15) konvex ausgestaltet ist.
DE102014221142.5A 2014-10-17 2014-10-17 Modul mit Sinteranbindung Ceased DE102014221142A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014221142.5A DE102014221142A1 (de) 2014-10-17 2014-10-17 Modul mit Sinteranbindung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014221142.5A DE102014221142A1 (de) 2014-10-17 2014-10-17 Modul mit Sinteranbindung

Publications (1)

Publication Number Publication Date
DE102014221142A1 true DE102014221142A1 (de) 2016-04-21

Family

ID=55637895

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014221142.5A Ceased DE102014221142A1 (de) 2014-10-17 2014-10-17 Modul mit Sinteranbindung

Country Status (1)

Country Link
DE (1) DE102014221142A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016121801A1 (de) * 2016-11-14 2018-05-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen
DE102023113658B3 (de) 2023-05-24 2024-04-11 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren zur Herstellung einer Verbindung zwischen einem elektronischen Modul und einem Kontaktelement und einer Verbindung zwischen dem elektronischen Modul und einem Kühlkanal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025358A1 (en) * 2010-07-29 2012-02-02 Stmicroelectronics S.R.L. Semiconductor element with semiconductor die and lead frames
DE102013103116B3 (de) * 2013-03-27 2014-09-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102013211405A1 (de) * 2013-06-18 2014-12-18 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025358A1 (en) * 2010-07-29 2012-02-02 Stmicroelectronics S.R.L. Semiconductor element with semiconductor die and lead frames
DE102013103116B3 (de) * 2013-03-27 2014-09-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102013211405A1 (de) * 2013-06-18 2014-12-18 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016121801A1 (de) * 2016-11-14 2018-05-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen
CN108074892A (zh) * 2016-11-14 2018-05-25 英飞凌科技股份有限公司 具有不同熔化温度的互连结构的封装体
US10211133B2 (en) 2016-11-14 2019-02-19 Infineon Technologies Ag Package with interconnections having different melting temperatures
CN108074892B (zh) * 2016-11-14 2021-04-09 英飞凌科技股份有限公司 具有不同熔化温度的互连结构的封装体
DE102016121801B4 (de) 2016-11-14 2022-03-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
DE102023113658B3 (de) 2023-05-24 2024-04-11 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren zur Herstellung einer Verbindung zwischen einem elektronischen Modul und einem Kontaktelement und einer Verbindung zwischen dem elektronischen Modul und einem Kühlkanal

Similar Documents

Publication Publication Date Title
DE102008048005B3 (de) Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE112014001487B4 (de) Halbleitermodul
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102013110815B3 (de) Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102005047567B3 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102012200325A1 (de) Halbleiteranordnung mit plattierter Basisplatte
AT512525A4 (de) Leiterplatte, insbesondere für ein Leistungselektronikmodul, umfassend ein elektrisch leitfähiges Substrat
DE112008002559T5 (de) Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE112014000862T5 (de) Halbleitervorrichtung
DE112014005420B4 (de) Halbleitervorrichtung
DE112014001491T5 (de) Halbleitermodul
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
WO2019219535A1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
EP3529832B1 (de) Leistungsmodul
EP3338302B1 (de) Schaltungsträger, leistungselektronikanordnung mit einem schaltungsträger
DE102014221142A1 (de) Modul mit Sinteranbindung
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
WO2014146830A1 (de) Leistungsmodul mit mindestens einem leistungsbauelement
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
AT515440B1 (de) Elektrische Bauteilanordnung
WO2020104281A1 (de) Leistungselektronikanordnung mit einem temperatursensor
EP3345217B2 (de) Kühlvorrichtung, verfahren zur herstellung einer kühlvorrichtung und leistungsschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final