DE102014110386B4

DE102014110386B4 - Empfänger mit Signalankunfterfassungsfähigkeit

Info

Publication number: DE102014110386B4
Application number: DE102014110386.6A
Authority: DE
Inventors: Hendricus De Ruijter; Wentao Li
Original assignee: Silicon Laboratories Inc
Current assignee: Silicon Laboratories Inc
Priority date: 2013-07-24
Filing date: 2014-07-23
Publication date: 2022-10-20
Anticipated expiration: 2034-07-24
Also published as: US20150131683A1; CN104348496B; DE102014110386A1; US20150030061A1; US9720875B2; US10061740B2; CN104348496A

Abstract

Empfänger (100), aufweisend:einen Phasensprungdetektor (220, 300) zum Erfassen von Phasensprüngen in einem Eingangssignal, wobei ein Phasensprung einer Änderung der Phase in Höhe von mindestens einem ersten Schwellenwert entspricht;einen Controller (240, 510), der mit dem Phasensprungdetektor (220, 300) verbunden ist, um eine Anzahl von Phasensprüngen innerhalb einer oder mehrerer Zeitspannen zu berechnen; undeinen Komparator (250, 520) zum Vergleichen der Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen und zum Ausgeben eines Ankunftsignals, wenn die Anzahl der Phasensprünge kleiner ist als ein zweiter Schwellenwert.

Description

GEBIET DER OFFENBARUNG
Die vorliegende Erfindung betrifft allgemein Empfänger und insbesondere einen Empfänger für drahtlose Kommunikationssignale wie Hochfrequenz- (HF-) Signale mit einer kurzen Präambel.
TECHNISCHER HINTERGRUND
Drahtlose HF-Empfänger werden in vielen verschiedenen Anwendungen eingesetzt, wie Smart Metering, Fernsteuerung, Haussicherheit und Alarm, Telemetrie, Garagen- und Türöffner, Funkschlüssel und dergleichen. Wie hierin verwendet, bedeutet „Hochfrequenz“-Signal ein elektrisches Signal, das Nutzinformationen transportiert und das eine Frequenz von etwa 3 Kilohertz (kHz) bis tausenden von Gigahertz (GHz) aufweist, unabhängig von dem Medium, durch welches das Signal übertragen wird. So kann ein HF-Signal durch die Luft, durch leeren Raum, über ein Koaxialkabel, über ein faseroptisches Kabel usw. übertragen werden. Ein häufiger Typ eines HF-Empfängers ist ein Frequenzumtastungs- (FSK-) Empfänger, der mit den industriellen, wissenschaftlichen und medizinischen (ISM) Funkbändern im Bereich von 119 bis 1050 Megahertz kompatibel ist. ISM-Funkbänder sind Abschnitte des Funkspektrums, die international für die Verwendung von HF-Energie für industrielle, wissenschaftliche und medizinische Zwecke außer einer Kommunikation reserviert sind.
Bestimmte Drahtloskommunikationsstandards definieren eine Präambel für ein Drahtlospaket, bei der es sich im Grunde um ein Paket handelt, das von einem Empfänger als erstes erfasst wird und von ihm verwendet wird, um seine Regelkreise einzuregeln. Diese Regelkreise beinhalten Automatic Gain Control (AGC), Automatic Frequency Compensation (AFC) und Bit Clock Recovery (BCR). Nachdem der Empfänger das Ende der Präambel erfasst hat, ist der Empfänger bereit, ein volles Paket mit Nutzdaten zu empfangen. Obwohl viele Standards ein relativ langes Präambelmusterstück (etwa 32 Präambel-Bits in einem alternierenden ...1010... Muster) definieren, um ausreichend Zeit zur Einregelung dieser Regelkreise zu geben, definiert der N-Modus der Drahtlosversion des Meter-Bus- (M-Bus-) Standards, Nr. EN 13757-4, eine relativ kurze Präambel (etwa 16 Bits in einem alternierenden ...1010... Muster). Obwohl die kürzere Präambel eine Möglichkeit für den Empfänger bietet, schneller zu arbeiten und von entsprechenden Leistungseinsparungen zu profitieren, erhöht die kürzere Präambel auch die Belastung des Empfängers im Zusammenhang mit der Erfassung der Signalankunft der Präambel und der rechtzeitigen Einregelung seiner Regelkreise.
Allgemein müssen bekannte Empfänger zunächst die AFC einregeln, bevor sie die Präambel zuverlässig erfassen können. Falls die AFC ein Rauschen verfolgt, das im HF-Signal enthalten ist, und als Reaktion auf dieses Rauschen wandert, könnte der Empfänger Probleme bei der Erfassung des Präambelsignals bekommen und könnte die Präambel und ein folgendes Datenpaket übersehen.
Die Druckschrift US 2002/0154620 A1 offenbart einen Pipeline-Digitaldatenempfänger, wie z. B. einen Kabelfernseh-Kopfstellenempfänger, der eine Präambelerkennung durchführt, wobei der Empfänger ein analoges HF-Signal empfängt und es in eine Zwischenfrequenz umwandelt, und die Zwischenfrequenz in eine digitale Zwischenfrequenz umwandelt und das Signal demoduliert. Die Druckschrift US 5,504,454 A offenbart ein Verfahren zur Demodulation des Trägersignals eines Powerline-Kommunikationsnetzes unter Verwendung einer Kombination aus HDLC- und DPSK-Modulation mit Phasenänderungen bei jeder „0“, um ein System bereitzustellen, das die Synchronisation unabhängig vom Dateninhalt aufrechterhalten kann. Die Druckschrift US 2003/0043947 A1 offenbart einen GFSK-Empfänger, der Phasendifferenzen zwischen aufeinanderfolgenden komplexen Eingangsabtastwerten bestimmt, die jeweils eine Amplitude und eine Phase haben, indem er die Phasendifferenz zwischen Paaren der Eingangsabtastwerte berechnet, die durch ein Intervall getrennt sind, das ein Kehrwert der Symbolrate ist, und die Abtastwerte an das Synchronisationswort anpasst, um eine Synchronisationserkennung zu erreichen.
KURZFASSUNG
Ausführungsformen der Erfindung betreffen einen Empfänger nach einem der Ansprüche 1 und 10 und ein Verfahren nach Anspruch 17. Weitere Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Ausführungsformen der Erfindung können als Technik für einen verbesserten Empfang von Datenpaketen in digitalen Netzen von Vorteil sein. Die Datenpakete werden unter Verwendung von HF-Signalen, die über verschiedene Medien wie Luft, leeren Raum, Koaxialkabel usw. übertragen werden, übertragen. Einige Datenpakete fangen mit Präambelabschnitten an, die verwendet werden, um Empfängerparameter abzustimmen, beispielsweise AGC, AFC, BCR usw. Insbesondere liefert die Technik eine gute Rauschzahl während des Empfangs von Datenpaketen und ermöglicht den Empfang der Datenpakete mit kurzen Präambeln. Die Nutzung von Datenpakten mir kurzen Präambeln ermöglicht eine energie- und zeitsparendere Datenübertragung im Vergleich zu einem Fall, wo Datenpakete mit langen Präambeln verwendet werden.
Eine Ausführungsform der vorliegenden Erfindung betrifft einen Empfänger, der umfasst: einen Phasensprungdetektor zum Erfassen von Phasensprüngen in einem Eingangssignal, wobei ein Phasensprung einer Phasenänderung in Höhe mindestens eines ersten Schwellenwerts entspricht, einen Controller, der mit dem Phasensprungdetektor verbunden ist, um eine Anzahl von Phasensprüngen innerhalb einer oder mehreren Zeitspannen zu berechnen, und einen Komparator, um die Anzahl der Phasensprünge innerhalb des einen oder der mehreren Zeitspannen zu erfassen und ein Ankunftsignal auszugeben, wenn die Anzahl der Phasensprünge kleiner ist als ein zweiter Schwellenwert.
In einer anderen Ausführungsform der vorliegenden Erfindung gibt der Komparator ferner ein Durchlass-Ankunftsignal aus, wenn die Anzahl der Phasensprünge kleiner ist als ein dritter Schwellenwert, wobei der dritte Schwellenwert kleiner ist als der zweite Schwellenwert.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Phasensprungdetektor einen Phasensprungzähler zum Zählen der Phasensprünge im Eingangssignal innerhalb der Zeitspanne.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Controller: einen Window-Timer mit einem Ausgang zum periodischen Ausgeben eines Window-Time-Signals und einen Gültigkeitszähler mit einem Inkrementeingang, einem Takteingang zum Empfangen des Window-Time-Signals und einem Ausgang zum Ausgeben eines Wertes, welcher der Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen gleich ist.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Controller ferner eine Zustandsmaschine, die mit dem Phasensprungdetektor verbunden ist, zum Steuern des Werts des Gültigkeitszählers als Antwort auf die Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Controller ferner eine Zustandsmaschine, die mit dem Phasensprungdetektor verbunden ist, zum Steuern des Werts des Gültigkeitszählers als Antwort auf die Anzahl der Phasensprünge und den Wert des Gültigkeitszählers in der einen oder den mehreren Zeitspannen.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Controller ferner eine Zustandsmaschine, die mit dem Phasensprungdetektor verbunden ist, zum Subtrahieren einer Zahl vom dem Wert des Gültigkeitszählers als Antwort auf die Anzahl der Phasensprünge innerhalb der einen oder der mehreren Zeitspannen, und wobei der Wert des Gültigkeitszählers höher ist als eine vorgegebene Zahl.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Controller ferner eine Zustandsmaschine, die mit dem Phasensprungdetektor verbunden ist, zum Zurücksetzen des Gültigkeitszählers als Antwort auf die Anzahl der Phasensprünge innerhalb der einen oder der mehreren Zeitspannen, und wobei der Wert des Gültigkeitszählers kleiner ist als eine vorgegebene Zahl.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Empfänger ferner einen Abweichungsdetektor zum Ausgeben eines Abweichungsübereinstimmungssignals als Antwort auf einen Unterschied zwischen einer niedrigen erfassten Abweichung eines Phasenänderungssignals des Eingangssignals und einer hohen erfassten Abweichung des Phasenänderungssignals innerhalb einer vorgegebenen Zeitspanne, wobei der Controller ferner auf das Abweichungsübereinstimmungssignal reagiert, um die Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen zu berechnen.
Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Empfänger, der umfasst: einen Analogempfänger mit einem Eingang zum Empfangen eines Hochfrequenzsignals und einem Ausgang zum Ausgeben eines digitalen Zwischenfrequenzsignals; und einen Digitalprozessor mit einem Eingang zum Empfangen des digitalen Zwischenfrequenzsignals und einem Ausgang zum Ausgeben eines demodulierten Signals, umfassend: einen Signalankunftdetektor mit einem Ausgang zum Ausgeben eines Ankunftsignals und/oder eines Durchlass-Ankunftsignals, wobei der Signalankunftdetektor das Ankunftsignal als Antwort darauf ausgibt, dass eine Anzahl von Phasensprüngen im digitalen Zwischensignal innerhalb einer oder mehrerer Zeitspannen kleiner ist als ein erster Schwellenwert, und wobei der Signalankunftdetektor das Durchlass-Ankunftsignal als Antwort darauf ausgibt, dass eine Anzahl von Phasensprüngen innerhalb einer oder mehrerer Zeitspannen kleiner ist als ein zweiter Schwellenwert; und einen Demodulator, der auf das Ankunftsignal antwortet, um das digitale Zwischenfrequenzsignal zu demodulieren.
In einer anderen Ausführungsform der vorliegenden Erfindung initiiert der Demodulator eine automatische Frequenzkompensation an einer Präambel eines Pakets des HF-Signals als Antwort auf das Ankunftsignal.
In einer anderen Ausführungsform der vorliegenden Erfindung tritt der Empfänger als Antwort darauf, dass der Signalankunftdetektor kein Ankunftsignal und/oder Durchlass-Ankunftsignal innerhalb der einen oder den mehreren Zeitspannen erfasst, in einen Ruhemodus ein.
In einer anderen Ausführungsform der vorliegenden Erfindung initiiert der Demodulator eine Bit-Takt-Wiederherstellung (bit clock recovery, BCR) an einer Präambel eines Pakets des HF-Signals als Antwort auf das Ankunftsignal.
In einer anderen Ausführungsform der vorliegenden Erfindung modifiziert der Empfänger eine Empfangsfrequenz als Antwort auf das Ankunftsignal und/oder das Durchlass-Ankunftsignal.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst das HF-Signal eine Meter-Bus- (M-Bus-) kompatible kurze Präambel eines Pakets des HF-Signals.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Signalankunftdetektor: einen Window-Timer mit einem Ausgang zum periodischen Ausgeben eines Window-Time-Signals als Antwort auf eine Anzahl von Bit-Zeiten einer Präambel eines Pakets des HF-Signals.
Eine andere Ausführungsform der vorliegenden Erfindung betrifft ein Verfahren, das umfasst: Empfangen eines Eingangssignals; Bestimmen einer Anzahl von Phasensprüngen in einem Zwischenfrequenzsignal in einer oder mehreren Zeitspannen, wobei ein Phasensprung einer Phasenänderung in Höhe von mindestens einem Schwellenwert entspricht; und Vergleichen der Anzahl der Phasensprünge innerhalb der einen oder der mehreren Zeitspannen mit einem zweiten Schwellenwert, und Ausgeben eines Ankunftsignals, wenn die Anzahl der Phasensprünge kleiner ist als ein zweiter Schwellenwert und/oder eines Durchlass-Ankunftsignals, wenn die Anzahl der Phasensprünge kleiner ist als ein dritter Schwellenwert.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst das Empfangen des Eingangssignals: Empfangen eines Hochfrequenz- (HF-) Signals und Umwandeln des HF-Signals in eine andere Frequenz, um ein Zwischenfrequenzsignal als Eingangssignal auszugeben.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst das Bestimmen der Anzahl der Phasensprünge ferner: Zählen der Anzahl der Phasensprünge auf Basis sowohl eines Phasensprungsignals als auch eines Abweichungssignals, Bilden des Phasensprungsignals und des Abweichungssignals unter Verwendung verschiedener Schwellenwerte und Modifizieren der Zählung auf Basis des Phasensprungsignals und des Abweichungssignals.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst das Bestimmen der Anzahl der Phasensprünge ferner: Einfrieren eines Wertes der Anzahl der Phasensprünge innerhalb der einen oder der mehreren Zeitspannen als Antwort auf ein Abweichungsübereinstimmungssignal.
Figurenliste
Die vorliegende Offenbarung mag besser verständlich werden, und ihre zahlreichen Merkmale und Vorteile mögen dem Fachmann besser einleuchten, wenn auf die folgenden Zeichnungen Bezug genommen wird, in denen:

1 in Form eines Teil-Blockdiagramms und einer Teilskizze einen Empfänger gemäß einer Ausführungsform darstellt;
2 in Form eines Blockdiagramms einen Signalankunftdetektor darstellt, der im Digitalprozessor von 1 verwendet werden kann;
3 in Form eines Blockdiagramms einen Phasensprungdetektor darstellt, der als Phasensprungdetektor von 2 verwendet werden kann;
4 in Form eines Blockdiagramms einen Abweichungsdetektor darstellt, der als Abweichungsdetektor von 2 verwendet werden kann;
5 in Form eines Blockdiagramms einen Controller und einen Satz von Komparatoren darstellt, die als der Controller bzw. als der Satz von Komparatoren von 2 verwendet werden können;
6 ein Zeitdiagramm des Betriebs des Empfängers von 1 darstellt;
7 ein Zustandsdiagramm des Controllers von 5 darstellt; und
8 ein Zeitdiagramm des Betriebs des Signalankunftdetektors von 2 darstellt.

Die Verwendung gleicher Bezugszeichen in verschiedenen Zeichnungen gibt ähnliche oder gleiche Gegenstände an.
AUSFÜHRLICHE BESCHREIBUNG
1 stellt in Form eines Teil-Blockdiagramms und einer Teilskizze einen Empfänger 100 gemäß einer Ausführungsform dar. Für das in 1 dargestellte Beispiel weist der Empfänger 100 im Allgemeinen einen Anlogempfänger 110, eine Digitalkanalschaltung 120, einen Controller 130 einer seriellen peripheren Schnittstelle (serial peripheral interface, SPI), der mit „SPI“ bezeichnet ist, und eine Antenne 140 auf.
Der Analogempfänger 110 weist einen rauscharmen Verstärker 112, der mit „LNA“ bezeichnet ist, eine Mehrzahl von Filtern und Mischern 114, eine Mehrzahl von Verstärkern mit programmierbarer Verstärkung 116, die mit „PGAs“ bezeichnet sind, und einen mit „ADC“ bezeichneten Analog-Digital-Wandler 118 auf. Der LNA 112 weist einen Eingang zum Empfangen eines Hochfrequenz-Rundfunksignals, das mit „HF“ bezeichnet ist, und einen Ausgang auf. Die mehreren Filter und Mischer 114 weisen auf: einen ersten Eingang, der mit dem Ausgang des LNA 112 verbunden ist, einen zweiten Eingang, der mit einem Ausgang eines (nicht dargestellten) Phasenregelkreises verbunden ist, um ein Lokaloszillatorsignal zu empfangen, und einen ersten Ausgang zum Ausgeben eines gleichgetakteten Zwischenfrequenz- (IF-) Ausgangssignals, das mit „I“ bezeichnet ist, und einen zweiten Ausgang zum Ausgeben eines Quadratur-IF-Ausgangssignals, das mit „Q“ bezeichnet ist. Jeder von den PGAs 116 weist auf: einen ersten Eingang, der mit dem ersten Ausgang der mehreren Filter und Mischer 114 verbunden ist, um das I-Signal zu empfangen, und einen zweiten Eingang, der mit dem zweiten Ausgang der mehreren Filter und Mischer 114 verbunden ist, um das Q-Signal zu empfangen, einen ersten Ausgang und einen zweiten Ausgang. Der ADC 118 weist auf: einen ersten Eingang, der mit dem ersten Ausgang mehrerer PGAs 116 verbunden ist, einen zweiten Eingang, der mit dem zweiten Ausgang mehrerer PGAs 116 verbunden ist, und einen Ausgang zum Ausgeben eines Satzes von Signalen, der mit „DIGITAL I, Q“ bezeichnet ist.
Die Digitalkanalschaltung 120 weist einen mit „MODEM FIFO“ bezeichneten First-in, First out-Puffer 122 eines Modulator-Demodulators und einen Digitalprozessor 124 auf. Der MODEM FIFO 122 ist mit der SPI 130 verbunden. Der Digitalprozessor 124 weist auf: einen Eingang, der mit dem Ausgang des ADC 118 verbunden ist, zum Empfangen der DIGITAL-, I-, Q-Signale, einen ersten Ausgang zum Ausgeben eines Signals, das mit „ARRIVAL SIGNAL“ bezeichnet wird, und einen zweiten Ausgang auf zum Ausgeben eines Signals, das mit „FIRST PASS ARRIVAL SIGNAL“ bezeichnet ist.
Die SPI 130 ist mit dem MODEM FIFO 122 verbunden, weist einen ersten Eingang, der mit dem Ausgang des Digitalprozessors 124 verbunden ist, zum Empfangen von ARRIVAL SIGNAL, einen zweiten Eingang, der mit dem Ausgang des Digitalprozessors 124 verbunden ist, zum Empfangen von FIRST PASS ARRIVAL SIGNAL auf, ist mit dem Digitalprozessor 124 verbunden ist dafür ausgelegt, sich mit einem Satz von (nicht dargestellten) SPI-Peripheriegeräten zu verbinden.
Eine Antenne 140 liefert das HF-Signal an den Eingang des LNA 112.
Einige bekannte Empfänger erfassen die Ankunft eines Signals durch Vergleichen des demodulierten Datenstroms mit einer erwarteten Bitsequenz. Der Empfänger nutzt diese Technik, um ein Präambelmuster zu erfassen. Dadurch, dass er sich auf die demodulierten Daten verlässt, kann der Empfänger jedoch anfällig sein für das Übersehen der Präambel und eines folgenden Datenpakets. Dieses Problem wird umso schwieriger, wenn der Empfänger versucht, eine kürzere Präambel zu erfassen. Ebenso können einige bekannte Empfänger Mustererkennungstechniken verwenden, um Präambeln zu erfassen. Obwohl Mustererkennungstechniken eine zuverlässige Methode zur Erfassung der Präambel darstellen können, verbrauchen Mustererkennungsschaltungen im Allgemeinen kostbaren Schaltungsplatz und die Leistung des Empfängers.
Ein Empfänger, wie hierin beschrieben, erreicht eine schnelle Frequenzkonvergenz und spart Leistung, während er kurze Präambeln in einer relativ kurzen Zeitspanne zuverlässig erfasst. Der Empfänger weist einen Signalankunftdetektor auf, der gut auf einen Frequenzversatz anspricht, daher kann AFC aufgeschoben werden, bis der Signalankunftdetektor das Präambelsignal erfasst hat.
Im Betrieb empfängt der LNA 112 das HF-Signal von der Antenne 140 und gibt ein verstärktes internes Signal an die Filter und Mischer 114 aus. In einer Ausführungsform unterstützt das HF-Signal eine M-Bus-kompatible kurze Präambel. Ein (nicht dargestellter) Phasenregelkreis (phase-lock loop, PLL) im Empfänger 100 gibt ein Lokaloszillatorsignal an die Filter und Mischer 114 aus. Der Empfänger 100 verwendet das Lokaloszillatorsignal, um konfigurierbare Datenraten zu unterstützen, beispielsweise von 100 Bits pro Sekunde (bps) bis 1 Million bps. Die Filter und Mischer 114 wandeln das verstärkte interne Signal in Gleichtakt-(I-) und Quadratur- (Q-) Komponenten mit niedriger IF um und filtern dann die I- und Q-Signale in entsprechenden Tiefpassfiltern, die Frequenzen oberhalb der ausgewählten IF zurückweisen. Die Signalpegel werden in den PGAs 116 unter Verwendung bekannter AGC-Techniken angepasst. Der ADC 118 wandelt die Ausgaben der PGAs 116 in die DIGITAL-, I-, Q-Signale um. Der MODEM FIFO 122 tauscht Daten über die SPI 130 beispielsweise mit einer (nicht dargestellten) Mikrocontrollereinheit (MCU) aus und sammelt Empfangsdaten vom FIFO-Puffer, legt Sendedaten an den FIFO-Puffer an und konfiguriert das Funkgerät. Der MODEM FIFO 122 ist ein FIFO mit 128 Kilobyte (kB), der verschiedene Konfigurationen unterstützt. In einer Konfiguration arbeitet der MODEM FIFO 122 als FIFO, der 64 kB sendet, und als FIFO, der 64 kB empfängt. In einer anderen Konfiguration arbeitet der MODEM FIFO 122 als FIFO, der 128 kB empfängt. In einer noch anderen Konfiguration weist der MODEM FIFO 122 einen FIFO auf, der 128 kB sendet. Der Digitalprozessor 124 verarbeitet die DIGITAL-, I-, Q-Signale in der digitalen Domäne, um nach Erfassung eines gewünschten Signals, beispielsweise einer kurzen Präambel, ARRIVAL SIGNAL zu bilden. In einer Ausführungsform ist der Empfänger 100 ein FSKkompatibler Empfänger.
2 stellt in Form eines Blockdiagramms einen Signalankunftdetektor 200 dar, der im Digitalprozessor 124 von 1 verwendet werden kann; In dem in 2 dargestellten Beispiel weist der Signalankunftdetektor 200 im Allgemeinen eine Phasenlogikeinheit 210, einen Phasensprungdetektor 220, einen Abweichungsdetektor 230, einen Controller 240, einen Satz von Komparatoren 250 und einen Demodulator 260 auf. Die Phasenlogikeinheit 210 weist einen mit „CORDIC'“ bezeichneten COordinate Rotation DIgital Computer 212 und einen Phasendifferenzierer 214 auf. Für die Implementierung in 2 sind die Phasenlogikeinheit 210 und der Demodulator 260 als separate Funktionen dargestellt. In anderen Ausführungsformen könnte der Demodulator 260 ausgewählte Funktionen des Signalankunftdetektors 200, beispielsweise die Phasenlogikeinheit 210, aufweisen.
Der CORDIC 212 weist einen Eingang, um die DIGITAL-, I-, Q-Signale zu empfangen und einen Ausgang auf, um ein mit „Θ_IN“ bezeichnetes Signal auszugeben. Der Phasendifferenzierer 214 weist einen Eingang, der mit dem Ausgang des CORDIC 212 verbunden ist, um das Θ_IN-Signal zu empfangen, und einen Ausgang aus, um ein mit „F_OUT“ bezeichnetes Signal auszugeben.
Der Phasensprungdetektor 220 weist auf: einen ersten Eingang zum Empfangen eines mit „T_W“ bezeichneten Signals, einen zweiten Eingang, der mit dem Ausgang des Phasendifferenzierers 214 verbunden ist, um das F_OUT-Signal zu empfangen, einen dritten Eingang zum Empfangen eines mit „COUNT VALUE“ bezeichneten Signals und einen Ausgang, um ein mit „PJ“ bezeichnetes „Phasensprung“-Signal (manchmal auch als Phasenklick"-Signal bezeichnet) auszugeben. Der Abweichungsdetektor 230 weist auf: einen ersten Eingang, der mit dem Ausgang des Phasendifferenzierers 214 verbunden ist, zum Empfangen des F_OUT-Signals, einen zweiten Eingang zum Empfangen des T_W-Signals und einen Ausgang zum Ausgeben eines mit „DEV“ bezeichneten Abweichungssignals. Der Controller 240 weist auf: einen ersten Eingang, der mit dem Ausgang des Phasensprungdetektors 220 verbunden ist, zum Empfangen des PJ-Signals, einen zweiten Eingang, der mit dem Ausgang des Abweichungsdetektors 230 verbunden ist, zum Empfangen des DEV-Signals, einen dritten Eingang zum Empfangen eines mit „ENABLE“ bezeichneten Inkrementsignals, einen ersten Ausgang, der mit dem ersten Eingang des Phasensprungdetektors 220 und mit dem zweiten Eingang des Abweichungsdetektors 230 verbunden ist, zum Ausgeben des T_W-Signals und einen zweiten Ausgang zum Ausgeben eines mit „VALUE“ bezeichneten Signals. Der Satz von Komparatoren 250 weist auf: einen Eingang, der mit dem zweiten Ausgang des Controllers 240 verbunden ist, zum Empfangen des VALUE-Signals, einen ersten Ausgang zum Ausgeben von ARRIVAL SIGNAL und einen zweiten Ausgang zum Ausgeben von FIRST PASS ARRIVAL SIGNAL. Der Demodulator 260 weist auf: einen ersten Eingang zum Empfangen der DIGITAL-, I-, Q-Signale, einen zweiten Eingang, der mit dem ersten Ausgang des Satzes von Komparatoren 250 verbunden ist, zum Empfangen von ARRIVAL SIGNAL und einen Ausgang zum Ausgaben von DEMODULATED SIGNAL.
Im Betrieb gibt der ADC 118 die DIGITAL-, I-, Q-Signale an den CORDIC 212 aus. Der CORDIC 212 berechnet eine relative Phase der DIGITAL-, I-, Q-Signale und gibt Θ_IN an den Phasendifferenzierer 214 aus. Die DIGITAL-, I-, Q-Signale beinhalten ein additives weißes Gauss'sches Rauschen (AWGN), das durch die folgende Fourier-Transformationsgleichung ausgedrückt wird: $AWGN = (t) = A_{n} (t) \times (e^{- iwt + θ n (t)});$
Wobei „A_n“ die Amplitude des AWGN (t)-Signals ist, „θ_n“ die Phase des AWGN (t)-Signals ist, „w“ eine echte Frequenzvariable ist und „i“ eine komplexe Zahl ist, die von Fourier-Transformierten verwendet wird.
Der Phasendifferenzierer 214 gibt das F_OUT-Signal an den Phasensprungdetektor 220 aus. Das F_OUT-Signal weist zeitabhängige Amplituden-, Phasen- und Frequenzkomponenten auf. In der Frequenzdomäne gibt der Phasendifferenzierer 214 das F_OUT-Signal mit Phasenverschiebungsinformationen des θ_IN-Signals aus. Der Phasensprungdetektor 220 verwendet die Informationen, die in der Phasenkomponente des F_OUT-Signals enthalten sind, das mathematisch als die erste Ableitung von θ_IN dargestellt wird: $V (t) = \frac{d θ IN (t)}{d t};$
Der Phasensprungdetektor 220 zählt die Anzahl von Phasensprüngen, die bestimmten Phasenänderungen des F_OUT-Signals entsprechen, während eines Zeitfensters, das vom T_W-Signal definiert wird, das eine programmierbare T_W-Zeitspanne ist. Der Phasensprungdetektor 220 bestätigt das PJ-Signal (PJ=1), wenn die Anzahl der erfassten Phasensprünge während der TW-Zeitspanne kleiner ist als der Schwellenwert, der vom „COUNT VALUE“-Signal bestimmt wird. Der Phasensprungdetektor 220 bestätigt das PJ-Signal (PJ=0) nicht, wenn die Anzahl der erfassten Phasensprünge während der TW-Zeitspanne kleiner ist als der Schwellenwert, der vom „COUNT VALUE“-Signal bestimmt wird. Das COUNT VALUE-Signal definiert eine geeignete Anzahl von Phasensprüngen, damit der Phasensprungdetektor 220 angeben kann, ob das HF-Signal von Rauschen dominiert wird oder ob das HF-Signal ein gültiges Signal sein könnte. Wenn das HF-Signal beispielsweise einen geringen Störabstand aufweist, erfasst der Phasensprungdetektor 220 eine relativ hohe Anzahl von Phasensprüngen (zum Beispiel vier Phasensprünge während einer Tw-Zeitspanne, die 2 Bit-Perioden darstellt), wobei eine Tw-Zeitspanne eine Menge an Zeit ist, die ein Sender braucht, um ein Datenbit zu verschicken. Die höhere Zahl von Phasensprüngen zeigt an, dass das HF-Signal von Rauschen dominiert wird. Wenn der Signalpegel des HF-Signals stärker wird, erfasst der Phasensprungdetektor 220 eine kleinere Anzahl an Phasensprüngen (beispielsweise null bis einen Phasensprung während eines Tw-Zeitraums). Als Anhaltspunkt liegt der Unterschied zwischen null oder einem Phasensprung und vier Phasensprüngen bei etwa 1 bis 2 dB in der Signalstärke des HF-Signals.
Der Phasensprungdetektor 220 und der Abweichungsdetektor 230 geben das PJ-Signal bzw. die DEV-Signale an den Controller 240 aus. Der Controller 240 entwickelt das T_W-Signal periodisch für den internen Gebrauch und gibt außerdem das T_W-Signal an andere Funktionen aus, beispielsweise den Phasensprungdetektor 220 und den Abweichungsdetektor 230. Die T_W-Zeitspanne kann beispielsweise als 2 Bitperioden eines M-Busmusters konfiguriert werden. Wenn er vom ENABLE-Signal die Freigabe erhält bzw. aktiviert wird, antwortet der Controller 240 auf die Werte der PJ- und DEV-Signale über eine oder mehrere programmierbare T_W-Zeitspannen. Der Controller 240 ist in der Lage, mehrere PJ-Signale während mehrerer T_W-Zeitspannen zu zählen, beispielsweise 4 PJ-Signale während 4 aufeinander folgender Tw-Zeitspannen. Der Controller 240 ist auch in der Lage, die Zählung beispielsweise auf Basis der Werte der PJ- und der DEV-Signale und des Werts einer speziellen Zählung zu modifizieren.
Der Controller 240 gibt das VALUE-Signal an den Satz von Komparatoren 250 aus, um anzugeben, dass er während einer oder mehrerer T_W-Zeitspannen eine relativ kleine Anzahl von Phasensprüngen am PJ-Signal erfasst hat. Der Satz von Komparatoren 250 antwortet durch Ausgeben von ARRIVAL SIGNAL, um anzuzeigen, dass er ein kurzes Präambel-Signal erfasst hat. Der Demodulator 260 bildet DEMODULATED SIGNAL auf Basis der DIGITAL-, I-, Q-Signale und verwendet beispielsweise ARRIVAL SIGNAL, um die Leistung des Demodulators 260, von AFC und AGC zu verbessern. In einer Ausführungsform initiiert der Demodulator 260 AFC auf der Präambel nach Empfangen von ARRIVAL SIGNAL. Der Empfänger 100 aktiviert AFC, nachdem der Satz von Komparatoren 250 ARRIVAL SIGNAL bestätigt hat, um eine AFC-Frequenzdrift auf Eingangsrauschen zu verhindern, bevor die Präambel erfasst wird. Der Demodulator 260 ist in der Lage, den Frequenzversatz der DIGITAL-, I-, Q-Signale zu messen, bevor der Satz von Komparatoren 250 ARRIVAL SIGNAL bestätigt. Der Demodulator 260 kann die Frequenzdrift der DIGITAL-, I-, Q-Signale in „einem Aufwasch“ messen, nachdem der Satz von Komparatoren 250 ARRIVAL SIGNAL bestätigt hat. In der dargestellten Ausführungsform verlässt der Demodulator 260 außerdem einen Ruhemodus als Antwort auf eine Aktivierung von ARRIVAL SIGNAL. In einer noch anderen Ausführungsform initiiert der Demodulator 260 BCR auf der Präambel nach Empfangen von ARRIVAL SIGNAL.
Die Kombination der Fähigkeit des Phasensprungdetektors 220 und des Abweichungsdetektors 230 ermöglicht eine zuverlässige Bestätigung von ARRIVAL SIGNAL durch den Satz von Komparatoren 250, nachdem ein gewünschtes Signal, beispielsweise eine kurze Präambel, erfasst worden ist, während andere Signale, die nicht zur Verarbeitung durch den Empfänger 100 gedacht sind, ignoriert werden. Zum Beispiel bestätigt der Satz von Komparatoren 250 ARRIVAL SIGNAL nicht für Signale wie beispielsweise einen unmodulierten Ton oder ein Signal mit einer anderen Abweichung oder Datenrate.
Der Signalankunftdetektor 200 gibt somit ein Ankunftsignal auf Basis dessen aus, dass eine Anzahl von Phasensprüngen innerhalb eines Fensters kleiner ist als ein Schwellenwert, der Empfänger erfasst zuverlässig kurze Präambeln in einer relativ kurzen Zeitspanne, während seine Leistungsaufnahme verringert ist.
3 stellt in Form eines Blockdiagramms einen Phasensprungdetektor 300 dar, der als Phasensprungdetektor 220 von 2 verwendet werden kann. Für das in 3 dargestellte Beispiel weist ein Phasensprungdetektor 300 eine mit „TH1“ bezeichnete Schwellenschaltung 310, einen Komparator 320, einen Phasensprungzähler 330 und einen Komparator 340 auf.
Die Schwellenschaltung 310 weist einen Ausgang zum Ausgeben eines Phasenänderungsschwellenwerts auf. Der Komparator 320 weist einen ersten Eingang, der mit dem Ausgang einer Schwellenschaltung 310 verbunden ist, zum Empfangen des Phasenänderungsschwellenwerts, einen zweiten Eingang zum Empfangen des F_OUT-Signals und einen Ausgang auf. Der Phasensprungzähler 330 weist einen ersten, mit „RESET“ bezeichneten Eingang zum Empfangen des T_W-Signals, einen zweiten Eingang, der mit dem Ausgang des Komparators 320 verbunden ist, und einen Ausgang zum Ausgeben eines mit „COUNT“ bezeichneten Signals auf. Der Komparator 340 weist einen ersten Eingang zum Empfangen des COUNT VALUE-Signals, einen zweiten Eingang, der mit dem Ausgang des Phasensprungzählers 330 verbunden ist, um das COUNT-Signal zu empfangen, und einen Ausgang zum Ausgeben des PJ-Signals auf.
Im Betrieb empfängt der Komparator 320 das F_OUT-Signal und vergleicht Phasenänderungen des F_OUT-Signals mit dem Phasenänderungsschwellenwert, der von der Schwellenwertschaltung 310 ausgegeben wird. Der Schwellenwert 310 könnte TH1 beispielsweise auf Basis von Modulationsparametern des Empfängers 100 ausgeben und könnte TH1 auf Basis des Differenzierungsintervalls, das vom Signalankunftdetektor 200 verwendet wird, ausgeben. Für das in 3 dargestellte Beispiel gibt der Komparator 320 Phasensprünge an den Phasensprungzähler 330 auf Basis einer Phasenänderung von AWGN aus, die dargestellt wird als: $Ein Phasensprung = θ_{n (i)} - θ_{n (i - 1)}_{>} TH1;$
Der Phasensprungzähler 330 gibt das COUNT-Signal entsprechend der Anzahl der gezählten Phasensprünge während einer T_W-Zeitspanne an den Komparator 340 aus. Wenn die Anzahl der gezählten Phasensprünge klein ist, beispielsweise null oder ein Phasensprung, bestätigt der Komparator 340 das PJ-Signal. Wenn die T_W-Zeitspanne abläuft, definiert das T_W-Signal eine nächste Zeitspanne und setzt den Phasensprungzähler 330 zurück.
In einer Ausführungsform weist der Phasensprungzähler 300 einen Filter für gleitende Durchschnitte auf, der die Anzahl der erfassten Phasensprünge über mehreren T_W-Zeitspannen mittelt. Wenn der gleitende Durchschnitt unter einen bestimmten Schwellenwert sinkt, bestimmt der Signalankunftdetektor 200, dass der HF-Rauschabstand groß genug ist, um das empfangene Signal als kurze Präambel zu erfassen.
4 stellt in Form eines Blockdiagramms einen Abweichungsdetektor 400 dar, der als Abweichungsdetektor 230 von 2 verwendet werden kann. Für das in 4 dargestellte Beispiel weist der Abweichungsdetektor 410 ein Filter 400, ein mit „HIGH HOLD“ bezeichnetes hohes Halteregister 420, ein mit „LOW HOLD“ bezeichnetes tiefes Halteregister 430, einen Subtrahierer 440, einen Window-Komparator 450 und eine Schwellenschaltung 460 auf, die mit „TH3“ bezeichnet ist.
Das Filter 410 weist einen Eingang zum Empfangen des F_OUT-Signals und einen Ausgang auf. Das hohe Halteregister 420 weist einen ersten Eingang, der mit dem Ausgang des Filters 410 verbunden ist, einen zweiten Eingang zum Empfangen des T_W-Signals und einen Ausgang auf. Das tiefe Halteregister 430 weist einen ersten Eingang, der mit dem Ausgang des Filters 410 verbunden ist, einen zweiten Eingang zum Empfangen des T_W-Signals und einen Ausgang auf. Der Subtrahierer 440 weist einen ersten Eingang, der mit dem Ausgang des hohen Halteregisters 420 verbunden ist, der mit „+“ bezeichnet ist, einen zweiten Eingang, der mit dem Ausgang des tiefen Halteregisters 430 verbunden ist, der mit „-“ bezeichnet ist, und einen Ausgang auf. Der Window-Komparator 450 weist einen ersten Eingang, der mit dem Ausgang der Schwellenschaltung 460 verbunden ist, um den Peak-zu-Peak-Frequenzschwellenwert zu erfassen, einen zweiten Eingang, der mit dem Ausgang des Subtrahierers 440 verbunden ist, und einen Ausgang zum Ausgeben des DEV-Signals aus.
Im Betrieb empfängt das Filter 410 das F_OUT-Signal und filtert das F_OUT-Signal, so dass das hohe Halteregister 420 und das tiefe Halteregister 430 die hohen und niedrigen Werte, die während eines Timing-Windows auftreten, ordnungsgemäß aktualisieren können (durch eine Logik, die in 4 nicht dargestellt ist). So erhöht bzw. senkt die Logik die Werte im hohen Halteregister 420 und im tiefen Halteregister 430, wenn das Filter 410 einen Wert ausgibt, der die früheren Werte, die vom hohen Halteregister 420 und vom tiefen Halteregister 430 gespeichert werden, übertrifft bzw. kleiner ist als diese, innerhalb einer T_W-Zeitspanne. Wie der Phasensprungzähler 330 definiert das T_W-Signal, wenn die jeweilige T_W-Zeitspanne abläuft, eine nächste Zeitspanne und setzt das hohe Halteregister 420 und das tiefe Halteregister 430 zurück. Der Subtrahierer 440 bestimmt den Unterschied zwischen einer gemessenen niedrigen Peak-zu-Peak-Frequenzabweichung und einer gemessenen hohen Peak-zu-Peak-Frequenzabweichung am Ende der T_W-Zeitspanne, bevor das T_W-Signal das hohe Halteregister 420 und das tiefe Halteregister 430 zurücksetzt. Die Schwellenwertschaltung 460 speichert niedrige und hohe Schwellenwerte für den Window-Komparator 450. Wenn der Unterschied zwischen den hohen und niedrigen Werten, d.h. die Peak-zu-Peak-Abweichung oder F_PP, zwischen den niedrigen und hohen Schwellenwerten liegt, aktiviert der Window-Komparator 450 das DEV-Signal, um eine gültige Abweichung anzugeben, die für ein Präambelmuster repräsentativ sein kann.
Für das in 4 dargestellte Beispiel aktiviert der Window-Komparator 450 das DEV-Signal, wenn: $F_{PP_} MIN_TH < F_{PP} < F_{PP}_MAX_TH;$
in dem die Schwellenwertschaltung 460 F_{PP_}MIN_TH und F_{PP_}MAX_TH speichert.
In einer anderen Ausführungsform bestimmt der Abweichungsdetektor 400 den absoluten Wert mehrerer Abweichungsfehler, die während mehrerer T_W-Zeitspannen berechnet worden sind, und der Abweichungsdetektor 400 kombiniert und mittelt die Abweichungsfehler, um die Exaktheit des DEV-Signals zu verbessern. In einer noch anderen Ausführungsform deaktiviert der Demodulator 260 die AFC-Schaltung, während der Abweichungsdetektor 400 das F_OUT-Signal verarbeitet, um die Genauigkeit des DEV-Signals zu verbessern.
5 stellt in Form eines Blockdiagramms einen Controller und einen Satz von Komparatoren 500 dar, die als Controller 240 bzw. als Satz von Komparatoren 250 von 2 verwendet werden können. Für das in 5 dargestellte Beispiel beinhalten der Controller und die Komparatoren 500 im Allgemeinen den Controller 510 und einen Satz von Komparatoren 520.
Der Controller 510 weist einen Window-Timer 512, eine Zustandsmaschine 514 und einen Gültigkeitszähler 516 auf. Der Window-Timer 512 weist einen Ausgang auf, um das T_W-Signal auszugeben. Die Zustandsmaschine 514 weist auf: einen Eingang zum Empfangen des PJ-Signals, einen zweiten Eingang zum Empfangen des DEV-Signals, einen dritten Eingang zum Empfangen des VALUE-Signals, einen ersten Ausgang, der mit „ADD“ bezeichnet ist, einen zweiten Ausgang, der mit „FREEZE“ bezeichnet ist, einen dritten Ausgang, der mit „SUB“ bezeichnet ist, und einen vierten Ausgang, der mit „RESET“ bezeichnet ist. Der Gültigkeitszähler 516 weist auf: einen ersten Eingang zum Empfangen des ENABLE-Signals, einen zweiten Takteingang, der mit dem Window-Timer 512 verbunden ist, um das T_W-Signal zu empfangen, einen dritten Eingang, der mit dem ADD-Ausgang der Zustandsmaschine 514 verbunden ist, einen vierten Eingang, der mit dem FREEZE-Ausgang der Zustandsmaschine 514 verbunden ist, einen fünften Eingang, der mit dem SUB-Ausgang der Zustandsmaschine 514 verbunden ist, und einen sechsten Eingang, der mit dem RESET-Ausgang der Zustandsmaschine 514 verbunden ist, und einen Ausgang, der mit dem Eingang der Zustandsmaschine 514 verbunden ist, um das VALUE-Signal auszugeben.
Der Satz von Komparatoren 520 weist eine Schwellenwertschaltung 522, die mit „TH2“ bezeichnet ist, einen Komparator 524, eine mit „TH4“ bezeichneten Schwellenwertschaltung 526 und einen Komparator 528 auf. Die Schwellenschaltung 522 weist einen Ausgang zum Ausgeben eines Zählerschwellenwerts auf. Der Komparator 524 weist einen ersten Eingang, der mit dem Ausgang der Schwellenschaltung 522 verbunden ist, um den Zählerschwellenwert zu erfassen, einen zweiten Eingang, der mit dem Ausgang des Gültigkeitszählers 516 verbunden ist, um das VALUE-Signal zu empfangen, und einen Ausgang zum Ausgeben von ARRIVAL SIGNAL aus. Die Schwellenschaltung 526 weist einen Ausgang zum Ausgeben eines Zählerschwellenwerts auf. Der Komparator 528 weist einen ersten Eingang, der mit dem Ausgang der Schwellenschaltung 526 verbunden ist, um den Zählerschwellenwert zu empfangen, einen zweiten Eingang, der mit dem Ausgang des Gültigkeitszählers 516 verbunden ist, um das VALUE-Signal zu empfangen, und einen Ausgang zum Ausgeben von FIRST PASS ARRIVAL SIGNAL auf.
Im Betrieb gibt der Window-Timer 512 das T_W-Signal an den Gültigkeitszählers 516 aus, und gibt außerdem, wie oben erörtert, das T_W-Signal an andere Funktionen des Signalankunftdetektors 200 aus. Wenn er vom ENABLE-Signal aktiviert worden ist, gibt der Gültigkeitszähler 516 das VALUE-Signal an den Satz von Komparatoren 520 aus. Der Gültigkeitszähler 516 gibt außerdem das VALUE-Signal an die Zustandsmaschine 514 aus. Die Zustandsmaschine 514 antwortet durch Steuern des numerischen Werts des VALUE-Signals auf Basis der PJ-, DEV- und VALUE-Signale.
Für das in 5 dargestellte Beispiel steuert die Zustandsmaschine 514 den Wert des Gültigkeitszählers 516 auf Basis des PJ-Signals, um eine bestimmte Anzahl von Phasensprüngen während einer oder mehrerer T_W-Zeitspannen anzuzeigen. Im Controller 510 steuert die Zustandsmaschine 514 außerdem den Wert des Gültigkeitszählers 516 auf Basis des DEV-Signals, um die Abweichung der Phase des F_OUT-Signals im Vergleich zum Phasenänderungsschwellenwert während einer oder mehrerer TW-Zeitspannen anzugeben. Als Antwort auf den Zustand der PJ- und DEV-Signale kann die Zustandsmaschine 514 in eine finite Zahl von Zuständen übergehen. Zum Beispiel ist die Zustandsmaschine 514 in der Lage, eine bestimmte Anzahl von Zählungen zum Gültigkeitszähler 516 zu addieren, eine bestimmte Anzahl von Zählungen vom Gültigkeitszähler 516 zu subtrahieren, die Zählung des Gültigkeitszählers 516 einzufrieren oder die Zählung des Gültigkeitszählers 516 zurückzusetzen.
Der Komparator 524 vergleicht die Zählung, die vom VALUE-Signal dargestellt wird, mit einer bestimmten Zählung, die von der Schwellenschaltung 522 ausgegeben wird. Wenn das VALUE-Signal zum Beispiel eine relativ kleine Anzahl von Phasensprüngen anzeigt, die dem PJ-Signal während einer oder mehrerer T_W-Zeitspannen entsprechen, wo die kleine Anzahl von Zählungen weniger ist als der Wert, der von der Schwellenschaltung 522 ausgegeben wird, bestätigt der Komparator 524 ARRIVAL SIGNAL, um anzugeben, dass das kurze Präambelsignal stark genug ist, um vom Signalankunftdetektor 200 erfasst zu werden.
Der Komparator 528 vergleicht die Zählung, die vom VALUE-Signal dargestellt wird, mit einer bestimmten Zählung, die von der Schwellenschaltung 526 ausgegeben wird. Wenn das VALUE-Signal zum Beispiel eine relativ kleine Anzahl von Phasensprüngen anzeigt, die dem PJ-Signal während einer oder mehrerer TW-Zeitspannen entsprechen, wo die kleine Anzahl von Zählungen weniger ist als der Wert, der von der Schwellenschaltung 526 ausgegeben wird, bestätigt der Komparator 528 FIRST PASS ARRIVAL SIGNAL, und als Antwort darauf erzeugt der Empfänger 100 ein Interruptsignal an die Host-MCU. Wenn der Komparator 528 keine Durchlasssignalankunft erfasst, könnte der Empfänger 100 eine Frequenz für einen nächsten Kanal abtasten oder könnte in einen niedrigen Leistungszustand (Ruhezustand) übergehen, während er damit fortfährt, nach FIRST PASS ARRIVAL SIGNAL Ausschau zu halten. Die Schwellenschaltung 526 gibt eine Zählung (TH4) aus, die höchstens so groß ist wie die Zählung, die von der Schwellenschaltung 522 ausgegeben wird (TH2). So bestätigt der Komparator 528 im Allgemeinen FIRST PASS ARRIVAL SIGNAL in weniger TW-Zeitspannen als der Komparator 524 ARRIVAL SIGNAL bestätigt.
6 stellt ein Zeitdiagramm 600 des Betriebs des Empfängers 100 von 1 dar, Die horizontale Achse stellt die Zeit in Nanosekunden dar, und die vertikale Achse stellt die Amplitude verschiedener Signale in Volt dar. Das Zeitdiagramm 600 stellt eine Wellenform 610 dar, die DEMODULATED SIGNAL entspricht. Die horizontale Achse stellt vier spezielle Zeitpunkte von Interesse dar, die mit „t₀“, „t₁“, „t₂“ und „t_N“ bezeichnet sind.
Wie in 6 dargestellt ist, stellt während der Zeitspanne von t₀ bis t₁ die Wellenform 610 das θ_IN-Signal dar, das von AWGN dominiert wird, wie von Gleichung [1] definiert. Der Phasensprungdetektor 300 zählt Phasensprünge der Wellenform 610 gemäß den Gleichungen [2] und [3], wenn der Wert der Wellenform 610 größer ist als der Schwellenwert, der von der Schwellenwertschaltung 310 ausgegeben wird. Jeder Phasensprung der Wellenform 610 ist als eine „Spitze“ zwischen Punkten V1 und V2 auf der vertikalen Achse dargestellt, wo der Wert der Spitze in v (t) größer ist als der Schwellenwert, der von der Schwellenwertschaltung 310 ausgegeben wird.
Während der Zeitspanne von t₁ bis t₂ und wiederholt durch den Zeitpunkt t_N, erfasst der Signalankunftdetektor 200 keine Phasensprungereignisse in der Wellenform 610. Während dieser Zeitspanne wird die Wellenform 610 nicht mehr von AWGN dominiert. Während der Zeitspanne von t₂ bis t_N stellt die Wellenform 610 ein gefiltertes, frequenzmoduliertes (FM) Zeitabhängigkeitssignal dar. Das gefilterte FM-Signal wird definiert durch die Gleichung: $S (t) = A_{s} \times (e^{- iwt + θ s (t)});$
Wobei „A_s“ die Amplitude des gefilterten FM-Signals ist und „θ_s“ die Phase des gefilterten FM-Signals ist.
Der Controller 240 antwortet auf die geringe Anzahl von Phasensprüngen (beispielsweise null Phasensprünge in 6) mit der Ausgabe des ARRIVAL-Signals, um anzugeben, dass das kurze Präambelsignal stark genug ist, um vom Detektor 200 erfasst zu werden.
7 stellt ein Zustandsdiagramm 700 des Controllers 510 von 5 dar. Das Zustandsdiagramm 700 zeigt drei Zustände von Interesse, einschließlich eines Add-Zustands 710, eines Freeze-Zustands 712 und eines Reset-Zustands 714.
Der Add-Zustand 710 weist auf: einen ersten Eingabeübergang bei einer Bedingung, die mit „PJ=1 DEV=1“ bezeichnet ist, einen zweiten Eingabeübergang bei einer Bedingung, die mit „PJ=1 DEV=1“ bezeichnet ist, einen ersten Ausgabeübergang bei einer Bedingung, die mit „PJ=1 DEV=1“ bezeichnet ist, und einen zweiten Ausgabeübergang bei einer Bedingung, die mit „PJ=0 DEV=0“ bezeichnet ist. Der Freeze-Zustand 712 weist auf: einen ersten Eingabeübergang vom Add-Zustand 710 bei der Bedingung „PJ=1 DEV=1“, einen zweiten Eingabeübergang bei der Bedingung „PJ=1 DEV=0“, einen ersten Ausgabeübergang zum Add-Zustand 710 bei der Bedingung „PJ=1 DEV=1“ und einen zweiten Ausgabeübergang bei der Bedingung „PJ=0 DEV=0“. Der Reset-Zustand 714 weist auf: einen ersten Eingabeübergang vom Add-Zustand 710 bei der Bedingung „PJ=0 DEV=0“, einen zweiten Eingabeübergang vom Freeze-Zustand 712 bei der Bedingung „PJ=0 DEV=0“, einen ersten Ausgabeübergang zum Add-Zustand 710 bei der Bedingung „PJ=1 DEV=1“ und einen zweiten Ausgabeübergang zum Freeze-Zustand 712 bei der Bedingung „PJ=1 DEV=0“.

TABELLE I zeigt Beispiele für Zustandsübergänge der Zustandsmaschine 514 für verschiedene Kombinationen der PJ-, DEV- und COUNT-Signale. Wenn der Gültigkeitszähler 516 einen niedrigen Zählerwert aufweist, beispielsweise ≤ 2, könnte die Zustandsmaschine 514 in den Reset-Zustand 714 übergehen, um Ungenauigkeiten, falsch Positive, Auslassungen oder Ausfälle der PJ- und DEV-Signale anzupassen. Auch wenn der Gültigkeitszähler 516 eine höhere Zählung aufweist, beispielsweise > 2, könnte die Zustandsmaschine 514 in einen Subtraktionszustand (im Diagramm 700 nicht dargestellt) oder in den Freeze-Zustand 712 übergehen, um vermutete Ungenauigkeiten oder Ausfälle der PJ- und DEV-Signale auszugleichen. Man beachte, dass die Zustandsmaschine 514 in der Lage ist, einen Wert 1 zu addieren und zu subtrahieren und dass sie auch andere Werte zum Gültigkeitszählers 516 addieren oder davon subtrahieren kann. Man beachte außerdem, dass die Zustandsmaschine 514, wie in Tabelle I dargestellt, in den Add-Zustand 710 übergeht, wenn die PJ- und DEV-Signale beide bestätigt werden, in den Freeze-Zustand 712 übergeht, wenn das PJ-Signal bestätigt wird und das DEV-Signal nicht bestätigt wird, und in den Reset-Zustand 714 oder den Subtraktionszustand übergeht, wenn die PJ- und DEV-Signale beide nicht bestätigt werden. TABELLE I

PJ- DEV- und VALUE-Signaleingabebedingung	Ausgabeübergang der Zustandsmaschine 514
PJ=0, DEV=0	Gültigkeitszähler 516 zurücksetzen (Ausgabeübergang auf Reset-Zustand 714)
PJ=0, DEV=0, VALUE > 2	1 vom Gültigkeitszähler 516 subtrahieren (Ausgabeübergang auf Subtraktionszustand (nicht dargestellt))
PJ=0, DEV=0, VALUE ≤ 2	Gültigkeitszähler 516 zurücksetzen (Ausgabeübergang auf Reset-Zustand 714)
PJ=0, DEV=1	1 vom Gültigkeitszähler 516 subtrahieren (Ausgabeübergang auf Subtraktionszustand)
PJ=0, DEV=1	Einen Wert vom Gültigkeitszähler 516 subtrahieren (Ausgabeübergang auf Subtraktionszustand)
PJ=1, DEV=0	Den Wert des Gültigkeitszählers 516 einfrieren (Ausgabeübergang auf Freeze-Zustand 712)
PJ=1, DEV= 1	1 zum Gültigkeitszähler 516 addieren (Ausgabeübergang auf Add-Zustand 710)
PJ=1, DEV=1	Einen Wert zum Gültigkeitszähler 516 addieren (Ausgabeübergang auf Add-Zustand 710)

8 stellt ein Zeitdiagramm 800 des Betriebs des Signalankunftdetektors 200 von 2 dar Die horizontale Achse stellt die Zeit in Nanosekunden dar, und die vertikale Achse stellt die Amplitude verschiedener Signale in Volt dar. Das Zeitdiagramm 800 stellt vier Wellenformen von Interesse und den Zählerschwellenwert TH2 als Bezugslinie dar, einschließlich einer Wellenform 810, die DEMODULATED SIGNAL entspricht, einer Wellenform 812, die dem PJ-Signal entspricht, einer Wellenform 814, die dem VALUE-Signal entspricht, bezeichnet mit „VALID COUNTER-VALUE“, einer Wellenform 816, die ARRIVAL SIGNAL entspricht. Die horizontale Achse stellt vier spezielle Zeitpunkte von Interesse dar, die mit „t₀“, „t₁“, „t₂“ und „t₃“ bezeichnet sind.
Wie in 8 dargestellt ist, entspricht die Wellenform 810 der Wellenform 610 von 6. Während der Zeitspanne von t0 bis t1 weist die Wellenform 812 eine relativ hohe Zahl von Phasensprüngen auf. Während des Zeitraums von t₁ bis t₂ und fortgesetzt über dem Zeitraum von t₂ bis t₃ enthält die Wellenform 812 gar keine Phasensprünge. Zum Beispiel erfasst der Gültigkeitszähler 516 während jeder „Stufe“ in der Wellenform 814, wobei jede Stufe eine Breite aufweist, die vom T_W-Signal definiert wird, keinerlei Phasensprünge in der Wellenform 812. Zur Zeitspanne t₃ bestätigt der Satz von Komparatoren 250 ARRIVAL SIGNAL, um anzuzeigen, dass er ein gewünschtes Signal erfasst hat, beispielsweise eine kurze Präambel, die der Erfassung von null Phasensprüngen in der Wellenform 812 entspricht.
So erreicht ein Empfänger, wie hierin beschrieben, eine schnelle Frequenzkonvergenz und spart Leistung, während er kurze Präambeln in einer relativ kurzen Zeitspanne zuverlässig erfasst. Der Empfänger-Signalankunftdetektor spricht gut auf einen Frequenzversatz an, daher kann AFC aufgeschoben werden, bis der Signalankunftdetektor das Präambelsignal erfasst hat. Der Digitalsignalprozessor weist einen Signalankunftdetektor auf, der ein Ankunftsignal auf Basis dessen ausgibt, dass eine Anzahl von Phasensprüngen kleiner ist als ein Schwellenwert innerhalb eines Fensters. In einer Ausführungsform verstärkt der Signalankunftdetektor die Signalankunfterfassung durch Kombinieren einer Phasensprungerfassung mit einer Frequenzabstimmungserfassung, wobei der Abweichungsdetektor ein Abweichungsübereinstimmungssignal auf Basis dessen ausgibt, dass ein Unterschied zwischen einer geringen erfassten Abweichung eines Phasenänderungssignals und einer starken erfassten Abweichung des Phasenänderungssignals kleiner ist als ein Schwellenwert. Der Signalankunftdetektor weist außerdem auf: einen Controller, der mit dem Phasensprungdetektor verbunden ist, um eine Anzahl von Phasensprüngen innerhalb eines Zeitfensters zu berechnen, und einen Komparator, um die Anzahl der Phasensprünge innerhalb des Fensters zu vergleichen, um ein Ankunftsignal auszugeben, wenn die Anzahl der Phasensprünge kleiner ist als ein zweiter Schwellenwert.
Der oben offenbarte Gegenstand ist als erläuternd, nicht als beschränkend anzusehen, und die beigefügten Ansprüche sollen sämtliche Modifikationen, Verbesserungen und andere Ausführungsformen, die in den wahren Bereich der Ansprüche fallen, abdecken. Zum Beispiel zeigen der Controller und die Komparatoren 500, wie in 5 dargestellt, eine Hardware-Implementierung der Zustandsmaschine 514. In anderen Ausführungsformen könnte die Zustandsmaschine 514 durch eine Folge von Programmschritten oder irgendeine Hardware-Funktion implementiert werden, die in der Lage ist, einen aktuellen Zustand als Antwort auf ein Ereignis oder eine Bedingung zu halten, und auch in der Lage ist, ausgelöst durch eine Ereignis oder eine Bedingung auf einen von einer finiten Anzahl anderer Zustände überzugehen.
Man beachte, dass die dargestellten Ausführungsformen eine kurze Präambel in einem alternierenden ...1010... -Muster erörtern, das mit dem M-Bus-Drahtloskommunikationsstandard kompatibel ist. In anderen Ausführungsformen könnte der Signalankunftdetektor 200 die Ankunft eines Signals eines anderen Typs erfassen, der mit einem anderen Kommunikationsprotokoll kompatibel ist. Zum Beispiel könne der Signalankunftdetektor 200 ein Signal erfassen, das ein längeres Präambelstück aufweist, das mit einem älteren Kommunikationsstandard kompatibel ist. Ebenso könnten die Schaltungen des Empfängers 100 bei unterschiedlichen Tastzyklen arbeiten, während sie die Ankunft der gewünschten Signale erfassen, um Leistung zu sparen.
Man beachte, dass in 2 und 5 der Phasensprungdetektor 220 das PJ-Signal an die Zustandsmaschine 514 ausgibt und der Abweichungsdetektor 230 das DEV-Signal an die Zustandsmaschine 514 ausgibt. In anderen Ausführungsformen könnte der Signalankunftdetektor 200 ein gewünschtes Signal beispielsweise nur unter Verwendung der PJ-Ausgabe erfassen, die vom Phasensprungdetektor 220 ausgegeben wird, und der Signalankunftdetektor 200 könnte ohne Abweichungsdetektor 230 implementiert sein.
Somit ist, soweit dies gesetzlich zulässig ist, der Bereich der vorliegenden Erfindung durch die breites mögliche Auslegung der folgenden Ansprüche und deren Äquivalente zu bestimmen und ist durch die vorangehende ausführliche Beschreibung nicht zu beschränken oder zu begrenzen.

Claims

Empfänger (100), aufweisend: einen Phasensprungdetektor (220, 300) zum Erfassen von Phasensprüngen in einem Eingangssignal, wobei ein Phasensprung einer Änderung der Phase in Höhe von mindestens einem ersten Schwellenwert entspricht; einen Controller (240, 510), der mit dem Phasensprungdetektor (220, 300) verbunden ist, um eine Anzahl von Phasensprüngen innerhalb einer oder mehrerer Zeitspannen zu berechnen; und einen Komparator (250, 520) zum Vergleichen der Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen und zum Ausgeben eines Ankunftsignals, wenn die Anzahl der Phasensprünge kleiner ist als ein zweiter Schwellenwert.
Empfänger (100) nach Anspruch 1, wobei der Komparator (250, 520) ferner ein Durchlass-Ankunftsignal ausgibt, wenn die Anzahl der Phasensprünge kleiner ist als ein dritter Schwellenwert, wobei der dritte Schwellenwert kleiner ist als der zweite Schwellenwert.
Empfänger (100) nach Anspruch 1, wobei der Phasensprungdetektor (220, 300) einen Phasensprungzähler (330) aufweist zum Zählen der Phasensprünge im Eingangssignal innerhalb der Zeitspanne.
Empfänger (100) nach Anspruch 1, wobei der Controller (240, 510) aufweist: einen Window-Timer (512) mit einem Ausgang zum periodischen Ausgeben eines Window-Zeitsignals; und einen Gültigkeitszähler (516) mit einer Inkrementeingang, einem Takteingang zum Empfangen des Window-Zeitsignals und einem Ausgang zum Ausgeben eines Werts, welcher der Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen gleich ist.
Empfänger (100) nach Anspruch 4, wobei der Controller (240, 510) aufweist: eine Zustandsmaschine (514), die mit dem Phasensprungdetektor (220, 300) verbunden ist, um den Wert des Gültigkeitszählers (516) als Antwort auf die Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen zu steuern.
Empfänger (100) nach Anspruch 4, wobei der Controller (240, 510) ferner aufweist: eine Zustandsmaschine (514), die mit dem Phasensprungdetektor (220, 300) verbunden ist, um den Wert des Gültigkeitszählers (516) als Antwort auf die Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen und den Wert des Gültigkeitszählers (516) zu steuern.
Empfänger (100) nach Anspruch 4, wobei der Controller (240, 510) aufweist: eine Zustandsmaschine (514), die mit dem Phasensprungdetektor (220, 300) verbunden ist, um als Antwort auf die Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen eine Zahl vom Wert des Gültigkeitszählers (516) zu subtrahieren, und wobei der Wert des Gültigkeitszählers (516) größer ist als eine vorgegebene Zahl.
Empfänger (100) nach Anspruch 4, wobei der Controller (240, 510) aufweist: eine Zustandsmaschine (514), die mit dem Phasensprungdetektor (220, 300) verbunden ist, um den Gültigkeitszähler (516) als Antwort auf die Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen zurückzusetzen, und wobei der Wert des Gültigkeitszählers (516) kleiner ist als eine vorgegebene Zahl.
Empfänger (100) nach Anspruch 1, ferner umfassend: einen Abweichungsdetektor (230, 400) zum Ausgeben eines Abweichungsübereinstimmungssignals als Antwort auf einen Unterschied zwischen einer niedrigen erfassten Abweichung eines Phasenänderungssignals des Eingangssignals und einer hohen erfassten Abweichung des Phasenänderungssignals in einer vorgegebenen Zeitspanne, wobei der Controller (240, 510) ferner auf das Abweichungsübereinstimmungssignal anspricht, um die Zahl der Phasensprünge in der einen oder den mehreren Zeitspannen zu berechnen.
Empfänger (100), aufweisend: einen Analogempfänger (110) mit einem Eingang zum Empfangen eines Hochfrequenz- (HF-) Signals und einem Ausgang zum Ausgeben eines digitalen Zwischenfrequenzsignals; und einen Digitalprozessor (124) mit einem Eingang zum Empfangen des digitalen Zwischenfrequenzsignals und einem Ausgang zum Ausgeben eines demodulierten Signals, umfassend: einen Signalankunftdetektor (200) mit einem Ausgang zum Ausgeben eines Ankunftsignals und/oder eines Durchlass-Ankunftsignals, wobei der Signalankunftdetektor (200) das Ankunftsignal als Antwort darauf ausgibt, dass eine Anzahl von Phasensprüngen im digitalen Zwischensignal innerhalb einer oder mehrerer Zeitspannen kleiner ist als ein erster Schwellenwert, und wobei der Signalankunftdetektor (200) das Durchlass-Ankunftsignal als Antwort darauf ausgibt, dass eine Anzahl von Phasensprüngen innerhalb einer oder mehrerer Zeitspannen kleiner ist als ein zweiter Schwellenwert; und einen Demodulator (260), der auf das Ankunftsignal anspricht, um das digitale Zwischenfrequenzsignal zu modulieren.
Empfänger (100) nach Anspruch 10, wobei der Demodulator (260) eine automatische Frequenzkompensation (AFC) an einer Präambel eines Pakets des HF-Signals als Antwort auf das Ankunftsignal initiiert.
Empfänger (100) nach Anspruch 10, wobei der Empfänger (100) als Antwort darauf, dass der Signalankunftdetektor (200) kein Ankunftsignal und/oder Durchlass-Ankunftsignal in der einen oder den mehreren Zeitspannen erfasst, in einen Ruhemodus eintritt.
Empfänger (100) nach Anspruch 10, wobei der Demodulator (260) eine Bit-Takt-Wiederherstellung (BCR) an einer Präambel eines Pakets des HF-Signals als Antwort auf das Ankunftsignal initiiert.
Empfänger (100) nach Anspruch 10, wobei der Empfänger (100) eine Empfangsfrequenz als Antwort auf das Ankunftsignal und/oder das Durchlass-Ankunftsignal modifiziert.
Empfänger (100) nach Anspruch 10, wobei das HF-Signal eine Meter-Bus- (M-Bus-) kompatible kurze Präambel eines Pakets des HF-Signals umfasst.
Empfänger (100) nach Anspruch 10, wobei der Signalankunftdetektor (200) umfasst: einen Window-Timer (512) mit einem Ausgang zum periodischen Ausgeben eines Window-Time-Signals als Antwort auf eine Anzahl von Bit-Zeiten einer Präambel eines Pakets des HF-Signals.
Verfahren, umfassend: Empfangen eines Eingangssignals; Bestimmen einer Anzahl von Phasensprüngen in einem Zwischenfrequenzsignal in einer oder mehreren Zeitspannen, wobei ein Phasensprung einer Phasenänderung in Höhe von mindestens einem Schwellenwert entspricht; und Vergleichen der Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen mit einem zweiten Schwellenwert, und Ausgeben eines Ankunftsignals, wenn die Anzahl der Phasensprünge kleiner ist als der zweite Schwellenwert, und/oder eines Durchlass-Ankunftsignals, wenn die Anzahl der Phasensprünge kleiner ist als ein dritter Schwellenwert.
Verfahren nach Anspruch 17, wobei das Empfangen des Eingangssignals umfasst: Empfangen eines Hochfrequenz- (HF-) Signals; und Umwandeln des HF-Signals in eine andere Frequenz, um ein Zwischenfrequenzsignal als das Eingangssignal auszugeben.
Verfahren nach Anspruch 17, wobei das Bestimmen der Anzahl der Phasensprünge ferner umfasst: Zählen der Anzahl der Phasensprünge auf Basis sowohl eines Phasensprungsignals als auch eines Abweichungssignals, Bilden des Phasensprungsignals und des Abweichungssignals unter Verwendung verschiedener Schwellenwerte und Modifizieren der Zählung auf Basis des Phasensprungsignals und des Abweichungssignals.
Verfahren nach Anspruch 19, wobei das Bestimmen der Anzahl der Phasensprünge ferner umfasst: Einfrieren eines Werts der Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen als Antwort auf ein Abweichungsübereinstimmungssignal.