DE102014104524A1

DE102014104524A1 - Empfänger mit der Fähigkeit zur Erfassung von Frequenzabweichungen und Verfahren dafür

Info

Publication number: DE102014104524A1
Application number: DE102014104524.6A
Authority: DE
Inventors: Hendricus De Ruijter; Wentao Li
Original assignee: Silicon Laboratories Inc
Current assignee: Silicon Laboratories Inc
Priority date: 2013-10-02
Filing date: 2014-03-31
Publication date: 2015-04-02
Anticipated expiration: 2034-04-01
Also published as: DE102014104524B4; US20150092586A1; GB2518924B; US9736709B2; GB2518924A; GB201406118D0

Abstract

Ein Empfänger weist einen analogen Empfänger und einen digitalen Prozessor auf. Der analoge Empfänger weist einen Eingang, um ein Hochfrequenz(HF)-Signal zu empfangen, und einen Ausgang auf, um ein digitales Zwischenfrequenzsignal auszugeben. Der digitale Prozessor weist einen Eingang, um das digitale Zwischenfrequenzsignal zu empfangen, und einen Ausgang aus, um digitale Symbole auszugeben. Der digitale Prozessor misst die Peak-zu-Peak-Frequenzabweichung des digitalen Zwischenfrequenzsignals und führt eine digitale Signalverarbeitungsfunktion an dem digitalen Zwischenfrequenzsignal durch, um die digitalen Symbole auf Basis der so gemessenen Peak-zu-Peak-Frequenzabweichung auszugeben.

Description

GEBIET DER OFFENBARUNG
Die vorliegende Erfindung betrifft allgemein Empfänger und genauer einen Empfänger für drahtlose Kommunikationssignale, wie mehrstufige Frequenzumtastungssignale (MFSK-Signale).
ALLGEMEINER STAND DER TECHNIK
Drahtlose HF-Empfänger werden in einer großen Vielfalt von Anwendungen verwendet, beispielsweise in intelligenten Messgeräten, Fernsteuerungen, Haussicherungs und -alarmanlagen, Telemetrie, Garagen- und Töröffnern, Funkschlüsseln und dergleichen. Wie hierin verwendet, bedeutet „Hochfrequenz”-Signal ein elektrisches Signal, das nützliche Informationen überträgt und eine Frequenz von etwa 3 Kilohertz (kHz) bis zu Tausenden von Megahertz (GHz) aufweist, und zwar unabhängig von dem Medium, über das ein solches Signal übertragen wird. Somit kann ein HF-Signal über die Luft, leeren Raum, ein Koaxialkabel, ein faseroptisches Kabel usw. übertragen werden.
Ein häufiger Typ eines HF-Empfängers ist ein Frequenzumtastungs-Empfänger (FSK-Empfänger), der mit den von der Industrie, der Wissenschaft auf der Medizin genutzten (ISM) Funkbändern im Bereich von 119 bis 1050 Megahertz (MHz) kompatibel ist. ISM-Funkbänder sind Teile des Funkspektrums, die international für die Nutzung der HF-Energie für industrielle, wissenschaftliche und medizinische Zwecke und nicht für Kommunikationszwecke reserviert sind. Ein Signalisierungssystem, das FSK nutzt, ist der Meter-Bus (MBUS) Standard, Nr. EN 13757-4. Der konzipierte MBUS-2013-Standard definiert einen Modus, den sogenannten Modus N, der Daten unter Verwendung von vierstufiger Gauss'scher Frequenzumtastung (4GFSK) kodiert. Außerdem bietet der konzipierte MBUS-2013 eine große Frequenztoleranz von ± 30%. Die Verwendung von vier Stufen mit einer breiten Frequenztoleranz erschwert die Symbolbestimmung.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird besser verständlich, und ihre zahlreichen Merkmale und Vorteile werden für den Fachmann deutlich, wenn man die begleitenden Zeichnungen betrachtet, in denen:
1 ein Teil-Blockdiagramm und eine Teil-Skizze eines Empfängers gemäß einer Ausführungsform ist;
2 ein Blockdiagramm eines Symboldecoders ist, der in einem digitalen Prozessor von 1 gemäß einer Ausführungsform verwendet werden kann;
3 ein Blockdiagramm eines Abweichungsdecoders von 2 ist;
4 ein Zeitverlaufsdiagramm der Signale ist, die vom Empfänger von 1 empfangen werden;
5 ein Zeitverlaufsdiagramm des Betriebs eines nicht kompensierten 4GFSK-Symboldecoders ist;
6 ein Zeitverlaufsdiagramm des Betriebs des 4GFSK-Symboldecoders von 2 ist;
7 ein Blockdiagramm eines Symboldecoders ist, der im digiatalen Prozessor von 1 verwendet werden kann, gemäß einer anderen Ausführungsform; und
8 ein Blockdiagramm des Intersymbol-Interferenzfilters von 7 ist.
In der folgenden Beschreibung zeigt die Verwendung der gleichen Bezugszeichen in verschiedenen Zeichnungen ähnliche oder identische Gegenstände an. Solange nichts anderes angegeben ist, beinhaltet das Wort „verbunden” und seine assoziierten Verbformen sowohl eine direkte Verbindung als auch eine indirekte elektrische Verbindung durch in der Technik bekannte Einrichtungen, und solange nichts anderes angegeben ist, impliziert jede Beschreibung einer direkten Verbindung auch alternative Ausführungsformen, die geeignete Formen einer indirekten elektrischen Verbindung nutzen.
AUSFÜHRLICHE BESCHREIBUNG
1 ist ein Teil-Blockdiagramm und eine Teilskizze eines Empfängers 100 gemäß einer Ausführungsform. Der Empfänger 100 weist allgemein einen analogen Empfänger 110, eine Digitalkanalschaltung 120, einen Serial Peripheral Interface (SPI) Controller 130), der mit „SPI” bezeichnet ist, und eine Antenne 140 auf.
Der analoge Empfänger 110 weist einen Verstärker 112 für niedriges Rauschen, der mit „LNA” bezeichnet ist, eine Mehrzahl von Filtern und Mischern 114, eine Mehrzahl von Gain-Verstärkern 116, die mit „PGAs” bezeichnet sind, und einen Analog-Digital-Wandler (ADC) 118 auf. Der LNA 112 weist einen Eingang, um ein mit „HF” bezeichnetes Frunkfrequenz-Broadcast-Signal zu empfangen, und einen Ausgang auf. Die Mehrzahl von Filtern und Mischern 114 verfugt über einen ersten Eingang, der mit dem Ausgang des LNA 112 verbunden ist, einen zweiten Eingang, der mit einem Ausgang einer (nicht dargestellten) Phasenregelschleife verbunden ist, um ein lolcalen Oszillatorsignal zu empfangen, und einen ersten Ausgang, um eine mit „I” bezeichnete phasengleiche Zwischenfrequenz (IF) auszugeben, und einen zweiten Ausgang, um eine mit „Q” bezeichnete Quadratur-IF auszugeben. Jeder von den PGAs 116 verfügt über einen ersten Eingang, der mit dem ersten Ausgang der mehreren Filter und Mischer 114 verbunden ist, um das I-Signal zu empfangen, und einen zweiten Eingang, der mit dem zweiten Ausgang der Mehrzahl von Filtern und Mischern 114 verbunden ist, um das Q-Signal zu empfangen, einen ersten Ausgang und einen zweiten Ausgang. Der ADC 118 verfügt über einen ersten Eingang, der mit dem ersten Ausgang mehrerer PGAs 116 verbunden ist, einen zweiten Eingang, der mit dem zweiten Ausgang mehrerer PGAs 116 verbunden ist, und einen Ausgang, um einen Satz von Signalen auszugeben, die mit „DIGITAL I, Q” bezeichnet sind.
Die Digitalkanalschaltung 120 weist einen Modulator-Demodulator First-in, First-out-Puffer 122, der mit „MODEM FIFO” bezeichnet ist, und einen digitalen Prozessor 124 auf. Der MODEM FIFO 122 ist mit dem SPI-Controller 130 verbunden. Der digitale Prozessor 124 weist einen Eingang, der mit dem Ausgang des ADC 118 verbunden ist, um die DIGITAL I, Q-Signale zu empfangen, und einen bidirektionalen Port auf.
Der SPI-Controller 130 ist mit dem MODEM FIFO 122 verbunden, weist einen ersten Eingang auf, der mit dem Ausgang des digitalen Prozessors 124 verbunden ist, ist mit einem digitalen Prozessor 124 verbunden und ist für die Verbindung mit einem Satz von SPI-Peripheriegeräten (nicht dargestellt) ausgelegt.
Eine Antenne 140 ist mit dem Eingang des LNA 112 verbunden und gibt das HF-Signal an diesen aus.
Im Betrieb empfangt der LNA 112 das HF-Signal von der Antenne 140 und gibt ein verstärktes internes Signal an Filter und Mischer 114 aus. In einer Ausführungsform unterstützt der Empfänger 100 den konzipierten MBUS-2013-Standard, einschließlich eines Modus N, der eine vierstufige Gauss'sche Frequenzumtastung (4GFSK) verwendet. Ein lokaler Oszillator im Empfänger 100 (nicht dargestellt) sorgt für das Mischen von Signalen für Filter und Mischer 114. Die Filter und Mischer 114 wandeln das verstärkte interne Signal in phasengleiche (I) und Quadratur (Q) Komponenten mit einer niedrigen IF um und filtern dann die I- und Q-Signale entsprechend Tiefpassfiltern, die Frequenzen oberhalb der ausgewählten IF zurückweisen. Die Signalpegel werden in PGAs 116 angepasst, die bekannte AGC-Techniken verwenden. Der ADC 118 wandelt die Ausgaben der PGAs 116 in die DIGITAL I, Q-Signale um.
DEr MODEM FIFO 122 wandelt Daten über den SPI-Controller 130 um, beispielsweise mit einer nicht dargestellten Host-Mikrocontrollereinheit (MCU), sammelt empfangene Daten in einem FIFO-Puffer, speichert Sendedaten im FIFO-Puffer. DEr MODEM FIFO 122 ist ein 128 Kilobyte (kB) FIFO, der verschiedene Konfigurationen unterstützt. In einer Konfiguration arbeitet der MODEM FIFO 122 als 64 kB Sende-FIFO und als 64 kB Empfangs-FIFO. In einer anderen Konfiguration arbeitet der MODEM FIFO 122 als 128 kB Empfangs-FIFO. In einer weiteren Konfiguration arbeitet der MODEM FIFO 122 als 128 kB Sende-FIFO. Der digitale Prozessor 124 verarbeitet die DIGITAL I, Q-Signale in der digitalen Domäne, um FM-Signale in verschiedenen Formaten, einschließlich 4GFSK-Symbolen, über der gesamten Frequenztoleranz des MBUS-2013 zuverlässig zu erfassen, und zwar auf eine Weise, die nachstehend näher beschrieben ist.
2 zeigt in Form eines Blockdiagramms einen Symboldecoder 200, der im digitalen Prozessor 124 von 1 gemäß einer Ausführungsform verwendet werden kann. Der Symboldecoder 200 weist einen Coordinate Rotation Digital Computer („CORDIC”) 210, einen Phasendifferentiator 220, einen Abweichungsdetektor 230, einen Slicing-Stufenrechner 240 und einen Slicer 250 auf. Der CORDIC 210 weist einen Eingang, um die digitalen l- und Q-Signale vom ADC 118 zu empfangen, und einen Ausgang auf, um ein Signal auszugeben, das mit „θ_IN” bezeichnet ist. Der Phasendifferenzierer 220 weist einen Eingang, der mit dem Ausgang des CORDIC 210 verbunden ist, um das θ_IN Signal zu empfangen, und einen Ausgang auf, der ein Signal ausgibt, das mit „FM DEMOD OUT” bezeichnet ist. Der Abweichungsdetektor 230 verfügt über einen Eingang, der mit dem Ausgang des Phasendifferenzierers 220 verbunden ist, um das Signal FM DEMOD OUT zu empfangen, einen Steuereingang, um ein mit „T_W” bezeichnetes Steuersignal zu empfangen, und einen Ausgang, um ein Signal zu empfangen, das mit „F_PPMEASURED” bezeichnet ist. Der Slicing-Stufenrechner 240 verfügt über einen ersten Eingang, der mit dem Ausgang des Abweichungsdetektors 230 verbunden ist, einen zweiten Eingang, um ein Signal zu empfangen, das mit „F_PPNOMINAL” bezeichnet ist, einen dritten Eingang, um einen Satz von Signalen zu empfangen, die mit „NOMINAL SLICING LEVELS” bezeichnet sind, und einen Satz von Signalen, die mit „ADJUSTED Slicing-StufenS” bezeichnet sind. Der Slicer 250 verfügt über einen ersten Eingang, der mit dem Ausgang des Phasendifferenzierers 220 verbunden ist, einen zweiten Eingang, der mit dem Ausgang des Slicing-Stufenrechners 240 verbunden ist, und einen Ausgang, um ein Signal mit der Bezeichnung „M-GFSK SYMBOLS” auszugeben.
Im Betrieb bildet der Symboldecoder 200 einen Teil des digitalen Prozessors 124, der abwärtsgewandelte digitale l- und Q-Signale empfängt, und in einem unterstützten Modus gibt der Empfänger 100 GFSK-Symbole in einem von vier Zuständen aus. Der CORDIC 210 berechnet eine Phase der DIGITAL I, Q-Signale und gibt ein Signal θ_IN an den Phasendifferenzierer 220 aus. Der Phasendifferenzierer 220 gibt als Antwort auf die Änderungsrate von θ_IN das Signal FM DEMOD OUT an den Abweichungsdetektor 230 aus. Das Signal FM DEMOD OUT weist eine Amplitude auf, die proportional ist zur Änderungsrate von θ_IN über einer Symbolzeitlänge. In der Ausführungsform, die in 2 dargestellt ist, ist der Abweichungsdetektor 230 verantwortlich für eine Aktivierung des T_W-Steuersignals, um die Peak-zu-Peak-Frequenzabweichung F_PPMEASURED während eines Zeitraums zu messen, der vom Signal T_W definiert wird. Der digitale Prozessor 124 aktiviert TW während eines Teils des Vorwortzeitraums, da die Vorwortsymbole sowohl der höchsten Frequenzabweichung als auch der niedrigsten Frequenzabweichung entsprechen. F_PPMEASURED ist somit ein Maß für die tatsächliche Frequenzabweichung innerhalb der festgelegten Toleranz. Der Slicing-Stufenrechner 240 passt die NOMINAL SLICING LEVELS als Antwort auf F_PPMEASURED auf eine Weise an, die nachstehend näher beschrieben ist.
Der Slicer 250 stellt fest, welches von den möglichen Frequenzverschiebungssymbolen vom FM DEMOD OUT Signal angegeben wird, beispielsweise welches von vier Frequenzverschiebungssymbolen für 4GFSK angezeigt wird. Im konzipierten MBUS-213-Standard wird die zulässige Frequenzabweichung mit einer 30%-igen Toleranz angegeben. Anders ausgedrückt kann die Frequenzabweichung im Bereich zwischen 70% und 130% der nominalen Frequenzabweichung liegen. Im 4GFSK-Empfangsmodus (als N2g-Modus bekannt) führt dieser Fehler zum Schließen eines Auges und schließlich zu einem Fehlschlag der Dekodierung der richtigen 4GFSK-Symbole. Jedoch erfasst der Abweichungsdetektor 230 die Frequenzabweichungsbereiche während des Vorworts, und der Slicing-Stufenrechner 240 passt die Slicing-Stufen, die verwendet werden, um die Frequenzverschiebungen zu trennen, dementsprechend an. Somit sorgt der Symboldekoder 200 für eine robuste und exakte Dekodierung von 4GFSK-Symbolen.
In anderen Ausführungsformen kann das oben beschriebene Verfahren in anderen Kommunikationssystemen verwendet werden, wo mehr als zwei Frequenzen verwendet werden. Diese Systeme nutzen eine Modulationstechnik, die allgemein als mehrstufige Frequenzumtastung (MFSK) bekannt ist. Ein Beispiel währe 8GFSK, wo acht Frequenzen verwendet werden, um log₂(8) = 3 Bits zu kodieren, und wo 8 – 1 = 7 verschiedene Slicing-Stufen verwendet werden.
3 zeigt ein Blockdiagramm, das den Abweichungsdetektor 230 von 2 darstellt. Der Abweichungsdetektor 230 weist ein Filter 310, ein hohes Halteregister 320, das als „HIGH HOLD” bezeichnet ist, ein tiefes Halteregister 330, das als „LOW HOLD” bezeichnet ist, und einen Subtrahierer 340 auf. Das Filter 310 weist einen Eingang zum Empfangen des Signals FM DEMOD OUT und einen Ausgang auf. Das hohe Halteregister 320 weist einen ersten Eingang, der mit dem Ausgang des Filters 310 verbunden ist, einen zweiten Eingang zum Empfangen des Signals T_W und einen Ausgang auf. Das tiefe Halteregister 330 weist einen ersten Eingang, der mit dem Ausgang des Filters 310 verbunden ist, einen zweiten Eingang zum Empfangen des Signals T_W und einen Ausgang auf. Der Subtrahierer 340 weist einen ersten, mit „+” bezeichneten Eingang, der mit dem Ausgang des hohen Halteregisters 320 verbunden ist, einen zweiten, mit „–” bezeichneten Eingang, der mit dem Ausgang eines tiefen Halteregisters 330 verbunden ist, und einen Ausgang auf.
Das Filter 310 empfängt das Signal FM DEMOD OUT und filtert es, so dass das hohe Halteregister 320 und das tiefe Halteregister 330 die hohen und niedrigen Werte, die während eines Zeitfensters erscheinen, ordnungsgemäß aktualisieren können (durch eine Logik, die in 3 nicht dargestellten ist). Somit vergrößert oder verkleinert die Logik die Werte im hohen Halteregister 320 und im tiefen Halteregister 330, wenn das Filter 310 einen Wert liefert, der den vorherigen Wert, der vom hohen Halteregister 320 und vom tiefen Halteregister 330 gespeichert worden ist, über- oder unterschreitet, innerhalb eines Zeitraums T_W. T_W definiert ein Zeitfenster, und die Deaktivierung des T_W-Signals bewirkt, dass das hohe Halteregister 320 und das tiefe Halteregister 330 die Aktualisierung unterbrechen und ihre Werte einfrieren. Der Subtrahierer 340 bestimmt F_PPMEASURED als die Differenz zwischen einer gemessenen Hochfrequenzabweichung und einer gemessenen Tieffrequenzabweichung nach dem Zeitraum T. Der Wert F_PPMEASURED zeigt eine Peak-zu-Peak-Abweichung an. Diese Messung ist unempfindlich gegenüber einer Phasenverschiebung, so dass die Abweichungsmessung erhalten werden kann, bevor eine automatische Frequenzkompensierung (AFC) zugelassen wird.
Wie bereits gesagt, aktiviert der digitale Prozessor 124 das T_W-Signal während des Vorwortzeitraums, in dem das Vorwort ein Muster von Symbolen beinhaltet, die der höchsten Frequenz und der niedrigsten Frequenz entsprechen. Die Differenz ist ein Maß für die „äußere Abweichung” und kann verwendet werden, um sämtliche Slicing-Stufen außer der mittleren Stufe zu skalieren. T_W kann auf einen angemessenen Wert eingestellt werden, z. B. auf die Dauer von zwei Bits oder länger. Darüber hinaus ist es in anderen Ausführungsformen möglich, eine größere Genauigkeit zu erreichen, indem man mehrere Werte abtastet und eine Durchschnittsbildung des Filterausgangsgeräusches durchführt.
Beim 4GFSK beinhaltet das Vorwortmuster das höchste Frequenzsymbol (10) und das niedrigste Frequenzsymbol (00), das hohe Halteregister 320 und das tiefe Halteregister 330 zeigen die aktuellen Frequenzabweichungen zwischen den höchsten und niedrigsten Symbolfrequenzverschiebungen an. Der Slicing-Stufenrechner 240 bestimmt das Verhältnis zwischen der gemessenen Frequenzabweichung (F_PPMEASURED) und der nominalen Peak-zu-Peak-Frequenzabweichung (F_PPNOMINAL) und passt die nominalen Slicing-Stufen, die diesen Faktor verwenden, an, um die ADJUSTED Slicing-Stufen auszugeben. Mathematisch wird diese Beziehung folgendermaßen ausgedrückt:
4 zeigt ein Zeitverlaufsdiagramm 400 für Signale, die vom Empfänger von 1 empfangen werden. Die horizontale Achse stellt die Zeit in Nanosekunden dar, und die vertikale Achse stellt die Amplitude verschiedener Signale in Volt dar. Das Zeitverlaufsdiagramm 400 stellt eine Wellenform 410 dar, die dem Signal FM DEMOD OUT entspricht. Die horizontale Achse stellt vier bestimmte Zeitpunkte von Interesse dar, die mit „t₀”, „t₁”, „t₂” und „t_N” bezeichnet sind.
Wie in 4 dargestellt ist, ist der Zeitraum von t₀ bis t₁ ein Zwischen-Frame-Zeitraum, und während dieses Zeitraums wird das DEMODULATED SIGNAL durch additives weißes Gauss'sches Rauschen (AWGN) dominiert. Der Zeitraum ist gekennzeichnet durch abrupte Änderungen der Amplitude, die diskontinuierlichen Änderungen der Frequenz entsprechen, die als „Phasenklicks” bezeichnet werden.
Insbesondere während des Zeitraums nach t₁ und fortdauernd über den Zeitraum t_N wird die Wellenform 410 nicht mehr von AWGN dominiert, sondern beinhaltet statt dessen eine zeitvariante Wellenform. Der digitale Prozessor 124 erfasst den Start des Vorwortzeitraums beispielsweise durch Erfassen des Fehlens von Phasenklicks, die charakteristisch sind for demoduliertes AWGN. Der digitale Prozessor 124 aktiviert anschließend den Abweichungsdetektor 230 und den Slicing-Stufenrechner 240, um die Slicing-Stufen für den Empfang eines Maus-2013-Rahmens anzupassen. Die Erfassung des Starts des Vorwortes und die Abweichungserfassung können parallel ablaufen, so dass bei Erfassung des Vorwortes die Slicer-Schwellenwerte sofort danach geändert werden können, was hilfreich ist, wenn die Länge des Vorwortes kurz ist.
5 zeigt ein Zeitverlaufsdiagramm 500 für den Betrieb eines unkompensierten 4GFSK-Symboldekoders. In 5 stellt die horizontale Achse die Zeit in Symbolzeitlängen (Ts) dar, und die vertikale Achse stellt die Frequenzabweichung in Kilohertz (kHz) dar. Ebenfalls entlang der vertikalen Achse dargestellt sind normalisierte Werte, bei denen die Peak-zu-Peak-Frequenzabwiechung F_DEV von +1 bis –1 reicht. Für ein 4GFSK-System, das zwei Bits als eine von vier Frequenzen kodiert, sind die Frequenzen gleichmäßig beabstandet, so dass die hohe Frequenz bei einer normalisierten Abweichung von +1 liegt, die mittlelhohe Frequenz bei einer normalisierten Abweichung von etwa +0,33 liegt, die mitteltiefe Frequenz bei einer normalisierten Abweichung von etwa –0,33 liegt und die tiefe Frequenz bei einer normalisierten Abweichung von –1 liegt.
5 zeigt drei Sätze von Wellenformen, einschließlich eines Wellenformsatzes 510, der einer 70%-igen Frequenzabweichung entspricht, eines Wellenformsatzes 520, der einer nominalen Frequenzabweichung entspricht, und eines Wellenformsatzes 530, der einer 130%-igen Abweichung entspricht. Ein bestimmter Zeitpunkt, der mit 0 Symbolzeitlängen bezeichnet ist, entspricht einem Übergang zwischen einem vorangehenden Symbol und einem nachfolgenden Symbol. Das vorangehende Symbol ist zwischen –1,0 und 0 Symbolzeitlängen dargestellt, und das nachfolgende Symbol bginnt bei 0 Symbolzeitlängen. Bei etwa –0,5 Symbolzeitlängen erreicht das vorangehende Symbol seine gewünschte Frequenz und wird in einer von vier Frequenzen kodiert, die im Wellenformsatz 510 als Abweichungen 512, 514, 516 und 518 dargestellt werden, im Wellenformsatz als Abweichungen 522, 524, 526 und 528 dargestellt werden und im Wellenformsatz 530 als Abweichungen 532, 534, 536 und 538 dargestellt werden. 5 zeigt drei Slicing-Stufen, eine ersten Slicing-Stufe, die mit „F1” bezeichnet ist und die verwendet wird, um zwischen einer hohen Frequenz und einer mittelhohen Frequenz zu unterscheiden, eine zweite Slicing-Stufe, die mit „F2” bezeichnet ist und die verwendet wird, um zwischen der mittelhohen Frequenz und einer mitteltiefen Frequenz zu unterscheiden, und eine dritte Slicing-Stufe, die mit „F3” bezeichnet ist und die verwendet wird, um zwischen der mitteltiefen Frequenz und einer tiefen Frequenz zu unterscheiden. Wie dargestellt, können im Wellenformsatz 520 F1, F2 und F3 so eingestellt sein, dass sie die Mitte oder das „Auge” der nominalen Frequenzabweichungen treffen.
Jedoch kann das Einstellen der Frequenzabweichungen für die nominalen Level dazu führen, dass das Symbol nicht korrekt dekodiert werden kann. Im Wellenformsatz 510 liegt F1 unmittelbar unterhalb der Abweichung 512, bei der es sich um die höchste Frequenzabweichung im Wellenformsatz 510 handelt, und F3 liegt unmittelbar oberhalb der tiefsten Frequenzabweichung. Das Fehlen eines Abstands führt unter realen Bedingungen zu Fehlern, wie Rauschen, Takt-Jitter usw. Ebenfalls liegt im Wellenformsatz 530 F1 unmittelbar oberhalb der Abweichung 534, bei der es sich um die mittelhohe Frequenzabweichung handelt, und F3 liegt unmittelbar unterhalb der Abweichung 536, bei der es sich um die mitteltiefe Frequenzabweichung handelt. Wiederum bewirkt das Fehlen eines Abstandes unter realen Bedingungen Fehler, wie Rauschen, Takt-Jitter usw.
6 zeigt ein Zeitverlaufsdiagramm für den Betrieb eines Symboldekoders 200 von 2. Wie 5 zeigt 6 drei Sätze von Wellenformen, einschließlich eines Wellenformsatzes 610, der einer 70%-igen Frequenzabweichung entspricht, eines Wellenformsatzes 620, der einer nominalen Frequenzabweichung entspricht, und eines Wellenformsatzes 630, der einer 130%-igen Abweichung entspricht. Die horizontalen und vertikalen Achsen sind benannt und bezeichnet wie in 5. Jedoch stellt 6 eine Anpassung der nominalen Slicing-Stufen druch Messen von tatsächlichen Frequenzabweichungen während des Vorworts dar wie oben mit Bezug auf 2 beschrieben. Wie aus 6 ersichtlich ist, werden die Slicing-Stufen F1 und F3 mit dem 70%-Faktor angepasst, der an den Wellenformsatz 610 angelegt wird, so dass sie nun im „Auge” liegen und somit ihre entsprechenden Symbol-Stufen exakt unterscheiden. Ebenso werden Slicing-Stufen F1 und F3 durch den 130%-Faktor angepasst, der an den Wellenformsatz 630 angelegt wird, so dass sie nunmehr im „Auge” liegen und somit ihre entsprechenden Symbol-Stufen exakt unterscheiden.
7 ist ein Blockdiagramm, das einen Symboldekoder 700 darstellt, der im digitalen Prozessor von 1 gemäß einer anderen Ausführungsform verwendet werden kann. Der Symboldekoder 700 weist einen CORDIC 710, einen Phasendifferenzierer 720, einen Abweichungsdetektor 730, einen Koeffizientenrechner 740, ein Zwischensymbol-Interferenz(ISI)-Filter 750 und einen Slicer 760 auf. CORDIC 710 weist einen Eingang zum Empfangen der digitalen I- und Q-Signale vom ADC 118 und einen Ausgang auf, der das Signal θ_IN ausgibt. Der Phasendifferenzierer 720 weist einen Eingang, der mit dem Ausgang des CORDIC 710 verbunden ist, um das θ_IN-Signal zu empfangen, und einen Ausgang zum Ausgeben des Signals FM DEMOD OUT auf. Der Abweichungsdetektor 730 weist einen Eingang, der mit dem Ausgang des Phasendifferenzierers 220 verbunden ist, um das Signal FM DEMOD OUT zu empfangen, einen Steuereingang, um das T_W-Signal zu empfangen, und einen Ausgang auf. Der Koeffizientenrechner 740 weist einen Eingang, der mit dem Ausgang des Abweichungsdetektors 730 verbunden ist, und einen Ausgang zum Ausgeben eines mit „K” bezeichneten Koeffizienten auf. Das ISI-Filter 750 weist einen Signaleingang, der mit dem Ausgang des Phasendifferenzierers 720 verbunden ist, einen Koeffizienteneingang, der mit dem Ausgang des Koeffizientenrechners 740 verbunden ist, und einen Ausgang auf. Der Slicer 760 weist einen Eingang, der mit dem Ausgang des ISI-Filters 750 verbunden ist, und einen Ausgang auf, um die M-GFSK SYMBOLS auszugeben.
Im Betrieb bildet der Symboldekoder 700 einen Teil eines digitalen Prozessors 124, der abwärtsgewandelte digitale l- und Q-Signale empfängt, und in einem unterstützten Modus gibt der Empfänger 100 GFSK-Symbole in einem von vier Zuständen aus. Der Symboldekoder 700 arbeitet ähnlich wie der oben beschriebene Symboldekoder 200 von 2 Jedoch weist der Symboldekoder 700 außerdem einen ISI-Filter 750 auf, um die Slicing-Stufen auf Basis der Frequenzabweichung benachbarter Symbole wirksam anzupassen. Statt die Slicing-Stufen direkt anzupassen, wie im obigen Symboldekoder 200, verwendet der Symboldekoder 700 jedoch das ISI-Filter 750, um die Frequenzabweichungen auf Basis von Vor- und Nach-Symbol-Abweichungen anzupassen, um die Wirkungen der ISI zu mildern. Zum Beispiel kann eine Filterung im Kanal, die beispielsweise durch Mulit-Path-Propagation bewirkt wird, ISI verstärken. Eine verstärkte ISI kann die Frequenzabweichung verringern, was eine Anpassung des Koeffizienten K erfordert, um die Antwort des ISI-Filters 750 anzupassen, um die optimale ISI-Löschung zu erreichen. Die verringerte Abweichung kann auf die gleiche Weise gemessen werden wie mit Bezug auf 3 beschrieben, und dieser Wert kann verwendet werden, um den Koeffizienten K entweder durch eine Formel oder ein Nachschlagetabelle (LUT) zu adaptieren. Der Symboldekoder 700 verwendet das Signal F_PPMEASURED, um den Koeffizienten K anzupassen, der im ISI-Filter 750 verwendet wird. Der Koeffizientenrechner 740 passt den nominalen Wert für K auf Basis des Verhältnisses von F_PPMEASURED zu F_PPNOMINAL auf Basis von Rahmen zu Rahmen an. Zum Beispiel könnte der Symboldekoder 700 F_PPMEASURED während des 0101-Musters im Vorwort, während des Synchronisations-(SYNC)-Wortes, während der ISI-Trainingssequenz oder einer Kombination aus diesen dreien verwenden.
Durch Einbeziehung des ISTI-Filters 750 kann der Empfänger 100 die Anforderungen an die Bandbreite des Kanalfilters verringern. Für die Verwendung mit einem MBUS-2013-System kann der Empfänger 100 die Eb/N0-Anforderung senken.
8 ist ein Blockdiagramm und stellt das ISI-Filter 750 von 7 dar. Das ISI-Filter 750 weist allgemein einen Nach-Cursor-Abschnitt 810, einen Vor-Cursor-Abschnitt 820, eine Summiervorrichtung 830, einen variablen Multiplizierer 840 und eine Summiervorrichtung 850 auf. Der Nach-Cursor-Abschnitt 810 weist ein Verzögerungselement 812, das mit „D” bezeichnet ist, und eine Summiervorrichtung 814 auf. Das Verzögerungselement 812 weist einen Eingang, der mit dem Ausgang des Phasendifferenzierers 720 verbunden ist, und einen Ausgang auf. Die Summiervorrichtung 814 weist einen positiven Eingang, der mit dem Ausgang des Phasendifferenzierers 720 verbunden ist, einen negativen Eingang, der mit dem Ausgang des Verzögerungselements 812 verbunden ist, und einen Ausgang auf. Der Vor-Cursor-Abschnitt 820 weist ein Verzögerungselement 822 und eine Summiervorrichtung 824 auf. Das Verzögerungselement 822 weist einen Eingang, der mit dem Ausgang des Verzögerungselements 812 verbunden ist, und einen Ausgang auf. Die Summiervorrichtung 824 weist einen positiven Eingang, der mit dem Ausgang des Verzögerungselements 822 verbunden ist, einen negativen Eingang, der mit dem Ausgang des Verzögerungselements 812 verbunden ist, und einen Ausgang auf. Die Summiervorrichtung 830 weist einen ersten Eingang, der mit dem Ausgang der Summiervorrichtung 814 verbunden ist, einen zweiten Eingang, der mit dem Ausgang der Summiervorrichtung 824 verbunden ist, und einen Ausgang auf. Der variable Multiplizierer 840 weist einen Eingang, der mit dem Ausgang der Summiervorrichtung 830 verbunden ist, einen Koeffizienteneingang, der mit dem Ausgang des Koeffizientenrechners 740 verbunden ist, und einen Ausgang auf. Die Summiervorrichtung 850 weist einen positiven Eingang, der mit dem Ausgang des Verzögerungselements 812 verbunden ist, einen negativen Eingang, der mit dem Ausgang des variablen Multiplizierers 840 verbunden ist, und einen Ausgang auf, um eine gefilterte Version von FM DEMOD OUT an den Slicer 760 auszugeben.
Das IST-Filter 750 ist ein 2-Tap-FIR-Filter, das eine Frequenzabweichung unter Einbeziehung von Vor- und Nach-Cursor-Kompensation bestimmt. Der Eingabewert des Verzögerungselements 812 stellt einen Nach-Cursor-Abtastwert dar, d. h. einen Abtastwert, der um eine Symbolzeitlänge hinter dem aktuellen Abtastwert liegt. Der Ausgabewert des Verzögerungselements 812 stellt den aktuellen Abtastwert dar, d. h. den Cursor. Der Ausgabewert des Verzögerungselements 822 stellt den Vor-Cursor-Abtastwert dar, d. h. einen Abtastwert, der um eine Symbolzeitlänge vor dem aktuellen Abtastwert liegt. Die Summiervorrichtung 814 bestimmt die Differenz zwischen dem späteren Abtastwert und dem aktuellen Abtastwert und die Summiervorrichtung 824 bestimmt die Differenz zwischen dem früheren Abtastwert und dem aktuellen Abtastwert. Die Summiervorrichtung 830 addiert diese beiden Differenzen miteinander. Der variable Multiplizierer 840 multipliziert die Summe dieser beiden Differenzen mit dem Koeffizienten K, die die Summiervorrichtung 850 dann vom aktuellen Abtastwert subtrahiert, um das angepasste Signal FM DEMOD OUT auszugeben. Somit kompensiert das ISI-Filter 750 den Wert des Signals FM DEMOD OUT im Verhältnis (bestimmt durch den Koeffizienten K) zu den Zwischensymboldifferenzen, die mit der Zwischensymbolinterferenz korreliert sind. In anderen Ausführungsformen könnte das ISI-Filter mehrere frühere und spätere Symbole zum Steuern mehrerer Koeffizienten berücksichtigen. Ebenso könnte der Abweichungsdetektor mehrere Abtastwerte während einer Traininingssequenz nehmen, um die Anpassung dieser Koeffizienten zu verbessern.
Der oben offenbarte Gegenstand ist als beschreibend aufzufassen, nicht als beschränkend, und die beigefügten Ansprüche sollen sämtliche Modifikationen, Verbesserungen und anderen Ausführungsformen, die in den eigentlichen Bereich der Ansprüche fallen, abdecken. Zum Beispiel können verschiedene der oben beschriebenen Blöcke auf verschiedene Weise als Hardware, als Software, die auf einem Universal-Datenprozessor läuft, oder wie dargestellt als Software oder Firmware, die auf einem DSP läuft, implementiert werden. Darüber hinaus können die beiden in 2 und 7 dargestellten Mechanismen einzeln oder gemeinsam implementiert werden. Ebenso können die oben beschriebenen Symboldekoder auf jedes mehrstufige FSK-System angewendet werden, wie 4GFSK, 8GFSK usw.
Somit soll der Bereich der vorliegenden Erfindung soweit gesetzlich zulässig durch die breitestmögliche Interpretation der folgenden Ansprüche und deren Äquivalente bestimmt werden, und soll nicht durch die obigen ausführlichen Beschreibungen beschränkt werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

Meter-Bus (MBUS) Standard, Nr. EN 13757-4 [0003]
MBUS-2013-Standard [0003]
MBUS-2013-Standard [0019]
MBUS-213-Standard [0023]

Claims

Empfänger (100), aufweisend: einen analogen Empfänger (110) mit einem Eingang zum Empfangen eines Hochfrequenz(HF)-Signals und einem Ausgang zum Ausgeben eines digitalen Zwischenfrequenzsignals; und einen digitalen Prozessor (124) mit einem Eingang zum Empfangen des digitalen Zwischenfrequenzsignals und einem Ausgang zum Ausgeben von digitalen Symbolen, wobei der digitale Prozessor (124) eine Peak-zu-Peak-Frequenzabweichung des digitalen Zwischenfrequenzsignals misst und eine digitale Signalverarbeitungsfunktion an dem digitalen Zwischenfrequenzsignal durchführt, um die digitalen Symbole auf Basis der so gemessenen Peak-zu-Peak-Frequenzabweichung auszugeben.
Empfänger (100) nach Anspruch 1, wobei der digitale Prozessor (124) die digitale Signalverarbeitungsfunktion durch Anpassen einer Mehrzahl nominaler Slicing-Stufen als Antwort auf die so gemessene Peak-zu-Peak-Frequenzabweichung durchführt, um eine entsprechende Mehrzahl von angepassten Slicing-Stufen bereitzustellen, und die digitalen Symbole unter Verwendung der entsprechenden Mehrzahl von angepassten Slicing-Stufen bestimmt.
Empfänger (100) nach Anspruch 2, wobei der digitale Prozessor (124) aufweist: einen CORDIC (210) mit einem Eingang zum Empfangen des digitalen Zwischenfrequenzsignals und einem Ausgang zum Ausgeben eines momentanen Phasensignals; einen Phasendifferenzierer (220) mit einem Eingang, der mit dem Ausgang des CORDIC (210) verbunden ist, und einem Ausgang zum Ausgeben eines demodulierten Frequenzsignals; einen Abweichungsdetektor (230) mit einem Eingang, der mit dem Ausgang des Phasendifferenzierers (220) verbunden ist, und einem Ausgang, um eine gemessene Frequenzabweichung auszugeben; einen Slicing-Stufenrechner (240) mit einem Eingang, der mit dem Ausgang des Abweichungsdetektors (230) verbunden ist, und einem Ausgang, um die Mehrzahl von angepassten Slicing-Stufen auszugeben; und einen Slicer (250) mit einem ersten Eingang, der mit dem Ausgang des Phasendifferenzierers (220) verbunden ist, einem zweiten Eingang, der mit dem Ausgang des Slicing-Stufenrechners (240) verbunden ist, und einem Ausgang, der die digitalen Symbole ausgibt.
Empfänger (100) nach Anspruch 3, wobei der Abweichungsdetektor (230) aufweist: ein Filter (310) mit einem Eingang, der mit dem Ausgang des Phasendifferenzierers (220) verbunden ist, und einem Ausgang; ein hohes Halteregister (320) mit einem Eingang, der mit dem Ausgang des Filters (310) verbunden ist, und einem Ausgang; ein tiefes Halteregister (330) mit einem Eingang, der mit dem Ausgang des Filters (310) verbunden ist, und einem Ausgang; und einen Subtrahierer (340) mit einem ersten Eingang, der mit dem Ausgang des hohen Halteregisters (320) verbunden ist, einem zweiten Eingang, der mit dem Ausgang des tiefen Halteregisters (330) verbunden ist, und einem Ausgang, um die gemessene Frequenzabweichung auszugeben.
Empfänger (100) nach einem der vorangehenden Ansprüche 3 oder 4, wobei der Slicing-Stufenrechner (240) ferner einen zweiten Eingang zum Empfangen einer nominalen Peak-zu-Peak-Frequenzabweichung und einen dritten Eingang zum Emfangen der Mehrzahl von Slicing-Stufen aufweist, wobei der Slicing-Stufenrechner (240) die Mehrzahl von angepassten Slicing-Stufen durch Multiplizieren jeder von der Mehrzahl von nominalen Slicing-Stufen mit einem Verhältnis der Peak-zu-Peak-Frequenzabweichung zu der nominalen Peak-zu-Peak-Frequenzabweichung berechnet.
Empfänger (100) nach einem der vorangehenden Ansprüche 2–5, wobei die digitalen Symbole eine Anzahl von Zuständen aufweisen, die größer ist als zwei.
Empfänger (100) nach Anspruch 6, wobei das HF-Signal ein vierstufiges Gausssches Frequenzumtastungssignal (4GFSK-Signal) beinhaltet und der digitale Prozessor (124) drei angepasste Slicing-Stufen ausgibt, um zu bestimmen, ob die digitalen Symbole einen von vier Zuständen zeigen.
Empfänger (100) nach einem der vorangehenden Ansprüche 2–7, wobei der digitale Prozessor (124) die Peak-zu-Peak-Abweichung während eines Vorwortzeitraums des HF-Signals misst.
Empfänger (100) nach Anspruch 8, wobei der digitale Prozessor (124) ferner die Peak-zu-Peak-Abweichung durch eine Durchschnittsbildung aus einer Mehrzahl von Peak-zu-Peak-Werten während einer entsprechenden Mehrzahl von Zeitintervallen während des Vorwortzeitraums misst.
Empfänger (100) nach Anspruch 1, wobei der digitale Prozessor (124) die digitale Signalverarbeitungsfunktion durch Anpassen eines Koeffizienten als Antwort auf die so gemessene Peak-zu-Peak-Frequenzabweichung und Filtern der Zwischensymbolinterferenz im digitalen Zwischenfrequenzsignal unter Verwendung dieses Koeffizienten durchführt.
Empfänger (100) nach Anspruch 10, wobei der digitale Prozessor (124) aufweist: ein Zwischensymbol-Interferenzfilter (750) zum Kompensieren von Zwischensymboldifferenzen von zeitlich benachbarten Symbolen auf Basis des Koeffizienten, um ein kompensiertes Frequenzabweichungssignal auszugeben; und einen Slicer (760) mit einem Eingang zum Empfangen des kompensierten Frequenzabweichungssignals und einem Ausgang zum Ausgeben der digitalen Symbole.
Empfänger (100) nach Anspruch 11, wobei das Zwischensymbol-Interferenzfilter (750) aufweist: einen Vor-Cursor-Abschnitt (810) zum Bestimmen einer ersten Differenz der Frequenz zwischen einem nachfolgenden Symbol und einem aktuellen Symbol; einen Vor-Cursor-Abschnitt (820) zum Bestimmen einer zweiten Differenz der Frequenz zwischen einem vorangehenden Symbol und dem aktuellen Symbol; eine erste Summiervorrichtung (830) zum Bilden einer Summe aus den ersten und zweiten Frequenzdifferenzen; einen variablen Multiplizierer (840) zum Multiplizieren der Summe mit dem Koeffizienten, um ein Anpassungssignal auszugeben; und eine zweite Summiervorrichtung (850), um das Anpassungssignal vom aktuellen Symbol zu subtrahieren, um das kompensierte Frequenzabweichungssignal auszugeben.
Empfänger (100) nach einem der vorangehenden Ansprüche 10–12, wobei der digitale Prozessor (124) die Peak-zu-Peak-Frequenzabweichung während des Vorwortzeitraums des HF-Signals misst.
Empfänger (100) nach einem der vorangehenden Ansprüche 10–12, wobei der digitale Prozessor (124) die Peak-zu-Peak-Frequenzabweichung während eines Synchronisationswortes misst.
Verfahren, umfassend: Empfangen eines Eingangssignals; Umwandeln des Eingangssignals in ein demoduliertes Frequenzsignal, wobei eine Größe des demodulierten Frequenzsignals eine Frequenz des Eingangssignals darstellt; Messen einer Peak-zu-Peak-Frequenzabweichung im demodulierten Frequenzsignal während eines Zeitfensters; und Durchführen einer digitalen Signalverarbeitungsfunktion am demodulierten Frequenzsignal, um digitale Symbole auf Basis der so gemessenen Peak-zu-Peak-Frequenzabweichung auszugeben.
Verfahren nach Anspruch 15, wobei die Durchführung umfasst: Anpassen einer Mehrzahl von nominalen Slicing-Stufen auf Basis der Peak-zu-Peak-Frequenzabweichung, um eine entsprechende Mehrzahl von angepassten Slicing-Stufen zu erhalten; und Slicing des demodulierten Frequenzsignals unter Verwendung der Mehrzahl von angepassten Slicing-Stufen, um ein Multi-Bit-Symbol zu erhalten.
Verfahren nach Anspruch 16, wobei das Messen die Durchschnittsbildung aus einer Mehrzahl von Peak-zu-Peak-Abweichungen, die über eine entsprechende Anzahl von Zeitfenstern gemessen worden sind, umfasst.
Verfahren nach einem der vorangehenden Ansprüche 16 oder 17, wobei das Anpassen das Berechnen der Mehrzahl von angepassten Slicing-Stufen durch Multiplizieren jeder einzelnen von der Mehrzahl von nominalen Slicing-Stufen mit einem Verhältnis der Peak-zu-Peak-Frequenzabweichung zu einer nominalen Peak-zu-Peak-Frequenzabweichung umfasst.
Verfahren nach Anspruch 15, wobei die Durchführung umfasst: Anpassen eines Koeffizienten als Antwort auf die so gemessene Peak-zu-Peak-Frequenzabweichung; und Filtern der Zwischensymboldifferenz im demodulierten Frequenzsignal unter Verwendung des Koeffizienten.
Verfahren nach einem der vorangehenden Ansprüche 15 oder 19, wobei das Messen umfasst: Abtasten einer Hochfrequenzabweichung in dem demodulierten Frequenzsignal während des Zeitfensters; Abtasten einer Niederfrequenzabweichung in dem demodulierten Frequenzsignal während des Zeitfensters; und Subtrahieren der Niederfrequenzabweichung von der Hochfrequenzabweichung, um die Peak-zu-Peak-Abweichung zu erhalten.