DE102014110082B3

DE102014110082B3 - Empfänger, Verfahren zur Detektion eines Fehlers in einem Signal, welches einen Datenwert umfasst, Verfahren zur Übertragung eines Datenwerts und Verfahren zur Detektion eines Fehlers in einem Signal

Info

Publication number: DE102014110082B3
Application number: DE102014110082.4A
Authority: DE
Inventors: Dirk Hammerschmidt; Wolfgang Scherr
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2014-07-17
Filing date: 2014-07-17
Publication date: 2015-10-15
Anticipated expiration: 2034-07-18
Also published as: CN105281872A; US10911086B2; US20160020797A1; CN105281872B

Abstract

Ein Empfänger (110) gemäß einer Ausführungsform umfasst einen Empfängerschaltkreis (150) zum Empfang eines Übergangs in eine erste Richtung, eines zweiten Übergangs nach dem ersten Übergang in eine zweite Richtung und eines dritten Übergangs nach dem zweiten Übergang in die erste Richtung und eines vierten Übergangs in die zweite Richtung eines Signals. Der Empfängerschaltkreis (150) ist ausgebildet, um einen ersten Zeitraum zwischen dem ersten und dem dritten Übergang zu bestimmen und einen zweiten Zeitraum zwischen dem zweiten und dem vierten Übergang zu bestimmen. Der Empfängerschaltkreis (150) ist ausgebildet, um einen Datenwert basierend auf zumindest einem aus dem ersten Zeitraum und dem zweiten Zeitraum zu bestimmen. Außerdem ist der Empfänger ausgebildet, um einen Fehler anzuzeigen, wenn der bestimmte erste und zweite Zeitraum eine vorbestimmte Verifikationsbeziehung nicht erfüllen.

Description

GEBIET
Ausführungsformen betreffen einen Empfänger, ein Verfahren zur Detektion eines Fehlers in einem Signal, welches einen Datenwert umfasst, ein Verfahren zur Übertragung eines Datenwerts, ein Verfahren zur Detektion eines Fehlers in einem Signal und entsprechende computer-, prozessor- und programmierbare hardware-bezogene Implementierungen.
HINTERGRUND
In vielen technologischen Bereichen werden Daten unter Verwendung eines digitalen Kodierschemas von einer Einheit zu einer anderen übertragen. Während in vielen Anwendungen äußerst komplexe Übertragungsschemata verwendet werden, gibt es in manchen Bereichen eine Tendenz zur Zulassung weniger komplexer Bauteile eines Systems, um Daten über ein robustes Protokoll zu übertragen oder sogar auszutauschen, das sowohl hohen Durchsatz als auch einfache Implementierung oder Architektur ermöglicht. Folglich stellt sich in vielen Bereichen die Herausforderung, diese sich teilweise widersprechenden Konstruktionsziele abzuwägen, um eine Lösung zu finden, die am besten für eine spezifische Anwendung geeignet ist.
Im Bereich der volumenstarken Architekturen und kostengünstigen Implementierungen kann das Finden einer Lösung für diese Herausforderung beispielsweise relevanter sein als in anderen technologischen Bereichen. Um ein Beispiel zu nennen, müssen in Kommunikationssystemen für motorisierte oder nichtmotorisierte Fahrzeuge oft verschiedene Bauteile, einschließlich Sensoren, Steuereinheiten und anderen Vorrichtungen, in einer Umgebung miteinander kommunizieren, die harten Betriebsbedingungen und zahlreichen Verzerrungen unterschiedlicher Art unterliegt.
Verzerrungen können beispielsweise von elektrischen Impulsen kommen, die verwendet werden, um Systeme des Fahrzeugs zu betreiben. Diese Verzerrungen können sich beispielsweise kapazitiv in solch ein Kommunikationssystem koppeln, das auf elektrischen Signalen basiert. Die Lage kann durch Umgebungsbedingungen weiter verschlimmert werden, die zu einem Qualitätsverlust des Signals führen können, beispielsweise durch den Einfluss von Wasser. Auf dem Automobilsektor können beispielsweise Sensoren und andere Vorrichtungen mit einer Steuereinheit oder miteinander kommunizieren.
Die DE 10 2012 023 350 A1 bezieht sich auf Systeme, Schaltungen, und ein Verfahren zum Erzeigen einer konfigurierbaren Rückmeldung, insbesondere in sicherheitskritischen Stromversorgungssystemen mit Stromschaltern. Die DE 198 49 408 A1 bezieht sich auf ein Verfahren und eine Vorrichtung zum Aufbereitsn eines empfangenen Signals, das Daten codiert übermittelt. Das Datenblatt „SENT/SPC Driver fort he MPC5510 Microcontroller Family“ der Firma Freescale beschreibt einen SENT/SPC-Treiber für die MPC5510 32-bit Microcontrollerfamilie.
Diese Herausforderungen treten jedoch nicht nur dann auf, wenn elektrische Signale verwendet werden, sondern auch bei magnetischen Signalen, optischen Signalen oder anderen Signalen zur Übertragung oder zum Austausch von Informationen und Daten. Außerdem treten in anderen technologischen Bereichen oft vergleichbare Situationen auf, einschließlich bei nicht volumenstarken Architekturen und Systemen und/oder nicht preisgünstigen Anwendungen.
KURZFASSUNG
Folglich besteht Bedarf an einer Verbesserung der Abwägung zwischen Robustheit in Bezug auf Verzerrungen und einer einfachen Implementierung der Architektur und einem hohen Datendurchsatz.
Dieser Bedarf kann mit einem Empfänger, einem Verfahren zur Detektion eines Fehlers in einem Signal, das einen Datenwert umfasst, ein Verfahren zur Übertragung eines Datenwerts, ein Verfahren zur Detektion eines Fehlersignals und entsprechende rechner-, prozessor- oder programmierbare hardware-bezogene Implementierungen gemäß einem der unabhängigen Ansprüche erfüllt werden.
Ein Empfänger gemäß einer Ausführungsform umfasst einen Empfängerschaltkreis zum Empfang eines pulsweitenkodierten Signals mit einem Übergang in eine erste Richtung, einem zweiten Übergang in eine zweite Richtung nach dem ersten Übergang, einem dritten Übergang in die erste Richtung nach dem zweiten Übergang und einem vierten Übergang in die zweite Richtung eines Signals. Der Empfängerschaltkreis ist ferner ausgebildet, um einen ersten Zeitraum zwischen dem ersten und dem dritten Übergang zu bestimmen und einen zweiten Zeitraum zwischen dem zweiten und dem vierten Übergang zu bestimmen. Der Empfängerschaltkreis ist außerdem ausgebildet, um einen Datenwert basierend auf zumindest einem aus dem ersten Zeitraum und dem zweiten Zeitraum zu bestimmen. Der Empfänger ist ferner ausgebildet, um einen Fehler anzuzeigen, wenn der bestimmte erste und zweite Zeitraum eine vorbestimmte Verifikationsbeziehung nicht erfüllen.
Ein Empfänger gemäß einer Ausführungsform kann das Verbessern der zuvor beschriebenen Abwägung zwischen einem hohen Datendurchsatz, einer einfachen Architektur und einer robusten Signalübertragung in Bezug auf Verzerrungen durch Implementierung eines Fehlerdetektionsmechanismus auf vergleichsweise einfache Art ermöglichen, wodurch eine zusätzliche und einfache Möglichkeit zur Detektion von Verzerrungen ermöglicht wird. Folglich kann es möglich sein, die Betriebssicherheit eines Systems, das einen solchen Empfänger umfasst, zu erhöhen, indem eine einfachere Detektion von Fehlern in einem Signal ermöglicht wird, das einen Datenwert umfasst.
Gegebenenfalls kann der Empfänger ausgebildet sein, um den Fehler anzuzeigen, indem er ein Fehlersignal erzeugt, das den Fehler anzeigt. Das Erzeugen des Fehlersignals kann beispielsweise das Erzeugen eines elektrischen Signals, eines optischen Signals, eines magnetischen Signals oder eines ähnlichen Signals umfassen. Das Erzeugen des Fehlersignals kann beispielsweise das Schreiben einer Fehlermeldung, eines Status oder eines ähnlichen Datenwerts an eine Speicherstelle umfassen, auf die ein anderes, den Empfänger umfassendes Bauteil eines Schaltkreises oder Systems oder ein Bauteil des Empfängers selbst zugreifen kann. Beispielsweise kann der Empfänger einen Fehlerdetektionsschaltkreis umfassen, der ausgebildet ist, um den Fehler anzuzeigen, wenn der bestimmte erste und zweite Zeitraum nicht die vorbestimmte Verifikationsbeziehung erfüllen. Auf ähnliche Weise kann der Fehlerdetektionsschaltkreis ausgebildet sein, um das Fehlersignal zu erzeugen, um ein Beispiel zu nennen. Der Empfängerschaltkreis und der Fehlerdetektionsschaltkreis können unterschiedliche Schaltkreise sein, können aber auch eine oder mehrere Bauteile gemeinsam aufweisen. Der Empfängerschaltkreis und der Fehlerdetektionsschaltkreis können sogar im Wesentlichen denselben Schaltkreis umfassen, beispielsweise eine programmierbare Hardwarekomponente, um ein Beispiel zu nennen.
Zusätzlich oder alternativ dazu kann der Empfänger so ausgebildet sein, dass die vorbestimmte Verifikationsbeziehung erfüllt ist, wenn ein Verhältnis zwischen dem bestimmten ersten Zeitraum und dem bestimmten zweiten Zeitraum einen vorbestimmten Verhältniswert aufweist oder innerhalb eines vorbestimmten Verhältnisbereichs liegt. Dies kann eine vergleichsweise einfache Implementierung ermöglichen, ohne dass ein Verlust des Datendurchsatzes in Kauf genommen werden muss, während die Robustheit der Signalübertragung erhöht wird.
Zusätzlich oder alternativ dazu kann der Fehlerdetektionsschaltkreis so ausgebildet sein, dass die vorbestimmte Verifikationsbeziehung erfüllt ist, wenn der erste Übergangs- und der zweite Zeitraum im Wesentlichen gleich sind. Diese Verifikationsbeziehung kann besonders einfach umzusetzen sein, was nicht nur eine kosteneffiziente Implementierung darstellt, sondern auch die Betriebssicherheit durch Vermeidung von komplexen Schaltungen erhöhten kann. Die Zeiträume können im Wesentlichen gleich sein, wenn beispielsweise innerhalb der Genauigkeitsmöglichkeiten des Empfängerschaltkreises bei der Bestimmung der jeweiligen Zeiträume, die Zeiträume identisch sind oder wenn ein Unterschied zwischen den bestimmten Zeiträumen einen vorbestimmten Genauigkeitsbereich nicht überschreitet.
Zusätzlich oder alternativ dazu kann der Empfängerschaltkreis ausgebildet sein, um den ersten Zeitraum basierend auf dem ersten und dritten Übergang als Übergänge von einem gemeinsamen vordefinierten ersten Signalpegel zu einem gemeinsamen vordefinierten zweiten Signalpegel zu bestimmen. Zusätzlich oder alternativ dazu kann der Empfängerschaltkreis ausgebildet sein, um den zweiten Zeitraum basierend auf dem zweiten und vierten Übergang als Übergänge von einem gemeinsamen vordefinierten zweiten Signalpegel zu einem gemeinsamen vordefinierten ersten Signalpegel zu bestimmen. Durch Ausführen einer dieser Optionen kann es möglich sein, die Architektur durch Verwendung vordefinierter Signalpegel zur Bestimmung der Übergänge noch weiter zu vereinfachen. Dies kann sich nicht nur positiv auf die Genauigkeit der Bestimmung der jeweiligen Zeiträume auswirken, sondern auch die Verlässlichkeit einer Verzerrungsdetektion erhöhen.
Zusätzlich oder alternativ dazu kann der Empfängerschaltkreis ausgebildet sein, um den Datenwert durch Verarbeiten zumindest eines jeweiligen Zeitraums zu bestimmen, der variabel ist und vom Datenwert abhängt. Mit anderen Worten kann sich der im jeweiligen Zeitraum zwischen zumindest einem aus dem ersten und dritten Übergang sowie zweiten und vierten Übergang kodierte Datenwert je nach zu übertragendem oder empfangendem Datenwert ändern.
Zusätzlich oder alternativ dazu kann der Empfängerschaltkreis ausgebildet sein, um den zumindest einen jeweiligen Zeitraum mit höherer Genauigkeit zu bestimmen als eine Quantisierungsschrittgröße, die vom Empfängerschaltkreis verwendet wird, um den Datenwert basierend auf dem zumindest einen jeweiligen Zeitraum zu bestimmen. Dies kann die Robustheit in Bezug auf Verzerrungen weiter verbessern, da Verzerrungen gegebenenfalls leichter detektierbar sein können.
Als zusätzliche oder alternative Option kann der Empfänger ausgebildet sein, um keinen Fehler anzuzeigen, wenn der erste und zweite Zeitraum die vorbestimmte Verifikationsbeziehung erfüllen. Mit anderen Worten gibt das Fehlersignal keinen Fehler oder keine Verzerrung an, wenn der Empfänger keinen Fehler detektiert.
Zusätzlich oder alternativ dazu kann der Empfänger ausgebildet sein, um zumindest einen aus dem zweiten Übergang direkt nach der ersten Richtung, dem dritten Übergang direkt nach dem zweiten Übergang und dem vierten Übergang direkt nach dem dritten Übergang zu empfangen.
Zusätzlich oder alternativ dazu kann der Empfängerschaltkreis ausgebildet sein, um eine Zeitbasis zur Bestimmung zumindest eines aus dem ersten und zweiten Zeitraum basierend auf einem Synchronisationsrahmen zu bestimmen, der vor dem Empfang des ersten, zweiten, dritten und vierten Übergangs empfangen wurde. Dies kann die Erstellung einer gemeinsamen Zeitbasis ermöglichen, wodurch eine asynchrone Übertragung des Datenwerts möglich ist, ohne einen Taktgeber, der vollständig mit dem Sender synchronisiert ist, auf der Empfängerseite zu implementieren. Der Synchronisationsrahmen kann beispielsweise einen Impuls mit einer vorbestimmten Länge bezüglich einer Quantisierung umfassen, die zur Bestimmung zumindest eines aus dem ersten und zweiten Zeitraum verwendet wird. Die vorbestimmte Länge kann gemäß einer Spezifikation so definiert sein, dass sie eine Vielzahl von Zeittakten oder Bittakten umfassen soll. Beispielsweise kann eine ganze Zahl von zumindest 10, zumindest 20 oder zumindest 30 als Anzahl von Zeittakten verwendet werden, die der vorbestimmten Länge entsprechen.
Ein Sender gemäß einer Ausführungsform umfasst einen Senderschaltkreis zur Bestimmung eines ersten Zeitraums und eines zweiten Zeitraums basierend auf einem Datenwert, der übertragen werden soll, und basierend auf einer vorbestimmten Verifikationsbeziehung zwischen dem ersten und dem zweiten Zeitraum. Der Senderschaltkreis ist ferner ausgebildet, um ein Signal zu erzeugen, das einen ersten Übergang in eine erste Richtung, einen zweiten Übergang nach dem ersten Übergang in eine zweite Richtung, einen dritten Übergang nach dem zweiten Übergang in die erste Richtung und den vierten Übergang in die zweite Richtung des Signals umfasst. Der erste Übergang und der dritte Übergang sind durch den ersten Zeitraum voneinander getrennt, während der zweite Übergang und der vierte Übergang durch den zweiten Zeitraum voneinander getrennt sind. Wie oben dargelegt kann die Verwendung des Senders gemäß einer Ausführungsform eine Verbesserung der zuvor genannten Abwägung ermöglichen.
Ein Empfänger gemäß einer Ausführungsform umfasst einen Empfängerschaltkreis zum Empfang eines pulsweitenkodierten Signals mit einem ersten Übergang in eine erste Richtung und einem zweiten Übergang nach dem ersten Übergang in eine zweite Richtung in einem Signal. Der Empfängerschaltkreis ist ausgebildet, um eine Dauer zwischen dem ersten Übergang und dem zweiten Übergang zu bestimmen. Der Empfänger ist ferner ausgebildet, um ein einen Fehler anzeigendes Fehlersignal zu erzeugen, wenn ein vorbestimmter Betrag und die bestimmte Dauer wesentlich voneinander abweichen.
Die Verwendung eines Empfängers gemäß einer Ausführungsform kann auch eine Verbesserung der zuvor genannten Abwägung ermöglichen, indem eine weitere zusätzlich oder alternativ dazu implementierte Verifikation der Dauer zwischen zwei Übergängen in entgegengesetzten Richtungen ermöglicht wird, um zu bestimmen, ob vielleicht eine Verzerrung das Signal beeinflusst hat. Wie zuvor dargelegt kann diese Implementierung eine einfache Implementierung ermöglichen, insbesondere wenn ein zu übertragender Datenwert auch in einem Zeitraum zwischen zwei Übergängen kodiert ist.
Gegebenenfalls kann der Empfänger ausgebildet sein, um den Fehler anzuzeigen, indem er ein den Fehler anzeigendes Fehlersignal erzeugt. Das Erzeugen des Fehlersignals kann beispielsweise das Erzeugen eines elektrischen Signals, eines optischen Signals, eines magnetischen Signals oder eines ähnlichen Signals umfassen. Beispielsweise kann das Erzeugen des Fehlersignals das Schreiben einer Fehlermeldung, eines Status oder eines ähnlichen Datenwerts an eine Speicherstelle umfassen, auf die ein anderes, den Empfänger umfassendes Bauteil eines Schaltkreises oder Systems oder ein Bauteil des Empfängers selbst zugreifen kann. Beispielsweise kann der Empfänger einen Fehlerdetektionsschaltkreis umfassen, der ausgebildet ist, um den Fehler anzuzeigen, wenn der vorbestimmte Betrag und die bestimmte Dauer wesentlich voneinander abweichen. Auf ähnliche Weise kann der Fehlerdetektionsschaltkreis ausgebildet sein, um das Fehlersignal zu erzeugen, um ein Beispiel zu nennen. Der Empfängerschaltkreis und der Fehlerdetektionsschaltkreis können unterschiedliche Schaltkreise sein, können aber auch eine oder mehrere Bauteile gemeinsam aufweisen. Der Empfängerschaltkreis und der Fehlerdetektionsschaltkreis können sogar im Wesentlichen denselben Schaltkreis umfassen, beispielsweise eine programmierbare Hardwarekomponente, um ein Beispiel zu nennen.
Zusätzlich oder alternativ dazu kann der vorbestimmte Betrag fixiert, veränderbar oder programmierbar sein. Beispielsweise kann der Empfänger ausgebildet sein, um den vorbestimmten Betrag durch Auslesen des Betrags aus einer Speicherstelle zu erhalten. Dies kann eine Anpassung des Empfängers an sein jeweiliges Anwendungsgebiet ermöglichen. Der vorbestimmte Betrag kann in manchen Anwendungen aber auch fixiert oder unveränderbar sein.
Zusätzlich oder alternativ dazu kann der vorbestimmte Betrag auf einer Kalibrierung basieren. Dies kann es dem Empfänger ermöglichen, direkt an das den Empfänger umfassende System angepasst zu werden. So kann es sogar möglich sein, die Genauigkeit der Detektion einer Verzerrung oder eines Fehlers anhand der Kalibrierung zu erhöhen.
Gegebenenfalls kann der Empfänger ausgebildet sein, um den vorbestimmten Betrag während des Betriebs eines Empfängers zumindest zu kalibrieren oder zu rekalibrieren. Dies kann beispielsweise eine einfachere Implementierung eines Empfängers in einem komplexeren System ermöglichen, da eine Kalibrierung schließlich ausgelassen werden kann, bevor der Betrieb eines Systems gestartet wird. Zusätzlich oder alternativ dazu kann die Genauigkeit der Detektion einer Verzerrung oder eines Fehlers im Signal weiter verbessert werden, da der Empfänger in der Lage sein kann, sich selbst an sich verändernde Betriebsparameter und -bedingungen anzupassen.
Gegebenenfalls kann der Empfänger ausgebildet sein, um diesen vorbestimmten Betrag mit einem Tiefpassfilter zumindest zu kalibrieren oder zu rekalibrieren. Die Verwendung eines Tiefpassfilters kann eine Anpassung des vorbestimmten Betrags ermöglichen, ohne dass auf die Möglichkeit verzichtet wird, eine abrupte Veränderung des Zeitablaufs der Übergänge zu detektieren, die beispielsweise durch eine Verzerrung ausgelöst wird. Beispielsweise kann ein Filter mit gleitendem Mittelwert oder ein anderes FIR-Filter (Filter mit endlicher Impulsantwort) verwendet werden. Aber auch andere mittelwertbildende Filter können implementiert werden, beispielsweise in Form eines Filters mit unendlicher Impulsantwort (IIR) oder eines Sammel-Ausschütt-FIR-Begrenzungsfilters. Außerdem können nichtlineare Filter, wie z.B. Nachlauffilter, verwendet werden, die Aktualisierungen nur in Schritten von (+1) oder (–1) ermöglichen.
Gegebenenfalls kann das Tiefpassfilter ein langzeitbegrenzendes Mittelwertfilter numfassen, das zumindest 2 Übergänge berücksichtigt, wobei n eine ganze Zahl größer als 4, 5, 6, 7, 8, 9 oder 10 ist. Je länger das langzeitbegrenzende Mittelwertfilter ist (größeres n), desto genauer können Verzerrungen im Zeitablauf der Übergänge detektierbar sein. Dementsprechend kann jedoch auch die Zeit zunehmen, bevor der Fehlerdetektionsschaltkreis verlässlich arbeitet. Beispielsweise kann es bei einer Implementierung als begrenzendes Filter möglich sein, ein hardwareeffizientes Filter umzusetzen.
Zusätzlich oder alternativ dazu kann der Empfängerschaltkreis ausgebildet sein, um einen dritten Übergang in eine erste Richtung zu empfangen, um einen ersten Zeitraum zwischen dem ersten und dem dritten Übergang zu bestimmen und um einen Datenwert zu bestimmen, der im bestimmten ersten Zeitraum empfangen werden soll. In solch einer Implementierung kann das Detektieren eines Fehlers wie zuvor beschrieben eine einfache Erweiterung der schon vorhandenen Architektur darstellen. Folglich kann die Implementierung eines Empfängers gemäß einer Ausführungsform vergleichsweise einfach erfolgen.
Zusätzlich oder alternativ dazu kann der Empfängerschaltkreis ausgebildet sein, um den Datenwert zu bestimmen, indem der zumindest eine entsprechende Zeitraum verarbeitet wird, der variabel ist und vom Datenwert abhängt. Mit anderen Worten kann in diesem Fall der Empfängerschaltkreis auch in der Lage sein, Daten zu empfangen und zu verarbeiten, die sich im Laufe der Zeit ändern und die im entsprechenden Zeitraum zwischen den genannten Übergängen kodiert sind.
Gegebenenfalls kann der Empfängerschaltkreis ausgebildet sein, um die Dauer basierend auf einer höheren Genauigkeit zu bestimmen als eine Quantisierungsschrittgröße, die vom Empfängerschaltkreis verwendet wird, um den Datenwert basierend auf dem jeweiligen Zeitraum zu bestimmen. Dies kann eine noch genauere Bestimmung von Verzerrungen und Fehlern im Signal ermöglichen.
Zusätzlich oder alternativ dazu kann der Empfängerschaltkreis ausgebildet sein, um einen dritten Übergang in die erste Richtung und einen vierten Übergang in die zweite Richtung nach dem dritten Übergang zu empfangen und eine weitere Dauer zwischen dem dritten und dem vierten Übergang zu bestimmen. Der Empfänger kann ausgebildet sein, um den Fehler anzuzeigen, wenn die bestimmte weitere Dauer und der vorbestimmte Betrag oder ein weiterer vorbestimmter Betrag wesentlich voneinander abweichen. Wenn der zu übertragende Datenwert im Zeitraum zwischen zwei Übergängen in dieselbe Richtung wie die erste oder zweite Richtung kodiert ist, können Fehler oder Verzerrungen im Signal leichter bestimmt werden, indem nicht nur eine Dauer sondern zwei Dauern überprüft werden. Je nach Implementierung können die bestimmten Dauern mit demselben vorbestimmten Betrag oder mit unterschiedlichen vorbestimmten Beträgen verglichen werden. Werden zwei unterschiedliche vorbestimmte Beträge verwendet, die in Bezug auf den tatsächlichen Betrag trotzdem identisch sein können, kann der weitere vorbestimmte Betrag ähnlich wie der vorbestimmte Betrag implementiert sein und beispielsweise auf einer Kalibrierung basieren. Es ist jedoch keineswegs erforderlich, dass der Empfänger den vorbestimmten Betrag und den weiteren vorbestimmten Betrag identisch behandelt. Beispielsweise kann nur einer davon während des Betriebs eines Empfängers kalibriert oder rekalibriert werden. Es gilt anzumerken, dass der Empfänger gegebenenfalls ausgebildet sein kann, um den dritten Übergang nach dem zweiten Übergang und/oder direkt nach dem zweiten Übergang zu empfangen. Auf ähnliche Weise kann der Empfängerschaltkreis ausgebildet sein, um zumindest einen aus dem zweiten Übergang nach der ersten Richtung und dem zweiten Übergang direkt nach der ersten Richtung zu empfangen.
Zusätzlich oder alternativ dazu kann der Empfängerschaltkreis ausgebildet sein, um eine Zeitbasis zur Bestimmung der Dauer zwischen dem ersten und dem zweiten Übergang basierend auf einem Synchronisationsrahmen zu bestimmen, der vor dem Empfang des ersten und zweiten Übergangs empfangen wird. Dies kann die Erstellung einer gemeinsamen Zeitbasis ermöglichen, wodurch eine asynchrone Übertragung des Datenwerts möglich ist, ohne einen Taktgeber, der vollständig mit dem Sender synchronisiert ist, auf der Empfängerseite umzusetzen. Der Synchronisationsrahmen kann beispielsweise einen Impuls mit einer vorbestimmten Länge bezüglich einer Quantisierung umfassen, die zur Bestimmung zumindest eines aus dem ersten und zweiten Zeitraum verwendet wird. Die vorbestimmte Länge kann gemäß einer Spezifikation definiert sein, dass sie eine Vielzahl von Zeittakten oder Bittakten umfassen soll. Beispielsweise kann eine ganze Zahl von zumindest 10, zumindest 20 oder zumindest 30 als Anzahl von Zeittakten verwendet werden, die der vorbestimmten Länge entsprechen.
Der Empfänger kann ausgebildet sein, um keinen Fehler anzuzeigen, wenn der vorbestimmte Betrag und die bestimmte Dauer nicht wesentlich voneinander abweichen, für den Fall, dass nur die Dauer bestimmt wird. Wenn die Dauer und die weitere Dauer bestimmt werden, kann der Empfänger ausgebildet sein, um keinen Fehler anzuzeigen, wenn der vorbestimmte Betrag und die bestimmte Dauer sowie die weitere Dauer und der vorbestimmte Betrag oder der weitere vorbestimmte Betrag nicht wesentlich voneinander abweichen. Mit anderen Worten kann das Fehlersignal keinen Fehler oder keine Verzerrung anzeigen, wenn der Empfänger keinen Fehler detektiert.
Außerdem können Ausführungsformen auch ein Verfahren zur Detektion eines Fehlers in einem Signal umfassen, das einen Datenwert umfasst. Das Verfahren umfasst das Empfangen eines ersten Übergangs in eine erste Richtung, eines zweiten Übergangs nach dem ersten Übergang in die zweite Richtung, eines dritten Übergangs nach dem zweiten Übergang in die erste Richtung und des vierten Übergang in die zweite Richtung des Signals. Das Verfahren umfasst ferner das Bestimmen eines ersten Zeitraums zwischen dem ersten und dem dritten Übergang, das Bestimmen eines zweiten Zeitraums zwischen dem zweiten und dem vierten Übergang, das Bestimmen des zu empfangenden Datenwerts basierend auf zumindest einem aus einem ersten Zeitraum und einem zweiten Zeitraum und das Anzeigen eines Fehlers, wenn der bestimmte erste und zweite Zeitraum eine vorbestimmte Verifikationsbeziehung nicht erfüllen.
Ausführungsformen umfassen ferner ein Verfahren zur Übertragung eines Datenwerts, wobei das Verfahren das Bestimmen eines ersten Zeitraums und eines zweiten Zeitraums basierend auf dem zu übertragenden Datenwert und basierend auf einer vorbestimmten Verifikationsbeziehung zwischen dem ersten und dem zweiten Zeitraum umfasst. Das Verfahren umfasst ferner das Erzeugen eines pulsweitenkodierten Signals, das einen ersten Übergang in eine erste Richtung, einen zweiten Übergang nach dem ersten Übergang in eine zweite Richtung, einen dritten Übergang nach dem zweiten Übergang in die erste Richtung und den vierten Übergang in die zweite Richtung des Signals umfasst, wobei der erste Übergang und der dritte Übergang durch den ersten Zeitraum voneinander getrennt sind und wobei der zweite Übergang und der vierte Übergang durch den zweiten Zeitraum voneinander getrennt sind.
Außerdem umfassen Ausführungsformen auch ein Verfahren zur Detektion eines Fehlers in einem pulsweitenkodierten Signal. Das Verfahren umfasst das Empfangen eines ersten Übergangs in eine erste Richtung und eines zweiten Übergangs nach dem ersten Übergang in eine zweite Richtung im Signal, das Bestimmen einer Dauer zwischen dem ersten und dem zweiten Übergang und das Erzeugen eines einen Fehler anzeigenden Fehlersignals, wenn ein vorbestimmter Betrag und die bestimmte Dauer wesentlich voneinander abweichen.
Außerdem umfassen Ausführungsformen auch einen Sender, der einen Senderschaltkreis umfasst, um ein pulsweitenkodiertes Signal zu erzeugen, das einen ersten Übergang in eine erste Richtung und einen zweiten Übergang nach dem ersten Übergang in eine zweite Richtung umfasst, wobei der erste Übergang und der zweite Übergang durch eine Dauer getrennt sind, die im Wesentlichen gleich mit einem vorbestimmten Betrag ist.
Außerdem umfassen Ausführungsformen auch ein Computerprogramm mit einem Programmcode zur Ausführung eines beliebigen der Verfahren, wenn das Computerprogramm auf einem Computer, einem Prozessor oder einer anderen programmierbaren Hardware ausgeführt wird.
Obwohl in den vorangegangenen Abschnitten verschiedene Ausführungsformen von Empfängern und Sendern zusammen mit entsprechenden Verfahren beschrieben wurden, können in einer Ausführungsform eines Senders und/oder eines Empfängers Merkmale und Optionen von einer oder mehreren der zuvor erwähnten Ausführungsformen implementiert werden. Mit anderen Worten kann eine Implementierung des entsprechenden Schaltkreises mehr als nur eine Ausführungsform der oben beschriebenen Sender und Empfänger darstellen. Beispielsweise kann eine Implementierung in der Lage sein, Daten zu senden und zu empfangen und daher hierin als Sendeempfänger bezeichnet werden. In solch einem Fall können der Empfängerschaltkreis und der Senderschaltkreis einen oder mehrere Bauteile gemeinsam aufweisen. Im Prinzip können der Sender- und Empfängerschaltkreis je nach Implementierung in manchen Implementierungen sogar identisch sein.
Demgemäß können Ausführungsformen auch ein Kommunikationssystem umfassen, das zumindest einen Empfänger und/oder zumindest einen Sender umfasst. Der Empfänger oder die Empfänger sowie der Sender können als Ausführungsformen implementiert sein. Beispielsweise können Ausführungsformen auch ein Fahrzeug umfassen, wie z.B. ein Auto, das ein solches Kommunikationssystem umfasst.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
In den beiliegenden Figuren werden verschiedene Ausführungsformen der vorliegenden Erfindung beschrieben.
1 zeigt ein vereinfachtes Blockschaltbild eines Kommunikationssystems gemäß einer Ausführungsform;
2 veranschaulicht ein Signal, das von einem Sender gemäß einer Ausführungsform erzeugt wird oder von einem Empfänger gemäß einer Ausführungsform empfangen werden soll;
3 veranschaulicht mögliche Asymmetrien von Übergängen in die erste und zweite Richtung in manchen Ausführungsformen;
4 veranschaulicht verschiedene Verzerrungen in Bezug auf das Signal;
5 veranschaulicht ein erstes Szenario eines verzerrten Signals, das von einem Empfänger gemäß einer Ausführungsform detektierbar ist;
6 veranschaulicht ein zweites Szenario eines verzerrten Signals, das von einem Empfänger gemäß einer Ausführungsform detektierbar ist;
7 veranschaulicht ein drittes Szenario eines verzerrten Signals, das von einem Empfänger gemäß einer Ausführungsform detektierbar ist;
8 veranschaulicht ein viertes Szenario eines verzerrten Signals, das von einem Empfänger gemäß einer Ausführungsform detektierbar ist;
9 veranschaulicht ein fünftes Szenario eines verzerrten Signals, das von einem Empfänger gemäß einer Ausführungsform detektierbar ist;
10 veranschaulicht ein sechstes Szenario eines verzerrten Signals, das von einem Empfänger gemäß einer Ausführungsform detektierbar ist;
11 veranschaulicht ein siebentes Szenario eines verzerrten Signals, das von einem Empfänger gemäß einer Ausführungsform detektierbar ist;
12 veranschaulicht ein achtes Szenario eines verzerrten Signals, das von einem Empfänger gemäß einer Ausführungsform detektierbar ist;
13 zeigt ein vereinfachtes Blockschaltbild eines Fahrzeugs gemäß einer Ausführungsform, das ein Kommunikationssystem gemäß einer Ausführungsform umfasst;
14 zeigt ein Flussdiagramm eines Verfahrens zur Detektion eines Fehlers in einem Signal, das einen Datenwert umfasst, gemäß einer Ausführungsform;
15 zeigt ein Flussdiagramm eines Verfahrens zur Übertragung eines Datenwerts gemäß einer Ausführungsform; und
16 zeigt ein Flussdiagramm eines Verfahrens zur Detektion eines Fehlers in einem Signal gemäß einer Ausführungsform.
AUSFÜHRLICHE BESCHREIBUNG
Nachstehend werden Ausführungsformen gemäß der vorliegenden Erfindung genauer beschrieben. In diesem Zusammenhang werden zusammenfassende Bezugszeichen verwendet, um mehrere Objekte gleichzeitig zu beschreiben oder gemeinsame Merkmale, Abmessungen, Charakteristika oder dergleichen dieser Objekte zu beschreiben. Die zusammenfassenden Bezugszeichen basieren auf ihren Einzelbezugszeichen. Außerdem sind Objekte, die in mehreren Ausführungsformen oder mehreren Figuren vorkommen, die aber identisch oder zumindest ähnlich in Bezug auf manche ihrer Funktionen oder Strukturmerkmale sind, mit dem gleichen oder mit ähnlichen Bezugszeichen versehen. Um unnötige Wiederholungen zu vermeiden, beziehen sich Teile der Beschreibung, die sich auf solche Objekte beziehen, auch auf die entsprechenden Objekte der anderen Ausführungsformen oder anderen Figuren, sofern nicht explizit oder – unter Berücksichtigung des Kontexts der Beschreibung und der Figuren – implizit anders angegeben ist. Daher können ähnliche oder verwandte Objekte mit zumindest einigen identischen oder ähnlichen Merkmalen, Abmessungen und Charakteristika implementiert sein, aber auch mit unterschiedlichen Eigenschaften implementiert sein.
In zahlreichen technologischen Bereichen besteht die Herausforderung, Einheiten in Bauteilen zu erlauben, miteinander unter Verwendung von digitalen Protokollen auf verlässliche, effiziente und doch einfache Weise zu kommunizieren. Die Herausforderung, den möglichen Datendurchsatz, eine einfache Architektur und Implementierung sowie eine Robustheit gegen Verzerrungen, die aus dem die Bauteile umfassenden System aber auch aus seiner Umgebung kommen können, abzuwägen, kann in unterschiedlichen Anwendungen von größerer oder kleinerer Bedeutung sein.
In volumenstarken und kostengünstigen Anwendungen kann beispielsweise die Herausforderung, einfache Lösungen zu finden, die ausreichend Datendurchsatz in Verbindung mit ausreichender Robustheit gegen Verzerrungen bereitstellen, entscheidend für die Akzeptanz der entsprechenden Produkte sein. Eine Möglichkeit, die Robustheit gegen Verzerrungen zu verbessern, besteht darin, es einem Empfänger zu ermöglichen, das Vorhandensein einer Verzerrung zu detektieren, die zu einem Fehler in der Kommunikation führt.
Verzerrungen können aus unterschiedlichen Quellen kommen, einschließlich des Bauteils selbst. Beispielsweise können Verzerrungen im Falle eines elektrischen Übertragungsschemas sich kapazitiv in die Kommunikationsverbindung einkoppeln. Auf ähnliche Weise können Einflüsse aus der Umgebung zu einer Signalverschlechterung und somit zu Anfälligkeit für Verzerrungsfehler im gesendeten Signal führen. Die Situation ist jedoch keineswegs auf elektrische Kommunikationsschemata eingeschränkt, sondern kann auch in anderen verwendeten Technologien auftreten, einschließlich magnetischen, optischen oder anderen drahtlosen Kommunikationstechnologien.
Obwohl diese Probleme und die Herausforderungen, die aus der Situation entstehen, keineswegs auf volumenstarke Architekturen und kostengünstige Implementierungen eingeschränkt sind, werden nachstehend Implementierungen im Automobilsektor genauer beschrieben, ohne jedoch auf Allgemeinheit zu verzichten. Hierin können Protokolle, wie z.B. SPC (kurze PWM-Codes; PWM = Pulsweitenmodulierung) und SENT (Einflanken-Nibble-Übertragung) verwendet werden, um Daten zu übertragen. Diese Protokolle nutzen digitale Pulsweitenkodierung für die Übertragung von Daten, wie z.B. Vier-Bit-Nibbles. In den vorhandenen Protokollen basiert die Evaluierung nur auf abfallenden Flanken.
Obwohl im Folgenden ein auf SPC oder SENT basierendes Kommunikationsprotokoll beschrieben wird, in dem Nibbles (4 Bits) in PWN als Datenwert kodiert übertragen werden, erfordern Ausführungsformen keineswegs die Verwendung eines Nibbles, das vier Bits umfasst, als Datenwert. Im Prinzip ist der von einem Sender oder einem Empfänger übertragene bzw. empfangene Datenwert weder auf ein Nibble noch auf neinen Datenwert beschränkt, der 2 Zustände umfasst, wobei n eine ganze Zahl gleich oder größer als 0 ist. Mit anderen Worten muss ein von einem Sender oder Empfänger gesendeter bzw. empfangener Datenwert keineswegs alle Zustände einer bitartigen Darstellung abdecken, obwohl der Datenwert durch eine Sequenz von Bits darstellbar sein kann.
Außerdem wird im Folgenden ein Signal beschrieben, das auf Übergängen zwischen einem ersten Signalpegel und einem zweiten Signalpegel und umgekehrt basiert. In auf SPC oder SENT basierenden Protokollen werden abfallende Flanken verwendet, um den Datenwert zu kodieren. In anderen Ausführungsformen können aber auch ansteigende Flanken verwendet werden. Folglich wird in der nachfolgenden Beschreibung hauptsächlich auf Übergänge in eine erste oder zweite Richtung Bezug genommen, worin – je nach Implementierung – die erste Richtung einer abfallenden Flanke oder einer ansteigenden Flanke entsprechen kann, während die zweite Richtung, die sich von der ersten Richtung unterscheidet, der anderen der beiden Flanken entspricht.
In den herkömmlichen auf SENT oder SPC basierenden Meldungen wird eine CRC (zyklische Blockprüfung) mit N Bits als Gesamtbits der Meldung verwendet. Ausführungsformen können eine Evaluierung von abfallenden oder ansteigenden Flanken ermöglichen, um Störungen oder Fehler in einem Signal zu detektieren, die durch Rauschen oder Verzerrungen der Signale im Kanal erzeugt werden.
Die Kommunikation kann unidirektional, aber auch bidirektional, sein, um einen Austausch von Daten, Befehlen, Statusinformationen und dergleichen zu ermöglichen. In der nachfolgenden Beschreibung werden Informationen, die von einen Bauteil oder einer Einheit zu einem anderen Bauteil oder einer anderen Einheit übertragen werden sollen, als Daten bezeichnet, unabhängig vom Gehalt oder von der Bedeutung der jeweiligen Informationsteile.
1 zeigt ein vereinfachtes Blockschaltbild eines Kommunikationssystems 100, das einen Empfänger 110 und einen Sender 120 umfasst, die über eine Kommunikationsverbindung 130 verbunden sind. Die Kommunikationsverbindung kann eine unidirektionale Kommunikation nur vom Sender 120 zum Empfänger 110 ermöglichen oder kann einen Datenaustausch zwischen dem Sender 120 und dem Empfänger 110 ermöglichen, die in diesem Fall als Sendeempfänger implementiert sein können. Bezüglich der Technologie, die für die Kommunikationsverbindung und somit für den Sender 120 und den Empfänger 110 verwendet wird, kann im Prinzip jede beliebige Technologie eingesetzt werden, die das Senden und Empfangen von Daten ermöglicht. Somit kann die Verbindung 130 eine bidirektionale Verbindung sein. Beispielsweise kann die Kommunikationsverbindung 130 auf einer elektrischen Datenübertragung basieren, obwohl auch andere Techniken, einschließlich beispielsweise optischer, magnetischer oder drahtloser Übertragungsschemata, eingesetzt werden können.
Der Sender 120 umfasst einen Senderschaltkreis 140, der ausgebildet und in der Lage ist, das vom Sender 120 zum Empfänger 110 zu übertragende Signal zu erzeugen. Dies kann, je nach Implementierung, das Bestimmen eines Zeitraums zwischen Signalübergängen, Dauern zwischen Signalübergängen und Signalpegeln in Abhängigkeit vom konkret verwendeten Protokoll umfassen. Demgemäß umfasst der Empfänger 110 einen Empfängerschaltkreis 150, der ausgebildet und in der Lage ist, das Signal zu empfangen und Zeiträume, Dauern, Signalpegel und andere signalbezogene Parameter zu bestimmen. Der Empfänger 110 umfasst ferner einen Fehlerdetektionsschaltkreis 160, der in der Lage ist, ein einen Fehler anzeigendes Fehlersignal zu erzeugen, wenn eine vorbestimmte Verifikationsbeziehung nicht erfüllt wird oder eine fehleranzeigende Situation auftritt. Beispiele werden weiter unten genauer beschrieben.
Der Empfängerschaltkreis 150 kann in der Lage sein, ein übertragenes Signal zu empfangen und einen ersten Übergang des Signals in eine erste Richtung des Signals, einen zweiten Übergang des Signals in eine zweite Richtung, einen dritten Übergang des Signals nach dem zweiten Übergang in die erste Richtung und den vierten Übergang in die zweite Richtung des Signals zu bestimmen. Der erste, zweite, dritte und vierte Übergang können aufeinander folgen, d.h. zwischen dem ersten und dem zweiten Übergang, dem zweiten und dem dritten Übergang bzw. dem dritten und den vierten Übergang werden vom Empfängerschaltkreis keine weiteren Übergänge bestimmt. Außerdem kann der Empfängerschaltkreis ausgebildet sein, um einen ersten Zeitraum zwischen dem ersten und dritten Übergang zu bestimmen und einen zweiten Zeitraum zwischen dem zweiten und dem vierten Übergang zu bestimmen. Außerdem kann der Empfängerschaltkreis in der Lage sein, einen Datenwert, beispielsweise einen Datenwert eines Nibbles, basierend auf zumindest einem aus dem ersten Zeitraum und dem zweiten Zeitraum zu bestimmen. Zur Bestimmung des Datenwerts kann vom Empfänger eine Zeitbasis verwendet werden, die von einem Synchronisationsimpuls abgeleitet ist, der vorher vom Sender zum Empfänger übertragen wurde. Beispielsweise kann der Synchronisationsimpuls vorher zu einem jeweiligen Rahmen oder innerhalb jedes Rahmes übertragen werden. Der übertragene Synchronisationsimpuls gibt eine Zeitbasis an, die vom Sender zur Kodierung der Daten verwendet wird, die in Impulslängen übertragen werden sollen. Der Synchronisationsimpuls kann eine vorbestimmte Anzahl an Taktgebersignalen umfassen, beispielsweise 56 Taktgebersignale.
Der Fehlerdetektionsschaltkreis kann in der Lage sein, das einen Fehler anzeigende Fehlersignal zu erzeugen, wenn der bestimmte erste und zweite Zeitraum nicht die vorher genannte vorbestimmte Verifikationsbeziehung erfüllen. Auf ähnliche Weise kann der Senderschaltkreis 140 des Senders 120 in der Lage sein, einen ersten Zeitraum und einen zweiten Zeitraum basierend auf dem zu übertragenden Datenwert und basierend auf der vorbestimmten Verifikationsbeziehung zwischen dem ersten und dem zweiten Zeitraum zu bestimmen. Der Senderschaltkreis 140 ist in diesem Fall ferner ausgebildet, um das Signal zu erzeugen, das die zuvor genannten Übergänge in die jeweiligen Richtungen umfasst, wobei der erste und dritte Übergang durch den ersten Zeitraum voneinander getrennt sind und der zweite und vierte Übergang durch den zweiten Zeitraum voneinander getrennt sind.
Der Empfänger 150 kann jedoch in der Lage sein, einen Übergang in die erste Richtung und einen Übergang in die zweite Richtung nach dem ersten zu empfangen und eine Dauer zwischen diesen beiden Übergängen zu bestimmen. In diesem Fall kann der Fehlerdetektionsschaltkreises 160 in der Lage sein, das einen Fehler anzeigende Fehlersignal zu erzeugen, wenn ein vorbestimmter Betrag und die bestimmte Dauer wesentlich voneinander abweichen. Der vorbestimmte Betrag kann gegebenenfalls ein fixer Betrag, ein veränderbarer Betrag oder ein programmierbarer Betrag sein. Je nach Implementierung kann der Fehlerdetektionsschaltkreis 160 in der Lage sein, den vorbestimmten Betrag durch Auslesen des Betrags aus einer Speicherstelle 170 zu erhalten. Die Speicherstelle 170 kann Teil des Fehlerdetektionsschaltkreises 160 sein oder als Teil einer anderen Vorrichtung oder zumindest Teil eines anderen Schaltkreises implementiert sein. Beispielsweise kann die Speicherstelle 170 Teil eines größeren Speichers oder eines größeren Speicherschaltkreises des Empfängers 110 sein, um nur ein Beispiel zu nennen.
Der vorbestimmte Betrag kann beispielsweise auf einer Kalibrierung basieren. Der Fehlerdetektionsschaltkreis 160 kann zu zumindest einer Kalibrierung und Rekalibrierung des vorbestimmten Betrags während des Betriebs des Empfängers in der Lage sein. Dies kann beispielsweise durch Verwendung eines Tiefpassfilters implementiert sein. Das Tiefpassfilter kann ein Filter mit gleitendem Mittelwert oder ein anderes FIR-Filter (Filter mit endlicher Impulsantwort) umfassen. Aber auch andere mittelwertbildende Filter können implementiert werden, beispielsweise in Form eines Filters mit unendlicher Impulsantwort (IIR) oder eines Sammel-Ausschütt-FIR-Begrenzungsfilters. Außerdem können nichtlineare Filter, wie z.B. Nachlauffilter, verwendet werden, die Aktualisierungen nur in Schritten von (+1) oder (–1) ermöglichen. Das Tiefpassfilter kann auch ein langzeitbegrenzendes Mittelwertfilter umfassen, das nzumindest 2 Übergänge berücksichtigt. n kann hier eine ganze Zahl größer als 4, 5, 6, 7, 8, 9 oder 10 sein. Je länger das langzeitbegrenzende Mittelwertfilter ist (größeres n), desto genauer können Verzerrungen im Zeitablauf der Übergänge detektierbar sein. Dementsprechend kann jedoch auch die Zeit zunehmen, bevor der Fehlerdetektionsschaltkreis verlässlich arbeitet. Basierend auf einem Begrenzungsfilter kann das Tiefpassfilter eine hardwareeffizientere Implementierung ermöglichen.
Es gilt anzumerken, dass es im Falle eines Empfängers, der nur die Dauer zwischen Übergängen in entgegengesetzte Richtungen bestimmt, möglich sein kann, ein Kommunikationssystem gemäß einer Ausführungsform zu implementieren, ohne einen Sender 120 gemäß einer Ausführungsform zu implementieren.
Aber auch in diesem Fall können der Empfänger 110 und sein Empfängerschaltkreis 150 ausgebildet sein, um zumindest den dritten Übergang in die erste Richtung zu empfangen, um einen Zeitraum zwischen dem ersten und dritten Übergang zu bestimmen, die beide entlang der ersten Richtung ausgerichtet sind. Der Empfängerschaltkreis kann dann den zu empfangenden Datenwert basierend auf dem bestimmten Zeitraum zwischen dem ersten und zweiten Übergang bestimmen. Der jeweilige Zeitraum kann variabel sein und vom Datenwert abhängen. In manchen Ausführungsformen kann der Empfängerschaltkreis 150 in der Lage sein, die Dauer mit zumindest höherer Genauigkeit zu bestimmen als eine Quantisierungsschrittgröße, die vom Empfängerschaltkreis 150 verwendet wird, um den Datenwert basierend auf dem ersten Zeitraum zu bestimmen.
Der Empfängerschaltkreis 150 kann ferner ausgebildet sein, um auch einen vierten Übergang in die zweite Richtung nach dem dritten Übergang und die bestimmte weitere Dauer zwischen dem dritten und vierten Übergang zu empfangen und zu verarbeiten. In diesem Fall kann der Fehlerdetektionsschaltkreis 160 ausgebildet sein, um das einen Fehler anzeigende Signal zu erzeugen, wenn die bestimmte weitere Dauer und der vorbestimmte Betrag oder ein weiterer vorbestimmter Betrag wesentlich voneinander abweichen. Der dritte Übergang kann direkt nach dem zweiten Übergang folgen. Wenn weder die Dauer noch die weitere Dauer die zuvor genannte Bedingung verletzen, erzeugt der Fehlerdetektionsschaltkreis 160 kein einen Fehler anzeigendes Fehlersignal, sondern ein Signal, welches das Nichtvorhandensein eines Fehlers anzeigt.
Wenn der Empfängerschaltkreis 150 implementiert ist, um den zuvor genannten ersten und zweiten Zeitraum zu bestimmen und der Fehlerdetektionsschaltkreis verifiziert, ob die vorbestimmte Verifikationsbeziehung erfüllt ist, wird das einen Fehler anzeigende Fehlersignal erzeugt, wenn die vorbestimmte Verifikationsbeziehung nicht erfüllt ist. Sie kann erfüllt sein, wenn ein Verhältnis zwischen dem bestimmten ersten und zweiten Zeitraum einen vorbestimmten Verhältniswert annimmt oder in einem vorbestimmten Verhältnisbereich liegt. Beispielsweise kann die Verifikationsbeziehung erfüllt sein, wenn die beiden Zeiträume im Wesentlichen gleich sind. Dies kann der Fall sein, wenn die Zeiträume um nicht mehr als 5 %, oder mehr als 2 %, oder andere vorbestimmte Beträge, voneinander abweichen.
Um eine leichtere Bestimmung der Übergänge zu ermöglichen, kann der Empfängerschaltkreis 150 implementiert sein, um den ersten und dritten Übergang in die erste Richtung als Übergänge von einem gemeinsamen vordefinierten ersten Signalpegel zu einem gemeinsamen vordefinierten zweiten Signalpegel zu empfangen. Auf ähnliche Weise kann der Empfängerschaltkreis 150 den zweiten und vierten Übergang als die jeweiligen Übergänge erkennen, wenn sie Übergänge von einem gemeinsamen vordefinierten zweiten Signalpegel zu einem gemeinsamen vordefinierten ersten Signalpegel sind.
Der Empfängerschaltkreis 150 kann auch in der Lage sein, zumindest einen der jeweiligen Zeiträume mit höherer Genauigkeit zu bestimmen als eine Quantisierungsschrittgröße, die vom Empfängerschaltkreis 150 verwendet wird, um den Datenwert basierend auf dem jeweiligen Zeitraum zu bestimmen. Wenn der Fehlerdetektionsschaltkreis 160 keine Verletzung der vorbestimmten Verifikationsbeziehung erkennt, kann das Fehlersignal so erzeugt werden, dass es keinen Fehler anzeigt.
Wenn der Empfänger 110 in der Lage ist, beides, die vorbestimmte Verifikationsbeziehung sowie die fehleranzeigenden Situationen in Bezug auf eine oder mehrere vorbestimmte Dauern, zu verifizieren, können die genannten Fehlersignale unterschiedliche Fehlersignale sein, beispielsweise ein erstes und eine zweites Fehlersignal, oder sie können ein gemeinsames Fehlersignal sein, das vom Fehlerdetektionsschaltkreis 160 erzeugt wird. In diesem Fall kann das einen Fehler anzeigende Fehlersignal erzeugt werden, wenn zumindest eine der zuvor genannten Bedingungen, die einen Fehler anzeigt, vorhanden ist (ODER-Kombination).
2 zeigt ein Zeitsteuerungsdiagramm eines Signals 200, das einen ersten Übergang 210, einen zweiten Übergang 220 nach dem ersten Übergang 210, einen dritten Übergang 230 nach dem zweiten Übergang 220 und einen vierten Übergang 240 nach dem dritten Übergang 230 umfasst. Genauer gesagt folgt in der hier dargestellten Ausführungsform der zweite Übergang direkt oder sofort nach dem ersten Übergang.
Der dritte Übergang 230 und der vierte Übergang 240 folgen ebenfalls direkt oder sofort nach dem zweiten Übergang 220 bzw. dem dritten Übergang 230. Der erste und dritte Übergang 210, 230 sind Übergänge in eine erste Richtung, die in den hier dargestellten Beispielen Übergängen von einem ersten gemeinsamen Signalpegel 250 zu einem zweiten gemeinsamen Signalpegel 260 entspricht. Der erste Signalpegel 250 ist in dieser Ausführungsform höher als der zweite Signalpegel 260, sodass die erste Richtung einer abfallenden Flanke entspricht. Die zweite Richtung, die der ersten Richtung entgegengesetzt ist, entspricht hier ansteigenden Flanken. In anderen Beispielen und Ausführungsformen können die Richtungen umgekehrt sein, d.h. die erste Richtung kann eine ansteigende Flanke sein, und die zweite Richtung kann eine fallende Flanke sein.
In den zuvor genannten Kommunikationsprotokollen gemäß SPC oder SENT ist der Datenwert (Nibble) in einem ersten Zeitraum 270 zwischen dem ersten Übergang 210 und dem dritten Übergang 230 kodiert, die beide in die erste Richtung ausgerichtet sind. Da in dem in 2 dargestellten Beispiel die erste Richtung abfallenden Flanken entspricht, wird auch der erste Zeitraum 270 als T_fzf (fzf = abfallende Flanke zu abfallender Flanke) bezeichnet. Gemäß den zuvor genannten Standards sind der Datenwert, der vier Bits umfasst und somit sechzehn verschiedene Betragszustände (0, 1, ..., 15) kodiert, indem die Zeitskala in Taktsignale oder Bitzeiten unterteilt wird, wie in 2 im unteren Teil unter dem Signal 200 gezeigt. Der Betrag 0 des Datenwerts entspricht in diesem Protokoll 12 Taktsignalen. Basierend auf dieser Verschiebung (12 Taktsignale) werden die zu übertragenden Beträge in Form von Taktsignalen zu dieser Verschiebung addiert. Mit anderen Worten entspricht der Betrag 1 13 Taktsignalen, der Betrag 2 entspricht 14 Taktsignalen, der Betrag 7 entspricht 19 Taktsignalen und der Betrag 15 entspricht 27 (= 12 + 15) Taktsignalen. Außerdem definieren die Standards, dass eine Dauer 280 zwischen dem ersten Übergang 210 und dem zweiten Übergang 220, die in dem Beispiel einer niedrigen Zeit des Signals 200 entspricht, zumindest 4 Taktsignalen mit 4 Bitzeiten entspricht. Aufgrund der Ausrichtung der Übergänge 210, 220 wird die Dauer 230 auch als T_fzs1 (fzs1 = abfallende Flanke zu ansteigender Flanke 1) bezeichnet.
Abgesehen vom ersten Zeitraum 270 können auch ein zweiter Zeitraum 290 zwischen dem zweiten und vierten Übergang 220, 240 und eine weitere Dauer 300 zwischen dem dritten und vierten Übergang 230, 240 vom Empfängerschaltkreis 150 bestimmt werden. Aufgrund der Ausrichtung der Richtungen der jeweiligen Übergänge 220, 230, 240 wird in 2 der zweite Zeitraum 290 auch als T_szs (szs = ansteigende Flanke zu ansteigender Flanke) und die weitere Dauer 300 als T_fzr2 (fzs2 = abfallende Flanke zu ansteigender Flanke 2) bezeichnet. In manchen Ausführungsformen kann T_fzs2 der tatsächlich empfangenen Meldung als T_fzs1 für die nächste Meldung wiederverwendet werden.
In den beschriebenen Protokollen wird die gemeinsame Zeitbasis in zuvor genannten Taktsignalen oder Bitzeiten quantisiert. Daher kann auch die niedrige Zeit, die der Dauer 280 gemäß dem Protokoll entspricht, auf einen genauen Betrag innerhalb einer Toleranz von n Bitzeiten eingeschränkt sein, wobei n eine ganze Zahl ist, die beispielsweise 1, 2, 3, 4, ... umfasst. Die Wahl eines Betrags von mehr als 4 Bitzeiten, wie in 2 gezeigt, kann Abwärtskompatibilität mit dem ursprünglichen SENT-Standard sicherstellen. Eine Überwachung der nun akkurat ausgebildeten niedrigen Zeit oder Dauer 280 kann die Detektion einer Verschiebung einer Länge einer vorangegangenen hohen Zeit um mehr als die definierte Toleranz ermöglichen.
Wie dargelegt kann es außerdem möglich sein, die Zeiträume oder Abstände zwischen zwei benachbarten abfallenden oder ansteigenden Flanken zu messen, die beispielsweise gleich wie die Zeiträume oder Abstände der folgenden zwei ansteigenden Flanken erzeugt und definiert sein können. Dies stellt ein Beispiel für die zuvor genannte vorbestimmte Verifikationsbeziehung dar. Es können aber auch andere vorbestimmte Verifikationsbeziehungen in Bezug auf die genannten Zeiträume implementiert werden. Beispielsweise können die beiden Zeiträume einen vorbestimmten Verhältniswert zueinander annehmen oder in einem vorbestimmten Verhältnisbereichs liegen.
Wenn die beiden Zeiträume 270, 290 die vorbestimmte Verifikationsbeziehung erfüllen müssen, kann ein beliebiger dieser Zeiträume verwendet werden, um den Datenwert zu kodieren oder einen empfangenen Datenwert zu dekodieren. Wenn diese beiden Zeiträume jedoch nicht die Verifikationsbeziehung erfüllen müssen, kann jede davon zur Übertragung des Datenwerts verwendet werden.
Wie in 3 dargestellt können die Übergänge eines Signals 200 asymmetrisch sein. Beispielsweise kann eine Abfallzeit 310 des ersten Übergangs 210 wie in 3 dargestellt kürzer sein als die nachfolgende Anstiegszeit 320 des folgenden zweiten Übergangs 220. Gemäß den zuvor genannten Protokollen kann eine maximale Abfallzeit beispielsweise 6,5 µs sein, während die maximale Anstiegszeit 320 18,0 µs sein kann. Folglich kann es, um eine einfachere Bestimmung der Zeiträume 270, 290 zu ermöglichen, ratsam sein, Übergänge in dieselbe Richtung zu verwenden. Dies kann eine genauere Bestimmung und somit genauere Verifikation, ob ein Fehler, beispielsweise durch eine Verzerrung ausgelöst, aufgetreten ist, ermöglichen.
4 veranschaulicht die Auswirkung von Verzerrungen auf das Signal 200. Obwohl aufgrund der variierenden Länge des Gesamtsignals 200, das keine fixe Länge besitzt, die Kodierung keine PWM im engeren Sinn ist, kann das Übertragungsschema manchmal als PWM-Nibble-Übertragung bezeichnet werden. Im unteren Teil von 4 ist das Signal 200 mit einem ersten Zeitraum 270 und dem entsprechenden ersten und dritten Übergang 210, 230 dargestellt. Der Sender 120 erzeugt in dem Beispiel das Signal 200 mit dem ersten Zeitraum 270 aus 14 Bitzeiten oder Taktsignalen, was dem Betrag 2 entspricht, was gleich der Bitsequenz 0010 ist. Verzerrungen, wie sie im anderen Teil von 4 dargestellt sind, können jedoch darübergelegt sein, was zu Verzerrungen im Signal 200 führt. Mit anderen Worten kann durch Überlagern der Verzerrungen, einschließlich beispielsweise Rauschen und elektromagnetischer Störungen (EMS) der ursprünglichen Meldung, ein Fehlersignal erzeugt werden. 4 veranschaulicht dies anhand von vier verschiedenen Verzerrungen 330-1, 330-2, 330-3 und 330-4.
Wenn die Verzerrung 330 kürzer ist als die kürzesten Zeiträume, die von der Protokollzeitsteuerung spezifiziert werden, kann sie durch eine Zeitsteuerungsverletzung detektiert werden, solange sie nicht in der Nähe der zeitsteuerungsrelevanten Flanke auftritt. Im Fall der Verzerrung 330-1 wird beispielsweise der vorher definierte Zeitraum von 12 Taktsignalen verletzt, sodass das darübergelegte Signal, das vom Empfänger 110 empfangen wird, als fehlerhaft erkannt werden kann. Außerdem führt die Verzerrung 330-4 zur abfallenden Flanke, die auch vom dritten Übergang 230 nicht durch die definierte Mindestzeit getrennt ist, die in dem Beispiel hier 12 Taktsignale ist. Daher kann auch die vierte Verzerrung 330-4, die in 4 dargestellt ist, durch Verifikation einer Zeitsteuerungsverletzung bestimmt werden.
Für den Fall, dass die Verzerrungen in der kritischen Zeitregion auftreten, können sie jedoch ein Vorziehen oder eine Verzögerung der Flanken verursachen und so eine gültige Meldung nachahmen, die nur durch die nachfolgend beschriebene Zeitsteuerungsevaluierung detektiert werden kann. Beispielsweise kann die Verzerrung 330-2 dazu führen, dass das Signal 200 den dritten Übergang 230 zu früh im Vergleich zum ursprünglich kodierten Datenwert umfasst. Auf ähnliche Weise kann die Verzerrung 330-3 dazu führen, dass der dritte Übergang 230 verspätet wird, was den bestimmten ersten Zeitraum 270, wie er vom Empfänger 110 bestimmt wurde, verlängert. Beide Verzerrungen 230-2, 230-3 können schlussendlich undetektierbar sein.
Für den Fall, dass ein überlagerter Impuls eine Länge aufweist, welche das Minimum der spezifizierten Impulslänge überschreitet, kann der Verzerrungsimpuls zumindest durch eine Zeitsteuerungsverletzung wie beschrieben detektierbar sein. Oder er würde eine falsche Anzahl an Nibbles in einem Rahmen erzeugen oder die zyklische Blockprüfung, falls implementiert, verletzen. Um jedoch Fehler zu detektieren, die durch eine solche Zeitsteuerungsverletzung nicht detektiert werden, können möglicherweise die Zeiträume 270, 290 und zumindest eine der Dauern 280, 300 oder sogar alle Zeiträume und Dauern (und abfallenden und ansteigenden Flanken) gemessen werden und die Zeiten berechnet werden, die in der Skizze eines Signals in 2 definiert sind.
Dies kann erfolgen, indem mit jedem Übergang in die erste Richtung begonnen wird, die in dem in 2 dargestellten Beispiel einer abfallenden Flanke entspricht.
Die folgenden 5 bis 12 zeigen verschiedene Szenarien, in denen Verzerrungen das Signal beeinflussen und zu Störungen oder Fehlern führen. Unter Bezugnahme auf die folgenden Figuren wird genauer dargelegt, welche Evaluierungen der erfassten Zeitsteuerungen, einschließlich der Zeiträume und Dauern, die Detektion von Fehlern in der Struktur der Datenwertübertragung ermöglichen. 5 bis 8 zeigen in diesem Zusammenhang mögliche einmalige Störungsvorgänge, während 9 bis 12 die Auswirkung von doppelten Störungsvorgängen zeigen. Die Auswirkung von verschiedenen Verzerrungen 330 sind in 5 bis 12 durch Fehler in den Übergängen 210, 220, 230, 240 angezeigt, die von der/den jeweiligen Verzerrung(en) beeinflusst werden. Alle in diesen Figuren dargestellten Beispiele basieren jedoch auf der in 2 gezeigten Situation. Folglich wird hierin im Hinblick auf das Signal 200 und seine Struktur auf 2 Bezug genommen.
In 5 ist eine Situation dargestellt, in der eine Verzerrung 330 dazu führt, dass der zweite Übergang 220 zeitlich vorverlegt wird, wodurch der zweite Zeitraum 290 länger wird. Folglich ist der erste Zeitraum 270 kürzer als der zweite Zeitraum 290, sodass die vorbestimmte Verifikationsbeziehung in Bezug auf diese Zeiträume nicht erfüllt ist. Außerdem wird die Dauer 280 kürzer als der vordefinierte Betrag, der in dem in 2 und 5 dargestellten Beispiel 12 bis zu 10 Taktsignalen oder 10 Bitzeiten entspricht. In 5 bis 12 wird der vordefinierte Betrag auch als Standard oder Standardbetrag bezeichnet.
6 veranschaulicht die Situation, in der die Verzerrung 330 den dritten Übergang 230 so beeinflusst, dass er im Vergleich zu der in 2 gezeigten Situation verzögert wird. Folglich ist der erste Zeitraum 270 länger als der zweite Zeitraum 290, sodass wieder die vorbestimmte Verifikationsbeziehung verletzt wird. Außerdem ist die weitere Dauer 300 kürzer als der vordefinierte Betrag.
In der in 7 dargestellten Situation wird der zweite Übergang 220 so beeinflusst, dass der zweite Übergang 220 um 1 Taktsignal nach hinten verschoben wird. Daher wird der erste Zeitraum 270 länger als der zweite Zeitraum, sodass die vorbestimmte Verifikationsbeziehung zwischen diesen Zeiträumen nicht erfüllt ist. Außerdem ist die Dauer 280 länger als der vordefinierte Betrag und weicht somit von einem vordefinierten Betrag ab, sodass diese fehleranzeigende Situation vom Empfänger 110 erkannt werden kann.
In der in 8 gezeigten Situation führt die Verzerrung 330 dazu, dass der dritte Übergang 230 um 1 Taktsignal früher stattfindet. Folglich wird der erste Zeitraum 270 kürzer als der zweite Zeitraum 290, was die vorbestimmte Verifikationsbeziehung verletzt. Auf ähnliche Weise ist die weitere Dauer 300 länger als der vordefinierte Betrag.
9 zeigt ein erstes Szenario, das eine mögliche doppelte Fehlersituation umfasst. Hier beeinflussen zwei Verzerrungen 330-1, 330-2 sowohl den zweiten Übergang 220 bzw. auch den dritten Übergang 230. Genauer gesagt führen die Verzerrungen 330-1 und 330-2 dazu, dass der zweite Übergang 220 und der dritte Übergang 230 um 1 Taktsignal früher stattfinden. Folglich ist der erste Zeitraum 270 kürzer als der zweite Zeitraum 290, wodurch wieder die vorbestimmte Verifikationsbeziehung verletzt wird. Darüber hinaus ist die Dauer 280 kürzer als der vorbestimmte Betrag, während die weitere Dauer 300 länger ist als der vorbestimmte Betrag. Alle diese Bedingungen können dazu führen, dass der Fehlerdetektionsschaltkreis 160 ein einen Fehler anzeigendes Fehlersignal erzeugt.
In der in 10 dargestellten Situation beeinflussen wieder zwei Verzerrungen 330-1, 330-2 sowohl den zweiten Übergang 220 bzw. auch den dritten Übergang 230. Hier führen die Verzerrungen 330-1 und 330-2 dazu, dass der zweite Übergang 220 bzw. der dritte Übergang 230 um 1 Taktsignal später stattfinden. Folglich ist der erste Zeitraum 270 länger als der zweite Zeitraum 290, was dazu führt, dass die vorbestimmte Verifikationsbeziehung verletzt wird. Außerdem ist die weitere Dauer 300 kürzer als der Standardbetrag und die Dauer 280 ist länger als der vorbestimmte Betrag, was ebenfalls auf das Vorhandensein einer Fehlersituation hinweist.
11 veranschaulicht eine weitere doppelte Fehlersituation, in der wieder zwei Verzerrungen 330-1, 330-2 die Positionen des zweiten bzw. dritten Übergangs 220, 230 beeinflussen. In dieser Situation führen jedoch die Verzerrungen 330 beide dazu, dass der resultierende Impuls kürzer ist als beabsichtigt. Genauer gesagt führt die Verzerrung 330-1 dazu, dass der zweite Übergang 220 um 1 Taktsignal nach hinten bewegt wird, wodurch der Übergang 220 spät im Vergleich zu der in 2 dargestellten Situation stattfindet. Die zweite Verzerrung 330-2 führt dazu, dass der dritte Übergang 230 um 1 Taktsignal vorbewegt wird, wodurch der Übergang 230 früh im Vergleich zu seiner beabsichtigten Position aus 2 stattfindet. Der resultierende Impuls zwischen dem zweiten und dem dritten Übergang 220, 230 ist kürzer als beabsichtigt. Folglich sind der erste und zweite Zeitraum 270, 290 immer noch identisch und verletzen die vorbestimmte Verifikationsbeziehung nicht. Mit anderen Worten ist in dieser Situation, die in 11 dargestellt ist, die vorbestimmte Verifikationsbeziehung erfüllt. Die Dauer 280 sowie die weitere Dauer 300 sind jedoch länger als der vordefinierte Betrag, was somit auf das Vorhandensein einer Störungs- oder Fehlersituation hinweist. In diesem Fall kann der Fehlerdetektionsschaltkreis 160 immer noch das Vorhandensein einer Störung identifizieren.
In 12 wird schließlich eine doppelte Fehlersitutation veranschaulicht, bei der zwei Verzerrungen 330-1, 330-2 die Position des zweiten bzw. dritten Übergangs 220, 230 beeinflussen. Hier führen die Verzerrungen 330 dazu, dass der zweite Übergang 220 um 1 Taktsignal vorverlegt wird, wodurch der zweite Übergang 220 früh stattfindet, während der dritte Übergang 230 um 1 Taktsignal nach hinten verschoben wird, wodurch der dritte Übergang 230 spät stattfindet. Der resultierende Impuls zwischen dem zweiten und dritten Übergang 220, 230 ist länger als beabsichtigt. Folglich sind die zwei Zeiträume 270, 290 wieder gleich, sodass die vorbestimmte Verifikationsbeziehung immer noch erfüllt ist. Die Dauern 280, 300 sind jedoch beide kürzer als der vordefinierte Betrag, sodass der Empfänger 110, der den Fehlerdetektionsschaltkreis 160 umfasst, immer noch das Vorhandensein der Störung detektieren kann und somit ein entsprechendes einen Fehler anzeigendes Fehlersignal erzeugen kann.
Wie zuvor gezeigt umfassen die Zeitsteuerungsevaluierungen eines übertragenen Musters ansteigende und abfallende Flanken, oder – allgemeiner gesagt – Übergänge entlang sowohl der ersten als auch der zweiten Richtung. Eine Evaluierung der Zeitsteuerung dieser Flanken kann das Detektieren einzelner als auch doppelter Fehler eines zu übertragenden Datenwerts ermöglichen. Da dreifache Fehler oder Fehler höherer Ordnung entstehen können, indem einfache und doppelte Fehler von zwei benachbarten Nibbles oder Daten kombiniert werden, können sie in zumindest einem der Datenwerte detektierbar sein.
Wie zuvor beschrieben kann zusätzlich zu den oben beschriebenen Zeitsteuerungsevaluierungen ein Vergleich von konstanten Zeitsteuerungsperioden, die vom selben Sender erzeugt werden (z.B. demselben Sender oder derselben Kommunikationsschnittstelle mehrerer Sensoren), detektiert werden, wenn sie um mehr als eine definierte Grenze voneinander abweichen. Dies kann beispielsweise auf die langen Lücken oder Dauern 280, 300 am Beginn jedes Nibbles angewendet werden. Außerdem kann es auf einen Bezugsimpuls zu Beginn jeder Meldung angewendet werden, der dazu verwendet wird, die Sensorzeitbasis eines Senders, z.B. eines Sensors, dem Empfänger 110, beispielsweise einer elektronischen Steuereinheit, bereitzustellen.
Sicherheitsmerkmale und Protokollspezifikationen können für eine spezifische Anwendung angepasst werden. Eine Verlängerung der zyklischen Blockprüfung jeder Meldung kann alternativ dazu implementiert werden. Dies kann jedoch das Erfüllen der Datenanforderungen beeinträchtigen und kontraproduktiv sein, wenn versucht wird, die zuvor genannte Abwägung zu verbessern. Bei Sensorbussen mit geringer Datengeschwindigkeit kann das beispielsweise eine Alternative darstellen. Die Implementierung kann komplizierter sein, und auch eine Verletzung der Aufwärtskompatibilität mit existierenden Standards kann bei der Implementierung solcher Merkmale in Betracht gezogen werden.
13 zeigt ein vereinfachtes Blockdiaschaltbild eines Fahrzeugs 400, das beispielsweise ein Auto 410 sein kann. Das Fahrzeug 400 oder Auto 410 umfasst ein Kommunikationssystem 100, das eine Steuereinheit 420 umfasst, die auch als Steuerung bezeichnet wird. Die Steuereinheit 420 umfasst einen Empfänger 110 wie zuvor beschrieben.
Außerdem umfasst das Fahrzeug 400 einen oder mehrere Sensoren 430, die jeweils einen Sender 120 gemäß einer Ausführungsform umfassen können, obwohl dies keineswegs erforderlich ist, wie zuvor erläutert wurde. Um etwas genauer zu sein umfasst das in 13 dargestellte Auto 410 einen ersten Sensor 430-1 und einen zweiten Transistor 430-2, die Echtzeitsensoren für ein Antiblockiersystem (ABS) oder eine Traktionskontrolle (TCS) sein können, um nur ein Beispiel zu nennen. Andere Sensoren 430 und mehr als eine Steuereinheit 420 können ebenfalls eingesetzt werden.
Die Sensoren 430 und die Steuereinheit 420 sind über eine Kommunikationsverbindung 130 miteinander verbunden, die als Bus implementiert sein kann. In anderen Fällen können anstelle eines Busses einzelne Signalleitungen verwendet werden oder ein weiteres Kommunikationssystem kann implementiert werden. Mit anderen Worten können Ausführungsformen beispielsweise SPC-Sensor-Schnittstellen umfassen, die verbesserte Sicherheitsniveaus durch eine Zeitsteuerungsevaluierung ermöglichen.
14 zeigt ein Flussdiagramm eines Verfahrens zur Detektion eines Fehlers in einem Signal, das einen Datenwert umfasst. In einem Prozess P100 kann ein Signal 200 empfangen werden, wobei das Signal den ersten, zweiten, dritten und vierten Übergang 210, 220, 230, 240 wie zuvor beschrieben umfasst. In einem Prozess P110 kann der erste Zeitraum 270 bestimmt werden. In einem Prozess P120 kann der zweite Zeitraum 290 bestimmt werden. In einem optionalen Prozess P130 kann basierend auf zumindest einem aus dem ersten und zweiten Zeitraum 270, 290 der zu übertragende Datenwert bestimmt werden. Wenn die vorbestimmte Verifikationsbeziehung zwischen den Zeiträumen 270, 290 nicht erfüllt ist, wird im Prozess P140 ein Fehler angezeigt.
15 zeigt ein Flussdiagramm eines Verfahrens zur Übertragung eines Datenwerts gemäß einer Ausführungsform. In einem Prozess P200 werden ein erster Zeitraum und ein zweiter Zeitraum basierend auf dem zu übertragenden Datenwert und auf einer vorbestimmten Verifikationsbeziehung zwischen den beiden Zeiträumen bestimmt. In einem Prozess P210 wird ein Signal erzeugt, das einen ersten Übergang in eine erste Richtung, einen zweiten Übergang nach dem ersten Übergang in eine zweite Richtung, einen dritten Übergang nach dem zweiten Übergang in die erste Richtung und einen vierten Übergang in die zweite Richtung des Signals umfasst, wobei der erste Übergang und der dritte Übergang durch den ersten Zeitraum voneinander getrennt sind und wobei der zweite Übergang und der vierte Übergang durch den zweiten Zeitraum voneinander getrennt sind.
16 zeigt ein Flussdiagramm eines Verfahrens zur Detektion eines Fehlers in einem Signal gemäß einer Ausführungsform. Das Verfahren umfasst in einem Prozess P300 das Empfangen eines Signals, das einen ersten Übergang in eine erste Richtung und einen zweiten Übergang nach dem ersten Übergang in eine zweite Richtung umfasst. In einem Prozess P310 wird die Dauer zwischen dem ersten und dem zweiten Übergang bestimmt. In einem Prozess P320 wird ein Fehler als Fehler angezeigt, wenn ein vorbestimmter Betrag und die bestimmte Dauer wesentlich voneinander abweichen.
Es sei darauf hingewiesen, dass die Prozessabfolge, wie sie in den Figuren gezeigt und vor- sowie nachstehend beschrieben ist, keine erforderliche Reihenfolge dieser Prozesse darstellt. Die Prozesse können in Bezug auf ihre Reihenfolge sowie die Abfolge ihrer Verarbeitung variieren. Beispielsweise können sie zeitlich überlappend oder sogar parallel ausgeführt werden. Darüber hinaus können sie in einer Schleife ausgeführt werden, bis beispielsweise eine Abbruch- oder Ausstiegsbedingung erfüllt ist.
Darüber hinaus können Beispiele und Ausführungsformen auch ein Computerprogramm mit einem Programmcode zur Ausführung eines beliebigen der vor- oder nachstehend beschriebenen Verfahren umfassen, wobei das Computerprogramm auf einem Computer, einem Prozessor oder einer anderen programmierbaren Hardware, einschließlich beispielsweise einer Steuerung oder einer Steuereinheit, ausgeführt wird.
Die Beschreibung und Zeichnungen stellen lediglich die Prinzipien der Erfindung dar. Es versteht sich, dass Fachleute auf dem Gebiet der Erfindung in der Lage sind, unterschiedliche Anordnungen zu entwerfen, auch wenn sie nicht explizit hierin beschrieben oder dargestellt sind, welche die Prinzipien der Erfindung ausführen und in ihrem Geist und Schutzumfang enthalten sind. Darüber hinaus dienen alle hierin angeführten Beispiele explizit vorwiegend pädagogischen Zwecken, um dem Leser dabei zu helfen, die Prinzipien der Erfindung und die von den Erfindern zur Weiterentwicklung des Gebiets bereitgestellten Konzepte zu verstehen, und sind daher nicht als auf die spezifisch angeführten Beispiele und Bedingungen einschränkend zu verstehen. Darüber hinaus sind alle Kommentare hierin, in denen Prinzipien, Aspekte und Ausführungsformen der Erfindung angeführt werden, sowie spezifische Beispiele so zu verstehen, dass sie Äquivalente davon umfassen:
Funktionsblöcke, die als „Mittel zur ...“ (Ausführung einer bestimmten Funktion) bezeichnet sind, sind als Funktionsblöcke zu verstehen, die einen Schaltkreis umfassen, der ausgebildet ist, um eine bestimmte Funktion auszuführen. Ein „Mittel für etwas“ ist folglich ebenfalls als „Mittel, das für etwas ausgebildet oder geeignet ist“ zu verstehen. Ein Mittel, das ausgebildet ist, um eine bestimmte Funktion auszuführen, impliziert daher nicht, dass solch ein Mittel notwendigerweise die Funktion (zu einem gegebenen Zeitpunkt) ausführt.
Die hierin beschriebenen Verfahren können als Software implementiert sein, beispielsweise als Computerprogramm. Die Subprozesse können von solch einem Programm ausgeführt werden, beispielsweise das Schreiben in eine Speicherstelle. Auf ähnliche Weise kann das Auslesen oder Empfangen von Daten durch Auslesen aus derselben oder einer anderen Speicherstelle erfolgen. Eine Speicherstelle kann ein Register oder ein anderer Speicher einer geeigneten Hardware sein. Die Funktionen der verschiedenen Elemente, die in den Figuren dargestellt sind, einschließlich jeglicher Funktionblöcke mit der Bezeichnung „Mittel“, „Mittel zur Bildung“, „Mittel zur Bestimmung“ usw., können durch die Verwendung von dedizierter Hardware bereitgestellt sein, beispielsweise durch „einen Former“, „einen Bestimmer“ usw., sowie durch Hardware, die in der Lage ist, Software zusammen mit geeigneter Software auszuführen. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzelnen dedizierten Prozessor, durch einen einzelnen gemeinsamen Prozessor oder durch eine Vielzahl von einzelnen Prozessoren, von denen manche gemeinsamen genutzt werden können, bereitgestellt sein. Darüber hinaus ist die explizite Verwendung der Bezeichnungen „Prozessor“ oder „Steuerung“ nicht so zu verstehen, dass sie sich ausschließlich auf Hardware beziehen, die in der Lage ist, Software auszuführen, sondern kann implizit, ohne Einschränkung, digitale Signalverarbeitungs-(DSP-)Hardware, einen Netzprozessor, eine anwenderspezifische integrierte Schaltung (ASIC), eine feldprogrammierbare Gatterschaltung (FPGA; Field Programmable Gate-Array), einen Festwertspeicher (ROM) zur Speicherung von Software, einen Direktzugriffsspeicher (RAM) und nichtflüchtige Speicher umfassen. Andere Hardware, herkömmliche und/oder kundenspezifische, kann ebenfalls eingeschlossen sein. Auf ähnliche Weise sind jegliche in den Figuren dargestellte Schalter nur konzeptionell. Ihre Funktion kann durch den Betrieb von Programmlogik, durch dedizierte Logik, durch die Wechselwirkung zwischen Programmsteuerung und dedizierter Logik ausgeführt werden, wobei die jeweilige Technik von der implementierenden Person je nach spezifischem Kontext ausgewählt werden kann.
Fachleute auf dem Gebiet der Erfindung werden erkennen, dass jegliche Blockschaltbilder hierin konzeptionelle Darstellungen veranschaulichender Schaltkreise zur Ausführung der Prinzipien der Erfindung sind. Auf ähnliche Weise sei darauf hingewiesen, dass jegliche Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocodes und dergleichen unterschiedliche Prozesse darstellen, die im Wesentlichen in computerlesbaren Medien dargestellt und so von einem Computer oder Rechner ausgeführt werden können, egal ob ein solcher Computer oder Prozessor expliziert dargestellt ist oder nicht.
Darüber hinaus sind die nachfolgenden Ansprüche durch Verweis in die ausführliche Beschreibung hierin aufgenommen, wobei jeder Anspruch alleine als separate Ausführungsform stehen kann. Zwar kann jeder Anspruch alleine als separate Ausführungsform stehen, es sei jedoch darauf hingewiesen, dass – obwohl ein abhängiger Anspruch in den Ansprüchen auf eine spezifische Kombination mit einem oder mehreren anderen Ansprüchen Bezug nehmen kann – andere Ausführungsformen auch eine Kombination des abhängigen Anspruches mit dem Gegenstand eines jeden anderen abhängigen Anspruchs umfassen können. Solche Kombinationen werden hierin vorgeschlagen, sofern nicht angegeben ist, dass eine spezifische Kombination nicht vorgesehen ist. Außerdem ist vorgesehen, dass auch Merkmale eines Anspruches in jeden anderen unabhängigen Anspruch aufgenommen sind, auch wenn dieser Anspruch nicht direkt von dem unabhängigen Anspruch abhängt.
Ferner sei darauf hingewiesen, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren von einer Vorrichtung mit Mitteln zur Ausführung jedes der einzelnen Prozesse dieser Verfahren implementiert werden können.
Darüber hinaus versteht sich, dass die Offenbarung mehrerer Prozesse oder Funktionen, die in der Beschreibung oder in den Ansprüchen offenbart sind, nicht auf die jeweilige Reihenfolge eingeschränkt ist. Folglich schränkt die Offenbarung mehrerer Prozesse oder Funktionen diese nicht auf eine bestimmte Reihenfolge ein, solange solche Prozesse oder Funktionen nicht aus technischen Gründen unaustauschbar sind.
Außerdem kann ein einzelner Prozess in manchen Ausführungsformen mehrere Subprozesse umfassen oder in solche unterteilt sein. Solche Subprozesse können in die Offenbarung dieses einzelnen Prozesses eingeschlossen sein und Teil davon sein, sofern das nicht explizit ausgeschlossen ist.

Claims

Empfänger (110), umfassend: einen Empfängerschaltkreis (150) zum Empfangen eines pulsweitenkodierten Signals mit einem ersten Übergang (210) in eine erste Richtung, einem zweiten Übergang (220) nach dem ersten Übergang (210) in eine zweite Richtung, einem dritten Übergang (230) nach dem zweiten Übergang (220) in die erste Richtung und einem vierten Übergang (240) in die zweite Richtung des Signals, wobei der Empfängerschaltkreis (150) ausgebildet ist, um einen ersten Zeitraum (270) zwischen dem ersten und dem dritten Übergang zu bestimmen und einen zweiten Zeitraum (290) zwischen dem zweiten und dem vierten Übergang zu bestimmen, und wobei der Empfängerschaltkreis ausgebildet ist, um einen Datenwert basierend auf zumindest einem aus dem ersten Zeitraum und dem zweiten Zeitraum zu bestimmen; und wobei der Empfänger (110) ausgebildet ist, um einen Fehler anzuzeigen, wenn der bestimmte erste und zweite Zeitraum nicht die vorbestimmte Verifikationsbeziehung erfüllen.
Empfänger (110) nach Anspruch 1, wobei der Empfänger so ausgebildet ist, dass die vorbestimmte Verifikationsbeziehung erfüllt ist, wenn ein Verhältnis zwischen dem bestimmten ersten Zeitraum (270) und dem bestimmten zweiten Zeitraum (290) einen vorbestimmten Verhältniswert annimmt oder in einem vorbestimmten Verhältnisbereich liegt.
Empfänger (110) nach einem der vorangegangenen Ansprüche, wobei der Empfänger (110) so ausgebildet ist, dass die vorbestimmte Verifikationsbeziehung erfüllt ist, wenn der erste und der zweite Zeitraum (270, 290) im Wesentlichen gleich sind.
Empfänger (110) nach einem der vorangegangenen Ansprüche, wobei der Empfängerschaltkreis (150) ausgebildet ist, um den ersten Zeitraum (270) basierend auf dem ersten und dem dritten Übergang als Übergänge von einem gemeinsamen vordefinierten ersten Signalpegel (250) zu einem gemeinsamen vordefinierten zweiten Signalpegel (260) zu bestimmen.
Empfänger (110) nach einem der vorangegangenen Ansprüche, wobei der Empfängerschaltkreis (150) ausgebildet ist, um den zweiten Zeitraum (290) basierend auf dem zweiten und dem vierten Übergang als Übergänge von einem gemeinsamen vordefinierten zweiten Signalpegel (260) zu einem gemeinsamen vordefinierten ersten Signalpegel (250) zu bestimmen.
Empfänger (110) nach einem der vorangegangenen Ansprüche, wobei der Empfängerschaltkreis (150) ausgebildet ist, um den Datenwert durch Verarbeiten des zumindest einen jeweiligen Zeitraums, der variabel ist und vom Datenwert abhängt, zu bestimmen.
Empfänger (110) nach einem der vorangegangenen Ansprüche, wobei der Empfänger ausgebildet ist, keinen Fehler anzuzeigen, wenn der erste und der zweite Zeitraum die vorbestimmte Verifikationsbeziehung erfüllen.
Empfänger (110) nach einem der vorangegangenen Ansprüche, wobei der Empfängerschaltkreis (150) ausgebildet ist, um eine Zeitbasis zur Bestimmung zumindest eines aus dem ersten und dem zweiten Zeitraum (270, 280) basierend auf einem Synchronisationsrahmen, der vor Empfang des ersten, zweiten, dritten und vierten Übergangs empfangen wird, zu bestimmen.
Empfänger (110), umfassend: einen Empfängerschaltkreis (150) zum Empfang eines pulsweitenkodierten Signals mit einem ersten Übergang (210) in eine erste Richtung und einem zweiten Übergang (220) nach dem ersten Übergang (210) in eine zweite Richtung in einem Signal, wobei der Empfängerschaltkreis (150) ausgebildet ist, um eine Dauer (280) zwischen dem ersten und dem zweiten Übergang zu bestimmen, wobei der Empfängerschaltkreis (150) ausgebildet ist, um eine Zeitbasis zur Bestimmung der Dauer (280) zwischen dem ersten und dem zweiten Übergang basierend auf einem Synchronisationsrahmen, der vor Empfang des ersten und zweiten Übergangs empfangen wird, zu bestimmen; wobei der Empfänger (110) ausgebildet ist, um einen Fehler anzuzeigen, wenn ein vorbestimmter Betrag und die bestimmte Dauer wesentlich voneinander abweichen, wobei der vorbestimmte Betrag auf einer Kalibrierung basiert; und wobei der Empfänger (110) ausgebildet ist, um den vorbestimmten Betrag während des Betriebs des Empfängers (110) zumindest zu kalibrieren oder zu rekalibrieren.
Empfänger (110) nach Anspruch 9, wobei der Empfänger (110) ausgebildet ist, um den vorbestimmten Betrag durch Auslesen des Betrags aus einer Speicherstelle (170) zu erhalten.
Empfänger (110) nach einem der Ansprüche 9 oder 10, wobei der Empfänger (110) ausgebildet ist, um den vorbestimmten Betrag mit einem Tiefpassfilter zumindest zu kalibrieren oder zu rekalibrieren.
Empfänger (110) nach einem der Ansprüche 9 bis 11, wobei der Empfängerschaltkreis (150) ausgebildet ist, um einen dritten Übergang (230) in die erste Richtung zu empfangen, einen ersten Zeitraum (270) zwischen dem ersten und dem dritten Übergang (210, 230) zu bestimmen und einen zu empfangenden Datenwert basierend auf dem bestimmten ersten Zeitraum (270) zu bestimmen.
Empfänger (110) nach einem der Ansprüche 9 bis 12, wobei der Empfängerschaltkreis (150) ausgebildet ist, um einen dritten Übergang (230) in die erste Richtung und einen vierten Übergang (240) in die zweite Richtung nach dem dritten Übergang (230) zu empfangen und eine weitere Dauer (300) zwischen dem dritten und dem vierten Übergang zu bestimmen, und wobei der Empfänger (110) ausgebildet ist, um den Fehler anzuzeigen, wenn die bestimmte weitere Dauer (300) und der vorbestimmte Betrag oder ein weiterer vorbestimmter Betrag wesentlich voneinander abweichen.
Empfänger (100) nach Anspruch 13, wobei der Empfängerschaltkreis (150) ausgebildet ist, um zumindest einen aus dem dritten Übergang (230) nach dem zweiten Übergang (220), dem dritten Übergang (230) direkt nach dem zweiten Übergang (220), dem vierten Übergang (240) nach dem dritten Übergang (230) und dem vierten Übergang (240) direkt nach dem dritten Übergang (230) zu empfangen.
Verfahren zur Detektion eines Fehlers in einem Signal, das einen Datenwert umfasst, wobei das Verfahren umfasst: Empfangen eines ersten Übergangs in eine erste Richtung, eines zweiten Übergangs nach dem ersten Übergang in eine zweite Richtung, eines dritten Übergangs nach dem zweiten Übergang in die erste Richtung und eines vierten Übergangs in die zweite Richtung des Signals; Bestimmen eines ersten Zeitraums zwischen dem ersten und dem dritten Übergang; Bestimmen eines zweiten Zeitraums zwischen dem zweiten und dem vierten Übergang; Bestimmen des zu empfangenden Datenwerts basierend auf zumindest einem aus dem ersten Zeitraum und dem zweiten Zeitraum; und Anzeigen eines Fehlers, wenn der bestimmte erste und zweite Zeitraum eine vorbestimmte Verifikationsbeziehung nicht erfüllen.
Verfahren zur Detektion eines Fehlers in einem Signal, wobei das Verfahren umfasst: Empfangen eines ersten Übergangs in eine erste Richtung und eines zweiten Übergangs nach dem ersten Übergang in eine zweite Richtung im Signal; Bestimmen einer Zeitbasis zur Bestimmung einer Dauer zwischen dem ersten und dem zweiten Übergang basierend auf einem Synchronisationsrahmen, der vor Empfang des ersten und zweiten Übergangs empfangen wird; Bestimmen der Dauer zwischen dem ersten und dem zweiten Übergang; und Anzeigen eines Fehlers, wenn ein vorbestimmter Betrag und die bestimmte Dauer wesentlich voneinander abweichen, wobei der vorbestimmte Betrag auf einer Kalibrierung basiert; und zumindest Kalibrieren oder Rekalibrieren des vorbestimmten Betrags während des Betriebs.
Computerprogramm mit einem Programmcode zur Ausführung eines beliebigen der Verfahren nach Anspruch 15 oder 16, wenn das Computerprogramm auf einem Computer, einem Prozessor oder einer anderen programmierbaren Hardware ausgeführt wird.