DE102014107894B4

DE102014107894B4 - Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number: DE102014107894B4
Application number: DE102014107894.2A
Authority: DE
Inventors: Peter Irsigler; Franz Hirler; Hans-Joachim Schulze
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2013-06-04
Filing date: 2014-06-04
Publication date: 2017-08-03
Anticipated expiration: 2034-06-05
Also published as: US20140353742A1; US9269713B2; DE102014107894A1

Abstract

Leistungshalbleiterbauelement (10), das Folgendes umfasst: ein erstes Substrat (20), das mit einem ersten Dotandentyp stark dotiert ist, wobei das erste Substrat (20) eine Vorderfläche (26) und eine Rückfläche (27) aufweist, wobei die Rückfläche (27) eine Rückseite des Bauelements bildet, einen vertikalen FET vom p-Typ (41) und einen vertikalen FET vom n-Typ (31), die seitlich nebeneinander auf der Vorderfläche (26) des ersten Substrats angeordnet sind, wobei ein erster der vertikalen FETs (31, 41) eine erste Driftzone (52) aufweist und ein zweiter der vertikalen FETs eine komplementäre zweite Driftzone (50) mit einer Dotierung, die zu dem ersten Dotanden des ersten Substrats (20) komplementär ist, aufweist, und eine komplementäre, stark dotierte zweite Region (24), die zwischen der komplementären zweiten Driftzone (50) und dem ersten Substrat (20) angeordnet ist, wobei der FET vom p-Typ (41) und der FET vom n-Typ (31) das erste Substrat (20) als eine gemeinsame Rückseite gemeinsam nutzen, und wobei eine Region zwischen der komplementären zweiten Driftzone (50) und dem ersten Substrat (20), einschließlich mindestens eines Teils der komplementären stark dotierten zweiten Region (24), eine hoch leitfähige Struktur (21, 22) umfasst, die eine niedrig-ohmsche Verbindung zwischen der komplementären zweiten Driftzone (24) und dem ersten Substrat (20) bereitstellt; wobei die hoch leitfähige Struktur (21, 22) mindestens eines der Folgenden aufweist: – die hoch leitfähige Struktur umfasst mindestens einen vertikalen Graben (28), der sich zwischen der komplementären zweiten Driftzone (50) und dem ersten Substrat (20) erstreckt; und – die hoch leitfähige Struktur umfasst Störatome (25) in einer Region zwischen der komplementären zweiten Driftzone (50) und dem ersten Substrat (20), wobei die Störatome (25) mindestens eines von Se, S und Ar umfassen; und – die hoch leitfähige Struktur umfasst eine Si-Ge-abgestufte epitaxiale Heterostruktur.

Description

TECHNISCHES GEBIET
Diese Spezifikation betrifft Verfahren zum Bilden eines Halbleiterbauelements. Darüber hinaus beschreibt diese Spezifikation Ausführungsformen von FET-Halbleiterbauelementen, insbesondere zweier komplementärer FETs auf einem gemeinsamen Substrat.
HINTERGRUND
Feldeffekttransistoren (FETs) sind in Halbleiterchips für eine enorme Vielfalt von Halbleiterbauelement-Anwendungen enthalten. Zum Beispiel werden FETs in Motoransteuerungen, Gleichstromwandlern und Gleichrichtern als Halbleiterschalter in einer Halbbrückenkonfiguration verwendet, die einen Low-Side-Schalter und einen High-Side-Schalter enthält. Angesichts der Weiterentwicklung dieser Anwendungen besteht Bedarf an einem höheren Integrationsgrad bei gleichzeitigem Erhalt zweckdienlicher Bauelementeigenschaften.
Diese Lösungen werden häufig mit diskreten Chips, die einen Low-Side-Schalter und einen High-Side-Schalter mit einer Ladungspumpe aufweisen, oder mit diskreten Komponenten in einem gemeinsamen Gehäuse realisiert. Im Fall von Varianten mit diskreten Chips ist die Streuinduktivität aufgrund der relativ langen Verbindungen häufig unvorteilhaft hoch, was hohe Schaltverluste verursacht. Integrierte diskrete Chips in einem gemeinsamen Gehäuse reduzieren dieses Problem zwar, jedoch besteht weiterhin die Notwendigkeit einer weiteren Verringerung der Streuinduktivität.
Häufig wird eine Halbbrücke unter Verwendung eines n-Kanal-MOSFET als einem Low-Side-Schalter und eines p-Kanal-MOSFET oder n-Kanal-MOSFET mit einer Ladungspumpe als dem High-Side-Schalter hergestellt. Wenn die Brücke in einem gemeinsamen Gehäuse untergebracht wird, so müssen die Leistungsschalter im Fall zweier n-Kanal-Transistoren in der BE, separat auf den Leadframe gebondet werden. Dies erhöht die Kosten je Package.
Im Fall einer Halbbrücke mit einem p-MOSFET als dem High-Side-Schalter ist die Trennung des Leadframes zwar nicht notwendig, jedoch erfordern zwei Chips deutlich mehr Platz und verursachen auch höhere Kosten für die Montage.
Die US 2010/0 276 752 A1 zeigt ein Leistungshalbleiterbauelement, das ein erstes Substrat umfasst, das mit einem ersten Dotandentyp stark dotiert ist, wobei das erste Substrat eine Vorderfläche und eine Rückfläche aufweist, wobei die Rückfläche eine Rückseite des Bauelements bildet. Ein vertikaler FET vom p-Typ und einen vertikaler FET vom n-Typ sind seitlich nebeneinander, mit ihrer jeweiligen Rückseite, auf der Vorderfläche des ersten Substrats angeordnet. Zwischen einer Rückseite des einen FETs und dem Substrat ist eine stark dotierte Region vorgesehen, mit der ein geringer Durchlasswiderstand erzielt werden soll.
Aus den oben genannten und anderen Gründen besteht Bedarf an der vorliegenden Erfindung.
KURZDARSTELLUNG DER ERFINDUNG
Ausführungsformen der Erfindung enthalten ein Leistungshalbleiterbauelement. Das Bauelement umfasst ein erstes Substrat, das mit einem ersten Dotandentyp stark dotiert ist, wobei das erste Substrat eine Vorderfläche und eine Rückfläche aufweist, wobei die Rückfläche eine Rückseite des Bauelements bildet, einen vertikalen FET vom p-Typ und einen vertikalen FET vom n-Typ, die seitlich nebeneinander auf der Vorderfläche des ersten Substrats angeordnet sind, wobei einer der FETs eine erste Driftzone mit einer Dotierung aufweist, die zu dem ersten Dotanden des ersten Substrats komplementär ist, eine komplementäre, stark dotierte zweite Region, die zwischen der komplementären zweiten Driftzone und dem ersten Substrat angeordnet ist, wobei der FET vom p-Typ und der FET vom n-Typ das erste Substrat als eine gemeinsame Rückseite gemeinsam nutzen, und wobei eine Region zwischen der komplementären zweiten Driftzone und dem ersten Substrat, einschließlich mindestens eines Teils der komplementären stark dotiert zweiten Region, eine hoch leitfähige Struktur umfasst, die eine niedrig-ohmsche Verbindung zwischen der komplementären zweiten Driftzone und dem ersten Substrat bereitstellt, wobei die hoch leitfähige Struktur mindestens eines der Folgenden aufweist:

– die hoch leitfähige Struktur umfasst mindestens einen vertikalen Graben, der sich zwischen der komplementären zweiten Driftzone und dem ersten Substrat erstreckt; und
– die hoch leitfähige Struktur umfasst Störatome in einer Region zwischen der komplementären zweiten Driftzone und dem ersten Substrat, wobei die Störatome mindestens eines von Se, S und Ar als Störatome umfassen; und
– die hoch leitfähige Struktur umfasst eine Si-Ge-abgestufte epitaxiale Heterostruktur.

Weitere Ausführungsformen betreffen ein Verfahren zum Herstellen eines Leistungshalbleiterbauelements. Das Verfahren umfasst Folgendes: Bereitstellen eines stark dotierten Substrats mit einem ersten Dotandentyp, Bereitstellen mindestens einer Driftzone vom p-Typ und mindestens einer Driftzone vom n-Typ seitlich nebeneinander, wobei mindestens eine erste Driftzone eine komplementäre Dotierung zu dem ersten Dotandentyp des ersten Substrats aufweist, Bereitstellen einer hoch leitfähigen Struktur in einer Region, die zwischen der ersten Driftzone und dem stark dotierten Substrat angeordnet ist, Bereitstellen mindestens eines vertikalen FET, der die mindestens eine Driftzone vom p-Typ verwendet, und mindestens eines vertikalen FET, der die mindestens eine Driftzone vom n-Typ verwendet, wobei die FETs das stark dotierte Substrat als eine gemeinsame Rückseite gemeinsam nutzen, wobei die hoch leitfähige Struktur mindestens eines der Folgenden aufweist:

Weitere Ausführungsformen betreffen ein Verfahren zum Herstellen eines Leistungshalbleiterbauelements. Dieses Verfahren umfasst Folgendes: Bereitstellen eines ersten Trägerwafers, der ein Standard-Halbleitermaterial mit einer ersten Dotierung umfasst, Ätzen einer ersten Region für eine erste Driftzone in einer Vorderfläche des Trägerwafers, epitaxiales Züchten einer ersten Driftzone in der ersten Region, die eine komplementäre Dotierung zu der Dotierung des Trägerwafers aufweist, so dass der Trägerwafer p-dotierte und n-dotierte Regionen auf seiner Vorderfläche aufweist, Implantieren hoher Dosen eines p-Dotanden und eines n-Dotanden in eine dünne Schicht auf der Vorderfläche der p-dotierten bzw. der n-dotierten Region, Bereitstellen einer hoch leitfähigen Struktur in der Region, die das Standard-Halbleitermaterial umfasst und sich vertikal von der stark dotierten Vorderflächenregion in das Standard-Halbleitermaterial erstreckt, Bonden eines stark dotierten zweiten Trägerwafers, der eine komplementäre Dotierung zu dem ersten Trägerwafer aufweist, an die Vorderfläche des ersten Trägerwafers, Dünnen des ersten Trägerwafers, Bereitstellen mindestens eines vertikalen FET, der die mindestens eine Driftzone vom p-Typ verwendet, und des mindestens einen vertikalen FET, der die mindestens eine Driftzone vom n-Typ verwendet, wobei die FETs die p-dotierte und die n-dotierte Region des ersten Trägerwafers als Driftzonen verwenden und den zweiten Trägerwafer als eine gemeinsame Rückseitenelektrode verwenden,
wobei die hoch leitfähige Struktur mindestens eines der Folgenden aufweist:

Weitere Ausführungsformen betreffen ein weiteres Verfahren zum Herstellen eines Leistungshalbleiterbauelements. Dieses Verfahren umfasst Folgendes: Bereitstellen eines Trägerwafers, der mit einem ersten Dotandentyp stark dotiert ist und eine Vorderfläche und eine Rückfläche aufweist, selektives Züchten einer ersten SiO₂-Schicht auf einem Teil einer Vorderfläche des Trägerwafers, epitaxiales Züchten einer ersten Bauelementschicht, die eine Standarddotierung des gleichen Dotandentyps wie der Trägerwafer auf der Vorderfläche des Trägerwafers, die nicht mit SiO₂ bedeckt ist, aufweist, Aufbringen einer zweiten SiO₂-Schicht über der ersten Bauelementschicht, die eine Vorderfläche und die Seitenwände der ersten Bauelementschicht bedeckt, selektives Rückätzen der ersten SiO₂-Schicht, bis der Trägerwafer frei liegt, Bereitstellen einer stark dotierten zweiten Region von einem entgegengesetzten Dotandentyp zu dem des Trägerwafers auf dem frei liegenden Bereich, Bereitstellen einer hoch leitfähigen Struktur in der Region der stark dotierten zweiten Region, die sich vertikal von der stark dotierten zweiten Region in den stark dotierten Trägerwafer erstreckt, epitaxiales Züchten einer zweiten Bauelementschicht mit einer Standarddotierung des komplementären Typs zur Dotierung der ersten Bauelementschicht auf der stark dotierten zweiten Region, bis die zweite Bauelementschicht das gleiche Niveau wie die seitlich benachbarte erste Bauelementschicht aufweist, Rückätzen der zweiten SiO₂-Schicht, bis die erste Bauelementschicht frei liegt, Bereitstellen mindestens eines vertikalen FET, der die erste Bauelementschicht als eine erste Driftzone verwendet, und mindestens eines komplementären vertikalen FET, der die zweite Bauelementschicht als eine zweite Driftzone verwendet, auf der ersten bzw. der zweiten Bauelementschicht, wobei die FETs den stark dotierten Trägerwafer als eine gemeinsame Rückseite verwenden.
Diese und weitere Ausführungsformen sind in den beiliegenden Zeichnungen veranschaulicht und werden im Folgenden ausführlich beschrieben. Dementsprechend erkennt der Fachmann zusätzliche Merkmale und Vorteile der vorliegenden Erfindung beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der begleitenden Zeichnungen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die beiliegenden Zeichnungen dienen dem besseren Verständnis von Ausführungsformen und sind in diese Spezifikation aufgenommen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung der Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen weiß der Leser zu würdigen, wenn er sie im Zuge des Studiums der folgenden detaillierten Beschreibung besser versteht. Die Elemente der Zeichnungen sind relativ zueinander nicht unbedingt maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
1 veranschaulicht schematisch ein Halbleiterbauelement gemäß einer oder mehreren Ausführungsformen;
2 veranschaulicht schematisch ein Halbleiterbauelement gemäß einer oder mehreren Ausführungsformen;
3 veranschaulicht schematisch ein Halbleiterbauelement gemäß einer oder mehreren Ausführungsformen;
4 bis 10 zeigen schematisch ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß Ausführungsformen;
11 bis 16 zeigen schematisch ein weiteres Verfahren zum Herstellen eines Halbleiterbauelements gemäß Ausführungsformen;
17, 18 und 19 zeigen Halbleiterbauelemente gemäß Ausführungsformen;
20 zeigt ein weiteres Halbleiterbauelement gemäß Ausführungsformen auf der Grundlage eines Halbleiterzwischenprodukts, wie in 15 gezeigt.
DETAILLIERTE BESCHREIBUNG
In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen zur Veranschaulichung konkrete Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In diesem Zusammenhang werden Richtungsbegriffe wie zum Beispiel „oben“, „unten“, „vorn“, „hinten“, „vorderer“, „hinterer“ usw. mit Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Anzahl verschiedener Ausrichtungen positioniert werden können, werden die Richtungsbegriffe nur zur Veranschaulichung verwendet und bilden insoweit keine Einschränkung.
Wir wenden uns nun ausführlich verschiedenen Ausführungsformen zu, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel dient lediglich der Erläuterung. Zum Beispiel können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben sind, in – oder in Verbindung mit – anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu erhalten. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifizierungen und Variationen enthält. Die Zeichnungen sind nicht nach Maßstab angefertigt und dienen lediglich veranschaulichenden Zwecken. Zur besseren Klarheit wurden – wenn nicht anders angegeben – die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszahlen versehen in den verschiedenen Zeichnungen.
Der Begriff „horizontal“ oder „seitlich“ im Sinne dieser Spezifikation beschreibt eine Ausrichtung, die im Wesentlichen parallel zu einer horizontalen ersten oder Hauptfläche eines Halbleitersubstrats oder -bodys verläuft. Dies kann zum Beispiel die Oberfläche eines Wafers oder eines Chips sein. Ferner werden die Begriffe „komplementäre zweite Driftzone“ und „Driftzone mit einer komplementären Dotierung“ im vorliegenden Text gegeneinander austauschbar verwendet.
Der Begriff „vertikal“ im Sinne dieser Spezifikation beschreibt eine Ausrichtung, die im Wesentlichen senkrecht zu der ersten Fläche, d. h. parallel zu einer normalen Richtung mit Bezug auf die erste Fläche des Halbleitersubstrats oder -bodys, verläuft.
In dieser Spezifikation wird ein n-dotiertes Material oder eine n-dotierte Region als von einem ersten Leitfähigkeitstyp bezeichnet, während ein p-dotiertes Material oder eine p-dotierte Region als von einem zweiten Leitfähigkeitstyp bezeichnet wird. Es versteht sich von selbst, dass die Halbleiterbauelemente auch mit entgegengesetzten Dotierungsbeziehungen gebildet werden können, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Ferner veranschaulichen einige Figuren relative Dotierungskonzentrationen durch Angabe von „–“ oder „+“ neben dem Dotierungstyp. Zum Beispiel meint „n–“ eine Dotierungskonzentration, die geringer als die Dotierungskonzentration einer „n“-Dotierungsregion ist, während eine „n+“-Dotierungsregion eine größere Dotierungskonzentration als die „n“-Dotierungsregion hat. Jedoch bedeutet die Angabe der relativen Dotierungskonzentration nicht, dass Dotierungsregionen mit der gleichen relativen Dotierungskonzentration unbedingt die gleiche absolute Dotierungskonzentration haben müssen, sofern nichts anderes angegeben ist. Zum Beispiel können zwei verschiedene „n+“-Regionen verschiedene absolute Dotierungskonzentrationen haben. Das gleiche gilt zum Beispiel für eine „n+“-Region und eine „p+“-Dotierungsregion.
Konkrete Ausführungsformen, die in dieser Spezifikation beschrieben werden, betreffen Feldeffekttransistoren, und betreffen insbesondere Leistungsfeldeffekttransistoren. Der Begriff „Feldeffekt“ beschreibt im Sinne dieser Spezifikation die durch ein elektrisches Feld vermittelte Bildung eines leitfähigen „Kanals“ eines ersten Leitfähigkeitstyps und/oder die Steuerung der Leitfähigkeit und/oder Form des Kanals in einer Halbleiterregion eines zweiten Leitfähigkeitstyps, typischerweise einer Bodyregion des zweiten Leitfähigkeitstyps. Aufgrund des Feldeffekts wird ein unipolarer Strompfad durch die Kanalregion zwischen einer Source-Region oder Emitter-Region des ersten Leitfähigkeitstyps und einer Driftregion des ersten Leitfähigkeitstyps gebildet und/oder gesteuert. Die Driftregion kann in Kontakt mit einer Drain-Region bzw. einer Kollektor-Region stehen. Die Drain-Region oder die Kollektor-Region stehen in ohmschem Kontakt mit einer Drain- oder Kollektor-Elektrode. Die Source-Region oder die Emitter-Region steht in ohmschem Kontakt mit einer Source- oder Emitter-Elektrode. Ohne Anlegen einer externen Spannung zwischen der Gate-Elektrode und der Source- oder Emitter-Elektrode wird der ohmschen Strompfad zwischen der Source- oder Emitter-Elektrode und der Drain- oder Kollektor-Elektrode durch das Halbleiterbauelement in Einschalt-Feldeffekt-Bauelementen unterbrochen oder ist wenigstens hoch-ohmisch. In Ausschalt-Feldeffekt-Bauelementen, wie zum Beispiel HEMTs (High Electron Mobility-Transistoren), Verarmungs-MOSFETs (Metalloxid-Feldeffekttransistoren) und Ausschalt-JFETs (Junction-FETs) ist der Strompfad zwischen der Source-Elektrode und der Drain-Elektrode durch das Halbleiterbauelement ohne Anlegen einer externen Spannung zwischen der Gate-Elektrode und der Source- oder Emitter-Elektrode typischerweise niedrig-ohmisch.
Im Kontext der vorliegenden Spezifikation beschreibt der Begriff „Feldeffektstruktur“ eine Struktur, die in einem Halbleitersubstrat oder Halbleiterbauelement gebildet wird, das eine Gate-Elektrode aufweist, um einen leitfähigen Kanal in der Kanalregion zu bilden und/oder zu formen. Die Gate-Elektrode ist mindestens von der Kanalregion durch eine dielektrische Region oder dielektrische Schicht isoliert.
Die Begriffe „verarmt“ und „vollständig verarmt“ sollen besagen, dass eine Halbleiterregion im Wesentlichen keine freien Ladungsträger umfasst. Typischerweise sind isolierte Feldplatten nahe den pn-Übergängen angeordnet, die zum Beispiel zwischen einer Driftregion und einer Bodyregion ausgebildet sind. Dementsprechend kann die Sperrspannung des pn-Übergangs bzw. des Halbleiterbauelements erhöht werden. Die dielektrische Schicht oder Region, die die Feldplatte von der Driftregion isoliert, wird im Folgenden auch als eine Felddielektrikumschicht oder Felddielektrikumregion bezeichnet. Die Gate-Elektrode und die Feldplatte können das gleiche elektrische Potenzial oder ein unterschiedliches elektrisches Potenzial haben. Die Feldplatte kann das Source- oder das Emitter-Potenzial haben. Darüber hinaus kann ein Abschnitt der Gate-Elektrode als Feldelektrode betrieben werden.
Als nicht-einschränkende Beispiele von dielektrischen Materialien zum Bilden einer dielektrischen Region oder dielektrischen Schicht zwischen der Gate-Elektrode oder einer Feldplatte und der Driftregion seien genannt: SiO₂, Si₃N₄, SiO_xN_y, Al₂O₃, ZrO₂, Ta₂O₅, TiO₂ und HfO₂ sowie Gemische und/oder Schichten oder Auskleidungen dieser Materialien.
Im vorliegenden Text beschriebene Ausführungsformen betreffen allgemein Bauelemente mit vertikalen MOS-Transistoren auf einem gemeinsamen Substrat. Genauer gesagt, betreffen sie Halbleiterbauelemente, die mindestens zwei Driftzonen mit komplementärer Dotierung aufweisen, die auf einem gemeinsamen Trägerwafer oder Substrat angeordnet sind, der bzw. das eine Dotierung des gleichen Typs wie eine erste der Driftzonen und somit des entgegengesetzten Typs zu der zweiten, oder anderen, Driftzone aufweist. Um eine niedrig-ohmsche Verbindung zwischen beiden Driftzonen und dem Substrat zu erhalten, wird vorgeschlagen, eine hoch leitfähige Struktur zwischen der Driftzone mit dem Dotandentyp, der dem des Substrats entgegengesetzt ist, und dem Substrat bereitzustellen. In Ausführungsformen werden verschiedene Optionen zum Realisieren und Herstellen der hoch leitfähigen Struktur sowie verschiedene Verfahren zum Herstellen einer solchen Struktur bereitgestellt. Typischerweise erstreckt sich die hoch leitfähige Struktur mindestens über einen Teil ihrer vertikalen Länge durch eine komplementär dotierte, stark dotierte zweite Region (oder Schicht) zwischen der Driftzone mit dem Dotandentyp, der zu dem Substrat komplementär ist, und dem Substrat.
Ausführungsformen betreffen die Bereitstellung von Gräben in einer Region zwischen dem Substrat und der Driftzone, wobei die Gräben mit hoch leitfähigem Material ausgefüllt werden. Dies kann zum Beispiel eine Kohlenstoffmodifizierung sein, bevorzugt Graphit, ein ternäres Nitrid, ein ternäres Silicid, Metalle, wie zum Beispiel Mo, W, Cu, ein eutektisches Material, und Metallsilicid. Auch Kombinationen davon sind möglich. Ausführungsformen betreffen ferner das Implantieren von Störatomen oder -ionen in einer Übergangsregion zwischen einer stark dotierten zweiten Region, die zwischen dem Substrat und der Driftzone angeordnet ist, und dem Substrat. Durch Implantieren einer ausreichend hohen Dotandenkonzentration können die Eigenschaften der pn-Übergangsregion zwischen der stark dotierten zweiten Region, die auf einer Fläche der Driftzone mit einer Dotierung von einem entgegengesetzten Typ zu dem des gemeinsamen Substrats angeordnet ist, und dem gemeinsamen Substrat so angepasst werden, dass sie eine leitende Region ist.
1 zeigt ein Leistungshalbleiterbauelement 10 gemäß Ausführungsformen. Es umfasst ein erstes Substrat 20, das typischerweise mit einem ersten Dotandentyp stark dotiert ist, aber nicht unbedingt eine „n++“-Dotierung, wie gezeigt. Es versteht sich von selbst, dass alle Dotierungen und Dotandentypen, die in der vorliegenden Offenbarung beschrieben und gezeigt sind, in verschiedenen Ausführungsformen auch mit den komplementären Dotierungseigenschaften realisiert werden können, das heißt, n und p sind allgemein gegeneinander austauschbar, sofern in den einzelnen Beispielen nichts anderes angegeben ist. Das erste Substrat 20 hat eine Vorderfläche 26 und eine Rückfläche 27, wobei die Rückfläche eine Rückseite des Halbleiterbauelements 10 bildet.
Ein vertikaler FET vom n-Typ 31 mit einer ersten Bodyregion 30, einer ersten Source-Region 32, einer ersten Driftzone 52 und einem ersten Gate 34, und ein vertikaler FET vom p-Typ 41 mit einer zweiten Bodyregion 40, einer zweiten Source-Region 42, einer zweiten Driftzone 50 und einem zweiten Gate 44 werden seitlich nebeneinander auf der Vorderfläche 26 des ersten Substrats 20 bereitgestellt. Wie in der beispielhaften Ausführungsform gezeigt, hat der FET vom p-Typ 41 eine zweite Driftzone 50 mit einer komplementären p-Dotierung zu dem ersten Dotandentyp (n++) des ersten Substrats 20 und wird darum ab hier auch als komplementäre zweite Driftzone 50 bezeichnet. Der FET vom n-Typ 31 und der FET vom p-Typ 41 teilen sich das erste Substrat 20 als eine gemeinsame Rückseite. Es versteht sich von selbst, dass in der gezeigten Konfiguration mit mindestens zwei Transistoren von komplementären Typen, die auf einem gemeinsamen dotierten Substrat angeordnet sind, eine der Driftzonen 50, 52 (oder Driftregionen) zwangsläufig den komplementären Dotandentyp des Substrats aufweist.
In der beispielhaften Ausführungsform von 1 ist das erste Substrat 20 auch die gemeinsame Rückseitenelektrode des FET vom n-Typ 31 und des FET vom p-Typ 41. Die komplementäre zweite Driftzone 50 endet in einer stark komplementär dotierten Region 24. Eine Übergangsregion ist zwischen der stark komplementär dotierten Region 24 und dem ersten Substrat 20 vorhanden. Die hoch leitfähige Struktur 22 hat den Zweck, diese Übergangsregion elektrisch kurzzuschließen. Die hoch leitfähige Struktur 22 erstreckt sich mindestens über einen Teil ihrer vertikalen Dimension durch die stark komplementär dotierte Region 24. Die Struktur stellt eine niedrig-ohmsche Verbindung zwischen der komplementären stark dotierten Region 24 und dem ersten Substrat 20 und gleichzeitig zwischen der komplementären zweiten Driftzone 50 und dem ersten Substrat 20 bereit. Zu diesem Zweck umfasst die hoch leitfähige Struktur 22 mindestens einen Graben 28, bevorzugt mehrere vertikale Gräben 28, wie gezeigt, die zwischen der komplementären zweiten Driftzone 50 und dem Substrat 20 hervorragen. Der mindestens eine Graben 28 ist mit einem leitfähigen Material 29 ausgekleidet oder gefüllt. Die Gräben 28 der hoch leitfähigen Struktur 22 bilden eine niedrig-ohmsche Verbindung zwischen der komplementären stark dotierten (in dem Beispiel p++) zweiten Region 24, die in dem nicht-einschränkenden Beispiel von 1 eine p-Dotierung hat, und dem ersten Substrat 20, das in 1 eine „n++“-Dotierung hat. Die Gräben 28 schließen somit die pn-Übergangsregion zwischen der komplementären stark dotierten zweiten Region 24 und dem ersten Substrat 20 kurz, was ohne die Gräben 28, bzw. ohne die hoch leitfähige Struktur 22, einen signifikanten Spannungsabfall verursachen würde, wenn ein Strom durch den FET vom p-Typ 41 fließt. Somit vermindert die hoch leitfähige Struktur 22 den Diodeneffekt der pn-Übergangsregion zwischen der komplementären stark dotierten zweiten Region 24 und dem ersten Substrat 20 oder schließt diesen Effekt kurz. Die Gräben 28 der hoch leitfähigen Struktur 22 können sich vertikal durch die gesamte komplementäre stark dotierte Region 24 erstrecken, oder sie brauchen sich nur durch einen Teil davon zu erstrecken, und haben somit jeweils mindestens ein vertikales Ende in der komplementären stark dotierten zweiten Region 24. Drei nicht-einschränkende Beispiele für relative Abmessungen der Gräben 28 der hoch leitfähigen Struktur 22 sind schematisch in dem Kreis mit einer Strichlinie, wie in 1 dargestellt, gezeigt. Die obige Beschreibung der Struktur und Tiefe der hoch leitfähigen Region 22 gilt auch für andere im vorliegenden Text beschriebene Ausführungsformen, die Gräben 28 in der hoch leitfähigen Struktur verwenden. Das gleicht gilt analog beispielsweise auch für die hoch leitfähige Struktur 21, die implantierte Störatome, wie mit Bezug auf 2 unten gezeigt, in einer stark dotierten zweiten Region und optional auch der Driftzone verwendet. Mit im vorliegenden Text beschriebenen Ausführungsformen ist es möglich, Driftzonen 50, 52, oder allgemeiner ausgedrückt, Halbleitermaterial, von komplementären Dotandentypen auf ein gemeinsames Substrat aufzubringen, wodurch gleichzeitig ein ungewollter Spannungsabfall oder Spannungsverlust an der obligatorischen pn-Übergangsregion zwischen einer der Driftzonen oder Materialien und dem gemeinsamen Substrat deutlich reduziert wird. Folglich wird eine verbesserte Lösung für das Anordnen vertikaler Feldeffekttransistoren, insbesondere MOS-Typ-Transistoren von unterschiedlichen Kanaltypen, auf einem gemeinsamen Substrat bereitgestellt. Ungeachtet der individuellen Form und Bauweise der hoch leitfähigen Struktur 21, 22 erstreckt sie sich in Ausführungsformen vertikal in einer Region zwischen der komplementären zweiten Driftzone 50 und dem ersten Substrat 20 oder einer Region, die Teile der komplementären zweiten Driftzone 50 und des ersten Substrats 20 enthält. Dadurch enthält die hoch leitfähige Struktur 22 mindestens einen Teil der, und überlappt mindestens teilweise mit der, komplementären stark dotierten zweiten Region 24. Die hoch leitfähige Struktur 22 kann sich in einer vertikalen Richtung auch vollständig in der komplementären stark dotierten zweiten Region 24 erstrecken, wobei sie auch mindestens ein vertikales Ende besitzen kann, das sich in der komplementären stark dotierten zweiten Region 24 befindet.
Typischerweise ist der mindestens eine Graben 28 mit einem leitfähigen Material 29 ausgekleidet oder gefüllt, wie zum Beispiel einer Kohlenstoffmodifizierung, bevorzugt Graphit, einem ternären Nitrid, einem ternären Silicid, Mo, W, Ti, einem eutektisches Material und einem Metallsilicid. Es sich auch Kombinationen oder Gemische davon möglich.
Die FETs 31, 41 sind typischerweise seitlich voneinander isoliert. Dies kann typischerweise durch einen Isolationsgraben 60 erreicht werden, der mit einem Isoliermaterial 61 gefüllt oder ausgekleidet ist und/oder der einen Hohlraum umfassen kann.
Gemäß Ausführungsformen, wie in 2 gezeigt, wird eine hoch leitfähige Struktur 21 auf andere Weise als die hoch leitfähige Region 22, die in 1 gezeigt ist, realisiert. Typischerweise umfasst die hoch leitfähige Struktur 21 von 2 implantierte Störatome 25 (die nur schematisch gezeigt sind) in einer Übergangsregion zwischen der komplementären zweiten Driftzone 50 oder der komplementären stark dotierten Region 24 und dem ersten Substrat 20. Die implantierten Störatome 25 fungieren als Störstellen in dem Halbleitermaterial. Sie führen zu einer höheren Anzahl von Energieniveaus in dem Bandabstand. Infolge dessen ermöglichen sie eine hohe Leitfähigkeit zwischen der komplementären zweiten Driftzone 50 bzw. der stark dotierten zweiten Region 24 und dem ersten Substrat 20. Geeignete Auswahlmöglichkeiten für die Störatome sind zum Beispiel Se, S und Ar. Die hoch leitfähige Struktur 21b kann sich auch vollständig innerhalb der komplementären stark dotierten Region 24 erstrecken. Die zwei Varianten 21 und 21b sind als Alternativen zu sehen, die in 2 nur zu Veranschaulichungszwecken zusammen gezeigt sind. Sie können in Ausführungsformen jedoch auch kombiniert werden.
Im Fall von Se ist die Wirksamkeit der Störstellenerzeugung am Ende des Bereichs der Abscheidung der Atome besonders hoch. Das heißt, der Effekt der Störstellenerzeugung je Anzahl von Störatomen ist höher als bei vielen anderen Arten von Störatomen. Ferner sind die Se-generierten Störstellen überaus hochtemperaturstabil. Das liegt teilweise an der Bildung von Se-Clustern in der Nähe der Oberfläche des behandelten Materials. In den vorliegenden Ausführungsformen ist dies typischerweise die Oberfläche der komplementären zweiten Driftzone 50 bzw. des p-dotierten Halbleitermaterials, das die komplementäre zweite Driftzone 50 nach der Produktion des Halbleiterbauelements 10 bildet, auf dessen Oberfläche sich eine stark dotierte zweite Region 24 oder Schicht des gleichen Dotandentyps befindet. Geeignete Dosen für die Konzentration der Se-Störatome in dem Halbleitermaterial der Driftzone 50 bzw. der stark dotierten zweiten Region 24 reichen von etwa 2 × 10¹³ bis etwa 2 × 10¹⁵ Se-Atomen je cm³, genauer gesagt von etwa 4 × 10¹³ bis etwa 1,5 × 10¹⁵ Se-Atomen je cm³. Im Fall von Ar als einem Störstellenmaterial sind die angewendeten Dosen typischerweise etwa eine Größenordnung höher. Somit beträgt der Konzentrationsbereich etwa 2 × 10¹⁴ bis etwa 2 × 10¹⁶ Ar-Atome je cm³, genauer gesagt etwa 4 × 10¹⁴ bis etwa 1,5 × 10¹⁶ Ar-Atome je cm³. Es ist allgemein wünschenswert, die Störstellenkonzentration so genau wie möglich an der pn-Übergangsregion zwischen der komplementären zweiten Driftzone 50 bzw. der stark dotierten zweiten Region 24 auf ihrer Oberfläche und dem ersten Substrat 20 abzuscheiden. Zu diesem Zweck wird eine Implantationsenergie der Atome oder Ionen relativ niedrig gewählt. Ein geeigneter Bereich für die Implantationsenergie ist von etwa 5 keV bis etwa 60 keV, besonders bevorzugt von etwa 10 keV bis etwa 50 keV. Die Implantation der Störatome wird typischerweise ausgeführt, bevor das erste Substrat 20 und das Halbleitermaterial der Driftzonen 50, 51 verbunden werden, was weiter unten noch ausführlicher beschrieben wird. In Ausführungsformen kann eine (nicht gezeigte) dünne Schicht epitaxial auf der Oberfläche gezüchtet werden, die das Ziel für die Abscheidung bildet, so dass es möglich ist, durch die dünne Schicht hindurch zu implantieren, so dass die Atome unmittelbar hinter der dünnen Schicht direkt an der Oberfläche des Halbleitermaterials der Driftzone 50 bzw. in der stark dotierten zweiten Region 24 oder Schicht auf der Oberfläche von Driftzone 50 zum Stillstand kommen.
In Ausführungsformen kann die hoch leitfähige Struktur 21 von 2 auch eine Si-Ge-abgestufte epitaxiale Heterostruktur umfassen, die an der Grenze zwischen der Driftzone 50 und dem ersten Substrat 20 angeordnet ist.
Gemäß Ausführungsformen, wie in 3 gezeigt, kann eine hoch leitfähige Region 22 auch durch die Verwendung von Gräben 29 erreicht werden, ungefähr so wie in den Ausführungsformen von 1. Jedoch werden gemäß Ausführungsformen, wie in 3 dargestellt, die Gräben von der Rückseite 27 des Halbleiterbauelements 10 her geätzt, typischerweise am Ende des Fertigungsprozesses. Sie werden anschließend mit einem leitfähigen Material 28 gefüllt. Dieses kann typischerweise ein Metall oder ein Metallsilicid sein, wie zum Beispiel Cu, W, Ti, TiTiN, Mo, Ta, MoSi, TaSi oder TiSi.
4 zeigt einen ersten Schritt eines Verfahrens zum Herstellen eines Halbleiterbauelements 10 gemäß Ausführungsformen. Ein erster Trägerwafer 80, der ein Standard-Halbleitermaterial mit einer ersten Dotierung umfasst, wird bereitgestellt. Zum Beispiel ist die erste Dotierung eine p-Dotierung in 4. Unter Verwendung eines Grabenprozesses oder Boschprozesses wird ein Graben 81 für eine erste Driftzone in einer Vorderfläche 82 des Trägerwafers 80 hergestellt, siehe 4. Wie in 5 gezeigt, wird der Graben 81 dann mit epitaxial gezüchtetem Halbleitermaterial 84 gefüllt, das eine komplementäre Dotierung zu der des Trägerwafers 80 aufweist, so dass das epitaxial gezüchtete Material 84 n-dotiert ist. Der Trägerwafer 80 hat hinterher p-dotierte und n-dotierte Regionen auf seiner Vorderfläche 82.
6 zeigt, dass ein Isolationsgraben 60 in den Wafer 80 zwischen dem epitaxial gezüchteten Material 84 und, in einer seitlichen Richtung, einer p-dotierten Region des Standard-Halbleitermaterials des Wafers 80 geätzt wurde. Der Isolationsgraben 60 wird ausgekleidet oder gefüllt. Das Auskleidungs- oder Füllmaterial 61 umfasst mindestens ein Isoliermaterial, zum Beispiel eine Auskleidung mit einer Oxidschicht, eine Füllung mit Polysilizium und/oder einen Hohlraum, so dass Bereiche des Bauelements, die seitlich an den Graben stoßen, voneinander durch den Graben 60 isoliert sind.
Ferner zeigt 6, dass hohe Dosen eines p-Dotanden und eines n-Dotanden in Schichten auf der Vorderfläche 82 der p-dotierten Region 50 bzw. der n-dotierten Region 52 implantiert werden, was zu stark dotierten Schichten 23, 24 führt. Der Zweck der Schichten 23 und 24 ist es, einen guten ohmschen Kontakt von 82 zu dem gebondeten Wafer 20 bereitzustellen.
7 zeigt, wie eine hoch leitfähige Struktur 22 gemäß Ausführungsformen aufgebracht wird, ähnlich derjenigen, die in 1 dargestellt ist. Die hoch leitfähige Struktur 22 befindet sich in dem Standard-Halbleitermaterial von Wafer 80 und ragt vertikal von der stark dotierten zweiten Region 23 auf der Vorderfläche 82 in das p-dotierte Standard-Halbleitermaterial des Wafers 80 hinein. Die Struktur 22 stellt später, wenn das Bauelement fertig ist, eine niedrig-ohmsche Verbindung zwischen der komplementären zweiten Driftzone 50 und dem ersten Substrat 20 bereit (in 7 noch nicht vorhanden). Zu diesem Zweck umfasst die hoch leitfähige Struktur 22 mindestens einen Graben 28, bevorzugt mehrere vertikale Gräben 28, wie gezeigt. Der mindestens eine Graben 28 ist mit einem leitfähigen Material 29 ausgekleidet oder gefüllt.
In 8 ist die alternative Produktion eines anderen Typs einer hoch leitfähigen Struktur gezeigt, die durch Implantieren von Störatomen 25 realisiert werden kann. Typischerweise umfasst die hoch leitfähige Struktur 21 von 8 (ähnlich der von 2) implantierte Störatome 25 (nur schematisch gezeigt) in einer Übergangsregion zwischen der komplementären zweiten Driftzone 50 bzw. der stark dotierten zweiten Region 24 und dem ersten Substrat 20 (nicht gezeigt), die in 9 dazu kommt. Die implantierten Störatome 25 fungieren als Störstellen in dem Halbleitermaterial. Sie führen zu einer erhöhten Anzahl von Energieniveaus in dem Bandabstand. Infolge dessen ermöglichen sie eine hohe Leitfähigkeit zwischen der komplementären zweiten Driftzone 50 und dem ersten Substrat 20. Geeignete Auswahlmöglichkeiten für die Störatome sind zum Beispiel Se, S und Ar.
Im Fall von Se ist die Wirksamkeit der Störstellenerzeugung am Ende des Bereichs der Abscheidung der Atome besonders hoch. Das heißt, der Effekt der Störstellenerzeugung je Anzahl von Störatomen ist höher als bei vielen anderen Arten von Störatomen. Ferner sind die Se-generierten Störstellen überaus hochtemperaturstabil. Das liegt teilweise an der Bildung von Se-Clustern in der Nähe der Oberfläche des behandelten Materials. In den vorliegenden Ausführungsformen ist dies typischerweise die Oberfläche der komplementären zweiten Driftzone 50 bzw. der stark dotierten zweiten Region 24, die auf dem p-dotierten Halbleitermaterial ausgebildet ist, das die komplementäre zweite Driftzone 50 nach der Produktion des Halbleiterbauelements 10 bildet. Geeignete Dosen für die Konzentration der Se-Störatome in dem Halbleitermaterial der Driftzone 50 reichen von etwa 2 × 10¹³ bis etwa 2 × 10¹⁵ Se-Atomen je cm³, genauer gesagt von etwa 4 × 10¹³ bis etwa 1,5 × 10¹⁵ Se-Atomen je cm³. Im Fall von Ar als einem Störstellenmaterial sind die angewendeten Dosen typischerweise etwa eine Größenordnung höher. Somit beträgt der Konzentrationsbereich etwa 2 × 10¹⁴ bis etwa 2 × 10¹⁶ Ar-Atome je cm³, genauer gesagt etwa 4 × 10¹⁴ bis etwa 1,5 × 10¹⁶ Ar-Atome je cm³. Es ist allgemein wünschenswert, die Störstellenkonzentration so genau wie möglich an der pn-Übergangsregion zwischen der komplementären zweiten Driftzone 50 bzw. der stark dotierten zweiten Region 24, die darauf ausgebildet ist, und dem ersten Substrat 20 abzuscheiden. Zu diesem Zweck wird eine Implantationsenergie der Atome oder Ionen relativ niedrig gewählt. Ein geeigneter Bereich für die Implantationsenergie ist von etwa 5 keV bis etwa 60 keV, besonders bevorzugt von etwa 10 keV bis etwa 50 keV. Die Implantation der Störatome wird typischerweise ausgeführt, bevor das erste Substrat 20 und das Halbleitermaterial der Driftzonen 50, 51 verbunden werden, was weiter unten mit Bezug auf 9 noch beschrieben wird. In Ausführungsformen kann eine (nicht gezeigte) dünne Schicht epitaxial auf der Oberfläche gezüchtet werden, die das Ziel für die Abscheidung bildet, so dass es möglich ist, durch die dünne Schicht hindurch zu implantieren, so dass die Atome unmittelbar hinter der dünnen Schicht direkt an der Oberfläche des Halbleitermaterials der Driftzone 50 zum Stillstand kommen.
In Ausführungsformen kann die hoch leitfähige Struktur 21 von 8 auch durch Aufbringen einer Si-Ge-abgestuften epitaxialen Heterostruktur an der Grenze zwischen der Driftzone 50 und dem ersten Substrat 20 realisiert werden.
In 9 ist gezeigt, wie der hergestellte Wafer 80, der die hoch leitfähige Region 22 von 7 enthält, mit einem „n++“-dotierten Trägerwafer verbunden ist, der im Folgenden als Substrat 20 bezeichnet wird. Das Substrat 20 wird durch einen Waferbondungsprozess an den Wafer 80 gebondet. Der mindestens eine Graben 29 bildet nun eine niedrig-ohmsche Verbindung zwischen der komplementären zweiten Driftzone 50, die eine p-Dotierung aufweist, und dem „n++“-dotierten Substrat 20, die die pn-Übergangsregion dazwischen kurzschließt. Ein ähnlicher Prozess (nicht gezeigt) wird mit dem Wafer von 8 ausgeführt, der Störatome als die hoch leitfähige Region 21 umfasst, wenn er mit dem Substrat 20 (nicht gezeigt) wafergebondet wird. Anschließend wird, nachdem der Wafer 80 und das Substrat gebondet sind, die Rückfläche 27 des Substrats 20 mittels chemisch-mechanischem Polieren (CMP) behandelt. Das Substrat 20 bildet auch eine Rückfläche 27 des hergestellten Halbleiterbauelements 10, an dem anschließend Metallkontakte angebracht werden.
In 10 ist die Struktur von 9 anders herum gezeigt. Der Wafer 80 wurde von seiner Rückseite abwärts bis zur vertikalen Höhe des Isolationsgrabens 61 gedünnt. Folglich sind zwei eigenständige Bereiche, und zwar die erste Driftzone 52 und die zweite komplementäre Driftzone 50, nach dem Dünnen vollständig durch den Graben 60 getrennt. Anschließend werden FET-Transistoren vom n-Typ und vom p-Typ 31, 41 in der ersten Driftzone 52 und in der zweiten komplementäre Driftzone 50 hergestellt. Der vertikale FET vom n-Typ 31 mit einer ersten Bodyregion 30, einer ersten Source-Region 32, einer ersten Driftzone 52 und einem ersten Gate 34 und der vertikale FET vom p-Typ 41 mit einer zweiten Bodyregion 40, einer zweiten Source-Region 42, einer komplementären zweiten Driftzone 50 und einem zweiten Gate 44 sind seitlich nebeneinander auf der Vorderfläche 26 des ersten Substrats 20 angeordnet. In der gezeigten beispielhaften Ausführungsform hat der FET vom p-Typ 41 eine zweite Driftzone 50 mit einer komplementären p-Dotierung zu dem ersten Dotandentyp (n++) des ersten Substrats 20, die darum auch als komplementäre zweite Driftzone 50 bezeichnet wird.
In 11 ist ein erster Schritt eines weiteren Verfahrens zum Herstellen eines Halbleiterbauelements 10 gemäß Ausführungsformen, wie zum Beispiel in 1, 2 und 3 gezeigt, dargestellt. Als Erstes wird ein Trägerwafer bereitgestellt, der stark mit einem ersten Dotandentyp dotiert ist, in dieser beispielhaften Ausführungsform n++. Im Folgenden wird dieser Trägerwafer auch als erstes Substrat 20 bezeichnet. Auf einer Vorderfläche dieses Substrats 20 wird eine Oxidschicht 90 aus einem Halbleiteroxid, SiO₂ in der veranschaulichten Ausführungsform, selektiv so abgeschieden, dass ein Teil der Fläche des ersten Substrats 20 nicht durch die Oxidschicht 90 bedeckt ist.
In 12 wurde eine Schicht mit dem gleichen Dotierungstyp wie das erste Substrat 20, aber in einer Standardkonzentration, epitaxial auf der Fläche des ersten Substrats 20 gezüchtet, die nicht durch das Halbleiteroxid 90 bedeckt ist. Anschließend wird die Oxidschicht so verlängert, dass auch die epitaxial gezüchtete Bauelementschicht 92 und ihre vertikale Seitenwand bedeckt sind. Die Bauelementschicht 92 hat später die Funktion einer Driftzone für einen der FETs.
Dann wird die Oxidschicht 90 selektiv zurückgeätzt, bis das erste Substrat 20 (der Trägerwafer) frei liegt. Dadurch bleibt der Teil der Oxidschicht 90, der die Bauelementschicht 92 und ihre Seitenwand bedeckt, erhalten. Die Oberfläche des ersten Substrats 20, die in dem Ätzprozess frei gelegt wird, wird anschließend mit einem Dotanden behandelt. Eine stark dotierte zweite Region 24 von einem entgegengesetzten Dotandentyp zu dem des ersten Substrats 20 wird auf dem frei liegenden Bereich hergestellt. In dem gezeigten Beispiel ist die Dotierung der stark dotierten zweiten Region 24 p++, während das erste Substrat 20 „n++“-dotiert ist. Dieser Status des hergestellten Bauelements ist in 13 gezeigt.
Als Nächstes, wie in 14 gezeigt, wird eine hoch leitfähige Struktur 21, 22 in der Region der stark dotierten zweiten Region hergestellt, die sich vertikal von der stark dotierten zweiten Region 24 in das stark dotierte erste Substrat 20 (den Trägerwafer) erstreckt. Die Eigenart der hoch leitfähigen Struktur ist bereits mit Bezug auf 1, 2 und 3 dargelegt worden, und Einzelheiten zur Produktion wurden beispielsweise mit Bezug auf 7 und 8 dargelegt. Darauf wird also nicht noch einmal eingegangen. Lediglich zu Veranschaulichungszwecken werden zwei Techniken zum Herstellen der hoch leitfähigen Struktur 21, 22 in 14 kombiniert. Dabei entstehen gefüllte Gräben 29, was eine hoch leitfähige Struktur 21 ergibt, und durch Implantieren von Störatomen entsteht eine hoch leitfähige Struktur 22. Anders als bei anderen Ausführungsformen, die bereits dargelegt wurden, werden die Gräben 29 durch die stark dotierte zweite Region 24 in das erste Substrat 20 oder nur in die stark dotierte zweite Region 24 geätzt.
In einem weiteren Schritt wird eine zweite Bauelementschicht 94 mit einer Standarddotierung des entgegengesetzten Typs zum ersten Substrats 20 epitaxial auf der stark dotierten zweiten Region 24 gezüchtet, bis die zweite Bauelementschicht 94 das gleiche Niveau wie die seitlich benachbarte erste Bauelementschicht 92 aufweist. Die Oxidschicht 92 wird dann selektiv zurückgeätzt, bis die erste Bauelementschicht 92 frei liegt. Es bleibt der vertikale Teil der Oxidschicht 90 übrig, der nun die seitlich benachbarten ersten und zweiten Bauelementschichten 92, 94 trennt. Das resultierende Zwischenprodukt eines Halbleiterbauelements 10 ist in 15 gezeigt.
Auf der in 15 gezeigten Struktur werden FETs gemäß Standardprozessen hergestellt. Insbesondere werden mindestens ein vertikaler FET 31, der die erste Bauelementschicht 92 als eine erste Driftzone 52 verwendet, und mindestens ein komplementärer vertikaler FET 41, der die zweite Bauelementschicht 94 als eine zweite komplementäre Driftzone 50 verwendet, auf der ersten bzw. der zweiten Bauelementschicht 92, 94 bereitgestellt. Die resultierende Struktur, ein Halbleiterbauelement 10 gemäß Ausführungsformen, ist in 16 gezeigt.
17 zeigt ein weiteres Halbleiterbauelement 10 als ein Resultat eines ähnlichen Produktionsverfahrens, wie es mit Bezug auf 13 bis 16 beschrieben wurde. Im Gegensatz zu oben wurde die hoch leitfähige Struktur 21, 22 nicht hergestellt, wie es mit Bezug auf 14 gezeigt wurde. Statt dessen wurden Gräben 29 am Ende des Prozesses, d. h. kurz vor oder nach der Produktion der FETs 31, 41, von einer Rückseite des ersten Substrats 20 her geätzt. Die Gräben werden mit einem leitfähigen Material gefüllt, wie zum Beispiel einem Metall, zum Beispiel, Cu, wie bereits mit Bezug auf 3 beschrieben.
18 zeigt eine Ausführungsform, die zu derjenigen in Beziehung steht, die mit Bezug auf 17 beschrieben wurde. Zusätzlich wurde während des Abscheidens der Bauelementschichten 92, 94, wie mit Bezug auf 11 bis 15 beschrieben, eine weitere Bauelementschicht 96, die seitlich durch einen Oxid-gefüllten Graben 63 isoliert ist, abgeschieden. Sie ist p-dotiert, so dass sie auch von dem ersten Substrat 20 darunter über die pn-Übergangsregion isoliert ist. In der auf diese Weise hergestellten Bauelementschicht 96 sind zum Beispiel Treiber oder eine Schaltlogik für die FETs 31, 41 bereitgestellt. Das Kontaktieren kann typischerweise in einer (nicht gezeigten) Verbindungsschicht unmittelbar über der Oberseite des Halbleiterbauelements 10 ausgeführt werden.
In 19 wird das Konzept der durch einen Graben getrennten Regionen in der Ausführungsform von 18 weiter modifiziert, indem die Gräben 60, 63 von einer Rückseite des ersten Substrats 20 (der Unterseite des Bauelements 10) durch den Bereich der Driftzonen 50, 52 bzw. Bauelementschichten 92, 94, 96 hervorragen. Folglich sind die Regionen, die durch die Gräben geteilt sind, elektrisch vollständig voneinander getrennt. Die mindestens eine isolierte Behälterregion 96 umfasst mindestens einer Treiber 102 und/oder Logik 104 des Bauelements.
Die Halbleiterbauelemente gemäß Ausführungsformen können insbesondere als Halbbrückenkonfigurationen eingesetzt werden, wie sie typischerweise in Leistungselektronik verwendet werden.
20 zeigt ein Halbleiterbauelement 10 gemäß Ausführungsformen, das auf dem Zwischenprodukt basiert, das in 15 gezeigt ist. Das Halbleiterbauelement 10 ist ein Bauelement mit Ladungskompensation, auch als CoolMOS bezeichnet. Dadurch werden die verschiedenen Gate-Regionen 34 und Gate-Regionen 44 jeweils miteinander gekoppelt. Die Eigenschaften der hoch leitfähigen Regionen ähneln der Funktionalität, die zum Beispiel bereits mit Bezug auf die Ausführungsformen von 1 und 2 beschrieben.

Claims

Leistungshalbleiterbauelement (10), das Folgendes umfasst: ein erstes Substrat (20), das mit einem ersten Dotandentyp stark dotiert ist, wobei das erste Substrat (20) eine Vorderfläche (26) und eine Rückfläche (27) aufweist, wobei die Rückfläche (27) eine Rückseite des Bauelements bildet, einen vertikalen FET vom p-Typ (41) und einen vertikalen FET vom n-Typ (31), die seitlich nebeneinander auf der Vorderfläche (26) des ersten Substrats angeordnet sind, wobei ein erster der vertikalen FETs (31, 41) eine erste Driftzone (52) aufweist und ein zweiter der vertikalen FETs eine komplementäre zweite Driftzone (50) mit einer Dotierung, die zu dem ersten Dotanden des ersten Substrats (20) komplementär ist, aufweist, und eine komplementäre, stark dotierte zweite Region (24), die zwischen der komplementären zweiten Driftzone (50) und dem ersten Substrat (20) angeordnet ist, wobei der FET vom p-Typ (41) und der FET vom n-Typ (31) das erste Substrat (20) als eine gemeinsame Rückseite gemeinsam nutzen, und wobei eine Region zwischen der komplementären zweiten Driftzone (50) und dem ersten Substrat (20), einschließlich mindestens eines Teils der komplementären stark dotierten zweiten Region (24), eine hoch leitfähige Struktur (21, 22) umfasst, die eine niedrig-ohmsche Verbindung zwischen der komplementären zweiten Driftzone (24) und dem ersten Substrat (20) bereitstellt; wobei die hoch leitfähige Struktur (21, 22) mindestens eines der Folgenden aufweist: – die hoch leitfähige Struktur umfasst mindestens einen vertikalen Graben (28), der sich zwischen der komplementären zweiten Driftzone (50) und dem ersten Substrat (20) erstreckt; und – die hoch leitfähige Struktur umfasst Störatome (25) in einer Region zwischen der komplementären zweiten Driftzone (50) und dem ersten Substrat (20), wobei die Störatome (25) mindestens eines von Se, S und Ar umfassen; und – die hoch leitfähige Struktur umfasst eine Si-Ge-abgestufte epitaxiale Heterostruktur.
Bauelement nach Anspruch 1, wobei der mindestens eine Graben (28) mit einem leitfähigen Material (29) ausgekleidet oder gefüllt ist.
Bauelement nach Anspruch 1 oder 2, wobei die Füllung des mindestens einen Grabens (28) mindestens eines von Folgendem umfasst: eine Kohlenstoffmodifizierung, Graphit, ternäres Nitrid, ternäres Silicid, Mo, W, Cu, eutektisches Material und Metallsilicid.
Bauelement nach Anspruch 1, wobei die Störatome (25) eine Dichte von 10¹³ bis 10¹⁵ je cm³ im Fall von Se und 10¹⁴ bis 10¹⁶ je cm³ im Fall von Ar haben.
Bauelement nach einem der vorangehenden Ansprüche, wobei Driftzonen (50, 52) der FETs vom n-Typ (31) und vom p-Typ (41) seitlich voneinander isoliert sind.
Bauelement nach einem der vorangehenden Ansprüche, das mindestens einen Isolationsgraben (60) umfasst, der sich vertikal durch mindestens eine der Driftzonen (50, 52) der FETs erstreckt, wobei der mindestens eine Isolationsgraben (60) ausgekleidet oder gefüllt ist, wobei das Auskleidungs- oder Füllmaterial (61) ein Isoliermaterial umfasst, so dass Bereiche des Bauelements, die seitlich an den Graben stoßen, durch den Graben voneinander isoliert sind.
Bauelement nach Anspruch 6, wobei mindestens eine Behälterregion (96) des Bauelements elektrisch von dem Potenzial anderer Teile des Bauelements durch einen vertikalen Isolationsgraben (63) isoliert ist, der mit Isoliermaterial ausgekleidet oder gefüllt ist, wobei der Isolationsgraben (60, 63) sich von einer Rückseite (27) des ersten Substrats (20) durch die mindestens eine Driftzone erstreckt.
Bauelement nach Anspruch 7, wobei die mindestens eine isolierte Behälterregion (96) mindestens einen Treiber und/oder eine Logik des Bauelements umfasst.
Verfahren zum Herstellen eines Leistungshalbleiterbauelements (10), wobei das Verfahren Folgendes umfasst: Bereitstellen eines stark dotierten Substrats (20) mit einem ersten Dotandentyp, Bereitstellen mindestens einer Driftzone vom p-Typ und mindestens einer Driftzone vom n-Typ seitlich nebeneinander, wobei mindestens eine Driftzone (50) eine komplementäre Dotierung zu dem ersten Dotandentyp des ersten Substrats (20) aufweist, Bereitstellen einer hoch leitfähigen Struktur (21, 22) in einer stark dotierten Region, die zwischen der Driftzone mit der komplementären Dotierung und dem stark dotierten Substrat (20) angeordnet ist, Bereitstellen mindestens eines vertikalen FET (41), der die mindestens eine Driftzone vom p-Typ verwendet, und mindestens eines vertikalen FET (31), der die mindestens eine Driftzone vom n-Typ verwendet, wobei die FETs das stark dotierte Substrat (20) als eine gemeinsame Rückseite nutzen; wobei das Bereitstellen der hoch leitfähigen Struktur (21, 22) mindestens eines von Folgendem umfasst: – Ätzen mindestens eines vertikalen Grabens (28), der sich in die mindestens eine Driftzone mit der komplementären Dotierung (50) erstreckt, und Auskleiden oder Befüllen des mindestens einen vertikalen Grabens (28) mit einem leitfähigen Material (29), – Implantieren von Störatomen (25) in eine stark dotierte Region zwischen der Driftzone (50) mit der komplementären Dotierung und dem stark dotierten Substrat zum Bilden eines stark dotierten Kontaktbereichs, wobei die Störatome (25) mindestens eines von Se, S und Ar umfassen, und – Bilden einer Si-Ge-abgestuften epitaxialen Heterostruktur zwischen der mindestens einen Driftzone mit der komplementären Dotierung (50) und dem Substrat (20).
Verfahren nach Anspruch 9, wobei das leitfähige Material (29) mindestens eines von Folgendem umfasst: eine Kohlenstoffmodifizierung, Graphit, ternäres Nitrid, ternäres Silicid, Mo, W, eutektisches Material und Metallsilicide.
Verfahren nach Anspruch 9 oder 10, wobei die Störatome (25) eine Dichte von 10¹³ bis je cm³ im Fall von Se und 10¹⁴ bis 10¹⁶ je cm³ im Fall von Ar haben.
Verfahren zum Herstellen eines Halbleiterbauelements (10), das Folgendes umfasst: Bereitstellen eines ersten Trägerwafers (80), der ein Standard-Halbleitermaterial mit einer ersten Dotierung umfasst, Ätzen einer ersten Region (81) für eine erste Driftzone in einer Vorderfläche (82) des Trägerwafers, epitaxiales Züchten einer ersten Driftzone (52) in der ersten Region, die eine komplementäre Dotierung zu der Dotierung des Trägerwafers (80) aufweist, so dass der Trägerwafer p-dotierte und n-dotierte Regionen auf seiner Vorderfläche aufweist, Implantieren hoher Dosen eines p-Dotanden und eines n-Dotanden in eine dünne Schicht (23, 24) auf der Vorderfläche der p-dotierten bzw. der n-dotierten Region, Bereitstellen einer hoch leitfähigen Struktur (21, 22) in einer stark dotierten Region (24) auf einer Oberfläche des Standard-Halbleitermaterials, die sich vertikal in der stark dotierten Vorderflächenregion des Standard-Halbleitermaterials erstreckt, Bonden eines stark dotierten zweiten Trägerwafers (20), der eine komplementäre Dotierung zu dem ersten Trägerwafer (80) aufweist, an die Vorderfläche des ersten Trägerwafers, Dünnen des ersten Trägerwafers (80), und Bereitstellen mindestens eines vertikalen FET (41), der die mindestens eine Driftzone vom p-Typ verwendet, und des mindestens einen vertikalen FET (31), der die mindestens eine Driftzone vom n-Typ verwendet, wobei die FETs die p-dotierte und die n-dotierte Region des ersten Trägerwafers als Driftzonen verwenden und den zweiten Trägerwafer als eine gemeinsame Rückseitenelektrode verwenden.
Verfahren nach Anspruch 12, wobei das Bereitstellen der hoch leitfähigen Struktur (21, 22) mindestens eines von Folgendem umfasst: – Ätzen mindestens eines vertikalen Grabens (28), der sich in die mindestens eine Driftzone mit der zum zweiten Trägerwafer (20) komplementären Dotierung (50) erstreckt, und Auskleiden oder Befüllen des mindestens einen vertikalen Grabens (28) mit einem leitfähigen Material (29), – Implantieren von Störatomen (25) in die stark dotierte Region, um zwischen der Driftzone (50) mit der zum zweiten Trägersubstrat komplementären Dotierung und dem zweiten Trägersubstrat (20) einen stark dotierten Kontaktbereich zu bilden, wobei die Störatome (25) mindestens eines von Se, S und Ar umfassen, und – Bilden einer Si-Ge-abgestuften epitaxialen Heterostruktur zwischen der mindestens einen Driftzone mit der zum zweiten Trägerwafer komplementären Dotierung (50) und dem zweiten Trägerwafer (20).
Verfahren nach Anspruch 13, wobei das leitfähige Material (29) für den Graben (28) mindestens eines von Folgendem umfasst: eine Kohlenstoffmodifizierung, Graphit, ternäres Nitrid, ternäres Silicid, Mo, W, eutektisches Material und Metallsilicide.
Verfahren nach einem der Ansprüche 13 bis 14, wobei die Störatome (25) eine Dichte von 10¹³ bis 10¹⁵ je cm³ im Fall von Se und 10¹⁴ bis 10¹⁶ je cm³ im Fall von Ar haben.
Verfahren zum Herstellen eines Leistungshalbleiterbauelements, das Folgendes umfasst: Bereitstellen eines Trägerwafers (20), der mit einem ersten Dotandentyp stark dotiert ist und eine Vorderfläche und eine Rückfläche aufweist, selektives Züchten einer ersten SiO₂-Schicht (90) auf einem Teil einer Vorderfläche des Trägerwafers, epitaxiales Züchten einer ersten Bauelementschicht (92), die eine Standarddotierung des gleichen Dotandentyps wie der Trägerwafer auf der Vorderfläche des Trägerwafers aufweist, die nicht mit SiO₂ bedeckt ist, Aufbringen einer zweiten SiO₂-Schicht (90) über der ersten Bauelementschicht, die eine Vorderfläche und die Seitenwände der ersten Bauelementschicht bedeckt, selektives Rückätzen der ersten SiO₂-Schicht, bis der Trägerwafer frei liegt, Bereitstellen einer stark dotierten zweiten Region (24) von einem entgegengesetzten Dotandentyp zu dem des Trägerwafers auf dem frei liegenden Bereich, Bereitstellen einer hoch leitfähigen Struktur (21, 22) in der Region der stark dotierten zweiten Region, die sich vertikal von der stark dotierten zweiten Region in den stark dotierten Trägerwafer erstreckt, epitaxiales Züchten einer zweiten Bauelementschicht (94) mit einer Standarddotierung des komplementären Typs zur Dotierung der ersten Bauelementschicht auf der stark dotierten zweiten Region, bis die zweite Bauelementschicht das gleiche Niveau wie die seitlich benachbarte erste Bauelementschicht aufweist, Rückätzen der zweiten SiO₂-Schicht, bis die erste Bauelementschicht frei liegt, und Bereitstellen mindestens eines vertikalen FET, der die erste Bauelementschicht als eine erste Driftzone (52) verwendet, und mindestens eines komplementären vertikalen FET, der die zweite Bauelementschicht als eine zweite Driftzone (50) verwendet, auf der ersten bzw. der zweiten Bauelementschicht, wobei die FETs den stark dotierten Trägerwafer als eine gemeinsame Rückseite verwenden.
Verfahren nach Anspruch 16, wobei das Bereitstellen der hoch leitfähigen Struktur (21, 22) mindestens eines der Folgenden umfasst: – Ätzen mindestens eines vertikalen Grabens (28) von der Rückfläche des Trägerwafers, der sich vertikal durch die stark dotierte zweite Region (24) bis zu der zweiten Bauelementschicht (94) erstreckt, und Auskleiden oder Befüllen des mindestens einen vertikalen Grabens (28) mit einem leitfähigen Material (29), – Implantieren von Störatomen (25) in eine Übergangsregion zwischen dem Trägerwafer und der stark dotierten zweiten Region (24), zum Bilden eines stark dotierten Kontaktbereichs, wobei die Störatome (25) mindestens eines von Se, S und Ar umfassen, und – Bilden einer Si-Ge-abgestuften epitaxialen Heterostruktur zwischen dem Trägerwafer (20) und der stark dotierten zweiten Region (24).
Verfahren nach Anspruch 16 oder 17, wobei das leitfähige Material (29) mindestens eines von Folgendem umfasst: eine Kohlenstoffmodifizierung, Graphit, ternäres Nitrid, ternäres Silicid, Mo, W, eutektisches Material und Metallsilicide.
Verfahren nach einem der Ansprüche 16 bis 18, das ferner Folgendes umfasst: Bereitstellen mindestens eines Isolationsgrabens (60, 63), der mit Isoliermaterial gefüllt ist und die erste Bauelementschicht seitlich zu einer Behälterregion (96) isoliert, die einen entgegengesetzten Dotandentyp zu dem der ersten Bauelementschicht und der des Trägerwafers aufweist, so dass die Behälterregion (96) von den anderen Regionen des Leistungshalbleiterbauelements durch den Isolationsgraben (60) und durch eine pn-Übergangsregion zu dem Trägerwafer isoliert ist, und Bereitstellen mindestens eines Treiberschaltkreises (102) und/oder einer Transistorlogik (104) für das Leistungshalbleiterbauelement (10) in der Behälterregion (96).
Verfahren nach Anspruch 19, wobei sich der mindestens eine Isolationsgraben (60) ferner vertikal durch den Trägerwafer bis zur Rückseite des Trägerwafers erstreckt, so dass die Behälterregion (96) vollständig von anderen Regionen des Leistungshalbleiterbauelements durch das Isoliermaterial des Isolationsgrabens (60) isoliert ist.