DE102014013504A1 - Schutz gegen elektrostatische Entladung - Google Patents

Schutz gegen elektrostatische Entladung Download PDF

Info

Publication number
DE102014013504A1
DE102014013504A1 DE102014013504.7A DE102014013504A DE102014013504A1 DE 102014013504 A1 DE102014013504 A1 DE 102014013504A1 DE 102014013504 A DE102014013504 A DE 102014013504A DE 102014013504 A1 DE102014013504 A1 DE 102014013504A1
Authority
DE
Germany
Prior art keywords
chip
voltage
circuit
voltage level
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014013504.7A
Other languages
English (en)
Inventor
c/o CAMBRIDGE SILICON Kwok Terence Chi-Fung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Technologies International Ltd
Original Assignee
Cambridge Silicon Radio Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Silicon Radio Ltd filed Critical Cambridge Silicon Radio Ltd
Publication of DE102014013504A1 publication Critical patent/DE102014013504A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044Physical layout, materials not provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05FSTATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00Carrying-off electrostatic charges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

Chip mit integriertem Schaltkreis, umfassend: einen zur Leitung von Signalen auf einen Chip und vom Chip weg ausgelegten Chip-Anschlussstift; einen ersten Signalweg aus dem Chip-Anschlussstift zu einer ersten ESD(elektrostatische Entladung)-anfälligen Schaltung, die gegenüber einer über einem ersten Spannungspegel liegenden Spannung anfällig ist; einen ersten Schutzschaltkreis, der mit einem ersten Knoten auf dem ersten Signalweg gekoppelt ist, wobei die erste Schutzschaltung ausgelegt ist, die Spannung eines auf den Chip geleiteten Signals auf einen zweiten Spannungspegel zu beschränken, wobei der zweite Spannungspegel höher als der erste Spannungspegel ist; und einen zweiten Schutzschaltkreis, der mit einem zweiten Knoten auf dem ersten Signalweg zwischen dem ersten Knoten und dem ersten ESD-anfälligen Schaltkreis gekoppelt ist, wobei der zweite Schutzschaltkreis ausgelegt ist, die Spannung des auf den Chip geleiteten Signals auf den ersten Spannungspegel zu begrenzen.

Description

  • Die vorliegende Erfindung betrifft einen Chip mit integriertem Schaltkreis (IC-Chip), der Teile des integrierten Schaltkreises, die gegenüber Schaden durch elektrostatische Entladung (ESD) oder anderen Quellen möglicherweise schädigender Spannungen anfällig sind, schützt.
  • HINTERGRUND
  • Eine ESD kann aufgrund der hohen Spannung des ESD-Signals Bauelemente in einem IC schädigen. In der Regel können ESD-Spannungen bis zu ungefähr 1 kV betragen. Mit sich verringernder Strukturabmessung von Bauelementen werden die Bauelemente gegenüber Schädigungen bei niedrigeren Spannungen immer anfälliger. In einigen Fällen können Spannungen von nur 1 V einem Bauelement permanenten Schaden zufügen.
  • Um einen IC-Chip gegenüber möglicherweise schädigenden Spannungen, zum Beispiel durch ESD, zu schützen, wird gewöhnlich zwischen einem Knoten auf dem IC und Masse eine ESD-Klemmschaltung bereitgestellt. Während eines ESD-Ereignisses stellt eine ESD-Klemmschaltung einen sicheren Stromweg durch den Chip und um den zu schützenden Schaltkreis herum bereit. Bei Auftritt eines ESD-Ereignisses dient die ESD-Klemmschaltung dazu, die elektrostatische Ladung zu Masse zu leiten, sodass die möglicherweise schädigende Hochspannung abgeleitet wird. Derartige ESD-Klemmschaltungen sind ausgelegt, aktiviert zu werden, wenn ein ESD-Ereignis detektiert wird, und daraufhin die Spannung auf unter die niedrigste Durchschlagspannung aller Komponenten in der Schaltung zu begrenzen. Bei derartigen ESD-Klemmschaltungen muss die Schaltung jedoch mit Energie versorgt sein, so dass das ESD-Ereignis detektiert und die Klemmschaltung aktiviert werden kann. Somit kann ein ESD-Ereignis, das bei unversorgtem IC auftritt, zum Beispiel während der Herstellung, noch immer zu einer Schädigung des IC führen.
  • Es besteht somit ein Bedarf an einer Schaltkreisanordnung, die spannungsanfällige Teile oder Komponenten gegenüber Quellen von möglicherweise schädigenden Spannungen, zum Beispiel während eines ESD-Ereignisses, schützen kann, wenn der Schaltkreis nicht mit Energie versorgt ist.
  • KURZFASSUNG DER ERFINDUNG
  • Gemäß einem ersten Aspekt der Offenbarung ist ein Chip mit integriertem Schaltkreis bereitgestellt, umfassend: einen zur Leitung von Signalen auf einen Chip und vom Chip weg ausgelegten Chip-Anschlussstift; einen ersten Signalweg aus dem Chip-Anschlussstift zu einer ersten gegenüber elektrostatischer Entladung-anfälligen Schaltung, die gegenüber einer über einem ersten Spannungspegel liegenden Spannung anfällig ist; einen ersten Schutzschaltkreis, der mit einem ersten Knoten auf dem ersten Signalweg gekoppelt ist, wobei die erste Schutzschaltung ausgelegt ist, die Spannung eines auf den Chip geleiteten Signals auf einen zweiten Spannungspegel zu beschränken, wobei der zweite Spannungspegel höher als der erste Spannungspegel ist; und einen zweiten Schutzschaltkreis, der mit einem zweiten Knoten auf dem ersten Signalweg zwischen dem ersten Knoten und dem ersten ESD-anfälligen Schaltkreis gekoppelt ist, wobei der zweite Schutzschaltkreis ausgelegt ist, die Spannung des auf den Chip geleiteten Signals auf den ersten Spannungspegel zu begrenzen.
  • Zweckmäßig ist der zweite Schutzschaltkreis gegenüber einer über einem dritten Spannungspegel liegenden Spannung anfällig, wobei der zweite Spannungspegel unter dem dritten Spannungspegel liegt.
  • Zweckmäßig ist der zweite Schutzschaltkreis gegenüber einer Spannung, die über einem dritten Spannungspegel liegt, anfällig, wobei der Chip mit integriertem Schaltkreis ferner eine passive Komponente umfasst, die zwischen dem ersten Knoten und dem zweiten Knoten gekoppelt ist, wobei die passive Komponente einen Widerstand aufweist, um die Spannung des auf den Chip geleiteten Signals auf unter den dritten Spannungspegel zu begrenzen.
  • Zweckmäßig ist die passive Komponente ausgelegt, wenn der Chip mit integriertem Schaltkreis ein Hochfrequenzsignal empfängt, zu veranlassen, dass das empfangene Hochfrequenzsignal eine höhere Spannung am Eingang zum ersten ESD-anfälligen Schaltkreis aufweist, als wenn es am Chip-Anschlussstift anliegt.
  • Zweckmäßig umfasst der Chip ferner einen zweiten ESD-anfälligen Schaltkreis, der gegenüber einer Spannung anfällig ist, die über dem zweiten Spannungspegel liegt, und mit einem dritten Knoten auf dem ersten Signalweg zwischen dem ersten Knoten und dem zweiten Knoten gekoppelt ist.
  • Zweckmäßig ist der zweite ESD-anfällige Schaltkreis mit dem dritten Knoten gekoppelt, um einen zweiten Signalweg aus dem Chip-Anschlussstift zum zweiten ESD-anfälligen Schaltkreis bereitzustellen, wobei der Chip mit integriertem Schaltkreis ferner einen Schalter umfasst, der den ersten Signalweg zwischen dem dritten Knoten und dem ersten ESD-anfälligen Schaltkreis mit Masse koppelt und ausgelegt ist, den ersten Schutzschaltkreis vom zweiten Signalweg zu isolieren.
  • Zweckmäßig umfasst der erste ESD-anfällige Schaltkreis einen rauscharmen Verstärker zur Verstärkung empfangener Hochfrequenzsignale und der zweite ESD-anfällige Schaltkreis umfasst einen Leistungsverstärker zur Verstärkung von Hochfrequenzsignalen zur Übertragung.
  • Zweckmäßig stimmen die Hochfrequenzsignale mit einem Bluetooth-Protokoll überein.
  • Zweckmäßig umfasst der erste Schutzschaltkreis einen über Gate geerdeten Transistor und der zweite Schutzschaltkreis umfasst eine Diode, wobei der zweite Schutzschaltkreis keinen über Gate geerdeten Transistor umfasst.
  • Gemäß einem zweiten Aspekt der Offenbarung ist ein Verfahren bereitgestellt, das umfasst: Herstellen eines Chips mit integriertem Schaltkreis gemäß dem oben erwähnten ersten Aspekt; Deaktivieren des ersten und/oder zweiten Schutzschaltkreises; und Verpacken des Chips mit integriertem Schaltkreis.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird nun beispielhaft mit Bezug auf die begleitenden Zeichnungen beschrieben, in denen:
  • 1 beispielhafte Empfängerschaltkreise darstellt;
  • 2 beispielhafte Sender/Empfänger-Schaltkreise darstellt;
  • 3A eine beispielhafte Anordnung des ersten Schutzschaltkreises von 1 und 2 darstellt und
  • 3B eine beispielhafte Anordnung des zweiten Schutzschaltkreises von 1 und 2 darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Beschreibung ist dargestellt, um es einer Fachperson zu ermöglichen, die Erfindung auszuführen und zu verwenden, und ist im Kontext einer jeweiligen Anwendung bereitgestellt. Verschiedene Modifikationen der offenbarten Ausführungsformen werden dem Fachmann offensichtlich sein.
  • Die vorliegend definierten allgemeinen Prinzipien können auf andere Ausführungsformen und Anwendungen angewendet werden, ohne vom Wesen und Schutzbereich der vorliegenden Erfindung abzuweichen. Somit soll die vorliegende Erfindung nicht auf die gezeigten Ausführungsformen eingeschränkt sein, sondern in Übereinstimmung mit den vorliegend offenbarten Prinzipien und Merkmalen mit dem weitesten Umfang in Einklang stehen.
  • Ausführungsformen der vorliegenden Erfindung stellen verbesserten Schutz gegenüber möglicherweise schädigenden Spannungen (zum Beispiel von ESD-Ereignissen) für anfällige Schaltkreiskomponenten bereit, während die Kosten zur Bereitstellung dieses Schutzes auf ein Minimum reduziert werden (zum Beispiel Minimieren von Streukapazität, Chipfläche usw.). In den unten stehenden Beispielen wird Schutz für Schaltkreise zum Empfangen und/oder Senden von Hochfrequenz(HF)-Signalen beschrieben. Der beschriebene Schutz kann jedoch auf andere Arten von Bauelementen oder Schaltkreisen angewendet werden, die Hochspannungen gegenüber, zum Beispiel aus ESD-Ereignissen, anfällig sind.
  • Chips mit integriertem Schaltkreis können zum Senden und Empfangen drahtloser Kommunikationen verwendet werden. Herkömmlich sind die Übertragungsschaltkreise von den Empfangschaltkreisen auf einem Chip mit integriertem Schaltkreis getrennt. Zwei Antennen werden genutzt: eine zum Empfang von HF-Signalen und eine zum Senden von HF-Signalen. Die Sende- und Empfangssignalwege aus den Antennen zur Basisbandverarbeitung sind vollständig getrennt.
  • Marktnachfrage nach zunehmend kleineren Kommunikationsprodukten hat zu einer Modifizierung dieses herkömmlichen Ansatzes geführt mit dem Ziel, die den Sender/Empfänger-Schaltkreisen zugeteilte Fläche des Produkts zu reduzieren. Ein gemeiner Ansatz zur Reduzierung der Produktfläche liegt darin, zum Senden und Empfangen von HF-Signalen die gleiche Antenne zu verwenden. Die Antenne befindet sich allgemein außerhalb des Chips. Der gleiche Chip wird sowohl zum (i) Leiten von zu übertragenden Signalen aus den Sendeschaltkreisen zur Antenne und (ii) Leiten von von der Antenne empfangenen Signalen zu den Empfangsschaltkreisen genutzt.
  • 1 zeigt eine allgemeine Struktur beispielhafter Schaltkreise zum Empfangen eines HF-Signals an einem Chip-Anschlussstift 101. Eine Eingangseinheit 102 kann eine oder mehrere elektronische Komponenten umfassen, die gegenüber Schaden anfällig sind, wenn eine Spannung über einem zugehörigen Toleranzpegel an der Eingangseinheit 102 angelegt wird.
  • In einem ESD-Kontext kann eine Komponente in einem integrierten Schaltkreis als einer anliegenden Spannung gegenüber tolerant angesehen werden, falls die Komponente die Spannung über die typische Länge eines ESD-Ereignisses aushalten kann. Die Höchstspannung, gegenüber der eine Komponente tolerant ist, ist die Spannung, oberhalb welcher sie irreversibel geschädigt werden wird, falls diese Spannung für eine nichtaugenblickliche Periode (die Länge eines ESD-Ereignisses) anliegt. Eine grobe Anzeige der Spannung, gegenüber der eine Komponente tolerant ist, kann durch die maximale Nennspannung einer Komponente oder eines Schaltkreises angegeben sein.
  • Die Eingangseinheit 102 ist bis zu einem ersten Spannungspegel tolerant. Falls eine über dem ersten Spannungspegel liegende Spannung an der Eingangseinheit 102 (zum Beispiel während eines ESD-Ereignisses) angelegt wird, wird sie Schädigung gegenüber anfällig sein.
  • Bei einer beispielhaften Ausführungsform kann die Eingangseinheit 102 Empfangsschaltkreise umfassen, die einen rauscharmen Verstärker und automatische Verstärkungsregelung umfassen können, die einem ESD-Ereignis gegenüber anfällig sind. Die Empfangsschaltkreise können in einem leistungsschwachen Sender/Empfänger implementiert sein und gegenüber Spannungen von über 0,6 V anfällig sein.
  • Ein erster Schutzschaltkreis 104 ist mit einem Knoten 105 auf dem Signalweg 103 gekoppelt. Der Schutzschaltkreis 104 ist zur Eingrenzung (oder „Begrenzung”) der Spannung von Signalen (zum Beispiel aus ESD-Ereignissen), die über den Chip-Anschlussstift 101 auf den Chip geleitet werden, auf einen zweiten Spannungspegel ausgelegt. Die Signale können eine positive oder negative Spannung aufweisen und sich entlang des Signalweges 103 fortpflanzen. Der Schutzschaltkreis 104 grenzt die positive und/oder negative Spannung auf den Betrag des zweiten Spannungspegels in Abhängigkeit der Auslegung des Schaltkreises 104 ein. Zum Beispiel kann der Schaltkreis 104 ausgelegt sein, die Spannung eines Signals auf ±6 V einzugrenzen, abhängig von der Polarität des auf den Chip geleiteten Signals. Das eingegrenzte (oder „begrenzte”) Signal wird an den Rest der Schaltkreise angelegt.
  • Der zweite Spannungspegel, auf den der erste Schutzschaltkreis 104 Signale eingrenzt, liegt über dem ersten Spannungspegel, gegenüber dem die Eingangseinheit 102 anfällig ist. Somit kann das eingegrenzte Signal die Eingangseinheit 102 noch immer schädigen.
  • Ein zweiter Schutzschaltkreis 106 ist mit dem Knoten 107 auf dem Signalweg 103 zwischen Knoten 105 und Eingangseinheit 102 gekoppelt. Der zweite Schutzschaltkreis 106 ist ausgelegt, die Spannung eines Signals auf den ersten Spannungspegel einzugrenzen. Somit kann ferner ein vom ersten Schutzschaltkreis 104 auf den zweiten Spannungspegel eingegrenztes Signal vom zweiten Schutzschaltkreis 106 auf den ersten Spannungspegel eingegrenzt werden, so dass ausreichend Schutz auf die Eingangseinheit 102 ausgeübt werden kann. Wenn zum Beispiel ein Signal, wie zum Beispiel ein ESD-Signal, an den Chip-Anschlussstift 101 angelegt wird, grenzt der erste Schutzschaltkreis 104 das ESD-Signal auf ±6 V ein. Der zweite Schutzschaltkreis 106 grenzt das ±6-Volt-Signal auf eine niedrigere Spannung, zum Beispiel ±0,6 V, ein, die von der Eingangseinheit 102 toleriert werden kann. Somit können der erste und zweite Schutzschaltkreis 104 und 106 zusammen den geforderten Schutzumfang zum ausreichenden Schutz der Eingangseinheit 102 während eines ESD-Ereignisses bereitstellen.
  • Der zweite Schutzschaltkreis 106 selbst kann auch nur Spannungen bis zu einem dritten Spannungspegel tolerieren. Über dem dritten Spannungspegel liegende Spannungen können dazu führen, dass der zweite Schutzschaltkreis 106 beschädigt wird. Somit liegt der zweite Spannungspegel, den der erste Schutzschaltkreis 104 eingrenzt, vorzugsweise unter dem dritten Spannungspegel. Somit wird ein Signal, das über den Chip-Anschlussstift 101 auf einen Chip geleitet wird und eine Spannung aufweist, die vom zweiten Schutzschaltkreis 106 nicht toleriert werden würde, vom ersten Schutzschaltkreis 106 eingegrenzt, um eine Beschädigung des zweiten Schutzschaltkreises 106 zu verhindern.
  • Die Schaltkreise zum Empfang eines HF-Signals können ein Filter umfassen, das mit dem Signalweg 103 gekoppelt ist. Das Filter kann einen Schwingkreis umfassen. Dieser Schwingkreis kann eine Drosselspule 108 und einen Kondensator 109 umfassen. Die Drossel 108 ist mit dem Signalweg 103 zwischen Knoten 105 und Knoten 107 (d. h. zwischen den Kopplungspunkten des ersten und zweiten Schutzschaltkreises 104 und 106) gekoppelt. Die Drossel 108 ist serienmäßig auf dem ersten Signalweg 103 verbunden. Bevorzugt ist der Kondensator 109 ein variabler Kondensator, der die Resonanzfrequenz des Schwingkreises auf die gewünschte Frequenz eines am Chip-Anschlussstift 101 empfangenen HF-Signals einstellen kann. Wenn der Schwingkreis eingestellt ist, auf der Frequenz des empfangenen HF-Signals zu schwingen, liefert der Schwingkreis eine passive Spannungsverstärkung für das empfangene HF-Signal, was für den Eingangsschaltkreis 102 nützlich ist.
  • Die Drossel 108 weist einen Serienwiderstand auf, der zur Reduzierung der Spannung von Signalen, die nicht auf der Resonanzfrequenz liegen, dient. Da die Frequenz des ESD-Signals nicht auf der gleichen Frequenz wie die Resonanzfrequenz des Schwingkreises liegen wird, kann die Drossel 108 somit die Spannung von Signalen, wie zum Beispiel einem ESD-Signal, reduzieren. Somit kann die vom ersten Schutzschaltkreis 104 eingegrenzte Spannung des ESD-Signals von der Drossel 108 weiter reduziert werden. Damit kann der vom ersten Schutzschaltkreis 104 eingegrenzte zweite Spannungspegel höher sein, da die Drossel 108 die Spannung eines am zweiten Schutzschaltkreises 106 angelegten Signals reduzieren kann. Somit kann der erste Schutzschaltkreis 104 die Spannung eines Signals auf eine Spannung eingrenzen, die über der tolerierbaren Spannung des zweiten Schutzschaltkreises liegt (d. h. wobei der zweite Spannungspegel über dem dritten Spannungspegel liegt), und die Drossel 108 kann daraufhin ferner dieses eingegrenzte Signal auf einen Pegel reduzieren, der vom zweiten Schutzschaltkreis 106 toleriert werden kann (das heißt auf einen unter dem dritten Spannungspegel liegenden Pegel reduziert).
  • Das Widerstandsniveau, das von der Drossel 108 bereitgestellt wird, kann von der Anstiegszeit des an der Drossel angelegten Signals abhängen. Zum Beispiel kann ein ESD-Signal, wie zum Beispiel ein Impuls gemäß dem Modell des menschlichen Körpers (HBM – Human Body Model), eine Anstiegszeit aufweisen, die ausreichend langsam ist, dass der Wirkwiderstand der Drossel 108 der Metallwiderstand der Wicklungen ist. Für einen Impuls gemäß dem Model mit geladenem Bauelement (CDM – Charged Device Model) kann die Anstiegszeit kürzer sein, wodurch die Drosselspule 108 die im Kern erfahrene Spitzenspannung um ein größeres Ausmaß als für den HBM-Impuls reduziert. Beispielsweise kann die Drossel 108 einen CDM-Impuls in Abhängigkeit von der Induktivität der Drossel 108 um ein paar Volt reduzieren.
  • Die Bereitstellung von Schutzschaltkreisen auf einem Chip geht mit gewissen Kosten einher. Die ESD-Schutzschaltkreise beanspruchen wertvolle Chipfläche, bringen unerwünschte Effekte wie Streukapazitäten ein, erhöhen Herstellungskosten usw. Allgemein gilt, je höher die Toleranz der Kernkomponenten gegenüber Spannungsspitzen während eines ESD-Ereignisses, desto größer, und somit teurer, die Fläche der auf dem Chip befindlichen ESD-Schutzkomponenten. Es ist somit vorteilhaft, den Betrag der von einem ESD-Schutzschaltkreis benötigten Spannung einzugrenzen. Somit wird durch Bereitstellung der Drossel 108 der Betrag der vom ersten Schutzschaltkreis 104 benötigten Spannungseingrenzung reduziert und damit auch die zugehörigen Kosten. Ferner kann, wie weiter unten erörtert, ein zweiter Schutzschaltkreis 106 mit einer niedrigeren Toleranzspannung (d. h. dem dritten Spannungspegel) bereitgestellt werden, da die Drossel die Spannung eines am zweiten Schutzschaltkreis 106 angelegten Signals reduziert. Somit sind auch die mit dem zweiten Schutzschaltkreis 106 verbundenen Kosten reduziert.
  • 2 zeigt den allgemeinen Aufbau von beispielhaften Schaltkreisen zum Senden und Empfangen eines HF-Signals an einem Chip-Anschlussstift 101. Der HF-Empfangsweg in der Ausführungsform von 2 umfasst den Chip-Anschlussstift 101, Eingangseinheit 102, Signalweg 103, erste und zweite Schutzschaltkreise 104 und 106 und Knoten 105 und 107 und ihre Anordnung, wie sie oben in Bezug auf 1 beschrieben ist. Wahlweise kann der Empfangsweg auch die Drossel 108 und den Kondensator 109, wie oben beschrieben, umfassen.
  • Eine Ausgangseinheit 110 kann mit dem Knoten 111 gekoppelt sein, der sich auf dem Signalweg 103 zwischen Knoten 105 und 107 befindet. Bei einer Ausführungsform, bei der die Drossel 108 im Empfangsweg liegt, befindet sich der Knoten 111 zwischen dem Knoten 105 und der Drossel 108. Der Weg zwischen dem Chip-Anschlussstift 101 und der Ausgangseinheit 110, über den Knoten 111, stellt einen Sendeweg 113 bereit, der sich für zu sendende HF-Signale eignet. Zum Beispiel kann die Ausgangseinheit 110 Sendeschaltkreise umfassen, die einen Leistungsverstärker umfassen können. Der Sendeweg stellt jedoch auch einen Pfad für möglicherweise schädigende Spannungen, die auf den Chip-Anschlussstift 101 gelenkt werden, zur Lenkung zur Ausgangseinheit 110 bereit.
  • Die Ausgangseinheit 110 kann eine oder mehrere elektronische Komponenten umfassen, die gegenüber Schaden anfällig sind, wenn eine über einem zugehörigen Toleranzniveau liegende Spannung an der Ausgangseinheit 110 angelegt wird. Vorzugsweise ist die Ausgangseinheit 110 bis zum zweiten Spannungspegel tolerant. Falls eine über dem zweiten Spannungspegel liegende Spannung an der Ausgangseinheit 110 angelegt wird (zum Beispiel während eines ESD-Ereignisses), dann wird sie Schaden gegenüber anfällig sein. Der Knoten 111 befindet sich hinter dem ersten Schutzschaltkreis 104 auf dem Signalweg 103, und somit kann der erste Schutzschaltkreis 104 die Spannung eines Signals auf den zweiten Spannungspegel eingrenzen und an der Ausgangseinheit 110 kann eine tolerierbare Spannung bereitgestellt werden.
  • Die Ausgangseinheit 110 kann eine geringere Spannungsempfindlichkeit als die Eingangseinheit 102 aufweisen. Mit anderen Worten kann die Ausgangseinheit 110 höhere Spannungen als die Eingangseinheit 102 tolerieren. Beispielsweise kann die Eingangseinheit 102 gegenüber Schaden bei Spannungen von über ±0,6 V anfällig sein, während die Ausgangseinheit 110 gegenüber Schaden bei Spannungen von über ±6 V anfällig sein kann. Somit ist die Eingangseinheit 102 gegenüber Schaden anfälliger als die Ausgangseinheit 110 und benötigt somit ein größeres Ausmaß an Schutz.
  • Wie oben erwähnt, bringen die ESD-Schutzschaltkreise unerwünschte Effekte wie Streukapazitäten ein. Somit ist vorzugsweise ein Schalter 112 mit dem Empfangsweg derart gekoppelt, dass die Ausgangseinheit 110 vom zweiten ESD-Schutzschaltkreis 106 isoliert werden kann, wenn der Chip ein HF-Signal sendet. Der Schalter 112 ist mit einem Knoten 114 auf dem Empfangsweg zwischen Knoten 107 und 111 gekoppelt. Bei einer Ausführungsform, die das Filter umfasst, das die Drossel 108 und den Kondensator 109 umfasst, liegt der Knoten 114 vorzugsweise zwischen dem Knoten 107 und dem Filter. Bei Senden eines HF-Signals wird der erste Schalter 112 geschlossen. Dies verbindet jedes übersendete Signal, das in den Empfangssignalweg eingeflossen sein könnte, mit Masse. Somit isoliert dieser geschlossene erste Schalter 112 den Rest des Empfangsschaltkreises, einschließlich des zweiten ESD-Schutzschaltkreises 106 und der Eingangseinheit 102, während der Sendung eines HF-Signals. Ferner kann durch Anordnung des Schalters zwischen dem Knoten 114 und dem Filter die Drossel 108 ihre Impedanz während der Sendung hinzufügen, wenn der Schalter 112 geschlossen ist, was von Vorteil sein kann.
  • 3a zeigt einen beispielhaften Schaltkreis für den ersten Schutzschaltkreis 104. Vorzugsweise umfasst der erste Schutzschaltkreis einen oder mehrere MOS-Transistoren mit geerdetem Gate (ggMOS – Grounded Gate MOS). Der erste Schutzschaltkreis kann einen ggNMOS 301 umfassen, der parallel mit einem ggPMOS 301a verbunden ist. Der erste ESD-Schutzschaltkreis 104 kann auch ein Paar Dioden 302 und 302a umfassen. Ein Widerstand 304, der variabel sein kann, kann zur Vorspannung des ggPMOS 301a zur Einstellung der ESD-Durchbruchsspannung verwendet werden.
  • Wenn eine positive Spannung, die über einer Triggerspannung liegt (zum Beispiel dem zweiten Spannungspegel), am Knoten 105 auftritt, zum Beispiel während eines ESD-Ereignisses, wird die Diode 302 in Durchlassrichtung betrieben und die Diode 302a in Sperrrichtung. Die positive Spannung bringt ggNMOS 301 zum Ausfall und leitet zu Masse. Wenn eine negative Spannung, die über einer Triggerspannung liegt (zum Beispiel dem zweiten Spannungspegel), am Knoten 105 auftritt, zum Beispiel während eines ESD-Ereignisses, wird die Diode 302 in Sperrrichtung betrieben und die Diode 302a in Durchlassrichtung. Die negative Spannung bringt ggPMOS 301a zum Ausfall und leitet aus Masse. Während des normalen Betriebs des Sendens/Empfangens eines HF-Signals wird für Spannungsschwankungen über Masse die Diode 302 in Durchlassrichtung betrieben und die Diode 302a in Sperrrichtung. Der Drain des ggNMOS 301 wird in Sperrrichtung betrieben und leitet nicht. Während des normalen Betriebs des Sendens/Empfangens eines HF-Signals wird für Spannungsschwankungen unter Masse die Diode 302 in Sperrrichtung betrieben und die Diode 302a in Durchlassrichtung. Der Drain des ggPMOS 301 wird in Sperrrichtung betrieben und leitet nicht. Somit leitet der erste Schutzschaltkreis 104 während normalen Betriebs für Eingangssignale, die über oder unter Masse liegen, nicht. Der erste Schutzschaltkreis 104 stellt jedoch ESD-Leitung für sowohl positive als auch negative ESD-Impulse (über der Triggerspannung) bereit und schützt somit den Rest des Schaltkreises gegenüber einer ESD-Spannung, die über der Triggerspannung liegt.
  • 3b zeigt einen beispielhaften Schaltkreis für den zweiten Schutzschaltkreis 106. Der zweite Schutzschaltkreis 106 umfasst ein Paar entgegengesetzter Dioden 303, die parallel verbunden sind, von denen jede mit Masse verbunden ist. Wenn eine über einer Triggerspannung (zum Beispiel dem ersten Spannungspegel) liegende Spannung am Knoten 107 auftritt, zum Beispiel ein ESD-Signal, das vom ersten Schutzschaltkreis 104 eingegrenzt wurde, schaltet die geeignete Diode je nach der Polarität des ESD-Signals an und erzeugt einen Stromweg für den ESD-Strom zu Masse.
  • Wie oben erwähnt, kann der zweite Schutzschaltkreis 106 Spannungen bis zu einem dritten Spannungspegel tolerieren. Dies kann aufgrund einer Eingrenzung der Stromführungsfähigkeit proportional zur Diodenperipherie von Dioden 303 der Fall sein. Eine maximale Stromführungsfähigkeit kann von der Größe der Dioden und dem Prozess und Aufbau der diffundierten Übergänge der Dioden eingestellt sein. Ist ein maximaler Strom einmal überschritten, kann die Spannung an einer Diode schnell ansteigen und zum Beispiel bei einem Wert von wenigen Volt ausfallen. Diese Eingrenzung kann dazu führen, dass der zweite Schutzschaltkreis 106 einen Toleranzpegel aufweist.
  • Zur Bereitstellung eines zweiten ESD-Schutzschaltkreises 106, der die Spannung bei Knoten 107 tolerieren kann, werden zusätzliche Paare von Dioden in Serie zu den Dioden 303 hinzugefügt. Durch Hinzufügen von mehr Dioden in Serie wird der Spannungsabfall an jeder Serien-Diode verringert und somit fällt die Wahrscheinlichkeit jeder Diode, von der Spannung am Knoten 107 beschädigt zu werden. Das Hinzufügen von mehr Dioden erhöht jedoch den Betrag von Streukapazität, die vom zweiten Schutzschaltkreis 106 verursacht wird. Wie oben erwähnt kann eine Bereitstellung der Drossel 108 zwischen Knoten 105 von 107 zur Reduzierung der Spannung am Knoten 107 beitragen. Somit kann ein zweiter Schutzschaltkreis 106 mit einer niedrigeren Toleranzanforderung bereitgestellt werden. Dieses reduziert wiederum die vom zweiten Schutzschaltkreis 106 eingebrachte Streukapazität, da weniger Dioden benötigt werden. Die Benötigung von weniger Dioden reduziert außerdem die für den zweiten Schutzschaltkreis 106 benötigte Chip-Fläche.
  • Vorzugsweise umfasst der zweite Schutzschaltkreis 106 keinen ggNMOs-Transistor. Allgemein sind ggNMOS-Transistoren weniger effektiv beim Schutz von Komponenten, die niedrigeren Spannungen gegenüber anfällig sind, und stellen somit keinen ausreichenden Schutz für Komponenten bereit, die einen geringen Toleranzspannungspegel aufweisen. Zum Beispiel kann ein ggNMOS-Transistor nicht zum Schutz der Eingangseinheit 102 geeignet sein, die Spannungen von nur 0,6 V gegenüber anfällig sein kann.
  • Während der Herstellung des Chips und vor seiner Einhausung sollte der Chip-Anschlussstift 101 gegen ein ESD-Ereignis geschützt werden. Der erste und zweite Schutzschaltkreis 104 und 106 können die Eingangs- und Ausgangseinheit 102 und 110 eines unverpackten Chips gegenüber einem ESD-Ereignis schützen. Sobald der Chip in einer ESD-Schutzverpackung verkapselt ist, kann die Einhausung dazu dienen, ausreichenden Schutz gegenüber einem ESD-Ereignis bereitzustellen. Wie oben erwähnt können die Schutzschaltkreise 104 und 106 Streukapazitäten einbringen. Da die Verpackung ausreichenden ESD-Schutz bereitstellen kann, können somit der erste und/oder zweite Schutzschaltkreis 104 und/oder 106 gesichert oder deaktiviert werden, so dass sie auf dem Chip keine Auswirkung aufweisen. Die Schutzschaltkreise 104 und/oder 106 können nach Aufbringung des IC gesichert sein. Somit können die Schutzschaltkreise 104 und/oder 106 bis zur Aufbringung des IC Schutz gegenüber ESD-Einschlägen bereitstellen.
  • Die Filterung von On-Chip-Sendung und -Empfang eignet sich zur Verwendung mit Hochfrequenzsignalen, die gemäß einem beliebigen Hochfrequenzprotokoll kommuniziert werden. Zum Beispiel eignen sie sich zur Verwendung mit Hochfrequenzsignalen, die gemäß Bluetooth-Protokollen kommuniziert werden.
  • Die obigen Beispiele beschreiben Anordnungen, bei denen zwei Elemente gekoppelt sind. Damit soll gemeint sein, dass diese zwei Elemente physisch verbunden sind. Die zwei Elemente sind jedoch nicht unbedingt direkt verbunden. Zum Beispiel können Zwischenelemente zwischen den zwei gekoppelten Elementen liegen.
  • Hiermit wird jedes vorliegend beschriebene einzelne Merkmal in Isolation und jede beliebige Kombination von zwei oder mehr derartigen Merkmalen offenbart, sofern derartige Merkmale oder Kombinationen basierend auf der vorliegenden Beschreibung insgesamt angesichts des allgemeinen Wissensstands eines Fachmanns ausgeführt werden können, unabhängig davon, ob derartige Merkmale oder Kombinationen von Merkmalen jegliche vorliegend offenbarte Probleme lösen, und ohne Einschränkung des Schutzbereichs der Ansprüche. Es ist angegeben, dass Aspekte der vorliegenden Erfindung aus jedem derartigen einzelnen Merkmal oder Kombinationen von Merkmalen bestehen können. In Hinsicht auf die obige Beschreibung ist es einem Fachmann offensichtlich, dass verschiedene Modifikationen innerhalb des Schutzbereiches der Erfindung durchgeführt werden können.

Claims (10)

  1. Chip mit integriertem Schaltkreis, umfassend: einen zur Leitung von Signalen auf einen Chip und vom Chip ausgelegten Chip-Anschlussstift; einen ersten Signalweg vom Chip-Anschlussstift zu einer ersten ESD-anfälligen Schaltung, die gegenüber einer über einem ersten Spannungspegel liegenden Spannung anfällig ist; einen ersten Schutzschaltkreis, der mit einem ersten Knoten auf dem ersten Signalweg gekoppelt ist, wobei die erste Schutzschaltung dazu ausgelegt ist, die Spannung eines auf den Chip geleiteten Signals auf einen zweiten Spannungspegel zu beschränken, wobei der zweite Spannungspegel höher als der erste Spannungspegel ist; und einen zweiten Schutzschaltkreis, der mit einem zweiten Knoten auf dem ersten Signalweg zwischen dem ersten Knoten und dem ersten ESD-anfälligen Schaltkreis gekoppelt ist, wobei der zweite Schutzschaltkreis dazu ausgelegt ist, die Spannung des auf den Chip geleiteten Signals auf den ersten Spannungspegel zu begrenzen.
  2. Chip mit integriertem Schaltkreis nach Anspruch 1, wobei der zweite Schutzschaltkreis gegenüber einer über einem dritten Spannungspegel liegenden Spannung anfällig ist, wobei der zweite Spannungspegel unter dem dritten Spannungspegel liegt.
  3. Chip mit integriertem Schaltkreis nach Anspruch 1, wobei der zweite Schutzschaltkreis gegenüber einer Spannung, die über einem dritten Spannungspegel liegt, anfällig ist, wobei der Chip mit integriertem Schaltkreis ferner eine passive Komponente umfasst, die zwischen dem ersten Knoten und dem zweiten Knoten gekoppelt ist, wobei die passive Komponente einen Widerstand aufweist, um die Spannung des auf den Chip geleiteten Signals auf unter den dritten Spannungspegel zu begrenzen.
  4. Chip mit integriertem Schaltkreis nach Anspruch 3, wobei die passive Komponente dazu ausgelegt ist, wenn der Chip mit integriertem Schaltkreis ein Hochfrequenzsignal empfängt, zu veranlassen, dass das empfangene Hochfrequenzsignal eine höhere Spannung am Eingang zum ersten ESD-anfälligen Schaltkreis aufweist als beim Chip-Anschlussstift.
  5. Chip mit integriertem Schaltkreis nach Anspruch 1, ferner umfassend einen zweiten ESD-anfälligen Schaltkreis, der gegenüber einer Spannung anfällig ist, die über dem zweiten Spannungspegel liegt, und mit einem dritten Knoten auf dem ersten Signalweg zwischen dem ersten Knoten und dem zweiten Knoten gekoppelt ist.
  6. Chip mit integriertem Schaltkreis nach Anspruch 5, wobei der zweite ESD-anfällige Schaltkreis mit dem dritten Knoten gekoppelt ist, um einen zweiten Signalweg von dem Chip-Anschlussstift zum zweiten ESD-anfälligen Schaltkreis bereitzustellen, wobei der Chip mit integriertem Schaltkreis ferner einen Schalter umfasst, der den ersten Signalweg zwischen dem dritten Knoten und dem ersten ESD-anfälligen Schaltkreis mit Masse koppelt und dazu ausgelegt ist, den ersten Schutzschaltkreis vom zweiten Signalweg zu isolieren.
  7. Chip mit integriertem Schaltkreis nach Anspruch 5, wobei der erste ESD-anfällige Schaltkreis einen rauscharmen Verstärker zur Verstärkung empfangener Hochfrequenzsignale und der zweite ESD-anfällige Schaltkreis einen Leistungsverstärker zur Verstärkung von Hochfrequenzsignalen zur Übertragung umfasst.
  8. Chip mit integriertem Schaltkreis nach Anspruch 7, wobei die Hochfrequenzsignale mit einem Bluetooth-Protokoll übereinstimmen.
  9. Chip mit integriertem Schaltkreis nach Anspruch 1, wobei der erste Schutzschaltkreis einen über Gate geerdeten Transistor und der zweite Schutzschaltkreis eine Diode umfasst, und wobei der zweite Schutzschaltkreis keinen über Gate geerdeten Transistor umfasst.
  10. Verfahren, umfassend: Herstellen eines Chips mit integriertem Schaltkreis nach Anspruch 1; Deaktivieren des ersten und/oder zweiten Schutzschaltkreises; und Einhausen des Chips mit integriertem Schaltkreis.
DE102014013504.7A 2013-12-27 2014-09-11 Schutz gegen elektrostatische Entladung Withdrawn DE102014013504A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/141,861 2013-12-27
US14/141,861 US20150188312A1 (en) 2013-12-27 2013-12-27 Electrostatic discharge protection

Publications (1)

Publication Number Publication Date
DE102014013504A1 true DE102014013504A1 (de) 2015-07-02

Family

ID=51587831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014013504.7A Withdrawn DE102014013504A1 (de) 2013-12-27 2014-09-11 Schutz gegen elektrostatische Entladung

Country Status (3)

Country Link
US (1) US20150188312A1 (de)
DE (1) DE102014013504A1 (de)
GB (1) GB2521699A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017115236B4 (de) 2016-07-08 2024-02-29 Infineon Technologies Ag Integrierter Schaltungschip und Verfahren zum Betreiben eines integrierten Schaltungschips

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903646B2 (en) * 2016-07-26 2021-01-26 Huawei Technologies Co., Ltd. Electrostatic protection circuit
TWI635507B (zh) * 2017-01-13 2018-09-11 群聯電子股份有限公司 切換器模組、記憶體儲存裝置及多工器
CN107248861A (zh) * 2017-06-06 2017-10-13 上海华力微电子有限公司 一种具有低通滤波功能的输入输出电路
WO2020243949A1 (zh) * 2019-06-06 2020-12-10 华为技术有限公司 滤波器以及用于发射通道的电路
US11912564B2 (en) 2020-07-31 2024-02-27 Knowles Electronics, Llc Sensor package including a substrate with an inductor layer
US11715706B2 (en) 2021-07-22 2023-08-01 Nanya Technology Corporation Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof
US20230138324A1 (en) * 2021-11-01 2023-05-04 Mediatek Inc. Package-level esd protection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW488056B (en) * 2001-04-24 2002-05-21 Vanguard Int Semiconduct Corp Two-staged ESD protection circuit with accelerated conduction of the secondary stage
JP4240983B2 (ja) * 2002-10-07 2009-03-18 沖電気工業株式会社 入力ピン容量の設定方法
US7010279B2 (en) * 2002-11-27 2006-03-07 Broadcom Corporation Radio frequency integrated circuit electro-static discharge circuit
US7659497B2 (en) * 2005-12-06 2010-02-09 International Business Machines Corporation On demand circuit function execution employing optical sensing
KR100639231B1 (ko) * 2005-12-30 2006-11-01 주식회사 하이닉스반도체 정전기 방전 보호 회로
US7582952B2 (en) * 2006-02-21 2009-09-01 Qualcomm Mems Technologies, Inc. Method for providing and removing discharging interconnect for chip-on-glass output leads and structures thereof
US7760477B1 (en) * 2006-10-06 2010-07-20 Altera Corporation CDM performance of high speed CLK inputs
JP2010287644A (ja) * 2009-06-10 2010-12-24 New Japan Radio Co Ltd 半導体装置及びその製造方法
US8427796B2 (en) * 2010-01-19 2013-04-23 Qualcomm, Incorporated High voltage, high frequency ESD protection circuit for RF ICs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017115236B4 (de) 2016-07-08 2024-02-29 Infineon Technologies Ag Integrierter Schaltungschip und Verfahren zum Betreiben eines integrierten Schaltungschips

Also Published As

Publication number Publication date
US20150188312A1 (en) 2015-07-02
GB201413947D0 (en) 2014-09-17
GB2521699A (en) 2015-07-01

Similar Documents

Publication Publication Date Title
DE102014013504A1 (de) Schutz gegen elektrostatische Entladung
DE102015106509B4 (de) System und Verfahren für eine integrierte Hochfrequenzschaltung
DE102015104621B4 (de) System für einen rauscharmen Verstärker
DE102014103344A1 (de) Halbleiterchipkonfiguration mit Koppler
DE102006019888B4 (de) Verstärker mit ESD-Schutz
DE102015108819A1 (de) System und Verfahren für einen Hochfrequenz-Schalter
DE102017104382B4 (de) LC-Netzwerk für einen Leistungsverstärker mit auswählbarer Impedanz
DE102015212152B4 (de) Nicht lineare Hochfrequenzverstärkeranordnung
DE102019201436A1 (de) Hochfrequenzschaltung mit breiter modulationsbandbreite
DE102012203215A1 (de) Hochfrequenzschaltmodul
DE102011012648A1 (de) Hochfrequenzübertragungsmodul mit verbessertem harmonischen Verhalten
DE112022001649T5 (de) Einheit zum schutz gegen elektrostatische aufladung
DE60211052T2 (de) Abschulussvorrichtung für Ausgewuchtete Übertragung
DE102016218598B4 (de) Vorrichtung und Verfahren für einen ESD-Schutz eines Halbleiters
DE102012202299B4 (de) Empfänger zum Empfangen von HF-Signalen in einer Mehrzahl von unterschiedlichen Kommunikationsbändern und Sende-/ Empfangsgerät
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE102019005852A1 (de) Isolationsarchitektur
DE102021123211A1 (de) Vorrichtung, System und Verfahren für kapazitive Kommunikation über eine galvanische Trennung
WO2004032350A2 (de) Schaltungsordnung zum begrenzen einer überspannung
DE102009012170B4 (de) Integrierte Verstärkerschaltung und Verfahren zum Bereitstellen einer Gleichstromversorgung
DE102017103803A1 (de) Eine Integrierte-Schaltung-Vorrichtung und eine Vorrichtung zum Schutz einer Schaltung
DE19845281C2 (de) Verstärkerschaltung mit Überspannungsschutzeinrichtung
DE102016111641A1 (de) Schalter
DE102020111863A1 (de) Gegen elektrische Überlastung tolerante Mikrowellenverstärker
US8818307B2 (en) Tuner input circuit

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: QUALCOMM TECHNOLOGIES INTERNATIONAL, LTD., GB

Free format text: FORMER OWNER: CAMBRIDGE SILICON RADIO LIMITED, CAMBRIDGE, GB

R082 Change of representative

Representative=s name: OLSWANG GERMANY LLP, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee