DE102013220011A1 - Halbleiteranordnung mit temperaturkompensierter Durchbruchsspannung - Google Patents

Halbleiteranordnung mit temperaturkompensierter Durchbruchsspannung Download PDF

Info

Publication number
DE102013220011A1
DE102013220011A1 DE201310220011 DE102013220011A DE102013220011A1 DE 102013220011 A1 DE102013220011 A1 DE 102013220011A1 DE 201310220011 DE201310220011 DE 201310220011 DE 102013220011 A DE102013220011 A DE 102013220011A DE 102013220011 A1 DE102013220011 A1 DE 102013220011A1
Authority
DE
Germany
Prior art keywords
layer
doped
highly
trenches
doped silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201310220011
Other languages
English (en)
Inventor
Ning Qu
Alfred Goerlach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE201310220011 priority Critical patent/DE102013220011A1/de
Priority to US14/504,965 priority patent/US9142552B2/en
Publication of DE102013220011A1 publication Critical patent/DE102013220011A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H01L27/0766—Vertical bipolar transistor in combination with diodes only with Schottky diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft eine Halbleiteranordnung, deren Durchbruchsspannung keinen oder nur einen sehr kleinen Temperaturkoeffizienten aufweist und bei welcher deshalb ein temperaturbedingter Spannungsanstieg nicht oder nur geringfügig auftritt. Dabei wird die Spannungsbegrenzung durch einen Punch-Through-Effekt bewirkt.

Description

  • Stand der Technik
  • Bei Kfz-Drehstrom- oder Wechselstromgeneratoren (Lichtmaschinen) werden zur Gleichrichtung Wechselstrombrücken (Gleichrichter) verwendet. Als gleichrichtende Elemente werden meist Halbleiterdioden mit einem pn-Übergang aus Silizium eingesetzt. Beispielsweise werden bei einem Drehstromgenerator sechs Halbleiterdioden zu einer B6-Brücke zusammengeschaltet. Gelegentlich werden auch Dioden parallelgeschaltet und beispielsweise zwölf anstatt sechs Dioden verwendet. Bei Wechselstromgeneratoren mit anderer Phasenzahl werden entsprechend angepasste Diodenbrücken eingesetzt.
  • Die Dioden sind für einen Betrieb bei hohen Strömen bzw. Stromdichten bis über 500 A/cm2 und hohen Temperaturen bzw. einer maximalen Sperrschichttemperatur Tj von etwa 225°C ausgelegt. Typischerweise beträgt der Spannungsabfall in Flussrichtung, d.h. die Flussspannung UF, bei den verwendeten hohen Strömen ca. 1 Volt. Bei Betrieb in Sperrrichtung unterhalb der Durchbruchsspannung UZ fließt in der Regel nur ein sehr kleiner Sperrstrom IR. Ab der Durchbruchsspannung UZ steigt der Sperrstrom stark an. Ein weiterer Spannungsanstieg wird deshalb verhindert. Meist finden in diesem Zusammenhang Z-Dioden mit Sperrspannungen – je nach Bordnetzspannung des jeweiligen Kraftfahrzeugs – von ca. 20–50 Volt Verwendung. Z-Dioden können im Durchbruch kurzzeitig mit hohen Strömen belastet werden. Sie werden deshalb zur Begrenzung der überschießenden Generatorspannung bei Lastwechseln (Loaddump) eingesetzt. Solche Dioden sind üblicherweise in robusten Einpressdiodengehäusen verpackt, wie es beispielsweise in der DE 195 49 202 B4 beschrieben ist.
  • Die Flussspannung von pn-Dioden führt zu Durchlassverlusten und damit zu einer Wirkungsgradverschlechterung des Generators. Da bei der Stromabgabe des Generators im Mittel immer zwei Dioden in Reihe geschaltet sind, betragen die mittleren Durchlassverluste bei einem 100 A-Generator etwa 200 W. Diese Verluste führen zu einer Aufheizung der Dioden. Die entstehende Wärme muss durch aufwendige Kühlmaßnahmen am Gleichrichter an die Umgebungs- oder Kühlluft abgeführt werden, beispielsweise unter Verwendung von Kühlkörpern und/oder eines Lüfters.
  • Zu einer Reduktion der Durchlassverluste wird in der DE 10 2004 056 663 A1 vorgeschlagen, an Stelle von pn-Dioden sogenannte Hocheffizienz-Schottky-Dioden (HED) zu verwenden. Als Hocheffizienz-Schottky-Dioden werden dabei Dioden bezeichnet, die eine niedrige Flussspannung aufweisen und deren Sperrstrom nahezu unabhängig von der Sperrspannung ist.
  • In der DE 10 2004 053 760 A1 ist als ein mögliches Ausführungsbeispiel für eine HED-Schottkydiode eine Trench-MOS-Barrier-Schottkydiode mit integrierter PN-Diode beschrieben. Eine solche Diode wird auch als TJBS-PN bezeichnet. Neben der geringen Flussspannung im Durchlassfall begrenzt diese auch die überschießende Generatorspannung, die bei plötzlichen Lastwechseln auftreten kann, auf unkritische Werte, bei 14 V-Systemen typischerweise auf Spannungen unter 30 V.
  • Mit Hocheffizienz-Schottky-Dioden können wesentlich niedrigere Flussspannungen UF im Bereich von 0,5 V bis 0,7 V realisiert werden. Durch die geringen Durchlassverluste der Dioden erhöhen sich der Wirkungsgrad und die Abgabeleistung des Generators. In Folge der niedrigeren Verlustleistungen kann zudem der Aufwand für die Kühlung gegenüber dem Einsatz von pn-Dioden deutlich reduziert werden.
  • Durch die Durchbruchsspannung einer HED wird die beim Auftreten eines Loaddumps auftretende ansteigende Generatorspannung begrenzt. Dabei werden für einen kurzen Zeitraum, der typischerweise kleiner als einige 100 Millisekunden ist, an der Diode hohe elektrische Leistungen in Wärme umgewandelt. Bei einer TJBS-PN wirken die integrierten pn-Strukturen als spannungsbegrenzende Z-Dioden. Die pn-Strukturen werden im Avalanche- oder Lawinendurchbruch betrieben. Die an der Diode abfallende Leistung entspricht dem Produkt aus der Sperrspannung der Diode und dem Generatorstrom. Infolge der hohen Verlustleistung erwärmt sich die Diode während dieses Vorgangs auf sehr hohe Temperaturen. Es können Sperrschicht- bzw. Junctiontemperaturen Tj von über 225°C auftreten. Da die Avalanche-Durchbruchsspannung VZ mit der Temperatur ansteigt, ist die tatsächlich auftretende Spannung während des Loaddumps um einige Volt höher als die bei niedrigen Stromdichten und bei Raumtemperatur gemessenen Sperrspannungen VZ. Dies führt dazu, dass in einem 14 V-Bordnetz im Störfall kurzzeitig Spannungen bis über 30 Volt auftreten können. Ein einfaches Absenken der Durchbruchsspannung VZ findet Ihre Grenze in der Spannungswelligkeit der Generatoren (Ripple). Bei modernen Bordnetzarchitekturen wird zunehmend versucht, die im Störfall maximal auftretende Bordnetzspannung auf niedrige Werte, z. B. auf 27 V, zu begrenzen.
  • Offenbarung der Erfindung
  • Eine Halbleiteranordnung mit den im Anspruch 1 angegebenen Merkmalen, die nachfolgend auch als TJBS-PT bezeichnet wird, entspricht einer Hocheffizienz-Schottky-Diode, deren Durchbruchsspannung keinen oder nur noch einen sehr kleinen Temperaturkoeffizienten aufweist und bei welcher deshalb der temperaturbedingte Spannungsanstieg nicht oder nur geringfügig auftritt.
  • Bei dieser TJBS-PT handelt es sich um eine Hocheffizienzdiode mit niedriger Flussspannung und niedrigen Sperrströmen auf Basis einer Trench Junction Barrier Schottky Diode, bei der die Spannungsbegrenzung nicht mittels des temperaturabhängigen Avalancheeffektes, sondern durch einen Punch-Through-Effekt erfolgt. Dadurch wird die Durchbruchsspannung nahezu temperaturunabhängig. Die erfindungsgemäße Halbleiteranordnung wird bevorzugt in ein Einpressdioden-Gehäuse verpackt und zur effizienten Gleichrichtung in Kraftfahrzeug-Wechselstromgeneratoren verwendet. Dadurch kann die in einem Störfall maximal auftretende Bordnetzspannung reduziert werden.
  • Weitere vorteilhafte Eigenschaften der Erfindung ergeben sich aus deren nachfolgender beispielhafter Erläuterung anhand der Zeichnung. Es zeigt
  • 1 eine Querschnittsdarstellung zur Veranschaulichung einer Zelle einer TJBS-PT gemäß einem ersten Ausführungsbeispiel für die Erfindung,
  • 2 ein einfaches Ersatzschaltbild einer TJBS-PT,
  • 3 eine Querschnittsdarstellung zur Veranschaulichung einer Zelle einer TJBS-PT gemäß einem zweiten Ausführungsbeispiel für die Erfindung und
  • 4 eine Querschnittsdarstellung zur Veranschaulichung einer Zelle einer TJBS-PT gemäß einem dritten Ausführungsbeispiel für die Erfindung.
  • Die 1 zeigt eine Querschnittsdarstellung zur Veranschaulichung einer Zelle einer TJBS-PT gemäß einem ersten Ausführungsbeispiel für die Erfindung. Die gezeigte TJBS-PT weist ein hoch n+ dotiertes Silizumsubstrat 1 auf, dessen Dotierung vorzugsweise größer als 5·1019 cm–3 ist. Auf diesem Siliziumsubstrat 1 befindet sich eine n-dotierte Siliziumschicht 2 (Epi-Schicht) mit einer Dotierungskonzentration Nepi und einer Dicke Depi, in die eine Vielzahl von Gräben (Trenches) 3 einer Tiefe Dt und einer Weite Wt eingebracht sind. Die Trenchböden sind vorzugsweise abgerundet ausgebildet. Näherungsweise kann ein Verrundungsradius R eingestellt werden. Dann definiert man die Trenchtiefe Dt als Abstand zwischen der Siliziumoberfläche und der tiefsten Stelle der Gräben. Der Abstand zwischen benachbarten Gräben sei Wm. Die Gräben können dabei insel- oder streifenförmig oder auch andersartig geformt sein. Die Seitenwände der in das Silizium eingeätzten Gräben 3 sind mit einer dünnen p-dotierten Siliziumschicht 4, die eine Dotierungskonzentration NA und eine Dicke Wp aufweist, bedeckt. Das Innere der Gräben 3 ist mit hoch n-dotiertem Silizium 5 einer Dotierungskonzentration ND aufgefüllt. In den oberen Teil der p-Schichten 4 ist zudem eine hoch p-dotierte Schicht 6 eingebracht, deren Dotierungskonzentration NAA höher ist als die Dotierungskonzentration NA der Schicht 4. Insbesondere ist die Oberflächenkonzentration der Schicht 6 so hoch gewählt, dass sie einen ohmschen Kontakt mit einer darüber liegenden Metallschicht 7 bildet. Die p- bzw. n-dotierten Gebiete 4 und 5 bzw. 6 können entweder aus epitaktisch gewachsenem Silizium, Polysilizium oder einer Kombination davon bestehen. Die Metallschicht 7, die die Oberfläche der Anordnung bedeckt, bildet mit der Oberfläche der Epi-Schicht 2 einen Schottkykontakt und mit den n- bzw. p-dotierten Schichten 5 und 6 jeweils einen ohmschen Kontakt. Beispielsweise kann die Metallschicht 7 aus Nickel oder einem Nickelsilizid bestehen. Auch andere Metalle oder Silizide sind, abhängig von der gewünschten Barrierenhöhe, möglich. Über der Metallschicht 7 können sich weitere in der 1 nicht eingezeichnete Metallschichten befinden. Diese Metallschichten bilden die Anode A der Diode. Die Substratschicht 1 ist auf der Rückseite mit einer als Kathode K dienenden ohmschen Metallschicht 8 versehen. Wiederum können sich unterhalb der Schicht 8 weitere, in der 1 nicht eingezeichnete Metallschichten befinden. Zusätzlich sind zur Verpackung in Einpressdiodengehäusen Vorder- und Rückseite jeweils mit einem lötfähigen Schichtsystem versehen. Beispielsweise ist über den Metallschichten 7 und 8 auf der Vorder- bzw. Rückseite ein ebenfalls nicht eingezeichnetes, übliches lötfähiges Metallsystem, bestehend beispielsweise aus einer Schichtenfolge von Cr, NiV und Ag, aufgebracht. Insbesondere auf der Vorderseite können sich zusätzliche Metallschichten zwischen der Schicht 7 und der lötfähigen NiV-Schicht befinden, beispielsweise eine in der Siliziumtechnologie übliche Aluminiumlegierung mit Kupfer- und Siliziumanteilen (AlSiCu), oder ein sonstiges Metallsystem, beispielsweise AlCu über einer dünnen Barrierenschicht aus TaN.
  • Vereinfacht lässt sich die erfindungsgemäße Anordnung als eine Parallelschaltung von Schottkydioden und npn-Transistorstrukturen auffassen, wie es in der 2 veranschaulicht ist. Dabei werden die Schottkydioden durch das Barrierenmetall 7 und die n-dotierte Epischicht 2 gebildet. Die Schichten 5, 4 und 2 bilden Emitter, Basis und Kollektor der npn-Transistorstrukturen. Dabei ist jeweils die Basis über den Widerstand R der p-dotierten Schicht 4 und die hoch p-dotierte Schicht 6 mit der Anoden- bzw. Emittermetallisierung 7 elektrisch verbunden. Dabei ist der Transistorbereich am Trenchboden mit dem größten Basiswiderstand R versehen. Im oberen Teil dagegen, nahe der Metallisierung 7, ist die Basis faktisch mit dem Emitter kurzgeschlossen.
  • In Flusspolung fließt Strom über die Schottkybarriere in der Epischicht 2 zwischen den Trenchbereichen 3 über das Substrat 1 zur Kathode ab. Durch Wahl einer geeigneten Barriere weist die Flussspannung einen geringeren Wert als bei einer pn-Diode auf. Durch die Transistorstrukturen in den Trenches fließt kein nennenswerter Strom.
  • Beim Anlegen einer Sperrspannung VKA bilden sich sowohl in der Schottkydiode als auch im npn-Transistor Raumladungszonen aus. Dadurch, dass sich Raumladungszonen von den gegenüberliegenden Trenchwänden ausbreiten und sich schließlich berühren, wird das elektrische Feld am Metall-Halbleiterkontakt 7–2 abgeschirmt. Die elektrische Feldstärke am Schottkykontakt ist deshalb geringer. Somit weisen die Schottkydioden kein oder nur ein geringes Barrier-Lowering-Verhalten auf. Damit wirkt die Schottkydiode wie eine TMBS- oder TJBS-Diode, bei der der Sperrstrom mit zunehmender Sperrspannung nur wenig ansteigt. Bei den npn-Transistor-Teilstrukturen ist bei Anliegen von VKA der Basis-Kollektor-Übergang in Sperrrichtung gepolt.
  • Bei den npn-Transistoren dehnt sich die Raumladungszone vor allem im schwächer n-dotierten Gebiet 2 aus, erstreckt sich aber auch in das stärker p-dotierte Basisgebiet 4 hinein. Die elektrischen Felder und Ausdehnungen der Raumladungszonen an den npn-Transistoren sind am Trenchboden, insbesondere im gekrümmten Bereich, maximal.
  • Die Durchbruchsspannung BVCER zwischen Kollektor und Emitter mit Widerstand R zwischen Basis und Emitter eines bipolaren Transistors ist wegen seiner Stromverstärkung geringer als die Avalanche-Durchbruchsspannung BVCBO der Kollektor-Basis-Diode. Wird die Durchbruchsspannung der Kollektor-Basis-Diode durch den Avalanche- oder Lawineneffekt bestimmt, weist die Durchbruchsspannung meist einen positiven Temperaturkoeffizienten auf. Einen leicht negativen bis neutralen Temperaturkoeffizienten der BVCER-Spannung lässt sich erreichen, wenn das Diffusionsprofil der Transistoren derart auslegt ist, dass die Raumladungszone schon vor Erreichen der Avalanchedurchbruchsspannung durch das Basisgebiet 4 hindurchreicht und am Emittergebiet 5 anstößt (Punch Through) und dadurch die Spannung begrenzt.
  • Die Dotierungen und Abmessungen der Halbleiterschichten sind derart ausgelegt, dass die Durchbruchsspannung des aus den Schichten 2 und 4 gebildeten Kollektor-Basis-Übergangs des npn-Transistors durch den Punch-Through-Effekt limitiert ist. Als Punch-Through bezeichnet man den Zustand, bei dem sich die Raumladungszone des sich in Sperrrichtung gepolten Kollektor-Basis-Übergangs vollständig durch die Basisschicht 4 erstreckt und an der Emitterschicht 5 anstößt. Wenn die Raumladungszone die Emitterschicht erreicht hat, fließt nach Überwindung einer weiteren kleinen Spannung, die etwa einer Fluss- oder Diffusionsspannung einer Diode entspricht, Strom. Ein weiterer Spannungsanstieg ist danach nicht mehr möglich. Da die Spannungsbegrenzung im Gegensatz zum Avalancedurchbruch praktisch nicht von der Temperatur abhängt, steigt die Durchbruchsspannung einer erfindungsgemäßen Anordnung mit zunehmender Selbsterwärmung nicht an.
  • Da die Emitter-Basis-Diode quasi in Flussrichtung betrieben wird, weisen Punch-Through-Durchbrüche bei niedrigen Strömen sogar einen leicht negativen Temperaturkoeffizienten der Durchbruchsspannung auf. Bei hohen Stromdichten und Temperaturen sinkt die Elektronenbeweglichkeit bzw. für Ladungsträger in der Raumladungszone die Sättigungsgeschwindigkeit etwas, so dass sich nahezu eine Temperaturkompensation der Sperrspannung erzielen lässt.
  • Den Übergang zwischen Avalanche- und Punch-Through-Betrieb lässt sich durch Wahl der Basisdotierung NA und der Dicke Wp der p-dotierten Silizumschicht 4 beeinflussen. Bei fester Dicke Wp nimmt der Avalancheeffekt mit zunehmender Basisdotierung NA zu, d. h. man bekommt einen zunehmend positiven Temperaturkoeffizienten. Durch geeignete Wahl der Parameter lassen sich die Effekte so kombinieren, dass die Durchbruchsspannung vollständig unabhängig von der Temperatur wird.
  • Im Folgenden ist ein Auslegungsbeispiel für eine Anordnung gemäß 1 aufgezeigt, die bei hohen Stromdichten von etwa 400 A/cm2 eine Sperrspannung von etwa 24,5 V aufweist. Dabei ist der Temperaturkoeffizient zwischen 25°C und 200°C nahezu Null. Gemäß diesem Auslegungsbeispiel werden die Parameter wie folgt gewählt.
    Chipdicke: Cd = 200 µm
    Substratdotierung: Nsub ≥ 1·1019 cm–3;
    Dotierkonzentration der Epi-Schicht 2: Nepi = 2,86·1016 cm–3;
    Dicke der Epi-Schicht: Depi = 2 µm;
    Tiefe der Gräben 3: Dt = 1 µm. Dt beinhaltet einen Rundungsradius am
    Trenchboden von R = 0,4 µm;
    Weite der Gräben: Wt = 1 µm;
    Rundungsradius am Trenchboden: R = 0,4 µm;
    Dotierung der n-Grabenfüllung: ND = 5·1019 cm–3;
    Dotierung der p-Schicht am Trenchrand: NA = 2,7·1017 cm–3;
    Weite der p-Schicht am Trenchrand: Wp = 0,2 µm;
    Aufdotierung der p-Schicht: NAA > 5·1018 cm–3, beispielsweise 5·1019 cm–3.
  • Natürlich können auch Auslegungen für andere Sperrspannungen gefunden werden. Dazu können Dotierungen und geometrische Abmessungen in weitem Rahmen variiert werden. Außerdem können Dotierprofile gewählt werden, die keine konstante Dotierung aufweisen, sondern einen gewissen Dotierungsverlauf zeigen. Zudem können auch Anordnungen, bei denen n- und p-dotierte Gebiete vertauscht sind, eingesetzt werden.
  • In der 3 ist ein zweites Ausführungsbeispiel mit besonders niedrigen Sperrströmen aufgezeigt. Im Gegensatz zu 1 besteht die n-dotierte Schicht 2 aus zwei unterschiedlichen Schichten 2a und 2b mit geänderter Dicke und unterschiedlicher Dotierung. Dabei wird die Dotierkonzentration Nepi2a der oberen Schicht 2a niedriger gewählt als die Dotierungskonzentration Nepi2b der unteren Schicht 2b. Die untere Dotierkonzentration Nepi2b kann beispielsweise etwa so hoch wie die Dotierkonzentration Nepi aus dem ersten Ausführungsbeispiel sein. Die Schicht 2b kann mittels Ionenimplantation von Donatoren in eine Epischicht mit der Dotierungskonzentration Nepi2a und anschließender Diffusion erzeugt werden. Dadurch lässt sich die Dotierkonzentration und damit die gewünschte Sperrspannung sehr genau einstellen.
  • In der 4 ist ein weiteres Ausführungsbespiel mit niedrigen Sperrströmen dargestellt. Dabei erstrecken sich die Gräben 3 bis in das hochdotierte Substrat 1. Die Funktionsweise der gezeigten Anordnung ist anlog zur Anordnung nach 2.
  • Die n- bzw. p-dotierten Schichten 5 bzw. 4 können aus dotiertem Polysilizium oder epitaktisch aufgewachsenen Schichten bestehen. Es ist auch möglich, die p-dotierten Schichten 4 durch Diffusion von Akzeptoren von der Trenchoberfläche aus ins das n-dotierte Epigebiet 2 hinein zu erzeugen und die n-dotierte Schicht wieder durch Polysiliziumabscheidung oder epitaktisches Wachstum zu generieren.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 19549202 B4 [0002]
    • DE 102004056663 A1 [0004]
    • DE 102004053760 A1 [0005]

Claims (5)

  1. Halbleiteranordnung, welche – einen als Kathode (K) dienenden ersten Metallschicht (8), – eine mit der ersten Metallschicht (8) kontaktierte, hoch n-dotierte Siliziumschicht (1), – eine mit der hoch n-dotierten Siliziumschicht (1) kontaktierte weitere n-dotierte Siliziumschicht (2) und – eine mit der weiteren n-dotierten Siliziumschicht (2) verbundene, als Anode (A) dienende weiteren Metallschicht (7) aufweist, wobei – in die weitere n-dotierte Siliziumschicht (2) Gräben (3) eingebracht sind, deren Randbereiche (4) mit einer p-dotierten Siliziumschicht gefüllt sind und welche in ihrem inneren Bereich (5) mit hoch p-dotiertem Silizium gefüllt sind, – die Randbereiche (4) der Gräben (3) über eine hoch p-dotierte Schicht (6) mit der weiteren Metallschicht (7) kontaktiert sind und die hoch p-dotierte Schicht (6) mit der weiteren Metallschicht (7) einen ohmschen Kontakt bildet, – die weitere Metallschicht (7) mit der weiteren n-dotierten Schicht (2) Schottky-Dioden bildet, und – die hoch p-dotierten inneren Bereiche (5) der Gräben (3) zusammen mit den Randbereichen (4) der Gräben und der weiteren n-dotierten Schicht (2) npn-Transistoren bilden, wobei die weitere n-dotierte Schicht (2) als Kollektorgebiet, die hoch p-dotierten inneren Bereiche (5) der Gräben als Emittergebiete und die Randbereiche (4) der Gräben als Basisgebiete dienen und wobei eine Begrenzung der Sperrspannungen für die Dioden bildende Kollektor-Basis-Übergänge (2–4) durch einen Punch-Through-Effekt bestimmt ist.
  2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die weitere n-dotierte Siliziumschicht in zwei unterschiedlich dotierte Gebiete (2a, 2b) aufgeteilt ist, von denen ein Gebiet (2a) mit der weiteren Metallschicht (7) und das andere Gebiet (2b) mit der hoch n-dotierten Siliziumschicht (1) kontaktiert ist.
  3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Dotierkonzentration des mit der weiteren Metallschicht (7) kontaktierten Gebietes (2) niedriger ist als die Dotierkonzentration des mit der hoch n-dotierten Silizumschicht (1) kontaktierten Gebietes (2b).
  4. Halbleiteranordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Gräben (3) in dem mit der hoch n-dotierten Siliziumschicht (1) kontaktierten Gebiet (2b) enden.
  5. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Gräben (3) in der hoch n-dotierten Siliziumschicht (1) enden.
DE201310220011 2013-10-02 2013-10-02 Halbleiteranordnung mit temperaturkompensierter Durchbruchsspannung Pending DE102013220011A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE201310220011 DE102013220011A1 (de) 2013-10-02 2013-10-02 Halbleiteranordnung mit temperaturkompensierter Durchbruchsspannung
US14/504,965 US9142552B2 (en) 2013-10-02 2014-10-02 Semiconductor array having temperature-compensated breakdown voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310220011 DE102013220011A1 (de) 2013-10-02 2013-10-02 Halbleiteranordnung mit temperaturkompensierter Durchbruchsspannung

Publications (1)

Publication Number Publication Date
DE102013220011A1 true DE102013220011A1 (de) 2015-04-02

Family

ID=52673121

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310220011 Pending DE102013220011A1 (de) 2013-10-02 2013-10-02 Halbleiteranordnung mit temperaturkompensierter Durchbruchsspannung

Country Status (2)

Country Link
US (1) US9142552B2 (de)
DE (1) DE102013220011A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204966510U (zh) * 2014-06-20 2016-01-13 意法半导体股份有限公司 宽带隙高密度半导体开关器件
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
CN105679836B (zh) * 2016-03-23 2022-07-12 北海惠科半导体科技有限公司 一种超低电容tvs二极管结构及其制备方法
CN108321211A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 Tmbs半导体器件及其制作方法、电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19549202B4 (de) 1995-12-30 2006-05-04 Robert Bosch Gmbh Gleichrichterdiode
DE102004053760A1 (de) 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
DE102004056663A1 (de) 2004-11-24 2006-06-01 Robert Bosch Gmbh Halbleitereinrichtung und Gleichrichteranordnung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
US8704295B1 (en) * 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
DE102009028252A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
DE102009046596A1 (de) * 2009-11-11 2011-05-12 Robert Bosch Gmbh Schottkydiode
JP5919121B2 (ja) * 2011-07-27 2016-05-18 株式会社豊田中央研究所 ダイオードおよび半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19549202B4 (de) 1995-12-30 2006-05-04 Robert Bosch Gmbh Gleichrichterdiode
DE102004053760A1 (de) 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
DE102004056663A1 (de) 2004-11-24 2006-06-01 Robert Bosch Gmbh Halbleitereinrichtung und Gleichrichteranordnung

Also Published As

Publication number Publication date
US20150091125A1 (en) 2015-04-02
US9142552B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
EP2976787B1 (de) Gleichrichterdiode
EP2649649B1 (de) Generatorvorrichtung zur spannungsversorgung eines kraftfahrzeugs
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
EP2740155B1 (de) Super-junction-schottky-pin-diode
EP2462621B1 (de) Halbleiteranordnung mit einer schottky-diode
DE102007045185A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1825520A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
EP2462620B1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE102014115464A1 (de) Leistungs-halbleitervorrichtung mit temperaturschutz
DE102015204138A1 (de) Halbleitervorrichtung mit einer Trench-MOS-Barrier-Schottky-Diode
DE102013220011A1 (de) Halbleiteranordnung mit temperaturkompensierter Durchbruchsspannung
EP2499673B1 (de) Schotty-Diode und Verfahren zu deren Herstellung
DE102007045184A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102010063314A1 (de) Halbleiteranordnung mit verbesserter Avalanchefestigkeit
WO2016066329A1 (de) Integrierte halbleiterschaltung
DE102018200136A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung einer Halbleitervorrichtung
DE102009028241A1 (de) Halbleiteranordnung
DE102018114375B4 (de) Leistungselektronikanordnung
DE112019007687T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE102015204315B4 (de) Sensor für ein Halbleiterbauelement
WO2012103968A1 (de) Halbleiteranordnung mit reduziertem einschaltwiderstand
DE102016204250A1 (de) Trench basierte Diode und Verfahren zur Herstellung einer solchen Diode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence