DE102013106383B4 - Integrierte Halbleiterschaltung, Verfahren zum Entwerfen derselben und Verfahren zum Herstellen derselben - Google Patents

Integrierte Halbleiterschaltung, Verfahren zum Entwerfen derselben und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102013106383B4
DE102013106383B4 DE102013106383.7A DE102013106383A DE102013106383B4 DE 102013106383 B4 DE102013106383 B4 DE 102013106383B4 DE 102013106383 A DE102013106383 A DE 102013106383A DE 102013106383 B4 DE102013106383 B4 DE 102013106383B4
Authority
DE
Germany
Prior art keywords
intersection
area
conductive line
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013106383.7A
Other languages
English (en)
Other versions
DE102013106383A1 (de
Inventor
Tae-Joong Song
Pil-un KO
Gyu-Hong Kim
Jong-Hoon Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120069473A external-priority patent/KR101937851B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102013106383A1 publication Critical patent/DE102013106383A1/de
Application granted granted Critical
Publication of DE102013106383B4 publication Critical patent/DE102013106383B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability

Abstract

Verfahren zum Entwerfen einer integrierten Halbleiterschaltung (100, 200), welche eine FinFET-Architektur hat, wobei das Verfahren Folgendes aufweist:ein Durchführen einer Vor-Simulation der integrierten Halbleiterschaltung (100, 200), welche zu entwerfen ist,ein Entwerfen eines Layouts von Komponenten der integrierten Halbleiterschaltung (100, 200) basierend auf einem Ergebnis der Vor-Simulation, wobei die Komponenten einen ersten und einen zweiten Vorrichtungsbereich und eine erste leitfähige Leitung (130, 130a), welche sich über den ersten und den zweiten Vorrichtungsbereich erstreckt, aufweisen;ein Modifizieren eines ersten Schnittbereichs (CT, CT1), welcher zwischen dem ersten und dem zweiten Vorrichtungsbereich angeordnet ist und die erste leitfähige Leitung (130, 130a) elektrisch schneidet, gemäß wenigstens einer Entwurfsregel, um einen Overhead der ersten leitfähigen Leitung (130, 130a) zu minimieren.

Description

  • HINTERGRUND
  • 1. Gebiet
  • Beispielhafte Ausführungsformen beziehen sich auf eine integrierte Halbleiterschaltung und genauer auf ein Verfahren zum Entwerfen einer integrierten Halbleiterschaltung, eine integrierte Halbleiterschaltung gemäß dem Entwurfsverfahren und ein Herstellungsverfahren dafür.
  • 2. Beschreibung des Standes der Technik
  • Eine Halbleitervorrichtung ist in einer Modulform mit verschiedenen Schaltungen, welche für einen Betrieb benötigt werden, vorgesehen. Dieses Modul ist eine Einheit, welche eine unabhängige Funktion als ein Teil, welcher ein einzelnes System bildet, hat. Ein Vorgang des Entwerfens eines Layout von Schaltungsmustern, um der Natur eines entsprechenden Halbleiterchips gemäß einer Entwurfsregel zu entsprechen, geht einer Herstellung einer Halbleitervorrichtung voraus. In letzter Zeit verursacht eine Änderung in der Entwurfsregel, dass ein Entwerfen von leitfähigen Leitungen, besonders einer Gate-Leitung, in einem Layout einer integrierten Halbleiterschaltung eine sehr wichtige Betrachtung ist.
  • Das Dokument US 2012 / 0 025 317 A beschreibt eine Halbleitervorrichtungsstruktur und ein Herstellungsverfahren derselben, wobei durch Schnittmasken bestimmte Gate-Muster erzeugt werden, wobei Leitungen elektrisch geschnitten werden. Ein optimierendes Modifizieren der Schnittmasken ist dabei nicht vorgesehen.
  • Das Dokument US 2008 / 0 222 587 A1 beschreibt allgemein ein Verfahren zur Definition eines Zellenlayouts von integrierten Schaltkreisen, wobei eine Aufteilung auf herstellbare Unterlayouts erfolgt.
  • KURZFASSUNG
  • Eine oder mehrere beispielhafte Ausführungsformen sehen ein Entwurfsverfahren für eine integrierte Halbleiterschaltung, welches in der Lage ist, eine parasitäre Kapazität, welche durch einen Overhead in leitfähigen Leitungen, besonders einer Gate-Leitung, erzeugt wird, zu minimieren, eine integrierte Halbleiterschaltung gemäß dem Entwurfsverfahren und ein Herstellungsverfahren davon vor.
  • Eine oder mehrere beispielhafte Ausführungsformen sehen auch ein Entwurfsverfahren für eine integrierte Halbleiterschaltung vor, welches in der Lage ist, automatisch einen Overhead in einem Gate ohne ein Modifizieren einer Entwurfsregel oder ein Anwenden einer zusätzlichen Optical Proximity Correction (OPC)-Regel zu minimieren.
  • Gemäß einem Aspekt einer beispielhaften Ausführungsform ist ein Verfahren zum Entwerfen einer integrierten Halbleiterschaltung vorgesehen, welche eine FinFET-Architektur hat, wobei das Verfahren Folgendes aufweist: Ein Durchführen einer Vor-Simulation der zu entwerfenden integrierten Halbleiterschaltung; ein Entwerfen eines Layout von Komponenten bzw. Bestandteilen der integrierten Halbleiterschaltung basierend auf einem Ergebnis der Vor-Simulation, wobei die Komponenten einen ersten und einen zweiten Vorrichtungsbereich und eine erste leitfähige Leitung, welche sich über den ersten und den zweiten Vorrichtungsbereich erstreckt, aufweisen; ein Modifizieren eines ersten Schnittbereichs, welcher zwischen dem ersten und dem zweiten Vorrichtungsbereich angeordnet ist, und die erste leitfähige Leitung elektrisch schneidet, gemäß wenigstens einer Entwurfsregel, um einen Overhead der ersten leitfähigen Leitungzu minimieren.
  • Der Overhead kann minimiert werden, um eine parasitäre Kapazität der ersten leitfähigen Leitung zu verringern.
  • Das Modifizieren bzw. Abändern des ersten Schnittbereiches kann wenigstens eines der Folgenden aufweisen: ein Bewegen bzw. Verschieben des ersten Schnittbereichs entlang der ersten leitfähigen Leitung, ein Erweitern einer Breite des ersten Schnittbereichs und ein Duplizieren des ersten Schnittbereichs, um einen zweiten Schnittbereich zu erzeugen und den zweiten Schnittbereich entlang der ersten leitfähigen Leitung anzuordnen.
  • Das Verfahren des Bewegens des ersten Schnittbereichs kann ein Bewegen des ersten Schnittbereichs entlang der ersten leitfähigen Leitung basiert auf einem vorbestimmten Abstand zwischen dem ersten Schnittbereich und einem des ersten und zweiten Vorrichtungsbereichs aufweisen.
  • Die Entwurfsregel kann wenigstens eines eines minimalen Abstands, welcher den ersten Schnittbereich von dem ersten und zweiten Vorrichtungsbereich trennt, eines minimalen Abstands, welcher den ersten Schnittbereich von einem Kontaktbereich trennt, und eines minimalen Abstands, welcher den ersten Schnittbereich von einem dritten Vorrichtungsbereich trennt, spezifizieren bzw. bestimmen.
  • Der erste Schnittbereich kann eine Mehrzahl von leitfähigen Leitungen, welche die erste leitfähige Leitung aufweisen und sich parallel zueinander erstrecken, schneiden, und das Verfahren kann weiterhin vor dem Modifizieren des ersten Schnittbereichs ein Brechen bzw. Aufbrechen des ersten Schnittbereichs in eine Mehrzahl von Schnittbereichen aufweisen, wobei jeder der Mehrzahl von Schnittbereichen eine jeweilige leitfähige Leitung der Mehrzahl von leitfähigen Leitungen schneidet.
  • Das Modifizierendes ersten Schnittbereichs kann ein Modifizieren der Mehrzahl von Schnittbereichen gemäß der wenigstens einen Entwurfsregel aufweisen, um Overheads der Mehrzahl von leitfähigen Leitungen, welche durch die Mehrzahl von Schnittbereichen erzeugt werden, zu minimieren, und die modifizierten Schnittbereiche können wenigstens eines von unterschiedlichen Breiten und verschiedenen Positionen entlang den jeweiligen leitfähigen Leitungen haben.
  • Das Modifizieren des ersten Schnittbereichs kann Folgendes aufweisen: ein Verschieben des ersten Schnittbereichs in einer ersten Richtung entlang der ersten leitfähigen Leitung, so dass der erste Schnittbereich ein vorbestimmter Abstand von dem ersten Vorrichtungsbereich gemäß der Entwurfsregel ist; und ein Bewegen des ersten Schnittbereichs in einer zweiten Richtung entgegengesetzt zu der ersten Richtung, wenn ein Abstand zwischen dem ersten Schnittbereich und einem Kontaktbereich oder einem Vorrichtungsbereich anders als dem ersten und dem zweiten Vorrichtungsbereich die Entwurfsregel als ein Ergebnis des Bewegens des ersten Schnittbereichs in der ersten Richtung verletzt.
  • Gemäß einem Aspekt einer anderen beispielhaften Ausführungsform ist ein Verfahren zum Entwerfen einer integrierten Halbleiterschaltung, welche eine FinFET-Architektur hat, vorgesehen, wobei das Verfahren Folgendes aufweist: Ein Setzen bzw. Wählen eines ersten Schnittbereichs einer ersten leitfähigen Leitung, welche sich über einen ersten und ein zweiten Vorrichtungsbereich erstreckt, auf eine anfängliche Position zwischen dem ersten und dem zweiten Vorrichtungsbereich auf der ersten leitfähigen Leitung gemäß einer Entwurfsregel, wobei der erste Schnittbereich elektrisch die erste leitfähige Leitung schneidet; und ein Erweitern einer Breite des ersten Schnittbereichs, oder ein Duplizieren des ersten Schnittbereichs und ein Anordnen eines zweiten Schnittbereichs, welcher ein Duplikat des ersten Schnittbereichs ist, auf der ersten leitfähigen Leitung, um einen Overhead in der ersten leitfähigen Leitung zu minimieren.
  • Das Verfahren kann weiterhin nach dem Wählen bzw. Setzen des ersten Schnittbereichs ein Bewegen des ersten Schnittbereichs in eine erste Richtung entlang der ersten leitfähigen Leitung aufweisen, so dass der erste Schnittbereich ein vorbestimmter Abstand von dem ersten Vorrichtungsbereich gemäß der Entwurfsregel ist.
  • Das Verfahren kann weiterhin nach dem Bewegen des ersten Schnittbereichs in die erste Richtung ein Bewegen des ersten Schnittbereichs in eine zweite Richtung entgegengesetzt der ersten Richtung aufweisen, wenn ein Abstand zwischen dem ersten Schnittbereich und einem Kontaktbereich oder einem Vorrichtungsbereich anders als dem ersten und zweiten Vorrichtungsbereich die Entwurfsregel als ein Ergebnis des Bewegens des ersten Schnittbereichs in der ersten Richtung verletzt.
  • Der erste Schnittbereich kann eine Mehrzahl von leitfähigen Leitungen schneiden, welche die erste leitfähige Leitung aufweisen und sich parallel zueinander erstrecken, und das Verfahren kann weiterhin vor dem Bewegen des ersten Schnittbereichs in die erste Richtung ein Brechen bzw. Aufbrechen des ersten Schnittbereichs in eine Mehrzahl von Schnittbereichen aufweisen, wobei jeder der Mehrzahl von Schnittbereichen eine jeweilige leitfähige Leitung der Mehrzahl von leitfähigen Leitungen schneidet.
  • Das Erweitern der Breite des ersten Schnittbereichs oder das Duplizieren des ersten Schnittbereichs und das Anordnen des zweiten Schnittbereichs können Folgendes aufweisen: ein Bestimmen, ob das Erweitern der Breite des ersten Schnittbereichs oder das Duplizieren des ersten Schnittbereichs und ein Anordnen des zweiten Schnittbereichs durchzuführen ist basierend auf einem Abstand zwischen dem ersten und dem zweiten Vorrichtungsbereich; ein Durchführen des Erweiterns der Breite des ersten Schnittbereichs oder des Duplizierens des ersten Schnittbereichs, und ein Anordnen des zweiten Schnittbereichs basierend auf einem Ergebnis der Bestimmung; ein Verifizieren, dass die Erweiterungsbreite des ersten Schnittbereichs oder das Duplizieren des ersten Schnittbereichs und das Anordnen des zweiten Schnittbereichs die Entwurfsregel erfüllt; und, wenn die Erweiterungsbreite des ersten Schnittbereichs durchgeführt wird und die Entwurfsregel nicht erfüllt, ein Anpassen der Breite des ersten Schnittbereichs, so dass die Entwurfsregel erfüllt ist; und wenn das Duplizieren des ersten Schnittbereichs und das Anordnen des zweiten Schnittbereichs die Entwurfsregel nicht erfüllen, ein Bewegen wenigstens eines des ersten und des zweiten Schnittbereichs, so dass die Entwurfsregel erfüllt ist.
  • Die Entwurfsregel kann wenigstens eines eines minimalen Abstands, welcher den ersten und den zweiten Schnittbereich von dem ersten und dem zweiten Vorrichtungsbereich trennt, eines minimalen Abstands, welcher den ersten und den zweiten Schnittbereich von Kontaktbereichen trennt, und eines minimalen Abstands, welcher den ersten und den zweiten Schnittbereich von einem dritten Vorrichtungsbereich trennt, spezifizieren.
  • Das Bestimmen, ob das Erweitern der Breite des ersten Schnittbereichs durchzuführen ist, kann ein Bestimmen aufweisen, dass das Erweitern der Breite des ersten Schnittbereichs durchzuführen ist, wenn ein Gesamtabstand (Dtot) zwischen dem ersten und dem zweiten Vorrichtungsbereich die folgende Gleichung erfüllt: Ds * 2 + W1 < Dtot ≤ Ds * 2 + W1 * 3, wobei Ds der vorgewählte Abstand zwischen dem ersten Schnittbereich und dem ersten und zweiten Vorrichtungsbereich ist, und W1 die Breite des ersten Schnittbereichs ist.
  • Das Bestimmen, ob das Duplizieren des ersten Schnittbereichs und das Anordnen des zweiten Schnittbereichs durchzuführen sind, kann ein Bestimmen aufweisen, ob ein Gesamtabstand zwischen dem ersten und dem zweiten Vorrichtungsbereich (Dtot) die folgende Gleichung erfüllt: Dtot ≥ Ds * 2 + W1 * 3, wobei Ds der vorgewählte Abstand zwischen dem ersten Schnittbereich und dem ersten und dem zweiten Vorrichtungsbereich ist, und W1 die Breite des ersten Schnittbereichs ist.
  • Gemäß einem Aspekt einer anderen beispielhaften Ausführungsform ist ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung vorgesehen, welche eine FinFET-Architektur hat, wobei das Verfahren Folgendes aufweist: ein Durchführen einer Vor-Simulation der zu entwerfenden integrierten Halbleiterschaltung; ein Entwerfen eines Layout von Komponenten bzw. Bestandteilen der integrierten Halbleiterschaltung basierend auf einem Ergebnis der Vor-Simulation, wobei die Komponenten einen ersten und einen zweiten Vorrichtungsbereich und eine erste leitfähige Leitung, welche sich über den ersten und den zweiten Vorrichtungsbereich erstreckt, aufweisen; ein Modifizieren eines ersten Schnittbereichs, welcher zwischen dem ersten und dem zweiten Vorrichtungsbereich angeordnet ist, und die erste leitfähige Leitung elektrisch schneidet, gemäß wenigstens einer Entwurfregel, um einen Overhead der ersten leitfähigen Leitung zu minimieren; ein Durchführen einer Nach-Simulation basierend auf dem Layout, welches den modifizierten ersten Schnittbereich aufweist; und ein Herstellen der integrierten Halbleiterschaltung basierend auf dem Layout.
  • Das Herstellen der integrierten Halbleiterschaltung kann Folgendes aufweisen: Ein Bereitstellen von Daten des Layout; ein Durchführen einer Optical Proximity Korrektur, um ein korrigiertes Layout herzustellen, in welchem Reflexionsfehler aufgrund eines optischen Proximity-Effekts korrigiert sind; ein Produzieren einer Maske gemäß dem korrigierten Layout; und ein Bilden der integrierten Halbleiterschaltung auf einem Wafer unter Verwendung der Maske.
  • Der Overhead kann minimiert werden, um eine parasitäre Kapazität der ersten leitfähigen Leitung zu verringern.
  • Das Modifizieren des ersten Schnittbereichs kann wenigstens eines der Folgenden aufweisen: ein Bewegen des ersten Schnittbereichs entlang der ersten leitfähigen Leitung, ein Erweitern einer Breite des ersten Schnittbereichs, und ein Duplizieren des ersten Schnittbereichs, um einen zweiten Schnittbereich zu erzeugen, und ein Anordnen des zweiten Schnittbereichs entlang der ersten leitfähigen Leitung.
  • Das Modifizieren des ersten Schnittbereichs kann ein Bewegen des ersten Schnittbereichs entlang der ersten leitfähigen Leitung basierend auf einem vorbestimmten Abstand zwischen dem ersten Schnittbereich und einem des ersten und des zweiten Vorrichtungsbereichs aufweisen.
  • Die Entwurfsregel kann wenigstens eines eines minimalen Abstandes, welcher den ersten Schnittbereich von dem ersten und dem zweiten Vorrichtungsbereich trennt, eines minimalen Abstands, welcher den ersten Schnittbereich von Kontaktbereichen, welche zwischen dem ersten und dem zweiten Vorrichtungsbereich angeordnet sind, trennt, und eines minimalen Abstands, welcher den ersten Schnittbereich von einem dritten Vorrichtungsbereich trennt, spezifizieren.
  • Der erste Schnittbereich kann eine Mehrzahl von leitfähigen Leitungen schneiden, welche die erste leitfähige Leitung aufweisen und sich parallel zueinander erstrecken, und wobei das Verfahren weiterhin vor dem Modifizieren des ersten Schnittbereichs ein Brechen bzw. Aufbrechen des ersten Schnittbereichs in eine Mehrzahl von Schnittbereichen aufweisen kann, wobei jeder der Mehrzahl von Schnittbereichen eine jeweilige leitfähige Leitung der Mehrzahl von leitfähigen Leitungen schneidet.
  • Gemäß einem Aspekt einer anderen beispielhaften Ausführungsform ist eine integrierte Halbleiterschaltung vorgesehen, welche Folgendes aufweist: wenigstens eine erste und eine zweite Halbleitervorrichtung, welche eine FinFET-Architektur haben und in der ersten Leitungsrichtung angeordnet sind, wobei die erste Halbleitervorrichtung wenigstens einen ersten aktiven Bereich aufweist, und die zweite Halbleitervorrichtung wenigstens einen zweiten aktiven Bereich aufweist; und eine erste leitfähige Leitung, welche sich in der ersten Leitungsrichtung über den ersten aktiven Bereich der ersten Halbleitervorrichtung und dem zweiten aktiven Bereich der zweiten Halbleitervorrichtung erstreckt; eine zweite leitfähige Leitung, welche sich in der ersten Leitungsrichtung über den ersten aktiven Bereich der ersten Halbleitervorrichtung und den zweiten aktiven Bereich der zweiten Halbleitervorrichtung erstreckt; und einen ersten Schnittbereich, welcher elektrisch die erste leitfähige Leitung zwischen dem ersten und dem zweiten aktiven Bereich schneidet; und einen zweiten Schnittbereich, welcher elektrisch die zweite leitfähige Leitung zwischen dem ersten und dem zweiten aktiven Bereich schneidet, wobei der erste Schnittbereich und der zweite Schnittbereich wenigstens eines von unterschiedlichen Breiten und unterschiedlichen Positionen in der ersten Linienrichtung entlang der jeweiligen ersten und zweiten leitfähigen Leitung haben, welche gewählt sind, so dass sie eine Entwurfsregel erfüllen und einen Overhead der ersten leitfähigen Leitungund einen Overhead der zweiten leitfähigen Leitungminimieren.
  • Die Overheads können minimiert werden, um eine parasitäre Kapazität der ersten und der zweiten leitfähigen Leitung zu verringern.
  • Jede der ersten Halbleitervorrichtungen kann eine Mehrzahl von aktiven Bereichen aufweisen, welche einen NMOS-Transistor oder einen PMOS-Transistor bilden, und die erste und die zweite leitfähige Leitung können Gate-Leitungen sein.
  • Die Entwurfsregel kann wenigstens eines eines minimalen Abstands, welcher den ersten und den zweiten Schnittbereich von dem ersten und dem zweiten aktiven Bereich trennt, und eines minimalen Abstands, welcher den ersten und den zweiten Schnittbereich von Kontaktbereichen trennt, welche zwischen dem ersten und dem zweiten aktiven Bereich angeordnet sind, spezifizieren.
  • Gemäß einem anderen Aspekt einer anderen beispielhaften Ausführungsform ist ein computerlesbares Aufzeichnungsmedium vorgesehen, welches eine computerlesbares Programm speichert, das, wenn es durch einen Computer ausgeführt wird, die Verfahren zum Entwerfen der integrierten Halbleiterschaltung durchführt.
  • Figurenliste
  • Beispielhafte Ausführungsformen werden deutlicher aus der folgenden detaillierten Beschreibung zusammengenommen mit den beigefügten Zeichnungen verstanden werden, in welchen:
    • 1 ein Flussdiagramm ist, welches ein Verfahren zum Entwerfen einer integrierten Halbleiterschaltung gemäß einer beispielhaften Ausführungsform veranschaulicht;
    • 2A bis 2E Draufsichten sind zum Beschreiben von Platzierungsbeziehungen zwischen einem Schnittbereich, welcher eine leitfähige Leitung schneidet, und anderen Vorrichtungsbereichen;
    • 3A bis 3C Flussdiagramme sind, welche detaillierter eine Operation S150 (Anordnen eines Schnittbereichs unter Verwendung eines Anordnungsvorganges) in dem Verfahren der 1 gemäß beispielhaften Ausführungsformen zeigen;
    • 4A bis 4F Draufsichten sind zum Zeigen, dass ein Verfahren zum Anordnen eines Schnittbereichs unter Verwendung des Anordnungsvorganges auf einen Layout-Entwurf in dem Verfahren der 1 angewandt wird;
    • 5A und 5B Draufsichten sind zum Zeigen eines Prinzips eines selektiven Anwendens eines Erweiterungswerkzeugs und eines Duplizierungswerkzeugs, welche in dem Anordnungsvorgang in dem Verfahren der 1 enthalten sind;
    • 6A und 6B Draufsichten sind zum Zeigen, dass das Verfahren der 1 auf ein tatsächliches Layout einer integrierten Halbleiterschaltung angewandt wird;
    • 7 ein Flussdiagramm ist, welches ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung gemäß einer beispielhaften Ausführungsform veranschaulicht;
    • 8A ein Blockschaltbild einer Vorrichtung zum Entwerfen einer integrierten Halbleiterschaltung gemäß einer beispielhaften Ausführungsform ist;
    • 8B ein Blockschaltbild einer Anordnungsvorgangs-Durchführungseinheit in der Vorrichtung der 8A ist;
    • 9A ein Layout einer integrierten Halbleiterschaltung gemäß einer beispielhaften Ausführungsform ist;
    • 9B eine teilweise perspektivische Ansicht der integrierten Halbleiterschaltung ist, welche das Layout der 9A hat;
    • 9C eine Querschnittsansicht durch die Linie I-I' des Layout der 9A oder I-I' der integrierten Halbleiterschaltung der 9B ist;
    • 10 ein Layout einer integrierten Halbleiterschaltung gemäß einer anderen beispielhaften Ausführungsform ist;
    • 11 ein schematisches Diagramm einer Speicherkarte ist, welche eine integrierte Halbleiterschaltung gemäß einer beispielhaften Ausführungsform aufweist; und
    • 12 ein schematisches Diagramm eines Berechnungssystems bzw. Computersystems ist, welches eine integrierte Halbleiterschaltung gemäß einer beispielhaften Ausführungsform aufweist.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Beispielhafte Ausführungsformen werden nun im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden. Die beispielhaften Ausführungsformen sind vorgesehen, um das erfinderische Konzept für Fachleute vollständiger zu beschreiben. Die beispielhaften Ausführungsformen können jedoch in vielen verschiedenen Formen ausgeführt werden und sollten nicht als auf die beispielhaften Ausführungsformen, welche hierin erläutert sind, beschränkt betrachtet werden; vielmehr sind diese beispielhaften Ausführungsformen vorgesehen, so dass diese Offenbarung gewissenhaft und vollständig sein wird, und das Konzept Fachleuten vollständig vermitteln wird.
  • Wenn in der untenstehenden Beschreibung beschrieben ist, dass eine bestimmte Komponente mit einer anderen Komponente verbunden ist, kann die bestimmte Komponente direkt mit einer anderen Komponente verbunden sein, oder es kann eine dritte Komponente dazwischen liegend sein. Ähnlich kann, wenn beschrieben ist, dass eine bestimmte Komponente über einer anderen Komponente ist, die bestimmte Komponente direkt über einer anderen Komponente sein, oder es kann eine dritte Komponente dazwischen liegend sein. In den Zeichnungen sind die Strukturen oder Größen von Komponenten zur Vereinfachung und zur Klarheit der Beschreibung überhöht, und Teile, welche für die Beschreibung irrelevant sind, sind ausgelassen. Gleiche Bezugszeichen in den Zeichnungen bezeichnen gleiche Elemente. Die Terminologie, welche hierin verwendet wird, ist ausschließlich für den Zweck des Beschreibens des erfinderischen Konzepts und ist nicht vorgesehen, um für die Bedeutung oder den Umfang des erfinderischen Konzepts, wie es durch die beigefügten Ansprüche definiert ist, beschränkend zu sein.
  • Wenn hierin verwendet schließt der Wortlaut „und/oder“ irgendeine und alle Kombinationen von einem oder mehreren der aufgelisteten Gegenstände ein. Ausdrücke wie beispielsweise „wenigstens einer/eine/eines von“ modifizieren, wenn sie einer Liste von Elementen voranstehen, die gesamte Liste von Elementen und sie modifizieren nicht die einzelnen Elemente der Liste.
  • 1 ist ein Flussdiagramm, welches ein Verfahren zum Entwerfen einer integrierten Halbleiterschaltung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Bezug nehmend auf 1 wird in Operation S110 eine Vor-Simulation einer zu entwerfenden integrierten Halbleiterschaltung durchgeführt. Die Vor-Simulation kann eine High-Level-Description (HLD), eine Register-Transfer-Language (RTL)-Kodierung, eine Synthese, eine Gate-Level-Simulation (GLS), etc. aufweisen. Die HLD kann anzeigen, dass ein Computerprogramm mit einer Hochniveau-Sprache wie beispielsweise einer C-Sprache, durchgeführt wird. Die RTL-Kodierung kann anzeigen, dass ein Entwurf unter Verwendung einer Sprache, welche Hardware beschreibt, wie beispielsweise einer Hardware-Beschreibungssprache (HDL=Hardware Description Language) durchgeführt wird. Die Synthese kann einen Vorgang des Umwandelns eines RTL-Codes in eine Netlist in einem Gate-Level unter Verwendung eines Synthesewerkzeugs anzeigen. Die GLS ist eine Simulation zum Verifizieren, ob eine Synthese wohl durchgeführt ist, welche im Allgemeinen durch eine Static Timing Analyse (STA) erreicht wird, und ein Test-Vektor kann zusammen betrachtet werden.
  • Als nächstes wird in Operation S130 ein Layout-Entwurf durchgeführt. Der Layout-Entwurf ist ein Vorgang des Anordnens von Zellen und eines Verbindens von Verdrahtungen dazwischen basierend auf einer Entwurfsregel und wird auch ein Placeand Routing (P&R)-Vorgang genannt. Die Entwurfsregel kann ein Minimalmaß anzeigen, welches ein Kriterium eines Entwurfs in physikalischen Schaltungsstrukturen ist.
  • Operation S130 kann ein Durchführen eines Design Rule Check bzw. einer Entwurfsregel-Überprüfung (DRC) und ein Durchführen von Layout Versus Schematic (LVS) aufweisen. Der DRC ist ein Vorgang des Überprüfens, ob ein Layout erfolgreich mit einem physikalischen Messraum gemäß der Entwurfsregel vollendet ist, nachdem das Layout vollendet ist, und das LVS ist ein Vorgang zum Überprüfen, ob das Layout ein entsprechendes Schaltbild erfüllt. Zusätzlich kann Operation S130 weiterhin ein Durchführen eines Electric Rule Check bzw. einer Elektroregel-Überprüfung (ERC) zum Überprüfen aufweisen, ob Vorrichtungen und Verdrahtungen elektrisch dazwischen wohl verbunden sind.
  • In Operation S150, welche danach oder zu derselben Zeit wie Operation S130 durchgeführt werden kann, wird ein Schnittbereich unter Verwendung eines Anordnungsvorganges angeordnet. Der Schnittbereich zeigt einen Bereich an, welcher eine leitfähige Leitung wie beispielsweise eine Gate-Leitung schneidet. Das Entwurfsverfahren für eine integrierte Halbleiterschaltung gemäß der gegenwärtigen beispielhaften Ausführungsform kann automatisch den Schnittbereich unter Verwendung des Anordnungsvorgangs in dem Layout-Entwurf optimieren und anordnen, wodurch ein Overhead in der Gate-Leitung minimiert wird und demzufolge die Erzeugung einer parasitären Kapazität minimiert wird. Details der Anordnung des Schnittbereichs unter Verwendung des Anordnungsvorgangs werden unter Bezugnahme auf 3A und untenstehend beschrieben werden.
  • Wenn das Layout der integrierten Halbleiterschaltung durch ein Durchführen der Anordnung des Schnittbereichs unter Verwendung des Anordnungsvorgangs in Operation S150 letztendlich beendet ist, dann wird eine Nach-Simulation in Operation S170 durchgeführt. Die Nach-Simulation kann ein Vorgang des Überprüfens der funktionellen Vollständigkeit eines Layouts durch ein Extrahieren und Simulieren einer parasitären Komponente wie beispielsweise einer parasitären Kapazität sein, nachdem das Layout vollendet ist. Operationen, welche vor dem Durchführen der Nach-Simulation durchgeführt werden, können allgemein eine Operation des Entwerfens einer integrierten Halbleiterschaltung genannt werden. Nach der Entwurfsoperation kann eine integrierte Halbleiterschaltung durch eine Verarbeitungsoperation hergestellt werden. Details der Herstellungsoperation werden später unter Bezugnahme auf die 7, welche ein Flussdiagramm eines Vorgangs zum Herstellen einer integrierten Halbleiterschaltung zeigt, beschrieben werden.
  • Das Entwurfsverfahren für eine integrierte Halbleiterschaltung gemäß der gegenwärtigen beispielhaften Ausführungsform kann automatisch den Schnittbereich unter Verwendung des Anordnungsvorgangs in dem Layout-Entwurf optimieren und anordnen, wodurch der Schnittbereich korrekt und leicht angeordnet wird ohne ein Definieren einer zusätzlichen Entwurfsregel oder ein Anwenden einer zusätzlichen Optical Proximity Correction (OPC)-Regel. Die optimierte Anordnung des Schnittbereichs kann einen Overhead in der Gate-Leitung minimieren und demzufolge die Erzeugung einer parasitären Kapazität minimieren.
  • Die 2A bis 2E sind Draufsichten zum Beschreiben von Platzierungsbeziehungen zwischen einem Schnittbereich, welcher eine leitfähige Leitung schneidet und anderen Vorrichtungsbereichen.
  • Bezug nehmend auf 2A kann in einer integrierten Halbleiterschaltung eine leitfähige Leitung, beispielsweise eine Gate-Leitung 130 gebildet werden, so dass sie zwei (einen linken und einen rechten) aktive Bereiche 110L und 110R kreuzt. Die Gate-Leitung 130 kann in eine linke Gate-Leitung 130L und eine rechte Gate-Leitung 130R durch einen Schnittbereich CT gemäß einer Funktion der integrierten Halbleiterschaltung geschnitten werden. Der Schnittbereich CT kann auf der Gate-Leitung 130 angeordnet sein, um eine Entwurfsregel zwischen den zwei aktiven Bereichen 110L und 110R zu erfüllen. Demnach kann, nur wenn ein erster Abstand D1 zwischen dem Schnittbereich CT und dem linken aktiven Bereich 110L, ein zweiter Abstand D2 zwischen dem Schnittbereich CT und dem rechten aktiven Bereich 110R und eine erste Breite R1, welche eine Breite des Schnittbereichs CT anzeigt, die Entwurfsregel erfüllen, der Schnittbereich CT an einer Platzierung auf der Gate-Leitung 30 angeordnet sein unabhängig davon, was auch immer der erste Abstand D1 und der zweite Abstand D2 sind. Als solches können, wenn der Schnittbereich CT nur angeordnet ist, um die Entwurfsregel zu erfüllen, ein Abschnitt der Gate-Leitung 130, welcher übermäßig von den zwei aktiven Bereichen 110L und 110R hervorstehen, d.h. ein Overhead-Abschnitt OH1 des linken aktiven Bereichs 110L und ein Overhead-Abschnitt OH2 des rechten aktiven Bereichs 110R eine signifikante Ursache der Erzeugung einer parasitären Kapazität sein.
  • Beispielsweise ist in 2A der zweite Abstand D2 größer als der erste Abstand D1 und demzufolge kann eine parasitäre Kapazität des Overhead-Abschnitts OH2 des rechten aktiven Bereichs 110R, welcher von dem rechten aktiven Bereich 110R hervorsteht, größer sein als eine parasitäre Kapazität des Overhead-Abschnitts OH1 des linken aktiven Bereichs 110L, welcher von dem linken aktiven Bereich 110L hervorsteht.
  • Bezug nehmend auf 2B kann in einer integrierten Halbleiterschaltung eine Gate-Leitung 130 gebildet sein, so dass sie zwei (linke und rechte) aktive Bereiche 110L und 110R kreuzt. Die Gate-Leitung 130 kann in eine linke Gate-Leitung 130L und eine rechte Gate-Leitung 130R durch einen Schnittbereich CT gemäß einer Funktion der integrierten Halbleiterschaltung geschnitten sein. Zusätzlich kann ein Kontaktbereich 150 auf irgendeiner der zwei Gate-Leitungen 130L und 130R, beispielsweise dem rechten Ende der linken Gate-Leitung 130L gebildet sein, um eine Signal-Eingabe und - Ausgabe der Gate-Leitung 130 vorzusehen.
  • Als solches kann, wenn der Kontaktbereich 150 gebildet wird, der Schnittbereich CT zwischen dem Kontaktbereich 150 und der rechten Gate-Leitung 130R angeordnet werden, während die Entwurfsregel erfüllt wird. Ein dritter Abstand D3 jedoch zwischen dem Schnittbereich CT und dem Kontaktbereich 150 und/oder ein zweiter Abstand D2 zwischen dem Schnittbereich CT und dem rechten aktiven Bereich 110R kann länger sein als der minimale Abstand, welcher durch die Entwurfsregel zugelassen wird. Demzufolge kann nach wie vor eine unnötige parasitäre Kapazität erzeugt werden.
  • Bezug nehmend auf 2C kann in einer integrierten Halbleiterschaltung eine Gate-Leitung 130 gebildet sein, so dass sie zwei (linke und rechte) aktive Bereiche 110L und 110R kreuzt. Die Gate-Leitung 130 kann in eine linke Gate-Leitung 130L und eine rechte Gate-Leitung 130R durch einen Schnittbereich gemäß einer Funktion der integrierten Halbleiterschaltung geschnitten sein. Zusätzlich können ein linker und ein rechter Kontaktbereich 150L und 150R an beiden der zwei Gate-Leitungen 130L und 130R gebildet sein, d.h. dem rechten Ende der linken Gate-Leitung 130L und dem linken Ende der rechten Gate-Leitung 130R, um eine Signal-Eingabe und -Ausgabe der zwei Gate-Leitungen 130L und 130R vorzusehen.
  • Als solches kann, wenn der linke und der rechte Kontaktbereich 150L und 150R auf der linken und rechten Gate-Leitung 130L und 130R jeweils gebildet sind, der Schnittbereich CT zwischen dem linken Kontaktbereich 150L und dem rechten Kontaktbereich 150R angeordnet sein, während die Entwurfsregel erfüllt wird. Ein dritter Abstand D3 jedoch zwischen dem Schnittbereich CT und dem linken Kontaktbereich 150L und/oder ein vierter Abstand D4 zwischen dem Schnittbereich CT und dem rechten Kontaktbereich 150R kann länger als der minimale Abstand, welcher durch die Entwurfsregel zugelassen wird. Demzufolge kann nach wie vor eine unnötige parasitäre Kapazität erzeugt werden. Wie in 2C gezeigt ist, können der linke Kontaktbereich 150L und der rechte Kontaktbereich 150R mit unterschiedlichen Breiten gebildet sein. Das heißt, der linke Kontaktbereich 150L kann eine zweite Breite W2 haben, und der rechte Kontaktbereich 150R kann eine dritte Breite W3 haben. Selbstverständlich können der linke Kontaktbereich 150L und der rechte Kontaktbereich 150R mit derselben Breite gebildet sein.
  • Bezug nehmend auf 2D können in einer integrierten Halbleiterschaltung zwei (eine obere und eine untere) Gate-Leitungen 130 und 130a gebildet sein, so dass sie zwei (einen linken und einen rechten) aktive Bereiche 110aL und 110aR kreuzen. Die zwei Gate-Leitungen 130 und 130a können in eine obere linke Gate-Leitung 130L und eine obere rechte Gate-Leitung 130R und eine untere linke Gate-Leitung 130aL und eine untere rechte Gate-Leitung 130aR jeweils durch zwei (einen oberen und einen unteren) Schnittbereiche CT und CT1 geschnitten werden, gemäß einer Funktion der integrierten Halbleiterschaltung. Zusätzlich können ein oberer linker und rechter Kontaktbereich 150L und 150R auf der oberen linken und rechten Gate-Leitung 130L und 130R gebildet sein, und ein unterer Kontaktbereich 150a kann auf der unteren linken Gate-Leitung 130aL gebildet sein.
  • In dem Layout der integrierten Halbleiterschaltung, welche die obige Anordnung hat, können Abstände D3 und D4 zwischen dem oberen Schnittbereich CT und dem oberen linken und rechten Kontaktbereich 150L und 150R und Abstände D3' und D2' zwischen dem unteren Schnittbereich CT1 und dem unteren Kontaktbereich 150a und dem rechten aktiven Bereich 110aR die Erzeugung einer unnötigen parasitären Kapazität verursachen. Zusätzlich sollte, wenn ein Schnittbereich auf irgendeiner Gate-Leitung angeordnet ist, die Entwurfsregel, welche einem Vorrichtungsbereich oder Schnittbereich auf einer anderen Gate-Leitung zugeordnet ist, erfüllt sein. Beispielsweise sollten ein fünfter Abstand D5 zwischen dem oberen Schnittbereich CT und dem unteren Kontaktbereich 150a und ein sechster Abstand D6 zwischen dem oberen rechten Kontaktbereich 150R und dem unteren Schnittbereich CT1 die Entwurfsregel erfüllen.
  • Bezug nehmend auf 2E können in einer integrierten Halbleiterschaltung zwei Gate-Leitungen 130 und 130a gebildet sein, so dass sich zwei aktive Bereiche 110aL und 110aR kreuzen, und eine einzelne Gate-Leitung 130b kann gebildet sein, so dass sie zwei andere aktive Bereiche 110L und 110R kreuzt. Zusätzlich können die drei Gate-Leitungen 130, 130a und 130b durch Schnittbereiche CT, CT1 und CT2 jeweils gemäß einer Funktion der integrierten Halbleitervorrichtung geschnitten sein. Kontaktbereiche 150L und 150R können jeweils auf zentralen bzw. mittleren linken und rechten Gate-Leitungen 130L und 130R gebildet sein, ein Kontaktbereich 150a kann auf einer unteren linken Gate-Leitung 130aL gebildet sein, und ein Kontaktbereich 150b kann auf einer oberen rechten Gate-Leitung 130bR gebildet sein.
  • In dem Layout der integrierten Halbleiterschaltung, welche die obige Anordnung hat, können Abstände D3, D4, D3', D2', D1" und D4" zwischen den Schnittbereichen CT, CT1 und CT2 und den Kontaktbereichen oder aktiven Bereichen die Erzeugung einer unnötigen parasitären Kapazität verursachen. Zusätzlich sollte, wenn ein Schnittbereich auf irgendeiner Gate-Leitung angeordnet ist, die Entwurfsregel, welche einem Vorrichtungsbereich oder Schnittbereich auf einer anderen Gate-Leitung zugeordnet ist, erfüllt sein. Beispielsweise sollten ein fünfter Abstand D5 zwischen dem mittleren bzw. zentralen Schnittbereich CT und dem unteren Kontaktbereich 150a, ein sechster Abstand D6 zwischen dem mittleren rechten Kontaktbereich 150R und dem unteren Schnittbereich CT1 und ein siebter Abstand D7 zwischen dem oberen Schnittbereich CT2 und dem mittleren Schnittbereich CT die Entwurfsregel erfüllen.
  • Verschiedene Formen von Anordnungen eines Schnittbereichs wurden beschrieben und es wurde beschrieben, dass eine unnötige parasitäre Kapazität erzeugt werden kann, auch wenn die Anordnung eines Schnittbereichs die Entwurfsregel erfüllt. Demzufolge kann das Entwurfsverfahren für eine integrierte Halbleiterschaltung gemäß der vorliegenden beispielhaften Ausführungsform ein Verfahren zum Anordnen eines Schnittbereichs vorsehen, um eine parasitäre Kapazität in den Layouts einer integrierten Halbleiterschaltung zu minimieren. Das heißt, das Entwurfsverfahren für die integrierte Halbleiterschaltung gemäß der vorliegenden beispielhaften Ausführungsform kann einen Schnittbereich anordnen, um eine parasitäre Kapazität zu minimieren, während die Entwurfsregel durch ein automatisches Anordnen des Schnittbereichs unter Verwendung eines Anordnungsvorgangs erfüllt ist. Der Anordnungsvorgang, welcher auf das Entwurfsverfahren für die integrierte Halbleiterschaltung angewandt wird, wird nun detaillierter beschrieben werden.
  • Die 3A bis 3C sind Flussdiagramme, welche detaillierter die Operation S150 (Anordnen eines Schnittbereichs unter Verwendung eines Anordnungsvorgangs) in dem Verfahren der 1 gemäß beispielhaften Ausführungsformen zeigt.
  • Bezug nehmend auf 3A wird ein Brechwerkzeug in Operation S151 durchgeführt. Das Brechwerkzeug kann einen Schnittbereich auf einer Gate-Leitungsbasis unterteilen, wenn der Schnittbereich entworfen ist, so dass er mehrere leitfähige Leitungen, beispielsweise mehrere Gate-Leitungen zu derselben Zeit schneidet. Das heißt, dass in dem Falle eines einzelnen Schnittbereichs, welcher mehrere Gate-Leitungen kreuzt und schneidet, das Brechwerkzeug den Schnittbereich in mehrere Schnittbereiche aufbrechen bzw. brechen kann. Alternativ kann, wenn der Schnittbereich für eine einzelne Gate-Leitung gesetzt ist, das Durchführen des Brechwerkzeugs (Operation S151) ausgelassen werden.
  • In Operation S152 wird ein Bewegungswerkzeug durchgeführt. Das Bewegungswerkzeug kann einen Schnittbereich in eine Richtung entlang einer Gate-Leitung bewegen. Das Bewegungswerkzeug kann den Schnittbereich durch ein Bewegen desselben entlang der Gate-Leitung anordnen, während ein Raum, welcher einem vorgewählten Abstand zwischen dem Schnittbereich und einem benachbarten Vorrichtungsbereich oder Kontaktbereich entspricht, aufrechterhalten wird. Der vorgewählte Abstand kann ein Abstand gemäß der Entwurfsregel oder ein größerer Abstand sein. Wenn eine benachbarte Vorrichtung ein Transistor ist, kann ein Abstand zwischen dem Vorrichtungsbereich und dem Schnittbereich ein Abstand zwischen einem aktiven Bereich des Transistors und dem Schnittbereich sein.
  • In Operation S153 wird ein Rückbewegungswerkzeug durchgeführt. Das Rückbewegungswerkzeug kann einen Schnittbereich in eine entgegengesetzte Richtung einer Richtung, in welche er vorangehend durch das Bewegungswerkzeug bewegt wurde, d.h. eine rückwärtige Richtung bewegt werden, wenn ein bewegter Schnittbereich die Entwurfsregel in einer Beziehung zwischen dem bewegten Schnittbereich und einem Vorrichtungsbereich auf einer anderen Gate-Leitung verletzt. Wenn ein Schnittbereich durch das Bewegungswerkzeug bewegt wird, wird die Entwurfsregel in einer Beziehung zwischen dem Schnittbereich und einer Vorrichtung oder einem Kontaktbereich auf derselben Gate-Leitung basierend auf dem Konzept des vorgewählten Abstandes nicht verletzt. Das Konzept des vorgewählten Abstandes wird jedoch nicht auf einen Vorrichtungsbereich angewandt, beispielsweise einen aktiven Bereich eines Transistors, auf einer anderen Gate-Leitung, einen Kontaktbereich oder eine andere Gate-Leitung oder einen Schnittbereich, welcher eine andere Gate-Leitung schneidet. Demnach kann, nachdem ein Schnittbereich durch das Bewegungswerkzeug bewegt ist, der Schnittbereich die Entwurfsregel in einer Beziehung zwischen dem Schnittbereich und einem Vorrichtungsbereich oder Schnittbereich auf einer anderen Gate-Leitung verletzen. In diesem Fall kann, um die Entwurfsregel zu erfüllen, der Schnittbereich unter Verwendung des Rückbewegungswerkzeugs in die umgekehrte Richtung bewegt werden. Die Bewegung durch das Rückbewegungswerkzeug kann in der umgekehrten Richtung auf einer vorgewählten Einheitsschrittbasis durchgeführt werden. Das heißt, es wird jedes Mal überprüft, ob die Entwurfsregel in Beziehungen zwischen dem Schnittbereich und Vorrichtungen auf anderen Gate-Leitungen erfüllt ist, wenn der Schnittbereich in der rückwärtigen Richtung um den vorgewählten Einheitsschritt bewegt wird, und wenn die Entwurfsregel erfüllt ist, kann die Bewegung durch das Rückbewegungswerkzeug vollendet werden. Wenn die Entwurfsregel zwischen dem Schnittbereich und den Vorrichtungen auf anderen Gate-Leitungen erfüllt ist, nachdem der Schnittbereich durch das Bewegungswerkzeug bewegt ist, kann das Rückbewegungswerkzeug nicht durchgeführt werden.
  • In Operation S154 wird ein Erweiterungswerkzeug durchgeführt. Das Erweiterungswerkzeug kann eine Breite eines Schnittbereichs, welcher zwischen zwei benachbarten Vorrichtungsbereichen existiert, beispielsweise zwischen aktiven Bereichen von zwei Transistoren in die Richtung der anderen Vorrichtung erweitern, wenn ein Abstand zwischen dem Schnittbereich und irgendeinem Vorrichtungsbereich den vorgewählten Abstand aufrechterhält, während ein Abstand zwischen dem Schnittbereich und dem anderen Vorrichtungsbereich einen Abstand aufrechterhält, welcher größer ist als der vorgewählte Abstand. Als solches kann durch ein Erweitern der Breite des Schnittbereichs unter Verwendung des Erweiterungswerkzeugs der Abstand zwischen dem Schnittbereich und dem anderen Vorrichtungsbereich den vorgewählten Abstand aufrechterhalten. Obwohl die Verwendung des Erweiterungswerkzeugs obenstehend in dem Fall von zwei benachbarten Vorrichtungsbereichen beschrieben ist, kann das Konzepts des Erweiterungswerkzeugs auch zwischen benachbarten Vorrichtungs- und Kontaktbereichen oder zwischen zwei benachbarten Kontaktbereichen angeordnet werden.
  • Das Erweiterungswerkzeug kann jedoch unter Berücksichtigung aller Abstände zwischen Vorrichtungsbereichen, einer Breite eines Schnittbereichs und einem vorgewählten Abstand eher angewandt werden als nur unter Berücksichtigung des vorgewählten Abstands. Wenn das Erweiterungswerkzeug unter Berücksichtigung der Bedingungen nicht angemessen ist, kann ein Duplizierungswerkzeug, welches untenstehend zu beschreiben ist, angewandt werden.
  • In Operation S155 wird das Duplizierungswerkzeug durchgeführt. Das Duplizierungswerkzeug kann einen Schnittbereich duplizieren und den duplizierten Schnittbereich mit dem vorgewählten Abstand von irgendeinem Vorrichtungsbereich anordnen, wenn der Schnittbereich asymmetrisch zwischen zwei benachbarten Vorrichtungsbereichen asymmetrisch angeordnet ist, d.h. wenn der Schnittbereich von dem irgendeinen Vorrichtungsbereich weiter entfernt ist als der vorgewählte Abstand.
  • Wie obenstehend beschrieben ist, kann, ob das Erweiterungswerkzeug oder das Duplizierungswerkzeug verwendet wird, entschieden werden durch ein vollständiges Berücksichtigen eines Abstands zwischen zwei benachbarten Vorrichtungsbereichen, einer Breite eines Schnittbereichs, einem vorgewählten Abstand, der Entwurfsregel, welche Vorrichtungsbereichen auf anderen Gate-Leitungen zugeordnet ist, und einer Platzierungsbeziehung mit anderen Vorrichtungsbereichen, welche orthogonal gebildet sind. Die Regel in der Verwendung des Erweiterungswerkzeugs oder des Duplizierungswerkzeugs wird detaillierter später unter Bezugnahme auf die 5A und 5B beschrieben werden.
  • Obwohl im Allgemeinen das Erweiterungswerkzeug und das Duplizierungswerkzeug ausschließlich voneinander für eine einzelne Gate-Leitung verwendet werden, können sie in einigen Fällen zusammen verwendet werden. Selbstverständlich wird das Erweiterungswerkzeug für eine einzelne Gate-Leitung verwendet, während das Duplizierungswerkzeug für eine andere Gate-Leitung verwendet wird.
  • Weder das Erweiterungswerkzeug noch das Duplizierungswerkzeug können basierend auf einem Abstand zwischen Vorrichtungsbereichen, einer Breite eines Schnittbereichs, einem vorgewählten Abstand und der Entwurfsregel, welche den Vorrichtungsbereichen auf anderen Gate-Leitungen zugeordnet ist, verwendet werden.
  • Nach dem Durchführen wenigstens eines des Bewegungswerkzeugs, des Rückbewegungswerkzeugs, des Erweiterungswerkzeugs und des Duplizierungswerkzeugs wird in Operation S132 überprüft, ob der angeordnete Schnittbereich die Entwurfsregel erfüllt. Wenn der angeordnete Schnittbereich die Entwurfsregel erfüllt (S132 - ja), wird die Anordnung des Schnittbereichs in Operation S134 bestätigt. Wenn der angeordnete Schnittbereich die Entwurfsregel nicht erfüllt (S132 - nein) wird das Rückbewegungswerkzeug in Operation S153 wiederum durchgeführt. Wie obenstehend beschrieben ist, kann das Rückbewegungswerkzeug durchgeführt werden, während der Schnittbereich in die rückwärtige bzw. umgekehrte Richtung auf der vorgewählte Einheitsschrittbasis bewegt wird. Es wird in Operation S132 jedes Mal überprüft, ob die Entwurfsregel erfüllt ist, wenn der Schnittbereich in die rückwärtige Richtung um den vorgewählten Einheitsschritt bewegt wird, und wenn die Entwurfsregel erfüllt ist, wird die Anordnung des Schnittbereichs in Operation S134 bestätigt.
  • Nach dem Bestätigen der Anordnung des Schnittbereichs in Operation S134 kann das LVS in Operation S136 durchgeführt werden, oder die Nach-Simulation kann in Operation S170 direkt ohne ein Durchführen des LVS in Operation S136 durchgeführt werden. Das Überprüfen, ob die Entwurfsregel erfüllt ist (Operation S132), das Bestätigen der Anordnung des Schnittbereichs (Operation S134) und das Durchführen des LVS (Operation S136) können in dem Durchführen des Layout-Entwurfs (Operation S130) enthalten sein.
  • 3B ist ein Flussdiagramm, welches die Operation S150 (Anordnen eines Schnittbereichs unter Verwendung eines Anordnungsvorgangs) in dem Verfahren der 1 gemäß einer anderen beispielhaften Ausführungsform detaillierter zeigt. Zur Erleichterung der Beschreibung werden die Inhalte, welche unter Bezugnahme auf 3A beschrieben sind, kurz beschrieben oder ausgelassen.
  • Bezug nehmend auf 3B wird bestimmt, ob das Brechwerkzeug in Operation S251a verwendet wird. Beispielsweise kann, wenn ein Schnittbereich entworfen ist, so dass er mehrere Gate-Leitungen zu derselben Zeit schneidet, das Brechwerkzeug verwendet werden, und wenn der Schnittbereich entworfen ist, so dass er eine einzelne Gate-Leitung schneidet, mag das Brechwerkzeug nicht verwendet werden. Demnach wird, wenn das Brechwerkzeug verwendet wird (S251a - ja) das Brechwerkzeug in Operation S251 durchgeführt. Andernfalls wird, wenn das Brechwerkzeug nicht verwendet wird (Operation S251a - nein) das Bewegungswerkzeug in Operation S252 durchgeführt.
  • Bei dem Durchführen des Brechwerkzeugs (Operation S251) wird der Schnittbereich, welcher mehrere Gate-Leitungen kreuzt, in Einheits-Schnittbereiche auf einer Gate-Leitungsbasis unterteilt. Bei dem Durchführen des Bewegungswerkzeugs (Operation S252) wird der Schnittbereich in eine Richtung entlang der Gate-Leitung bewegt und wird an einer Position der Gate-Leitung angeordnet, um einen vorgewählten Abstand zwischen dem Schnittbereich und einer benachbarten Vorrichtung oder einem Kontaktbereich aufrechtzuerhalten. Wenn Operation S252 nach Operation S251 durchgeführt wird, kann das Bewegungswerkzeug für jeden Einheits-Schnittbereich durchgeführt werden.
  • Nach dem Durchführen des Bewegungswerkzeugs (Operation S252) wird in Operation S132 überprüft, ob die Entwurfsregel erfüllt ist. Diese Entwurfsregel-Überprüfung kann zwischen einem Schnittbereich, welcher auf einer bestimmten Gate-Leitung durch das Bewegungswerkzeug angeordnet ist, und Vorrichtungsbereichen auf anderen Gate-Leitungen durchgeführt werden. Wenn die Entwurfsregel erfüllt ist (S132 - ja), wird das Erweiterungswerkzeug oder das Duplizierungswerkzeug basierend auf einem Abstand zwischen Vorrichtungen in Operation S254 ausgewählt. Andernfalls wird, wenn die Entwurfsregel nicht erfüllt ist (S132 - nein), das Rückbewegungswerkzeug in Operation S253 durchgeführt.
  • Das Rückbewegungswerkzeug kann durchgeführt werden (Operation S253), während der Schnittbereich auf einer vorgewählten Einheitsschrittbasis in die rückwärtige Richtung bewegt wird. Es wird überprüft, ob die Entwurfsregel erfüllt ist (Operation S132) jedes Mal wenn der Schnittbereich in die rückwärtige Richtung um den vorgewählten Einheitsschritt bewegt wird, und wenn die Entwurfsregel erfüllt ist, kann das Durchführen des Rückbewegungswerkzeugs (Operation S253) vollendet werden.
  • Bei dem Auswählen des Erweiterungswerkzeugs oder des Duplizierungswerkzeugs (Operation S254) kann durch ein Empfangen eines Abstandes zwischen zwei benachbarten Vorrichtungsbereichen bestimmt werden, ob das Erweiterungswerkzeug oder das Duplizierungswerkzeug durchgeführt wird. Das heißt, es kann basierend auf den empfangenen Abstandsinformationen bestimmt werden, ob das Erweiterungswerkzeug oder das Duplizierungswerkzeug durchgeführt wird. Die Inhalte des Bestimmens, ob das Erweiterungswerkzeug oder das Duplizierungswerkzeug durchgeführt wird, werden detaillierter unter Bezugnahme auf die 5A und 5B beschrieben werden. In einem Fall, in dem weder das Erweiterungswerkzeug noch das Duplizierungswerkzeug durchgeführt werden muss (Fall ③, kann dieser Vorgang direkt zu Operation S132 voranschreiten, um zu überprüfen, ob die Entwurfsregel erfüllt ist.
  • In einem Fall, in dem das Erweiterungswerkzeug ausgewählt ist (Fall ①, wird das Erweiterungswerkzeug in Operation S255a durchgeführt, und in einem Fall, in dem das Duplizierungswerkzeug ausgewählt ist (Fall ②, wird das Duplizierungswerkzeug in Operation S255b durchgeführt. Bei dem Durchführen des Erweiterungswerkzeugs (Operation S255a) wird eine Breite des Schnittbereichs für beide Seiten des Schnittbereichs erweitert, um den vorgewählten Abstand von einer benachbarten Vorrichtung oder einem Kontaktbereich aufrecht zu erhalten. Beim Durchführen des Duplizierungswerkzeugs (Operation S255b) wird der Schnittbereich dupliziert und der duplizierte Schnittbereich wird an einer Örtlichkeit in der Nähe einer Vorrichtung oder eines Kontaktbereichs weiter entfernt von dem Originalschnittbereich angeordnet, so dass der duplizierte Schnittbereich den vorgewählten Abstand von der Vorrichtung oder dem Kontaktbereich aufrechterhält.
  • Nach dem Durchführen des Erweiterungswerkzeugs (Operation S255a) oder dem Durchführen des Duplizierungswerkzeugs (Operation S255b) wird in Operation S132 überprüft, ob die Entwurfsregel erfüllt ist. Wenn die Entwurfsregel erfüllt ist (S132 - ja), wird die Schnittbereichsanordnung in Operation 134 bestätigt. Andernfalls, wenn die Entwurfsregel nicht erfüllt ist (S132 - nein), wird die Breite des Schnittbereichs angepasst oder der Schnittbereich wird in Operation S257 bewegt.
  • Bei dem Anpassen der Breite des Schnittbereichs oder dem Bewegen des Schnittbereichs (Operation S257) wird die Breite des Schnittbereichs angepasst oder der Schnittbereich wird bewegt, um die Entwurfsregel zu erfüllen. Detaillierter wird, wenn die Entwurfsregel in einer Beziehung zwischen dem Schnittbereich und einem Vorrichtungsbereich auf einer anderen Gateleitung verletzt wird, wenn die Breite des Schnittbereichs durch das Erweiterungswerkzeug erweitert wird, die Breite des Schnittbereichs verringert, um die Entwurfsregel zu erfüllen. Zusätzlich wird, wenn die Entwurfsregel in einer Beziehung zwischen dem neu duplizierten Schnittbereich und einem Vorrichtungsbereich auf einer anderen Gateleitung verletzt wird, der duplizierte Schnittbereich bewegt, um die Entwurfsregel zu erfüllen.
  • Nach dem Bestätigen der Schnittbereichsanordnung (Operation S134) kann das LVS in Operation S136 durchgeführt werden, oder die Nach-Simulation kann direkt in Operation S170 durchgeführt werden, ohne ein Durchführen des LVS in Operation S136.
  • 3C ist ein Flussdiagramm, welches detaillierter die Operation S150 (Anordnen eines Schnittbereichs unter Verwendung eines Anordnungsvorgangs) in dem Verfahren der 1 gemäß anderen beispielhaften Ausführungsformen zeigt. Zur Erleichterung der Beschreibung werden die Inhalte, welche unter Bezugnahme auf die 3A oder 3B beschrieben werden, kurz beschrieben oder ausgelassen.
  • Bezug nehmend auf 3C wird in Operation S351a bestimmt, ob das Brechwerkzeug verwendet wird. Wenn das Brechwerkzeug verwendet wird (S351a - ja), wird das Brechwerkzeug in Operation S351 durchgeführt. Andernfalls, wenn das Brechwerkzeug nicht verwendet wird (S351a - nein), wird das Bewegungswerkzeug in Operation S352 durchgeführt. Bei dem Durchführen des Brechwerkzeugs (Operation S351) wird der Schnittbereich, welcher mehrere Gateleitungen kreuzt, in Einheitsschnittbereiche auf einer Gateleitungsbasis unterteilt. Bei dem Durchführen des Bewegungswerkzeugs (Operation S352) wird der Schnittbereich in eine Richtung entlang der Gateleitung bewegt und wird angeordnet, so dass er einen Raum, welcher einem vorbestimmten Abstand zwischen dem Schnittbereich und einer benachbarten Vorrichtung oder Kontaktbereich entspricht, aufrechterhalten wird. Wenn Operation S352 nach Operation S351 durchgeführt wird, kann das Bewegungswerkzeug für jeden Einheitsschnittbereich durchgeführt werden.
  • Nach dem Durchführen des Bewegungswerkzeugs (Operation S352) wird in Operation S354 ausgewählt, ob das Erweiterungswerkzeug oder das Duplizierungswerkzeug durchgeführt wird. In einem Fall, in dem das Erweiterungswerkzeug ausgewählt wird (Fall ①, wird das Erweiterungswerkzeug in Operation S355a durchgeführt, und in einem Fall, in dem das Duplizierungswerkzeug ausgewählt wird (Fall ②, wird das Duplizierungswerkzeug in Operation S355b durchgeführt. In einem Fall, in dem weder das Erweiterungswerkzeug noch das Duplizierungswerkzeug durchgeführt werden muss (Fall ③, kann dieser Vorgang direkt zur Operation S132 voranschreiten, um zu überprüfen, ob die Entwurfsregel erfüllt ist.
  • Beim Durchführen des Erweiterungswerkzeugs (Operation S355a) wird eine Breite des Schnittbereichs für beide Seiten des Schnittbereichs erweitert, um den vorgewählten Abstand von einer benachbarten Vorrichtung oder einem Kontaktbereich aufrecht zu erhalten. Beim Durchführen des Duplizierungswerkzeugs (Operation S355b), wird der Schnittbereich dupliziert und der duplizierte Schnittbereich wird an einer Platzierung nahe einer Vorrichtung oder eines Kontaktbereichs weiter entfernt von dem Originalschnittbereich angeordnet, so dass der duplizierte Schnittbereich den vorgewählten Abstand von der Vorrichtung oder dem Kontaktbereich aufrechterhält.
  • Nach dem Durchführen des Erweiterungswerkzeugs (Operation S355a) oder dem Durchführen des Duplizierungswerkzeug (Operation S355b), wird in Operation S132 überprüft, ob die Entwurfsregel erfüllt ist. Wenn die Entwurfsregel erfüllt ist (S132 - ja), wird die Schnittbereichsanordnung in Operation S134 bestätigt. Andernfalls wird, wenn die Entwurfsregel nicht erfüllt ist (S132 - nein), die Breite des Schnittbereichs angepasst, oder der Schnittbereich wird in Operation S357 bewegt.
  • Bei dem Anpassen der Breite des Schnittbereichs oder dem Bewegen des Schnittbereichs (Operation S357) wird die Breite des Schnittbereichs angepasst oder der Schnittbereich wird bewegt, um die Entwurfsregel zu erfüllen. Detaillierter wird, wenn die Entwurfsregel in einer Beziehung zwischen dem Schnittbereich und einem Vorrichtungsbereich auf einer anderen Gateleitung verletzt ist, wenn die Breite des Schnittbereichs durch das Erweiterungswerkzeug erweitert wird, die Breite des Schnittbereichs verringert, um die Entwurfsregel zu erfüllen. Wenn die Entwurfsregel in einer Beziehung zwischen dem neu duplizierten Schnittbereich und einem Vorrichtungsbereich auf einer anderen Gateleitung verletzt wird, wird der duplizierte Schnittbereich bewegt, so dass er die Entwurfsregel erfüllt. Wenn der Schnittbereich, welcher durch das Bewegungswerkzeug angeordnet wird, die Entwurfsregel verletzt, kann der Schnittbereich in Operation S357 in die rückwärtige Richtung bewegt werden, um die Entwurfsregel zu erfüllen. Das heißt, das Durchführen des Rückbewegungswerkzeugs (Operation S253) in 3B kann in Operation S357 eingeschlossen werden.
  • Nach dem Bestätigen der Schnittbereichsanordnung (Operation S134) kann, wie in 3B, das LVS in Operation S136 durchgeführt werden oder die Nach-Simulation kann direkt in Operation S170 durchgeführt werden, ohne das LVS in Operation S136 durchzuführen.
  • Obwohl beschrieben wurde, dass eine leitfähige Leitung, auf welcher ein Schnittbereich angeordnet ist, eine Gateleitung ist, sind die beispielhaften Ausführungsformen nicht hierauf beschränkt. Beispielsweise kann das Entwurfsverfahren für die integrierte Halbleiterschaltung gemäß den beispielhaften Aufführungsformen auf alle leitfähigen Leitungen angewandt werden, welche geschnitten werden müssen. Demzufolge sind Verfahren zum Schneiden irgendeiner Form oder irgendeines Typs von leitfähigen Leitungen durch ein automatisches Anordnen eines Schnittbereich unter Verwendung des oben beschriebenen Anordnungsvorgangs in dem technischen Gedanken des erfinderischen Konzepts eingeschlossen.
  • Das Entwurfsverfahren für eine integrierte Halbleiterschaltung der 1 und das Verfahren zum Anordnen eines Schnittbereichs unter Verwendung des Anordnungsvorganges, welche in den 3A bis 3C gezeigt sind, können durch Vorgänge in einem computerausführbaren Entwurfsprogramm für eine integrierte Halbleiterschaltung repräsentiert werden. Als solches kann durch ein Ausführen des Entwurfsprogramms für eine integrierte Halbleiterschaltung in einem Computersystem das Entwurfsverfahren für eine integrierte Halbleiterschaltung ausgeführt werden. Demnach kann das Entwurfsverfahren für die integrierte Halbleiterschaltung auch als computerlesbarer Code, welcher auf einem computerlesbaren Aufzeichnungsmedium gespeichert ist, ausgeführt sein und durch einen Computer oder einen Prozessor ausgeführt werden.
  • Das computerlesbare Aufzeichnungsmedium ist eine irgendeine Datenspeichervorrichtung, welche Daten speichern kann, welche danach durch ein Computersystem gelesen werden können. Beispiele des computerlesbaren Aufzeichnungsmediums weisen einen Lesespeicher (ROM = Read Only Memory), einen Schreib-Lesespeicher (RAM = Random Access Memory), CD-ROMs, Magnetbänder, Festplatten, Disketten, Flash-Speicher und optische Datenspeichervorrichtungen auf. Das computerlesbare Aufzeichnungsmedium kann auch über Netzwerk-gekoppelte Computersysteme vertrieben werden, so dass der computerlesbare Code in einer Vertriebsart und -weise (distributed fashion) gespeichert und ausgeführt wird.
  • Die 4A bis F sind Draufsichten zum Zeigen, dass ein Verfahren zum Anordnen eines Schnittbereichs unter Verwendung des Anordnungsvorganges auf einen Layoutentwurf in dem Verfahren der 1 angewandt wird.
  • 4A zeigt ein Layout der integrierten Halbleiterschaltung, welches anfänglich bei dem Durchführen des Layoutentwurfs (Operation S130 der 1) vollendet wird, in welchem das Anordnen des Schnittbereichs unter Verwendung des Anordnungsvorgangs (Operation S150 der 1) noch nicht durchgeführt ist.
  • Bezug nehmend auf 4A ist jede einer ersten bis fünften Gateleitung 130a, 130b, 130c, 130d und 130e angeordnet, so dass sie beispielsweise aktive Bereiche von Transistoren und/oder Kontaktbereiche kreuzt. Detaillierter kann die erste Gateleitung 130a angeordnet sein, so dass sie einen ersten linken aktiven Bereich 110L1, einen ersten rechten aktiven Bereich 110R1 und einen ersten Kontaktbereich 150R1 kreuzt, die zweite Gateleitung 130b kann angeordnet sein, so dass sie einen zweiten linken aktiven Bereich 110L2, einen zweiten linken Kontaktbereich 150L2 und einen zweiten rechten Kontaktbereich 150R2 kreuzt, die dritte Gateleitung 130c kann angeordnet sein, so dass sie einen dritten linken aktiven Bereich 110L3, einen dritten rechten Kontaktbereich 150R3 und einen dritten rechten aktiven Bereich 110R3 kreuzt, und die fünfte Gateleitung 130e kann angeordnet sein, so dass sie einen vierten linken aktiven Bereich 110L4, einen vierten linken Kontaktbereich 150L4, einen vierten rechten Kontaktbereich 150R4 und einen vierten rechten aktiven Bereich 110R4 kreuzt. Die vierte Gateleitung 130d kann aktive Bereiche und/oder Kontaktbereiche in einem Bereich kreuzen, welcher nicht gezeigt ist. Selbstverständlich können die erste bis dritte Gateleitung 130a, 130b und 130c und die fünfte Gateleitung 130e auch einen anderen aktiven Bereich und/oder Kontaktbereich in einem Abschnitt kreuzen, welcher nicht gezeigt ist.
  • Obwohl die erste bis dritte Gateleitung 130a, 130b und 130c und die fünfte Gateleitung 130e angeordnet sind, so dass sie verschiedene aktive Bereiche in 4A kreuzen, ist das erfinderische Konzept nicht darauf beschränkt, und eine Mehrzahl von Gateleitungen kann angeordnet sein, so dass sie einen einzelnen aktiven Bereich kreuzen, wie in 6A oder 6B gezeigt ist.
  • In dem Layout, in welchem die Vorrichtungsbereiche angeordnet sind, wie in 4A gezeigt ist, kann ein gemeinsamer Schnittbereich CTsh angeordnet sein, so dass er die erste bis fünfte Gateleitung 130a, 130b, 130c, 130d und 130e zusammen schneidet. Der gemeinsame Schnittbereich CTsh kann angeordnet sein, so dass er nahe zu einem benachbarten aktiven oder Kontaktbereich ist, während die Entwurfsregel erfüllt ist. Beispielsweise kann, wie in 4A gezeigt ist, der gemeinsame Schnittbereich CTsh angeordnet sein, so dass er nahe zu dem zweiten linken Kontaktbereich 150L2 und dem zweiten rechten Kontaktbereich 150R2 ist.
  • Gemäß dieser Anordnung ist der gemeinsame Schnittbereich CTsh angeordnet, so dass er einen asymmetrischen Abstand von jedem benachbarten aktiven oder Kontaktbereich auf der ersten, dritten und fünften Gateleitung 130a, 130c und 130e hat, wodurch er eine unnötige parasitäre Kapazität in einem Overheadteil einer entsprechenden Gateleitung erzeugt, welche sich länger als den vorbestimmten Abstand von jedem aktiven oder Kontaktbereich erstreckt.
  • Ein Verfahren zum Optimieren und Anordnen des gemeinsamen Schnittbereichs CTsh in dem Layout der 4A unter Verwendung der Werkzeuge, welche in dem Anordnungsvorgang, welcher unter Bezugnahme auf die 3A bis 3C beschrieben ist, enthalten sind, wird nun unter Bezugnahme auf die 4B bis 4F beschrieben werden.
  • Bezug nehmend auf 4B ist der gemeinsame Schnittbereich CTsh (gepunktete Linie) in einen ersten bis fünften Einheitsschnittbereich CTut1 bis CTut5 (dicke Linie) jeweils entsprechend der ersten bis fünften Gateleitung 130a, 130b, 130c, 130d und 130e unter Verwendung des Brechwerkzeugs unterteilt. Durch ein Unterteilen des gemeinsamen Schnittbereichs CTsh in den ersten bis fünften Einheitsschnittbereich CTut1 bis CTut5 kann die Freiheit der Bewegung zunehmen. Das heißt, alle aktiven Bereiche und Kontaktbereiche auf der ersten bis fünften Gateleitung 130a, 130b, 130c, 130d und 130e müssen berücksichtigt werden, um den gemeinsamen Schnittbereich CTsh zu bewegen, während nur aktive Bereiche und Kontaktbereiche auf jeder entsprechenden Gateleitung berücksichtigt werden, um den ersten bis fünften Einheitsschnittbereich CTut1 bis CTut5 zu bewegen.
  • Bezug nehmend auf 4C wird der erste Einheitsschnittbereich CTut1 unter Verwendung des Bewegungswerkzeugs zu der Rechten bewegt und wird angeordnet, so dass er einen vorgewählten Abstand Ds von dem ersten rechten aktiven Bereich 110R1 aufrecht erhält. Die Bewegung von Schnittbereichen durch das Bewegungswerkzeug kann in eine Richtung gesetzt werden. Beispielsweise kann die Bewegung durch das Bewegungswerkzeug in der vorliegenden beispielhaften Ausführungsform als Bewegung nach rechts gesetzt bzw. gewählt werden. Weiterhin können der zweite bis fünfte Einheitsschnittbereich CTut2 bis CTut5 durch das Bewegungswerkzeug ebenso zu der Rechten bewegt werden, und demzufolge kann jeder des zweiten bis fünften Einheitsschnittbereichs CTut2 bis CTut5 angeordnet werden, so dass er den vorgewählten Abstand Ds von jedem entsprechenden aktiven oder Kontaktbereich, welcher zu der Rechten angeordnet ist, aufrecht erhält. Zur Erleichterung der Beschreibung jedoch ist in 4C gezeigt, dass nur der erste Einheitsschnittbereich CTut1 nach rechts bewegt wird.
  • Bezug nehmend auf 4D kann, wenn ein Schnittbereich unter Verwendung des Bewegungswerkzeugs basierend auf dem Konzept des vorgewählten Abstandes Ds, wie in 4C gezeigt ist, angeordnet ist, die Entwurfsregel in einer Beziehung zwischen dem ersten Einheitsschnittbereich CTut1 und Vorrichtungen auf anderen Gateleitungen, beispielsweise dem rechten zweiten Kontaktbereich 150R2 auf der zweiten Gateleitung 130b verletzt sein. Das heißt, ein Abstand DRv zwischen dem bewegten ersten Einheitsschnittbereich CTut1 und dem zweiten rechten Kontaktbereich 150R2 kann geringer sein als das minimale Maß gemäß der Entwurfsregel. Demnach wird der erste Einheitsschnittbereich CTut1 in einer der anfänglich bewegten Richtung entgegengesetzten Richtung, das heißt einer rückwärtigen Richtung unter Verwendung des Rückbewegungswerkzeugs bewegt. Die rückwärtige Bewegung durch das Rückbewegungswerkzeug kann in einer Art und Weise durchgeführt werden, in welcher jedes Mal, wenn der erste Einheitsschnittbereich CTut1 in der rückwärtigen Richtung um den vorgewählten Einheitsschritt bewegt wird überprüft wird, ob die Entwurfsregel erfüllt ist, und wenn die Entwurfsregel letztendlich erfüllt ist, wird die Bewegung in die rückwärtige Richtung beendet.
  • Bezug nehmend auf 4E wird eine Breite des zweiten Einheitsschnittbereichs CTut2 auf der zweiten Gateleitung 130b unter Verwendung des Erweiterungswerkzeugs erweitert. Demzufolge können beide Seiten des erweiterten zweiten Einheitsschnittbereichs CTut2 den vorgewählten Abstand Ds von dem zweiten linken Kontaktbereich 150L2 und dem zweiten rechten Kontaktbereich 150R2 aufrechterhalten. Die Erweiterung einer Breite eines Schnittbereichs unter Verwendung des Erweiterungswerkzeugs kann detaillierter wie unten stehend beschrieben werden.
  • Der zweite Einheitsschnittbereich CTut2 wird durch das Bewegungswerkzeug nach rechts bewegt und wird angeordnet, so dass die rechte Seite des zweiten Einheitsschnittbereichs CTut2 den vorgewählten Abstand Ds von dem zweiten rechten Kontaktbereich 150R2 aufrechterhält. Zusätzlich kann überprüft werden, ob die Entwurfsregel verletzt ist, und wenn die Entwurfsregel verletzt ist, kann die rückwärtige Bewegung durch das Rückbewegungswerkzeug durchgeführt werden. Danach wird ein Abstand von der linken Seite des zweiten Einheitsschnittbereichs CTut2 zu dem zweiten linken Kontaktbereich 150L2 empfangen und wenn der empfangene Abstand eine vorbestimmte Bedingung erfüllt, wird die Breite des zweiten Einheitsschnittbereichs CTut2 nach links erweitert, so dass die linke Seite des zweiten Einheitsschnittbereichs CTut2 den vorbestimmten Abstand Ds von dem zweiten linken Kontaktbereich 150L2 aufrechterhält.
  • Weiterhin kann wiederum nach der Breitenerweiterung des zweiten Einheitsschnittbereichs CTut2 überprüft werden, ob die Entwurfsregel verletzt ist, und wenn die Entwurfsregel verletzt ist, kann die erweiterte Breite des zweiten Einheitsschnittbereichs CTut2 verringert werden. Das heißt, dass nach der Breitenerweiterung, wenn die Entwurfsregel in einer Beziehung zwischen der linken Seite des zweiten Einheitsschnittbereichs CTut2 und einem Vorrichtungsbereich auf einer anderen Gateleitung verletzt ist, die linke Seite des zweiten Einheitsschnittbereichs CTut2 nach rechts bewegt werden kann, um die erweiterte Breite zu verringern.
  • Bezug nehmend auf 4F wird ein dritter Einheitsschnittbereich CTut3', welcher unter Verwendung des Duplizierungswerkzeugs dupliziert ist, auf der Linken des original gemeinsamen Schnittbereich CTsh angeordnet, und der original dritte Einheitsschnittbereich CTut3 wird an der Rechten davon angeordnet. Detaillierter wird der dritte Einheitsschnittbereich CTut3 durch das Bewegungswerkzeug nach rechts bewegt und wird angeordnet, so dass die rechte Seite des dritten Einheitsschnittbereichs CTut3 den vorgewählten Abstand Ds von dem dritten rechten Kontaktbereich 150R3 aufrechterhält. Zusätzlich kann überprüft werden, ob die Entwurfsregel verletzt ist, und wenn die Entwurfsregel verletzt ist, kann die rückwärtige Bewegung durch das Rückbewegungswerkzeug durchgeführt werden.
  • Danach wird ein Abstand von der linken Seite des dritten Einheitsschnittbereichs CTut3 zu dem dritten linken aktiven Bereich 110L3 empfangen, und wenn der empfangene Abstand eine vorbestimmte Bedingung erfüllt, wird der dritte Einheitsschnittbereich CTut3 dupliziert und der duplizierte dritte Einheitsschnittbereich CTut3' wird angeordnet, so dass er den vorgewählten Abstand Ds von dem dritten linken aktiven Bereich 110L3 aufrechterhält. Zusätzlich kann überprüft werden, ob der duplizierte dritte Schnittbereich CTut3' die Entwurfsregel verletzt, und wenn die Entwurfsregel verletzt wird, kann die rückwärtige Bewegung durch das Rückbewegungswerkzeug durchgeführt werden. In diesem Fall jedoch kann die rückwärtige Bewegung die rechte Richtung sein. Das heißt, es kann jedes Mal wenn der duplizierte dritte Einheitsschnittbereich CTut3' um den vorbestimmten Einheitsschritt nach rechts bewegt wird, überprüft werden, ob die Entwurfsregel erfüllt ist, und wenn die Entwurfsregel letztendlich erfüllt ist, kann die Bewegung in der rückwärtigen Richtung beendet werden, um eine Anordnungsplatzierung zu bestätigen.
  • Zusätzlich zeigt 4F, dass der vierte Einheitsschnittbereich CTut4 auf der vierten Gateleitung 130d nach rechts bewegt wird. Dies zeigt, dass Vorrichtungsbereiche auf der vierten Gateleitung 130d angeordnet werden, obwohl sie nicht gezeigt sind, und der vierte Einheitsschnittbereich CTut4 kann unter Berücksichtigung dieser Vorrichtungen bewegt werden. Zusätzlich kann, obwohl der fünfte Einheitsschnittbereich CTut5 auf der fünften Gateleitung 130e noch nicht geändert ist, basierend auf den oben beschriebenen Konzepten vorhergesagt werden, dass eine Anordnung durch das Duplizierungswerkzeug durchgeführt wird.
  • Die 5A und 5B sind Draufsichten zum Zeigen eines Prinzips einer selektiven Anwendung des Erweiterungswerkzeugs und des Duplizierungswerkzeugs, welche in dem Anordnungsvorgang in dem Verfahren der 1 enthalten sind.
  • Bezug nehmend auf die 5A und 5B kann, wenn ein Gesamtabstand Dtot zwischen aktiven Bereichen 110L und 110R von zwei benachbarten Vorrichtungen, beispielsweise Transistoren, größer ist als ein Wert, welcher durch ein Addieren von zweimal dem vorgewählten Abstand Ds zu einer Breite W1 eines Schnittbereichs CT erhalten wird, und gleich zu oder weniger ist als ein Wert, welcher durch ein Addieren von zweimal dem vorgewählten Abstand Ds zu dreimal der Breite W1 des Schnittbereichs CT erhalten wird, das Erweiterungswerkzeug auf den Schnittbereich CT angewandt werden, um die Breite W1 des Schnittbereichs CT zu erweitern.
  • Die obige Bedingung kann durch Gleichung 1 repräsentiert werden:
  • Ds * 2 + W 1 < Dtot ≤ Ds * 2 + W 1 * 3
    Figure DE102013106383B4_0001
  • In anderen Worten gesagt kann die erweiterte Breite We des Schnittbereichs CT gleich zu oder kleiner als dreimal die Breite W1 des Schnittbereichs CT sein.
  • Wenn der Gesamtabstand Dtot zwischen den aktiven Bereichen 110L und 110R der zwei benachbarten Vorrichtungen, beispielsweise Transistoren, gleich zu oder größer als der Wert ist, welcher durch ein Addieren von zweimal dem vorgewählten Abstand Ds zu dreimal der Breite W1 des Schnittbereichs CT erhalten wird, kann das Duplizierungswerkzeug auf den Schnittbereich CT angewandt werden, um den Schnittbereich CT zu duplizieren und um zwei Schnittbereiche CT und CT' anzuordnen.
  • Die obige Bedingung kann durch Gleichung 2 repräsentiert werden:
  • Dtot ≥ Ds * 2 + W 1 * 3
    Figure DE102013106383B4_0002
  • In anderen Worten gesagt kann eine Breite Wd der zwei Schnittbereiche CT und CT' größer sein als dreimal die Breite W1 des Schnittbereichs CT.
  • Wenn der Gesamtabstand Dtot gleich zu dem Wert ist, welcher durch ein Addieren von zweimal dem vorgewählten Abstand Ds zu dreimal der Breite W1 des Schnittbereichs CT erhalten wird, mag es nicht darauf ankommen, ob das Erweiterungswerkzeug oder das Duplizierungswerkzeug angewandt wird. Das Kriterium der Gleichungen 1 und 2 ist darauf basiert, dass es schwierig sein kann, die zwei Schnittbereiche CT und CT' zu bilden, da ein Abstand zwischen den zwei Schnittbereichen CT und CT' geringer ist als die Breite W1 des Schnittbereichs CT wenn die zwei Schnittbereiche CT und CT' in einem Fall angeordnet werden, in dem der Gesamtabstand Dtot kleiner ist als der Wert, welcher durch ein Addieren von zweimal dem vorgewählten Abstand Ds zu dreimal der Breite W1 des Schnittbereichs CT erhalten wird. Wenn die Breite W1 des Schnittbereichs CT von dem ersten Mal sehr breit gewählt wird, können die obigen Kriterien geändert werden.
  • Zusätzlich können andere Kriterien zum Auswählen des Erweiterungswerkzeugs oder des Duplizierungswerkzeugs gemäß einem Geschmack eines Entwerfers definiert werden. Beispielsweise kann fünfmal die Breite W1 des Schnittbereichs CT als ein Kriterium verwendet werden.
  • Die 6A und 6B sind Draufsichten zum Zeigen, dass das Verfahren der 1 auf ein aktuelles Layout einer integrierten Halbleiterschaltung angewandt wird.
  • Bezug nehmend auf 6A ist eine Mehrzahl von Gateleitungen 130 angeordnet, so dass sie eine Mehrzahl von aktiven Bereichen 110 und Kontaktbereichen 150 kreuzt. Zusätzlich ist, im Gegensatz zu den 4A bis 4F eine Mehrzahl von Gateleitungen 130 angeordnet, so dass sie irgendeinen einzelnen aktiven Bereich 110 kreuzen. In einem Fall der Kontaktbereiche 150 sind Kontaktbereiche 150, welche eine einzelne Gateleitung 130 kreuzt, auf der Rechten angeordnet, während Kontaktbereiche 150, welche verschiedene Gateleitungen 130 kreuzen, auf der Linken angeordnet sind.
  • Schnittbereiche CT, welche die Struktur des allgemeinen Schnittbereichs CTsh haben, welcher in 4A gezeigt ist, sind angeordnet, so dass sie eine Mehrzahl von Gateleitungen 130 schneiden. Gepunktete Rechtecke A bis D zeigen Teile an, in welchen eine unnötige parasitäre Kapazität erzeugt werden kann, wenn Schnittbereiche CT angeordnet werden, wie in 6A gezeigt ist, wobei die parasitären Kapazitäten durch ein Neuanordnen der Schnittbereiche CT in dem Verfahren der 1 minimiert werden können.
  • Bezug nehmend auf 6B ist in den gepunkteten Rechtecken A bis D jeder Schnittbereich CT in Einheitsschnittbereiche unterteilt und jeder entsprechende Einheitsschnittbereich wird zu seinem benachbarten Kontaktbereich 150 unter Verwendung des Erweiterungswerkzeugs erweitert, wodurch die Erzeugung einer parasitären Kapazität verringert wird. Obwohl nur das Brechwerkzeug und das Erweiterungswerkzeug in 6B zur Erleichterung der Beschreibung verwendet werden, kann jeder Schnittbereich CT optimal durch ein Anwenden der oben beschriebenen verschiedenen Werkzeuge, beispielsweise des Bewegungswerkzeugs, des Rückbewegungswerkzeugs und des Duplizierungswerkzeugs in einem kombinierten Wege optimal angeordnet werden, wodurch ein Overhead in einer entsprechenden Gateleitung minimiert wird, und demnach die Erzeugung einer parasitären Kapazität minimiert wird.
  • 7 ist ein Flussdiagramm, welches ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung gemäß einer beispielhaften Ausführungsform veranschaulicht.
  • Bezug nehmend auf 7 wird in Operation S100 ein Layout einer integrierten Halbleiterschaltung, welche herzustellen ist, entworfen. Der Layoutentwurf einer integrierten Halbleiterschaltung kann identisch zu dem Entwurfsverfahren für die integrierte Halbleiterschaltung der 1 sein. Demnach wird eine Beschreibung davon ausgelassen.
  • Wenn das Layout der integrierten Halbleiterschaltung vollständig entworfen ist, wird die integrierte Halbleiterschaltung basierend auf dem vollständigen Entwurf in Operation S300 hergestellt.
  • Das Herstellen der integrierten Halbleiterschaltung (Operation S300) kann Folgendes aufweisen: ein Bereitstellen von Daten des Layouts (Operation S310); ein Durchführen des OPC (Operation S330); ein Herstellen einer Maske (Operation S350); und ein Bilden der integrierten Halbleiterschaltung (Operation S370). Das Bereitstellen der Daten des Layouts (Operation S310) kann anzeigen, dass Gesamtdaten des vollständigen Layouts gesammelt werden, um das Durchführen des OPC vorzubereiten.
  • Wenn eine Maske unter Verwendung des Layouts, wie es ist, hergestellt wird, und ein Fotolithografie-Vorgang unter Verwendung der Maske durchgeführt wird, wird aufgrund eines optischen Proximityeffekts eine andere Form von Muster bzw. Struktur hergestellt. Demnach kann dieselbe Struktur wie das Originallayout auf einem Wafer durch ein Modifizieren des Layouts, auf welchem ein Fehler aufgrund des optischen Proximityeffekts reflektiert wird, und durch ein Herstellen einer Maske basierend auf dem modifizierten Layout gebildet werden. Das Durchführen des OPC (Operation S330) kann einen Vorgang des Modifizierens des Layouts durch ein Reflektieren des Fehlers aufgrund des optischen Proximityeffekts anzeigen.
  • Bei der Herstellung der Maske (Operation S350) kann die Maske unter Verwendung des OPC-reflektierten Layouts hergestellt werden, beispielsweise unter Verwendung eines graphischen Entwurfssystems bzw. eines Graphic Design System (GDS), auf welchem das OPC reflektiert wird, und bei dem Bilden der integrierten Halbleiterschaltung (Operation S370) kann die integrierte Halbleiterschaltung auf einen Wafer durch den Fotolithografie-Vorgang unter Verwendung der hergestellten Maske gebildet werden.
  • 8A ist ein Blockschaltbild einer Vorrichtung 3000 zum Entwerfen einer integrierten Halbleiterschaltung gemäß einer beispielhaften Ausführungsform.
  • Bezug nehmend auf 8A kann die Vorrichtung 3000 eine Vor-Simulations-Durchführungseinheit 3100, eine Layoutentwurfs- und Verifikations-Durchführungseinheit 3200, eine Nach-Simulations-Durchführungseinheit 3300 und eine Anordnungsvorgang-Durchführungseinheit 3400 aufweisen.
  • Die Vor-Simulations-Durchführungseinheit 3100 kann das HLD, das RTL-Kodieren, die Synthese, das GLS, etc. durchführen. Die Layoutentwurfs- und Verifikations-Durchführungseinheit 3200 führt einen Layoutentwurf durch. Wie oben stehend beschrieben ist, zeigt der Layoutentwurf einen Vorgang des Anordnens von Zellen basierend auf der Entwurfsregel und ein Verbinden von Verdrahtungen dazwischen an. Die Layoutentwurfs- und Verifikations-Durchführungseinheit 3200 kann das DRC und LVS durchführen. Die Nach-Simulations-Durchführungseinheit 3300 kann die funktionale Vollständigkeit des Layouts durch ein Extrahieren und Simulieren einer parasitären Komponente wie beispielsweise einer parasitären Kapazität des Layouts überprüfen.
  • Die Anordnungsvorgang-Durchführungseinheit 3400 führt eine Schnittbereichsanordnung unter Verwendung des Anordnungsvorganges zusammen mit der Layoutentwurfs- und Verifikations-Durchführungseinheit 3200 durch. Die Vorrichtung 3000 kann automatisch einen Schnittbereich unter Verwendung des Anordnungsvorgangs in einem Layoutentwurf optimieren und anordnen, wodurch ein Overhead in einer Gateleitung minimiert wird und demnach die Erzeugung einer parasitären Kapazität minimiert wird.
  • 8B ist ein Blockschaltbild der Anordnungsvorgang-Durchführungseinheit 3400 in der Vorrichtung 3000 der 8A.
  • Bezug nehmend auf 8B kann die Anordnungsvorgang-Durchführungseinheit 3400 einen Werkzeugauswahlbestimmer 3410, eine Brechwerkzeug-Durchführungseinheit 3420, eine Bewegungswerkzeug-Durchführungseinheit 3430, eine Rückbewegungswerkzeug-Durchführungseinheit 3440, eine Erweiterungswerkzeug-Durchführungseinheit 3450 und eine Duplizierungswerkzeug-Durchführungseinheit 3460 aufweisen.
  • Der Werkzeugauswahlbestimmer 3410 bestimmt durch ein Überprüfen einer vorbestimmten Bedingung, welches des Brechwerkzeugs, des Rückbewegungswerkzeugs, des Erweiterungswerkzeugs und des Duplizierungswerkzeugs durchgeführt wird. Beispielsweise kann der Werkzeugauswahlbestimmer 3410 bestimmen, ob ein Schnittbereich als ein gemeinsamer Schnittbereich entworfen ist, welcher mehrere Gateleitungen zusammen schneidet, und wenn der Schnittbereich als ein gemeinsamer Schnittbereich entworfen ist, kann der Werkzeugauswahlbestimmer 3410 das Brechwerkzeug auswählen. Zusätzlich kann der Werkzeugauswahlbestimmer 3410 einen Abstand zwischen zwei benachbarten Vorrichtungsbereichen empfangen und das Erweiterungswerkzeug oder das Duplizierungswerkzeug basierend auf der vorbestimmten Bedingung auswählen, beispielsweise ob Gleichung 1 oder 2 erfüllt ist.
  • Die Brechwerkzeug-Durchführungseinheit 3420 kann einen gemeinsamen Schnittbereich, welcher angeordnet ist, so dass er mehrere Gateleitungen zusammen schneidet, in Einheitsschnittbereiche auf einer Gateleitungsbasis unterteilen. Die Bewegungswerkzeug-Durchführungseinheit 3430 kann einen Schnittbereich in eine Richtung bewegen, um einen vorgewählten Abstand von einem benachbarten Vorrichtungsbereich aufrecht zu erhalten. Die Rückbewegungswerkzeug-Durchführungseinheit 3440 kann einen Schnittbereich in einer rückwärtigen Richtung um einen vorgewählten Einheitsschritt basierend auf einer Überprüfung der Entwurfsregel bewegen, so dass der Schnittbereich die Entwurfsregel erfüllt. Die Erweiterungswerkzeug-Durchführungseinheit 3450 kann eine Breite eines Schnittbereichs erweitern, wenn eine vorbestimmte Bedingung erfüllt ist, beispielsweise wenn Gleichung 1 erfüllt ist. Die Duplizierungswerkzeug-Durchführungseinheit 3460 kann einen Schnittbereich duplizieren und die zwei Schnittbereiche auf einer Gateleitung anordnen, wenn eine vorbestimmte Bedingung erfüllt ist, beispielsweise wenn Gleichung 2 erfüllt ist.
  • 9A ist ein Layout einer integrierten Halbleiterschaltung 100 gemäß einer beispielhaften Ausführungsform. Im Detail zeigt 9A ein Beispiel einer Standardzelle, welche in der integrierten Halbleiterschaltung 100 enthalten ist.
  • Bezug nehmend auf 9A kann die integrierte Halbleiterschaltung 100 eine Mehrzahl von aktiven Finnen 110, eine Mehrzahl von Dummy-Finnen 120, erste und zweite Gateleitungen 130a und 130b, eine Mehrzahl von Dummy-Gateleitungen 135, eine Mehrzahl von Source-/Drainkontakten 140, und zwei Eingabekontaktbereiche 150 aufweisen. Zusätzlich kann ein Schnittbereich CT zum elektrischen Schneiden der ersten und zweiten Gateleitung 130a und 130b zwischen den zwei Eingabekontaktbereichen 150 und einer aktiven Finne 114 angeordnet sein.
  • Die Mehrzahl von aktiven Finnen 110 kann eine erste bis sechste aktive Finne 111 bis 116 aufweisen, und die Mehrzahl von Dummy-Finnen 120 kann eine erste bis dritte Dummy-Finne 121 bis 123 aufweisen. In der vorliegenden beispielhaften Ausführungsform kann die integrierte Halbleiterschaltung 100 beispielsweise NAND-Gate-Zelle sein.
  • Eine Mehrzahl von Finnen, welche die Mehrzahl von aktiven Finnen 110 und die Mehrzahl von Dummy-Finnen 120 aufweist, kann im Voraus auf einem Halbleitersubstrat durch einen einzelnen Vorgang gebildet werden. Danach kann eine Mehrzahl von Gateleitungen, welche die erste und zweite Gateleitung 130a und 130b und die Mehrzahl von Dummy-Gateleitungen 135 aufweist, und die Mehrzahl von Soure-/Drainkontakten 140 gebildet werden. Danach können die zwei Eingabekontaktbereiche 150 und ein Ausgabeanschluss gebildet werden. Die erste und zweite Gateleitung 130a und 130b können durch den Schnittbereich CT elektrisch in eine obere erste und zweite Gateleitung 130au und 130bu und eine untere erste und zweite Gateleitung 130ad und 130bd unterteilt werden. Im Detail kann die erste Gateleitung 130a in die obere erste Gateleitung 130au und die untere erste Gateleitung 130ad unterteilt werden, die zweite Gateleitung 130b kann in die obere zweite Gateleitung 130bu und die untere zweite Gateleitung 130bd unterteilt werden. Die Unterteilung der ersten und zweiten Gateleitung 130a und 130b kann durch ein Ätzen der ersten und zweiten Gateleitung 130a und 130b unter Verwendung einer Maskenstruktur, welche einen offenen Bereich hat, welcher dem Schnittbereich CT entspricht, erreicht werden.
  • Die Mehrzahl von aktiven Finnen 110, welche angeordnet sind, so dass sie benachbart zu einander sind, können einen einzelnen Fin-Feldeffekttransistor (FinFET) bilden. In der gegenwärtigen beispielhaften Ausführungsform können die erste bis dritte aktive Finne 111 bis 113 einen P-Kanal-Metalloxidhalbleiter(PMOS)-Transistor bilden, und die vierte bis sechste aktive Finne 114 bis 116 können einen N-Kanal-MOS(NMOS)-Transistor bilden. Im Detail können, da die zwei Gateleitungen 130au und 130bu und die drei Source-/Drain-Kontakte 140 auf der ersten bis dritten aktiven Finne 111 bis 113 angeordnet sind, die erste bis dritte aktive Finne 111 bis 113 zwei PMOS-Transitoren bilden, welche parallel miteinander verbunden sind. Zusätzlich können, da die zwei Gateleitungen 130ad und 130bd und die Source-/Drain-Kontakte 140 auf der vierten bis sechsten aktiven Finne 114 bis 116 angeordnet sind, die vierte bis sechste aktive Finne 114 bis 116 zwei NMOS-Transistoren bilden, welche in Serie miteinander verbunden sind. Die integrierte Halbleiterschaltung 100 ist jedoch nicht auf die FinFET-Struktur, welche in 9A gezeigt ist, beschränkt.
  • Da ein FinFET die gesamte Frontoberfläche einer hervorstehenden Finne als einen Kanal nutzen kann, kann eine Kanallänge ausreichend sichergestellt werden. Demnach kann ein Kurzkanaleffekt verhindert oder minimiert werden, wodurch die Erzeugung eines Leckstroms und ein Größenproblem aufgrund des Kurzkanaleffekts in herkömmlichen MOS-Transistoren verbessert wird.
  • Die integrierte Halbleiterschaltung 100 kann unter Verwendung des Entwurfsverfahrens für eine integrierte Halbleiterschaltung entworfen werden, welches oben stehend beschrieben ist. Demzufolge kann ein Schnittbereich unter Verwendung des Anordnungsvorgangs automatisch optimiert und angeordnet werden, wodurch ein Overhead in einer Gateleitung minimiert wird und demnach die Erzeugung einer parasitären Kapazität minimiert wird. In der gegenwärtigen beispielhaften Ausführungsform kann der Schnittbereich CT eine gemeinsame Schnittbereichsstruktur haben, in welcher sowohl die erste als auch die zweite Gateleitung 130a und 130b geschnitten werden. Dies zeigt, dass die Anwendung des Brechwerkzeugs ausgelassen ist, da der Schnittbereich CT nicht unterteilt werden muss, wenn eine Platzierungsbeziehung mit den zwei Eingabekontaktbereichen 150 und der vierten aktiven Finne 114 der ersten und zweiten Gateleitung 130a und 130b berücksichtigt wird.
  • 9 ist eine teilweise perspektivische Ansicht der integrierten Halbleiterschaltung 100, welche das Layout der 9A hat, und 9C ist eine Querschnittsansicht durch die Linie I-I' des Layouts der 9A oder I-I' der integrierten Halbleiterschaltung 100 der 9B.
  • Bezug nehmend auf die 9B und 9C kann die integrierte Halbleiterschaltung 100 ein Bulk-Typ FinFET sein. Die integrierte Halbleiterschaltung 100 kann ein Substrat 102, eine erste Isolierschicht 104, eine zweite Isolierschicht 106, die erste bis dritte aktive Finne 111 bis 113, die Dummy-Finne 121, die erste Gateleitung 130a und eine obere Isolierschicht 108 aufweisen.
  • Das Substrat 102 kann ein Halbleitersubstrat sein, welches irgendeines von beispielsweise Silizium, Silizium-auf-Isolator (SOI = silicon-on-insulator), Silizium auf Saphir (SOS = silicon-on-sapphire), Germanium, Silizium-Germanium und GalliumArsenid aufweisen.
  • Die erste bis dritte aktive Finne 111 bis 113 und die Dummy-Finne 121 können angeordnet sein, so dass sie mit dem Substrat 102 verbunden sind. Gemäß einer beispielhaften Ausführungsform kann jede der ersten bis dritten aktiven Finne 111 bis 113 ein aktiver Bereich sein, in welchem ein Teil, welcher vertikal von dem Substrat 102 hervorsteht, mit n+ oder p+ dotiert ist, und die Dummy-Finne 121 kann ein Bereich sein, in welchem ein Teil, welcher vertikal von dem Substrat 102 hervorsteht, nicht dotiert ist. Obwohl eine Dummy-Finne 121 gezeigt ist, kann eine Mehrzahl von Dummy-Finnen 121 gebildet sein. Gemäß einer anderen beispielhaften Ausführungsform können alle der ersten bis dritten aktiven Finne 111 bis 113 und die Dummy-Finne 121 aktive Bereiche sein, welche mit n+ oder p+ dotiert sind.
  • Die erste und zweite Isolierschicht 104 und 106 und die obere Isolierschicht 108 können eine Isoliersubstanz aufweisen, welche irgendeines von beispielsweise einem Oxidfilm, einem Nitridfilm und einem Oxinitridfilm aufweisen kann. Die erste Isolierschicht 104 kann auf der ersten bis dritten aktiven Finne 111 bis 113 und der Dummy-Finne 121 angeordnet sein. Die erste Isolierschicht 104 kann als eine Gate-Isolierschicht verwendet werden durch eine Anordnung zwischen der ersten bis dritten aktiven Finne 111 bis 113 und der ersten Gateleitung 130a. Die zweite Isolierschicht 106 kann angeordnet sein, so dass sie eine vorbestimmt Höhe in einem Raum zwischen der ersten bis dritten aktiven Finne 111 bis 113 und der Dummy-Finne 121 hat. Die zweite Isolierschicht 106 kann als ein Vorrichtungstrennfilm verwendet werden durch eine Anordnung zwischen der ersten bis dritten aktiven Finne 111 bis 113 und der Dummy-Finne 121. Die obere Isolierschicht 108 kann über der ersten und zweiten Isolierschicht 104 und 106 und auf der ersten Gateleitung 130a angeordnet sein und kann fungieren, um die erste Gateleitung 130a von anderen leitfähigen Substanzen elektrisch zu trennen. Zur Erleichterung des Verständnisses ist die obere Isolierschicht 108 in 9B ausgelassen.
  • Die erste Gateleitung 130a kann auf der ersten und zweiten Isolierschicht 104 und 106 angeordnet sein. Demzufolge kann die erste Gateleitung 130a eine Struktur haben, welche die erste bis dritte aktive Finne 111 bis 113 und die Dummy-Finne 121 umklammert. In anderen Worten gesagt können die erste bis dritte aktive Finne 121 bis 113 und die Dummy-Finne 121 innerhalb der ersten Gateleitung 130a angeordnet sein. Wie in den 9B und 9C gezeigt ist, kann die erste Gateleitung 130a elektrisch in die obere erste Gateleitung 130au und die untere erste Gateleitung 130ad durch den Schnittbereich CT unterteilt sein. Die Unterteilung der ersten Gateleitung 130a kann durch ein optimales Anordnen des Schnittbereichs CT erreicht werden, wodurch ein Overhead in der ersten Gateleitung 130a minimiert wird, und wodurch die Erzeugung einer parasitären Kapazität minimiert wird. Die erste Gateleitung 130a kann metallische Substanzen wie beispielsweise W und TA, Nitride davon, Silizide davon, ein dotiertes Polysilizium, etc. aufweisen und kann unter Verwendung eines Verdampfungsvorganges gebildet werden.
  • Der Eingabekontaktbereich 150, welcher in Kontakt mit der ersten Gateleitung 130a steht, kann auf der ersten Gateleitung 130a angeordnet sein. Obwohl der Eingabekontaktbereich 150 eine sehr dünne Dicke in 9B zur Vereinfachung der Zeichnung hat, kann der Kontaktbereich 150 eine größere Dicke haben.
  • 10 ist ein Layout einer integrierten Halbleiterschaltung 200 gemäß einer anderen beispielhaften Ausführungsform.
  • Bezug nehmend auf 10 können in der integrierten Halbleiterschaltung 200 eine erste und eine zweite Gateleitung 130a und 130b durch ein Kreuzen von einem linken und einem rechten aktiven Bereich 110L und 110R angeordnet sein. Im Detail können eine erste und eine zweite linke Gateleitung 130aL und 130bL durch ein Kreuzen des linken aktiven Bereichs 110L angeordnet sein, und eine erste und zweite rechte Gateleitung 130aR und 130bR können durch ein Kreuzen des rechten aktiven Bereichs 110R angeordnet sein.
  • Ein erster und ein zweiter linker Kontaktbereich 150L1 und 150L2 können jeweils auf rechten Overheadteilen der ersten und zweiten linken Gateleitung 130aL und 130bL gebildet sein, und ein erster und ein zweiter rechter Kontaktbereich 150R1 und 150R2 können jeweils auf linken Overheadteilen der ersten und zweiten rechten Gateleitung 130aR und 130bR gebildet sein. Zwei leitfähige Bereiche 230 können zwischen diesen Kontaktbereichen 150L1, 150L2, 150R1 und 150R2 durch ein orthogonales Kreuzen der ersten und zweiten Gateleitung 130a und 130b angeordnet sein. Im Detail können die zwei leitfähigen Bereiche 230 zwischen dem ersten linken Kontaktbereich 150L1 und dem ersten rechten Kontaktbereich 150R1 und zwischen dem zweiten linken Kontaktbereich 150L2 und dem zweiten rechten Kontaktbereich 150R2 angeordnet sein, und ein leitfähiger Kontaktbereich 250 kann auf jedem der zwei leitfähigen Bereiche 230 angeordnet sein. Obwohl die zwei leitfähigen Bereiche 230 in 10 angeordnet sind, ist die gegenwärtige beispielhafte Ausführungsform nicht darauf beschränkt. Beispielsweise können ein leitfähiger Bereich 230 oder drei oder mehr leitfähige Bereiche 230 angeordnet sein. Jeder der leitfähigen Bereiche 230 kann ein Wannen-Pickupbereich zum Anlegen einer Bias-Spannung an eine Wanne sein. Die leitfähigen Bereiche 230 sind jedoch nicht auf den Wannen-Pickupbereich beschränkt.
  • In der integrierten Halbleiterschaltung 200, welche die Struktur hat, welche in 10 gezeigt ist, kann ein zweiter Schnittbereich CT2 auf der zweiten Gateleitung 130 unter Verwendung des oben beschriebenen Anordnungsvorgangs angeordnet werden. Beispielsweise kann der zweite Schnittbereich CT2 unter Verwendung des Bewegungswerkzeugs und des Duplizierungswerkzeugs angeordnet werden. Zusätzlich kann ein erster Schnittbereich CT1 auf der ersten Gateleitung 130a unter Verwendung des Bewegungswerkzeugs und des Erweiterungswerkzeugs angeordnet werden. Ein außergewöhnliches Verfahren jedoch, unterschiedlich von den oben beschriebenen Prinzipien, wird auf die Anordnung des ersten Schnittbereichs CT1 angewandt.
  • Detaillierter ist es allgemeiner, wenn die zwei leitfähigen Kontaktbereiche 250 berücksichtigt werden, dass der erste Schnittbereich CT1 zwischen den zwei leitfähigen Kontaktbereichen 250 angeordnet wird, und demnach ist es nicht ausgeschlossen, dass der erste Schnittbereich CT1 zwischen den zwei leitfähigen Kontaktbereichen 250 angeordnet ist. Wenn jedoch ein Abstand zwischen den zwei leitfähigen Kontaktbereichen 250 kurz ist, kann es unmöglich sein, den ersten Schnittbereich CT1 anzuordnen, und in diesem Fall kann der erste Schnittbereich CT1 erweitert werden und angeordnet werden, so dass er die zwei leitfähigen Kontaktbereiche 250 aufweist, wie in der gegenwärtigen beispielhaften Ausführungsform beschrieben ist. Zusätzlich kann es bezüglich einer parasitären Kapazität vorteilhafter sein, den ersten Schnittbereich CT1 durch ein Einschließen der zwei leitfähigen Kontaktbereiche 250 darin anzuordnen als den ersten Schnittbereich CT1 zwischen den zwei leitfähigen Kontaktbereichen 250 anzuordnen.
  • Obwohl nur Beziehungen zu anderen Vorrichtungsbereichen, welche, basierend auf einer Substratoberfläche, vertikal nicht überlagert sind, in den vorangehenden beispielhaften Ausführungsformen berücksichtigt wurden, werden ebenso Beziehungen mit Vorrichtungsbereichen, welche, basierend auf einer Substratoberfläche, vertikal überlagert sind, in der gegenwärtigen beispielhaften Ausführungsform berücksichtigt. Als ein Ergebnis werden für die vertikal überlagerten Vorrichtungsbereiche die vorangehenden Anordnungsvorgangsregeln berücksichtigt wie sie sind, wenn jedoch ein Schnittbereich aufgrund eines überlagerten Vorrichtungsbereichs nicht angeordnet werden kann, oder wenn eine Struktur, in welcher ein Schnittbereich überlagerte Vorrichtungsbereiche aufweist, effektiver ist, um eine parasitäre Kapazität zu verringern, kann der Schnittbereich überlagerte Vorrichtungsbereiche aufweisen.
  • 11 ist ein schematisches Diagramm einer Speicherkarte 1000, welche eine integrierte Halbleiterschaltung gemäß einer beispielhaften Ausführungsform aufweist.
  • Bezug nehmend auf 11 kann die Speicherkarte 1000 angeordnet sein, so dass ein Controller 1100 und ein Speicher 1200 elektrische Signale miteinander austauschen. Beispielsweise kann, wenn der Controller 1100 einen Befehl sendet, der Speicher 1200 Daten zurücksenden.
  • Der Controller 1100 und der Speicher 1200 können eine integrierte Halbleiterschaltung gemäß den beispielhaften Ausführungsformen, welche mit dem technischen Gedanken konform sind, aufweisen. Im Detail kann wenigstens eine einer Mehrzahl von Halbleitervorrichtungen, welche in dem Controller 1100 und dem Speicher 1200 enthalten sind, integrierte Halbleiterschaltungen, beispielsweise Transistoren, in welchen die Anordnung eines Schnittbereichs unter Verwendung des Anordnungsvorgangs gemäß den oben beschriebenen beispielhaften Ausführungsformen optimiert ist, aufweisen, wodurch ein Overhead in einer leitfähigen Leitung minimiert wird, und demnach die Erzeugung einer parasitären Kapazität minimiert wird.
  • Die Speicherkarte 1000 kann verschiedene Typen von Speicherkarten wie beispielsweise eine Speicherstickkarte, eine Smart Media (SM)-Karte, eine Secure Digital (SD)-Karte, eine Mini-SD-Karte, eine Multimedia-Karte (MMC), etc. bilden.
  • 12 ist ein schematisches Diagramm eines Berechnungssystems bzw. Computersystems 2000, welches eine integrierte Halbleiterschaltung gemäß einer beispielhaften Ausführungsform aufweist.
  • Bezug nehmend auf 12 kann das Computersystem 2000 einen Prozessor 2100, eine Speichervorrichtung 2200, eine Speichervorrichtung 2300, eine Leistungsversorgung 2400 und eine Eingabe-/Ausgabe (I/O = Input/Output)-Einheit 2500 aufweisen. Obwohl nicht gezeigt, kann das Computersystem 2000 weiterhin Ports für eine Kommunikation mit eine Videokarte, einer Soundkarte, einer Speicherkarte und einer universellen seriellen Bus (USB = universal seriell bus)-Vorrichtung oder zum Kommunizieren mit anderen elektronischen Vorrichtungen aufweisen.
  • Der Prozessor 2100, die Speichervorrichtung 2200, die Speichervorrichtung 2300, die Leistungsversorgung 2400 und die I/O-Einheit 2500, welche in dem Computersystem 2000 enthalten sind, können eine integrierte Halbleiterschaltung gemäß den beispielhaften Ausführungsformen, welche mit dem technischen Gedanken des erfinderischen Konzepts konform sind, aufweisen. Im Detail kann wenigstens eine einer Mehrzahl von Halbleitervorrichtungen, welche in dem Prozessor 2100, der Speichervorrichtung 2200, der Speichervorrichtung 2300, der Leistungsversorgung 2400 und der I/O-Einheit 2500 enthalten ist, integrierte Halbleiterschaltungen, beispielsweise Transistoren, aufweisen, in welchen die Anordnung eines Schnittbereichs unter Verwendung des Anordnungsvorgangs gemäß den oben beschriebenen beispielhaften Ausführungsformen optimiert ist, wodurch ein Overhead in einer leitfähigen Leitung minimiert wird, und demnach die Erzeugung einer parasitären Kapazität minimiert wird.
  • Der Prozessor 2100 kann bestimmte Berechnungen oder Aufgaben bzw. Tasks durchführen. Gemäß einer beispielhaften Ausführungsform kann der Prozessor 2100 ein Mikroprozessor oder eine zentrale Verarbeitungseinheit (CPU = Central Processing Unit) sein. Der Prozessor 2100 kann mit der Speichervorrichtung 2200, der Speichervorrichtung 2300 und der I/O-Einheit 2500 über einen Bus 2600, welcher einen Adressbus, einen Steuerbus und einen Datenbus aufweist, kommunizieren. Gemäß einer beispielhaften Ausführungsform kann der Prozessor 2100 mit einem erweiterten Bus, wie beispielsweise einem Peripherie-Komponenten-Verbindungs- bzw. Peripheral Component Interconnect (PCI)-Bus verbunden sein.
  • Die Speichervorrichtung 2200 kann Daten speichern, welche benötigt werden, um das Computersystem 2000 zu betreiben. Beispielsweise kann die Speichervorrichtung mit einem dynamischen Schreib-Lese-Speicher (DRAM = Dynamic Random Access Memory), einem mobilen DRAM, einem statischen RAM (SRAM), einem Parameter-RAM (PRAM), einem ferroelektrischen RAM (FRAM), einem resistiven RAM (RRAM) und/oder einem magnetoresistiven RAM (MRAM) ausgeführt sein. Die Speichervorrichtung 2300 kann ein Festkörperlaufwerk, eine Festplatte und ein CD-ROM aufweisen.
  • Die I/O-Einheit 2500 kann ein Eingabemittel wie beispielsweise eine Tastatur, ein Keypad und eine Maus und ein Ausgabemittel wie beispielsweise einen Drucker oder eine Anzeige aufweisen. Die Leistungsversorgung 2400 kann eine Betriebsspannung zur Verfügung stellen, welche benötigt wird, um das Computersystem 2000 zu betreiben.
  • Eine integrierte Halbleiterschaltung gemäß den beispielhaften Ausführungsformen kann mit verschiedenen Typen von Gehäusen ausgeführt sein. Beispielsweise können wenigstens einige Komponenten bzw. Bestandteile der integrierten Halbleiterschaltung unter Verwendung von Gehäusen eingehaust sein, wie beispielsweise einem Package on Package (PoP), Ball Grid Arrays (BGAs), Chip Scale Packages (CSPs), einem Plastic Leaded Chip Carrier (PLCC), einem Plastic Dual In-Line Package (PDIP), einem Die in Waffle Pack, einem Die in Wafer Form, Chip On Board (COB), einem Ceramic Dual In-Line Package (CERDIP), einem Plastic Metric Quad Flat Pack (MQFP), einem Thin Quad Flat Pack (TQFP), einem Small Outline (SOIC), einem Shrink Small Outline Package (SSOP), einem Thin Small Outline Package (TSOP), einem Thin Quad Flat Pack (TQFP), einem System In Package (SIP), einem Multi Chip Package (MCP), Wafer-level Fabricated Package (WFP), und einem Wafer-level processed Stack Package (WSP).
  • Wie oben stehend diskutiert ist, können ein Verfahren zum Entwerfen einer integrierten Halbleiterschaltung, eine integrierte Halbleiterschaltung gemäß dem Entwurfsverfahren und ein Herstellungsverfahren dafür gemäß den beispielhaften Ausführungsformen einen Overhead in einer Gateleitung durch ein automatisches Anordnen eines Schnittbereichs, welcher eine leitfähige Leitung, insbesondere eine Gateleitung schneidet, unter Verwendung eines Anordnungsvorgangs minimieren, wodurch die Erzeugung einer parasitären Kapazität minimiert wird.
  • Zusätzlich kann das Verfahren zum Entwerfen einer integrierten Halbleiterschaltung gemäß den beispielhaften Ausführungsformen leicht einen Overhead in einer Gateleitung minimieren, ohne eine zusätzliche Entwurfsregel zu definieren oder eine zusätzliche OPC-Regel durch den Anordnungsvorgang anzuwenden, welcher automatisch den Schnittbereich unter Verwendung wenigstens eines eines Brechwerkzeugs, eines Bewegungswerkzeugs, eines Rückbewegungswerkzeugs, eines Erweiterungswerkzeugs und eines Duplizierungswerkzeugs anordnet.
  • Zusätzlich kann das Verfahren zum Entwerfen einer integrierten Halbleiterschaltung gemäß den beispielhaften Ausführungsformen die parasitäre Kapazität aufgrund der Abnahme des Overheads in der Gateleitung minimieren, wodurch eine Vorrichtungsleistungsfähigkeit, beispielsweise eine Betriebsleistungsfähigkeit wie beispielsweise eine Betriebsgeschwindigkeit oder eine dynamische Leistungsaufnahme, signifikant verbessert wird.

Claims (27)

  1. Verfahren zum Entwerfen einer integrierten Halbleiterschaltung (100, 200), welche eine FinFET-Architektur hat, wobei das Verfahren Folgendes aufweist: ein Durchführen einer Vor-Simulation der integrierten Halbleiterschaltung (100, 200), welche zu entwerfen ist, ein Entwerfen eines Layouts von Komponenten der integrierten Halbleiterschaltung (100, 200) basierend auf einem Ergebnis der Vor-Simulation, wobei die Komponenten einen ersten und einen zweiten Vorrichtungsbereich und eine erste leitfähige Leitung (130, 130a), welche sich über den ersten und den zweiten Vorrichtungsbereich erstreckt, aufweisen; ein Modifizieren eines ersten Schnittbereichs (CT, CT1), welcher zwischen dem ersten und dem zweiten Vorrichtungsbereich angeordnet ist und die erste leitfähige Leitung (130, 130a) elektrisch schneidet, gemäß wenigstens einer Entwurfsregel, um einen Overhead der ersten leitfähigen Leitung (130, 130a) zu minimieren.
  2. Verfahren nach Anspruch 1, wobei das Modifizieren des ersten Schnittbereichs (CT, CT1) wenigstens eines der Folgenden aufweist: ein Bewegen des ersten Schnittbereichs (CT, CT1) entlang der ersten leitfähigen Leitung (130, 130a), ein Erweitern einer Breite des ersten Schnittbereichs (CT, CT1), und ein Duplizieren des ersten Schnittbereichs (CT, CT1), um einen zweiten Schnittbereich (CT, CT2) zu erzeugen, und ein Anordnen des zweiten Schnittbereichs (CT, CT2) entlang der ersten leitfähigen Leitung (130, 130a).
  3. Verfahren nach Anspruch 2, wobei, wenn das Modifizieren ein Bewegen des ersten Schnittbereichs (CT, CT1) umfasst, das Bewegen des ersten Schnittbereichs (CT, CT1) ein Bewegen des ersten Schnittbereichs (CT, CT1) entlang der ersten leitfähigen Leitung (130, 130a) basierend auf einem vorbestimmten Abstand zwischen dem ersten Schnittbereich (CT, CT1) und einem des ersten und zweiten Vorrichtungsbereichs aufweist.
  4. Verfahren nach Anspruch 1, wobei die Entwurfsregel wenigstens eines eines minimalen Abstandes, welcher dem ersten Schnittbereich (CT, CT1) von dem ersten und zweiten Vorrichtungsbereich trennt, eines minimalen Abstands, welcher den ersten Schnittbereich (CT, CT1) von einem Kontaktbereich (150, 250) trennt, und eines minimalen Abstands, welcher den ersten Schnittbereich (CT, CT1) von einem dritten Vorrichtungsbereich trennt, bestimmt.
  5. Verfahren nach Anspruch 1, wobei der erste Schnittbereich (CT, CT1) eine Mehrzahl von leitfähigen Leitungen (130, 130a - 130e), welche die erste leitfähige Leitung (130, 130a) aufweist, und welche sich parallel zu einander erstrecken, schneidet, und wobei das Verfahren weiterhin vor dem Modifizieren des ersten Schnittbereichs (CT, CT1) ein Aufbrechen des ersten Schnittbereichs (CT, CT1) in eine Mehrzahl von Schnittbereichen aufweist, wobei jeder der Mehrzahl von Schnittbereichen eine jeweilige leitfähige Leitung (130, 130a - 130e) der Mehrzahl von leitfähigen Leitungen (130, 130a - 130e) schneidet.
  6. Verfahren nach Anspruch 5, wobei das Modifizieren des ersten Schnittbereichs (CT, CT1) ein Modifizieren der Mehrzahl von Schnittbereichen gemäß der wenigstens einen Entwurfsregel aufweist, um Overheads der Mehrzahl von leitfähigen Leitungen (130, 130a - 130e) zu minimieren, welche durch die Mehrzahl von Schnittbereichen erzeugt werden, und wobei die modifizierten Schnittbereiche wenigstens eines von verschiedenen Breiten und verschiedenen Positionen entlang den jeweiligen leitfähigen Leitungen (130, 130a - 130e) haben.
  7. Verfahren nach Anspruch 1, wobei das Modifizieren des ersten Schnittbereichs (CT, CT1) Folgendes aufweist: ein Bewegen des ersten Schnittbereichs (CT, CT1) in einer ersten Richtung entlang der ersten leitfähigen Leitung (130, 130a), so dass der erste Schnittbereich (CT, CT1) einen vorbestimmten Abstand von dem ersten Vorrichtungsbereich gemäß der Entwurfsregel aufweist; und ein Bewegen des ersten Schnittbereichs (CT, CT1) in einer zweiten Richtung entgegengesetzt zu der ersten Richtung, wenn ein Abstand zwischen dem ersten Schnittbereich (CT, CT1) und einem Kontaktbereich (150, 250) oder Vorrichtungsbereich anders als dem ersten und zweiten Vorrichtungsbereich die Entwurfsregel als ein Ergebnis des Bewegens des ersten Schnittbereichs (CT, CT1) in der ersten Richtung verletzt.
  8. Verfahren zum Entwerfen einer integrierten Halbleiterschaltung (100, 200), welche eine FinFET-Architektur hat, wobei das Verfahren Folgendes aufweist: ein Wählen eines ersten Schnittbereichs (CT, CT1) einer ersten leitfähigen Leitung (130, 130a), welche sich entlang eines ersten und eines zweiten Vorrichtungsbereiches erstreckt, an einer anfänglichen Position zwischen dem ersten und dem zweiten Vorrichtungsbereich auf der ersten leitfähigen Leitung (130, 130a) gemäß einer Entwurfsregel, wobei der erste Schnittbereich (CT, CT1) die erste leitfähige Leitung (130, 130a) elektrisch schneidet; und ein Erweitern einer Breite des ersten Schnittbereichs (CT, CT1) oder ein Duplizieren des ersten Schnittbereichs (CT, CT1) und ein Anordnen eines zweiten Schnittbereichs (CT, CT2), welcher ein Duplikat des ersten Schnittbereichs (CT, CT1) ist, auf der ersten leitfähigen Leitung (130, 130a), um einen Overhead in der ersten leitfähigen Leitung (130, 130a) zu minimieren.
  9. Verfahren nach Anspruch 8, weiterhin aufweisend ein Bewegen des ersten Schnittbereichs (CT, CT1), nach dem Wählen des ersten Schnittbereichs (CT, CT1), in einer ersten Richtung entlang der ersten leitfähigen Leitung (130, 130a), so dass der erste Schnittbereich (CT, CT1) einen vorgewählten Abstand von dem ersten Vorrichtungsbereich gemäß der Entwurfsregel aufweist.
  10. Verfahren nach Anspruch 9, weiterhin aufweisend ein Bewegen des ersten Schnittbereichs (CT, CT1), nach dem Bewegen des ersten Schnittbereichs (CT, CT1) in der ersten Richtung, in einer zweiten Richtung, entgegengesetzt der ersten Richtung, wenn ein Abstand zwischen dem ersten Schnittbereich (CT, CT1) und einem Kontaktbereich (150, 250) oder einem Vorrichtungsbereich anders als dem ersten und zweiten Vorrichtungsbereich die Entwurfsregel als ein Ergebnis des Bewegens des ersten Schnittbereichs (CT, CT1) in der ersten Richtung verletzt.
  11. Verfahren nach Anspruch 9, wobei der erste Schnittbereich (CT, CT1) eine Mehrzahl von leitfähigen Leitungen (130, 130a - 130e), welche die erste leitfähige Leitung (130, 130a) aufweisen, und welche sich parallel zueinander erstrecken, schneidet, und wobei das Verfahren weiterhin vor dem Bewegen des ersten Schnittbereichs (CT, CT1) in der ersten Richtung ein Aufbrechen des ersten Schnittbereichs (CT, CT1) in eine Mehrzahl von Schnittbereichen aufweist, wobei jeder der Mehrzahl von Schnittbereichen eine jeweilige leitfähige Leitung (130, 130a - 130e) der Mehrzahl von leitfähigen Leitungen (130, 130a - 130e) schneidet.
  12. Verfahren nach Anspruch 8, wobei das Erweitern der Breite des ersten Schnittbereichs (CT, CT1) oder das Duplizieren des ersten Schnittbereichs (CT, CT1) und das Anordnen des zweiten Schnittbereichs (CT, CT2) Folgendes aufweist: ein Bestimmen, ob das Erstrecken der Breite des ersten Schnittbereichs (CT, CT1) oder das Duplizieren des ersten Schnittbereichs (CT, CT1) und ein Anordnen des zweiten Schnittbereichs (CT, CT2) durchzuführen sind, basierend auf einem Abstand zwischen dem ersten und dem zweiten Vorrichtungsbereich; ein Durchführen des Erweiterns der Breite des ersten Schnittbereichs (CT, CT1) oder des Duplizieren des ersten Schnittbereichs (CT, CT1) und ein Anordnen des zweiten Schnittbereichs (CT, CT2) basierend auf einem Ergebnis des Bestimmens; ein Verifizieren, dass das Erweitern der Breite des ersten Schnittbereichs (CT, CT1) oder das Duplizieren des ersten Schnittbereichs (CT, CT1) und das Anordnen des zweiten Schnittbereichs (CT, CT2) die Entwurfsregel erfüllt; und wenn das Erweitern der Breite des ersten Schnittbereichs (CT, CT1) durchgeführt wird und die Entwurfsregel nicht erfüllt, ein Anpassen der Breite des ersten Schnittbereichs (CT, CT1), so dass die Entwurfsregel erfüllt ist; und wenn ein zweiter Schnittbereich (CT, CT2) vorliegt, und wenn das Duplizieren des ersten Schnittbereichs (CT, CT1) und das Anordnen des zweiten Schnittbereichs (CT, CT2) die Entwurfsregel nicht erfüllt, ein Bewegen wenigstens eines des ersten und des zweiten Schnittbereichs (CT, CT1, CT2), so dass die Entwurfsregel erfüllt ist.
  13. Verfahren nach Anspruch 12, wobei die Entwurfsregel wenigstens eines eines minimalen Abstands, welcher den ersten Schnittbereich (CT, CT1) und den zweiten Schnittbereich (CT, CT2), wenn dieser vorliegt, von dem ersten und dem zweiten Vorrichtungsbereich trennt, eines minimalen Abstands, welcher den ersten und den zweiten Schnittbereich (CT, CT1, CT2) von Kontaktbereichen (150, 250) trennt, und eines minimalen Abstands, welcher den ersten und den zweiten Schnittbereich (CT, CT1, CT2) von einem dritten Vorrichtungsbereich trennt, bestimmt.
  14. Verfahren nach Anspruch 12, wobei das Bestimmen, ob das Erweitern der Breite des ersten Schnittbereichs (CT, CT1) durchzuführen ist, ein Bestimmen aufweist, dass das Erweitern der Breite des ersten Schnittbereichs (CT, CT1) durchzuführen ist, wenn ein Gesamtabstand (Dtot) zwischen dem ersten und dem zweiten Vorrichtungsbereich die folgende Gleichung erfüllt: Ds * 2 + W 1 < Dtot ≤ Ds * 2 + W 1 * 3,
    Figure DE102013106383B4_0003
    wobei Ds der vorgewählte Abstand zwischen dem ersten Schnittbereich (CT, CT1) und dem ersten und dem zweiten Vorrichtungsbereich ist, und wobei W1 die Breite des ersten Schnittbereichs (CT, CT1) ist.
  15. Verfahren nach Anspruch 12, wobei das Bestimmen, ob das Duplizieren des ersten Schnittbereichs (CT, CT1) und ein Anordnen des zweiten Schnittbereichs (CT, CT2) durchzuführen ist, ein Bestimmen aufweist, ob ein Gesamtabstand zwischen dem ersten und dem zweiten Vorrichtungsbereich (Dtot) die folgende Gleichung erfüllt: Dtot ≥ Ds * 2 + W 1 * 3,
    Figure DE102013106383B4_0004
    wobei Ds der vorgewählte Abstand zwischen dem ersten Schnittbereich (CT, CT1) und dem ersten und dem zweiten Vorrichtungsbereich ist, und wobei W1 die Breite des ersten Schnittbereichs (CT, CT1) ist.
  16. Verfahren zum Herstellen einer integrierten Halbleiterschaltung (100, 200), welche eine FinFET-Architektur hat, wobei das Verfahren Folgendes aufweist: ein Durchführen einer Vor-Simulation der integrierten Halbleiterschaltung (100, 200), welche zu entwerfen ist, ein Entwerfen eines Layouts von Komponenten der integrierten Halbleiterschaltung (100, 200) basierend auf einem Ergebnis der Vor-Simulation, wobei die Komponenten einen ersten und einen zweiten Vorrichtungsbereich und eine erste leitfähige Leitung (130, 130a), welche sich über den ersten und zweiten Vorrichtungsbereich erstreckt, aufweisen; ein Modifizieren eines ersten Schnittbereichs (CT, CT1), welcher zwischen dem ersten und dem zweiten Vorrichtungsbereich angeordnet ist, und welcher die erste leitfähige Leitung (130, 130a) elektrisch schneidet, gemäß wenigstens einer Entwurfsregel, um einen Overhead der ersten leitfähigen Leitung (130, 130a) zu minimieren; ein Durchführen einer Nach-Simulation basierend auf dem Layout, welches den modifizierten ersten Schnittbereich (CT, CT1) aufweist; und ein Herstellen der integrierten Halbleiterschaltung (100, 200) basierend auf dem Layout.
  17. Verfahren nach Anspruch 16, wobei das Herstellen der integrierten Halbleiterschaltung (100, 200) Folgendes aufweist: ein Bereitstellen von Daten des Layouts; ein Durchführen einer optischen Nachbarschaftskorrektur oder Optical Proximity Correction, um ein korrigiertes Layout herzustellen, in welchem reflektierende Fehler aufgrund eines optischen Proximityeffekts korrigiert sind; ein Herstellen einer Maske gemäß dem korrigierten Layout; und ein Bilden der integrierten Halbleiterschaltung (100, 200) auf einem Wafer unter Verwendung der Maske.
  18. Verfahren nach Anspruch 16, wobei das Modifizieren des ersten Schnittbereichs (CT, CT1) wenigstens eines der Folgenden aufweist: ein Bewegen des ersten Schnittbereichs (CT, CT1) entlang der ersten leitfähigen Leitung (130, 130a), ein Erweitern einer Breite des ersten Schnittbereichs (CT, CT1), und ein Duplizieren des ersten Schnittbereichs (CT, CT1), um einen zweiten Schnittbereich (CT, CT2) zu erzeugen, und ein Anordnen des zweiten Schnittbereichs (CT, CT2) entlang der ersten leitfähigen Leitung (130, 130a).
  19. Verfahren nach Anspruch 18, wobei , wenn das Modifizieren ein Bewegen des ersten Schnittbereichs (CT, CT1) umfasst, das Modifizieren des ersten Schnittbereichs (CT, CT1) ein Bewegen des ersten Schnittbereichs (CT, CT1) entlang der ersten leitfähigen Leitung (130, 130a) basierend auf einem vorbestimmten Abstand zwischen dem ersten Schnittbereich (CT, CT1) und einem des ersten und des zweiten Vorrichtungsbereichs aufweist.
  20. Verfahren nach Anspruch 16, wobei die Entwurfsregel wenigstens eines eines minimalen Abstands, welcher den ersten Schnittbereich (CT, CT1) von dem ersten und zweiten Vorrichtungsbereich trennt, eines minimalen Abstands, welcher den ersten Schnittbereich (CT, CT1) von Kontaktbereichen (150, 250), welche zwischen dem ersten und dem zweiten Vorrichtungsbereich angeordnet sind, trennt, und eines minimalen Abstands, welcher den ersten Schnittbereich (CT, CT1) von einem dritten Vorrichtungsbereich trennt, bestimmt.
  21. Verfahren nach Anspruch 16, wobei der erste Schnittbereich (CT, CT1) eine Mehrzahl von leitfähigen Leitungen (130, 130a - 130e), welche die erste leitfähige Leitung (130, 130a) aufweisen, und welche sich parallel zu einander erstrecken, schneidet, und wobei das Verfahren weiterhin vor dem Modifizieren des ersten Schnittbereichs (CT, CT1) ein Aufbrechen des ersten Schnittbereichs (CT, CT1) in eine Mehrzahl von Schnittbereichen aufweist, wobei jeder der Mehrzahl von Schnittbereichen eine jeweilige leitfähige Leitung (130, 130a - 130e) der Mehrzahl von leitfähigen Leitungen (130, 130a - 130e) schneidet.
  22. Integrierte Halbleiterschaltung (100, 200), die Folgendes aufweist: wenigstens eine erste und eine zweite Halbleitervorrichtung, welche eine FinFET-Architektur haben und in einer ersten Leitungsrichtung angeordnet sind, wobei die erste Halbleitervorrichtung wenigstens einen ersten aktiven Bereich aufweist, und die zweite Halbleitervorrichtung wenigstens einen zweiten aktiven Bereich aufweist; und eine erste leitfähige Leitung (130, 130a) enthaltend eine linke erste leitfähige Leitung (130L, 130aL) und eine rechte erste leitfähige Leitung (130R, 130aR), welche sich in der ersten Leitungsrichtung mit der linken ersten leitfähigen Leitung (130L, 130aL) über den ersten aktiven Bereich der ersten Halbleitervorrichtung und mit der rechten ersten leitfähigen Leitung (130R, 130aR) über den zweiten aktiven Bereich der zweiten Halbleitervorrichtung erstreckt; eine zweite leitfähige Leitung (130, 130b) enthaltend eine linke zweite leitfähige Leitung (130L, 130bL) und eine rechte zweite leitfähige Leitung (130R, 130bR), welche sich in der ersten Leitungsrichtung mit der linken zweiten leitfähigen Leitung (130L, 130bL) über den ersten aktiven Bereich der ersten Halbleitervorrichtung und mit der rechten zweiten leitfähigen Leitung (130R, 130bR) über den zweiten aktiven Bereich der zweiten Halbleitervorrichtung erstreckt; und einen ersten Schnittbereich (CT, CT1), welcher elektrisch die erste leitfähige Leitung (130, 130a) zwischen dem ersten und dem zweiten aktiven Bereich in die linke erste leitfähige Leitung (130L, 130aL) und die rechte erste leitfähige Leitung (130R, 130aR) schneidet; und einen zweiten Schnittbereich (CT, CT2), welcher elektrisch die zweite leitfähige Leitung (130, 130b) zwischen dem ersten und dem zweiten aktiven Bereich in die linke zweite leitfähige Leitung (130L, 130bL) und die rechte zweite leitfähige Leitung (130R, 130bR) schneidet, wobei der erste Schnittbereich (CT, CT1) und der zweite Schnittbereich (CT, CT2) wenigstens eines von unterschiedlichen Breiten und unterschiedlichen Positionen in der ersten Leitungsrichtung entlang der jeweiligen ersten und zweiten leitfähigen Leitung (130, 130a, 130b) haben, welche gewählt sind, so dass sie eine Entwurfsregel erfüllen und einen Overhead der ersten leitfähigen Leitung (130, 130a) und einen Overhead der zweiten leitfähigen Leitung (130, 130b) minimieren.
  23. Integrierte Halbleiterschaltung (100, 200) nach Anspruch 22, wobei jede der ersten Halbleitervorrichtungen eine Mehrzahl von aktiven Bereichen aufweist, welche einen NMOS-Transistor oder einen PMOS-Transistor bilden, und wobei die erste und die zweite leitfähige Leitung (130, 130a, 130b) Gateleitungen sind.
  24. Integrierte Halbleiterschaltung (100, 200) nach Anspruch 22, wobei die Entwurfsregel wenigstens eines eines minimalen Abstandes, welcher den ersten und den zweiten Schnittbereich (CT, CT1, CT2) von dem ersten und dem zweiten aktiven Bereich trennt, und eines minimalen Abstand, welcher den ersten und den zweiten Schnittbereich (CT, CT1, CT2) von Kontaktbereichen (150, 250), welche zwischen dem ersten und dem zweiten aktiven Bereich angeordnet sind, trennt, bestimmt.
  25. Computerlesbares Aufzeichnungsmedium, welches ein computerlesbares Programm speichert, das, wenn es durch einen Computer ausgeführt wird, das Verfahren zum Entwerfen der integrierten Halbleiterschaltung (100, 200) nach Anspruch 1 ausführt.
  26. Computerlesbares Aufzeichnungsmedium, welches ein computerlesbares Programm speichert, das, wenn es durch einen Computer ausgeführt wird, das Verfahren zum Entwerfen der integrierten Halbleiterschaltung (100, 200) nach Anspruch 8 ausführt.
  27. Computerlesbares Aufzeichnungsmedium, welches ein computerlesbares Programm speichert, das, wenn es durch einen Computer ausgeführt wird, das Verfahren zum Entwerfen der integrierten Halbleiterschaltung (100, 200) nach Anspruch 16 ausführt.
DE102013106383.7A 2012-06-27 2013-06-19 Integrierte Halbleiterschaltung, Verfahren zum Entwerfen derselben und Verfahren zum Herstellen derselben Active DE102013106383B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0069473 2012-06-27
KR1020120069473A KR101937851B1 (ko) 2012-06-27 2012-06-27 반도체 집적 회로, 그 설계 방법 및 제조방법
US13/800,483 US9026975B2 (en) 2012-06-27 2013-03-13 Semiconductor integrated circuit, method of designing the same, and method of fabricating the same
US13/800,483 2013-03-13

Publications (2)

Publication Number Publication Date
DE102013106383A1 DE102013106383A1 (de) 2014-01-02
DE102013106383B4 true DE102013106383B4 (de) 2022-10-20

Family

ID=49754259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013106383.7A Active DE102013106383B4 (de) 2012-06-27 2013-06-19 Integrierte Halbleiterschaltung, Verfahren zum Entwerfen derselben und Verfahren zum Herstellen derselben

Country Status (1)

Country Link
DE (1) DE102013106383B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11188703B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system, and method of forming the same
DE102019125632B4 (de) 2018-09-28 2023-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltung, system und verfahren zum ausbilden derselben
CN113688595B (zh) * 2020-05-19 2023-08-18 上海复旦微电子集团股份有限公司 系统级封装电路原理图设计方法及装置、可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080222587A1 (en) 2007-03-05 2008-09-11 Tela Innovations, Inc. Integrated Circuit Cell Library for Multiple Patterning
US20120025317A1 (en) 2010-07-30 2012-02-02 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for fabricating the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309817B1 (ko) 2010-12-20 2013-09-23 제일모직주식회사 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080222587A1 (en) 2007-03-05 2008-09-11 Tela Innovations, Inc. Integrated Circuit Cell Library for Multiple Patterning
US20120025317A1 (en) 2010-07-30 2012-02-02 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for fabricating the same

Also Published As

Publication number Publication date
DE102013106383A1 (de) 2014-01-02

Similar Documents

Publication Publication Date Title
US11281835B2 (en) Cell layout and structure
TWI587161B (zh) 半導體積體電路、其設計方法、其製造方法與電腦可讀記錄媒體
DE102013106539B4 (de) Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
US20180122793A1 (en) Memory cells including vertical nanowire transistors
KR102599048B1 (ko) 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
DE102012220822A1 (de) Finfet mit verbesserter gate-planarität
US11537773B2 (en) Systems and methods for integrated circuit layout
DE102020116555B3 (de) Integrierte schaltungsstruktur und verfahren zu deren bildung
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
US9652580B2 (en) Integrated circuit layout design system and method
DE102018108579A1 (de) Integrierte schaltung und verfahren zu deren herstellung
US20240086605A1 (en) Systems and methods for integrated circuit layout
DE102018132853A1 (de) Verfahren für einen Layout-Entwurf und basierend auf demselben hergestellte Halbleitervorrichtung
DE102013106383B4 (de) Integrierte Halbleiterschaltung, Verfahren zum Entwerfen derselben und Verfahren zum Herstellen derselben
US20220050950A1 (en) Semiconductor device including regions for reducing density gradient effect and method of forming the same
US11694012B2 (en) Multiplexer
TWI774681B (zh) 在自對準多重圖案化中用於穿孔冗餘金屬之系統及方法
US20200395938A1 (en) Multiplexer
DE102022132158A1 (de) Verfahren, system und computerprogrammprodukt zum entwerfen von integrierten schaltkreisen
US20220238442A1 (en) Semiconductor devices and methods of manufacturing thereof
DE102022109400A1 (de) Halbleiterstruktur eines zellenarray mit adaptiver schwellenspannung
DE102020114130A1 (de) Abbindungsvorrichtung
DE102019120292B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen und Entwerfen derselben
DE102021119369A1 (de) Pegelverschiebungsschaltkreis und verfahren
DE102018117704A1 (de) Lokale Zusammenschaltungsstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final