DE102013020712B4 - Techniken zum Speichern von Bits in Speicherzellen mit Hängenbleiben-auf-0-oder-1-Fehlern - Google Patents

Techniken zum Speichern von Bits in Speicherzellen mit Hängenbleiben-auf-0-oder-1-Fehlern Download PDF

Info

Publication number
DE102013020712B4
DE102013020712B4 DE102013020712.6A DE102013020712A DE102013020712B4 DE 102013020712 B4 DE102013020712 B4 DE 102013020712B4 DE 102013020712 A DE102013020712 A DE 102013020712A DE 102013020712 B4 DE102013020712 B4 DE 102013020712B4
Authority
DE
Germany
Prior art keywords
memory cells
bits
errors
stuck
data bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013020712.6A
Other languages
English (en)
Other versions
DE102013020712A1 (de
Inventor
Cyril Guyot
Zvonimir Bandic
Luiz Franca-Neto
Robert Eugeniu Mateescu
Qingbo Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sandisk Technologies Inc NDGes D Staate Us
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of DE102013020712A1 publication Critical patent/DE102013020712A1/de
Application granted granted Critical
Publication of DE102013020712B4 publication Critical patent/DE102013020712B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

Datenspeichersystem, das Folgendes umfasst:eine Speicherschaltung, die Speicherzellen umfasst; undeine Steuerschaltung, die betreibbar ist, in Ansprechen auf eine erste Schreiboperation einen ersten Satz redundanter Bits zu erzeugen, die die Bitpositionen der Speicherzellen angeben, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, falls eine erste Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein erster Schwellenwert ist, wobei während der ersten Schreiboperation erste Datenbits in den Speicherzellen gespeichert werden,wobei die Steuerschaltung betreibbar ist, in Ansprechen auf eine zweite Schreiboperation zweite Datenbits zu codieren, um erste codierte Datenbits und einen zweiten Satz redundanter Bits zu erzeugen, die eine an den zweiten Datenbits ausgeführte Transformation, um die ersten codierten Datenbits zu erzeugen, angeben, falls eine zweite Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein zweiter Schwellenwert ist, wobei die ersten codierten Datenbits während der zweiten Schreiboperation in den Speicherzellen gespeichert werden und wobei die ersten codierten Datenbits,die in denjenigen Speicherzellen gespeichert sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, den digitalen Werten der entsprechenden Hängenbleiben-auf-0-oder-1-Fehler entsprechen.

Description

  • GEBIET DER OFFENBARUNG
  • Die vorliegende Erfindung bezieht sich auf Datenspeichersysteme und insbesondere auf Techniken zum Speichern von Bits in Speicherzellen mit Hängenbleibenauf-0-oder-1-Fehlern in Datenspeichersystemen.
  • HINTERGRUND
  • Viele Datenkommunikationssysteme verwenden Fehlerkorrekturcodierer und -decodierer, um Fehler in Daten zu detektieren und zu korrigieren. Ein Datenkommunikationssystem kann z. B. Zufallsfehler korrigieren, die mit einer Rate von etwa 1 × 10-4 erzeugt werden. Um vor einer Fehlerrate von etwa 1 × 10-4 zu schützen, erzeugt ein Fehlerkorrekturcodierer codierte Bits, die etwa 10 % mehr Bits als seine Eingangsbits besitzen.
  • Ein Phasenänderungsspeicher (PCM) ist eine Klasse des nichtflüchtigen Speichers. PCM-Vorrichtungen besitzen gegenüber herkömmlichen nichtflüchtigen Flash-Speichern viele Vorteile. PCM-Vorrichtungen können jedoch eine große Anzahl von Fehlern erzeugen, die durch die Verschlechterung hervorgerufen werden. Eine PCM-Vorrichtung kann z. B. Fehler mit einer Rate von 1 × 10-2 oder größer erzeugen.
  • An den Grenzen der Lebensdauer ist die Fehlerrate in nichtflüchtigen Speichervorrichtungen durch die Verschlechterung beherrscht. Die durch die Verschlechterung verursachten Fehler enthalten die Hängenbleiben-auf-0-oder-1-Fehler, die andere Statistiken und Eigenschaften als die zufälligen Fehler besitzen, die in Datenkommunikationssystemen häufig sind.
  • Die Druckschrift US 6,839,275 B1 beschreibt ein Speichersystem mit einer Anordnung von Speicherzellen, einer Schreibschaltung, die zum Schreiben von Speicherzellen in die Anordnung von Speicherzellen konfiguriert ist, und einer Steuerschaltung. Die Steuerschaltung ist eingerichtet, um Daten zu empfangen, codierte Empfangsdaten bereitzustellen, um einem Fehlermuster in der Anordnung der Speicherzellen zu entsprechen, und die Schreibschaltung zu steuern, um die codierten Empfangsdaten in die Anordnung der Speicherzellen an einer Fehleradresse des Fehlermusters zu schreiben.
  • Die Druckschrift US 3,949,208 A beschreibt eine Vorrichtung für ein digitales Speichersystem, das eine einfache und doppelte Fehlererkennung und -korrektur sowie die Erkennung von Fehlern in den Speicherelementen durchführt, die keine Fehler in dem darin gespeicherten Datenwort erzeugen. Das Datenwort wird in einem speziellen Hamming SEC/DED-Code kodiert und die Vorrichtung erzeugt Syndrome und Byte-Paritätsbits, welche analysiert werden, um sowohl das Vorhandensein als auch die Art der Fehler und Störungen zu erkennen. Eine fehlerhafte Korrektur von Fehlern wird durch ein paralleles Korrekturverfahren vermieden.
  • KURZZUSAMMENFASSUNG
  • Eine Aufgabe der Erfindung mag darin gesehen werden, Datenspeichersysteme sowie ein Verfahren für Datenspeichersysteme bereitzustellen, bei denen eine Steuerschaltung redundante Bits für Datenbits erzeugt, um vor Fehlern zu schützen, die durch Hängenbleiben- auf-0-oder-1-Fehler bei der Speicherung von Datenbits in Speicherzellen verursacht werden.
  • Demgemäß werden zur Lösung dieser Aufgabe Datenspeichersysteme sowie ein Verfahren gemäß den unabhängigen Ansprüchen bereitgestellt. Bevorzugte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Verschiedene Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden bei Betrachtung der folgenden ausführlichen Beschreibung und der beigefügten Zeichnungen offensichtlich.
  • Figurenliste
    • 1 veranschaulicht ein Beispiel eines Datenspeichersystems gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 2 ist ein Ablaufplan, der Beispiele der Operationen zum Auswählen einer Codierungstechnik veranschaulicht, um sie auf die für die Speicherung in den Speicherzellen einer Speicherschaltung vorgesehenen Datenbits anzuwenden, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 3 veranschaulicht Beispiele der Operationen, die ausgeführt werden können, um die Bitfehlerrate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen gemäß einer Ausführungsform der vorliegenden Erfindung zu bestimmen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Gemäß einigen hier beschriebenen Ausführungsformen werden Datenbits für die Speicherung in den Speicherzellen einer Speicherschaltung während einer Schreiboperation bereitgestellt. Eine Steuerschaltung erzeugt redundante Bits für die Datenbits, um vor Fehlern zu schützen, die durch die Hängenbleiben-auf-0- oder-1-Fehler in den Speicherzellen verursacht werden. Die Datenbits oder die codierten Bits werden in den Speicherzellen gespeichert. Nachdem die Bits während einer Leseoperation aus den Speicherzellen gelesen worden sind, verwendet eine Steuerschaltung die redundanten Bits, um die Fehler, die durch die Hängenbleiben-auf-0-oder-1-Fehler verursacht werden, in den aus den Speicherzellen gelesenen Bits zu korrigieren. Die Speicherschaltung kann z. B. eine Phasenänderungs-Speicherschaltung (die z. B. Chalkogenidglas verwendet) oder irgendein anderer Typ der Speicherschaltung, der Hängenbleiben-auf-0-oder-1-Fehler aufweist, sein. Die hier beschriebenen Datenbits können z. B. vom Anwender erzeugte Bits, Bits, die Softwarecode repräsentieren, und irgendwelche anderen digitalen Werte enthalten.
  • Eine Speicherzelle, die einen Hängenbleiben-auf-0-oder-1-Fehler aufweist, ist eine Speicherzelle, die nur einen einzigen digitalen Wert speichern kann. Eine Speicherzelle, die einen Wert des Hängenbleiben-auf-0- oder-1-Fehlers von 1 besitzt, kann nur einen logisch hohen digitalen Wert speichern, während eine Speicherzelle, die einen Wert des Hängenbleiben-auf-0- oder-1-Fehlers von 0 besitzt, nur einen logisch tiefen digitalen Wert speichern kann. Folglich kann aus einer Speicherzelle, die einen Wert des Hängenbleiben-auf-0- oder-1-Fehlers von 1 besitzt (d. h. Hängenbleiben auf 1), nur ein logisch hoher digitaler Wert gelesen werden, während aus einer Speicherzelle, die einen Wert des Hängenbleiben-auf-0-oder-1-Fehlers von 0 besitzt (d. h. Hängenbleiben auf 0), nur ein logisch tiefer digitaler Wert gelesen werden kann. Speicherzellen, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, besitzen im Allgemeinen Werte des Hängenbleiben-auf-0-oder-1-Fehlers, die mit der Zeit stabil sind.
    Falls einige der Speicherzellen in der Speicherschaltung Hängenbleiben-auf-0-oder-1-Fehler aufweisen, werden die digitalen Werte der Hängenbleiben-auf-0-oder-1-Fehler und die Bitpositionen der Speicherzellen, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, bestimmt, bevor die Datenbits oder die codierten Datenbits in den Speicherzellen gespeichert werden. Die Steuerschaltung erzeugt die redundanten Bits unter Verwendung der digitalen Werte und der Bitpositionen dieser vorher bestimmten Hängenbleiben-auf-0-oder-1-Fehler. Die Datenbits oder die codierten Datenbits werden in den Speicherzellen der Speicherschaltung gespeichert. Die redundanten Bits können in derselben Speicherschaltung oder in einer anderen Speicherschaltung gespeichert werden.
  • Anschließend werden die Bits während einer Leseoperation aus den Speicherzellen gelesen und einer Steuerschaltung bereitgestellt, wobei die redundanten Bits aus dem Speicher abgerufen und der Steuerschaltung bereitgestellt werden. Die Steuerschaltung korrigiert die Fehler, die durch die vorher bestimmten Hängenbleiben-auf-0-oder-1-Fehler verursacht werden, in den aus den Speicherzellen gelesenen Bits unter Verwendung der redundanten Bits. Die Steuerschaltung bewirkt, dass die aus den Speicherzellen gelesenen Bits ohne die Fehler sind, die durch die vorher bestimmten Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen verursacht werden.
  • Die hier beschriebenen Techniken sind auf Mehrebenen-Speicherzellen direkt anwendbar. Mehrebenen-Speicherzellen können mehr als ein Bit pro Speicherzelle speichern. Wenn z. B. eine Speicherzelle 2 Bits hält und hängenbleibt, dann sind die Werte dieser zwei Bit fest, wobei sie als zwei getrennte Orte des Hängenbleiben-auf-0-oder-1-Fehlers behandelt werden können. Weil der Ort eines der Hängenbleiben-auf-0- oder-1-Fehler bekannt ist, ist der Ort des anderen Hängenbleiben-auf-0-oder-1-Fehlers außerdem bekannt. Im Ergebnis können für die gleiche Fehlerrate des Hängenbleiben-auf-0-oder-1-Fehlers weniger redundante Bits für die Mehrebenen-Speicherzellen als die redundanten Bits, die für Einebenen-Speicherzellen erzeugt werden, erzeugt werden. Eine Einebenen-Speicherzelle speichert nur ein Bit pro Speicherzelle. Die Anzahl der redundanten Bits kann z. B. um einen Faktor, der gleich der Anzahl der Bits pro Speicherzelle ist, kleiner sein.
  • 1 veranschaulicht ein Beispiel eines Datenspeichersystems 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Datenspeichersystem 100 enthält eine Steuerschaltung 101, eine Speicherschaltung 102 und eine Speicherschaltung 103. Die Steuerschaltung 101 kann z. B. eine Speicher-Controller-Schaltung, eine Prozessorschaltung oder irgendein anderer Typ der Steuerschaltung sein. Die Steuerschaltung 101 erzeugt redundante Bits für das Schützen vor Fehlern, die durch die Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen verursacht werden, und decodiert die aus den Speicherzellen gelesenen Bits unter Verwendung der redundanten Bits. Die Bits werden in einer oder beiden der Speicherschaltungen 102-103 gespeichert. Die Steuerschaltung 101 kann den Speicherschaltungen 102-103 Bits bereitstellen und Bits von den Speicherschaltungen 102-103 empfangen. Die Bits werden zwischen der Steuerschaltung 101 und den Speicherschaltungen 102-103 durch einen oder mehrere Busse auf dem Chip oder einen oder mehrere externe Busse oder durch andere Typen der Signalleitungen übertragen. Die Steuerschaltung 101, die Speicherschaltung 102 und die Speicherschaltung 103 können sich in derselben integrierten Schaltung oder in getrennten integrierten Schaltungen befinden. Folglich kann das System 100 eine einzige integrierte Schaltungsvorrichtung sein, die die Schaltungen 101-103 enthält. Alternativ kann das System 100 drei getrennte integrierte Schaltungsvorrichtungen 101-103 enthalten.
  • 2 ist ein Ablaufplan, der Beispiele der Operationen zum Auswählen einer Codierungstechnik veranschaulicht, um sie auf die für die Speicherung in den Speicherzellen einer Speicherschaltung vorgesehenen Datenbits anzuwenden, gemäß einer Ausführungsform der vorliegenden Erfindung. Die Operationen nach 2 können z. B. durch die Steuerschaltung 101 oder eine Steuerschaltung in einer der Speicherschaltungen 102-103 ausgeführt werden. In einigen Ausführungsformen können die Operationen nach 2 auf eine Teilmenge der Speicherzellen in einer Speicherschaltung angewendet werden, wie z. B. eine Seite der Speicherzellen oder eine Bank der Speicherzellen.
  • Anfangs besitzen die Speicherzellen in der Speicherschaltung keine Hängenbleiben-auf-0-oder-1-Fehler, wobei die Steuerschaltung die Schreiboperationen in Übereinstimmung mit der Operation 201 ausführt. Vor der Operation 201 empfängt die Steuerschaltung die Datenbits, die für die Speicherung in den Speicherzellen der Speicherschaltung während einer Schreiboperation vorgesehen sind. In der Operation 201 bestimmt die Steuerschaltung, dass die redundanten Bits, um vor den Hängenbleiben-auf-0-oder-1-Fehlern in den Speicherzellen zu schützen, nicht erzeugt werden müssen, weil die Speicherzellen noch keine Hängenbleiben-auf-0-oder-1-Fehler entwickelt haben. Die Datenbits werden in den Speicherzellen der Speicherschaltung während der Schreiboperation gespeichert. Eine Leseverifikation der in die Speicherzellen geschriebenen Bits kann nach der Schreiboperation ausgeführt werden, um zu verifizieren, dass die genauen Werte der Datenbits in den Speicherzellen gespeichert worden sind. Nach der Operation 201 kann die Steuerschaltung ein oder mehrere Leseoperationen der während der Operation 201 in den Speicherzellen gespeicherten Bits ausführen. Während der Leseoperationen in den Speicherzellen decodiert die Steuerschaltung die redundanten Bits, die für den Zweck des Korrigierens der Fehler erzeugt werden, die durch die Hängenbleiben-auf-0-oder-1-Fehler verursacht werden, nicht.
  • Die Steuerschaltung kann irgendeine Anzahl von Schreiboperationen in Übereinstimmung mit der Operation 201 ausführen, bevor sie zur Operation 202 geht, um die Bitfehlerrate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen zu beurteilen. In der Entscheidungsoperation 202 bestimmt die Steuerschaltung, ob die Bitfehlerrate (BER) der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen der Speicherschaltung größer als 0 ist. Die BER der Hängenbleiben-auf-0-oder-1-Fehler in einem Satz von Speicherzellen ist gleich s/k, wobei s die Anzahl der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen ist, während k die maximale Anzahl von Bits ist, die in den Speicherzellen gespeichert werden kann. Wenn in der Operation 202 die BER der Hängenbleiben-auf-0-oder-1-Fehler in dem Speicherzellen 0 ist, dann führt die Steuerschaltung weiterhin die Schreiboperationen in die Speicherzellen der Speicherschaltung aus, wie oben bezüglich der Operation 201 beschrieben worden ist. Wenn in der Operation 202 die BER der Hängenbleiben- auf-0-oder-1-Fehler in den Speicherzellen größer als 0 ist, dann erzeugt die Steuerschaltung während der Schreiboperationen in Übereinstimmung mit der Operation 203 redundante Bits.
  • 3 veranschaulicht Beispiele der Operationen, die ausgeführt werden können, um die Bitfehlerrate (BER) der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen zu bestimmen, gemäß einer Ausführungsform der vorliegenden Erfindung. Die Steuerschaltung kann die BER der Hängenbleiben-auf-0- oder-1-Fehler in den Speicherzellen z. B. durch das Ausführen der Operationen nach 3 bestimmen. In der Operation 301 schreibt die Steuerschaltung einen ersten Satz der Testbits (z. B. alles Werte von Null) in die Speicherzellen. In der Operation 302 führt die Steuerschaltung eine Leseverifikationsoperation durch das Analysieren der aus den Speicherzellen gelesenen Bits aus, um zu bestimmen, ob die Speicherzellen den ersten Satz der Testbits genau gespeichert haben. Falls die Steuerschaltung in der Operation 302 bestimmt, dass irgendwelche aus den Speicherzellen gelesenen Bits den entsprechenden Testbits des in die Speicherzellen geschriebenen ersten Satzes der Testbits nicht entsprechen, werden die Speicherzellen in den entsprechenden Bitpositionen in der Operation 303 als Hängenbleiben-auf-0-oder-1-Fehler aufweisend markiert.
  • Die Steuerschaltung invertiert dann in der Operation 304 den ersten Satz der Testbits, um einen zweiten Satz der Testbits (z. B. alles Werte von Eins) zu erzeugen. Dann schreibt die Steuerschaltung in der Operation 305 den zweiten Satz der Testbits in die Speicherzellen. In der Operation 306 führt die Steuerschaltung eine Leseverifikationsoperation durch das Analysieren der aus den Speicherzellen gelesenen Bits aus, um zu bestimmen, ob die Speicherzellen den zweiten Satz der Testbits genau gespeichert haben. Falls die Steuerschaltung in der Operation 306 bestimmt, dass irgendwelche der aus den Speicherzellen gelesenen Bits den entsprechenden Testbits des in die Speicherzellen geschriebenen zweiten Satzes der Testbits nicht entsprechen, werden in der Operation 307 die Speicherzellen in den entsprechenden Bitpositionen als Hängenbleiben-auf-0-oder-1-Fehler aufweisend markiert.
  • Die Steuerschaltung speichert die Bitpositionen der Speicherzellen, die in den Operationen 303 und 307 als Hängenbleiben-auf-0-oder-1-Fehler aufweisend identifiziert worden sind, und die digitalen Werte dieser Hängenbleiben-auf-0-oder-1-Fehler. In der Operation 308 entscheidet die Steuerschaltung, ob die Operationen 301-307 zu wiederholen sind, um die Bitpositionen der Speicherzellen, die die Hängenbleiben-auf-0-oder-1-Fehler besitzen, und die digitalen Werte dieser Hängenbleiben-auf-0-oder-1-Fehler zu bestätigen. Die Steuerschaltung kann die Operationen 301-307 ein-, zwei oder mehrmals wiederholen, um die Bitpositionen und die digitalen Werte der Hängenbleiben-auf-0-oder-1-Fehler zu bestätigen. Falls die Steuerschaltung entscheidet, die Operationen 301-307 nicht zu wiederholen, sind die Operationen nach 3 abgeschlossen.
  • In 2 empfängt die Steuerschaltung die Datenbits, die für die Speicherung in den Speicherzellen der Speicherschaltung während jeder Schreiboperation vorgesehen sind, vor der Operation 203. In der Operation 203 erzeugt die Steuerschaltung in Ansprechen auf eine Schreiboperation einen ersten Satz redundanter Bits, die die Bitpositionen jeder der Speicherzellen angeben, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen. In der Operation 203 erzeugt die Steuerschaltung außerdem einen zweiten Satz redundanter Bits, die angeben, welche der Datenbits, die in den Speicherzellen, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, gespeichert werden sollen, die gleichen digitalen Werte wie ihre entsprechenden Hängenbleiben- auf-0-oder-1-Fehler besitzen, und welche der Datenbits, die in den Speicherzellen, die Hängenbleiben-auf-0- oder-1-Fehler aufweisen, gespeichert werden sollen, andere Werte als ihre entsprechenden Hängenbleiben-auf-0-oder-1-Fehler besitzen. Die redundanten Bits können z. B. durch einen Codierer in der Steuerschaltung erzeugt werden.
  • Beispiele der Techniken, die durch die Steuerschaltung in der Operation 203 verwendet werden können, um den ersten und den zweiten Satz der redundanten Bits zu erzeugen, sind in und bezüglich 2 der US-Patentanmeldung Nummer 13/712.929 , eingereicht am 12. Dezember 2012, gezeigt bzw. beschrieben, die in ihrer Gesamtheit durch Literaturhinweis hier eingefügt ist. Die in dieser Patentanmeldung beschriebenen Techniken verwenden ein kombinatorisches Zahlensystem. In der Operation 203 können jedoch andere Techniken zum Erzeugen der redundanten Bits verwendet werden.
  • Der erste und der zweite Satz der redundanten Bits, die in der Operation 203 erzeugt werden, sind den Datenbits zugeordnet, die für die Speicherung in den Speicherzellen vorgesehen sind. Die Steuerschaltung stellt den ersten und den zweiten Satz der redundanten Bit für die Speicherung im Speicher während der Schreiboperation bereit. Die Datenbits werden während der Schreiboperation in den Speicherzellen der Speicherschaltung gespeichert.
  • Während der Leseoperationen, um die in diesen Speicherzellen gespeicherten Datenbits abzurufen, werden die Datenbits aus den Speicherzellen gelesen und der Steuerschaltung bereitgestellt. Der erste und der zweite Satz der redundanten Bits werden außerdem aus dem Speicher abgerufen und der Steuerschaltung bereitgestellt. Die Steuerschaltung decodiert die aus den Speicherzellen gelesenen Datenbits unter Verwendung des ersten und des zweiten Satzes der redundanten Bits, um die Fehler in den Datenbits zu korrigieren, die durch die Hängenbleiben-auf-0-oder-1-Fehler verursacht worden sind, die vor der Schreiboperation identifiziert worden sind, wie z. B. unter Bezugnahme auf die 3-4 der US-Patentanmeldung 13/712.929 beschrieben ist, auf die oben verwiesen worden ist. Die Steuerschaltung bestimmt die Bitpositionen der Speicherzellen, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, basierend auf dem ersten Satz der redundanten Bits. Die Steuerschaltung bestimmt basierend auf den digitalen Werten des zweiten Satzes der redundanten Bits und den Bitpositionen der Speicherzellen, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, welche der aus den Speicherzellen gelesenen Datenbits zu invertieren sind, um die Fehler in den Datenbits zu korrigieren, die durch die Hängenbleiben- auf-0-oder-1-Fehler verursacht worden sind. Die Steuerschaltung kann die Fehler in den aus den Speicherzellen gelesenen Datenbits z. B. unter Verwendung eines Decodierers korrigieren.
  • Die Steuerschaltung kann irgendeine Anzahl von Schreiboperationen in Übereinstimmung mit der Operation 203 ausführen, bevor sie zur Operation 204 geht, um die BER der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen erneut zu beurteilen. Die Steuerschaltung beurteilt die BER der Hängenbleiben- auf-0-oder-1-Fehler in den Speicherzellen in der Entscheidungsoperation 204. Die Steuerschaltung bestimmt in der Operation 204, ob die Speicherzellen irgendwelche neue Hängenbleiben-auf-0-oder-1-Fehler besitzen. Die Steuerschaltung kann durch das Ausführen der Operationen nach 3, wie oben beschrieben worden ist, bestimmen, ob die Speicherzellen irgendwelchen neuen Hängenbleiben-auf-0-oder-1-Fehler aufweisen. In einer Ausführungsform wird bestimmt, dass jede der Speicherzellen, die die Testbits nicht genau speichern, den Hängenbleiben-auf-0-oder-1-Fehler aufweist.
  • In der Entscheidungsoperation 204 bestimmt die Steuerschaltung, ob die BER der Hängenbleiben-auf-0- oder-1-Fehler in den Speicherzellen größer als ein Schwellenwert Y ist. Y ist eine Zahl, die größer als 0 ist. Wenn in der Operation 204 die BER der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen kleiner als oder gleich Y ist, dann erzeugt die Steuerschaltung in der Operation 203 redundante Bits in Ansprechen auf die nächste Schreiboperation basierend auf den zuletzt identifizierten Hängenbleiben-auf-0- oder-1-Fehlern.
  • Wenn die BER der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen in der Operation 204 größer als Y ist, dann erzeugt die Steuerschaltung die codierten Datenbits und die redundanten Bits in Ansprechen auf die nächste Schreiboperation in Übereinstimmung mit der Operation 205. Vor der Operation 205 empfängt die Steuerschaltung die Datenbits, die für die Speicherung in den Speicherzellen der Speicherschaltung in Ansprechen auf eine Schreiboperation vorgesehen sind. Jedes der Datenbits ist für die Speicherung in einer entsprechenden der Speicherzellen vorgesehen. In der Operation 205 codiert die Steuerschaltung die Datenbits, um codierte Datenbits zu erzeugen, die an die entsprechenden Speicherzellen, die Hängenbleiben- auf-0-oder-1-Fehler aufweisen, die in der Operation 204 identifiziert worden sind, angepasst sind. Die Steuerschaltung invertiert jedes der Datenbits, das einen digitalen Wert besitzt, der dem digitalen Wert eines entsprechenden der Hängenbleiben-auf-0-oder-1-Fehler nicht entspricht, um ein entsprechendes der codierten Datenbits zu erzeugen.
  • In der Operation 205 erzeugt die Steuerschaltung außerdem redundante Bits, die die Transformation angeben, die an den Datenbits ausgeführt worden ist, um die codierten Datenbits zu erzeugen. Die redundanten Bits geben die digitalen Werte der Datenbits an, die durch die Steuerschaltung invertiert worden sind, um die codierten Datenbits zu erzeugen. In einer Ausführungsform geben die redundanten Bits an, ob jedes der codierten Datenbits, das in einer Speicherzelle gespeichert ist, die einen Hängenbleiben-auf-0-oder-1-Fehler aufweist, bezüglich eines entsprechenden der Datenbits invertiert oder nicht invertiert worden ist. Die redundanten Bits geben an, welche digitalen Werte der codierten Datenbits, die in den Speicherzellen gespeichert worden sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, zu invertieren sind, um die Datenbits während der Decodierung zu regenerieren.
  • Beispiele der Techniken, die durch die Steuerschaltung in der Operation 205 verwendet werden können, um die codierten Datenbits und die redundanten Bit zu erzeugen, sind in den und bezüglich der 10A-15 der US-Patentanmeldungen Nummer 13/649.007 und 13/649.072 , eingereicht am 10. Oktober 2012, gezeigt bzw. beschrieben, die in ihren Gesamtheiten durch Literaturhinweis hier eingefügt sind.
  • In einer beispielhaften Ausführungsform der Operation 205 erzeugt die Steuerschaltung einen ersten Satz redundanter Bits, die die Bitpositionen der Hängenbleiben-auf-0-oder-1-Fehler angeben, die in der Operation 204 in den Speicherzellen identifiziert worden sind, und einen zweiten Satz redundanter Bits, die angeben, ob jedes der in einer Speicherzelle, die einen Hängenbleiben-auf-0-oder-1-Fehler aufweist, gespeicherten codierten Datenbits bezüglich eines entsprechenden Datenbits invertiert oder nicht invertiert worden ist, wie z. B. bezüglich 11B der US-Patentanmeldungen 13/649.007 und 13/649.072 beschrieben ist.
  • Gemäß einer weiteren beispielhaften Ausführungsform der Operation 205 erzeugt die Steuerschaltung die codierten Datenbits durch das Invertieren der Datenbits in Bereichen, wie z. B. bezüglich der 11C-11D der US-Patentanmeldungen 13/649.007 und 13/649.072 beschrieben ist. In dieser Ausführungsform geben die redundanten Bits die ausgewählte Bitstelle der Bitpositionen an, die verwendet wird, um die Bereiche zu erzeugen, in denen die Datenbits invertiert oder nicht invertiert werden, um die codierten Datenbits zu erzeugen.
  • Gemäß einer noch weiteren beispielhaften Ausführungsform der Operation 205 codiert die Steuerschaltung die Datenbits unter Verwendung eines Algorithmus eines binären Baumes, um codierte Datenbits zu erzeugen, die an die Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen angepasst sind, wie z. B. bezüglich der 12A-12C und 13 der US-Patentanmeldungen 13/649.007 und 13/649.072 beschrieben ist. In dieser Ausführungsform geben die redundanten Bits die Struktur eines binären Baumes einschließlich der Blätter und der Knoten des binären Baumes an. Die redundanten Bits geben außerdem an, ob die durch jedes Blatt des binären Baumes dargestellten Datenbits invertiert oder nicht invertiert worden sind, um die entsprechenden der codierten Datenbits zu erzeugen.
  • Gemäß einer noch weiteren beispielhaften Ausführungsform der Operation 205 codiert die Steuerschaltung die Datenbits durch das Teilen der Datenbits in zwei Hälften und das Austauschen der Datenbits zwischen den zwei Hälften, um die gleiche Anzahl der Hängenbleiben-auf-0-oder-1-Fehler in jeder Hälfte zu erreichen, wie z. B. bezüglich der 14A-14C und 15 der US-Patentanmeldungen 13/649.007 und 13/649.072 beschrieben ist. Jede der Hälften der Datenbits kann in zwei gleiche Viertel der Datenbits unterteilt werden, um vier Viertel zu erzeugen, von denen jedes die gleiche Anzahl der Datenbits besitzt. Der Prozess des Austauschens der Datenbits wird dann für jeden Satz aus zwei der Viertel, jeden Satz der zwei der acht Unterteilungen usw. wiederholt, bis jede der kleinsten Unterteilungen der Datenbits genau einen Hängenbleiben-auf-0-oder-1-Fehler in ihren entsprechenden Speicherzellen besitzt. In dieser Ausführungsform können die redundanten Bits die Bitpositionen der Hängenbleiben-auf-0-oder-1-Fehler angeben und angeben, jedes der codierten Datenbits, das in einer Speicherzelle gespeichert werden soll, die einen Hängenbleiben-auf-0-oder-1-Fehler aufweist, bezüglich eines entsprechenden der Datenbits invertiert oder nicht invertiert worden ist.
  • Die in der Operation 205 erzeugten redundanten Bits sind den codierten Datenbits zugeordnet. Die Steuerschaltung stellt die redundanten Bits für die Speicherung im Speicher während der Schreiboperation bereit. Die in der Operation 205 erzeugten codierten Datenbits werden anstelle der Datenbits während der Schreiboperation in den Speicherzellen der Speicherschaltung gespeichert.
  • Während der Leseoperationen, um die in der Operation 205 erzeugten codierten Datenbits abzurufen, werden die redundanten Bits außerdem von dem Speicher abgerufen und der Steuerschaltung bereitgestellt. Die Steuerschaltung decodiert die aus den Speicherzellen gelesenen codierten Datenbits unter Verwendung der redundanten Bits, um die Datenbits zu regenerieren. Die regenerierten Datenbits enthalten keine Fehler, die durch die vor der vorangehenden Schreiboperation identifizierten Hängenbleiben-auf-0-oder-1-Fehler verursacht werden.
  • Die Steuerschaltung kann irgendeine Anzahl von Schreiboperationen in Übereinstimmung mit der Operation 205 ausführen, bevor sie zur Operation 206 geht, um die Bitfehlerrate (BER) der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen erneut zu beurteilen. Die Steuerschaltung beurteilt in der Entscheidungsoperation 206 abermals die BER der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen. Die Steuerschaltung bestimmt in der Operation 206, ob die Speicherzellen irgendwelche neuen Hängenbleiben-auf-0-oder-1-Fehler aufweisen, z. B. durch das Ausführen der Operationen nach 3, wie oben beschrieben worden ist. In der Entscheidungsoperation 206 bestimmt die Steuerschaltung, ob die BER der Hängenbleiben-auf-0- oder-1-Fehler in den Speicherzellen größer als ein Schwellenwert Z ist. Z ist eine Zahl, die größer als Y ist. Wenn in der Operation 206 die BER der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen kleiner als oder gleich Z ist, dann führt die Steuerschaltung während der nächsten Schreiboperation die Operation 205 basierend auf den zuletzt identifizierten Hängenbleiben-auf-0-oder-1-Fehlern aus.
  • Wenn in der Operation 206 die BER der Hängenbleiben- auf-0-oder-1-Fehler in den Speicherzellen größer als Z ist, dann erzeugt die Steuerschaltung in Ansprechen auf die nächste Schreiboperation codierte Datenbits und redundante Bits in Übereinstimmung mit der Operation 207. Vor der Operation 207 empfängt die Steuerschaltung die Datenbits, die für die Speicherung in den Speicherzellen der Speicherschaltung vorgesehen sind, in Ansprechen auf eine Schreiboperation. In der Operation 207 codiert die Steuerschaltung die Datenbits, um die codierten Datenbits zu erzeugen, die an die Speicherzellen angepasst sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen. Die Steuerschaltung verursacht, dass die codierten Datenbits den digitalen Werten der entsprechenden der Hängenbleiben-auf-0-oder-1-Fehler entsprechen. Die Steuerschaltung bewirkt, dass die codierten Datenbits, die in den Speicherzellen gespeichert werden sollen, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, den digitalen Werten der entsprechenden der Hängenbleiben- auf-0-oder-1-Fehler entsprechen.
  • In der Operation 207 erzeugt die Steuerschaltung außerdem redundante Bits. Die redundanten Bits, die in der Operation 207 erzeugt werden, geben an, welche der codierten Datenbits bezüglich der entsprechenden der Datenbits invertiert worden sind. Als solche geben die in der Operation 207 erzeugten redundanten Bits an, welche der codierten Datenbits zu invertieren sind, um die Datenbits zu regenerieren. Die Steuerschaltung erzeugt in der Operation 207 keine redundanten Bits, die die Bitpositionen der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen angeben.
  • Die in der Operation 207 erzeugten redundanten Bits sind den codierten Datenbits zugeordnet. Die Steuerschaltung stellt die redundanten Bits für die Speicherung im Speicher während der Schreiboperation bereit. Die in der Operation 207 erzeugten codierten Datenbits werden anstelle der Datenbits während der Schreiboperation in den Speicherzellen der Speicherschaltung gespeichert.
  • Während jeder Leseoperation, um die in der Operation 207 erzeugten und in den Speicherzellen gespeicherten codierten Datenbits abzurufen, werden die codierten Datenbits aus den Speicherzellen gelesen und der Steuerschaltung bereitgestellt. Außerdem werden die in der Operation 207 erzeugten redundanten Bits aus dem Speicher abgerufen und der Steuerschaltung bereitgestellt.
  • In Ansprechen auf jede Leseoperation, um die in der Operation 207 erzeugten Datenbits abzurufen, bestimmt die Steuerschaltung die Bitpositionen der Speicherzellen, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen. Um die Bitpositionen der Speicherzellen, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, zu identifizieren, kann die Steuerschaltung z. B. die Operationen nach 3 ausführen, wie oben beschrieben worden ist. Die Steuerschaltung schreibt einen ersten Satz der Testbits (z. B. alles Werte von Null) in die Speicherzellen und führt dann eine Leseverifikationsoperation aus, um zu bestimmen, ob die Speicherzellen den ersten Satz der Testbits genau gespeichert haben. Die Steuerschaltung invertiert dann den ersten Satz der Testbits, um einen zweiten Satz der Testbits zu erzeugen, schreibt den zweiten Satz der Testbits in die Speicherzellen und führt dann eine Leseverifikationsoperation aus, um zu bestimmen, ob die Speicherzellen den zweiten Satz der Testbits genau gespeichert haben. Es wird bestimmt, dass alle Speicherzellen, die den ersten Satz der Testbits oder den zweiten Satz der Testbits nicht genau speichern, Hängenbleiben-auf-0-oder-1-Fehler aufweisen. Die Steuerschaltung kann diese Operationen einmal oder mehrmals ausführen, um die Bitpositionen der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen zu bestimmen.
  • Die Steuerschaltung decodiert die aus den Speicherzellen gelesenen codierten Datenbits unter Verwendung der redundanten Bits und der Bitpositionen der Speicherzellen, von denen bestimmt worden ist, dass sie Hängenbleiben-auf-0-oder-1-Fehler aufweisen, um die Datenbits zu regenerieren. Die erzeugten Datenbits enthalten keine durch die Hängenbleiben-auf-0-oder-1-Fehler verursachten Fehler.
  • Wie die durch die Steuerschaltung ausgeführten Schreiboperationen von der Operation 201 zur Operation 203 zur Operation 205 und dann zur Operation 207 fortschreiten, nimmt die Lebensdauer des Datenspeichersystems zu, weil das Datenspeichersystem bei größeren Bitfehlerraten der Hängenbleiben-auf-0- oder-1-Fehler genaue Werte in die Speicherschaltung schreiben und aus der Speicherschaltung lesen kann.
  • Wie jedoch die durch die Steuerschaltung ausgeführten Schreiboperationen von der Operation 201 zur Operation 203 zur Operation 205 und dann zur Operation 207 fortschreiten, nimmt die Leistung des Datenspeichersystems ab. Es werden mehr Lese- und Schreiboperationen verwendet, um einen Satz von Bits in die Speicherschaltung zu schreiben und dann aus der Speicherschaltung zu lesen, wobei im Ergebnis die Zeitdauer, um die Lese- und Schreiboperationen auszuführen, zunimmt.
  • Die Ausführungsformen der vorliegenden Erfindung können z. B. unter Verwendung eines oder einer Kombination aus Hardware, Software und einem computerlesbaren Medium, das Programmanweisungen enthält, implementiert sein. Die Ausführungsformen der vorliegenden Erfindung können als Programmcode verkörpert sein, der in einem nichtflüchtigen computerlesbaren Medium gespeichert ist, das in einem Computer ausgeführt werden kann. Die durch die Ausführungsformen der vorliegenden Erfindung und die Ergebnisse der vorliegenden Erfindung implementierte Software kann in einem computerlesbaren Medium gespeichert sein, wie z. B. einem Halbleiterspeicher, einem Phasenänderungsspeicher, einem Festplattenlaufwerk, einer Kompaktplatte (CD), einer digitalen Videoplatte (DVD) oder anderen Medien. Die Ergebnisse der vorliegenden Erfindung können für verschiedene Zwecke verwendet werden, wie z. B. durch einen Prozessor ausgeführt oder verarbeitet werden, einem Anwender angezeigt werden, in einem Signal über ein Netz übertragen werden usw. Die Ausführungsformen der vorliegenden Erfindung können außerdem als eine computerlesbare Programmcodeeinheit verkörpert sein, die in einem nichtflüchtigen computerlesbaren Medium gespeichert ist, um eine Anzahl von Computersystemen, die über ein Netz verbunden sind, zu veranlassen, die verteilte Verarbeitung durchzuführen.
  • Die vorhergehende Beschreibung der beispielhaften Ausführungsformen der vorliegenden Erfindung ist für die Zwecke der Veranschaulichung und Beschreibung vorgelegt worden. Die vorhergehende Beschreibung ist nicht vorgesehen, erschöpfend zu sein oder die vorliegende Erfindung auf die hier offenbarten Beispiele einzuschränken. In einigen Fällen können Merkmale der vorliegenden Erfindung ohne eine entsprechende Verwendung anderer Merkmale, wie sie dargelegt worden sind, verwendet werden. Viele Modifikationen, Ersetzungen und Variationen sind angesichts der obigen Lehren möglich, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (21)

  1. Datenspeichersystem, das Folgendes umfasst: eine Speicherschaltung, die Speicherzellen umfasst; und eine Steuerschaltung, die betreibbar ist, in Ansprechen auf eine erste Schreiboperation einen ersten Satz redundanter Bits zu erzeugen, die die Bitpositionen der Speicherzellen angeben, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, falls eine erste Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein erster Schwellenwert ist, wobei während der ersten Schreiboperation erste Datenbits in den Speicherzellen gespeichert werden, wobei die Steuerschaltung betreibbar ist, in Ansprechen auf eine zweite Schreiboperation zweite Datenbits zu codieren, um erste codierte Datenbits und einen zweiten Satz redundanter Bits zu erzeugen, die eine an den zweiten Datenbits ausgeführte Transformation, um die ersten codierten Datenbits zu erzeugen, angeben, falls eine zweite Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein zweiter Schwellenwert ist, wobei die ersten codierten Datenbits während der zweiten Schreiboperation in den Speicherzellen gespeichert werden und wobei die ersten codierten Datenbits, die in denjenigen Speicherzellen gespeichert sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, den digitalen Werten der entsprechenden Hängenbleiben-auf-0-oder-1-Fehler entsprechen.
  2. Datenspeichersystem nach Anspruch 1, wobei die Steuerschaltung betreibbar ist, in Ansprechen auf die erste Schreiboperation einen dritten Satz redundanter Bits zu erzeugen, die angeben, welche der ersten Datenbits, die in denjenigen Speicherzellen gespeichert sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, den digitalen Werten der entsprechenden Hängenbleiben- auf-0-oder-1-Fehler entsprechen.
  3. Datenspeichersystem nach Anspruch 2, wobei die Steuerschaltung betreibbar ist, in Ansprechen auf eine dritte Schreiboperation dritte Datenbits zu codieren, um zweite codierte Datenbits und einen vierten Satz redundanter Bits zu erzeugen, die angeben, welche der zweiten codierten Datenbits bezüglich der entsprechenden dritten Datenbits invertiert worden sind, falls eine dritte Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein dritter Schwellenwert ist, wobei die zweiten codierten Datenbits während der dritten Schreiboperation in den Speicherzellen gespeichert werden und wobei die zweiten codierten Datenbits, die in denjenigen Speicherzellen gespeichert sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, den digitalen Werten der entsprechenden Hängenbleiben- auf-0-oder-1-Fehler entsprechen.
  4. Datenspeichersystem nach Anspruch 1, wobei die Steuerschaltung in Ansprechen auf eine dritte Schreiboperation keine redundanten Bits erzeugt, um vor Fehlern zu schützen, die durch die Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen verursacht werden, falls eine dritte Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen kleiner als der erste Schwellenwert ist.
  5. Datenspeichersystem nach Anspruch 1, wobei die Steuerschaltung betreibbar ist, die erste und die zweite Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen durch das Bereitstellen eines ersten Satzes von Testbits für die Speicherung in den Speicherzellen, das Ausführen einer Leseverifikation des ersten Satzes der Testbits, das Invertieren des ersten Satzes der Testbits, um einen zweiten Satz von Testbits zu erzeugen, das Bereitstellen des zweiten Satzes der Testbits für die Speicherung in den Speicherzellen und das Ausführen einer Leseverifikation des zweiten Satzes der Testbits zu bestimmen.
  6. Datenspeichersystem nach Anspruch 1, wobei die Speicherschaltung eine Phasenänderungs-Speicherschaltung ist.
  7. Datenspeichersystem nach Anspruch 2, wobei die Steuerschaltung betreibbar ist, die aus den Speicherzellen gelesenen Bits unter Verwendung des ersten und des dritten Satzes redundanter Bits zu decodieren, um die Fehler, die durch die erste Rate der Hängenbleiben-auf-0-oder-1-Fehler verursacht werden, in den aus den Speicherzellen gelesenen Bits zu korrigieren, und wobei die Steuerschaltung betreibbar ist, die aus den Speicherzellen gelesenen ersten codierten Datenbits unter Verwendung des zweiten Satzes redundanter Bits zu decodieren, um die zweiten Datenbits zu regenerieren.
  8. Datenspeichersystem nach Anspruch 1, wobei der zweite Satz redundanter Bits angibt, welche der ersten codierten Datenbits, die in der zweiten Schreiboperation in denjenigen Speicherzellen gespeichert worden sind, die Hängenbleiben-auf-0- oder-1-Fehler aufweisen, bezüglich der entsprechenden zweiten Datenbits invertiert worden sind, und wobei der zweite Satz redundanter Bits die Bitpositionen der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen angibt.
  9. Datenspeichersystem, das Folgendes umfasst: eine Speicherschaltung, die Speicherzellen umfasst, wobei die Speicherschaltung betreibbar ist, während einer ersten Schreiboperation erste Datenbits in den Speicherzellen zu speichern; und eine Steuerschaltung, die betreibbar ist, in Ansprechen auf die erste Schreiboperation einen ersten Satz redundanter Bits, die die Bitpositionen der Speicherzellen angeben, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, und einen zweiten Satz redundanter Bits zu erzeugen, die angeben, welche der ersten Datenbits, die in denjenigen Speicherzellen, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, gespeichert werden sollen, andere digitale Werte als die entsprechenden der Hängenbleiben-auf-0-oder-1-Fehler besitzen, falls eine erste Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein erster Schwellenwert ist, wobei die Steuerschaltung betreibbar ist, in Ansprechen auf eine zweite Schreiboperation zweite Datenbits zu codieren, um erste codierte Datenbits und einen dritten Satz redundanter Bits zu erzeugen, die eine an den zweiten Datenbits ausgeführte Transformation, um die ersten codierten Datenbits zu erzeugen, angeben, falls eine zweite Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein zweiter Schwellenwert ist, wobei die Speicherschaltung betreibbar ist, die ersten codierten Datenbits während der zweiten Schreiboperation in den Speicherzellen zu speichern, und wobei die ersten codierten Datenbits, die in denjenigen Speicherzellen gespeichert sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, den digitalen Werten der entsprechenden Hängenbleiben-auf-0-oder-1-Fehler entsprechen.
  10. Datenspeichersystem nach Anspruch 9, wobei die Steuerschaltung betreibbar ist, in Ansprechen auf eine dritte Schreiboperation dritte Datenbits zu codieren, um zweite codierte Datenbits und einen vierten Satz redundanter Bits zu erzeugen, die angeben, welche der zweiten codierten Datenbits bezüglich der entsprechenden dritten Datenbits invertiert worden sind, falls eine dritte Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein dritter Schwellenwert ist, wobei die Speicherschaltung betreibbar ist, die zweiten codierten Datenbits während der dritten Schreiboperation in den Speicherzellen zu speichern, und wobei die zweiten codierten Datenbits, die in denjenigen Speicherzellen gespeichert sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, den digitalen Werten der entsprechenden Hängenbleiben- auf-0-oder-1-Fehler entsprechen.
  11. Datenspeichersystem nach Anspruch 10, wobei die Steuerschaltung betreibbar ist, in Ansprechen auf jede Leseoperation, um die zweiten codierten Datenbits aus den Speicherzellen abzurufen, durch das Bereitstellen eines ersten Satzes von Testbits für die Speicherung in den Speicherzellen, das Ausführen einer Leseverifikation des ersten Satzes der Testbits, das Invertieren des ersten Satzes der Testbits, um einen zweiten Satz von Testbits zu erzeugen, das Bereitstellen des zweiten Satzes der Testbits für die Speicherung in den Speicherzellen und das Ausführen einer Leseverifikation des zweiten Satzes der Testbits die Bitpositionen der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen zu bestimmen.
  12. Datenspeichersystem nach Anspruch 10, wobei der dritte Schwellenwert größer als der zweite Schwellenwert ist und wobei der zweite Schwellenwert größer als der erste Schwellenwert ist.
  13. Datenspeichersystem nach Anspruch 9, wobei die Steuerschaltung betreibbar ist, den ersten Satz redundanter Bits unter Verwendung eines kombinatorischen Zahlensystems zu erzeugen.
  14. Datenspeichersystem nach Anspruch 9, wobei der dritte Satz redundanter Bits angibt, welche der ersten codierten Datenbits, die in der zweiten Schreiboperation in denjenigen Speicherzellen gespeichert worden sind, die Hängenbleiben-auf-0- oder-1-Fehler aufweisen, bezüglich der entsprechenden zweiten Datenbits invertiert worden sind.
  15. Datenspeichersystem nach Anspruch 9, wobei die Steuerschaltung in Ansprechen auf eine dritte Schreiboperation die redundanten Bits, um vor den durch die Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen verursachten Fehlern zu schützen, nicht erzeugt, falls eine dritte Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen kleiner als der erste Schwellenwert ist.
  16. Verfahren, das Folgendes umfasst: Empfangen erster Datenbits an einer Steuerschaltung; Erzeugen eines ersten Satzes redundanter Bits, die die Bitpositionen der Speicherzellen in einer Speicherschaltung angeben, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, in Ansprechen auf eine erste Schreiboperation unter Verwendung der Steuerschaltung, falls eine erste Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein erster Schwellenwert ist, wobei die ersten Datenbits während der ersten Schreiboperation in den Speicherzellen gespeichert werden; Empfangen zweiter Datenbits an der Steuerschaltung; und Codieren der zweiten Datenbits in Ansprechen auf eine zweite Schreiboperation, um erste codierte Datenbits und einen zweiten Satz redundanter Bits zu erzeugen, die eine an den zweiten Datenbits ausgeführte Transformation, um die ersten codierten Datenbits zu erzeugen, angeben, unter Verwendung der Steuerschaltung, falls eine zweite Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein zweiter Schwellenwert ist, wobei die ersten codierten Datenbits während der zweiten Schreiboperation in den Speicherzellen gespeichert werden und wobei die ersten codierten Datenbits, die in denjenigen Speicherzellen gespeichert sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, den digitalen Werten der entsprechenden Hängenbleiben- auf-0-oder-1-Fehler entsprechen.
  17. Verfahren nach Anspruch 16, das ferner Folgendes umfasst: Erzeugen eines dritten Satzes redundanter Bits, die angeben, welche der ersten Datenbits, die in denjenigen Speicherzellen gespeichert sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, den digitalen Werten der entsprechenden Hängenbleiben- auf-0-oder-1-Fehler entsprechen, unter Verwendung der Steuerschaltung in Ansprechen auf die erste Schreiboperation.
  18. Verfahren nach Anspruch 17, das ferner Folgendes umfasst: Empfangen dritter Datenbits an der Steuerschaltung; und Codieren der dritten Datenbits, um unter Verwendung der Steuerschaltung in Ansprechen auf eine dritte Schreiboperation zweite codierte Datenbits und einen vierten Satz redundanter Bits zu erzeugen, die angeben, welche der zweiten codierten Datenbits bezüglich der entsprechenden dritten Datenbits invertiert worden sind, falls eine dritte Rate der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen größer als ein dritter Schwellenwert ist, wobei die zweiten codierten Datenbits während der dritten Schreiboperation in den Speicherzellen gespeichert werden und wobei die zweiten codierten Datenbits, die in denjenigen Speicherzellen gespeichert sind, die Hängenbleiben-auf-0-oder-1-Fehler aufweisen, den digitalen Werten der entsprechenden Hängenbleiben-auf-0-oder-1-Fehler entsprechen.
  19. Verfahren nach Anspruch 18, das ferner Folgendes umfasst: Bestimmen der Bitpositionen der Hängenbleiben-auf-0-oder-1-Fehler in den Speicherzellen in Ansprechen auf jede Leseoperation, um die zweiten codierten Datenbits aus den Speicherzellen abzurufen, durch das Bereitstellen eines ersten Satzes von Testbits für die Speicherung in den Speicherzellen, das Ausführen einer Leseverifikation des ersten Satzes der Testbits, das Invertieren des ersten Satzes der Testbits, um einen zweiten Satz von Testbits zu erzeugen, das Bereitstellen des zweiten Satzes der Testbits für die Speicherung in den Speicherzellen und das Ausführen einer Leseverifikation des zweiten Satzes der Testbits unter Verwendung der Steuerschaltung.
  20. Verfahren nach Anspruch 17, das ferner Folgendes umfasst: Decodieren der aus den Speicherzellen gelesenen Bits unter Verwendung des ersten und des dritten Satzes redundanter Bits, um die Fehler, die durch die Hängenbleiben-auf-0-oder-1-Fehler verursacht werden, in den aus den Speicherzellen gelesenen Bits zu korrigieren, unter Verwendung der Steuerschaltung.
  21. Verfahren nach Anspruch 17, das ferner Folgendes umfasst: Decodieren der aus den Speicherzellen gelesenen ersten codierten Datenbits unter Verwendung des zweiten Satzes redundanter Bits, um die zweiten Datenbits zu regenerieren, unter Verwendung der Steuerschaltung.
DE102013020712.6A 2012-12-12 2013-12-10 Techniken zum Speichern von Bits in Speicherzellen mit Hängenbleiben-auf-0-oder-1-Fehlern Active DE102013020712B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/712,956 2012-12-12
US13/712,956 US8812934B2 (en) 2012-12-12 2012-12-12 Techniques for storing bits in memory cells having stuck-at faults

Publications (2)

Publication Number Publication Date
DE102013020712A1 DE102013020712A1 (de) 2014-06-12
DE102013020712B4 true DE102013020712B4 (de) 2019-12-05

Family

ID=50000203

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013020712.6A Active DE102013020712B4 (de) 2012-12-12 2013-12-10 Techniken zum Speichern von Bits in Speicherzellen mit Hängenbleiben-auf-0-oder-1-Fehlern

Country Status (5)

Country Link
US (1) US8812934B2 (de)
JP (1) JP5722420B2 (de)
KR (1) KR101618925B1 (de)
DE (1) DE102013020712B4 (de)
GB (1) GB2508996B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5284069B2 (ja) * 2008-12-11 2013-09-11 株式会社東芝 メモリシステム及びメモリアクセス方法
KR102104833B1 (ko) * 2013-03-15 2020-06-01 삼성전자주식회사 메모리 컨트롤러, 및 이의 동작 방법
US9280417B2 (en) * 2013-05-21 2016-03-08 Microsoft Technology Licensing, Llc Message storage in memory blocks using codewords
CN108196799B (zh) 2013-11-22 2021-03-30 华为技术有限公司 存储设备的写入方法及写入装置
US9502089B2 (en) 2014-09-30 2016-11-22 Everspin Technologies, Inc. Short detection and inversion
US10437666B2 (en) * 2015-08-06 2019-10-08 Nxp B.V. Integrated circuit device and method for reading data from an SRAM memory
US10223197B2 (en) 2015-08-06 2019-03-05 Nxp B.V. Integrated circuit device and method for applying error correction to SRAM memory
US9679661B1 (en) * 2016-06-28 2017-06-13 Sandisk Technologies Llc Non-volatile storage system with self-test for read performance enhancement feature setup
KR102565005B1 (ko) 2016-08-04 2023-08-07 에스케이하이닉스 주식회사 저항 변화 메모리의 수명 연장 방법 및 그 방법을 이용하는 데이터 저장 시스템
US9672940B1 (en) 2016-08-18 2017-06-06 Sandisk Technologies Llc Non-volatile memory with fast read process
KR102299880B1 (ko) 2017-04-04 2021-09-09 에스케이하이닉스 주식회사 데이터 변환 장치 및 방법
US10229751B2 (en) * 2017-05-01 2019-03-12 Western Digital Technologies, Inc. Storage system and method for bad block recycling
US10417086B2 (en) * 2017-08-11 2019-09-17 Winbond Electronics Corp. Data write method and memory storage device using the same
DE102018219877A1 (de) * 2018-11-20 2020-05-20 Infineon Technologies Ag Vorrichtung und Verfahren zum Erzeugen einer Fehlerkorrekturinformation
CN113127541B (zh) * 2021-04-29 2022-09-20 四川虹美智能科技有限公司 故障代码管理方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949208A (en) 1974-12-31 1976-04-06 International Business Machines Corporation Apparatus for detecting and correcting errors in an encoded memory word
US6839275B2 (en) 2003-06-04 2005-01-04 Hewlett-Packard Development Company, L.P. Memory system having control circuit configured to receive data, provide encoded received data to match a fault pattern in the array of memory cells

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5187928A (de) * 1975-01-31 1976-07-31 Hitachi Ltd
JPS51137335A (en) * 1975-05-22 1976-11-27 Yoshihiro Toma Faulty memory permissible control system
JPS51138335A (en) * 1975-05-26 1976-11-29 Hitachi Ltd Control system for control memory
US4458349A (en) * 1982-06-16 1984-07-03 International Business Machines Corporation Method for storing data words in fault tolerant memory to recover uncorrectable errors
US5689466A (en) * 1995-04-07 1997-11-18 National Semiconductor Corporation Built in self test (BIST) for multiple RAMs
US5857069A (en) * 1996-12-30 1999-01-05 Lucent Technologies Inc. Technique for recovering defective memory
US7073106B2 (en) 2003-03-19 2006-07-04 International Business Machines Corporation Test method for guaranteeing full stuck-at-fault coverage of a memory array
US6868022B2 (en) 2003-03-28 2005-03-15 Matrix Semiconductor, Inc. Redundant memory structure using bad bit pointers
US7073105B2 (en) * 2003-04-14 2006-07-04 International Business Machines Corporation ABIST address generation
US7069494B2 (en) * 2003-04-17 2006-06-27 International Business Machines Corporation Application of special ECC matrix for solving stuck bit faults in an ECC protected mechanism
US7533321B2 (en) * 2005-09-13 2009-05-12 International Business Machines Corporation Fault tolerant encoding of directory states for stuck bits
US8144037B2 (en) 2007-07-12 2012-03-27 Intellectual Ventures Fund 44 Llc Blocking for combinatorial coding/decoding for electrical computers and digital data processing systems
US20110080781A1 (en) 2008-06-11 2011-04-07 Nxp B.V. Phase change memory device and control method
KR101497545B1 (ko) * 2008-09-12 2015-03-03 삼성전자주식회사 프리 페이지 검출 방법 및 장치와 이를 이용한 에러 정정 코드 디코딩 방법 및 장치
US8331168B2 (en) 2009-04-30 2012-12-11 International Business Machines Corporation Increased capacity heterogeneous storage elements
US8412987B2 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
US8255742B2 (en) 2009-11-18 2012-08-28 Microsoft Corporation Dynamically replicated memory
US8612828B2 (en) * 2009-12-22 2013-12-17 Intel Corporation Error correction mechanisms for 8-bit memory devices
US8839053B2 (en) 2010-05-27 2014-09-16 Microsoft Corporation Error correcting pointers for non-volatile storage
US8352839B2 (en) 2010-06-11 2013-01-08 International Business Machines Corporation Encoding data into constrained memory
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
JP2012033210A (ja) * 2010-07-28 2012-02-16 Elpida Memory Inc 半導体装置及び半導体装置の試験方法
US8887025B2 (en) * 2011-11-16 2014-11-11 HGST Netherlands B.V. Techniques for storing data in stuck memory cells
US9070483B2 (en) * 2012-10-10 2015-06-30 HGST Netherlands B.V. Encoding and decoding redundant bits to accommodate memory cells having stuck-at faults
US8943388B2 (en) * 2012-12-12 2015-01-27 HGST Netherlands B.V. Techniques for encoding and decoding using a combinatorial number system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949208A (en) 1974-12-31 1976-04-06 International Business Machines Corporation Apparatus for detecting and correcting errors in an encoded memory word
US6839275B2 (en) 2003-06-04 2005-01-04 Hewlett-Packard Development Company, L.P. Memory system having control circuit configured to receive data, provide encoded received data to match a fault pattern in the array of memory cells

Also Published As

Publication number Publication date
GB2508996A (en) 2014-06-18
GB2508996A8 (en) 2014-06-25
JP2014120196A (ja) 2014-06-30
JP5722420B2 (ja) 2015-05-20
GB201321469D0 (en) 2014-01-22
DE102013020712A1 (de) 2014-06-12
US8812934B2 (en) 2014-08-19
GB2508996B (en) 2015-09-30
US20140164873A1 (en) 2014-06-12
KR20140076494A (ko) 2014-06-20
KR101618925B1 (ko) 2016-05-09

Similar Documents

Publication Publication Date Title
DE102013020712B4 (de) Techniken zum Speichern von Bits in Speicherzellen mit Hängenbleiben-auf-0-oder-1-Fehlern
DE112011100371B4 (de) Verfahren, Vorrichtung und Computerprogrammprodukt zum Decodieren eines Codeworts
DE102013016681B4 (de) Codieren und Decodieren von Daten zum Vornehmen von Anpassungen für Speicherzellen mit Haftfehlern
DE102015201384B4 (de) Vorrichtung und Verfahren zum Verbessern der Datenspeicherung durch Dateninvertierung
DE10133595B4 (de) Pufferschaltung, Speicherzugriffsverfahren und Reed-Solomon-Decoder
DE19782077B4 (de) Verfahren und Vorrichtung zum Korrigieren eines Mehrpegelzellenspeichers durch Verwendung fehlerlokalisierender Codes
DE60117066T2 (de) Verfahren und Vorrichtung zum Überprüfen von fehlerkorrigierenden Codes
DE112007003080B4 (de) Verfahren und Vorrichtung für den ECC-Schutz von kleinen Datenstrukturen
DE10233642B4 (de) Fehlerkorrektur-Kodierung und -Dekodierung in einer Festkörper-Speicherungsvorrichtung
DE112014002870B4 (de) Kombinations-Fehler- und Löschdecodierung für Produktcodes
DE112012006014B4 (de) Verteilte Codewortteile
DE102008003113A1 (de) ECC-Steuereinheit, Speichersystem und Verfahren zur Korrektur eines Fehlers
DE102018122826A1 (de) Vorrichtung zum Unterstützen eines Fehlerkorrekturcodes und Testverfahren dafür
DE102007038114A1 (de) Fehlerkorrekturschaltung, Halbleiterspeicherelement und Fehlerkorrekturverfahren
DE112014001305T5 (de) Auswahl einer redundanten Datenspeicherkonfiguration auf der Grundlage verfügbaren Speicherplatzes
DE102011108933A1 (de) Sichere Speicherung durch interneBetriebssicherstellung
DE102005052698A1 (de) Verfahren zur Verarbeitung von nichtflüchtig gespeicherten Daten
DE102015113414B4 (de) Fehlerkorrektur unter Verwendung von WOM-Codes
DE102018105434A1 (de) Verfahren und System zum Abtasten von gelöschten Flashspeicherseiten mit Querverweis auf verwandte Anwendungen
DE102017103347B4 (de) Verarbeitung von daten in speicherzellen eines speichers
DE1284996B (de) Leseschaltung fuer einen Speicher
DE102019123510A1 (de) Nichtflüchtige Speichervorrichtung und Speichersystem, das die nichtflüchtige Speichervorrichtung umfasst
DE102015210651A1 (de) Schaltung und Verfahren zum Testen einer Fehlerkorrektur-Fähigkeit
DE102018124836A1 (de) Neuartiger speicherbaustein
DE102017126911A1 (de) Verknüpfter Speichersystem- und Hostsystem-Fehlerkorrekturcode

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MEWBURN ELLIS LLP, DE

R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: WESTERN DIGITAL TECHNOLOGIES, INC. (N.D.GES.D., US

Free format text: FORMER OWNER: HGST NETHERLANDS B.V., AMSTERDAM, NL

R082 Change of representative

Representative=s name: MEWBURN ELLIS LLP, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: SANDISK TECHNOLOGIES, INC. (N.D.GES. D. STAATE, US

Free format text: FORMER OWNER: WESTERN DIGITAL TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELAWARE), SAN JOSE, CA, US

R082 Change of representative

Representative=s name: DEHNS GERMANY PARTNERSCHAFT MBB, DE