DE102018105434A1 - Verfahren und System zum Abtasten von gelöschten Flashspeicherseiten mit Querverweis auf verwandte Anwendungen - Google Patents

Verfahren und System zum Abtasten von gelöschten Flashspeicherseiten mit Querverweis auf verwandte Anwendungen Download PDF

Info

Publication number
DE102018105434A1
DE102018105434A1 DE102018105434.3A DE102018105434A DE102018105434A1 DE 102018105434 A1 DE102018105434 A1 DE 102018105434A1 DE 102018105434 A DE102018105434 A DE 102018105434A DE 102018105434 A1 DE102018105434 A1 DE 102018105434A1
Authority
DE
Germany
Prior art keywords
decoder
page
codeword
block
decoded data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018105434.3A
Other languages
English (en)
Inventor
Richard David Barndt
Seyhan Karakulak
Scott Kayser
Majid NEMATI ANARAKI
Anthony Dwayne WEATHERS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of DE102018105434A1 publication Critical patent/DE102018105434A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

Der Gegenstand der vorliegenden Technologie ermöglicht das Abtasten bzw. Scannen von Blöcken einer Flashspeichervorrichtung für gelöschte Seiten. Ein erstes Codewort, das von einer Seite eines Blocks in einer Flashspeichervorrichtung gelesen wird, wird erhalten bzw. empfangen und einem ersten Decoder zur Dekodierung bereitgestellt. Als Reaktion auf den Erhalt bzw. Empfang eines ersten Erfolgsindikators von dem ersten Decoder, der angibt, dass das erste Codewort erfolgreich dekodiert wurde, werden erste dekodierte Daten von dem ersten Decoder an einen zweiten Decoder zur Verifikation bzw. Überprüfung der ersten dekodierten Daten bereitgestellt. Als Reaktion auf den Erhalt bzw. Empfang eines ersten Fehlerindikators von dem zweiten Decoder, der angibt, dass die ersten dekodierten Daten nicht verifiziert wurden, wird die Seite des Blocks als in einem gelöschten Zustand befindlich seiend, basierend auf dem ersten Erfolgsindikator, der von dem ersten Decoder erhalten bzw. empfangen wurde, und auf dem ersten Fehlerindikator, der von dem zweiten Decoder erhalten bzw. empfangen wurde.

Description

  • Die vorliegende Anwendung beansprucht den Vorteil der Priorität nach 35 U.S.C. § 120 als eine nicht provisorische der provisorischen U.S. Patentanmeldung der Seriennummer 62/525,127 mit dem Titel „Verfahren und System zum Abtasten von gelöschten Flashspeicherseiten“ eingereicht am 26. Juni 2017, deren Offenbarung hiermit durch Verweis in ihrer Gesamtheit für alle Zwecke aufgenommen wird.
  • Hintergrund
  • Flashspeicher, wie beispielsweise NAND-Flashspeicher, sind in Blöcken organisiert, wobei jeder Block eine Anzahl Seiten beinhaltet. Es ist möglich Daten in Flashspeicherblöcken sequentiell blockweise zu schreiben, bis alle Seiten in den Flashspeicherblöcken mit Daten programmiert sind. Es ist möglich, dass nicht alle Seiten eines Flashspeicherblocks sich in einem programmierten Zustand befinden, dies z.B. aufgrund einer geringen Host-Schreibaktivität, eines geringen Arbeitstaktes oder eines Verlustereignisses, das eintritt bevor alle Seiten des Flashspeicherblocks programmiert wurden.
  • Zusammenfassung
  • Gemäß Aspekten der gegenständlichen Technologie wird ein Verfahren zum Abtasten gelöschter Seiten in einer Flashspeichervorrichtung bereitgestellt. Das Verfahren umfasst das Erhalten bzw. Empfangen eines ersten Codewortes, das von einer Seite eines Blocks in einer Flashspeichervorrichtung gelesen wird, und das Bereitstellen des ersten Codewortes an einen ersten Decoder b zw. Dekodierer zur Dekodierung. Das Verfahren umfasst ferner das Erhalten bzw. Empfangen eines ersten Erfolgsindikators von dem ersten Decoder, der angibt, dass das erste Codewort erfolgreich dekodiert wurde, und das Bereitstellen erster dekodierter Daten von dem ersten Decoder an einen zweiten Decoder zur Verifizierung bzw. Überprüfung der ersten dekodierten Daten als Reaktion auf den Erhalt bzw. Empfang des ersten Erfolgsindikators. Bei Erhalt bzw. Empfang eines ersten Fehlerindikators von dem zweiten Decoder, der angibt, dass die ersten dekodierten Daten nicht verifiziert bzw. überprüft wurden, wird die Seite des Blocks als in einem gelöschten Zustand befindlich seiend identifiziert, basierend auf dem ersten Erfolgsindikator, der von dem ersten Decoder erhalten bzw. empfangen wurde, und auf dem ersten Fehlerindikator, der von dem zweiten Decoder erhalten bzw. empfangen wurde.
  • Gemäß anderen Aspekten der gegenständlichen Technologie wird ein prozessorlesbares Medium bereitgestellt, das mit Instruktionen bzw. Anleitungen kodiert bzw. verschlüsselt ist, die, wenn die Instruktionen bzw. Anleitungen von einem Prozessor ausgeführt werden, ein Verfahren ausführen, das das Konfigurieren eines ersten Decoders und eines zweiten Decoders zum Betrieb in einer Abtastkonfiguration umfasst. Für jeden Block einer Vielzahl von Blöcken in einer Flashspeichervorrichtung umfasst das Verfahren den Erhalt bzw. Empfang eines ersten Codewortes, das von einer ersten Seite des Blocks gelesen wird, und das Bereitstellen des ersten Codewortes an einen ersten Decoder zur Dekodierung. Das Verfahren umfasst ferner den Erhalt bzw. Empfang eines ersten Erfolgsindikators von dem ersten Decoder, der angibt, dass das erste Codewort erfolgreich dekodiert wurde, und das Bereitstellen erster dekodierter Daten von dem ersten Decoder an einen zweiten Decoder zur Verifizierung bzw. Überprüfung der ersten dekodierten Daten als Reaktion auf den Erhalt bzw. Empfang des ersten Erfolgsindikators. Das Verfahren umfasst ferner den Erhalt bzw. Empfang eines ersten Fehlerindikators von dem zweiten Decoder, der angibt, dass die ersten dekodierten Daten nicht verifiziert bzw. überprüft wurden, und das Identifizieren der Seite des Blocks als in einemgelöschten Zustand befindlich seiend, basierend auf dem ersten Erfolgsindikator, der von dem ersten Decoder erhalten bzw. empfangen wurde, und dem ersten Fehlerindikator, der von dem zweiten Decoder erhalten bzw. empfangen wurde.
  • Gemäß Aspekten der gegenständlichen Technologie wird ein Datenspeichersystem, das eine Flashspeichervorrichtung, die eine Vielzahl von Blöcken und eine Steuerung aufweist, bereitgestellt. Für jeden Block der Vielzahl von Blöcken ist die Steuerung dazu konfiguriert, ein erstes Codewort zu erhalten bzw. empfangen, das von einer Seite des Blocks gelesen wird, und das erste Codewort an einen ersten Decoder zur Dekodierung bereitzustellen. Die Steuerung ist ferner dazu konfiguriert, entweder einen Erfolgsindikator von dem ersten Decoder zu erhalten bzw. empfangen, falls das erste Codewort erfolgreich dekodiert wurde, oder einen Fehlerindikator von dem ersten Decoder zu erhalten bzw. empfangen, falls das erste Codewort nicht dekodierbar ist. Falls der Fehlerindikator von dem ersten Decoder erhalten bzw. empfangen wird, ist die Steuerung dazu konfiguriert, die Seite als in einem programmierten Zustand befindlich seiend zu identifizieren. Falls der Erfolgsindikator von dem ersten Decoder erhalten bzw. empfangen wird, ist die Steuerung ferner dazu konfiguriert, erste dekodierte Daten von dem ersten Decoder an einen zweiten Decoder zur Verifzierung bzw. Überprüfung bereitzustellen und entweder einen Erfolgsindikator von dem zweiten Decoder zu erhalten bzw. empfangen, falls die ersten dekodierten Daten verifiziert wurden, oder einen Fehlerindikator von dem zweiten Decoder zu erhalten bzw. empfangen, falls die ersten dekodierten Daten nicht verifiziert wurden. Falls der Erfolgsindikator von dem zweiten Decoder erhalten bzw. empfangen wurde, ist die Steuerung ferner dazu konfiguriert, die Seite als in einem programmierten Zustand befindlich seiend zu identifizieren, und falls der Fehlerindikator von dem zweiten Decoder erhalten bzw. empfangen wurde, ist die Steuerung ferner dazu konfiguriert, die Seite als in einem gelöschten Zustand befindlich seiend zu identifizieren.
  • Gemäß Aspekten der gegenständlichen Technologie wird ein Datenspeichersystem bereitgestellt, das Mittel zum Lesen eines ersten Codewortes von einer Seite eines Blocks der Vielzahl von Blöcken, das Mittel zum Dekodieren des ersten Codewortes, das von der Seite des Blocks gelesen wird, und das Mittel zur Verifizierung bzw. Überprüfung von dekodierten Daten, die von Mitteln zur Dekodierung erhalten bzw. empfangen wurden, beinhaltet. Das Datenspeichersystem beinhaltet ferner Mittel zur Identifizierung der Seiten des Blocks als in einem gelöschten Zustand befindlich seiend, falls die Mittel zur Dekodierung des ersten Codewortes erfolgreich das erste Codewort dekodieren, und Mittel zur Verifizierung bzw. Überprüfung der dekodierten Daten nicht die dekodierten Daten verifizieren bzw. überprüfen.
  • Es versteht sich, dass andere Konfigurationen der gegenständlichen Technologie aus der folgenden ausführlichen Beschreibung für den Fachmann leicht ersichtlich werden, wobei verschiedene Konfigurationen der gegenständlichen Technologie durch die Illustrationen gezeigt und beschrieben werden. Wie sich herausstellen wird, ist die gegenständliche Technologie in der Lage, andere und unterschiedliche Konfigurationen anzunehmen und ihre verschiedenen Details können in verschiedener Hinsicht modifiziert werden, ohne dabei von dem Schutzumfang der gegenständlichen Technologie abzuweichen. Die Zeichnungen und die genaue Beschreibung sollen entsprechend als illustrativ in ihrer Natur und nicht als restriktiv betrachtet werden.
  • Figurenliste
  • Eine detaillierte Beschreibung wird mit Bezug auf die begleitenden Zeichnungen gegeben:
    • 1 ist ein Blockdiagramm, das Komponenten eines Datenspeichersystems gemäß Aspekten der gegenständlichen Technologie darstellt
    • 2 zeigt ein Beispiel eines Blocks einer Flashspeichervorrichtung gemäß Aspekten der gegenständlichen Technologie;
    • 3A zeigt ein Flussdiagramm eines Prozesses zur Bestimmung einer gelöschten Seite gemäß Aspekten der gegenständlichen Technologie;
    • 3B zeigt ein Flussdiagramm eines Prozesses zur Durchführung einer Analyse von mehr als einem Codewort in Übereinstimmung mit einer oder mehreren Implementierungen bzw. Ausführungen.
  • Detaillierte Beschreibung
  • Die detaillierte Beschreibung wie unten dargelegt ist gedacht als Beschreibung verschiedener Konfigurationen der gegenständlichen Technologie und soll nicht gedacht sein als Beschreibung der einzigen Konfigurationen in denen die gegenständliche Technologie praktiziert werden kann. Die angefügten Zeichnungen sind hier integriert und stellen einen Teil der detaillierten Beschreibung dar. Die detaillierte Beschreibung beinhaltet spezifische Details zum Zwecke der Bereitstellung eines gründlichen bzw. ausführlichen Verständnisses der gegenständlichen Technologie. Jedoch wird es für einen Fachmann offensichtlich sein, dass die gegenständliche Technologie ohne diese spezifischen Details praktiziert werden kann. In einigen Fällen werden wohlbekannte Strukturen und Komponenten in Blockdiagrammform gezeigt, um eine Verdunkelung der Konzepte der gegenständlichen Technologie zu verhindern. Gleiche bzw. ähnliche Komponenten sind zum einfacheren Verständnis mit identischen Bezugsziffern beschriftet.
  • Flashspeicher, wie beispielsweise NAND-Flashspeicher sind in Blöcken organisiert, wobei jeder Block eine Anzahl Seiten aufweist. Daten können auf bzw. in Flashspeicherblöcken sequentiell Block für Block bzw. blockweise geschrieben werden, bis alle Seiten in den Flashspeicherblöcken mit Daten programmiert wurden. Nicht jede Seite eines Flashspeicherblocks kann sich in einem programmierten Zustand befinden, da aufgrund einer geringen Host-Schreibaktivität, eines geringen Arbeitstaktes oder eines Verlustereignisses das eintritt, bevor alle Seiten des Flashspeicherblocks programmiert wurden. Datenspeichersysteme sollten ein stabiles bzw. widerstandsfähiges Mittel zum Auffinden der letzten programmierten Seite in einem Flashspeicherblock aufweisen.
  • Datenspeichersysteme können die Aufgabe des Auffindens der letzten programmierten Seite in einem Block durch Auslesen einer Sequenz von Seiten in jedem Block, bewerkstelligen, logischerweise beginnend mit der letzten Seite in jedem Block, dann fortschreitend in einer pseudobinären Suche der verbliebenen Seiten, bis die letzte programmierte Seite gefunden wurde. Für jede Seite, die einer Lese- bzw. Ausleseoperation unterzogen wird, muss das Datenspeichersystem bestimmen, ob die Seite in einem gelöschten Zustand oder programmierten Zustand ist. Beispielsweise sind die Bits einer Seite in einem gelöschten Zustand alle auf einem ersten logischen Wert (z.B. „1“). Im Gegensatz dazu, können die Bits einer Seite in einem programmierten Zustand nahezu 50% der Bits auf dem ersten logischen Wert („z.B. „1“) und 50% der Bits auf einem zweiten logischen Wert (z.B. „0“) aufweisen. Ferner sollte eine Seite in einem programmierten Zustand dekodierbar sein durch Anwendung eines Fehlerkorrekturcodedecoders bzw. „Error-Correcting Code“ (ECC)-Decoders in dem Datenspeichersystem.
  • Die gegenständliche Technologie wendet vorteilhafterweise Hardware und/oder Software-Komponenten eines Datenspeichersystems an, das dazu konfiguriert ist, in einer Abtastkonfiguration zu bestimmen, ob die Daten, die von einer Seite gelesen werden, ein Alles-Einser-(1s)-Muster, das einen gelöschten Zustand kennzeichnet, oder ein unterschiedliches Muster, das einen programmierten Zustand kennzeichnet. Gemäß Aspekten der gegenständlichen Technologie ist ein EEC-Decoder so konfiguriert, dass ein Codewort, in welchem alle der Bits auf einem ersten logischen Wert (z.B. „1“) sind, ein gültiges Codewort ist. Zusätzlich ist ein Fehlererkennungscodedecoder bzw. „Error-Detecting-Code“ (EDC)-Decoder, der verwendet wird, um die dekodierten Daten aus dem EEC-Decoder zu verifizieren bzw. zu überprüfen, so konfiguriert, dass dekodierte Daten, in welchen alle der Bits auf dem ersten logischen Zustand sind, nicht gültig sind und somit nicht verifiziert bzw. überprüft werden. Auf diese Weise können Seiten, die sich in einem gelöschten Zustand befinden, basierend auf dem ECC-Decoder, der erfolgreich ein Codewort, das von der Seite gelesen wurde, dekodiert und auf dem EDC-Decoder, der die dekodierten Daten von dem ECC-Decoder nicht verifiziert bzw. überprüft, bestimmt werden.
  • 1 ist ein Blockdiagramm, das Komponenten eines Datenspeichersystems 110 gemäß Aspekten der gegenständlichen Technologie darstellt. Wie in 1 gezeigt, beinhaltet das Datenspeichersystem 110 ein Interface 115, eine Steuerung 120, einen Speicher 125, einen ECC-Decoder 160, einen ECC-Kodierer 166, einen EDC-Kodierer/Decoder 168, einen Scrambler 170, einen Descrambler 172 und eine Flashspeichervorrichtung 130. Das Interface 115 vereinfacht die Kommunikation von Daten, Befehlen, und/oder Steuerungssignalen zwischen dem Datenspeichersystem 110 und einem Host 150. Die Steuerung 120 steuert den Betrieb des Datenspeichersystems 110 zur Speicherung und zum Erhalt bzw. Empfang von Daten in der Flashspeichervorrichtung 130 (z.B. als Flashspeichervorrichtung 130(A), 130(b) bis 130(n) dargestellt um zumindest einige Vorrichtungen zu zeigen) in Übereinstimmung mit Befehlen, die von dem Host 150 erhalten bzw. empfangen werden. Die Steuerung 120 kann einen Einzelkernprozessor bzw. Single-Core-Prozessor oder einen Mehrkernprozessor bzw. Multi-Core-Prozessor, der mehrere separate Rechenkerne zur Ausführung von Instruktionen bzw. Anleitungen beinhaltet, aufweisen. Beispielsweise können die Rechenkerne in dem Multi-Core-Ausführung entsprechende Instruktionen bzw. Anweisungen parallel, einschließlich Teilen der Firmware des Datenspeichersystems 1110, ausführen. Der Speicher 125, der ein Random-Access-Memory (RAM) sein kann, stellt temporären Speicherplatz für die Steuerung 120 zur Verfügung, um Befehle zu verarbeiten und Daten zwischen dem Host 150 und der Flashspeichervorrichtung 130 zu übertragen. Der ECC-Decoder 160, der Speicher, Register, logische Gates, einen oder mehrere Prozessoren aufweisen kann und in der Steuerung 120 integriert oder von ihr getrennt sein kann, dekodiert Daten, die von der Flashspeichervorrichtung 130 gelesen werden. Der ECC-Kodierer 166, der Speicher, Register, logische Gates, einen oder mehrere Prozessoren aufweisen kann und in der Steuerung 120 integriert oder von ihr getrennt sein kann, kodiert Daten zum Schreiben auf der bzw. auf die Flashspeichervorrichtung 130. Der Betrieb jeder dieser Komponenten ist unten genauer beschrieben.
  • Das Interface 115 kann physische und elektrische Verbindungen zwischen dem Host 150 und dem Datenspeichersystem 110 bereitstellen. Das Interface 115 ist dazu konfiguriert, die Kommunikation von Daten, Befehlen, und/oder Steuerungssignalen zwischen dem Host 150 und dem Datenspeichersystem 110 über die physischen und elektrischen Verbindungen zu erleichtern. Die Verbindungen und die Kommunikationen über das Interface 115 können auf einem Standardinterface wie „Universal-Serial-Bus“ (USB), „Small-Computer-System-Interface“ (SCSI), „Serial-Advanced-Technology-Attachment“ (SATA)„Mini-SATA“ (mSATA), „Peripheral-Component-Interconnect-Express“ (PCIe), usw. basieren. Alternativ können die Verbindung und/oder Kommunikationen auf einem proprietären Interface basieren, trotzdem ist die gegenständliche Technologie nicht auf einen besonderen bzw. bestimmten Typ eines Interfaces limitiert bzw. beschränkt.
  • Der Host 150 kann eine Rechenvorrichtung, wie beispielsweise ein Computer/Server, ein Smartphone oder eine andere elektronische Vorrichtung sein, die Daten von dem Datenspeichersystem 110 liest und Daten auf das Datenspeichersystem 110 schreibt. Der Host 150 kann ein Betriebssystem oder andere Software aufweisen, die Lese- und Schreibbefehle an das Datenspeichersystem 110 ausgibt. Das Datenspeichersystem 110 kann in dem Host 150 integriert sein oder kann außerhalb des Hosts 150 liegen. Das Datenspeichersystem 110 kann kabellos mit dem Host 150 oder physisch mit dem Host 150 verbunden sein.
  • 1 zeigt mehrere Flashspeichervorrichtungen 130. Das Datenspeichersystem 110 kann eine oder mehrere Flashspeichervorrichtungen 130 aufweisen und ist nicht auf eine bestimmte Anzahl von Flashspeichervorrichtungen 130 limitiert bzw. beschränkt. Jede der Flashspeichervorrichtungen 130 kann einen einzelnen Flashspeicherchip oder - die beinhalten. Die Flashspeichervorrichtungen 130 können zwischen mehreren Kanälen bzw. Channels angeordnet sein, durch die Daten von den Flashspeichervorrichtungen 130 gelesen und auf die Flashspeichervorrichtungen 130 geschrieben werden mittels der Steuerung 120, oder mit einem einzigen Kanal bzw. Channel gekoppelt sein. Die Flashspeichervorrichtungen 130 können durch Verwendung von NAND-Flashspeicher realisiert werden. Jede der Flashspeichervorrichtungen 130 kann ein oder mehrere Register zur Speicherung von Betriebsparametern der entsprechenden Flashspeichervorrichtungen 130 aufweisen. Die Betriebsparameterkönnen beinhalten: Leseoperationsparameter wie beispielsweise Lesespannungen; Schreiboperationsparameter wie beispielsweise Initialimpulswerte, inkrementelle Impulswerte und Impulsbreite; und Löschoperationsparameter wie beispielsweise Initialimpulswerte, inkrementelle Impulswerte und Impulsbreite.
  • Die Flashspeichervorrichtungen 130 weisen mehrere Speicherzellen auf, die auf bzw. in Speicherblöcke wie beispielsweise Flashspeicherblöcke 140 verteilt sind. Die Flashspeichervorrichtungen 130 können einen oder mehrere Flashspeicherblöcke 140 beinhalten, und jede der Flashspeichervorrichtungen 130 kann die gleiche oder eine unterschiedliche Anzahl von Flashspeicherblöcken 140 aufweisen. Die Flashspeicherblöcke 140 können als Datenblöcke oder Speicherblöcke bezeichnet werden und sind von der Steuerung 120, durch Verwendung einer physischen Blockadresse, adressierbar. Jede der Flashspeicherblöcke 140 ist ferner in mehrere Datensegmente oder -seiten von der Steuerung 120, durch Verwendung einer physischen Seitenadresse oder eines Offsets einer physischen Blockadresse des Speicherblocks, der die referenzierte Seite enthält, adressierbar. Die Seiten können Sektoren oder andere Hostdateneinheiten speichern. Die Flashspeicherblöcke 140 repräsentieren die Dateneinheiten, die innerhalb der Flashspeichervorrichtungen 130 in einer einzelnen Löschoperation gelöscht werden. Die Seiten repräsentieren die Dateneinheiten, die aus den Flashspeichervorrichtungen 130 in einer Leseoperation gelesen oder auf der bzw. auf die Flashspeichervorrichtungen 130 in einer Schreiboperation geschrieben werden. Obwohl die Flashspeichervorrichtungen 130 mit den Begriffen „Block“ und „Seiten“ beschrieben werden, können andere Fachausdrücke bzw. Begrifflichkeiten verwendet werden, um sich auf diese Dateneinheiten innerhalb einer Flashspeichervorrichtung zu beziehen.
  • Die gegenständliche Technologie ist nicht auf irgendeine bestimmte Kapazität des Flashspeichers limitiert bzw. beschränkt. Beispielsweise kann jeder Speicherblock 32, 64, 128 oder 512 Seiten, oder irgendeine andere Anzahl von Seiten aufweisen. Zusätzlich kann jede Seite beispielsweise 512 Bytes, 2 KB, 4 KB oder 32 KB beinhalten. Jeder der Sektoren kann beispielsweise 512 Bytes, 4 KB, oder eine andere Größe aufweisen. Es kann einen oder mehrere Sektoren pro Seite geben.
  • In 1 repräsentiert der Speicher 125 einen flüchtigen Speicher, der mit der Steuerung 120 gekoppelt ist und durch die Steuerung 120 während des Betriebs des Datenspeichersystems 110 verwendet wird. Die Steuerung 120 kann Befehle und/oder Daten in dem Speicher 125 Zwischenspeichern. Die Steuerung 120 kann den Speicher 125 auch zum Speichern von Adressenzuordnungstabellen oder Lookup-Tabellen bzw. Nachschlagetabellen verwenden, um logische Adressen, die vom Host 150 verwendet werden, in physische Adressen zu konvertieren bzw. umzuwandeln, die Blöcken und Seiten der Flashspeichervorrichtungen 130 entsprechen. Andere Typen bzw. Arten von Tabellen, Daten, Statusindikatoren, usw., die zur Verwaltung der Flashspeichervorrichtungen 130 verwendet werden, können auch in dem Speicher 125 durch die Steuerung 120 gespeichert werden. Beispielsweise LLR (logarithmische Wahrscheinlichkeitsverhältnis)-Tabellen können in dem Speicher 125 gespeichert werden. Der Speicher 125 kann unter Verwendung von „Dynamic-Random-Access-Memory“ (DRAM), „Static-Random-Access-Memory“ (SRAM) oder anderen Arten flüchtiger Arbeitsspeicher realisiert werden, ohne den Schutzumfang der gegenständlichen Technologie zu verlassen. Die Steuerung 120 kann den Inhalt des Speichers 125 in einen oder mehrere vorgesehene Flashspeicherblöcke 140 periodisch speichern, beispielsweise bevor das Datenspeichersystem 110 abgeschaltet wird.
  • Die Steuerung 120 verwaltet den Datenfluss zwischen dem Host 150 und den Flashspeichervorrichtungen 130. Die Steuerung 120 ist dazu konfiguriert, um Befehle und Daten von dem Host 150 über das Interface 115 zu erhalten bzw. zu empfangen. Beispielsweise kann die Steuerung 120 Daten und einen Schreibebefehl von dem Host 150 erhalten bzw. empfangen, um die Daten auf die Flashspeichervorrichtungen 130 zu schreiben. Die Steuerung 120 ist ferner dazu konfiguriert, Daten an den Host 150 über das Interface 115 zu schicken. Beispielsweise kann die Steuerung 120 als Reaktion auf einen Lesebefehl Daten von der Flashspeichervorrichtung 130 lesen und die Daten an den Host 150 schicken. Die Steuerung 120 ist ferner dazu konfiguriert, Daten, die in den Flashspeichervorrichtungen 130 und dem Speicher 125 gespeichert sind, basierend auf einem internen Steuerungsalgorithmus oder anderen Befehlsarten, die von dem Host 150 erhalten bzw. empfangen wurden, zu verwalten. Beispielsweise ist die Steuerung 120 dazu konfiguriert, Operationen wie „Garbage-Collection“ (GC), Fehlerkorrektur, „Wear-Leveling“ bzw. Verschleißnivellierung auszuführen. Ein Fachmann ist mit anderen Operationen vertraut, die von einer Steuerung in einer Flashspeichervorrichtung ausgeführt werden, die hier nicht im Detail beschrieben werden.
  • Die Steuerung 120 kann implementiert werden mit einem Allzweckprozessor, Mehrkernprozessor, Micro-Controller, „Digital-Signal-Prozessor“ (DSP), „System-On-A-Chip“ (SoC), „Application-Specific-Integrated-Circuit“ (ASIC), „Field-Programmable-Gate-Array“ (FPAG) oder anderen programmierbaren logischen Vorrichtungen, diskreten Gates oder Transistorlogikvorrichtungen, diskreten Hardwarekomponenten oder irgendwelchen Kombinationen daraus, die dazu entworfen und konfiguriert sind, die Operationen und Funktionen wie hier beschrieben auszuführen. In der Ausführung als Mehrkernprozessor kann jeder der verschiedenen Rechenkerne entsprechende Instruktionen bzw. Anleitungen parallel, einschließlich Teilen bzw. Abschnitten der Firmware des Datenspeichersystems 110, ausführen. Die Steuerung 120 kann die Operationen und Funktionen wie hier beschrieben durch Ausführung einer oder mehrerer Sequenzen von Instruktionen bzw. Anleitungen, die auf einem prozessor-/maschinen-/computerlesbaren Medium gespeichert sind durchführen. Das prozessor-/maschinen-/computerlesbaren Medium kann die Flashspeichervorrichtung 130, der Speicher 125, oder eine andere Art von Medium sein, von welcher die Steuerung 120 Instruktionen bzw. Anleitungen oder Codes lesen kann. Beispielsweise kann das Datenspeichersystem 110 eine „Read-Only-Memory“ (ROM), wie zum Beispiel EPROM oder EEPROM beinhalten, die mit Firmware/Software kodiert wird, die eine oder mehrere Sequenzen von Instruktionen oder Anleitungen aufweist, die von der Steuerung 120, während des Betriebs des Datenspeichersystems 110, gelesen und ausgeführt werden.
  • Der ECC-Decoder 160, der ECC-Kodierer 166, der EDC Kodierer/Decoder 168, der Scrambler 170 und/oder der Descrambler 172 können implementiert werden mit einem Allzweckprozessor, Micro-Controller, „Digital-Signal-Prozessor“ (DSP), „System-On-A-Chip“ (SoC), „Application-Specific-Integrated-Circuit“ (ASIC), „Field-Programmable-Gate-Array“ (FPAG) oder anderen programmierbaren logischen Vorrichtungen, diskreten Gates oder Transistorlogikvorrichtungen, diskreten Hardwarekomponenten oder irgendwelchen Kombinationen daraus, die dazu entworfen und konfiguriert sind, die Operationen und Funktionen wie hier beschrieben auszuführen.
  • Der ECC-Decoder 160, der ECC-Kodierer 166, der EDC Kodierer/Decoder 168, der Scrambler 170 und/oder der Descrambler 172 können in der Steuerung 120 integriert oder von ihr getrennt sein. Der ECC-Decoder 160 und der ECC-Kodierer 166 können dazu konfiguriert sein, LDPC zu verwenden. Der ECC-Decoder 160 und der ECC-Kodierer 166 können dazu konfiguriert sein, zusätzliche oder alternative Dekodierungsmodelle zu verwenden. Der ECC-Decoder 160 beinhaltet einen oder mehrere harte Decoder 162 und einen oder mehrere weiche Decoder 164. Die harten Decoder 162 können Decoder sein, die für hartes Dekodieren reserviert sind. Hartes dekodieren limitiert bzw. beschränkt die Lesebitwerte entweder auf ein „1“ oder auf ein „0“. Weiches dekodieren verwendet hingegen einen Wertebereich, der aus einer LLR-Tabelle bezogen wird, um beispielsweise Zuverlässigkeits- oder Vertrauensmaßstäbe bereitzustellen, dass die gelesenen Werte zur Verwendung in einem iterativen Dekodierungsprozess korrekt sind. Die LLR-Tabelle erlaubt die Vertrauenswerte, basierend auf dem Leseergebnis, nachzuschlagen. Die weichen Decoder 164 können Decoder sein, die für weiches Dekodieren reserviert sind. In einigen Ausführungen kann die Anzahl von harten Decodern 162 und die Anzahl von weichen Decodern 164 dynamisch aus einem Pool verfügbarer Decoder reserviert werden.
  • Der EDC-Kodierer/-Decoder 168 kann dazu konfiguriert sein, Paritätsdaten unter Verwendung eines Fehlererkennungscodes, wie beispielsweise BCH-Code, für Daten zu erzeugen, die von dem Host 150 erhalten bzw. empfangen wurden um auf die Flashspeichervorrichtung 130 geschrieben zu werden. Die Paritätsdaten können zusammen mit den Hostdaten als Teil einer Datennutzlast beinhaltet sein, die dem ECC-Kodierer 166 zur Kodierung für die Speicherung in einer Flashspeichervorrichtung 130 bereitgestellt werden. Der EDC-Kodierer/-Decoder 168 kann dekodierte Daten von dem ECC-Decoder verarbeiten um die dekodierten Daten, basierend auf den Paritätsdaten zu verifizieren bzw. zu überprüfen, die vor der Speicherung der Daten in der Flashspeichervorrichtung 130 hinzugefügt wurden. Die Verifizierung bzw. Überprüfung wird bereitgestellt um bei der Bestätigung, dass die Daten, die durch den ECC-Decoder 160 dekodiert wurden, korrekt dekodiert wurden, zu helfen.
  • Der Scrambler 170 kann dazu konfiguriert sein, um die Datennutzlast zu verschlüsseln, die dem ECC-Kodierer 166, basierend auf einem „Samen“- bzw. „Seed“-Wert bereitgestellt wird, der in ein Konfigurationsregister des Scramblers 170 geladen wird. Die Datennutzlast kann verschlüsselt werden, um zu verhindern, dass Sequenzen von Bits alle auf einen gleichen logischen Wert programmiert werden, wodurch Interferenzen zwischen benachbarten Speicherzellen in der Flashspeichervorrichtung 130 reduziert werden können. Der Descrambler 172 kann dazu konfiguriert sein, die dekodierten Daten zu entschlüsseln, die durch den ECC-Decoder 160 bereitgestellt wurden, um die Bitanordnung, auf den Zustand vor der Bereitstellung der dekodierten Daten an den EDC-Kodierer/-Decoder 168 für die Verifizierung bzw. Überprüfung, wiederherzustellen.
  • Beispielsweise sendet der Host 150 eine Schreibanfrage an das Datenspeichersystem 110, um Daten auf die Flashspeichervorrichtung zu schreiben. Die Steuerung 120 kann die Daten von dem Host 150 erhalten bzw. empfangen und zwischenspeichern bzw. zu puffern. Die Hostdaten können an den EDC-Kodierer/- Decoder 168 zur Verarbeitung, unter Verwendung eines EDC-Codes zur Erzeugung von Paritätsdaten, weitergereicht werden. Die Hostdaten können zusammen mit den Paritätsdaten an den Scrambler 170 weitergereicht werden, um verschlüsselt zu werden, bevor sie durch den ECC-Kodierer 166 in ein Codewort kodiert werden. Die Steuerung 120 kann einen Programmbefehl an die Flashspeichervorrichtung 130 ausgeben, um das Codewort in eine Seite eines Blocks in der Flashspeichervorrichtung zu schreiben.
  • Nach dem Erhalt bzw. Empfang eines Lesebefehls für die Daten des Hosts 150 kann die Steuerung 120 einen Lesebefehl an die Flashspeichervorrichtung 130 ausgeben und das Codewort, das von der Seite des Blocks der Flashspeichervorrichtung gelesen wurde, erhalten bzw. empfangen. Der Decoder 160 kann das Codewort dekodieren und dekodierte Daten und einen Erfolgsindikator erzeugen, der anzeigt, dass das Codewort erfolgreich dekodiert wurde. Die dekodierten Daten können an den Descrambler 172 weitergereicht werden, um die Bits der dekodierten Daten auf den Zustand vor der Weiterreichung an den EDC-Kodierer/-Decoder 168 zur Verifizierung bzw. Überprüfung zurückzusetzen. Der EDC-Kodierer/-Decoder 168 verifiziert bzw. überprüft die dekodierten Daten und erzeugt einen Erfolgsindikator, der anzeigt, dass die dekodierten Daten, die von dem ECC-Decoder 160 erhalten bzw. empfangen wurden, korrekt sind. Die Daten werden dann über das Interface 115 an den Host 150 zurückgeführt.
  • Der ECC-Decoder kann dazu konfiguriert sein, ein Codewort zuerst durch Verwendung eines harten Decoders zu dekodieren. Falls der harte Decoder 162 das Codewort durch Verwendung einer harten Dekodierungsoperation nicht erfolgreich dekodieren konnte, kann das Codewort erneut unter Verwendung einer Reihe von unterschiedlichen Leselevel (z.B. sieben unterschiedliche Leselevel) gelesen werden und an den weichen Decoder 164 weitergereicht werden, wo nach jedem Lesen eine iterative weiche Dekodierungsoperation durchgeführt wird. Falls weder der harte Decoder 162 noch der weiche Decoder 164 das Codewort erfolgreich dekodieren konnten wird ein Fehlerindikator erzeugt. Die Steuerung 120 kann anschließend weitere Datenwiederherstellungsmechanismen (z.B. RAID) verwenden, um die Daten, die auf die Seite geschrieben wurden, wiederherzustellen. Die harten und weichen Dekodierungsprozesse wie oben zusammengefasst können auch wiederholt werden, wenn eine falsche erfolgreiche Dekodierung durch den EDC-Kodierer/-Decoder 168 erkannt wird.
  • Die Seiten des Flashspeicherblocks 140 in der Flashspeichervorrichtung können in einem gelöschten Zustand dazu bereit sein, durch die Steuerung 120 beschrieben zu werden, oder sich in einem programmierten Zustand befinden, in dem sie Codewörter, die vorher auf die Seiten geschrieben wurden, beinhalten. Wie oben erwähnt, können einige Flashspeicherblöcke einige Seiten aufweisen, die sich in dem programmierten Zustand befinden, und einige Seiten aufweisen, die sich in dem gelöschten Zustand befinden. Die Steuerung 120 muss unter Umständen die letzte Seite bestimmen, auf die Daten in die Flashspeicherblöcke 140 geschrieben wurden, um die nächste Seite in einem entsprechenden Flashspeicherblock 140, der sich in einem gelöschten Zustand befindet und somit zum Beschreiben von Daten verfügbar ist, zu bestimmen. Wenn beispielsweise das Datenspeichersystem 110 eingeschaltet wird, kann ein Abtastverfahren initiiert bzw. eingeleitet werden, um jeden Flashspeicherblock 140 in jeder Flashspeichervorrichtung 130 abzutasten, um zu bestimmen, welche Seiten sich in einem gelöschten Zustand befinden und für Schreibebefehle verfügbar sind.
  • Gemäß Aspekten der gegenständlichen Technologie kann das Abtastverfahren zur Identifikation der Seiten in der Flashspeichervorrichtung 130, die sich in einem gelöschten Zustand befinden, durch Verwendung von Komponenten des Datenspeichersystems 110 durchgeführt werden, die zum Betrieb in einer Abtastkonfiguration konfiguriert sind. Das Abtastverfahren kann den Decoder 160, beispielsweise den harten Decoder 162, nutzen, der dazu konfiguriert ist, ein Codewort, das alle Bits auf einem ersten logischen Zustand (z.B. „1“) aufweist, als ein gültiges Codewort, das erfolgreich dekodiert wurde, zu erkennen um dekodierte Daten zu erzeugen. Eine Seite, die sich in einem gelöschten Zustand befindet, weist beispielsweise alle Bits auf dem logischen Zustand „1“ auf, und daher wird, wenn die Seite gelesen wird bzw. wurde, ein Codewort, das alle Bits auf dem logischen Zustand „1“ aufweist, an den harten Decoder 162 weitergereicht. Der Decoder 160 kann dazu konfiguriert sein, Konfigurationsparameter für den ECC-Code zu verwenden, der von dem Decoder 160 (z.B. LDPC) zur Erkennung verwendet wird, dass Codewörter, die alle Bits auf dem logischen Zustand aufweisen, mit einem gelöschten Zustand übereinstimmen. Demzufolge erzeugt der Decoder 160 einen Erfolgsindikator und stellt dekodierte Daten bereit, die alle Bits auf dem logischen Zustand aufweisen und mit dem gelöschten Zustand übereinstimmen, falls eine Seite die sich in einem gelöschten Zustand befindet, gelesen wird.
  • Um Seiten zu unterscheiden, die sich in einem programmierten Zustand befinden können bzw. könnten, die Daten beinhalten, die unter Verwendung der gleichen Konfigurationsparameter, wie für das Abtastverfahren, kodiert wurden, kann der EDC-Kodierer/-Decoder 168 dazu konfiguriert sein, dekodierte Daten von dem Decoder 160, die alle Bits auf dem logischen Zustand aufweisen und mit dem gelöschten Zustand übereinstimmen, nicht zu akzeptieren. Falls der EDC-Kodierer/-Decoder 168 dementsprechend dekodierte Daten von dem Decoder 160 erhält bzw. empfängt, die alle Bits auf dem gelöschten logischen Zustand aufweisen, sendet der EDC-Kodierer/- Decoder 168 einen Fehlerindikator zurück. Die Steuerung 120 erkennt in Übereinstimmung mit dem Abtastverfahren die Kombination daraus, dass der Decoder 160 einen Erfolgsindikator und der EDC-Kodierer/-Decoder 168 einen Fehlerindikator zurücksendet, die anzeigt, dass die Seite von welcher das Codewort gelesen wurde, sich in einem gelöschten Zustand befindet. In Übereinstimmung mit dem Abtastverfahren werden alle anderen Indikatorkombinationen von dem Decoder 160 und dem EDC-Kodierer/-Decoder 168 so behandelt, als ob sie anzeigen, dass sich die Seite von welcher das Codewort gelesen wurde, in einem programmierten Zustand befindet.
  • Reguläre LDPC-Codes sind durch eine Paritätsprüfstruktur charakterisiert, wobei jedes Bit eine Eingabe in die gleiche Anzahl von Paritätsprüfgleichungen (Spaltenanteil) darstellt und jede Paritätsprüfgleichung die gleiche Anzahl von Eingabebits (Zeilenanteil) aufweist. Diese Codes werden häufig in vielen Anwendungen verwendet, werden aber oft modifiziert bzw. verändert, um die Länge des Codewortes auf eine gewünschte oder benötigte Länge zu reduzieren. Dies wird oft als Auffüllen von Nullen bzw. „Zero-Padding“ bezeichnet, wo Bits in den nichtverwendeten Positionen als Nullwerte kodiert und dekodiert werden. Auf diese Weiser kann der gleiche Kodierer und Decoder des regulären Codes in voller Länge verwendet werden, um mit den verkürzten Codewörtern betrieben zu werden, wobei nur die unbenutzten Stellen bekannt sind.
  • Ein linearer Blockcode wie beispielsweise ein LDPC-Code hat die Eigenschaft, dass alle Paritätsprüfungen erfüllt sein werden, falls die Eingabebits alle bzw. sämtlich Nullen darstellen, aber ein regulärer LDPC-Code mit geradem Zeilenanteil hat auch die Eigenschaft, dass alle Paritätsprüfungen erfüllt sind, falls die Eingabebits alle „1“ darstellen. Solch ein Code kann direkt dazu verwendet werden, gelöschte Seiten, wo alle Bits gleich dem Wert „1“ (mit der Ausnahme einer kleinen tolerierten Anzahl von Bits, die die Löschoperation nicht bestehen) sind, zu erkennen. Ein Fachmann wird auch erkennen, dass irgendein linearer Blockcode (der alle LDPC-Codes beinhaltet) in einer ähnlichen Art durch Invertierung der Bits vor dem dekodieren oder durch geeignetes Einfügen von „1“ in den Decoder verwendet werden kann, um eine gerade Zeilenanteildekodierungsoperation zu erzeugen.
  • Weitere Konfigurationsparameter können dazu verwendet werden, um das Datenspeichersystem 110 in eine bzw. einer Abtastkonfiguration zu konfigurieren. Wenn beispielsweise innerhalb der Steuerung 120 beim Schreiben von Daten auf der bzw. auf die Flashspeichervorrichtung 130 „Zero-Padding“ angewendet wird, kann die Anzahl der „Null-Pads“ in den Abtastkonfigurationsparametern auf Null gesetzt werden. Ebenso werden Daten während der normalen Lese- und Schreiboperationen verschlüsselt und entschlüsselt, ein „Scrambler-Seed“ für den Descrambler 172 kann in den Abtastkonfigurationsparametern auf Null gesetzt werden. Weiche Decoder 164 können in der Abtastkonfiguration gesperrt bzw. ausgeschaltet sein, so dass nur harte Decoder 162 Codewörter zum Zwecke des Abtastverfahrens verarbeiten. Da die tatsächlichen Werte der programmierten Daten in dem Abtastverfahren nicht von Interesse sind, wird die zusätzliche Zeit und Verarbeitung, die während den weichen Dekodierungsvorgängen anfallen, dadurch vermieden, dass die weichen Decoder 164 und die zusätzlichen Leseoperationen, die während der fehlerhaften harten Dekodierung, anfallen, deaktiviert werden. In der Abtastkonfiguration wird eine fehlerhafte harte Dekodierung so behandelt, dass das anzeigt, dass sich die Seite in einem programmierten Zustand befindet, auch wenn die tatsächlichen Werte der Seite nach einer harten Dekodierungsoperation nicht dekodiert sind.
  • 2 veranschaulicht ein Beispiel, das Blöcke einer Flashspeichervorrichtung gemäß Aspekten der gegenständlichen Technologie zeigt. 2 wird anhand von Teilen diskutiert, insbesondere mit Bezug auf die Flashspeichervorrichtung 130.
  • Wie in 2 gezeigt beinhaltet die Flashspeichervorrichtung 130 einen Block 220, 240 und 260. Zum Zwecke der Erklärung werden die drei Blöcke so dargestellt, dass sie jeweils acht Seiten aufweisen, aber es sollte gewürdigt werden, dass die Flashspeichervorrichtung 130 irgendeine Anzahl von geeigneten Blöcken und/oder irgendeine geeignete Anzahl an Seiten in jedem Block aufweisten kann.
  • Jeder Block 220, 240 und 260 weist eine unterschiedliche Anzahl an Seiten auf, die mit Daten beschrieben sind und sich in einem programmierten Zustand befinden. Block 220 weist beispielsweise alle acht Seiten (z.B. P0-P7) auf, die sich in einem programmierten Zustand befinden. Block 240 beinhaltet fünf Seiten(z.B. P0-P5), die sich in einem programmierten Zustand und zwei Seiten (z.B. P6 und P7), die sich in einem gelöschten Zustand befinden. Block 260 beinhaltet wie dargestellt alle acht Seiten (z.B. P0-P7), die sich in einem gelöschten Zustand befinden.
  • In dem Beispiel aus 2 kann die Steuerung 120 das oben beschriebene Scan- bzw. Abtastverfahren initiieren bzw. beginnen und die Seiten der Blöcke 220, 240 und 260 abtasten, um die letzte Seite, die programmiert wurde, zu bestimmen, indem die Seiten in den Blöcken, die sich in einem gelöschten Zustand befinden, identifiziert werden. Beispielsweise kann die Steuerung 120 ein Codewort von jeder Seite lesen und das Codewort in Übereinstimmung mit dem Abtastverfahren wie oben erläutert verarbeiten, um zu bestimmen, ob sich die Seite in einem gelöschten Zustand oder in einem programmierten Zustand befindet. Zum Zwecke dieser Beschreibung soll der Begriff „Codewort“ entweder ein tatsächliches Codewort repräsentieren bzw. darstellen, das in einer Seite oder einer Sequenz von Bits mit einer Länge gespeichert ist, die der Länge eines tatsächlichen Codewortes, in der Situation, in der eine gelöschte Seite als Teil des Abtastverfahrens gelesen wird, entspricht. Da die Seiten eines Blocks sequentiell, beginnend mit einer ersten Seite, beschrieben werden können, kann das Abtastverfahren mit dem Lesen der letzten Seite in einem Block beginnen und mit dem Lesen der Seiten in umgekehrter Reihenfolge in dem Block fortfahren, bis festgestellt wird, dass sich eine Seite in dem programmierten Zustand befindet. Weitere Algorithmen können von der Steuerung 120 verwendet werden, um sich durch die Seiten eines jeden Blocks durchzuarbeiten, ohne jede Seite in dem jeweiligen Block lesen zu müssen. Sobald die erste Seite als gegenwärtig in dem gelöschten Zustand befindlich seiend identifiziert wurde, kann das Abtastverfahren zu dem nächsten Block in der Flashspeichervorrichtung übergehen. Dieses Verfahren kann wiederholt werden, bis alle Blöcke in der Flashspeichervorrichtung gemäß des Abtastverfahrens abgetastet wurden.
  • In einem Beispiel werden ein oder mehrere Register, die in dem Datenspeichersystem 110 bereitgestellt werden, durch Firmware so programmiert, dass die Bedingungen, die in oben genannter Tabelle aufgelistet sind, in der die Konfigurationsparameter aufgelistet sind, erfüllt sind. Wenn in einer oder mehreren Ausführungen eine Anzahl von Spalten in einer Zirkulationsmatrix (z.B. zur Durchführung einer Paritätsprüfung eines LDPC-Codes, der eine quadratische Matrix sein kann, in der jede Zeile aus der vorherigen Zeile durch eine zyklische Verschiebung um eine Position nach rechts erhalten wird) eine gerade Zahl ist, dann ist das Muster aus allen Einsern („1“) in voller Länge ein gültiges LDPC Codewort. In einem Beispiel wird eine Anzahl von „Zero-Pads“ auf Null gesetzt, und der Scrambler 170 kann deaktiviert werden, oder der „Scrambler-Seed“ wird auf Null gesetzt, so dass das Muster aus allen Einsern („1“) an die EDC-Logik 168 zur Verifizierung bzw. Überprüfung weitergegeben werden kann. Durch Verwendung dieser Konfigurationsparameter ist das Ergebnis vorteilhafterweise deterministisch, wenn der ECC-Decoder 160 die Datennutzlast aus allen Einsern zurückgibt. Ferner wird der „BCH-Seed“ für die EDC-Logik 168 auf Null gesetzt, um zu verhindern, dass das Muster aus allen Einsern die EDC-Überprüfung durchläuft.
  • 3A zeigt ein Flussdiagramm eines Verfahrens 300 zur Bestimmung einer gelöschten Seite in Übereinstimmung mit einer oder mehreren Ausführungen. Ferner werden die Blöcke des Verfahrens 300 zum Zweck der Erklärung hier als seriell oder linear auftretend beschrieben. Allerdings können mehrere Blöcke des Verfahrens 300 parallel auftreten. Zusätzlich müssen die Blöcke des Verfahrens 300 nicht in der Reihenfolge, wie hier gezeigt, durchgeführt werden und/oder ein oder mehrere Blöcke des Verfahrens müssen nicht ausgeführt werden und/oder können durch andere Operationen ersetzt werden.
  • Das Verfahren, das in 3A gezeigt wird, kann dazu konfiguriert sein, ein einzelnes Codewort oder bis zu einer Anzahl von n Codewörtern, die von einer einzigen Seite gelesen werden, zu verarbeiten. Die Steuerung 120 gibt einen Lesebefehl aus, um Daten, die in einer Seite der Flashspeichervorrichtung 130 gespeichert sind, zu lesen. Der Lesebefehl kann an eine letzte Seite eines Blocks der Flashspeichervorrichtung 130 (z.B. Seite P7 in Block 220, 240 oder 260) gerichtet werden, obwohl gewürdigt wird, dass irgendeine geeignete Seite für den ersten Lesebefehl ausgewählt werden kann. Ein Codewort, das von der Seite des Blocks gelesen wird, wird erhalten bzw. empfangen und an den ECC-Decoder zur harten Decodierung (Block 302) weitergeleitet.
  • Falls ein Fehlerindikator von dem ECC-Decoder 160 (Block 304) erhalten bzw. empfangen wird, wird die Seite als in einem programmierten Zustand (Block 306) befindlich seiend identifiziert und die Verarbeitung dieser Seite wird beendet. Falls ein Erfolgsindikator von dem ECC-Decoder 160 (Block 304) erhalten bzw. empfangen wird, werden die dekodierten Daten, die von dem ECC-Decoder 160 erzeugt werden, dem EDC-Kodierer/-Decoder 168 zur Verifizierung bzw. Überprüfung der dekodierten Daten (Block 308) bereitgestellt.
  • Falls der EDC-Kodierer/-Decoder 168 einen Erfolgsindikator zurücksendet, der anzeigt, dass die dekodierten Daten verifiziert bzw. überprüft wurden, wird die Seite als in einem programmierten Zustand (Block 312) befindlich seiend identifiziert. Falls der EDC-Kodierer/-Decoder 168 einen Fehlerindikator zurücksendet, der anzeigt, dass die dekodierten Daten, die von dem ECC-Decoder 160 erhalten bzw. empfangen wurden, nicht verifiziert bzw. überprüft wurden, wird die Seite als in einem gelöschten Zustand (310) befindlich seiend identifiziert. Die Identifikation der Seite als in einem gelöschten Zustand befindlich seiend, kann dazu führen, dass die Steuerung 120 die Systemdaten aktualisiert, um den Zustand der Seite wiederzugeben. Beispielsweise kann die Steuerung 120 eine Liste von allen Blöcken aufrechterhalten und Daten beinhalten, die anzeigen, dass sich die erste Seite in jedem Block in einem gelöschten Zustand befindet und somit für das Beschreiben mit Daten verfügbar ist. Die Steuerung 120 kann auch einfach eine Datenstruktur aufrechterhalten, die die nächste für das Beschreiben mit Daten verfügbare Seite anzeigt, und die Datenstruktur basierend auf den Ergebnissen des Abtastverfahrens aktualisieren.
  • Jede der Seiten des Blocks in den Flashspeichervorrichtungen 130 kann eine Anzahl von Codewörtern speichern. In dieser Konfiguration kann die Steuerung 120 bestimmen, ob Daten eines anderen Codewortes unverarbeitet auf der Seite verbleiben (Block 314). Falls Daten eines anderen Codewortes unverarbeitet auf der Seite sind, springt das Verfahren zurück und es wird das nächste Codewort von der Seite gelesen und durch die Steuerung 120 aus der Flashspeichervorrichtung (Block 320) erhalten bzw. empfangen. Falls keine unverarbeiteten Codewörter auf der Seite verbleiben, bestimmt das Abtastverfahren, ob eine andere Seite in dem Block gemäß der Abtastprozedur (Block 316) abgetastet werden soll. Falls eine andere Seite verarbeitet werden soll, springt das Verfahren zurück und es wird ein Codewort aus dem nächsten Block von der Seite gelesen und durch die Steuerung 120 (Block 302) erhalten bzw. empfangen. Falls keine Seiten in dem Block zur Verarbeitung übrig sind, endet die Abtastprozedur für diesen Block in der Flashspeichervorrichtung. Das Verfahren 300 kann dann für einen nächsten Block in der Flashspeichervorrichtung 130 initiiert werden.
  • Wie oben erwähnt kann die Steuerung 120 bestimmen, dass Daten für ein anderes Codewort unverarbeitet auf der Seite (Block 314) verbleiben und Teile des Verfahrens für jedes Codewort, das von der Seite gelesen wird, wiederholen. Beispielsweise kann die Steuerung 120 bis zu einer Anzahl n von Codewörtern auf der Seite lesen und die Ergebnisse jeder der Anzahl n von Leseoperationen, gemäß den Schritten wie oben bei 3A beschrieben, miteinander vergleichen. Weitere Details werden unten bei 3B diskutiert.
  • 3B zeigt ein Flussdiagramm eines Verfahrens 350 zur Durchführung einer Analyse von mehr als einem Codewort in Übereinstimmung mit einer oder mehreren Ausführungen. Ferner wird zum Zwecke der Erklärung, die Blöcke des Verfahrens 350 hier als seriell oder linear auftretend beschrieben. Jedoch können mehrere Blöcke des Verfahrens 350 parallel auftreten. Zusätzlich müssen die Blöcke des Verfahrens 350 nicht in der Reihenfolge in der sie gezeigt sind durchgeführt werden und/oder ein oder mehrere Blöcke des Verfahrens 350 müssen nicht ausgeführt werden und/oder können durch andere Operationen ersetzt werden.
  • Wie oben diskutiert, kann die Steuerung 120 die Operationen wie in 3B gezeigt, nach dem Lesen und Verarbeiten einer Anzahl n (wobei n eine, von Null verschiedene, ganze Zahl von zwei oder größer ist) von Codewörtern, unter Verwendung der Operationen, wie in 3A gezeigt, ausführen. Nach jeder Wiederholung kann die Steuerung 120 die Ergebnisse zwischenspeichern und identifizieren, ob die Seite in einem gelöschten Zustand ist oder nicht, basierend auf der Verarbeitung des jeweiligen Codewortes, das von der Seite (Block 352) gelesen wird. Nachdem alle der Codewörter verarbeitet wurden und der Zustand der Seite, basierend auf jedem Codewort, identifiziert wurde, vergleicht die Steuerung 120 die Ergebnisse (Block 354). Falls eines der Codewörter ein unterschiedliches Ergebnis als die anderen Codewörter erzeugt, werden die Ergebnisse als nicht eindeutig definiert und die Seite wird nicht als in einem gelöschten Zustand (Block 356) befindlich seiend identifiziert. Falls beispielsweise nur eines der Codewörter als Ergebnis aufweist, dass die Seite als in einem gelöschten Zustand befindlich seiend identifiziert wird, wird die Seite in einem gelöschten Zustandseiend von der Steuerung 120 identifiziert. Wenn alle der Codewörter das gleiche Ergebnis erzeugen, wird die Seite als in dem Zustand befindlich seiend identifiziert, der mit dem Ergebnis (Block 358) übereinstimmt. Falls beispielsweise alle der Codewörter, die von der Seite gelesen werden, das Ergebnis erzeugen, dass die Seite als in einem gelöschten Zustand befindlich seiend identifiziert wird, identifiziert die Steuerung 120 die Seite als in einem gelöschten Zustand befindlich seiend.
  • Der Fachmann würde es zu schätzen wissen, dass die verschiedenen illustrativen Blöcke, Module, Elemente, Komponenten, Verfahren und Algorithmen, die hier beschrieben werden, als elektronische Hardware, Computersoftware oder Kombinationen aus beidem realisiert werden können. Um diese Austauschbarkeit von Hardware und Software darzustellen, wurden die verschiedenen illustrativen Blöcke, Module, Elemente, Komponenten, Verfahren und Algorithmen oben allgemein in Bezug auf ihre Funktionalität beschrieben. Ob solche Funktionalität als Hardware oder Software realisiert wird, hängt von der jeweiligen Anwendung und den Entwürfen ab, die dem Gesamtsystem Zwänge auferlegen. Der sachkundige bzw. erfahrene Handwerker kann die beschriebene Funktionalität in verschiedener Art und Weise für die jeweilige Anwendung realisieren. Verschiedene Komponenten und Blöcke können alle unterschiedlich angeordnet werden (beispielsweise in einer unterschiedlichen Reihenfolge oder in einer unterschiedlichen Art und Weise) ohne den Schutzumfang der gegenwärtigen Technologie zu verlassen.
  • Es versteht sich, dass die spezifische Reihenfolge oder Hierarchie der Schritte in den offenbarten Verfahren nur eine Darstellung eines beispielhaften Ansatzes ist. Basierend auf den bevorzugten Ausgestaltungen, versteht es sich, dass die spezifische Reihenfolge oder Hierarchie der Schritte in den Verfahren neu angeordnet werden kann. Einige der Schritte können gleichzeitig ausgeführt werden. Das beigefügte Verfahren beansprucht die gegenwärtigen Elemente der verschiedenen Schritte in einer beispielhaften Reihenfolge, und die präsentierte spezifische Reihenfolge oder Hierarchie soll nicht als limitierend bzw. beschränkend angesehen werden.
  • Die vorherige Beschreibung wird bereitgestellt, um jedem Fachmann zu ermöglichen, die verschiedenen Aspekte wie hier beschrieben auszuführen. Die vorherige Beschreibung stellt verschiedene Beispiele der gegenwärtigen Technologie bereit und die gegenwärtige Technologie ist nicht auf diese Beispiele limitiert bzw. beschränkt. Verschiedene Modifikationen bzw. Änderungen an diesen Aspekten sind für den Fachmann leicht ersichtlich und die hier definierten allgemeinen Grundsätze können auf andere Aspekte angewendet werden. Es ist daher nicht vorgesehen, die Ansprüche auf die hier dargestellten Aspekte zu limitieren bzw. beschränken, sondern zusammen mit den sprachlichen Ansprüchen den vollen Schutzumfang zu bilden, wobei die Bezeichnung eines Elementes im Singular nicht vorgesehen ist „eines und nur eines“ zu bedeuten, sofern nicht ausdrücklich darauf hingewiesen wird, sondern „eines oder mehrere“ bedeuten soll. Sofern nicht ausdrücklich darauf hingewiesen wird, bezieht sich der Begriff „einige“ auf eines oder mehrere. Pronomen in der männlichen Form (beispielsweise, sein) beinhalten die weibliche und die neutrale Form (beispielsweise ihr, dessen) und umgekehrt. Überschriften und Zwischenüberschriften, sofern vorhanden, werden nur der Bequemlichkeit halber verwendet und schränken die Erfindung nicht ein.
  • Ein Begriff wie beispielsweise „Aspekt“ impliziert nicht, dass solch ein Aspekt essentiell für die gegenständliche Technologie ist, oder dass solch ein Aspekt für alle Konfigurationen der gegenständlichen Technologie gilt. Eine Offenbarung, die sich auf einen Aspekt bezieht, kann für alle Konfigurationen oder in einer oder mehreren Konfigurationen gelten. Ein Aspekt kann ein oder mehrere Beispiele bereitstellen. Eine Phrase wie beispielsweise ein Aspekt kann sich auf ein oder mehrere Aspekte beziehen und umgekehrt. Ein Begriff wie beispielsweise „Ausführung“ impliziert nicht, dass solch eine Ausführung essentiell für die gegenständliche Technologie ist, oder dass solch eine Ausführung für alle Konfigurationen der gegenständlichen Technologie gilt. Eine Offenbarung die sich auf eine Ausführung bezieht, kann für alle Ausführungen oder für einer oder mehreren Ausführungen gelten. Eine Ausführung kann ein oder mehrere Beispiele bereitstellen. Ein Begriff wie eine „Ausführung“ kann sich auch eine oder mehrere Ausführungen beziehen oder umgekehrt. Ein Begriff wie beispielsweise „Konfiguration“ impliziert nicht, dass solch eine Konfiguration essentiell für die gegenwärtige Technologie ist, oder dass solch eine Konfiguration für alle Konfigurationen der gegenwärtigen Technologie gilt. Eine Offenbarung die sich auf eine Konfiguration bezieht, kann für alle Konfigurationen oder in einer oder mehreren gelten. Eine Konfiguration kann ein oder mehrere Beispiele bereitstellen. Ein Begriff wie beispielsweise eine „Konfiguration“ kann sich auf eine oder mehrere Konfigurationen beziehen und umgekehrt.
  • Das Wort „beispielsweise“ bzw. „beispielhaft“ wird hier verwendet und bedeutet „dient als Beispiel oder Veranschaulichung“. Jeder Aspekt oder jede Ausgestaltung die hier mit „beispielsweise“ bzw. „beispielhaft“ beschrieben wird, ist nicht notwendigerweise auszulegen als bevorzugt oder vorteilhaft gegenüber anderen Aspekten oder Ausgestaltungen.
  • Alle strukturellen und funktionalen Äquivalente der Elemente der verschiedenen Aspekte, die in dieser Offenbarung beschrieben werden, die dem Fachmann bekannt sind oder später bekannt werden, werden hier ausdrücklich durch Bezug mit aufgenommen und sollen als von den Ansprüchen umfasst aufgefasst werden. Nichts das darüber hinaus hier offenbart wird, ist für die Öffentlichkeit bestimmt, unabhängig davon, ob eine solche Offenlegung ausdrücklich in den Ansprüchen erwähnt wird. Kein Element des Anspruchs ist nach den Bestimmungen von 35 U.S.C. §112, Absatz 6 auszulegen, sofern das Element nicht ausdrücklich unter Verwendung des Satzes „Mittel für“ oder, im Falle eines Verfahrensanspruchs, unter Verwendung des Satzes „Schritt für“ aufgeführt wird. Zudem soll, soweit der Begriff „einschließen“, „haben“ oder dergleichen in der Beschreibung oder den Ansprüchen verwendet wird, dieser Begriff in ähnlicher Weise wie der Begriff „umfassen“ als „umfassen“ interpretiert werden, wenn er als Übergangswort in einem Anspruch verwendet wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62525127 [0001]

Claims (21)

  1. Verfahren, das umfasst: Erhalten bzw. Empfangen eines ersten Codewortes, das von einer Seite eines Blocks in einer Flashspeichervorrichtung gelesen wird; Bereitstellen des ersten Codewortes an einen ersten Decoder zur Dekodierung; Erhalten bzw. Empfangen eines ersten Erfolgsindikators von dem ersten Decoder, der angibt, dass das erste Codewort erfolgreich dekodiert wurde; Bereitstellen von ersten dekodierten Daten von dem ersten Decoder an einen zweiten Decoder zur Verifikation bzw. Überprüfung der ersten dekodierten Daten als Reaktion auf den Erhalt bzw. Empfang des ersten Erfolgsindikators; Erhalten bzw. Empfangen eines ersten Fehlerindikators von dem zweiten Decoder, der angibt, dass die ersten dekodierten Daten nicht verifiziert bzw. überprüft wurden; und Identifizieren der Seite des Blocks als in einem gelöschten Zustand befindlich seiend, basierend auf dem ersten Erfolgsindikator, der von dem ersten Decoder erhalten bzw. empfangen wurde, und dem ersten Fehlerindikator, der von dem zweiten Decoder erhalten bzw. empfangen wurde.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Konfigurieren des ersten Decoders zum Betrieb in einer Abtastkonfiguration, wobei Codewörter, die alle Bits auf einem ersten logischen Wert aufweisen, durch den ersten Decoder, der in der Abtastkonfiguration betrieben wird, dekodierbar sind; und Konfigurieren des zweiten Decoders zum Betrieb in der Abtastkonfiguration, wobei Codewörter, die alle Bits auf dem ersten logischen Wert aufweisen, durch den zweiten Decoder, der in der Abtastkonfiguration betrieben wird, nicht verifizierbar bzw. überprüfbar sind.
  3. Verfahren nach Anspruch 2, wobei der erste Decoder ein Fehlerkorrekturcodedecoder und der zweite Decoder ein Fehlererkennungsdecoder ist.
  4. Verfahren nach Anspruch 3, wobei der erste Decoder ein Niedrigdichteparitätsprüfdecoder ist.
  5. Verfahren nach Anspruch 2, wobei sich die Abtastkonfiguration des ersten und zweiten Decoders von einer Schreibkonfiguration unterscheidet, die zum Kodieren bzw. Verschlüsseln von Daten zum Schreiben auf der bzw. auf die Flashspeichervorrichtung verwendet wird.
  6. Verfahren nach Anspruch 1, das ferner umfasst: Erhalten bzw. Empfangen eines zweiten Codewortes, das von der Seite des Blocks in der Flashspeichervorrichtung gelesen wird; Bereitstellen des zweiten Codewortes an den ersten Decoder zur Dekodierung; Erhalten bzw. Empfangen eines zweiten Erfolgsindikators von dem ersten Decoder, der angibt, dass das zweite Codewort erfolgreich dekodiert wurde; Bereitstellen von zweiten dekodierten Daten von dem ersten Decoder an den zweiten Decoder zur Verifikation bzw. Überprüfung der zweiten dekodierten Daten als Reaktion auf den Erhalt bzw. Empfang des zweiten Erfolgsindikators; und Erhalten bzw. Empfangen eines zweiten Fehlerindikators von dem zweiten Decoder, der angibt, dass die ersten dekodierten Daten nicht verifiziert bzw. überprüft wurden, wobei die Seite des Blocks als in dem gelöschten Zustand befindlich seiend identifiziert wird, basierend auf dem Erhalten bzw. Empfangen sowohl des ersten und zweiten Erfolgsindikators als auch des ersten und zweiten Fehlerindikators.
  7. Prozessorlesbares Medium, das mit Instruktionen bzw. Anleitungen kodiert bzw. verschlüsselt ist, die, wenn sie von einem Prozessor ausgeführt werden, ein Verfahren ausführen, das umfasst: Konfigurieren eines ersten Decoders und eines zweiten Decoders zum Betrieb in einer Abtastkonfiguration; und für jeden Block aus einer Vielzahl von Blöcken in einer Flashspeichervorrichtung: Erhalten bzw. Empfangen eines ersten Codewortes, das von einer ersten Seite des Blocks gelesen wird; Bereitstellen des ersten Codewortes an den ersten Decoder zur Dekodierung; Erhalten bzw. Empfangen eines ersten Erfolgsindikators von dem ersten Decoder, der angibt, dass das erste Codewort erfolgreich dekodiert wurde; Bereitstellen von ersten dekodierten Daten von dem ersten Decoder an einen zweiten Decoder zur Verifikation bzw. Überprüfung der ersten dekodierten Daten als Reaktion auf den Erhalt bzw. Empfang des ersten Erfolgsindikators; Erhalten bzw. Empfangen eines ersten Fehlerindikators von dem zweiten Decoder, der angibt, dass die ersten dekodierten Daten nicht verifiziert bzw. überprüft wurden; und Identifizieren der Seite des Blocks als in einem gelöschten Zustand befindlich seiend, basierend auf dem ersten Erfolgsindikator, der aus dem ersten Decoder erhalten bzw. empfangen wurde, und dem ersten Fehlerindikator, der aus dem zweiten Decoder erhalten bzw. empfangen wurde.
  8. Prozessorlesbares Medium nach Anspruch 7, wobei das Verfahren ferner für jeden Block aus der Vielzahl von Blöcken in der Flashspeichervorrichtung umfasst: Erhalten bzw. Empfangen einer Vielzahl zusätzlicher Codewörter, die von zusätzlichen Seiten des Blocks gelesen werden; Bereitstellen jedes der zusätzlichen Codewörter an den ersten Decoder zur Dekodierung; Erhalten bzw. Empfangen zusätzlicher Erfolgsindikatoren von dem ersten Decoder, die angeben, dass jedes der zusätzlichen Codewörter erfolgreich dekodiert wurde; Bereitstellen zusätzlicher dekodierter Daten, die von den zusätzlichen Codewörtern aus dem ersten Decoder dekodiert wurden, an den zweiten Decoder, zur Verifikation bzw. Überprüfung als Reaktion auf den Erhalt bzw. Empfang der zusätzlichen Erfolgsindikatoren; Erhalten bzw. Empfangen zusätzlicher Fehlerindikatoren von dem zweiten Decoder, die angeben, dass die zusätzlichen dekodierten Daten nicht verifiziert bzw. überprüft wurden; und Identifizieren jeder der zusätzlichen Seiten des Blocks als in einem gelöschten Zustand befindlich seiend, basierend auf den zusätzlichen Erfolgsindikatoren, die von dem ersten Decoder empfangen wurden, und den zusätzlichen Fehlerindikatoren, die von dem zweiten Decoder empfangen wurden.
  9. Prozessorlesbares Medium nach Anspruch 7, wobei das Verfahren ferner für jeden Block aus der Vielzahl von Blöcken in der Flashspeichervorrichtung umfasst: Erhalten bzw. Empfangen eines zweiten Codewortes, das von der ersten Seite des Blocks gelesen wird; Bereitstellen des zweiten Codewortes an den ersten Decoder zur Dekodierung; Erhalten bzw. Empfangen eines zweiten Erfolgsindikators von dem ersten Decoder, der angibt, dass das zweite Codewort erfolgreich dekodiert wurde; Bereitstellen von zweiten dekodierten Daten von dem ersten Decoder an den zweiten Decoder zur Verifikation bzw. Überprüfung der zweiten dekodierten Daten als Reaktion auf den Erhalt bzw. Empfang des zweiten Erfolgsindikators; und Erhalten bzw. Empfangen eines zweiten Fehlerindikators von dem zweiten Decoder, der angibt, dass die ersten dekodierten Daten nicht verifiziert bzw. überprüft wurden, wobei die erste Seite des Blocks als in einem gelöschten Zustand befindlich seiend identifiziert wurde, basierend auf dem Erhalt bzw. Empfang sowohl der ersten und zweiten Erfolgsindikatoren als auch der ersten und zweiten Fehlerindikatoren.
  10. Prozessorlesbares Medium nach Anspruch 7, wobei der erste Decoder ein Fehlerkorrekturcodedecoder und der zweite Decoder ein Fehlererkennungscodedecoder ist.
  11. Prozesslesbares Medium nach Anspruch 10, wobei der erste Decoder Niedrigdichteparitätsprüfdecoder ist.
  12. Prozessorlesbares Medium nach Anspruch 7, wobei Codewörter, die alle Bits auf einem ersten logischen Wert aufweisen, durch den ersten Decoder, der in der Abtastkonfiguration betrieben wird, dekodierbar sind und nicht durch den zweiten Decorder, der in der Abtastkonfiguration betrieben wird, verifizierbar bzw. überprüfbar sind.
  13. Datenspeichersystem, das aufweist: eine Flashspeichervorrichtung, die eine Vielzahl von Blöcken aufweist; und eine Steuerung, wobei für jeden Block aus der Vielzahl von Blöcken die Steuerung dazu konfiguriert ist: ein erstes Codewort zu erhalten bzw. zu empfangen, das von einer Seite des Blocks gelesen wird; ein erstes Codewort an einen ersten Decoder zur Dekodierung bereitzustellen; entweder einen Erfolgsindikator von dem ersten Decoder zu erhalten bzw. zu empfangen, falls das erste Codewort erfolgreich dekodiert wurde, oder einen Fehlerindikator von dem ersten Decoder zu erhalten bzw. zu empfangen, falls das erste Codewort nicht dekodierbar ist; falls der Fehlerindikator von dem ersten Decoder erhalten bzw. empfangen wurde, die Seite als in einem programmierten Zustand befindlich seiend zu identifizieren; falls der Erfolgsindikator aus dem ersten Decoder erhalten bzw. empfangen wurde: erste dekodierte Daten aus dem ersten Decoder an einen zweiten Decoder zur Verifikation bzw. Überprüfung bereitzustellen; entweder einen Erfolgsindikator von dem zweiten Decoder zu erhalten bzw. zu empfangen, falls die ersten dekodierten Daten verifiziert bzw. überprüft wurden, oder einen Fehlerindikator von dem zweiten Decoder zu erhalten bzw. zu empfangen, falls die ersten dekodierten Daten nicht verifiziert bzw. überprüft wurden; falls der Erfolgsindikator von dem zweiten Decoder erhalten bzw. empfangen wurde, die Seite als in einem programmierten Zustand befindlich seiend zu identifizieren; und falls der Fehlerindikator von dem zweiten Decoder erhalten bzw. empfangen wurde, die Seite als in einem gelöschten Zustand befindlich seiend zu identifizieren.
  14. Datenspeichersystem nach Anspruch 13, wobei die Steuerung ferner dazu konfiguriert ist: den ersten Decoder zum Betrieb in einer Abtastkonfiguration zu konfigurieren, wobei Codewörter, die alle Bits auf einem ersten logischen Wert aufweisen, durch den ersten Decoder, der in der Abtastkonfiguration betrieben wird, dekodierbar sind; den zweiten Decoder zum Betrieb in der Abtastkonfiguration zu konfigurieren, wobei Codewörter, die alle Bits auf dem ersten logischen Wert aufweisen, nicht durch den zweiten Decoder, der in der Abtastkonfiguration betrieben wird, verifizierbar bzw. überprüfbar sind.
  15. Datenspeichersystem nach Anspruch 14, wobei sich die Abtastkonfiguration des ersten und zweiten Decoders von einer Schreibkonfiguration unterscheidet, die zur Kodierung bzw. Verschlüsselung von Daten zum Schreiben auf der bzw. auf die Flashspeichervorrichtung verwendet wird.
  16. Datenspeichersystem nach Anspruch 13, wobei der erste Decoder ein Fehlerkorrekturcodedecoder und der zweite Decoder ein Fehlererkennungsdecoder ist.
  17. Datenspeichersystem nach Anspruch 16, wobei der erste Decoder ein Niedrigdichteparitätsprüfdecoder ist.
  18. Datenspeichersystem nach Anspruch 13, wobei für jeden Block der Vielzahl von Blöcken, die Steuerung ferner dazu konfiguriert ist: ein zweites Codewort zu erhalten bzw. zu empfangen, das von der Seite des Blocks gelesen wird; das erste Codewort dem ersten Decoder zur Dekodierung bereitzustellen; entweder den Erfolgsindikator von dem ersten Decoder zu erhalten bzw. zu empfangen, falls das zweite Codewort erfolgreich dekodiert wurde, oder den Fehlerindikator von dem ersten Decoder zu erhalten bzw. zu empfangen, falls das zweite Codewort nicht dekodierbar ist, wobei die Seite als in einem programmierten Zustand befindlich seiend identifiziert wurde, falls der Fehlerindikator von dem ersten Decoder entweder für das erste Codewort oder für das zweite Codewort erhalten bzw. empfangen wurde; falls der Erfolgsindikator von dem ersten Decoder erhalten wurde: zweite dekodierte Daten von dem ersten Decoder an einen zweiten Decoder zur Verifikation bzw. Überprüfung bereitzustellen; und entweder einen Erfolgsindikator von dem zweiten Decoder zu erhalten bzw. zu empfangen, falls die zweiten dekodierten Daten überprüft wurden, oder einen Fehlerindikator von dem zweiten Decoder zu erhalten bzw. zu empfangen, falls die ersten dekodierten Daten nicht überprüft wurden, wobei die Seite als in dem programmierten Zustand befindlich seiend identifiziert wird, falls der Erfolgsindikator von dem zweiten Decoder entweder für die ersten dekodierten Daten oder für die zweiten dekodierten Daten erhalten bzw. empfangen wurde, und wobei die Seite als in dem gelöschten Zustand befindlich seiend identifiziert wurde, falls der Fehlerindikator von dem zweiten Decoder sowohl für die ersten dekodierten Daten als auch für die zweiten dekodierten Daten erhalten bzw. empfangen wurde.
  19. Datenspeichersystem das aufweist: eine Flashspeichervorrichtung, die eine Vielzahl von Blöcken aufweist; Mittel zum Lesen eines ersten Codewortes aus einer Seite eines Blocks der Vielzahl von Blöcken; Mittel zum Dekodieren des ersten Codewortes, das von der Seite des Blocks gelesen wird; Mittel zur Verifizierung bzw. Überprüfung dekodierter Daten, die von den Mitteln zum Dekodieren erhalten bzw. empfangen wurden; und Mittel zum Identifizieren der Seite des Blocks als in einem gelöschten Zustand befindlich seiend, falls die Mittel zur Dekodierung des ersten Codewortes erfolgreich das erste Codewort dekodieren und falls die Mittel zur Verifizierung der dekodierten Daten die dekodierten Daten nicht verifizieren bzw. überprüfen.
  20. Datenspeichersystem nach Anspruch 19, das ferner aufweist: Mittel zur Konfiguration der Mittel zur Dekodierung zum Betrieb in einer Abtastkonfiguration, wobei Codewörter, die alle Bits auf einem ersten logischen Wert aufweisen, durch die Mittel zur Dekodierung, die in der Abtastkonfiguration betrieben werden, dekodierbar sind; und Mittel zur Konfiguration der Mittel zur Verifizierung, wobei Codewörter, die alle Bits auf dem ersten logischen Wert aufweisen, nicht durch die Mittel zur Verifizierung verifizierbar bzw. überprüfbar sind.
  21. Datenspeichersystem nach Anspruch 19, das ferner Mittel zur Identifikation der Seite als in einem programmierten Zustand befindlich seiend aufweist, falls entweder die Mittel zur Dekodierung das Codewort nicht erfolgreich dekodieren oder die Mittel zur Verifizierung die dekodierten Daten verifizieren.
DE102018105434.3A 2017-06-26 2018-03-09 Verfahren und System zum Abtasten von gelöschten Flashspeicherseiten mit Querverweis auf verwandte Anwendungen Granted DE102018105434A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762525127P 2017-06-26 2017-06-26
US62/525,127 2017-06-26
US15/662,199 US10387246B2 (en) 2017-06-26 2017-07-27 Method and system for scanning for erased flash memory pages
US15/662,199 2017-07-27

Publications (1)

Publication Number Publication Date
DE102018105434A1 true DE102018105434A1 (de) 2018-12-27

Family

ID=64567699

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018105434.3A Granted DE102018105434A1 (de) 2017-06-26 2018-03-09 Verfahren und System zum Abtasten von gelöschten Flashspeicherseiten mit Querverweis auf verwandte Anwendungen

Country Status (3)

Country Link
US (4) US10387246B2 (de)
CN (1) CN109117382B (de)
DE (1) DE102018105434A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10387246B2 (en) 2017-06-26 2019-08-20 Western Digital Technologies, Inc. Method and system for scanning for erased flash memory pages
TWI653538B (zh) * 2017-11-13 2019-03-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
US10817372B2 (en) * 2018-06-13 2020-10-27 Innogrit Technologies Co., Ltd Systems and methods for ultra fast ECC with parity
TWI664634B (zh) * 2018-08-17 2019-07-01 慧榮科技股份有限公司 快閃記憶體控制器、管理快閃記憶體模組的方法及相關的電子裝置
US10891189B2 (en) * 2019-01-28 2021-01-12 Seagate Technology Llc Customized parameterization of read parameters after a decoding failure for solid state storage devices
CN113364471B (zh) * 2020-03-05 2024-04-12 华为技术有限公司 一种译码系统、译码控制器及译码控制的方法
US11269645B2 (en) 2020-03-11 2022-03-08 Western Digital Technologies, Inc. Storage system and method for implementing an encoder, decoder, and/or buffer using a field programmable gate array
CN113377579B (zh) * 2021-06-23 2024-05-07 厦门市美亚柏科信息股份有限公司 一种基于映射表的固态硬盘数据恢复方法和系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662263B1 (en) * 2000-03-03 2003-12-09 Multi Level Memory Technology Sectorless flash memory architecture
CN101477823B (zh) * 2009-01-21 2010-12-29 凌阳科技股份有限公司 一种解码系统与方法
KR101975406B1 (ko) * 2012-07-11 2019-05-07 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
US9378135B2 (en) * 2013-01-08 2016-06-28 Violin Memory Inc. Method and system for data storage
KR102120823B1 (ko) * 2013-08-14 2020-06-09 삼성전자주식회사 비휘발성 메모리 장치의 독출 시퀀스 제어 방법 및 이를 수행하는 메모리 시스템
US9647697B2 (en) * 2015-03-16 2017-05-09 Sandisk Technologies Llc Method and system for determining soft information offsets
US10108355B2 (en) * 2015-09-01 2018-10-23 Pure Storage, Inc. Erase block state detection
US10707902B2 (en) * 2015-11-05 2020-07-07 Shenzhen Epostar Electronics Limited Co. Permutation network designing method, and permutation circuit of QC-LDPC decoder
KR20180046067A (ko) * 2016-10-27 2018-05-08 에스케이하이닉스 주식회사 메모리 제어 장치 및 방법
US10387246B2 (en) * 2017-06-26 2019-08-20 Western Digital Technologies, Inc. Method and system for scanning for erased flash memory pages
US10636504B2 (en) * 2017-10-31 2020-04-28 Sandisk Technologies Llc Read verify for improved soft bit information for non-volatile memories with residual resistance

Also Published As

Publication number Publication date
US10387246B2 (en) 2019-08-20
US11327837B2 (en) 2022-05-10
US20180373591A1 (en) 2018-12-27
US10884854B2 (en) 2021-01-05
CN109117382B (zh) 2023-05-30
US20190324853A1 (en) 2019-10-24
CN109117382A (zh) 2019-01-01
US20220214941A1 (en) 2022-07-07
US11815996B2 (en) 2023-11-14
US20210103496A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
DE102018105434A1 (de) Verfahren und System zum Abtasten von gelöschten Flashspeicherseiten mit Querverweis auf verwandte Anwendungen
DE102019124438B4 (de) Multi-state-programmierung für speichervorrichtungen
DE102017001420B4 (de) Redundanz von fehlerkorrekturcodierten daten in einem speichersystem
DE102008003113B4 (de) ECC-Steuereinheit, Speichersystem und Verfahren zur Korrektur eines Fehlers
DE102013103391B4 (de) Betriebsverfahren eines Controllers, der eine nichtflüchtige Speichervorrichtung steuert, und Mappingmuster-Auswahlverfahren zum Auswählen eines Mappingmusters, das ein polar codiertes Codewort Multibitdaten einer nichtflüchtigen Speichervorrichtung zuordnet
DE102013020712B4 (de) Techniken zum Speichern von Bits in Speicherzellen mit Hängenbleiben-auf-0-oder-1-Fehlern
DE112011100371B4 (de) Verfahren, Vorrichtung und Computerprogrammprodukt zum Decodieren eines Codeworts
DE102017128994A1 (de) Weiche Dekodierungs-Planung
DE102017128999A1 (de) Lesebetrieb und weiches Dekodierungs-Timing
DE112007003080T5 (de) Verfahren, System und Vorrichtung für den ECC-Schutz von kleinen Datenstrukturen
DE102015113414B4 (de) Fehlerkorrektur unter Verwendung von WOM-Codes
DE102020112512A1 (de) Datenspeichergerät und Betriebsverfahren dafür
DE102018122826A1 (de) Vorrichtung zum Unterstützen eines Fehlerkorrekturcodes und Testverfahren dafür
DE102017103347B4 (de) Verarbeitung von daten in speicherzellen eines speichers
DE102017117066A1 (de) Nichtbinäre codierung für einen nichtflüchtigen speicher
DE112014005810B4 (de) anagement der Datenspeicherung in analogen Speicherzellen unter Verwendung einer nicht ganzzahligen Anzahl von Bits pro Zelle
DE102019125059A1 (de) Abbildung für multi-state-programmierung von speichervorrichtungen
DE112019000167T5 (de) Anpassbare Lesewiederholungsreihenfolge basierend auf einem Decodierungserfolgstrend
DE102018123926A1 (de) Dynamische mehrstufige Decodierung
DE102010037290A1 (de) Speichersysteme und Verfahren zur Erfassung einer Verteilung von instabilen Speicherzellen
DE112011101116T5 (de) Two-Level BCH-Codes für Solid-State-Speichereinheiten
DE112015003569B4 (de) Verfahren und System zum Verwenden von NAND-Seitenpuffern, um die Übertragungspuffernutzung eines Festkörperlaufwerks zu verbessern
DE112016002305B4 (de) Reduktion der Schreibverstärkung in einem Objektspeicher
DE102018124836A1 (de) Neuartiger speicherbaustein
DE112019005506T5 (de) Systeme und verfahren zum finden einer letzten guten seite in einem offenen nand-block

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: DEHNSGERMANY PARTNERSCHAFT VON PATENTANWAELTEN, DE

Representative=s name: DEHNS GERMANY PARTNERSCHAFT MBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division