DE102012222015B4 - Feuchtigkeitsdichtes Halbleitermodul und ein Verfahren zu dessen Herstellung - Google Patents

Feuchtigkeitsdichtes Halbleitermodul und ein Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102012222015B4
DE102012222015B4 DE102012222015.1A DE102012222015A DE102012222015B4 DE 102012222015 B4 DE102012222015 B4 DE 102012222015B4 DE 102012222015 A DE102012222015 A DE 102012222015A DE 102012222015 B4 DE102012222015 B4 DE 102012222015B4
Authority
DE
Germany
Prior art keywords
potting compound
housing
semiconductor module
circuit carrier
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012222015.1A
Other languages
English (en)
Other versions
DE102012222015A1 (de
Inventor
Reinhold Bayerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102012222015.1A priority Critical patent/DE102012222015B4/de
Priority to US14/091,807 priority patent/US8922030B2/en
Priority to CN201310624507.XA priority patent/CN103855104B/zh
Publication of DE102012222015A1 publication Critical patent/DE102012222015A1/de
Application granted granted Critical
Publication of DE102012222015B4 publication Critical patent/DE102012222015B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz

Abstract

Halbleitermodul umfassend:
ein Gehäuse (6), das zwei an entgegengesetzten Außenseiten des Gehäuses (6) angeordnete Außenwandabschnitte (61) aufweist, einen Deckel (62), der sich von einem der Außenwandabschnitte (61) zu dem anderen der Außenwandabschnitte (61) erstreckt, sowie einen oder mehrere zwischen den Außenwandabschnitten (61) angeordnete und von diesen beabstandete Schächte (64, 65), von denen jeder durch eine umlaufende Schachtwand (63) begrenzt wird;
einen Schaltungsträger (20) mit einer Oberseite (201);
wenigstens einen Halbleiterchip (8), der in dem Gehäuse (6) und auf der Oberseite (201) des Schaltungsträgers (20) angeordnet ist;
ein oder mehrere elektrisch leitende Anschlusselemente (91, 92), wobei jedes Anschlusselement (91, 92) durch einen Schacht (65) verläuft und sich aus dem Gehäuse (6) heraus erstreckt;
eine erste Vergussmasse (51), die auf dem Schaltungsträger (20) und auf dem darauf angeordneten wenigstens einen Halbleiterchip (8) angeordnet ist;
einen oder mehrere jeweils unmittelbar an die erste Vergussmasse (51) angrenzende und mit Gas gefüllte Volumenbereiche (60), wobei jede Schachtwand (63) an ihrer dem Schaltungsträger (20) zugewandten Seite jeweils ein unteres Ende (631) aufweist, das in die erste Vergussmasse (51) vollständig eintaucht; und
eine zweite Vergussmasse (52), die jeweils in einem Schacht (64, 65) eingefüllt und auf der ersten Vergussmasse (51) angeordnet ist, so dass die Schächte (64, 65) und die Anschlusselemente (11, 12) abgedichtet sind.

Description

  • Die Erfindung betrifft ein Halbleitermodul und ein Verfahren zu dessen Herstellung. Für die elektrische Kontaktierung und Beschaltung eines Halbleitermoduls sind elektrische Anschlüsse erforderlich, die durch das Gehäuse hindurch zur Außenseite des Gehäuses geführt werden müssen. Durch die entsprechenden Durchführungen am Gehäuse können Wasserdampf und/oder andere Stoffe in das Innere des Halbleitermoduls eindringen, was zu einer Beeinträchtigung der in dem Modul befindlichen Elemente, beispielsweise durch Korrosion, führen kann. Zwar werden Halbleitermodule aus verschiedenen Gründen mit Silikongelen vergossen, allerdings stellen diese Gele für Wasserdampf oder andere Schadstoffe keine besonders gute Barriere dar, so dass die geschilderte Problematik kaum verbessert wird.
  • Bei weiteren Modulkonstruktionen ist der oberhalb des Silikongels befindliche Bereich des Gehäuseinneren mit einem Hartverguss aus Epoxidharz verfüllt, der auf dem Silikongel aufliegt. Derartige Module sind zwar dichter gegen Gase und Wasserdampf als Module, die ein Silikongel aber keinen Hartverguss enthalten. Allerdings schließt der Hartverguss das Silikongel zusammen mit dem Gehäuse ein. Silikongele besitzen einen hohen thermischen Volumenausdehnungskoeffizienten, was bei starken Temperaturwechselbelastungen des Halbleitermoduls einen Überdruck oder einen Unterdruck entstehen lässt, durch die Schäden im Modulinneren verursacht werden können. Bei Überdruck im Gel kann es zu Austritt von Gel zwischen Bodenplatte und Gehäuse kommen. Bei Unterdruck können sich Risse im Gel bilden. Abgesehen davon besteht bei den entsprechenden auf dem Markt befindlichen Modulen der Zweck des zusätzlichen Hartvergusses darin, Komponenten im Inneren des Halbleitermoduls mechanisch zu stabilisieren.
  • Die Druckschrift DE 10 2008 045 721 A1 offenbart eine Halbleiteranordnung mit einer zweite Elektrode die elektrisch mit einem Halbleiterelement in einem Gehäuseverbunden ist, die das Gehäuse durchdringt und einen Abschnitt aufweist, der einer ersten Elektrode mit einem dazwischen gefügten Zwischenraum in dem Gehäuse gegenüberliegt. Ein erstes Dichtungsmittel ist durch Aushärten eines flüssigen Materials, das in das Gehäuse gegossen wird, so ausgebildet, dass ein Flüssigkeitspegel in dem Zwischenraum angesiedelt ist und das Halbleiterelement versiegelt. Ein am Gehäuse angeformter Isolationsabschnitt ist zwischen der ersten Elektrode und der zweiten Elektrode in einem Bereich des Zwischenraums oberhalb des Flüssigkeitspegels vorgesehen und weist einen sich verjüngenden Abschnitt auf, dessen Abmessung entlang einer Richtung, in der die erste Elektrode und die zweite Elektrode einander gegenüberliegen, in dem Bereich oberhalb des Flüssigkeitspegels zu dem Flüssigkeitspegel hin kleiner wird und dessen verjüngtes Ende in das erste Dichtungsmittel eintaucht. Ein zweites Dichtungsmittel füllt den oberen Raum aus zwischen den Elektroden und dem Isolationsabschnitt, wobei das erste und das zweite Dichtungsmittel nicht aneinandergrenzen. Die Halbleitervorrichtung ist daher in der Lage, ein Kriechen des ersten Abdichtmittels zu der Außenseite der Halbleitervorrichtung aufgrund eines Kapillareffekts zu unterdrücken, während im Inneren der Halbleitervorrichtung die Zuverlässigkeit aufrechterhalten wird.
  • Die Druckschrift US 2002/0070439 A1 offenbart ein Silikonharz zum Versiegeln eines Halbleiterchips. Ein gehärtetes Siliconharz, das durch Härten des Siliconharzes bei einer gegebenen Temperatur erhalten wird, hat eine prozentuale Dehnungszahl nach Bruch, gemessen bei Raumtemperatur, nicht weniger als 4% der Durchdringungszahl bei Raumtemperatur. Eine mit dem Silikonharz versiegelte Halbleitervorrichtung liefert, wenn sie auf einen Wärmezyklus oder einen Vibrationstest aufgebracht wird, Widerstand gegen Reißen, Leeren oder Ablösen der Grenzfläche. Das ausgehärtete Silikonharz kann eine Durchdringungszahl von nicht weniger als 10 und nicht mehr als 80 und eine Verlustelastizität von nicht weniger als 17% der Lagerelastizität haben. Ein Harzelement, das aus dem gehärteten Silikonharz hergestellt ist und einen Halbleiterchip versiegelt, kann einen Füllstoff wie Siliciumdioxid oder Aluminiumoxid enthalten, dessen linearer Wärmeausdehnungskoeffizient niedriger ist als der des gehärteten Silikonharzes.
  • Die Aufgabe der Erfindung besteht darin, ein Halbleitermodul bereitzustellen, das vor Korrosion und/oder anderen Beschädigungen, die durch Feuchtigkeit und/oder andere das Halbleitermodul umgebende Schadstoffe verursacht werden können, gut geschützt ist, und ein Verfahren zur Herstellung eines derartigen Halbleitermoduls bereitzustellen. Diese Aufgabe wird durch ein Halbleitermodul gemäß Patentanspruch 1 und durch ein Verfahren zur Herstellung eines Halbleitermoduls gemäß Patentanspruch 21 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Halbleitermodul umfasst ein Gehäuse mit zwei Außenwandabschnitten, die an entgegengesetzten Seiten des Gehäuses angeordnet sind, einen Deckel, der sich von einem der Außenwandabschnitte zum anderen der Außenwandabschnitte erstreckt, sowie einen oder mehrere zwischen den Außenwandabschnitten angeordnete und von diesen beabstandete Schächte, von denen jeder durch eine umlaufende Schachtwand begrenzt wird. Weiterhin weist das Halbleitermodul einen Schaltungsträger mit einer Oberseite auf, sowie wenigstens einen Halbleiterchip, der in dem Gehäuse und auf der Oberseite des Schaltungsträgers angeordnet ist. Ein oder mehrere elektrisch leitende Anschlusselemente verlaufen jeweils durch einen Schacht und erstrecken sich aus dem Gehäuse heraus. Auf dem Schaltungsträger und auf dem darauf angeordneten wenigstens einen Halbleiterchip ist eine erste Vergussmasse angeordnet. Das Halbleitermodul weist weiterhin einen oder mehrere jeweils unmittelbar an die erste Vergussmasse angrenzende und mit Gas gefüllte Volumenbereiche auf, wobei jede Schachtwand an ihrer dem Schaltungsträger zugewandten Seite jeweils ein unteres Ende aufweist, das in die erste Vergussmasse vollständig eintaucht. Optional kann sich die erste Vergussmasse dabei durchgehend von dem Schaltungsträger bis über sämtliche stoffschlüssig mit dem Schaltungsträger verbundenen Halbleiterchips erstrecken. Soweit diese Halbleiterchips an ihren dem Schaltungsträger abgewandten Seiten durch Bonddrähte angeschlossen sind, kann sich die erste Vergussmasse, ebenfalls optional, auch durchgehend über sämtliche dieser Bonddrähte hinaus erstrecken.
  • Weiterhin weist das Halbleitermodul eine zweite Vergussmasse auf, die jeweils in einem Schacht eingefüllt ist und auf der ersten Vergussmasse angeordnet ist, so dass die Schächte und die Anschlusselemente abgedichtet sind. Durch das in dem Volumenbereich oder in den Volumenbereichen befindliche Gas wird eine - z. B. durch eine Temperaturänderung bedingte - Volumenänderung der ersten Vergussmasse kompensiert, so dass keine störenden Belastungen auf die in dem Modul befindlichen Element entstehen.
  • Die zweite Vergussmasse wirkt als Diffusionsbarriere insbesondere gegen das Eindringen von Wasserdampf in das Innere des Modulgehäuses. Hierzu kann die zweite Vergussmasse optional für Wasserdampf einen Diffusionskoeffizienten aufweisen, der, bezogen auf eine Temperatur von 40°C, kleiner ist als 5*10-9 m2/s (=5E-9 m2/s).
  • Das Eindringen von Wasserdampf in das Innere des Modulgehäuses wird im Wesentlichen bestimmt durch die Längen und die Querschnitte der zweiten Vergussmasse in den Bereichen, in denen sie die Schächte verschließt, sowie durch den Wasserdampf-Diffusionskoeffizienten der zweiten Vergussmasse. Insgesamt kann eine gewünschte Mindestdichtigkeit des Halbleitermoduls gegen das Eindringen von Wasserdampf in das Innere des Modulgehäuses durch eine Kombination der genannten Parameter eingestellt werden. Sinngemäß gilt das oben Gesagte auch für das Eindringen von anderen Schadstoffen als Wasserdampf in das Innere des Modulgehäuses.
  • Zur Herstellung eines solchen Halbleitermoduls werden ein ein- oder mehrteiliges Gehäuse bereitgestellt, das zwei Außenwandabschnitte, einen Deckel und einen oder mehrere zwischen den Außenwandabschnitten angeordnete und von diesen beabstandete Schächte aufweist, wobei jeder Schacht durch eine umlaufende Schachtwand begrenzt wird. Die Außenwandabschnitte befinden sich an entgegengesetzten Seiten des Gehäuses. Ebenfalls bereitgestellt werden ein Schaltungsträger mit einer Oberseite, wenigstens ein Halbleiterchip und wenigstens ein elektrisch leitendes erstes Anschlusselement. Der wenigstens eine Halbleiterchip, der Schaltungsträger, das Gehäuse und das wenigstens eine Anschlusselement werden relativ zueinander derart angeordnet, dass sich der Deckel von einem der Außenwandabschnitte zu dem anderen der Außenwandabschnitte erstreckt, dass jede der wenigstens einen Schachtwand zwischen den Außenwandabschnitten beabstandet zu diesen angeordnet ist, dass der wenigstens eine Halbleiterchip in dem Gehäuse angeordnet und auf der Oberseite des Schaltungsträgers angeordnet ist, und dass das jedes der Anschlusselemente durch einen der Schächte verläuft und sich aus dem Gehäuse heraus erstreckt.
  • In den Innenraum des Gehäuses wird eine erste Vergussmasse eingefüllt und nachfolgend vernetzt, so dass die vernetzte erste Vergussmasse auf dem Schaltungsträger und auf dem darauf angeordneten wenigstens einen Halbleiterchip angeordnet ist, wobei jede Schachtwand an ihrer dem Schaltungsträger zugewandten Seite ein unteres Ende aufweist, das in die erste Vergussmasse vollständig eintaucht.
  • Nach dem Vernetzen der ersten Vergussmasse wird eine zweite Vergussmasse in jeden Schacht derart eingefüllt, dass die zweite Vergussmasse auf der ersten Vergussmasse angeordnet ist, dass die Schächte und die Anschlusselemente abgedichtet sind, und dass in dem Gehäuse ein oder mehrere jeweils unmittelbar an die erste Vergussmasse angrenzende und mit Gas gefüllte Volumenbereiche verbleiben.
  • Verschiedene mögliche Ausgestaltungen der Erfindung werden nachfolgend unter Bezugnahme auf die beigefügten Figuren erläutert. Die in den Figuren gezeigten Komponenten sind nicht notwendigerweise maßstäblich zueinander dargestellt, vielmehr wurde darauf Wert gelegt, die Prinzipien der Erfindung zu veranschaulichen. Weiterhin bezeichnen in den Figuren gleiche Bezugszeichen gleiche oder einander entsprechende Elemente.
    • Die 1A bis 1C zeigen verschiedene Schritte bei der Herstellung eines Halbleitermoduls mit einer massiven Bodenplatte.
    • Die 2A bis 2C zeigen verschiedene Schritte bei der Herstellung eines weiteren Halbleitermoduls mit einer massiven Bodenplatte.
    • 3 zeigt ein Halbleitermodul, das sich von dem Halbleitermodul gemäß 1C durch die fehlende Bodenplatte unterscheidet.
    • 4 zeigt ein Halbleitermodul, bei dem Schächte, in denen jeweils ein elektrisches Anschlusselement angeordnet sind, durch einen Verbindungskanal miteinander verbunden sind.
    • 5 zeigt ein Halbleitermodul, das sich von dem Halbleitermodul gemäß 3 dadurch unterscheidet, dass sich die zweite Vergussmasse nicht bis zu der dem Schaltungsträger zugewandten Seite des Gehäusedeckels erstreckt.
    • 6 zeigt ein Halbleitermodul, das sich von dem Halbleitermodul gemäß 4 dadurch unterscheidet, dass sich die zweite Vergussmasse nicht bis zu der dem Schaltungsträger zugewandten Seite des Gehäusedeckels erstreckt.
    • 7 zeigt ein einteiliges Gehäuse eines Halbleitermoduls.
    • Die 8A bis 8C zeigen verschiedene Schritte bei der Herstellung eines Halbleitermoduls mit einem mehrteiligen Gehäuse ohne Vergussmassen.
    • 9 zeigt ein Vergleichsmodul, das gemäß einem Halbleitermodul der vorliegenden Erfindung aufgebaut ist, bei dem jedoch in einen in der ersten Vergussmasse erzeugten Hohlraum ein Sensor zur Erfassung der relativen Luftfeuchtigkeit eingesetzt ist.
    • 10 zeigt ein Diagramm, aus dem für zwei verschiedene, gemäß der vorliegenden Erfindung aufgebaute Halbleitermodule, bei denen der Halbleiterchip jeweils durch einen mit Luft gefüllten Hohlraum ersetzt wurde, der Verlauf der in dem Hohlraum vorliegenden relativen Luftfeuchte hervorgeht, wenn das Vergleichsmodul in eine feuchte Atmosphäre eingebracht wird.
    • 11 zeigt einen Horizontalschnitt durch die Anordnung gemäß 6 in einer Schnittebene E-E, welche durch die Schächte und die Volumenbereiche verläuft.
  • 1A zeigt einen Querschnitt durch ein teilfertiges Halbleitermodul 100. Das Halbleitermodul 100 umfasst ein Gehäuse 6, ein oder mehrere Substrate 2, einen oder mehrere Halbleiterchips 8, sowie ein oder mehrere elektrisch leitende Anschlusselemente 91, 92.
  • Das Gehäuse 6 weist zwei Außenwandabschnitte 61 auf, die an entgegengesetzten Seiten des Gehäuses 6 angeordnet sind, einen Deckel 62, der sich von einem der Außenwandabschnitte 61 zu dem anderen der der Außenwandabschnitte 61 erstreckt, sowie eine oder mehrere zwischen den den Außenwandabschnitten 61 angeordnete und von diesen beabstandete Schachtwände 63. Weiterhin sind ein oder mehrere Schächte 65 vorhanden, von denen jeder durch wenigstens eine Schachtwand 63 begrenzt wird. Die elektrisch leitenden Anschlusselemente 91, 92, die sich aus dem Gehäuse 6 heraus erstrecken, verlaufen jeweils durch einen der Schächte 65. Bei diesem wie bei allen anderen Halbleitermodulen 100 der Erfindung können eines, mehrere oder sämtliche der Anschlusselemente 91, 92 des Halbleitermoduls 100 von der dem betreffenden Anschlusselement 91, 92 nächstgelegenen Schachtwand 63 beabstandet sein.
  • Unabhängig davon kann eine Schachtwand 63 kann optional eines oder mehrere der Anschlusselemente 91, 92 ringförmig umschließen. Ebenso besteht auch die Möglichkeit, dass ein Schacht 65 derart durch einen Außenwandabschnitt 61 und eine Schachtwand 63 begrenzt wird, dass dieser Außenwandabschnitt 61 und diese Schachtwand 63 zusammen eines der Anschlusselemente 91, 92 ringförmig umschließen.
  • Das Substrat 2 umfasst einen elektrisch isolierenden Schaltungsträger 20 mit einer dem Gehäuse 6 zugewandten Oberseite 201. Der Halbleiterchip 8 ist in dem Gehäuse 6 und auf der Oberseite 201 des Schaltungsträgers 20 angeordnet. Bei anderen Ausgestaltungen kann auch ein elektrisch leitender Schaltungsträger 20, beispielsweise aus Metall, verwendet werden. Auf die Oberseite 201 des Schaltungsträgers 20 ist eine strukturierte obere Metallisierungsschicht 21 aufgebracht, und auf die der Oberseite 201 entgegengesetzte Unterseite 202 des Schaltungsträgers eine untere Metallisierungsschicht 22, die unstrukturiert oder strukturiert sein kann. Bei dem Substrat 2 kann es sich beispielsweise um ein DCB-Substrat (DCB = direct copper bonded), um ein DAB-Substrat (DAB = direct aluminum brazed) oder um ein AMB-Substrat (AMB = active metal brazed) handeln.
  • Der oder die Halbleiterchips 8 sind auf der oberseitigen Metallisierungsschicht 21 montiert und mittels einer Verbindungsschicht 81, beispielsweise einem Lot, einem elektrisch leitenden Kleber oder einer druckgesinterten silberhaltigen Verbindungsschicht, mechanisch und optional auch elektrisch leitend verbunden. Bei den Halbleiterchips 8 kann es sich beispielsweise um beliebige Zusammenstellungen aus steuerbaren Halbleiterchips wie Transistoren, MOS-FETs, IGBTs, Thyristoren, JFETs (unter anderem auch HEMTs [HEMT = High Electron Mobility Transistor]), und/oder nicht steuerbare Halbleiterchips wie Leistungsdioden handeln. Die Halbleiterchips 8 können als Leistungshalbleiterchips ausgebildet sein, die hohe Nominalströme, beispielsweise mehr als 10 A oder mehr als 50 A aufweisen und/oder die hohe Nennsperrspannungen von beispielsweise 400 V oder mehr besitzen. Zusätzlich kann die Grundfläche eines jeden der Halbleiterchips 8 größer sein als 2,4 mm × 2,4 mm, oder größer als 5 mm × 5 mm.
  • Zur Verschaltung der Halbleiterchips 8 sind Bonddrähte 5 vorgesehen, die an Abschnitte der oberseitigen Metallisierungsschicht 21 gebondet sind. Anstelle von Bonddrähten 5 können ebenso metallische Clips verwendet werden, die beispielsweise an die Oberseiten der Halbleiterchips und/oder an die oberseitige Metallisierungsschicht 21 mittels eines Lotes, eines elektrisch leitenden Klebers oder einer Schicht mit einem gesinterten, elektrisch leitenden Pulver verbunden sind.
  • Um das Leistungshalbleitermodul extern anzuschließen, beispielsweise an eine Spannungsversorgung, eine Last, eine Steuereinrichtung oder dergleichen, sind elektrische Anschlusselemente 91, 92 vorgesehen, die elektrisch leitend und/oder mechanisch mit Abschnitten der oberseitigen Metallisierungsschicht 21 verbunden sein können. Von den Anschlusselementen 91, 92 des Halbleitermoduls 100 sind nur einige beispielhaft dargestellt. Grundsätzlich können die Anzahl und die Bauart der Anschlusselemente 91, 92 beliebig gewählt und an die in dem Halbleitermodul 100 zu realisierende elektrische Schaltung angepasst werden. Einige der Anschlusselemente 91, 92 können z. B. dazu dienen, das Halbleitermodul 100 an eine Versorgungsspannung, beispielsweise eine Zwischenkreisspannung oder eine gleichzurichtende Wechselspannung, anzuschließen. An andere der Anschlusselemente 91, 92 kann eine Last, z. B. eine induktive Last wie beispielweise ein Motor, angeschlossen werden, um diese mit dem Halbleitermodul 100 anzusteuern. Wieder andere der Anschlusselemente 91, 92 können als Steuereingänge oder als Steuerausgänge dienen, oder als Ausgangsanschlüsse zur Ausgabe von Signalen, die eine Information betreffend den Status des Leistungshalbleitermoduls 100 repräsentieren.
  • Um die Anschlusselementen 91, 92 elektrisch leitend mit der oberen Metallisierungsschicht 21 zu verbinden, können sie auf die obere Metallisierungsschicht 21 gelötet, geschweißt, aufgesintert oder elektrisch leitend aufgeklebt oder durch Drahtbonden an diese angeschlossen sein. Die Anschlusselemente 91, 92 können z. B. als gerade oder gebogene metallische Pins ausgebildet sein, als gestanzte und gebogene metallische Bleche, als Röhrchen, als elektrisch leitende Kontaktfedern usw. Im Fall von Pins können diese auch in Hülsen eingesteckt sein, die auf die obere Metallisierungsschicht 21 aufgelötet, aufgeschweißt oder elektrisch leitend aufgeklebt sind. Unabhängig von der Ausgestaltung der anderen Anschlusselemente 91, 92 eines Halbleitermoduls 100 kann ein Anschlusselement 91, 92 wie z.B. das gezeigte Anschlusselement 92 auch mehrere Anschlussbeine besitzen, an denen es mit der oberen Metallisierungsschicht 21 elektrisch leitend verbunden ist.
  • An ihren freien, von dem Substrat 2 beabstandeten Enden können die Anschlusselemente 91, 92 abhängig von der gewünschten elektrischen Verbindungstechnik beliebig ausgestaltet sein, z. B. wie gezeigt als Anschrauböffnungen, aber auch als Lötkontakte, als Federkontakte, als Einpresskontakte (Press-Fit-Kontakte), als Klemmkontakte usw.
  • Unabhängig von ihrer Ausgestaltung können ein oder mehrere Anschlusselemente 91, 92 wie gezeigt zwischen zwei an entgegengesetzten Seiten des Gehäuses 6 befindlichen Außenwandabschnitten 61 angeordnet und von diesen beabstandet sein.
  • Optional kann das Substrat 2 auf einer massiven Bodenplatte 1 angeordnet und an seiner unteren Metallisierungsschicht 22 unter Verwendung einer Verbindungsschicht 42 mechanisch mit dieser verbunden sein. Bei der Verbindungsschicht 42 kann es sich z. B. um eine Lotschicht, eine druckgesinterte, silberhaltige Verbindungsschicht oder eine Klebstoffschicht handeln. Die Bodenplatte 1 selbst kann als metallische Platte, beispielsweise aus Kupfer, Aluminium oder aus einer Legierung mit wenigstens einem dieser Metalle ausgebildet sein, oder aus einem Metall-Matrix-Kompositmaterial (MMC). Optional kann sie noch eine Beschichtung aufweisen, beispielweise um die Lötbarkeit oder um die Anhaftung einer gesinterten Verbindungsschicht zu verbessern. Unabhängig von ihrer Ausgestaltung kann die Bodenplatte 1 eine Dicke von wenigstens 1 mm, wenigstens 2 mm oder wenigstens 3 mm aufweisen. Die untere Metallisierungsschicht 22 kann beispielsweise eine Dicke von kleiner oder gleich 1 mm oder von kleiner oder gleich 0,63 mm aufweisen.
  • Eine Einheit mit einem auf die erläuterte Weise mit einem oder mehreren Halbleiterchips 8 und einem oder mehreren Anschlusselementen 91, 92 vorbestückten Substrat 2, das optional mit einer Bodenplatte 1 verbunden sein kann, kann nun mit einem Gehäuse 6 verbunden werden. Hierzu kann das Gehäuse 6 einstückig ausgebildet sein und für jedes der Anschlusselemente 91, 92 einen Schacht 65 aufweisen, der so ausgebildet ist, dass die Anschlusselemente 91, 92, wenn des Gehäuses 6 auf die Einheit aufgesetzt wird, in die zugehörigen Schächte 65 eingeschoben werden können, so dass ihre freien Enden an der Außenseite des Gehäuses 6 zur elektrischen Kontaktierung der Anschlusselemente 91, 92 zugänglich sind.
  • Das auf die Einheit aufgesetzte Gehäuse 6 kann mit Hilfe eines Verbindungsmittels 9, beispielsweise eines Klebers, mit der Einheit verbunden werden.
  • Nach dem Aufsetzen des Gehäuses 6, optional auch nach dem Verbinden der Einheit mit dem Gehäuse 6, kann in dieses eine erste Vergussmasse 51, beispielsweise ein Silikongel, eingefüllt werden. Hierzu kann die erste Vergussmasse 51 über einen Einfüllschacht 64, welcher durch einen der Schächte 65 gebildet wird, in das Innere des Gehäuses 6 eingefüllt werden, so dass sie sich auf dem Substrat 2 verteilt. Die Menge der ersten Vergussmasse 51 ist dabei so bemessen, dass die dem Träger 20 zugewandten Enden 631 der Schachtwände 63 in die erste Vergussmasse 51 eintauchen und in diese auch eingetaucht bleiben, nachdem die erste Vergussmasse 51 anschließend vernetzt wurde, um deren Fließfähigkeit zu verringern oder zu beseitigen. Das Vernetzen kann dabei durch eine Temperaturerhöhung, durch lange Lagerung bei normalen Umgebungsbedingungen oder durch Bestrahlung mit ultraviolettem Licht erfolgen. Das Ergebnis ist in 1 B gezeigt. Bei dieser wie bei allen anderen Ausgestaltungen der Erfindung kann das Vernetzen so erfolgen, dass nur ein geringer Vernetzungsgrad vorliegt, so dass die erste Vergussmasse 51 nur angeliert ist, um die Schächte 65 so weit zu verschließen, dass eine zweite Vergussmasse 52, wenn diese nachfolgend wie weiter unten erläutert in die Schächte 65 eingefüllt wird, nur bis zu den durch die erste Vergussmasse 51 erzeugten Verschlussstellen gelangen kann und damit in einer Position oberhalb der ersten Vergussmasse 51 verbleibt.
  • Indem die dem Träger 20 zugewandten Enden 631 der Schachtwände 63 auch nach dem Vernetzen der ersten Vergussmasse 51 in diese eingetaucht sind, dichtet die erste Vergussmasse 51 den betreffenden Schacht 65 in Zusammenwirkung mit dem in diesem Schacht 65 befindlichen Anschlusselement 91, 92 ab, wenn danach, wie unten beschrieben, eine zweite Vergussmasse eingefüllt wird. Auch der Einfüllschacht 64 wird im Bereich seiner Enden 631 durch die erste Vergussmasse 51 entsprechend abgedichtet. Grundsätzlich kann die Eintauchtiefe t63 nach dem Vernetzen der ersten Vergussmasse 51 bei den dem Träger 20 zugewandten Enden 631 der Schachtwände 63 von einem, mehreren oder einem jeden der Schächte 65 (einschließlich des Einfüllschachts 64) des Halbleitermoduls 100 größer oder gleich 0,5 mm sein.
  • Unabhängig davon kann bei einer, mehreren oder einer jeden der Schachtwände 63 des Halbleitermoduls 100 der Abstand d2 zwischen der Oberseite 201 und dem dem Träger 20 zugewandten Ende 631 der betreffenden Schachtwand 63 maximal 4 mm oder maximal 2 mm betragen.
  • Nach dem Vernetzen der ersten Vergussmasse 51 sind die Schächte 65 und der optionale Einfüllschacht 64 jeweils an ihren dem Träger 20 zugewandten Enden 631 durch die erste Vergussmasse 51 verschlossen, so dass dann eine zweite Vergussmasse 52, beispielsweise ein Epoxidharz oder ein anderer Verguss mit einem ausreichend hohen Diffusionswiderstand bzw. einem ausreichend niedrigen Diffusionskoeffizienten für Wasserdampf, in das Innere des Gehäuses 6 eingefüllt werden kann, die eine Barriere gegen das Eindringen von Wasserdampf und/oder anderen Schadstoffe in das Innere des Gehäuses 6 bildet. Bei diesem wie bei allen anderen Ausgestaltungen der Erfindung kann die zweite Vergussmasse 52 hierzu für Wasserdampf einen Diffusionskoeffizienten aufweisen, der bei einer Temperatur von 40°C kleiner ist als 5*10-9 m2/s (5E10-9 m2/s).
  • In besonderen Ausgestaltungen kann die zweite Vergussmasse der Erfindung für Wasserdampf einen Diffusionskoeffizienten von kleiner als 5*10-9 m2/s (5E-9 m2/s), von kleiner als 1*10-12 m2/s (1E-12 m2/s) oder von kleiner als 1*10-11 m2/s (1E-11 m2/s), jeweils bei 40°C, aufweisen. Bei dem gezeigten Beispiel muss die zweite Vergussmasse 52 jeweils individuell in die einzelnen Schächte 65 und den Einfüllschacht 64 eingefüllt werden, da diese jetzt verschlossen sind, so dass sich die zweite Vergussmasse 52 nicht wie zuvor die erste Vergussmasse 51 seitlich über das Gehäuseinnere verteilen kann. Die in die Schächte 65 eingefüllte und dann ausgehärtete zweite Vergussmasse 52 dichtet den betreffenden Schacht 65 in Zusammenwirkung mit dem in diesem Schacht 65 befindlichen Anschlusselement 91, 92 ab. Auch der Einfüllschacht 64 wird durch die zweite Vergussmasse 52 abgedichtet. Das Ergebnis ist in 1C dargestellt.
  • Bei sämtlichen Halbleitermodulen 100 der Erfindung kann die erste Vergussmasse 51 optional nach dem Vernetzen eine Penetration aufweisen, die größer ist als die Penetration, die die zweite Vergussmasse 52 nach deren Vernetzen besitzt. Unabhängig davon kann die Penetration der fertig vernetzten zweiten Vergussmasse 52 größer sein als die Penetration des Gehäuses 6. In jedem Fall wird die Penetration nach DIN ISO 2137 ermittelt. Die erste Vergussmasse kann z.B. eine Penetration von wenigstens 20 aufweisen, beispielsweise im Bereich von 30 bis 90. Unabhängig davon kann die zweite Vergussmasse optional, ebenfalls bei sämtlichen Halbleitermodulen 100 der Erfindung, z.B. eine Penetration von höchstens 20 aufweisen, beispielsweise im Bereich von 10 bis 20.
  • Unabhängig davon kann bei den anhand der vorangehenden Figuren erläuterten wie auch bei allen anderen Ausführungsbeispielen der Erfindung die fertig vernetzte zweite Vergussmasse 52 eine Penetration aufweisen, die sich von der Penetration eines Gels bis zur Penetration bzw. Härte eines Epoxidharzes oder Polyesterharzes erstreckt. Als geeignete zweite Vergussmassen 52 eignen sich beispielsweise Epoxidharze, Polyesterharze, Silikonharze oder Silikongele.
  • Wie in 1C gezeigt ist, kann sich die Füllhöhe der ausgehärteten zweiten Vergussmasse 52, bezogen auf die Oberseite 201 des Schaltungsträgers 20, bis über das Niveau der dem Schaltungsträger 20 zugewandten Unterseite 622 des Gehäusedeckels 62 erstrecken.
  • In jedem Fall verbleiben ein oder mehrere mit Gas, z.B. Luft, gefüllte Volumenbereiche 60, von denen jeder unmittelbar an die erste Vergussmasse 51 angrenzt, so dass durch Temperaturwechselbelastung bedingte Volumenänderung der ersten Vergussmasse 51 weitgehend kompensiert wird, weil sich das in dem oder den Volumenbereichen 60 befindliche Gas bei Bedarf komprimieren oder expandieren lässt, ohne dass es dabei zu signifikanten Druckbelastungen der in dem Gehäuse 6 befindlichen Elemente des Halbleitermoduls 100 kommt. Hierbei ist unter einem ‚Volumenbereich‘ das maximale Volumen eines zusammenhängenden, mit Gas gefüllten Raumbereiches zu verstehen, der unmittelbar an die erste Vergussmasse 51 angrenzt und in dem sich die Teilchen des Gases frei bewegen können.
  • Wie ebenfalls aus 1C hervorgeht, kann die Füllhöhe der vernetzten ersten Vergussmasse 51 bezogen auf das Niveau der Oberseite 201 so gewählt werden, dass ein jeder, mehrere oder alle der unmittelbar an die erste Vergussmasse 51 angrenzenden Volumenbereiche 60 im Inneren des Halbleitermoduls 100 in einer zur Oberseite 201 senkrechten vertikalen Richtung v identische oder verschiedene Höhe t60 aufweisen, von denen jede z. B. größer oder gleich 1 mm oder größer oder gleich 5 mm. Hierdurch wird sichergestellt, dass für eine thermisch bedingte Ausdehnung der ersten Vergussmasse 51 ausreichend Volumen zur Verfügung steht, in das sich die erste Vergussmasse 51 ausdehnen kann.
  • Weiterhin ist in 1C gezeigt, dass Schächte 65 - gemessen in einer Richtung v senkrecht zur Oberseite 201 des Schaltungsträgers 20 - eine Füllhöhe t65 aufweisen. Die Füllhöhen t65 der verschiedenen Schächte 65 des Halbleitermoduls 100 können dabei gleich oder verschieden sein. Beispielsweise kann bei einem, mehreren oder sämtlichen Schächten 65 des Halbleitermoduls 100 die jeweilige Füllhöhe t65 wenigstens 1 mm betragen. Dieses optionale Kriterium kann auch bei allen anderen Halbleitermodulen 100 der vorliegenden Erfindung realisiert werden.
  • Um eine besonders effiziente Wirkung des Volumenbereichs 60 oder der Volumenbereiche 60 zu erreichen ist es vorteilhaft, wenn bei einem, mehren oder sämtlichen der Schächte 65 des Halbleitermodul 100 die Außenabmessungen b65 des betreffenden Schachtes 65 gemessen parallel zur Oberseite 201 kleiner oder gleich 5 mm ist.
  • 2A zeigt einen Querschnitt durch ein teilfertiges Halbleitermodul 100, das sich von dem teilfertigen Halbleitermodul 100 gemäß 1A lediglich dadurch unterscheidet, dass verschiedene Schächte 65 und der Einfüllschacht 64 durch horizontal verlaufende Verbindungskanäle 66 miteinander verbunden sind. Die Verbindungskanäle 66 können optional so angeordnet sein, dass die sämtliche der Schächte 65 und der Einfüllschacht 64 ein Kanalsystem bilden, über das sich die zweite Vergussmasse 52 auf die einzelnen Schächte 65 und den Einfüllschacht 64 verteilt und diese abdichtet, wenn sie über den Einfüllschacht 64 in das Innere des Gehäuses 6 eingefüllt wird.
  • 2B zeigt die Anordnung nach dem Einfüllen und Vernetzen der ersten Vergussmasse, 2C nach dem Einfüllen und Aushärten der zweiten Vergussmasse 52.
  • 3 zeigt einen Querschnitt durch ein Halbleitermodul 100, das sich von dem in 1C gezeigten Halbleitermodul 100 lediglich dadurch unterscheidet, dass es keine Bodenplatte 1 und keine Verbindungsschicht 42 aufweist, wie sie vorangehend beschrieben wurden, sondern dass die untere Metallisierungsschicht 22 an der Unterseite des Halbleitermoduls 100 frei liegt, und dass der Verlauf des Gehäuses 6 im Verbindungsbereich zum Substrat 2 sowie der Verlauf des Verbindungsmittels 9 angepasst wurden.
  • 4 zeigt einen Querschnitt durch ein Halbleitermodul 100, das sich von dem in 2C gezeigten Halbleitermodul 100 lediglich dadurch unterscheidet, dass es keine Bodenplatte 1 und keine Verbindungsschicht 42 aufweist, wie sie vorangehend beschrieben wurden, sondern dass die untere Metallisierungsschicht 22 an der Unterseite des Halbleitermoduls 100 frei liegt, und dass der Verlauf des Gehäuses 6 im Verbindungsbereich zum Substrat 2 sowie der Verlauf des Verbindungsmittels 9 angepasst wurden.
  • Ein weiteres Beispiel für ein Halbleitermodul 100 zeigt 5. Dieses unterscheidet sich von dem Halbleitermodul 100 gemäß 3 lediglich dadurch, dass die Füllhöhe der ausgehärteten zweiten Vergussmasse 52, bezogen auf die Oberseite 201 des Schaltungsträgers 20, geringer ist als der Abstand zwischen der Oberseite 201 des Schaltungsträgers 20 und der dem Schaltungsträger 20 zugewandten Unterseite 622 des Gehäusedeckels 62.
  • Entsprechend zeigt 6 ein Halbleitermodul 100, das sich von dem in 4 gezeigten Halbleitermodul 100 lediglich dadurch unterscheidet, dass die Füllhöhe der ausgehärteten zweiten Vergussmasse 52, bezogen auf die Oberseite 201 des Schaltungsträgers 20, geringer ist als der Abstand zwischen der Oberseite 201 des Schaltungsträgers 20 und der dem Schaltungsträger 20 zugewandten Unterseite 622 des Gehäusedeckels 62.
  • 7 zeigt ein Gehäuse 6 eines Halbleitermoduls 100, hier am Beispiel des Gehäuses 6 des in den 2A - 2C erläuterten Halbleitermoduls 100. Generell kann ein Gehäuse 6 eines Halbleitermoduls 100 einstückig, d. h. aus einem einzigen Teil, gebildet sein und aus einem einheitlichen Material bestehen, zum Beispiel einem thermoplastischen oder einem duroplastischen Kunststoff. Ein solches Gehäuse 6 kann z. B. durch Spritzgießen hergestellt werden. Sofern es die Hinterschneidungen des herzustellenden Gehäuses 6 zulassen, kann ein Gehäuse 6 in einem Stück durch Spritzgießen hergestellt werden. Alternativ besteht auch die Möglichkeit, zwei oder mehr Gehäuseteile separat durch Spritzgießen herzustellen und danach fest miteinander zu verbinden, so dass ein einstückiges Gehäuse 6 entsteht. Das Verbinden kann stoffschlüssig, z. B. mit Hilfe eines Klebers, erfolgen, durch Laser-, Ultraschall- oder Thermoschweißen, oder durch Verschrauben oder beliebige andere Verbindungstechniken.
  • Grundsätzlich kann das Gehäuse 6 bereits im unverbauten Zustand wie erläutert einstückig ausgebildet sein, d. h. in einem Zustand, in dem es noch nicht an der oben erläuterten Einheit mit dem vorbestückten Substrat 2 (mit oder ohne Bodenplatte 1) montiert ist.
  • Alternativ dazu kann ein Gehäuse 6 jedoch auch aus zwei oder mehr Teilen zusammengesetzt werden, was beispielhaft anhand der 8A, 8B und 8C erläutert wird. 8A zeigt unten ein Einheit mit einem vorbestückten Substrat 2 und einer mit dem Substrat 2 verbundenen Bodenplatte 1 wie vorangehend anhand der 1A bis 1C beschrieben wurde. Darüber ist ein Gehäuse 6 mit einem umlaufenden Gehäuserahmen gezeigt, der die Seitenwände 61 bildet, sowie ein von dem Gehäuserahmen unabhängiger Deckel 62, an dem zur Realisierung der Schächte 65 einschließlich des Einfüllschachtes 64 Schachtwände 63 ausgebildet sind. Außerdem sind in den Deckel 62 die Verbindungskanäle 66 integriert.
  • Grundsätzlich können ein Gehäuse 6 und/oder eine zweite Vergussmasse 52 eine Glasübergangstemperatur aufweisen, die größer ist als 50°C, größer als 120°C, größer als 140°C, oder gar größer als 150°C, was sich mit verfügbaren Kunststoffen bzw. Vergussmassen erreichen lässt.
  • Ebenso besteht bei sämtlichen Halbleitermodulen 100 im Sinne der vorliegenden Erfindung die Möglichkeit, für das Gehäuse 6 und/oder die zweite Vergussmasse 52 ein Material mit einer Glasübergangstemperatur im Bereich von 55°C bis 95°C, beispielsweise von ca. 90°C, einzusetzen. Eine derartige Ausgestaltung bewirkt, dass während des Betriebs des Halbleitermoduls 100 die Glasübergangstemperatur überschritten wird, so dass die Wasserdampfdurchlässigkeit des Gehäuses 6 bzw. der zweiten Vergussmasse 52 ansteigt und die Feuchtigkeit aus dem Inneren des Gehäuses 6 ausgetrieben und an die äußere Umgebung des Gehäuses 6 abgegeben wird. Bei üblichen Umgebungsbedingungen werden Temperaturen von 40°C und relative Luftfeuchtigkeiten von 90% rH in der Regel nicht überschritten.
  • Der Gehäuserahmen und der Deckel 62 können - jeweils für sich genommen - einstückig, d. h. aus einem einzigen Teil, ausgebildet sein und aus einem einheitlichen Material bestehen, zum Beispiel einem thermoplastischen oder einem duroplastischen Kunststoff. Dabei können der Gehäuserahmen und der Deckel 62 aus demselben oder aus verschiedenen Materialien gebildet sein. Die Herstellung von Gehäuserahmen und Gehäusedeckel 62 kann z. B. durch Spritzgießen erfolgen. Das Gehäuse 6 kann bereits im unverbauten Zustand wie erläutert einstückig ausgebildet sein, d. h. in einem Zustand, in dem es noch nicht an der oben erläuterten Einheit mit dem vorbestückten Substrat 2 (mit oder ohne Bodenplatte 1) montiert ist.
  • Die weitere Montage kann nun so erfolgen, dass der Gehäuserahmen auf die Einheit mit dem vorbestückten Substrat 2 aufgesetzt und mit diesem, beispielsweise mit Hilfe des Verbindungsmittels 9, verbunden wird, was im Ergebnis in 8B gezeigt ist.
  • Danach wird auf diesen Verbund, wie in 8C veranschaulicht ist, der Gehäusedeckel 62 aufgesetzt und nachfolgend mit dem Gehäuserahmen verbunden. Das Verbinden kann stoffschlüssig, z. B. mit Hilfe eines Klebers, erfolgen, durch Laser-, Ultraschall- oder Thermoschweißen, oder durch Verschrauben oder beliebige andere Verbindungstechniken. Wie in 8A gezeigt ist, kann die Verbindung zwischen Gehäuserahmen und Deckel 62 als Nut-Feder-Verbindung ausgebildet sein. Hierdurch wird einerseits die Montage des Deckels 62 an dem Gehäuserahmen erleichtert, andererseits wird die Länge des Spaltes 7 zwischen Deckel 62 und Gehäuserahmen vergrößert und damit einhergehend die Gefahr verringert, dass Schadstoffe durch den Spalt 7 und ggf. durch einen darin befindlichen Kleber in das Innere des Gehäuses 6 dringen. Bei dem in den 8A bis 8C gezeigten Beispiel ist die Nut am Gehäuserahmen und die Feder am Gehäusedeckel 62 ausgebildet. Umgekehrt könnte jedoch auch die Feder am Gehäuserahmen und die Nut am Gehäusedeckel 62 ausgebildet sein. Abgesehen davon, dass das Gehäuse 6 nicht einstückig ausgebildet ist, ist die in 8C gezeigte Anordnung identisch mit der Anordnung gemäß 1C. Auf dieselbe Weise können auch Gehäuse 6 von beliebigen anderen Halbleitermodulen 100 zwei- oder mehrteilig ausgebildet sein und Hergestellt werden.
  • Die Herstellung der Verbindung zwischen dem Gehäuserahmen und dem Deckel 62 kann grundsätzlich vor oder nach dem Einfüllen der ersten Vergussmasse 51 und/oder der zweiten Vergussmasse 52 erfolgen, alternativ auch durch das Einfüllen der zweiten Vergussmasse 52. Im zuletzt genannten Fall wirkt die zweite Vergussmasse 52 auch als Kleber, der den Gehäuserahmen und den Deckel 62 verbindet.
  • Zur Fertigstellung eines Halbleitermoduls 100, wie es in 8C veranschaulicht ist, wird in dessen Gehäuse 6 noch eine erste Vergussmasse 51 und danach eine zweite Vergussmasse 52 entsprechend dem vorangehend erläuterten Verfahren eingefüllt.
  • Bei sämtlichen Halbleitermodulen der Erfindung stellt die zweite Vergussmasse 52 in Zusammenwirkung mit den Schächten 65 eine wirksame Barriere gegen das Eindringen von Feuchtigkeit und gegebenenfalls anderen Schadstoffen in das Innere des Gehäuses 6 dar. Diese Barrierewirkung ist umso höher, je kleiner die Spalte zwischen den Schächten 65 und den durch diese jeweils verlaufenden Anschlusselemente 91, 92 sind, je kleiner die Querschnittsfläche der Einfüllöffnung 64 ist und je größer die Schichtdicke der zweite Vergussmasse 52 ist.
  • Um für ein bestimmtes Halbleitermodul 100 die erläuterten Abdichtwirkung zu testen, kann ein Vergleichs- oder „Dummy“-Modul 101 verwendet werden, wie es beispielhaft in 9 gezeigt ist. Ein solches Vergleichsmodul 101 kann ebenso aufgebaut sein wie das zugrunde liegende Halbleitermodul 100 mit dem einzigen Unterschied, dass in einen in der ersten Vergussmasse 51 (siehe z. B. 1C) erzeugten Hohlraum 35 ein über Anschlussleitungen 31, 32 auslesbares Sensorelement zur Ermittlung der dort vorliegenden relativen Luftfeuchtigkeit eingebaut wird. Optional können in dem Hohlraum 35 auch ein Temperatursensorelement und/oder ein Drucksensorelement angeordnet sein. Eines, mehrer oder alle dieser Sensorelement können wie gezeigt in einem gemeinsamen Sensor 30 integriert sein. Die Sensorelemente können aber auch in separate Sensoren integriert sein, die sich in dem Hohlraum befinden, oder es können zwei Sensorelemente, z.B. zur Ermittlung der Temperatur und der relativen Luftfeuchtigkeit, in einem gemeinsamen Sensor 30 integriert sein, während das Drucksensorelement in einem weiteren Sensor integriert ist, der ebenfalls in dem Hohlraum 35 angeordnet ist. Bei Bedarf können auch mehr als zwei elektrische Anschlussleitungen zur Beschaltung des Sensors 30 und - soweit vorhanden - eines oder mehrerer zusätzlicher Sensoren verwendet werden.
  • Ein solches Vergleichsmodul 101 kann z. B. hergestellt werden, indem bei einem Halbleitermodul 100, bei dem das Innere des Gehäuses 6 mit der ersten und mit der zweiten Vergussmasse 51, 52 vergossenen ist, die erste Vergussmasse 51 wieder entfernt wird. Dies kann beispielsweise dadurch erfolgen, dass das Gehäuse 6 eines fertig gestellten Halbleitermoduls 100 bis zum Erreichen der ersten Vergussmasse 51 durchbohrt und durch die entstandene Bohrung so viel von der ersten Vergussmasse 51 entfernt wird, dass ein Hohlraum 35 entsteht, in den ein oder mehrere Sensoren 30 eingesetzt werden können. Das Einsetzen des oder der Sensoren 30 in den Hohlraum 35 erfolgt dabei so, dass hinter dem oder den Sensoren 30 ein mit Luft gefülltes Messvolumen 33 verbleibt, dessen relative Luftfeuchtigkeit erfasst wird. Die Anschlüsse 31, 32 werden dabei durch die Bohrung nach Außen geführt und die Bohrung dann dicht verschlossen, was z. B. mit einem Kleber wie z.B. einem Epoxidharzkleber, erfolgen kann.
  • Alternativ oder ergänzend könnte ein solcher Sensor 30 auf entsprechende Weise auch in den oder in einen der Volumenbereiche 60 eingesetzt werden. In diesem Fall würde der betreffende Volumenbereiche 60 den Hohlraum 35 bilden. Das teilweise Entfernen der ersten Vergussmasse 51 durch die Bohrung würde in diesem Fall entfallen.
  • Ebenso besteht die Möglichkeit, einen oder mehrere Sensoren 30 beim Einfüllen der ersten Vergussmasse 51 in diese einzubetten. Um sicherzustellen, dass ein Hohlraum 35 mit einem Luftvolumen verbleibt, das bis an das in dem Sensor 30 befindliche Sensorelement heranreicht, kann der Sensor 30 von einer Luftdurchlässigen, beispielsweise gitterartigen Schutzkappe überdeckt werden, die die erste Vergussmasse 51 zurückhält, wenn diese in das Gehäuse 6 eingefüllt wird.
  • Weiterhin können ein oder mehrere solcher Sensoren 30 auch vor dem Einfüllen der Vergussmassen 51 und 52 in einem Volumenbereich 60 angeordnet und dann wie bereits erläutert die zuerst die erste Vergussmasse 51 und nachfolgend die zweite Vergussmasse 52 in das Gehäuse 6 eingefüllt werden.
  • Grundsätzlich sind auch noch andere Varianten denkbar, mit denen sich ein derartiges Vergleichsmodul 101 erzeugen lässt. In jedem Fall kommt es darauf an, dass ein in dem Gehäuse 6 befindliches, mit Luft gefülltes Messvolumen 33, das bis an das in dem Sensor 30 befindliche Sensorelement heranreicht, unmittelbar an die erste Vergussmasse 51 angrenzt.
  • Mit Hilfe eines derartigen Vergleichsmoduls 101 ist es nun möglich, die Abdichtwirkung durch Messung der relativen Luftfeuchtigkeit in dem Hohlraum 35 zu untersuchen, wenn sich das Vergleichsmodul 101 in einer definierten Umgebung mit konstanter Temperatur TEXT , konstanter relativer Luftfeuchte rHEXT und konstantem Druck pEXT befindet und die zeitliche Entwicklung der relativen Luftfeuchtigkeit in dem Messvolumen 33 gemessen wird. Es wird dabei vorausgesetzt, dass das Modul-Innere vor Beginn der Messung eine Feuchte besitzt, die wesentlich geringer ist als die relative Feuchte in der definierten Umgebung, sowie einen Luftdruck, der identisch oder im Wesentlichen identisch ist mit dem Druck in der definierten Umgebung. Die Voraussetzung einer wesentlich geringeren relativen Feuchte kann durch Trocknen des Halbleitermoduls 100 bei hoher Temperatur erreicht werden. Da die relative Luftfeuchtigkeit stark von der Temperatur abhängt, kann das Vergleichsmodul zur Messung der zeitlichen Entwicklung der relativen Luftfeuchtigkeit vorbereitend zunächst auf eine bestimmte Temperatur, beispielsweise 20°C, gebracht und dann zu einem Zeitpunkt t0 in eine definierte Umgebung eingebracht werden, die dieselbe Temperatur aufweist und deren relative Luftfeuchtigkeit höher ist als die relative Luftfeuchtigkeit rH35(t=t0), die zum Zeitpunkt t0 in dem Hohlraum 35 (ebenfalls bei der bestimmten Temperatur) vorliegt. Da der Wert der in dem Hohlraum 35 vorliegenden relativen Luftfeuchtigkeit in Abhängigkeit von den in dem Hohlraum 35 vorherrschenden Größen Druck und Temperatur abhängt, kann die zeitliche Entwicklung dieser Größen ebenfalls gemessen werden, so dass es möglich ist, die zeitabhängig gemessene relative Luftfeuchtigkeit auf Normwerte von Druck und Temperatur (beispielsweise 1013,25 hPa und 20°C) umzurechnen und dadurch vergleichbare Ergebnisse zu erzielen.
  • Ab dem Zeitpunkt t0 dringt die in der Umgebung enthaltene Feuchtigkeit in das Gehäuse 6 ein und erreicht dabei auch das in dem Hohlraum 35 befindliche Gas (z.B. Luft), so dass sich dessen relative Feuchtigkeit rH35(t) mit der Zeit t erhöht. Als Maß für die Abdichtwirkung wird vorliegend die Dauer D verwendet, nach der die in dem Hohlraum 35 zum Zeitpunkt t0 vorliegende anfängliche relative Luftfeuchtigkeit rH35(t=t0) - bezogen auf einen Druck von 1013,25 hPa und 20°C - um das 0,6-fache der Differenz zwischen der relativen Umgebungsluftfeuchtigkeit rH35(t=t0+D) und der relativen anfänglichen Feuchtigkeit rH35(t=t0) - ebenfalls bezogen auf einen Druck von 1013,25 hPa und 20°C - ansteigt. Diese Dauer D kann beispielsweise wenigstens 24 Stunden, wenigstens 48 Stunden, wenigstens 168 Stunden oder wenigstens 400 Stunden betragen.
  • 10 zeigt hierzu für zwei unterschiedlich gut abgedichtete Halbleitermodule die jeweilige zeitliche Entwicklung der in dem Hohlraum 35 vorliegenden relativen Luftfeuchtigkeit rH35(t) ab dem Zeitpunkt t0, d.h. ab dem Einbringen des betreffenden Vergleichsmoduls 101 in die Umgebung mit definierter relativer Feuchte rHEXT , definierter Temperatur TEXT und definiertem Druck pEXT . Kurve 1 entspricht dem Verlauf des schlechter und Kurve 2 dem Verlauf des besser abgedichteten Vergleichsmoduls 101. In den gezeigten Beispielen liegt die anfängliche relative Luftfeuchtigkeit rH35(t=t0) in dem Hohlraum 35 bei einer Temperatur von 20°C bei 20%, während die definierte relative Feuchte rHEXT in der Umgebung des jeweiligen Vergleichsmoduls 101 bei 20°C 90% beträgt.
  • Zur Ermittlung der Abdichtwirkung wird nun jeweils die Dauer ermittelt, bei der die relative Feuchte rH35(t) in dem Hohlraum 35 um das 0,6-fache der Differenz (90%-20% = 70%), also um 0,6*70% = 42%, gegenüber der anfänglichen relativen Luftfeuchtigkeit rH35(t=t0) in Höhe von 20% angestiegen ist, d.h. bis die relative Luftfeuchtigkeit rH35(t) auf einen Wert von 20%+42%=62% angestiegen ist. Bei dem schlechter abgedichteten Vergleichsmodul 101 (Kurve K1) wird dieser Wert von 62% zu einem Zeitpunkt t1, also nach einer Dauer D1 =t1-t0, erreicht, bei dem besser abgedichteten Vergleichsmodul 101 (Kurve K2) zu einem Zeitpunkt t2, also nach einer Dauer D2=t2-t0. In den gezeigten Beispielen beträgt D1=28 Stunden, D2=310 Stunden.
  • 11 zeigt einen Horizontalschnitt durch die Anordnung gemäß 2C in einer Schnittebene E-E, welche durch die Schächte 65 und den (in diesem Beispiel einzigen) Volumenbereich 60 verläuft. Dieselbe Schnittansicht würde sich jedoch auch bei einem entsprechenden Schnitt durch die Halbleitermodule 100 der 1C und 3 bis 6 ergeben.
  • Wie in dieser Ansicht zu erkennen ist, werden sämtliche durch die Schachtwände 63 begrenzten Schächte 65 des Halbleitermoduls 100 wie bei dem Einfüllschacht 64 entweder nur durch die zweite Vergussmasse 52 oder wie bei den anderen Schächten 65 durch die zweite Vergussmasse 52 in Verbindung mit dem in dem betreffenden Schacht 65 verlaufenden Anschlusselement 91, 92 abgedichtet, so dass die außerhalb des Gehäuses 6 befindliche Atmosphäre nicht unmittelbar durch die Schächte 64, 65 an die erste Vergussmasse 51 gelangen kann.
  • Ebenfalls zu erkennen ist, dass das Halbleitermodul 100 lediglich einen einzigen Volumenbereich 60 enthält, dessen orthographische Projektion auf die Oberseite 201 des Schaltungsträgers 20 eine Fläche A60 besitzt. Bei anderen Halbleitermodulen 100 können auch zwei oder mehr paarweise voneinander unabhängige Volumenbereiche 60 vorliegen. Dabei bedeutet ‚unabhängig‘, dass zwischen zwei unabhängigen Volumenbereichen 60 kein freier Gasaustausch möglich ist. Im Fall von zwei oder mehr in diesem Sinne unabhängiger Volumenbereiche 60 kann deren orthographische Projektion auf die Oberseite 201 des Schaltungsträgers 20 eine zusammenhängende Fläche A60 bilden, oder aber zwei oder mehr unabhängige Flächen, deren Gesamtfläche wiederum A60 ist. Unabhängig davon, ob ein Halbleitermodul 100 nur genau einen einzigen oder aber zwei oder mehr derartiger Volumenbereiche 60 besitzt, gibt A60 die gesamte Projektionsfläche sämtlicher an die erste Vergussmasse 51 unmittelbar angrenzender Volumenbereiche 60 an.
  • In 11 gestrichelt dargestellt, weil verdeckt ist weiterhin die seitliche Begrenzungslinie der Oberseite 201 des Schaltungsträgers 20, deren Flächengröße mit A20 bezeichnet ist. Das Halbleitermodul 100 kann nun so ausgestaltet sein, dass das Verhältnis von A60 zu A20 größer oder gleich 0,7 ist, dass also A60 mindestens 70% von A20 beträgt.
  • Die bei der vorliegenden Erfindung vorgesehenen Schächte 65 ermöglichen die Verwendung von nur sehr wenig zweiter Vergussmasse 52 bei zugleich hoher Abdichtwirkung gegen das Eindringen von Feuchtigkeit und anderen Schadstoffen in das Gehäuse 6. Beispielsweise kann die zweite Vergussmasse 52 eine Gesamtmasse aufweisen, die, bezogen auf die Fläche A20 der Oberseite 201, kleiner oder gleich 1 Gramm pro Quadratzentimeter ist.
  • Unabhängig davon können die ausgehärtete zweite Vergussmasse 52 und das Material des Gehäuses 6 so gewählt werden, dass die Löslichkeit von Wasser in der zweiten Vergussmasse 52 und in dem Gehäuse jeweils maximal 0,5 Gewichts% oder maximal 0,2 Gewichts% vom gemeinsamen Gewicht aus zweiter Vergussmasse 52 und Gehäuse 6 beträgt.
  • Vorangehend wurden verschiedene Ausführungsbeispiele für mögliche Ausgestaltungen von Halbleitermodulen 100 erläutert. Ein oder mehrere in diesem Zusammenhang bei einem Ausführungsbeispiel genannten Merkmale können auf beliebige Weise mit einem oder mehreren Merkmalen aus einem oder mehreren anderen Ausführungsbeispielen kombiniert werden, sofern sich diese Merkmale nicht gegenseitig ausschließen.
  • Es wurden vorangehend verschiedene Ausführungsbeispiele eines Halbleitermoduls 100 erläutert. Bei diesen wie bei allen anderen Ausführungsbeispielen der Erfindung können dabei als erste Vergussmasse 51 optional solche Vergussmassen verwendet werden, die nach dem Vernetzen als Gel, beispielsweise als Silikongel, vorliegen. Grundsätzlich können jedoch Vergussmassen 51 verwendet werden, die nach dem Vernetzten eine nach DIN ISO 2137 eine Penetration von kleiner als 40 und damit eine geringere Penetration aufweisen als ein typisches vernetztes Gel (Penetration nach DIN ISO 2137 im Bereich von 40-70).

Claims (22)

  1. Halbleitermodul umfassend: ein Gehäuse (6), das zwei an entgegengesetzten Außenseiten des Gehäuses (6) angeordnete Außenwandabschnitte (61) aufweist, einen Deckel (62), der sich von einem der Außenwandabschnitte (61) zu dem anderen der Außenwandabschnitte (61) erstreckt, sowie einen oder mehrere zwischen den Außenwandabschnitten (61) angeordnete und von diesen beabstandete Schächte (64, 65), von denen jeder durch eine umlaufende Schachtwand (63) begrenzt wird; einen Schaltungsträger (20) mit einer Oberseite (201); wenigstens einen Halbleiterchip (8), der in dem Gehäuse (6) und auf der Oberseite (201) des Schaltungsträgers (20) angeordnet ist; ein oder mehrere elektrisch leitende Anschlusselemente (91, 92), wobei jedes Anschlusselement (91, 92) durch einen Schacht (65) verläuft und sich aus dem Gehäuse (6) heraus erstreckt; eine erste Vergussmasse (51), die auf dem Schaltungsträger (20) und auf dem darauf angeordneten wenigstens einen Halbleiterchip (8) angeordnet ist; einen oder mehrere jeweils unmittelbar an die erste Vergussmasse (51) angrenzende und mit Gas gefüllte Volumenbereiche (60), wobei jede Schachtwand (63) an ihrer dem Schaltungsträger (20) zugewandten Seite jeweils ein unteres Ende (631) aufweist, das in die erste Vergussmasse (51) vollständig eintaucht; und eine zweite Vergussmasse (52), die jeweils in einem Schacht (64, 65) eingefüllt und auf der ersten Vergussmasse (51) angeordnet ist, so dass die Schächte (64, 65) und die Anschlusselemente (11, 12) abgedichtet sind.
  2. Halbleitermodul nach Anspruch 1, bei dem das untere Ende (631) jeder der wenigstens einen Schachtwand (63) mit einer Eintauchtiefe (t63) von wenigstens 0,5 mm in die erste Vergussmasse (51) eintaucht.
  3. Halbleitermodul nach Anspruch 1 oder 2, bei dem die zweite Vergussmasse (52) für Wasserdampf einen Diffusionskoeffizienten aufweist, der bei einer Temperatur von 40°C kleiner ist als 5*10-9 m2/s, kleiner als 1*10-11 m2/s, oder kleiner als als 1*10-12 m2/s.
  4. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die gesamte Projektionsfläche, die bei der Orthogonalprojektion sämtlicher der in dem Gehäuse (6) befindlichen, mit Gas gefüllten Volumenbereiche (60) auf die Oberseite (201) des Schaltungsträgers (20) entsteht, mindestens 70% der Fläche der Oberseite (201) entspricht.
  5. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die erste Vergussmasse (51) eine Penetration aufweist, die größer oder gleich ist als eine Penetration der zweiten Vergussmasse (52), und bei dem die zweite Vergussmasse (52) eine Penetration aufweist, die größer ist als eine Penetration des Gehäuses (6).
  6. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die erste Vergussmasse (51) eine Penetration von wenigstens 20 und/oder die zweite Vergussmasse (52) eine Penetration von höchstens 20 aufweist.
  7. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die erste Vergussmasse (51) eine Penetration im Bereich von 30 bis 90 aufweist.
  8. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die zweite Vergussmasse (52) eine Penetration 10 bis 20 aufweist.
  9. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die erste Vergussmasse (51) eine Penetration aufweist, die größer ist als die Penetration der zweiten Vergussmasse (52).
  10. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem sich die erste Vergussmasse (51) ausgehend von dem Schaltungsträger (20) bis wenigstens über den wenigstens einen Halbleiterchip (8) erstreckt und der wenigstens eine Halbleiterchip (8) von der zweiten Vergussmasse (52) beabstandet ist.
  11. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Deckel (62) eine dem Schaltungsträger (20) zugewandte Unterseite (622) aufweist; und die zweite Vergussmasse (52) von der Unterseite (622) beabstandet ist.
  12. Halbleitermodul nach einem der Ansprüche 1 bis 10, bei dem der Deckel (62) eine dem Schaltungsträger (20) zugewandte Unterseite (622) aufweist; und die zweite Vergussmasse (52) die Unterseite (622) kontaktiert.
  13. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem das Gehäuse (6) einstückig ausgebildet ist und aus einem einheitlichen, homogenen Material besteht.
  14. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem das Gehäuse (6) aus einem Material besteht, das verschieden ist vom Material der ersten Vergussmasse (51) und/oder vom Material der zweiten Vergussmasse (52).
  15. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem sich von dem wenigstens einen Volumenbereich (60) einer, mehrere oder ein jeder in einer zur Oberseite (201) des Schaltungsträgers (20) senkrechten vertikalen Richtung (v) über wenigstens 1 mm oder über wenigstens 5 mm erstreckt.
  16. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die zweite Vergussmasse (52) eine Gesamtmasse aufweist und das Verhältnis zwischen der Gesamtmasse und der Fläche (A20) der Oberseite (201) des Schaltungsträgers (20) kleiner oder gleich 1 Gramm pro Quadratzentimeter ist.
  17. Halbleitermodul nach einem der vorangehenden Ansprüche, wobei das Gehäuse (6) wenigstens einen ersten Schacht (65) und einen zweiten Schacht (65) aufweist, und das Gehäuse (8) weiterhin einen Verbindungskanal (66) aufweist, der den ersten Schacht (65) und den zweiten Schach (65) miteinander verbindet.
  18. Halbleitermodul nach Anspruch 17, bei dem der Verbindungskanal (66) ganz oder teilweise durch die zweite Vergussmasse (52) gefüllt ist.
  19. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem sich die zweite Vergussmasse (52) in wenigstens einem Schacht (65) über eine Füllhöhe (t65) von wenigstens 1 mm erstreckt.
  20. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem sämtliche in dem Gehäuse (6) ausgebildeten Öffnungen, durch die Feuchtigkeit von der Außenseite des Gehäuses (6) in den Innenraum des Gehäuses (6) eindringen kann, mittels der ersten Vergussmasse (51) und/oder der zweiten Vergussmasse (52) derart abgedichtet sind, dass bei einem Vergleichsmodul (101), dessen Aufbau sich von dem Aufbau des Halbleitermoduls (100) dadurch unterscheidet, dass in einen an die erste Vergussmasse (51) angrenzenden, mit Luft gefüllten Hohlraum (35) ein Sensor (30) mit einem Sensorelement zur Erfassung der relativen Luftfeuchtigkeit gegenüber dem Gehäuse (6) abgedichtet derart eingesetzt ist, dass in dem Hohlraum (35) ein mit Luft gefülltes Messvolumen (33) verbleibt, das bis an das Sensorelement heranreicht, und dass ab einem ersten Zeitpunkt (t0), ab dem das eine konstante Temperatur von 20°C aufweisende Vergleichsmodul (101) in eine Umgebung eingebracht wird, die eine konstante relative Umgebungsluftfeuchtigkeit (rHEXT), eine konstante Temperatur (TEXT) von 20°C und einen konstanten Druck (pEXT) von 1013,25 hPa aufweist, eine in dem Messvolumen (33) zum ersten Zeitpunkt (t0) vorliegende anfängliche relative Luftfeuchtigkeit (rH35(t=t0)), welche kleiner ist als die Umgebungsluftfeuchtigkeit (rHEXT), nach einer Dauer von wenigstens 24 Stunden oder wenigstens 48 Stunden oder wenigstens 168 Stunden oder wenigstens 400 Stunden um das 0,6-fache der Differenz zwischen der relativen Umgebungsluftfeuchtigkeit (rHEXT) und der anfänglichen relativen Feuchtigkeit (rH35(t=t0)) ansteigt.
  21. Verfahren zur Herstellung eines Halbleitermoduls mit den Schritten: Bereitstellen eines ein- oder mehrteiligen Gehäuses (6), das zwei entgegengesetzt angeordnete Außenwandabschnitte (61), einen Deckel (62) und einen oder mehrere zwischen den Außenwandabschnitten (61) angeordnete und von diesen beabstandete Schächte (64, 65) aufweist, wobei jeder Schacht (64, 65) durch eine umlaufende Schachtwand (63) begrenzt wird; Bereitstellen eines Schaltungsträgers (20) mit einer Oberseite (201); Bereitstellen wenigstens eines Halbleiterchips (8); Bereitstellen wenigstens eines elektrisch leitenden ersten Anschlusselements (91, 92), Anordnen des wenigstens einen Halbleiterchips (8), des Schaltungsträgers (20), des Gehäuses (6) und des wenigstens einen Anschlusselements (91, 92) relativ zueinander derart, dass - sich der Deckel (62) von einem der Außenwandabschnitte (61) zu dem anderen der Außenwandabschnitte (61) erstreckt, - jede der wenigstens einen Schachtwand (63) zwischen den Außenwandabschnitten (61) beabstandet zu diesen angeordnet ist; - der wenigstens eine Halbleiterchip (8) in dem Gehäuse (6) angeordnet und auf der Oberseite (201) des Schaltungsträgers (20) angeordnet ist; - jedes der Anschlusselemente (91, 92) durch einen der Schächte (65) verläuft und sich aus dem Gehäuse (6) heraus erstreckt; Einfüllen einer ersten Vergussmasse (51) in den Innenraum des Gehäuses (6) und nachfolgendes Vernetzen der ersten Vergussmasse (51) derart, dass die vernetzte erste Vergussmasse (51) auf dem Schaltungsträger (20) und auf dem darauf angeordneten wenigstens einen Halbleiterchip (8) angeordnet ist, wobei jede Schachtwand (63) an ihrer dem Schaltungsträger (20) zugewandten Seite ein unteres Ende (631) aufweist, das in die erste Vergussmasse (51) vollständig eintaucht; und Einfüllen einer zweiten Vergussmasse (52) in jeden Schacht (65) nach dem Vernetzen der ersten Vergussmasse (51) derart, dass die zweite Vergussmasse (52) auf der ersten Vergussmasse (51) angeordnet ist, dass die Schächte (64, 65) und die Anschlusselemente (11, 12) abgedichtet sind, und dass in dem Gehäuse (6) ein oder mehrere jeweils ummittelbar an die erste Vergussmasse (51) angrenzende und mit Gas gefüllte Volumenbereiche (60) verbleiben.
  22. Verfahren nach Anspruch 21, bei dem die zweite Vergussmasse (52), nachdem diese in den Innenraum des Gehäuses (6) eingefüllt wurde, ausgehärtet wird.
DE102012222015.1A 2012-11-30 2012-11-30 Feuchtigkeitsdichtes Halbleitermodul und ein Verfahren zu dessen Herstellung Active DE102012222015B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102012222015.1A DE102012222015B4 (de) 2012-11-30 2012-11-30 Feuchtigkeitsdichtes Halbleitermodul und ein Verfahren zu dessen Herstellung
US14/091,807 US8922030B2 (en) 2012-11-30 2013-11-27 Moisture-tight semiconductor module and method for producing a moisture-tight semiconductor module
CN201310624507.XA CN103855104B (zh) 2012-11-30 2013-11-29 对湿气密封的半导体模块和用于其制造的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012222015.1A DE102012222015B4 (de) 2012-11-30 2012-11-30 Feuchtigkeitsdichtes Halbleitermodul und ein Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102012222015A1 DE102012222015A1 (de) 2014-06-05
DE102012222015B4 true DE102012222015B4 (de) 2019-07-18

Family

ID=50725971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012222015.1A Active DE102012222015B4 (de) 2012-11-30 2012-11-30 Feuchtigkeitsdichtes Halbleitermodul und ein Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US8922030B2 (de)
CN (1) CN103855104B (de)
DE (1) DE102012222015B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
US11342237B2 (en) * 2015-12-15 2022-05-24 Semiconductor Components Industries, Llc Semiconductor package system and related methods
US10825748B2 (en) * 2015-12-15 2020-11-03 Semiconductor Components Industries, Llc Semiconductor package system and related methods
DE102016200658A1 (de) * 2016-01-20 2017-07-20 Robert Bosch Gmbh Schallwandleranordnung und Verfahren zur Herstellung einer Schallwandleranordnung
US10347549B2 (en) * 2016-04-30 2019-07-09 Littelfuse, Inc. Power semiconductor device module having mechanical corner press-fit anchors
US10062621B2 (en) * 2016-04-30 2018-08-28 Ixys, Llc Power semiconductor device module having mechanical corner press-fit anchors
TWI618156B (zh) 2016-08-05 2018-03-11 矽品精密工業股份有限公司 電子封裝件及其製法
EP3451804B1 (de) * 2017-08-28 2020-04-01 Goodrich Actuation Systems Limited Vergussverfahren
US10283447B1 (en) * 2017-10-26 2019-05-07 Infineon Technologies Ag Power semiconductor module with partially coated power terminals and method of manufacturing thereof
DE102018114691B4 (de) * 2018-06-19 2021-02-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung mit einem Gehäuse, Leistungshalbleiteranordnung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102018116429B4 (de) * 2018-07-06 2020-03-05 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung mit einem Leistungshalbleiterbauelement und einem Gehäuse
DE102020115066B3 (de) 2020-06-05 2021-10-14 Pollmann International Gmbh Vibrationsrobuste Elektronikkomponente
DE102020132679B3 (de) 2020-12-08 2021-08-12 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitereinrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070439A1 (en) 2000-12-13 2002-06-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE102008045721A1 (de) 2008-02-18 2009-09-10 Mitsubishi Electric Corp. Halbleitervorrichtung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198740A (ja) * 1983-04-25 1984-11-10 Mitsubishi Electric Corp 樹脂封止形半導体複合素子
DE3521572A1 (de) * 1985-06-15 1986-12-18 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul mit keramiksubstrat
US6011302A (en) * 1997-05-29 2000-01-04 Fuji Electric Co., Ltd. Semiconductor device with reduced amount of sealing resin
CN1323435C (zh) * 2002-07-19 2007-06-27 松下电器产业株式会社 模块部件
CN1901211A (zh) * 2005-07-19 2007-01-24 松下电器产业株式会社 半导体器件及其制造方法
US8279615B2 (en) * 2006-12-21 2012-10-02 Continental Teves Ag & Co. Ohg Encapsulation module method for production and use thereof
EP2019424B1 (de) * 2007-07-26 2016-11-23 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul mit Dichteinrichtung zum Substratträger und Herstellungsverfahren hierzu
DE102010053809A1 (de) * 2010-12-08 2012-06-14 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement, Verfahren zu dessen Herstellung und Verwendung eines derartigen Bauelements
DE102011105374B4 (de) * 2011-06-22 2021-12-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterbauelementen im Verbund

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070439A1 (en) 2000-12-13 2002-06-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE102008045721A1 (de) 2008-02-18 2009-09-10 Mitsubishi Electric Corp. Halbleitervorrichtung

Also Published As

Publication number Publication date
CN103855104B (zh) 2017-09-05
US20140151868A1 (en) 2014-06-05
US8922030B2 (en) 2014-12-30
DE102012222015A1 (de) 2014-06-05
CN103855104A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
DE102012222015B4 (de) Feuchtigkeitsdichtes Halbleitermodul und ein Verfahren zu dessen Herstellung
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE102015101674B4 (de) Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
EP3381246B1 (de) Elektronikmodul und verfahren zum herstellen eines elektronikmoduls mit einem fluiddichten gehäuse
DE102010016721B4 (de) Elektronische Baueinheit
DE102006062473A1 (de) Halbleiterbauelement mit auf einem Substrat montiertem Chip
DE102013100388B4 (de) Bauelement mit einer MEMS Komponente und Verfahren zur Herstellung
DE10251248A1 (de) Leistungshalbleitervorrichtung
WO2011157522A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102014116662B4 (de) Elektrische anschlussbaugruppe, halbleitermodul und verfahren zurherstellung eines halbleitermoduls
DE102006032073A1 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
DE102015109073A1 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102014104856A1 (de) Explosionsgeschütztes Leistungshalbleitermodul
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102015101561A1 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE102007021073B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE112013007426B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE10149689A1 (de) Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
DE102008045721B4 (de) Halbleitervorrichtung
DE102015112451B4 (de) Leistungshalbleitermodul
DE102011118734A1 (de) Verbundlagenschaltung mit von aussen zugänglichen integrierten Komponenten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative