DE102012211446B4 - Explosionsgeschütztes halbleitermodul - Google Patents

Explosionsgeschütztes halbleitermodul Download PDF

Info

Publication number
DE102012211446B4
DE102012211446B4 DE102012211446.7A DE102012211446A DE102012211446B4 DE 102012211446 B4 DE102012211446 B4 DE 102012211446B4 DE 102012211446 A DE102012211446 A DE 102012211446A DE 102012211446 B4 DE102012211446 B4 DE 102012211446B4
Authority
DE
Germany
Prior art keywords
contact piece
semiconductor module
semiconductor
upper contact
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012211446.7A
Other languages
English (en)
Other versions
DE102012211446A1 (de
Inventor
Olaf Hohlfeld
Guido Bönig
Uwe Jansen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102012211446.7A priority Critical patent/DE102012211446B4/de
Priority to US13/932,531 priority patent/US8981545B2/en
Priority to CN201310275261.XA priority patent/CN103531544B/zh
Publication of DE102012211446A1 publication Critical patent/DE102012211446A1/de
Application granted granted Critical
Publication of DE102012211446B4 publication Critical patent/DE102012211446B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleitermodul aufweisend: ein elektrisch leitendes unteres Kontaktstück (31) und ein in einer vertikalen Richtung (v) von diesem beabstandetes, elektrisch leitendes oberes Kontaktstück (32); eine als geschlossener Ring ausgebildete Gehäuseseitenwand (7), die sich in der vertikalen Richtung (v) vom unteren Kontaktstück (31) bis zum oberen Kontaktstück (32) erstreckt, die an ihrer dem oberen Kontaktstück (32) zugewandten Seite einen oberen Vorsprung (72) aufweist, der in eine zweite Nut (320) des oberen Kontaktstückes (32) eingreift; eine Anzahl von N ≥ 1 Halbleiterchips (1), von denen ein jeder – einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) aufweist; – mit seinem zweiten Lastanschluss (12) elektrisch leitend mit dem unteren Kontaktstück (31) verbunden ist; und – mittels wenigstens eines an den ersten Lastanschluss (11) gebondeten Bonddrahtes (4) mit dem oberen Kontaktstück (32) elektrisch leitend verbunden ist; ein stufig ausgebildetes, elektrisch leitendes Kontaktblech (5), das einen ersten Absatz (51) und einen zweiten Absatz (52) aufweist, wobei ein jeder der Bonddrähte (4) an den zweiten Absatz (52) gebondet ist; und ein Explosionsschutzmittel (62), das zwischen dem ersten Lastanschluss (11) und dem oberen Kontaktstück (32) angeordnet ist und in das ein jeder der Bonddrähte (4) über wenigstens 80% seiner Länge eingebettet ist, wobei der erste Absatz (51) das obere Kontaktstück (32) unmittelbar kontaktiert.

Description

  • Die Erfindung betrifft Halbleitermodule. Bei vielen Anwendungen von Halbleitermodulen kann eine Explosion des Moduls die Umgebung, in der das Modul verbaut ist, beschädigen oder zumindest verschmutzen.
  • Aus DE 10 2008 034 075 A1 ist ein Leistungshalbleitermodul mit einem Bauelement bekannt, das in einem Gehäuse angeordnet ist. Das Bauelement ist in eine Pulverschüttung eingebettet, durch die die Wärmeableitung von dem Bauelement verbessert wird.
  • Die DE 10 2005 046 063 B3 betrifft ein Leistungshalbleitermodul mit einer Überstromschutzeinrichtung. Das Leistungshalbleitermodul weist ein Substrat auf, das mit Leistungshalbleiterbauelementen bestückt ist. An die dem Substrat abgewandten Seiten der Leistungshalbleiterbauelemente sind Bonddrähte gebondet, die in Silikonkautschuk eingebettet sind. Seitlich neben den Leistungshalbleiterbauelementen befindet sich eine Sicherungseinrichtung mit mehreren Bonddrähten, die elektrisch parallel geschaltet sind und die zwei metallische Verbindungsbahnen des Substrats elektrisch verbinden. Die Bonddrähte der Sicherungseinrichtung sind in körniges Siliziumoxid eingebettet, das eine kontrollierte Ausbildung eines Lichtbogens bewirken soll.
  • In der US 2003 / 0042624 A1 ist eine Leistungshalbleiteranordnung mit einem Isoliersubstrat beschrieben, auf dem Leistungselemente angeordnet sind. Das Isoliersubstrat und die Leistungselemente sind im Inneren eines Gehäuses angeordnet, das integrierte externe Anschlüsse aufweist. Elektrische Verbindungen zwischen diesen Anschlüssen und den Leistungselementen werden durch Bonddrähte hergestellt. Die Leistungselemente sowie die Bondstellen, an denen die Bonddrähte an die Leistungselemente gebondet sind, sind in ein Silikongel eingebettet. Oberhalb des Silikongels verlaufen die Bonddrähte in einem Polyurethanschaum, der eine geringe Dichte im Bereich von 25 kg/m3 bis 50 kg/m3 besitzt. Durch diese geringe Dichte weist der Polyurethanschaum eine Eigenfrequenz auf, die deutlich außerhalb der des Frequenzbereichs von Schwingungen liegt (20 Hz bis 2000 Hz) liegt, die typischerweise beim Betrieb in einem Kraftfahrzeug auftreten. Hierdurch wird verhindert, dass solche Schwingungen in das Innere der Leistungshalbleiteranordnung gelangen.
  • DE 1 251 442 B betrifft ein gekapseltes Halbleiterbauelement, das zwischen einem mit einem Gewinde versehenen Bodenteil aus Kupfer und einem zylinderförmigen Gehäuseteil angeordnet ist. An seiner dem Bodenteil abgewandten Seite wird das Halbleiterbauelement durch ein stempelförmiges Teil elektrisch kontaktiert, das als externer elektrischer Kontakt aus dem zylinderförmigen Gehäuseteil herausgeführt wird. In das aus dem Bodenteil und dem zylinderförmigen Gehäuseteil gebildete Gehäuse ist eine Pulverfüllung aus einem elektrisch isolierenden und thermisch gut leitenden Pulver eingefüllt.
  • Die US 5 606 200 A beschreibt eine mit Harz versiegelte Halbeiteranordnung mit einer metallischen Platte auf der aufeinanderfolgend ein Substrat und ein Halbleiterelement angebracht sind. Die Halbleiteranordnung weist außerdem ein Gehäuse auf, sowie einen elektrischen Anschluss, der das Halbleiterelement auf dessen dem Substrat abgewandter Seite kontaktiert und der als Außenanschluss aus dem Gehäuse herausgeführt ist. In das Gehäuse ist ein Silikongel eingefüllt, dass sich von der metallischen Platte und dem Substrat ausgehend bis über das Halbleiterelement hinaus erstreckt. Oberhalb des Silikongels folgt eine Epoxidharzschicht. Das Gehäuse und die metallische Platte sind mittels eines Klebers verbunden. Im Bereich dieser Verbindungsstelle können die metallische Platte und das Gehäuse jeweils eine Rille aufweisen. Diese Rillen greifen ineinander, um eine sichere Verklebung zu gewährleisten.
  • Aus US 2011 / 0241198 A1 ist ein Halbleitermodul mit einem Halbleiterbauelement bekannt, das zwischen einer oberen und einer unteren Anschlusselektrode angeordnet ist, die als externe elektrische Anschlüsse dienen. An seiner Unterseite ist das Halbleiterbauelement flächig mit der unteren Anschlusselektrode verlötet. Die Oberseite des Halbleiterbauelements ist mit der oberen Anschlusselektrode elektrisch verbunden. Hierzu wird eine beschichtete Platte verwendet, die mehrere Bögen aufweist. Zwischen den Bögen befinden sich Bondstellen, an denen die Platte an die Oberseite des Halbleiterbauelements gebondet ist. Die Bögen erstrecken sich in Richtung der oberen Anschlusselektrode und sind mit dieser verlötet. Durch die Verwendung der beschichteten, mit Bögen versehenen Platte sollen Spannungen verringert werden, die durch unterschiedliche thermische Ausdehnungskoeffizienten entstehen.
  • Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, ein Halbleitermodul bereitzustellen, das einen guten Explosionsschutz aufweist und das in verschiedensten technischen Gebieten einsetzbar ist.
  • Diese Aufgabe wird durch ein Halbleitermodul gemäß Patentanspruch 1 und durch ein Mehrfach-Halbleitermodul gemäß Patentanspruch 17 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Halbleitermodul gemäß der vorliegenden Erfindung weist ein elektrisch leitendes unteres Kontaktstück auf, ein elektrisch leitendes oberes Kontaktstück, das in einer vertikalen Richtung von dem unteren Kontaktstück beabstandet ist, und eine als geschlossener Ring ausgebildete Gehäuseseitenwand, die sich in der vertikalen Richtung vom unteren Kontaktstück bis zum oberen Kontaktstück erstreckt. An ihrer dem oberen Kontaktstück zugewandten Seite weist die Gehäuseseitenwand einen oberen Vorsprung auf, der in eine zweite Nut des oberen Kontaktstückes eingreift. Weiterhin weist das Modul eine Anzahl von N ≥ 1 Halbleiterchips auf. Ein jeder der Halbleiterchips besitzt einen ersten Lastanschluss und einen zweiten Lastanschluss. Außerdem ist ein jeder der Halbleiterchips mit seinem zweiten Lastanschluss elektrisch leitend mit dem unteren Kontaktstück verbunden. Weiterhin enthält das Halbleitermodul ein stufig ausgebildetes, elektrisch leitendes Kontaktblech mit einem ersten Absatz und einem zweiten Absatz, wobei ein jeder der Bonddrähte an den zweiten Absatz gebondet ist und wobei der erste Absatz das obere Kontaktstück unmittelbar kontaktiert. Ein Explosionsschutzmittel ist zwischen dem ersten Lastanschluss und dem oberen Kontaktstück angeordnet. Ein jeder der Bonddrähte ist über wenigstens 80% seiner Länge in das Explosionsschutzmittel eingebettet.
  • Das Explosionsschutzmittel wirkt für den im Überlastfall verdampfenden Bonddraht als Wärmesenke. Hierdurch wird das Verdampfen verzögert und die Stärke einer durch den Dampfdruck entstehenden Druckwelle im Vergleich zu einem identisch aufgebauten Modul ohne Explosionsschutzmittel signifikant verringert. Dabei kann das Explosionsschutzmittel so gewählt sein, dass seine Wärmeleitfähigkeit mit zunehmender Temperatur steigt, wie dies beispielsweise bei SiO2 (Siliziumdioxid) der Fall ist. Unabhängig davon kann das Explosionsschutzmittel beispielsweise ein rieselfähiges Granulat aufweisen oder als rieselfähiges Granulat ausgebildet sein.
  • Eine alternative oder ergänzende Maßnahme zur Erhöhung des Explosionsschutzes lässt ich durch eine Konstruktion realisieren, die dem im Inneren des Moduls entstehenden Druck stand hält. Dies wird durch eine Gehäuseseitenwand realisiert, die auf ihrer dem oberen Kontaktstück zugewandten Seite einen oberen Vorsprung aufweist, der in eine zweite Nut des oberen Kontaktstückes eingreift, und die optional auf ihrer dem unteren Kontaktstück zugewandten Seite einen unteren Vorsprung aufweisen kann, der in eine erste Nut des unteren Kontaktstückes eingreift.
  • Noch eine andere, alternative oder ergänzende Maßnahme kann darin bestehen, dass das Halbleitermodul einen oder mehrere gasgefüllte Hohlräume aufweist, in denen der Druck durch Expansion abgebaut werden kann. Da die Explosion innerhalb weniger Mikrosekunden abläuft, breitet sich die Druckwelle nahezu isotherm aus, sofern sie nicht durch Explosionsschutzmittel manipuliert wird. Im isothermen Bereich ist das Produkt aus Druck und Volumen konstant. Indem ein Hohlraum vorgesehen wird, der bei einer Explosion einen Teil der Druckwelle auffangen kann, kann der sich bei einer Explosion einstellende Gesamtdruck begrenzt werden.
  • Bei allen Ausgestaltungen der Erfindung ist die Gehäuseseitenwand als ein- oder mehrstückiger geschlossener Ring ausgebildet.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren näher erläutert. Soweit nicht anders angegeben bezeichnen in den Figuren gleiche Bezugszeichen gleiche oder gleich wirkende Elemente. Es zeigen:
  • 1A einen Vertikalschnitt durch ein Halbleitermodul vor dem Aufsetzen des unteren und des oberen Kontaktstückes auf eine ringförmige Gehäuseseitenwand, wobei zur Verdeutlichung des Aufbaus eine Vergussmasse und das Explosionsschutzmittel nicht dargestellt sind;
  • 1B einen vergrößerten Abschnitt der Ansicht gemäß 1A;
  • 2 eine Draufsicht auf das Halbleitermodul gemäß 1A bei entferntem oberen Kontaktstück und bei entfernter Abdeckung, wobei auch hier zur Verdeutlichung des Aufbaus eine Vergussmasse und das Explosionsschutzmittel nicht dargestellt sind;
  • 3A die Anordnung gemäß 1A, jedoch mit Darstellung einer Vergussmasse und des Explosionsschutzmittels;
  • 3B einen vergrößerten Abschnitt der Ansicht gemäß 3A;
  • 3C einen vergrößerten Abschnitt der Ansicht gemäß 3A, der dem vergrößerten Abschnitt gemäß 3B entspricht und der sich von diesem dadurch unterscheidet, dass oberhalb der Halbleiterchips eine Polyimidschicht angeordnet ist;
  • 4 einen Vertikalschnitt durch das Halbleitermodul gemäß 3A mit eingefüllter Vergussmasse und eingefülltem Explosionsschutzmittel, sowie nach dem Aufsetzen des unteren und des oberen Kontaktstückes auf die ringförmige Gehäuseseitenwand;
  • 5 ein alternative Ausgestaltung eines Halbleitermoduls, das sich von dem Halbleitermodul gemäß 4 dadurch unterscheidet, dass auf eine separate Bodenplatte verzichtet wurde und dass deren Funktion durch das untere Kontaktstück übernommen wird;
  • 6 ein alternative Ausgestaltung eines Halbleitermoduls, das sich von dem Halbleitermodul gemäß 5 dadurch unterscheidet, dass ein Abdeckung oberhalb des Explosionsschutzmittels in Richtung des unteren Kontaktstücks konvex vorgespannt ist;
  • 8 ein Mehrfach-Halbleitermodul mit zwei hintereinander angeordneten Halbleitermodulen, die jeweils einen anhand der vorangehenden Figuren erläuterten Aufbau besitzen, wobei das untere Kontaktstück eines ersten dieser Halbleitermodule identisch ist mit dem oberen Kontaktstück eines zweiten dieser Halbleitermodule;
  • 9 eine Draufsicht auf ein erstes Beispiel eines Halbleitermoduls, das einen im Wesentlichen rechteckigen Grundriss aufweist, bei entferntem oberen Kontaktstück und bei entfernter Vergussmasse; und
  • 10 eine Draufsicht auf ein zweites Beispiel eines Halbleitermoduls, das einen im Wesentlichen rechteckigen Grundriss aufweist, bei entferntem oberen Kontaktstück und bei entfernter Vergussmasse.
  • 1A zeigt einen Vertikalschnitt durch einen Abschnitt eines Halbleitermoduls 100. Das Halbleitermodul 100 umfasst ein elektrisch leitendes unteres Kontaktstück 31 und ein in einer vertikalen Richtung v von dieser beanstandetes, elektrisch leitendes oberes Kontaktstück 32, sowie eine Gehäuseseitenwand 7 und eine Abdeckung 9. Die Kontaktstücke 31 und 32 sind noch nicht auf die Gehäuseseitenwand 7 aufgesetzt. Außerdem sind zur Verdeutlichung des inneren Modulaufbaus eine in dem Halbleitermodul 100 vorhandene Vergussmasse sowie das Explosionsschutzmittel nicht dargestellt. 1B zeigt einen vergrößerten Ausschnitt der Anordnung gemäß 1A, 2 eine Draufsicht bei entferntem oberem Kontaktstück 32 und bei entfernter Abdeckung 9. Ebenfalls dargestellt in 2 ist die Schnittebene E-E der Ansicht gemäß den 1A und 1B.
  • Das Halbleitermodul 100 enthält eine Anzahl von N ≥ 1 Halbleiterchips 1. Die Anzahl N der Halbleiterchips 1 ist grundsätzlich beliebig. Bei allen Halbleitermodulen der vorliegenden Erfindung kann z. B. N = 1 gewählt werden, oder N ≥ 2, oder N ≥ 4.
  • Ein jeder der Halbleiterchips 1 weist einen ersten Lastanschluss 11 und einen zweiten Lastanschluss 12 auf. Bei den Halbleiterchips 1 kann es sich beispielsweise um steuerbare Halbleiterchips 1 handeln, bei denen ein Strom über eine zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 ausgebildete Laststrecke mit Hilfe eines Steueranschlusses 13 gesteuert werden kann. Über einen derartigen Steueranschluss 13 kann die Laststrecke des jeweiligen Halbleiterchips 1 ganz oder teilweise geöffnet oder aber gesperrt werden. Beispiele für geeignete steuerbare Halbleiterchips 1 sind unipolare und bipolare Transistoren, beispielsweise IGBTs, MOSFETs, Sperrschicht-Feldeffekttransistoren oder Thyristoren. Bei dem ersten und zweiten Lastanschluss 11 bzw. 12 handelt es sich je nach Art des betreffenden Halbleiterbauelements 1 um Drain und Source, um Source und Drain, um Emitter und Kollektor, um Kollektor und Emitter, um Anode und Kathode, oder um Kathode und Anode. Entsprechend handelt es sich je nach Art des Halbleiterbauelements 1 bei dem Steueranschluss 13 um einen Gate- oder einen Basisanschluss. Ein Halbleiterbauelement 1 muss jedoch nicht notwendigerweise steuerbar sein. So kann es sich beispielsweise bei einem Halbleiterbauelement 1 auch um eine Diode handeln, bei der der erste und zweite Lastanschluss 11, 12 Anode und Kathode bzw. Kathoden und Anode darstellen.
  • Als erster Lastanschluss 11, als zweiter Lastanschluss 12 sowie als Steueranschluss 13 werden im Sinne der vorliegenden Erfindung Kontaktelektroden, beispielsweise Metallisierungsschichten eines Halbleiterchip 1 angesehen, in dem das betreffende Halbleiterbauelement integriert ist. Diese Kontaktelektroden werden bei der Prozessierung des betreffenden Halbleiterchips 1, beispielsweise bei der Prozessierung von mehreren gleichartigen Halbleiterchips 1 im Waferverbund, auf den Halbleiterkörper des Halbleiterchips 1 aufgebracht. Besonders vorteilhaft lassen sich bei der vorliegenden Erfindung vertikale Halbleiterchips 1 einsetzen, bei denen sich der erste Lastanschluss 11 und der zweite Lastanschluss 12 an einander entgegen gesetzten Seiten des Halbleiterchips 1 befinden. Grundsätzlich können jedoch auch laterale Halbleiterchips 1 eingesetzt werden, bei denen sich der erste Lastanschluss 11 und der zweite Lastanschluss 12 an derselben Seite des Halbleiterchips 1 befinden.
  • Sofern es sich bei den N Halbleiterbauelementen 1 um zwei oder mehr Halbleiterbauelemente handelt, können diese optional identisch ausgebildet sein. Beispielsweise kann durch die Parallelschaltung der Laststrecken von zwei oder mehr – insbesondere identischen – Halbleiterchips 1 die Stromtragfähigkeit des Halbleitermoduls 100 erhöht werden. Generell können jedoch auch verschiedene Arten von Halbleiterbauelementen 1 auf die nachfolgend beschriebene Weise in beliebigen Kombinationen miteinander in einem Halbleitermodul 100 verbaut und verschaltet werden.
  • Ein Beispiel für die Kombination verschiedener Halbleiterbauelemente 1 ist die Parallelschaltung der Laststrecken von einem oder mehreren steuerbaren Halbleiterbauelementen mit den Laststrecken von einer oder mehreren Freilaufdioden. Eine derartige Parallelschaltung aus einem oder mehreren steuerbaren Halbleiterbauelementen und einer oder mehreren Dioden lässt sich beispielsweise in Stromrichtern verwenden. Wenn zwei solche Parallelschaltungen in Reihe geschaltet werden, lässt sich damit zum Beispiel eine Halbbrückenschaltung realisieren.
  • Das Halbleitermodul 100 gemäß 1A weist eine optionale Bodenplatte 10 auf, die als Träger für sämtliche in dem Halbleitermodul 100 verbaute Halbleiterchips 1 dient. Außerdem können auf der Bodenplatte 10 optional ein oder mehrere Schaltungsträger 8 montiert sein. Die Bodenplatte 1, welche z. B. eine Dicke im Bereich von 2 mm bis 6 mm aufweisen kann, ist metallisch leitend, sie kann beispielsweise aus Kupfer oder Molybdän bestehen. Optional kann eine Bodenplatte 1 auch mit Kühlelementen wie z.B. Kühlrippen oder Kühlkanälen für ein Kühlfluid vorhanden sein. In diesen Fällen kann die Dicke der Bodenplatte 1 auch im Bereich von 2 mm bis 40 mm liegen.
  • Da typische lineare thermische Ausdehnungskoeffizienten von Halbleitermaterialien, aus denen die Halbleiterchips 1 gefertigt sind, im Bereich von 4 ppm/K bis 5 ppm/K liegen, ist es vorteilhaft, wenn die Bodenplatte 10 einen geringen linearen thermischen Ausdehnungskoeffizienten aufweist, der deutlich geringer ist als der thermische Ausdehnungskoeffizient von Kupfer (ca. 16,5 ppm/K). Zum Beispiel kann der lineare thermische Ausdehnungskoeffizient kleiner sein als 10 ppm/K, er kann beispielsweise im Bereich von 4 ppm/K bis 8 ppm/K liegen. Derartig geringe Ausdehnungskoeffizienten lassen sich z. B. mit Metallmatrix-Kompositmaterialien (MMC) erreichen, mit einem Trimetall, oder mit Metallinfiltrierter Keramik. Beispiele für geeignete Metallmatrix-Kompositmaterialien sind Aluminium-Silizium-Karbid (AlSiC), Kupfer-Silizium-Karbid (CuSiC), Aluminium-Karbid (AlC), Kupfer-Molybdän (CuMo), Magnesium-Silizium-Karbid (MgSiC) und Kupfer-Wolfram (CuW). Bei einem geeigneten Trimetall kann es sich z.B. um Fe-Cu-Fe (eine zwischen zwei Eisenschichten angeordnete Kupferschicht) handeln. Metall-infiltrierte Keramiken sind poröse Keramiken, in deren Poren ganz oder teilweise ein flüssiges Metall eingefüllt und dann bis unter seinen Schmelzpunkt abgekühlt wurde. Bei dem Metall kann es sich beispielsweise um Aluminium, eine Aluminiumlegierung, Kupfer oder eine Kupferlegierung handeln. Als Keramiken eignet sich z. B. Aluminiumoxid (Al2O3), Siliziumkarbid (SiC), Aluminiumnitrid (AlN), oder andere Keramiken.
  • Die Montage der Halbleiterchips 1 auf der Bodenplatte 10 kann mit Hilfe einer Verbindungsschicht 15 erfolgen, mit der der Halbleiterchip 1 mit seiner der Bodenplatte 10 zugewandten Seite stoffschlüssig mit der Bodenplatte 10 verbunden ist. Die Verbindungsschicht 15 kann hierzu sowohl den zweiten Lastanschluss 12 des Halbleiterchips 1 als auch die Bodenplatte 10 kontaktieren und diese stoffschlüssig miteinander verbinden. Geeignete Verbindungsschichten 15 sind beispielsweise Lotschichten, Sinterschichten oder Klebeschichten. Insbesondere bei vertikalen Halbleiterchips 1 können die Verbindungsschichten 15 auch elektrisch leitend sein, so dass der zweite Lastanschluss 12 durch die Verbindungsschicht elektrisch leitend mit der Bodenplatte 10 verbunden ist. Auf diese Weise können die zweiten Lastanschlüsse 12 von zwei oder mehr auf der Bodenplatte 10 montierten Halbleiterchips 1 über die Bodenplatte 10 elektrisch leitend miteinander verbunden werden.
  • Die Gehäuseseitenwand 7 ist als geschlossener Ring ausgebildet. Als "geschlossener Ring" werden dabei sowohl einstückig ausgebildete Ringformen angesehen, bei denen ein einheitliches Material oder eine homogene Materialmischung einen geschlossenen Ring bildet, als auch Ringformen, die aus zwei oder mehr Seitenwandsegmenten zusammengesetzt sind. Im Sinne der vorliegenden Erfindung sind "Ringe" nicht auf Ausgestaltungen mit kreisringförmigem Grundriss beschränkt. Beispielsweise fallen hierunter auch Ringe mit einem rechteckigen oder beliebigen anderen Grundriss. Im Fall von zwei oder mehr zusammengesetzten Seitenwandsegmenten können diese formschlüssig (z.B. mit Hilfe von Hinterschneidungsverbindungen) und/oder stoffschlüssig (z.B. durch Kleben) zu einer ringförmigen Seitenwand 7 miteinander verbunden sein.
  • Unabhängig davon, ob eine ringförmige Gehäuseseitenwand 7 aus einem einheitlichen Material oder einer homogenen Materialmischung gebildet oder aber aus zwei oder mehr Seitenwandsegmenten zusammengesetzt ist, können die einstückige Seitenwand 7 bzw. die einzelnen Seitenwandsegmente jeweils durch ein Spritzgießverfahren hergestellt werden, bei denen eine Spritzmasse zur Herstellung der Gehäuseseitenwand 7 oder der Seitenwandsegmente in eine Negativ-Form eingespritzt und nachfolgend ausgehärtet wird. Die elektrisch isolierende Gehäuseseitenwand 7 bzw. die Seitenwandsegmente können beispielsweise aus Kunststoff bestehen. Geeignete Kunststoffe sind z. B. Duroplaste oder Thermoplaste. Alternativ zu einer aus einem einheitlichen Material bestehenden elektrisch isolierenden Gehäuseseitenwand 7 kann diese auch aus einer Mischung eines Kunststoffes, beispielsweise eines Duroplasten oder eines Thermoplasten, und einem Granulat bestehen. Der Granulatanteil kann dabei z. B. 10 Vol% bis 90 Vol% betragen. Geeignete Granulate sind beispielsweise Keramiken wie Aluminiumoxid (Al2O3) oder Silizium-Karbid (SiC), Gläser, Siliziumdioxid, oder beliebige Mischungen derartiger Materialien. Die Füllstoffe verbessern die Isolationsfestigkeit und die mechanische Festigkeit. Das ist vorteilhaft, weil das Gehäuse zwischen Bodenplatte und Lastanschluss auch bei hohen elektrischen Spannungen isolieren muss. Auch werden die Kontaktstücke 31 und 32 gegen den Rand der Gehäuseseitenwand 7 gedrückt, um den elektrischen Kontakt zu garantieren. Dafür muß der Kunststoff eine hohe Dauerstabilität und eine geringe Kriechneigung haben.
  • Um der Gehäuseseitenwand 7 eine besonders hohe mechanische Stabilität zu verleihen, kann diese eine mittlere Dicke von wenigstens 5 mm aufweisen. Hierbei ist die Dicke senkrecht zur vertikalen Richtung v zu messen.
  • An der stufig ausgebildeten Innenseite der Gehäuseseitenwand 7 ist ein ebenfalls stufig ausgebildetes, elektrisch leitendes Kontaktblech 5 befestigt, das einen ersten Absatz 51 aufweist, sowie eine zweiten Absatz 52, der durch einen Abschnitt 50 mit dem ersten Absatz 51 verbunden ist. Die Befestigung kann z. B. durch Kleben, Pressen, Rasten oder durch teilweises Umspritzen erfolgen.
  • Die ersten Lastanschlüsse 11 der Halbleiterchips 1 sind jeweils durch einen oder mehrere Bonddrähte 4 elektrisch leitend mit dem Kontaktblech 5 verbunden. Hierzu ist ein jeder dieser Bonddrähte 4 an einer ersten Stelle an den ersten Lastanschluss 11 des jeweiligen Halbleiterchips 1 und an einer zweiten Stelle an den zweiten Absatz 52 des Kontaktbleches 5 gebondet. Als Verbindungstechnik eignen sich beispielsweise Ultraschall-Drahtbonden, bei dem eine unmittelbare stoffschlüssige Verbindung zwischen dem Bonddraht 4 und dem betreffenden ersten Lastanschluss 11 bzw. zwischen dem Bonddraht 4 und dem zweiten Absatz 52 hergestellt wird. Dabei kann der Abstand zwischen dem zweiten Absatz 52 und dem ersten Lastanschluss 11 eines jeden der Halbleiterchips 1 kleiner sein als 25 mm.
  • Einer, mehrere oder sämtliche Bonddrähte 4 des Halbleitermoduls 100, die unmittelbar an einen ersten Lastanschluss 11 eines der Halbleiterchips 1 gebondet sind, können dabei so an den zweiten Absatz 52 gebondet sein, dass der Bonddraht 4 zwischen seiner dem betreffenden Halbleiterbauelement 1 – entlang des Verlaufs des Bonddrahtes 4 – nächstgelegenen Bondstelle auf dem zweiten Absatz 52 und seiner dem zweiten Absatz 52 – entlang des Verlaufs des Bonddrahtes 4 – nächstgelegenen Bondstelle auf dem betreffenden ersten Lastanschluss 11 keine weitere Bondstelle mehr aufweist. Anders ausgedrückt weist ein derartiger Bonddraht 4 zwischen allen seinen Bondstellen auf dem ersten Lastanschluss 11 und allen seinen Bondstellen auf dem zweiten Absatz 52 entlang seines Verlaufs des Bonddrahtes keine Bondstellen, d.h. keine Stützpunkte, auf.
  • Um die elektrische Isolationsfähigkeit des Halbleitermoduls 100 zu erhöhen, kann dieses optional – wie in den 3A und 3B gezeigt ist – mit einer Vergussmasse 61, z. B. einer silikonbasierten Vergussmasse, versehen werden, die sich von der dem oberen Kontaktstück 32 zugewandten Oberseite der Bodenplatte 10 bis mindestens über die ersten Lastanschlüsse 11 der Halbleiterchips 1 erstreckt, so dass die Halbleiterchips 1 mit Ausnahme der Stellen, an denen Bonddrähte 4 oder eventuelle andere Verbindungselemente an den jeweiligen ersten Lastanschluss 11 angebracht sind, vollständig von der Vergussmasse 61 überdeckt sind. In der Ansicht gemäß 3B ist der Verlauf der verdeckten Bonddrähte 4 gestrichelt dargestellt. Die Vergussmasse 61 kann beispielsweise eine Penetration von kleiner als 30 aufweisen. Indem die Vergussmasse 61 die Halbleiterchips 1 wie erläutert überdeckt und damit eine Deckschicht ausbildet, schützt sie die Halbleiterchips 1 auch gegenüber einer Beschädigung durch ein weiter unten erläutertes Explosionsschutzmittel 62.
  • Wie weiterhin in 3C gezeigt ist, kann eine Deckschicht 63, die die Halbleiterchips 1 mit Ausnahme der Stellen, an denen Bonddrähte 4 oder eventuelle andere Verbindungselemente an den jeweiligen ersten Lastanschluss 11 angebracht sind, vollständig überdeckt und damit den betreffenden Halbleiterchip 1 gegenüber einer Beschädigung durch das Explosionsschutzmittel 62 schützt, auch aus Polyimid 63 oder einem anderen Material bestehen. Sofern eine Deckschicht 63 aus einer Vergussmasse 61, einem Polyimid oder einem anderen Material eingesetzt wird, kann optional auf eine Vergussmasse 61 außerhalb der Deckschicht 63 verzichtet werden.
  • Weiterhin besteht auch die Möglichkeit, eine Deckschicht 63 aus Teilschichten zusammenzusetzen, die jeweils die Oberseite des Halbleiterchips 1 überdecken. Beispielsweise kann auf die Oberseite des Halbleiterchips 1 zunächst eine Polyimidschicht und auf dieser eine Schicht aus einer Vergussmasse 61 gebracht sein.
  • Generell kann eine Deckschicht, unabhängig davon, ob sie durch eine Vergussmasse 61, durch ein Polyimid 63 oder ein anderes Material gebildet ist, eine Penetration von kleiner oder gleich 30 aufweisen.
  • Die Schichtdicke d61, die die Vergussmasse 61 oberhalb der Halbleiterchips 1 aufweist, oder die Schichtdicke d63, die die Polyimidschicht 63 oberhalb der Halbleiterchips 1 aufweist, kann beispielsweise maximal das 3-fache, z.B. das 1-fache bis 3-fache, des Nenndurchmessers des dicksten der an den ersten Lastanschluss 11 des betreffenden Halbleiterbauelements 1 gebondeten Bonddrähte 4 betragen. Als Nenndurchmesser wird dabei der Durchmesser angesehen, den der Bonddraht 4 außerhalb von Bondstellen aufweist.
  • Bei Bonddrähten 4, die keinen runden Querschnitt aufweisen, beispielsweise bei Bonddrähten 4, die als flaches Bändchen ausgebildet sind, wird als Dicke des Bonddrahtes 4 die geringste Dicke angesehen, die der Bonddraht in einer zu seiner Verlaufsrichtung senkrechten Schnittebene außerhalb von Bondstellen aufweist.
  • In jedem Fall erstreckt sich die Vergussmasse 61 zumindest an der Bondstelle, an der ein Bonddraht 4 an einen ersten Lastanschluss 11 gebondet ist, bis auf Höhe der dem oberen Kontaktstück 32 zugewandten Seite des Bonddrahtes 4.
  • Oberhalb der Vergussmasse 61 befindet sich ein Explosionsschutzmittel 62, in das die Bonddrähte 4 in ihren oberhalb der Vergussmasse 61 befindlichen Abschnitten eingebettet sind. Das Explosionsschutzmittel 62 kann beispielsweise als rieselfähiges Granulat ausgebildet sein oder ein rieselfähiges Granulat aufweisen. "Rieselfähig" bedeutet, dass die einzelnen Teilchen des Granulats nicht durch ein Matrixmaterial relativ zueinander fixiert sind.
  • Das Explosionsschutzmittel 62 ist in jedem Fall elektrisch isolierend. Geeignete Materialien für das Explosionsschutzmittel 62 sind beispielsweise Keramikgranulate und/oder Glasgranulate, z. B. aus Al2O3 oder SiO2, ZrO2; SiC; AlN; Si4N. Insbesondere kann als Explosionsschutzmittel 62 auch Sand (ebenfalls ein Granulat) eingesetzt werden. Ebenso kann ein sehr feinkörniges Granulat, d.h. ein Pulver, verwendet werden. Im Falle eines Granulats können die Körnchen des Granulats einen mittleren Durchmesser von kleiner oder gleich 500 µm aufweisen.
  • Das Explosionsschutzmittel 62 dient dazu, bei einer explosionsartigen Verdampfung eines Bonddrahtes 4, wie sie beispielsweise durch einen hohen Strom durch den Bonddraht 4 verursacht werden kann, einen Lichtbogen zu verhindern oder zumindest zu dämpfen und den sich ausbildenden Plasmakanal zu begrenzen. Gleiches gilt auch, wenn der Chip soweit überhitzt, dass seine Bestandteile verdampfen und zur Ausbildung eines Plasmakanals beitragen.
  • Durch die Überdeckung der Halbleiterbauelemente 1 mit der Vergussmasse 61 oder einer anderen Deckschicht 63 wird verhindert, dass das Explosionsschutzmittel 62 mit den Halbleiterchips 1 in Kontakt gerät und diese beschädigt. Optional kann die Vergussmasse 61 eine Penetration von kleiner oder gleich 30 aufweisen, so dass ein allzu weites Eindringen des Explosionsschutzmittels 62 in die Vergussmasse 61 besonders gut verhindert wird.
  • Die Bodenplatte 10 bildet zusammen mit der Gehäuseseitenwand 7 einen becherförmigen Behälter zur Aufnahme der Vergussmasse 61 und des Explosionsschutzmittels 62.
  • Auf der dem oberen Kontaktstück 32 zugewandten Seite des Explosionsschutzmittels 62 befindet sich die Abdeckung 9. Diese dient dazu, das Explosionsschutzmittel 62 in dem becherförmigen Behälter zu halten. Hierzu dichtet die Abdeckung 9 den Behälter so ab, dass zwischen der Abdeckung 9 und dem Kontaktblech 5 kein Spalt verbleibt, oder allenfalls ein kleiner Spalt, der so klein ist, dass das Austreten des Explosionsschutzmittels 62 verhindert. Zur Abdichtung kann die Abdeckung 9 beispielsweise mittels einer ringförmigen Verbindungsschicht stoffschlüssig mit dem Kontaktblech 5 verbunden sein. Geeignete Verbindungsschichten sind beispielsweise Löt-, Schweiß- oder Klebeschichten. Anstelle durch eine stoffschlüssige Verbindung kann ein Spalt zwischen der Abdeckung 9 und dem Kontaktblech 5 auch durch eine elektrisch leitende oder eine elektrisch isolierende Dichtung abgedichtet werden. Die Abdeckung 9 kann entweder elektrisch leitend oder elektrisch isolierend sein. Sofern die Abdeckung 9 elektrisch leitend ist, kann diese elektrisch leitend mit dem Kontaktblech 5 verbunden sein. Hierzu kann als Verbindungsschicht z. B. eine Lotschicht oder eine elektrisch leitende Klebeschicht verwendet werden.
  • 4 zeigt die Anordnung gemäß 3A nach der Montage des unteren Kontaktstückes 31 und des oberen Kontaktstückes 32 auf der Gehäuseseitenwand 7. Zur mechanischen Stabilisierung des Halbleitermoduls 100 weist die Gehäuseseitenwand 7 an ihrer dem unteren Kontaktstück 31 zugewandten Seite einen ersten Vorsprung 71 auf, der in eine erste Nut 310 des unteren Kontaktstückes 31 eingreift, und/oder an ihrer dem oberen Kontaktstück 32 zugewandten Seite einen zweiten Vorsprung 72, der in eine zweite Nut 320 des oberen Kontaktstücks 32 eingreift. Die Montage erfolgt so, dass das untere Kontaktstück 31 und das obere Kontaktstück 32 auf die Gehäuseseitenwand 7 aufgesetzt werden, indem der erste Vorsprung 71 in die erste Nut 310 bzw. der zweite Vorsprung 72 in die zweite Nut 320 eingesetzt werden. Der erste Vorsprung 71 und/oder der zweite Vorsprung 72 können optional eine Breite b von wenigstens 3 mm sowie eine Höhe h von wenigstens 1 mm aufweisen.
  • Optional können der untere Vorsprung 71 und/oder der obere Vorsprung 72 sowie die erste Nut 310 und/oder die zweite Nut 320 jeweils als geschlossener Ring ausgebildet sein, d.h. der erste Vorsprung 71 über seinen gesamten Umfang in die erste Nut 310 eingreifen und/oder der zweite Vorsprung 72 kann über seinen gesamten Umfang in die zweite Nut 320 eingreifen. Durch das Eingreifen der Vorsprünge 71 und/oder 72 in die betreffenden Nute 310 bzw. 320 wird die Gehäuseseitenwand 7 senkrecht zur vertikalen Richtung v gegenüber den Kontaktstücken 31 bzw. 32 mechanisch stabilisiert.
  • Durch das Aufsetzen des oberen Kontaktstückes 32 auf die Gehäuseseitenwand 7 kontaktiert das obere Kontaktstück 32 das Kontaktblech 5 an dessen oberem Absatz 51 elektrisch leitend. Um eine möglichst große Kontaktfläche zwischen dem ersten Absatz 51 und dem oberen Kontaktstück 32 zu erreichen, kann der erste Absatz 51 optional eine kreisringförmige Grundfläche aufweisen. Bei dem elektrischen Kontakt zwischen dem oberen Kontaktstück 32 und dem ersten Absatz 51 kann es sich z. B. um einen Druckkontakt handelt, der dadurch hergestellt wird, dass das obere Kontaktstück 32 in Richtung der Gehäuseseitenwand 7 gegen das Kontaktblech 5 gepresst wird.
  • Entsprechend kann es sich bei dem elektrischen Kontakt zwischen dem unteren Kontaktstück 31 und der Bodenplatte 10 um einen Druckkontakt handeln, der dadurch hergestellt wird, dass das untere Kontaktstück 31 in Richtung der Gehäuseseitenwand 7 gegen die Bodenplatte 10 gepresst wird.
  • In jedem Fall ist bei wenigstens einem, mehreren oder gar allen Halbleiterchips 1 eines Halbleitermoduls 100 gemäß der vorliegenden Erfindung der jeweilige erste Lastanschluss 11 mit dem oberen Kontaktstück 32 und der jeweilige zweite Lastanschluss 12 mit dem unteren Kontaktstück 31 elektrisch leitend verbunden. Hierdurch lässt sich das Halbleitermodul 100 auf einfache Weise elektrisch kontaktieren, indem es in eine passende Druckkontakt-Halterung eingesetzt wird, welche zu den Kontaktstücken 31 und 32 korrespondierende, elektrische Anschlüsse aufweist.
  • Bei dem gezeigten Halbleitermodul 100 ist auf der Bodenplatte 10 außerdem eine optionale Leiterplatte 8 angeordnet. Diese Leiterplatte 8 umfasst einen elektrisch isolierenden Isolationsträger 80, der auf seiner der Bodenplatte 10 abgewandten Seite eine strukturierte Metallisierungsschicht aufweist. Bei der Leiterplatte 8 kann es sich z. B. um ein Keramiksubstrat handeln, d.h. um eine Leiterplatte 8, deren Isolationsträger 80 aus einer Keramik besteht. Beispielsweise kann die Leiterplatte 8 als DCB-Substrat (DCB = Direct Copper Bonding), als AMB-Substrat (AMB = Active Metal Brazed) oder als DAB-Substrat (DAB = Direct Aluminum Bonding) ausgebildet sein.
  • In der strukturierten Metallisierung sind beispielhaft eine sternförmige Leiterbahnstruktur 81 und eine Leiterfläche 82 sowie weitere Leiterbahnen ausgebildet. Prinzipiell ist die Ausgestaltung der strukturierten Metallisierungsschicht jedoch beliebig. Unter Verwendung von Bonddrähten 41 sind die Steueranschlüsse 13 der steuerbaren der Halbleiterchips 1 an die sternförmige Leiterbahnstruktur 81 angeschlossen, welche wiederum unter anderem mittels Bonddrähten 42 elektrisch leitend mit einem Steueranschluss 73 des Halbleitermoduls 100 verbunden ist, der seitlich durch die Gehäuseseitenwand 7 hindurchgeführt ist.
  • Mit der Leiterfläche 82 ist ein elektrisch leitender Kontaktpin 91 elektrisch leitend verbunden. Der Pin 91 kann hierzu in eine elektrisch leitende Hülse 90 eingesteckt sein, die auf die Leiterfläche 82 gelötet ist. Auf das obere Ende des Pins 91 ist die Abdeckung 9 aufgepresst, die hierzu mit einer Einpressöffnung versehen ist. Außerdem ist die Abdeckung 9 elektrisch leitend mit dem Kontaktblech 5 und damit mit den ersten Lastanschlüssen 11 der Halbleiterchips 1 verbunden, soweit deren Lastanschlüsse 11 über die Bonddrähte 4 an den zweiten Absatz 52 gebondet sind. Hierdurch sind diese ersten Lastanschlüsse 11 an die Leiterfläche 82 angeschlossen, die wiederum elektrisch leitend mit einem Hilfsanschluss 74 verbunden ist, welcher seitlich durch die Gehäuseseitenwand 7 hindurchgeführt ist.
  • Zwischen dem Hilfsanschluss 74 und dem Steueranschluss 73 kann eine Steuerspannung zur Ansteuerung des Halbleitermoduls 100 angelegt werden. An dem Hilfsanschluss 74 liegt jeweils das Bezugspotential an, bezüglich dem die an den Steueranschluss 73 angeschlossenen Halbleiterchips 1 angesteuert werden. Durch den symmetrischen Aufbau und die zentrale Anordnung des Kontaktpins 91 gibt es beim Betrieb des Halbleitermoduls 100 allenfalls sehr geringe Potentialverschiebungen zwischen den verschiedenen an das Kontaktblech 5 angeschlossenen Lastanschlüssen 11. Derartige Potentialverschiebungen können durch starke elektrische Ströme zwischen dem unteren Kontaktstück 31 und dem oberen Kontaktstück 32 bedingt sein. Die vorliegend nur sehr geringen Potentialverschiebungen bewirken, dass die an das Kontaktblech 5 angeschlossenen Halbleiterchips 1, sofern sie vom gleichen Typ sind oder zumindest das gleiche Schaltverhalten zeigen, im Wesentlichen synchron ein- bzw. ausgeschaltet werden.
  • Eine weitere, alternative oder ergänzende Maßnahme zur Erhöhung der Explosionssicherheit ist ebenfalls an dem Halbleitermodul 100 gemäß 4 gezeigt. Die Maßnahme besteht in der Vorhaltung eines gasgefüllten Hohlraumes 33, in dem der bei einer Explosion entstehende Druck durch Expansion abgebaut werden kann. Bei dem Gas kann es sich beispielsweise um Luft handeln. Bei der gezeigten Anordnung befindet sich der Hohlraum 33 zwischen der Abdeckung 9 und dem oberen Kontaktstück 32. Im Fall einer Explosion steigt der Druck im Bereich zwischen dem unteren Kontaktstück 31 und der Abdeckung 9, wodurch die Abdeckung 9 in Richtung des oberen Kontaktstücks 32 durchgebogen und das Volumen des Hohlraums 33 reduziert wird. Hierbei wird der durch die Explosion bewirkte Druckanstieg begrenzt. Das Volumen des Hohlraums 33, welches bei vollständig auf den Gehäuserahmen 7 aufgesetzten oberen Kontaktstück 32 zu ermitteln ist, kann wenigstens 10 cm3 betragen.
  • Gemäß einer alternativen, beispielhaft in 5 gezeigten Ausgestaltung kann auf eine separate Bodenplatte 10 auch verzichtet werden. In diesem Fall übernimmt das untere Kontaktstück 31 sämtliche oben beschriebenen Funktionen der Bodenplatte 10. Im Übrigen ist die Anordnung gemäß 5 identisch mit der Anordnung gemäß 4.
  • Wie weiterhin in 6 gezeigt ist, kann eine Abdeckung 9, unabhängig davon, ob sie elektrisch leitend oder elektrisch isolierend ist, sowie unabhängig von der restlichen Ausgestaltung des Halbleitermoduls 100, optional eine mechanische Vorspannung aufweisen, durch die das Explosionsschutzmittel 62 in Richtung des unteren Kontaktstückes 31 gedrückt wird, so dass die Ausbildung von größeren Hohlräumen in dem Explosionsschutzmittel 62 vermieden wird. Um eine derartige Vorspannung zu erzeugen, kann die Abdeckung 9 als Platte ausgebildet sein, die in Richtung des unteren Kontaktstücks 31 konvex durchgebogen ist. Außerdem kann sich eine derartige konvex vorgespannte Abdeckung 9 im Fall einer Drahtexplosion eines Bonddrahtes 4 in Richtung des oberen Kontaktstückes 32 durchbiegen und so den entstandenen Überdruck gerichtet reduzieren. Eine Abdeckung 9 mit Vorspannung lässt sich selbstverständlich auch bei sämtlichen Halbleitermodulen 100 mit Bodenplatte 10 einsetzen, insbesondere bei solchen, wie sie vorangehend unter Bezugnahme auf die 1A bis 4 erläutert wurden.
  • Um zu vermeiden, dass im Fall einer Überlastung des Halbleitermoduls 100 nicht ein erster Lastanschluss 11 zerstört wird, sondern statt dessen ein an den ersten Lastanschluss 11 gebondeter Bonddraht 4, kann der erste Lastanschluss 11 als dicke Metallisierung ausgebildet sein und/oder aus Kupfer oder einer Kupferlegierung bestehen. Hierzu können die ersten Lastanschlüsse 11 der Halbleiterchips 1 eine Dicke von wenigstens 5 µm aufweisen.
  • Demgegenüber können die Bonddrähte 4 aus einem Material mit hohem Schmelzpunkt bestehen, z.B. aus Kupfer, einer Kupferlegierung, aus Silber oder einer Silberlegierung, so dass ein Großteil der bei einer Überlastung des Halbleitermoduls 100 entstehenden Energie für das Verdampfen des Bonddrahtmaterials verbraucht wird. Allerdings kann als Material für die Bonddrähte 4 auch Aluminium oder eine Aluminiumlegierung verwendet werden.
  • Bei sämtlichen der vorangehend erläuterten Halbleitermodule 100 bestehen das erste Kontaktstück 31 und/oder das zweite Kontaktstück 32 aus elektrisch gut leitenden Materialien, beispielsweise vollständig oder zu wenigstens 99 Gewichts% aus Kupfer oder Aluminium, oder vollständig oder zu wenigstens 99 Gewichts% aus einem Metallmatrix-Kompositmaterial (MMC). Beispiele für geeignete Metallmatrix-Kompositmaterialien sind Aluminium-Silizium-Karbid (Al-SiC), Kupfer-Silizium-Karbid (CuSiC), Aluminium-Karbid (AlC), Kupfer-Molybdän (CuMo), Magnesium-Silizium-Karbid (MgSiC) und Kupfer-Wolfram (CuW). Neben Metallmatrix-Kompositmaterialien im Allgemeinen eignen sich als Sonderform auch metall-infiltrierte Keramiken, d.h. poröse Keramiken, in deren Poren ganz oder teilweise ein flüssiges Metall eingefüllt und dann bis unter seinen Schmelzpunkt abgekühlt wurde. Bei dem Metall kann es sich beispielsweise um Aluminium, eine Aluminiumlegierung, Kupfer oder eine Kupferlegierung handeln. Als Keramiken eignet sich z. B. Aluminiumoxid (Al2O3) oder andere Keramiken. Mit derartigen metall-infilitrierten Keramiken lassen sich ebenfalls Kontaktstücke 31, 32 mit sehr geringem thermischem Ausdehnungskoeffizienten herstellen.
  • Die Verwendung eines unteren Kontaktstückes 31 mit einem geringen linearen thermischen Ausdehnungskoeffizienten, also einem linearen thermischen Ausdehnungskoeffizienten, der deutlich kleiner ist als 17 ppm/K, bevorzugt kleiner als 10 ppm/K, wie er sich mit den genannten MMC-Materialien bzw. den metallinfiltrierten Keramiken erzielen lässt, ist besonders dann vorteilhaft, wenn das Halbleitermodul 100 keine Bodenplatte 10 aufweist.
  • Um einen besonders guten elektrischen Kontakt zwischen dem oberen Kontaktstück 32 zu erzielen, kann der erste Absatz 51 des Kontaktbleches 5 als Feder ausgebildet sein, so dass bei nicht auf den Gehäuserahmen 7 aufgesetztem oberen Kontaktstück 32 ein Federweg zwischen dem ersten Absatz 51 und dem Gehäuserahmen 7 verbleibt, so dass der ersten Absatz 51 beim Aufsetzen des oberen Kontaktstückes 32 auf den Gehäuserahmen 7 gegen die Federkraft in Richtung des Gehäuserahmens 7 gepresst wird. 7 zeigt beispielhaft eine derartige Ausgestaltung. Nach dem Aufsetzen des Kontaktstückes 32 kann der erste Absatz 51 vollständig am Gehäuserahmen 7 anliegen, so wie dies in den 4 bis 6 gezeigt ist. Um eine ausreichende Federwirkung zu erzielen, ist es vorteilhaft, wenn das Kontaktblech 5 aus einem geeigneten Federmaterial wie z.B. CuFe2P oder CuZr besteht.
  • Wie weiterhin anhand von 8 beispielhaft erläutert wird, lassen sich nach den vorangehend erläuterten Prinzipien auch zwei oder mehr Halbleitermodule 100, 100' in Reihe schalten, wobei es vorteilhaft ist, wenn das untere Kontaktstück 31 des ersten Halbleitermoduls 100 identisch ist mit dem oberen Kontaktstück 32' des zweiten Halbleitermoduls 100'. In 8 bezeichnen sämtliche mit einem Apostroph versehenen Bezugszeichen dieselben Elemente wie die gleichen Bezugszeichen ohne Apostroph in den 1A bis 6. Der Apostroph gibt lediglich an, dass es sich hierbei um eine Komponente des zweiten Halbleitermoduls 100' handelt. Das erste Halbleitermodul 100 und das zweite Halbleitermodul 100' sind dabei jeweils – unabhängig voneinander – nach einem der vorangehend erläuterten Prinzipien aufgebaut.
  • Unabhängig davon, ob der erste Absatz 51 federnd ausgebildet ist oder nicht, können die Bereich des ersten Absatzes 51 und des oberen Kontaktstückes 32, die sich bei aufgesetztem Kontaktstück 32 kontaktieren, jeweils mit einer dünnen Metallisierung versehen sein, um die Kontaktierung zu verbessern. Geeignete Metallisierungskombinationen sind beispielsweise Silbergraphit AgC mit einem Graphitanteil von 3 Atom% bis 5 Atom% und auf der anderen Seite AgCu3 oder CuC mit einem Graphitanteil von 3 Atom% bis 7 Atom%. Denkbar sind aber auch AgPd10..30, PdNi10..30, Ni gehärtete Au Schichten und andere. Dabei können die Metallisierung des oberen Kontaktstückes 32 und die Metallisierung ersten Absatzes 51 aus identischen oder einer beliebigen Kombination der genannten Materialien bestehen.
  • Die vorliegende Erfindung wurde vorangehend am Beispiel von Halbleitermodulen 100 mit kreisförmigen Grundriss erläutert. Grundsätzlich lässt sich die Erfindung jedoch auch mit beliebigen anderen Grundrissen realisieren. Als Beispiel hierfür zeigen die 9 und 10 Draufsichten auf Halbleitermodule 100, die einen im Wesentlichen rechteckigen Grundriss besitzen, so dass die Halbleiterchips 1 besonders leicht in mehreren Reihen und/oder mehren Spalten angeordnet werden können. Die Ansichten entsprechen der Ansicht gemäß 2. Auch in den 9 und 10 sind die oberen Kontaktstücke 32 und die Vergussmasse 61 nicht dargestellt.

Claims (17)

  1. Halbleitermodul aufweisend: ein elektrisch leitendes unteres Kontaktstück (31) und ein in einer vertikalen Richtung (v) von diesem beabstandetes, elektrisch leitendes oberes Kontaktstück (32); eine als geschlossener Ring ausgebildete Gehäuseseitenwand (7), die sich in der vertikalen Richtung (v) vom unteren Kontaktstück (31) bis zum oberen Kontaktstück (32) erstreckt, die an ihrer dem oberen Kontaktstück (32) zugewandten Seite einen oberen Vorsprung (72) aufweist, der in eine zweite Nut (320) des oberen Kontaktstückes (32) eingreift; eine Anzahl von N ≥ 1 Halbleiterchips (1), von denen ein jeder – einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) aufweist; – mit seinem zweiten Lastanschluss (12) elektrisch leitend mit dem unteren Kontaktstück (31) verbunden ist; und – mittels wenigstens eines an den ersten Lastanschluss (11) gebondeten Bonddrahtes (4) mit dem oberen Kontaktstück (32) elektrisch leitend verbunden ist; ein stufig ausgebildetes, elektrisch leitendes Kontaktblech (5), das einen ersten Absatz (51) und einen zweiten Absatz (52) aufweist, wobei ein jeder der Bonddrähte (4) an den zweiten Absatz (52) gebondet ist; und ein Explosionsschutzmittel (62), das zwischen dem ersten Lastanschluss (11) und dem oberen Kontaktstück (32) angeordnet ist und in das ein jeder der Bonddrähte (4) über wenigstens 80% seiner Länge eingebettet ist, wobei der erste Absatz (51) das obere Kontaktstück (32) unmittelbar kontaktiert.
  2. Halbleitermodul nach Anspruch 1, bei dem das Explosionsschutzmittel (62) einen Schmelzpunkt von wenigstens 1000°C aufweist.
  3. Halbleitermodul nach Anspruch 1 oder 2, bei dem das Explosionsschutzmittel (62) ein Granulat aufweist oder als Granulat ausgebildet ist.
  4. Halbleitermodul nach einem der vorangehenden Ansprüche mit einer Deckschicht (61, 63) aus einer Vergussmasse (61) oder einem Polyimid (63), die sich oberhalb eines jeden der Halbleiterchips (1) von dessen erstem Lastanschluss (11) in Richtung des oberen Kontaktstückes (32) erstreckt und die dort eine Dicke (d61, d63) aufweist, die maximal dem Dreifachen des größten Nenndurchmessers sämtlicher auf den ersten Lastanschluss (11) gebondeten Bonddrähte (4) entspricht.
  5. Halbleitermodul nach Anspruch 4, bei dem die Deckschicht (61, 63) eine Penetration von weniger als 30 aufweist.
  6. Halbleitermodul nach Anspruch 4 oder 5, bei dem das Explosionsschutzmittel (62) durch die Vergussmasse (61) und/oder durch die Deckschicht (61, 63) von einem jeden der Halbleiterchips (1) beabstandet ist.
  7. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die als geschlossener Ring ausgebildete Gehäuseseitenwand (7) an ihrer dem unteren Kontaktstück (31) zugewandten Seite einen unteren Vorsprung (71) aufweist, der in eine erste Nut (310) des unteren Kontaktstückes (31) eingreift.
  8. Halbleitermodul nach Anspruch 7, bei dem der untere Vorsprung (71), der obere Vorsprung (72), die erste Nut (310) und die zweite Nut (320) jeweils als geschlossener Ring ausgebildet sind; der untere Vorsprung (71) über seinen gesamten Umfang in die erste Nut (310) eingreift; und der obere Vorsprung (72) über seinen gesamten Umfang in die zweite Nut (320) eingreift.
  9. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Gehäuseseitenwand (7) eine mittlere Dicke von wenigstens 5 mm aufweist, wobei die Dicke senkrecht zur vertikalen Richtung (v) zu messen ist.
  10. Halbleitermodul nach Anspruch 9, bei dem der erste Absatz (51) als Ring ausgebildet ist und das obere Kontaktstück (32) über seinen gesamten Umfang unmittelbar kontaktiert.
  11. Halbleitermodul nach einem der Ansprüche 8 bis 10, bei dem ein jeder der Bonddrähte (4) ausschließlich an einen oberen Lastanschluss (11) eines der Halbleiterchips (1) und an das Kontaktblech (5) gebondet ist.
  12. Halbleitermodul nach einem der Ansprüche 8 bis 11, bei der der Abstand zwischen dem zweiten Absatz (52) und dem ersten Lastanschluss (11) eines jeden der Halbleiterchips (1) kleiner ist als 25 mm.
  13. Halbleitermodul nach einem der Ansprüche 8 bis 12 mit einer Abdeckung (9), die zwischen dem Explosionsschutzmittel (62) und dem oberen Kontaktstück (32) angeordnet ist und die mit dem Kontaktblech (5) so dicht abschließt, dass zwischen der Abdeckung (9) und dem Kontaktblech (5) kein für das Explosionsschutzmittel (62) durchlässiger Spalt verbleibt.
  14. Halbleitermodul nach Anspruch 13, bei dem die Abdeckung (9) elektrisch leitend ist, mit dem Kontaktblech (5) elektrisch leitend verbunden ist, und zwischen dem oberen Kontaktstück (32) und dem unteren Kontaktstück (31) durch eine Gehäuseseitenwand (7) hindurchgeführt ist und an der Außenseite des Halbleitermoduls (100) als externer Anschlusskontakt (74) vorliegt.
  15. Halbleitermodul nach einem der Ansprüche 13 oder 14, bei dem die Abdeckung (9) in Richtung des unteren Kontaktstückes (31) konvex gekrümmt und dadurch vorgespannt ist, so dass es auf das Explosionsschutzmittel (62) einen Anpressdruck in Richtung des unteren Kontaktstückes (31) ausübt.
  16. Halbleitermodul nach einem der Ansprüche 13 bis 15, bei dem zwischen der Abdeckung (9) und dem oberen Kontaktstück (32) ein Hohlraum (33) von wenigstens 10 cm3 ausgebildet ist.
  17. Mehrfach-Halbleitermodul mit einem nach einem der vorangehenden Ansprüche ausgebildeten ersten Halbleitermodul (100b) und einem nach einem der vorangehenden Ansprüche ausgebildeten zweiten Halbleitermodul (100'), wobei das untere Kontaktstück (31) des ersten Halbleitermoduls (100) das obere Kontaktstück (32') des zweiten Halbleitermoduls (100') darstellt.
DE102012211446.7A 2012-07-02 2012-07-02 Explosionsgeschütztes halbleitermodul Active DE102012211446B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102012211446.7A DE102012211446B4 (de) 2012-07-02 2012-07-02 Explosionsgeschütztes halbleitermodul
US13/932,531 US8981545B2 (en) 2012-07-02 2013-07-01 Explosion-protected semiconductor module
CN201310275261.XA CN103531544B (zh) 2012-07-02 2013-07-02 防爆的半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012211446.7A DE102012211446B4 (de) 2012-07-02 2012-07-02 Explosionsgeschütztes halbleitermodul

Publications (2)

Publication Number Publication Date
DE102012211446A1 DE102012211446A1 (de) 2014-01-02
DE102012211446B4 true DE102012211446B4 (de) 2016-05-12

Family

ID=49754180

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012211446.7A Active DE102012211446B4 (de) 2012-07-02 2012-07-02 Explosionsgeschütztes halbleitermodul

Country Status (3)

Country Link
US (1) US8981545B2 (de)
CN (1) CN103531544B (de)
DE (1) DE102012211446B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104856B4 (de) * 2014-04-04 2024-08-08 Infineon Technologies Ag Explosionsgeschütztes Leistungshalbleitermodul
JP6301857B2 (ja) * 2015-02-24 2018-03-28 株式会社東芝 半導体モジュール
DE102015109186A1 (de) 2015-06-10 2016-12-15 Infineon Technologies Ag Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102016202600A1 (de) 2016-02-19 2017-08-24 Siemens Aktiengesellschaft Elektrisches Modul mit elektrischer Komponente
DE102021118948B3 (de) * 2021-07-22 2022-06-09 Semikron Elektronik Gmbh & Co. Kg Vorrichtung und Verfahren zur Drucksinterverbindung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1251442B (de) * 1962-08-18
US5606200A (en) * 1993-01-13 1997-02-25 Fuji Electric Co., Ltd. Resin sealed semiconductor device with improved structural integrity
US20030042624A1 (en) * 2001-08-28 2003-03-06 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
DE102005046063B3 (de) * 2005-09-27 2007-03-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Überstromschutzeinrichtung
DE102008034075A1 (de) * 2008-07-22 2010-04-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zu dessen Herstellung
US20110241198A1 (en) * 2010-04-02 2011-10-06 Hitachi, Ltd. Power Semiconductor Module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624439B2 (ja) * 1993-04-30 1997-06-25 コーア株式会社 回路保護用素子
DE19649798A1 (de) * 1996-12-02 1998-06-04 Abb Research Ltd Leistungshalbleitermodul
JP5168866B2 (ja) * 2006-09-28 2013-03-27 三菱電機株式会社 パワー半導体モジュール
CN1937243B (zh) * 2006-10-19 2010-08-11 株洲南车时代电气股份有限公司 一种功率器件的防爆方法及装置
DE102006055340A1 (de) * 2006-11-23 2008-05-29 Siemens Ag Explosionsfester Modulaufbau für Leistungsbauelemente, insbesondere Leistungshalbleiterbauelemente und dessen Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1251442B (de) * 1962-08-18
US5606200A (en) * 1993-01-13 1997-02-25 Fuji Electric Co., Ltd. Resin sealed semiconductor device with improved structural integrity
US20030042624A1 (en) * 2001-08-28 2003-03-06 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
DE102005046063B3 (de) * 2005-09-27 2007-03-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Überstromschutzeinrichtung
DE102008034075A1 (de) * 2008-07-22 2010-04-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zu dessen Herstellung
US20110241198A1 (en) * 2010-04-02 2011-10-06 Hitachi, Ltd. Power Semiconductor Module

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wacker Chemie AG: Wacker Silicones. ELASTOSIL®. 81737 München, 2007. - Firmenschrift *

Also Published As

Publication number Publication date
CN103531544B (zh) 2016-08-10
US8981545B2 (en) 2015-03-17
US20140035117A1 (en) 2014-02-06
CN103531544A (zh) 2014-01-22
DE102012211446A1 (de) 2014-01-02

Similar Documents

Publication Publication Date Title
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE112006002488B4 (de) Halbleiter-Baueinheit
DE102012211446B4 (de) Explosionsgeschütztes halbleitermodul
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE112007000919B4 (de) Gemeinsames Gehäuse für eine hohe Leistungsdichte aufweisende Bauteile, insbesondere für IGBTs und Dioden, mit niedriger Induktivität und drahtfreien Bondverbindungen
DE102009009874B4 (de) Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen
DE102017203024B4 (de) Leistungshalbleitermodul
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE112016001711T5 (de) Leistungselektronikmodul
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102015108700A1 (de) Halbleiter-Leistungs-Package und Verfahren zu ihrer Herstellung
DE10312238B4 (de) Leistungshalbleitereinrichtung
DE102006060768A1 (de) Gehäusegruppe für Geräte hoher Leistungsdichte
DE102014104856B4 (de) Explosionsgeschütztes Leistungshalbleitermodul
US9385107B2 (en) Multichip device including a substrate
DE102018104509A1 (de) Halbleitervorrichtung
EP0889526A2 (de) Leistungshalbleitermodul mit geschlossenen Submodulen
DE102012200863A1 (de) Halbleitervorrichtung mit Grundplatte
CN104620372A (zh) 半导体装置
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102020129423B4 (de) Linearer Abstandshalter zum Beabstanden eines Trägers eines Packages
US8933555B2 (en) Semiconductor chip package
DE102022211996A1 (de) Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative