DE102012202643B4 - Hohlraumstrukturen für mems-bauelemente - Google Patents

Hohlraumstrukturen für mems-bauelemente Download PDF

Info

Publication number
DE102012202643B4
DE102012202643B4 DE102012202643.6A DE102012202643A DE102012202643B4 DE 102012202643 B4 DE102012202643 B4 DE 102012202643B4 DE 102012202643 A DE102012202643 A DE 102012202643A DE 102012202643 B4 DE102012202643 B4 DE 102012202643B4
Authority
DE
Germany
Prior art keywords
forming
cavity
layer
sacrificial layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012202643.6A
Other languages
English (en)
Other versions
DE102012202643A1 (de
Inventor
Stefan Kolb
Klemens Prügl
Bernhard Winkler
Andreas Zankl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012202643A1 publication Critical patent/DE102012202643A1/de
Application granted granted Critical
Publication of DE102012202643B4 publication Critical patent/DE102012202643B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0714—Forming the micromechanical structure with a CMOS process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

Verfahren zur Bildung eines monolithisch integrierten Sensorelements, das folgende Merkmale aufweist:
Bilden eines MEMS-Bauelements (200) auf einem Substrat (202) durch:
Bilden einer Opferschicht (206) auf dem Substrat (202),
Abscheiden einer ersten Siliziumschicht (208) auf der Opferschicht (206), wobei die erste Siliziumschicht (208) zumindest eine Freigabeapertur (210) aufweist,
Bilden eines Hohlraums (212) in der Opferschicht (206) durch Entfernen eines Teils der Opferschicht (206) über die zumindest eine Freigabeapertur (210),
Füllen des Hohlraums (212) und der mindestens einen Freigabeapertur (210) mit einem isolierenden Füllmaterial (214),
Bilden weiterer Freigabeaperturen (216) in der ersten Siliziumschicht (208) über der verbliebenen Opferschicht (206),
Bilden eines weiteren Hohlraums (218) in der verbliebenen Opferschicht (206) über die weiteren Freigabeaperturen (216); und
Abdichten des weiteren Hohlraums (218) durch Abscheiden einer zweiten Siliziumschicht; und
Bilden eines elektrischen Bauelements auf dem Substrat (202) neben dem MEMS-Bauelement (200).

Description

  • Die Erfindung bezieht sich allgemein auf Bauelemente mikroelektromechanischer Systeme (MEMS-Bauelemente, MEMS = microelectromechanical system) und insbesondere auf MEMS-Bauelemente und elektrische Bauelemente auf einem einzelnen Wafer.
  • MEMS-Bauelemente wie beispielsweise Sensoren sowie verwandte elektrische Bauelemente wie beispielsweise eine anwendungsspezifische integrierte Schaltung (ASIC – application-specific integrated circuit) werden üblicherweise auf separaten Chips implementiert, da deren Herstellungsprozesse untereinander nicht kompatibel sind. Beispielsweise kann es bei modernen CMOS-Technologien kritisch sein, hohe Temperaturen zu vermeiden, um Dotierungsprofile zu bewahren, wohingegen bei Schritten der Herstellung elektrischer Bauelemente Schritte bei hohen Temperaturen notwendig sein können. Mit Zwei-Chip-Lösungen sind viele Nachteile verbunden, einschließlich eines komplexeren und kostspieligeren Gehäuses und der Unfähigkeit, Anwendungen zu implementieren, die ein Verarbeiten sehr kleiner Signale erfordern.
  • In der letzten Zeit wurden so genannte „MEMS-Zuerst”-Prozesse entwickelt, um MEMS- und elektrische Bauelemente auf einem einzigen Chip zu integrieren. Jedoch weisen derartige Prozesse immer noch Schattenseiten und Nachteile auf, so dass noch Raum für Verbesserung besteht.
  • Aus der US 2008/0 237 756 A1 und der US 7 629 657 B2 sind Verfahren zum Herstellen eines mikroelektromechanischen Systems bekannt, bei dem ein Hohlraum in einer Opferschicht durch Öffnungen in einer Siliziumschicht erzeugt wird, woraufhin die Öffnungen in der Siliziumschicht durch eine weitere Siliziumschicht abgedeckt wird.
  • Aus der DE 197 00 290 A1 ist ein Verfahren bekannt, bei dem durch Implantation eine Schichtenfolge auf einem Halbleitergrundkörper gebildet wird. Ein Hohlraum in der Schichtenfolge wird durch Öffnungen mittels eines anisotropen Trockenätzverfahrens erzeugt.
  • Es besteht ein Bedarf an verbesserten Systemen und Verfahren, die ermöglichen, dass MEMS- und elektrische Bauelemente auf einem einzigen Wafer implementiert werden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, Verfahren sowie ein monolithisches integriertes Sensorbauelement mit verbesserten Charakteristika zu liefern.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den abhängigen Ansprüchen.
  • Ausführungsbeispiele sind auf monolithische integrierte MEMS-Sensorbauelemente und elektrische Bauelemente und ein darauf bezogenes Verfahren gerichtet.
  • Die Erfindung lässt sich unter Berücksichtigung der folgenden ausführlichen Beschreibung verschiedener Ausführungsbeispiele der Erfindung in Verbindung mit den beiliegenden Zeichnungen besser nachvollziehen.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1A–1E Stufen der Herstellung eines nicht zur Erfindung gehörigen kapazitiven MEMS-Bauelements, das mit einem elektrischen Bauelement integriert ist;
  • 2A–2D Stufen der Herstellung eines kapazitiven MEMS-Bauelements, das mit einem elektrischen Bauelement gemäß einem Ausführungsbeispiel integriert ist;
  • 3 ein piezoresistives nicht zur Erfindung gehöriges MEMS-Bauelement, das mit einem elektrischen Bauelement integriert ist;
  • 4A–4G Stufen der Herstellung eines nicht zur Erfindung gehörigen kapazitiven MEMS-Bauelements, das mit einem elektrischen Bauelement integriert ist; und
  • 5 ein nicht zur Erfindung gehöriges piezoresistives MEMS-Bauelement, das mit einem elektrischen Bauelement integriert ist;
  • Obwohl die Erfindung für verschiedene Modifikationen und alternative Formen zugänglich ist, wurden Besonderheiten derselben in den Zeichnungen beispielhaft gezeigt und werden noch ausführlich beschrieben. Jedoch sollte man sich darüber im Klaren sein, dass keine Absicht besteht, die Erfindung auf die jeweiligen beschriebenen Ausführungsbeispiele zu beschränken. Im Gegenteil – es besteht die Absicht, alle Modifikationen, Äquivalente und Alternativen abzudecken, die innerhalb der Wesensart und des Schutzumfangs der Erfindung, wie sie durch die angehängten Patentansprüche definiert sind, liegen.
  • Ausführungsbeispiele beziehen sich auf MEMS-Bauelemente, insbesondere MEMS-Bauelemente, die mit verwandten elektrischen Bauelementen auf einem einzigen Wafer integriert sind. Ausführungsbeispiele verwenden ein Konzept eines modularen Prozessablaufs als Bestandteil eines MEMS-Zuerst-Lösungsansatzes, der die Verwendung eines neuartigen Hohlraumabdichtungsprozesses ermöglicht. Die Auswirkung und mögliche nachteilige Effekte der MEMS-Verarbeitung auf die elektrischen Bauelemente werden dadurch verringert oder eliminiert. Gleichzeitig wird eine äußerst flexible Lösung geschaffen, die eine Implementierung einer Vielzahl von Messprinzipien, einschließlich kapazitiver und piezoresistiver, ermöglicht. Deshalb können eine Vielzahl von Sensoranwendungen mit verbesserter Leistungsfähigkeit und erhöhter Qualität anvisiert werden, die gleichzeitig kostenwirksam bleiben.
  • 1 zeigt Stufen der Herstellung eines kapazitiven MEMS-Bauelements 100 mit einer lokalen Opferschicht, beispielsweise Oxid. 1A zeigt ein Siliziumsubstrat 102, das eine implantierte Schicht 104 aufweist. Bei einem Beispiel ist das Substrat 102 ein Substrat vom p-Typ, und die Schicht 104 ist eine implantierte Schicht vom n-Typ, wodurch ein pn-Übergang gebildet wird. Auf der Schicht 104 ist eine strukturierte Opferschicht 106 gebildet. Bei einem Beispiel weist die Opferschicht 106 Oxid auf.
  • In 1B wurde eine Siliziumschicht 108, bei einem Beispiel beispielsweise anhand eines epitaxialen Aufwachsens, abgeschieden. Die Siliziumschicht 108 weist Freigabeaperturen 110 auf, durch die mittels Ätzens der Opferschicht ein Hohlraum 112 gebildet wird. Bei Beispielen ist der Hohlraum 112 etwa 50 Nanometer (nm) bis etwa 100 nm hoch (bezüglich der Orientierung der Zeichnung auf der Seite). Eine optionale Hohlraumpassivierungsschicht 114, beispielsweise Siliziumoxid oder Siliziumnitrid, wird abgeschieden und hinterätzt, um eine spätere Abdichtung des Hohlraums zu unterstützen.
  • In 1C dichtet eine Siliziumschicht 116, die mittels eines epitaxialen Aufwachsens abgeschieden wurde, den Hohlraum 112 ab. Eine optionale Hohlraumpassivierungsschicht 114, falls sie bei Beispielen implementiert ist, kann dazu beitragen, ein Aufwachsen von Silizium in dem Hohlraum 112 unter bestimmten Verfahrensbedingungen zu vermeiden. Wie in 1C gezeigt ist, ist die Folge eine mit polykristallinem Silizium abgedichtete Membran 116 auf dem Hohlraum 112, wobei auf den anderen Bereichen der Oberfläche des Substrats 102 eine Opferschicht 108 und ein monokristallines Silizium 118 verblieben sind.
  • In 1D können elektrische Bauelemente wie beispielsweise ein MOS-Transistor 120 aufgrund dessen, dass das monokristalline Silizium neben der Membranstruktur 116 gebildet wird, in üblichen CMOS- oder BICMOS-Prozessen auf demselben Wafer 102 verarbeitet werden. Eine seitliche elektrische Isolation kann anhand von Isolationsgräben 122 erzielt werden, und ein elektrischer Kontakt mit einer oberen und einer unteren Elektrode kann anhand von Kontaktstrukturen 124 durchgeführt werden.
  • In 1E kann ein üblicher Waferfertigstellungsprozess mit Intermetalloxid 126, elektrischen Kontakten 128 und einer Metallisierung 130 angewandt werden. Nach einer Sensorfreigabe bei 132 und einer Passivierung 134 wird ein kapazitives Sensorbauelement 136, bei einem Beispiel beispielsweise ein Drucksensor, neben elektrischen Bauelementen, beispielsweise dem Transistor 120, auf demselben Wafer 102 gebildet. Bei anderen Beispielen kann das Sensorbauelement 136 eine andere Sensortechnologie aufweisen, beispielsweise einen piezoresistiven Sensor, und der Transistor 120 kann ein anderes elektrisches Bauelement aufweisen. Obwohl 1 ein Beispiel für eine Technologie monolithischer integrierter Sensoren ist, weist das Konzept auch die Flexibilität auf, ein diskretes Sensorbauelement ohne elektrische Bauelemente zu erzeugen, falls dies bei spezifischen Anwendungen notwendig oder erwünscht ist.
  • 2 zeigt Stufen der Herstellung eines kapazitiven MEMS-Bauelements 200 mit einer lokalen monokristallinen Opferschicht, bei Ausführungsbeispielen beispielsweise Siliziumgermanium (SiGe) oder dotiertes Silizium. Bei 2A weist ein Siliziumsubstrat 202 eine implantierte Schicht 204 auf. Bei einem Ausführungsbeispiel ist das Substrat 202 ein Substrat vom p-Typ und die Schicht 204 ein n-Typ, sodass ein vertikaler pn-Übergang gebildet wird. Auf der Schicht 104 ist eine monokristalline Opferschicht 206 strukturiert. Die Opferschicht 206 kann SiGe oder dotiertes Silizium mit einer anderen Dotandenart oder Dotierungskonzentration als die Grenzflächenbildungsschicht 206 aus Siliziummaterial 204 aufweisen.
  • Unter Bezugnahme auf 2B ermöglicht die monokristalline Beschaffenheit der Opferschicht 206 eine Bildung einer monokristallinen Schicht 208 anhand eines epitaxialen Aufwachsens neben und auf der Opferschicht 206. Durch Freigabeaperturen 210 wird ein Teil der Opferschicht 206 entfernt, um einen Hohlraum 212 zu bilden. Ausführungsbeispiele dieses Arbeitsauflaufs werden in der DE 19700290 erörtert, die hiermit in ihrer Gesamtheit durch Bezugnahme in das vorliegende Dokument aufgenommen ist. Bei Ausführungsbeispielen ist der Hohlraum 212 etwa 50 nm bis etwa 100 nm hoch (bezüglich der Orientierung der Zeichnung auf der Seite).
  • Unter Bezugnahme auf 2C sind der Hohlraum 212 und die Freigabeaperturen 210 zur Isolation mit einem Füllmaterial 214 wie beispielsweise Oxid gefüllt und von der Waferoberflache entfernt. Durch Freigabeaperturen 216, die über der restlichen Opferschicht 206 gebildet sind, wird anhand eines weiteren Opferschichtätzens ein Hohlraum 218 gebildet. Eine optionale Hohlraumpassivierungsschicht 220, beispielsweise Siliziumoxid oder Siliziumnitrid, wird auf die Waferoberfläche abgeschieden und hinterätzt, um ein späteres Abdichten des Hohlraums zu unterstützen.
  • Unter Bezugnahme auf 2D dichtet eine mittels eines epitaxialen Aufwachsens abgeschiedene Siliziumschicht den Hohlraum 218 ab. Die Hohlraumpassivierungsschicht 220 kann unter bestimmten Prozessbedingungen dazu beitragen, ein Wachstum von Silizium in dem Hohlraum 218 zu vermeiden. Die Folge ist eine mit monokristallinem Silizium abgedichtete Membran 224 auf dem Hohlraum 218 und ein monokristallines Silizium 226 auf anderen Bereichen der Waferoberfläche.
  • Aufgrund des monokristallinen Siliziums 226 können elektrische Bauelemente wie beispielsweise ein MOS-Transistor 228 im Rahmen üblicher CMOS- oder BICMOS-Prozesse auf demselben Wafer 202 gebildet werden. Eine seitliche elektrische Isolation kann durch Isolationsgräben 230 geschaffen werden, wobei ein elektrischer Kontakt mit der unteren und der oberen Elektrode des kapazitiven Sensorbauelements durch Kontaktstrukturen 232 bereitgestellt wird.
  • Es kann ein üblicher Waferfertigstellungsprozess mit Intermetalloxid 234, elektrischen Kontakten 236 und einer Metallisierung 238 angewandt werden. Nach einer Sensorfreigabe 240 und einer Passivierung 242 wurde ein kapazitives Sensorbauelement 244, beispielsweise ein Drucksensor, mit einem elektrischen Bauelement, beispielsweise einem Transistor 228, auf demselben Wafer 202 gebildet. Bei anderen Ausführungsbeispielen kann das Sensorbauelement 244 eine andere Sensortechnologie aufweisen, und der Transistor 228 kann ein anderes elektrisches Bauelement aufweisen. Obwohl 2 wie auch 1 ein Beispiel für eine Technologie monolithischer integrierter Sensoren ist, weist das Konzept auch die Flexibilität auf, ein diskretes Sensorbauelement ohne elektrische Bauelemente zu erzeugen, falls dies bei spezifischen Anwendungen notwendig oder erwünscht ist.
  • 3 zeigt ein piezoresistives MEMS-Bauelement 300 mit einer monokristallinen Opferschicht, bei Bbeispielen beispielsweise Siliziumgermanium (SiGe) oder dotiertes Silizium. Bei dem Beispiel der 3 muss im Gegensatz zu denen der 1 und 2 eine monokristalline Opferschicht nicht strukturiert werden, da bei diesem Beispiel einer piezoresistiven Erfassung keine Isolation notwendig ist, wie dies bei den zuvor erwähnten Beispielen einer kapazitiven Erfassung der Fall war.
  • Ein Bauelement 300 weist ein Siliziumsubstrat 302 mit einer implantierten Schicht 304 auf. Bei einem Beispiel ist das Substrat 302 ein Substrat vom p-Typ, und die Schicht 304 ist eine implantierte Schicht vom n-Typ. Auf der Schicht 304 ist eine monokristalline Opferschicht 306 gebildet. Die Opferschicht 306 kann beispielsweise SiGe oder dotiertes Silizium aufweisen, das einen anderen Dotierungsmitteltyp und/oder eine andere Dotierungskonzentration aufweist als das Siliziummaterial an der Grenzfläche der Schichten 304 und 306.
  • Die monokristalline Opferschicht 306 ermöglicht eine Bildung einer monokristallinen Schicht 308 auf der Schicht 306 anhand eines epitaxialen Aufwachsens. Durch Freigabeaperturen 310 kann anhand eines Opferätzens ein Hohlraum 312 gebildet werden, wie es beispielsweise in der DE 19700290 , die in ihrer Gesamtheit durch Bezugnahme in das vorliegende Dokument aufgenommen ist, beschrieben ist. Bei Beispielen ist der Hohlraum 312 etwa 50 nm bis etwa 100 nm hoch (bezüglich der Orientierung der Zeichnung auf der Seite). Eine optionale Hohlraumpassivierungsschicht 314, beispielsweise Siliziumoxid oder Siliziumnitrid oder ein anderes geeignetes Material, wird auf der Waferoberfläche abgeschieden und hinterätzt, um ein späteres Abdichten des Hohlraums zu unterstützen. Eine anhand eines epitaxialen Aufwachsens abgeschiedene Siliziumschicht 316 dichtet den Hohlraum 312 ab, wobei die Hohlraumpassivierungsschicht 314, falls vorhanden, unter bestimmten Prozessbedingungen dazu beiträgt, ein Wachstum von Silizium in dem Hohlraum 312 zu vermeiden. Die Folge ist bis dahin eine mit monokristallinem Silizium abgedichtete Membran oben auf einem Hohlraum 312, wobei das monokristalline Silizium auch auf allen anderen Bereichen der Waferoberfläche vorliegt. Eine Implantation von Piezoresistoren (Piezowiderständen) 318 auf der monokristallinen Membran 316 liefert ein piezoresistives Sensorbauelement 320.
  • Das monokristalline Silizium 316 ermöglicht, dass elektrische Bauelemente wie beispielsweise ein MOS-Transistor 322 im Rahmen üblicher CMOS- oder BICMOS-Verarbeitungskonzepte auf demselben Wafer 302 verarbeitet werden können. Es kann ein üblicher Waferfertigstellungsprozess mit Intermetalloxid 324, elektrischen Kontakten 326 und Metallisierung 328 angewendet werden. Nach einer Sensorfreigabe 330 und einer Passivierung 332 wurde ein piezoresistives Sensorbauelement 334, beispielsweise ein Drucksensor, neben einem elektrischen Bauelement, beispielsweise einem Transistor 322, auf demselben Wafer 302 gebildet. Bei anderen Beispielen kann das Sensorbauelement 334 eine andere Sensortechnologie aufweisen, und der Transistor 322 kann ein anderes elektrisches Bauelement aufweisen. Obwohl 3 wie auch 1 und 2 ein Beispiel einer Technologie monolithischer integrierter Sensoren ist, weist das Konzept auch die Flexibilität auf, ein diskretes Sensorbauelement ohne elektrische Bauelemente und/oder sowohl kapazitive als auch piezoresistive Sensorbauelemente auf demselben Wafer zu erzeugen, falls dies bei spezifischen Anwendungen notwendig oder erwünscht ist.
  • 4 zeigt Stufen der Herstellung eines kapazitiven MEMS-Bauelements 400, das auf einem Silizium-auf-Isolator-Substrat (SOI-Substrat, SOI = silicon on insulator) gebildet ist. Obwohl SOI teurer sein kann als andere Technologien, kann es bei Beispielen einen vereinfachten Prozessablauf liefern.
  • Unter Bezugnahme auf 4A weist ein SOI-Substrat ein Siliziumsubstrat 402, eine Vergrabenes-Oxid-Schicht (box oxide layer) 404 und eine dünne Sensorbauelementschicht 406 auf. Bei Beispielen ist die Schicht 406 etwa 100 nm bis etwa 400 nm dick.
  • In 4B wird anhand einer Implantation mit hoher Energie eine dotierte Schicht 408 unterhalb der Vergrabenes-Oxid-Schicht 404 gebildet. Die Schicht 408 kann somit eine untere Elektrode für MEMS-Bauelemente bilden.
  • Bei 4C wird anhand eines epitaxialen Aufwachsens eine Schicht aus monokristallinem Silizium 410 gebildet.
  • In 4D wird ein Hohlraum 412 anhand einer Opferschichtätzung durch Freigabeaperturen 414 hindurch gebildet. Bei Beispielen ist der Hohlraum 412 etwa 50 nm bis etwa 100 nm hoch (bezüglich der Orientierung der Zeichnung auf der Seite). Eine optionale Hohlraumpassivierungsschicht 416, beispielsweise Siliziumoxid, Siliziumnitrid oder ein anderes geeignetes Material, wird auf der Waferoberfläche abgeschieden und hinterätzt und kann später ein Abdichten des Hohlraums unterstützen.
  • Bei 4E wird eine Siliziumschicht 418 anhand eines epitaxialen Aufwachsens abgeschieden und dichtet den Hohlraum 412 ab. Die Hohlraumpassivierungsschicht 416 kann unter bestimmten Prozessbedingungen dazu beitragen, ein Wachstum von Silizium in dem Hohlraum 412 zu verhindern. Die Folge ist eine mit monokristallinem Silizium abgedichtete Membran 418 auf dem Hohlraum 412 wobei das monokristalline Silizium (418) auch auf allen anderen Bereichen der Waferoberfläche vorliegt.
  • Bei 4F wird bei einer üblichen CMOS- oder BICMOS-Verarbeitung auf demselben Wafer 402 ein MOS-Transistor 420 oder ein anderes elektrisches Bauelement gebildet, was durch das monokristalline Silizium 418 ermöglicht wird. Eine seitliche elektrische Isolation zwischen dem MEMS-Bauelement und dem Transistor 420 kann durch Isolationsgraben 422 bewerkstelligt werden. Ein elektrischer Kontakt mit der oberen und der unteren Elektrode des Sensorbauelements kann durch Kontaktstrukturen 424 hergestellt werden.
  • In 4G kann ein üblicher Waferfertigstellungsprozess mit Intermetalloxid 426, elektrischen Kontakten 428 und einer Metallisierung 430 angewendet werden. Nach einer Sensorfreigabe 432 und einer Passivierung 434 wird ein kapazitives Sensorbauelement 436, beispielsweise ein Drucksensor, als elektrische Bauelemente, beispielsweise Transistor 420, neben und auf demselben Wafer erzeugt. Bei anderen Beispielen kann das Sensorbauelement 436 eine andere Sensortechnologie aufweisen, und der Transistor 420 kann ein anderes elektrisches Bauelement aufweisen. Obwohl 4 wie auch die 1 bis 3 ein Beispiel für eine Technologie monolithischer integrierter Sensoren ist, weist das Konzept auch die Flexibilität auf, ein diskretes Sensorbauelement ohne elektrische Bauelemente auf demselben Wafer zu erzeugen, falls dies bei spezifischen Anwendungen notwendig oder erwünscht ist.
  • 5 zeigt Stufen eines auf einem SOI-Substrat gebildeten piezoresistiven MEMS-Bauelements 500. Obwohl SOI teurer sein kann als andere Technologien, kann es bei Beispielen einen vereinfachten Prozessablauf liefern. Ein SOI-Substrat 502 weist eine Vergrabenes-Oxid-Schicht 504 und eine Siliziumbauelementschicht 506, die auf Ersterer gebildet ist, auf. Bei Beispielen ist die Schicht 506 etwa 100 nm bis etwa 400 nm dick. Eine Schicht aus monokristallinem Silizium 508 wird anhand eines epitaxialen Aufwachsens auf der Schicht 504 gebildet. Durch Freigabeaperturen 510 hindurch wird anhand eines Opferschichtätzens ein Hohlraum 512 gebildet. Bei Beispielen ist der Hohlraum 512 etwa 50 nm bis etwa 100 nm hoch (bezüglich der Orientierung der Zeichnung auf der Seite). Eine optionale Hohlraumpassivierungsschicht 514, beispielsweise Siliziumoxid, Siliziumnitrid oder ein anderes geeignetes Material, wird auf der Waferoberfläche abgeschieden und hinterätzt, um ein späteres Abdichten des Hohlraums zu unterstützen.
  • Anschließend wird anhand eines epitaxialen Aufwachsens eine Siliziumschicht 516 abgeschieden, die den Hohlraum 512 abdichtet. Eine Hohlraumpassivierungsschicht 514 kann dazu beitragen, unter bestimmten Prozessbedingungen ein Wachstum von Silizium in dem Hohlraum 512 zu vermeiden. Die Folge ist eine mit monokristallinem Silizium abgedichtete Membran 516 auf dem Hohlraum 512, wobei sich monokristallines Silizium auf allen anderen Bereichen der Waferoberfläche befindet.
  • Eine Implantation von Piezoresistoren 518 auf der monokristallinen Membran 516 bildet ein piezoresistives Sensorbauelement 520.
  • Die monokristalline Schicht 516 ermöglicht, dass elektrische Bauelemente, beispielsweise ein MOS-Transistor 522, im Rahmen herkömmlicher CMOS- oder BICMOS-Prozesse auf demselben Wafer 502 verarbeitet werden. Es kann ein üblicher Waferfertigstellungsprozess mit Intermetalloxid 524, elektrischen Kontakten 526 und einer Metallisierung 528 angewendet werden. Nach einer Sensorfreigabe 530 und einer Passivierung 532 wird ein piezoresistives Sensorbauelement 520, beispielsweise ein Drucksensor, neben einem elektrischen Bauelement, beispielsweise einem Transistor 522 oder einem anderen Bauelement, auf demselben Wafer 502 gebildet. Bei anderen Beispielen kann das Sensorbauelement 520 eine andere Sensortechnologie aufweisen, und der Transistor 522 kann ein anderes elektrisches Bauelement aufweisen. Obwohl 5 wie auch 1 bis 4 ein Beispiel einer Technologie monolithischer integrierter Sensoren ist, weist das Konzept auch die Flexibilität auf, ein diskretes Sensorbauelement ohne elektrische Bauelemente und/oder sowohl kapazitive als auch piezoresistive Sensorbauelemente auf demselben Wafer zu erzeugen, falls dies bei spezifischen Anwendungen notwendig oder erwünscht ist.
  • Somit liefern Ausführungsbeispiele kosteneffiziente, flexible Lösungen für eine monolithische Integration von MEMS-Strukturen bei modernen CMOS- und BICMOS-Technologien. Negative Wechselwirkungen zwischen MEMS und elektrischen Verarbeitungsschritten werden zumindest teilweise dadurch vermieden, dass ein neuartiger Hohlraumabdichtprozess verwendet wird. Die kleineren Abmessungen des Hohlraums, die bei Ausführungsbeispielen implementiert werden können, verbessern auch die Robustheit des Bauelements und verringern das Risiko einer Überbeanspruchung. Ferner können Vorteile bei Testherstellungsstufen bei Ausführungsbeispielen auch dadurch bereitgestellt werden, dass eine Verwendung einer angelegten Spannung statt eines physischen Drucks oder einer Beschleunigungslast ermöglicht wird, wodurch Testkomplexität und Testaufwand verringert werden. Dies wird zumindest teilweise durch den schmäleren Hohlraum ermöglicht. Auf der Basis derselben MEMS-Technologieplattform wird auch eine hohe Flexibilität für eine Vielzahl von Erfassungsprinzipien, sowohl kapazitiv als auch piezoresistiv, bereitgestellt.
  • Hierin wurden verschiedene Ausführungsbeispiele von Systemen, Bauelementen und Verfahren beschrieben. Diese Ausführungsbeispiele sind lediglich beispielhaft angegeben und sollen den Schutzumfang der Erfindung nicht einschränken. Man sollte sich jedoch darüber im Klaren sein, dass die verschiedenen Merkmale der Ausführungsbeispiele, die beschrieben wurden, auf verschiedene Weise kombiniert werden können, um zahlreiche zusätzliche Ausführungsbeispiele zu liefern. Obwohl außerdem verschiedene Materialien, Abmessungen, Formen, Konfigurationen und Positionen usw. zur Verwendung bei offenbarten Ausführungsbeispielen beschrieben wurden, können neben den offenbarten auch andere verwendet werden, ohne den Schutzumfang der Erfindung zu überschreiten.
  • Gewöhnliche Fachleute auf den relevanten Gebieten werden erkennen, dass die Erfindung weniger Merkmale aufweisen kann, als sie bei einem beliebigen oben beschriebenen einzelnen Ausführungsbeispiel veranschaulicht wurden. Die hierin beschriebenen Ausführungsbeispiele sollen keine erschöpfende Darstellung der Arten und Weisen sein, auf die die verschiedenen Merkmale der Erfindung kombiniert werden können. Dementsprechend sind die Ausführungsbeispiele nicht sich gegenseitig ausschließende Kombinationen von Merkmalen; vielmehr kann die Erfindung eine Kombination verschiedener einzelner Merkmale umfassen, die aus verschiedenen einzelnen Ausführungsbeispielen ausgewählt sind, wie gewöhnlichen Fachleuten einleuchten wird.
  • Jegliche Aufnahme von obigen Dokumenten in das vorliegende Dokument durch Bezugnahme ist dahin gehend eingeschränkt, dass kein Gegenstand aufgenommen wird, der zu der ausdrücklichen Offenbarung hierin in Widerspruch steht. Jegliche Aufnahme von obigen Dokumenten in das vorliegende Dokument durch Bezugnahme ist ferner dahin gehend eingeschränkt, dass keine in den Dokumenten enthaltenen Patentansprüche durch Bezugnahme in das vorliegende Dokument aufgenommen sind. Jegliche Aufnahme von obigen Dokumenten in das vorliegende Dokument durch Bezugnahme ist ferner dahin gehend eingeschränkt, dass jegliche in den Dokumenten bereitgestellten Definitionen nicht durch Bezugnahme in das vorliegende Dokument aufgenommen sind, es sei denn, sie sind ausdrücklich hierin enthalten.

Claims (19)

  1. Verfahren zur Bildung eines monolithisch integrierten Sensorelements, das folgende Merkmale aufweist: Bilden eines MEMS-Bauelements (200) auf einem Substrat (202) durch: Bilden einer Opferschicht (206) auf dem Substrat (202), Abscheiden einer ersten Siliziumschicht (208) auf der Opferschicht (206), wobei die erste Siliziumschicht (208) zumindest eine Freigabeapertur (210) aufweist, Bilden eines Hohlraums (212) in der Opferschicht (206) durch Entfernen eines Teils der Opferschicht (206) über die zumindest eine Freigabeapertur (210), Füllen des Hohlraums (212) und der mindestens einen Freigabeapertur (210) mit einem isolierenden Füllmaterial (214), Bilden weiterer Freigabeaperturen (216) in der ersten Siliziumschicht (208) über der verbliebenen Opferschicht (206), Bilden eines weiteren Hohlraums (218) in der verbliebenen Opferschicht (206) über die weiteren Freigabeaperturen (216); und Abdichten des weiteren Hohlraums (218) durch Abscheiden einer zweiten Siliziumschicht; und Bilden eines elektrischen Bauelements auf dem Substrat (202) neben dem MEMS-Bauelement (200).
  2. Verfahren gemäß Anspruch 1, das ferner ein Abscheiden einer Hohlraumpassivierungsschicht (220) in dem weiteren Hohlraum (218) aufweist.
  3. Verfahren gemäß Anspruch 1 oder 2, bei dem das Bilden der Opferschicht (206) ein Strukturieren der Opferschicht (206) aufweist.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Bilden der Opferschicht (206) ein Bilden einer monokristallinen Opferschicht (206) aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem das Bilden des elektrischen Bauelements ferner ein Verwenden der monokristallinen Opferschicht (206) aufweist.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem das Abdichten des weiteren Hohlraums (218) das Abscheiden der zweiten Siliziumschicht aufweist, die monokristallines Silizium aufweist.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, bei dem das Bilden eines MEMS-Bauelements (200) ein Bilden eines Sensorbauelements aufweist.
  8. Verfahren gemäß Anspruch 7, bei dem das Bilden eines Sensorbauelements ein Bilden zumindest entweder eines kapazitiven Sensorbauelements und/oder eines piezoresistiven Sensorbauelements aufweist.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, bei dem das Bilden eines elektrischen Bauelements ein Bilden zumindest eines Transistors aufweist.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem das Bilden eines elektrischen Bauelements ein Verwenden entweder eines CMOS- oder eines BICMOS-Prozesses aufweist.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, das ferner ein Bilden eines lsolationsgrabens zwischen dem MEMS-Bauelement (200) und dem elektrischen Bauelement aufweist.
  12. Monolithisches integriertes Sensorbauelement, das durch ein Verfahren nach Anspruch 1 hergestellt ist, und das folgende Merkmale aufweist: einen MEMS-Sensor, der durch das MEMS-Bauelement (200) auf dem Substrat (202) gebildet ist, wobei der MEMS-Sensor den weiteren Hohlraum (218) aufweist, der über die weiteren Freigabeaperturen (216) in der verbliebenen Opferschicht (206) gebildet ist und durch die zweite Siliziumschicht abgedichtet ist, wobei der weitere Hohlraum (218) seitlich durch das elektrisch isolierende Füllmaterial (214) begrenzt ist, wobei das elektrisch isolierende Füllmaterial (214) sich in die zumindest eine Freigabeapertur (210) erstreckt; und das auf dem Substrat (202) gebildete elektrische Bauelement.
  13. Bauelement gemäß Anspruch 12, bei dem die zweite Siliziumschicht eine Schicht aus monokristallinem Silizium aufweist.
  14. Bauelement gemäß Anspruch 13, bei dem die Schicht aus monokristallinem Silizium einen Teil des elektrischen Bauelements bildet.
  15. Bauelement gemäß einem der Ansprüche 12 bis 14, das ferner einen zwischen dem MEMS-Sensor und dem elektrischen Bauelement gebildeten Isolationsgraben aufweist.
  16. Bauelement gemäß einem der Ansprüche 12 bis 15, bei dem der MEMS-Sensor entweder ein kapazitiver Sensor oder ein piezoresistiver Sensor ist.
  17. Bauelement gemäß einem der Ansprüche 12 bis 16, bei dem das elektrische Bauelement einen Transistor aufweist.
  18. Bauelement gemäß einem der Ansprüche 12 bis 17, das ferner eine Hohlraumpassivierungsschicht im Inneren des weiteren Hohlraums (218) aufweist.
  19. Bauelement gemäß einem der Ansprüche 12 bis 18, bei dem die zweite Siliziumschicht eine Membran (224) aufweist.
DE102012202643.6A 2011-02-22 2012-02-21 Hohlraumstrukturen für mems-bauelemente Expired - Fee Related DE102012202643B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/032,334 2011-02-22
US13/032,334 US20120211805A1 (en) 2011-02-22 2011-02-22 Cavity structures for mems devices

Publications (2)

Publication Number Publication Date
DE102012202643A1 DE102012202643A1 (de) 2012-09-13
DE102012202643B4 true DE102012202643B4 (de) 2015-07-23

Family

ID=46652034

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102012025750.3A Ceased DE102012025750A1 (de) 2011-02-22 2012-02-21 HOHLRAUMSTRUKTUREN FüR MEMS-BAUELEMENTE
DE102012202643.6A Expired - Fee Related DE102012202643B4 (de) 2011-02-22 2012-02-21 Hohlraumstrukturen für mems-bauelemente

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102012025750.3A Ceased DE102012025750A1 (de) 2011-02-22 2012-02-21 HOHLRAUMSTRUKTUREN FüR MEMS-BAUELEMENTE

Country Status (3)

Country Link
US (3) US20120211805A1 (de)
CN (1) CN102674237B (de)
DE (2) DE102012025750A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120211805A1 (en) * 2011-02-22 2012-08-23 Bernhard Winkler Cavity structures for mems devices
US8748999B2 (en) * 2012-04-20 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive sensors and methods for forming the same
US9926187B2 (en) * 2013-01-29 2018-03-27 Nxp Usa, Inc. Microelectromechanical system devices having crack resistant membrane structures and methods for the fabrication thereof
CA2916443C (en) * 2013-06-27 2021-09-07 Soitec Methods of fabricating semiconductor structures including cavities filled with a sacrifical material
US9136136B2 (en) 2013-09-19 2015-09-15 Infineon Technologies Dresden Gmbh Method and structure for creating cavities with extreme aspect ratios
US9618561B2 (en) * 2014-03-05 2017-04-11 Infineon Technologies Ag Semiconductor device and method for detecting damaging of a semiconductor device
JP2015175833A (ja) * 2014-03-18 2015-10-05 セイコーエプソン株式会社 物理量センサー、高度計、電子機器および移動体
US9382111B2 (en) * 2014-06-26 2016-07-05 Infineon Technologies Dresden Gmbh Micromechanical system and method for manufacturing a micromechanical system
US9376314B2 (en) * 2014-06-26 2016-06-28 Infineon Technologies Dresden Gmbh Method for manufacturing a micromechanical system
US9637371B2 (en) 2014-07-25 2017-05-02 Semiconductor Manufacturing International (Shanghai) Corporation Membrane transducer structures and methods of manufacturing same using thin-film encapsulation
CN104634487B (zh) 2015-02-16 2017-05-31 迈尔森电子（天津）有限公司 Mems压力传感器及其形成方法
JP6541066B2 (ja) * 2015-06-08 2019-07-10 セイコーＮｐｃ株式会社 圧力センサ
US10556791B2 (en) * 2016-07-19 2020-02-11 King Abdulaziz City For Science And Technology CMOS compatible capacitive absolute pressure sensors
CN106365106B (zh) * 2016-09-23 2018-09-04 杭州士兰集成电路有限公司 Mems器件及其制造方法
US10597288B2 (en) * 2017-05-30 2020-03-24 Rohm Co., Ltd. MEMS-device manufacturing method, MEMS device, and MEMS module
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US10446643B2 (en) 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
DE102018119943A1 (de) * 2018-08-16 2020-02-20 Endress+Hauser SE+Co. KG Drucksensor
CN109573941B (zh) * 2018-11-15 2021-01-29 中国科学院半导体研究所 一种cmos-mems集成芯片的规模化制造方法
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) * 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
CN109883602B (zh) * 2019-03-13 2020-11-06 中国电子科技集团公司第四十九研究所 一种基于soi的自补偿硅微谐振式压力敏感芯片
CN110707115B (zh) * 2019-10-14 2022-06-17 芯盟科技有限公司 半导体结构及其形成方法和人工智能芯片及其形成方法
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap
DE102021105476B3 (de) 2021-03-08 2022-03-17 Infineon Technologies Dresden GmbH & Co. KG Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19700290A1 (de) * 1997-01-03 1998-07-16 Siemens Ag Mikromechanische Halbleiteranordnung und Verfahren zur Herstellung einer mikromechanischen Halbleiteranordnung
US20080237756A1 (en) * 2003-06-04 2008-10-02 Aaron Partridge Microelectromechanical systems, and methods for encapsualting and fabricating same
US7629657B2 (en) * 2003-02-26 2009-12-08 Robert Bosch Gmbh Episeal pressure sensor

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317126A (en) * 1980-04-14 1982-02-23 Motorola, Inc. Silicon pressure sensor
US4966663A (en) 1988-09-13 1990-10-30 Nanostructures, Inc. Method for forming a silicon membrane with controlled stress
DE4000496A1 (de) 1989-08-17 1991-02-21 Bosch Gmbh Robert Verfahren zur strukturierung eines halbleiterkoerpers
JP3151816B2 (ja) 1990-08-06 2001-04-03 日産自動車株式会社 エッチング方法
US5129981A (en) 1991-03-14 1992-07-14 General Motors Corporation Method of selectively etching silicon
US5332469A (en) 1992-11-12 1994-07-26 Ford Motor Company Capacitive surface micromachined differential pressure sensor
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP3896158B2 (ja) 1993-02-04 2007-03-22 コーネル・リサーチ・ファウンデーション・インコーポレイテッド マイクロ構造及びその製造のためのシングルマスク、単結晶プロセス
US5445718A (en) 1994-01-24 1995-08-29 General Motors Corporation Electrochemical etch-stop on n-type silicon by injecting holes from a shallow p-type layer
US6379990B1 (en) * 1997-01-03 2002-04-30 Infineon Technologies Ag Method of fabricating a micromechanical semiconductor configuration
US6093330A (en) 1997-06-02 2000-07-25 Cornell Research Foundation, Inc. Microfabrication process for enclosed microstructures
US5968336A (en) 1997-10-30 1999-10-19 Micron Technology, Inc. Method for fabricating lithographic stencil masks
DE19808549B4 (de) * 1998-02-28 2008-07-10 Robert Bosch Gmbh Mikromechanische Kammstruktur sowie Beschleunigungssensor und Antrieb mit dieser Kammstruktur
DE19826382C2 (de) 1998-06-12 2002-02-07 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
EP0979992B1 (de) 1998-08-11 2003-10-08 Infineon Technologies AG Verfahren zur Herstellung eines Mikromechanischen Sensors
US6006607A (en) * 1998-08-31 1999-12-28 Maxim Integrated Products, Inc. Piezoresistive pressure sensor with sculpted diaphragm
EP1077475A3 (de) 1999-08-11 2003-04-02 Applied Materials, Inc. Verfahren zur Mikrobearbeitung einer Körperhölung mit mehrfachem Profil
US7427526B2 (en) 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
JP4710147B2 (ja) * 2000-06-13 2011-06-29 株式会社デンソー 半導体圧力センサ
AU2002246565A1 (en) 2000-10-24 2002-08-06 Nanosciences Corporation Process for etching buried cavities within silicon wafers
US6767614B1 (en) 2000-12-19 2004-07-27 Wolfgang M. J. Hofmann Multiple-level actuators and clamping devices
AU2001297774A1 (en) 2000-12-19 2002-10-28 Coventor, Incorporated Light transmissive substrate for an optical mems device
DE10064494A1 (de) * 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
DE10065026A1 (de) * 2000-12-23 2002-07-04 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US6511915B2 (en) 2001-03-26 2003-01-28 Boston Microsystems, Inc. Electrochemical etching process
US6712983B2 (en) 2001-04-12 2004-03-30 Memsic, Inc. Method of etching a deep trench in a substrate and method of fabricating on-chip devices and micro-machined structures using the same
US6662663B2 (en) * 2002-04-10 2003-12-16 Hewlett-Packard Development Company, L.P. Pressure sensor with two membranes forming a capacitor
JP3778128B2 (ja) * 2002-05-14 2006-05-24 株式会社デンソー メンブレンを有する半導体装置の製造方法
US7514283B2 (en) * 2003-03-20 2009-04-07 Robert Bosch Gmbh Method of fabricating electromechanical device having a controlled atmosphere
DE10333960A1 (de) * 2003-07-25 2005-02-10 Robert Bosch Gmbh Vorrichtung zur kapazitiven Druckmessung sowie Vefahren zur Herstellung einer kapazitiven Druckmessvorrichtung
US6930367B2 (en) * 2003-10-31 2005-08-16 Robert Bosch Gmbh Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems
US20050172717A1 (en) * 2004-02-06 2005-08-11 General Electric Company Micromechanical device with thinned cantilever structure and related methods
US20050176198A1 (en) 2004-02-11 2005-08-11 Kudelka Stephan P. Method of fabricating bottle trench capacitors using an electrochemical etch with electrochemical etch stop
DE602005023761D1 (de) 2004-10-27 2010-11-04 Epcos Ag Verringerung der luftdämpfung in einer mems-vorrichtung
US7214324B2 (en) 2005-04-15 2007-05-08 Delphi Technologies, Inc. Technique for manufacturing micro-electro mechanical structures
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
US7524767B2 (en) * 2005-09-29 2009-04-28 Delphi Technologies, Inc. Method for manufacturing a micro-electro-mechanical structure
TWI272671B (en) 2005-10-03 2007-02-01 Touch Micro System Tech Method of forming a cavity by two-step etching and method of reducing dimension of an MEMS device
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7982558B2 (en) * 2006-06-29 2011-07-19 Nxp B.V. Integrated single-crystal MEMS device
WO2008010181A2 (en) 2006-07-17 2008-01-24 Koninklijke Philips Electronics N.V. Micro-fluidic system
US7829465B2 (en) 2006-08-09 2010-11-09 Shouliang Lai Method for plasma etching of positively sloped structures
CN101267689A (zh) * 2007-03-14 2008-09-17 佳乐电子股份有限公司 电容式微型麦克风的麦克风芯片
FR2914782B1 (fr) 2007-04-04 2009-06-12 St Microelectronics Sa Procede de gravure profonde anisotrope de silicium
US7493822B2 (en) 2007-07-05 2009-02-24 Honeywell International Inc. Small gauge pressure sensor using wafer bonding and electrochemical etch stopping
JP5379850B2 (ja) 2008-06-06 2013-12-25 オセ−テクノロジーズ ビーブイ 単結晶基板にエッチングすることによってインクジェット・デバイスのノズル及びインク室を形成する方法
US10670559B2 (en) 2008-07-11 2020-06-02 Cornell University Nanofluidic channels with integrated charge sensors and methods based thereon
US8980698B2 (en) * 2008-11-10 2015-03-17 Nxp, B.V. MEMS devices
KR101094870B1 (ko) 2008-12-17 2011-12-15 한국전자통신연구원 습도 센서 및 이의 제조 방법
EP2259018B1 (de) 2009-05-29 2017-06-28 Infineon Technologies AG Abstandssteuerung für Chip- oder Schichtverbindung mittels Zwischenschichten für ein mikroelektromechanisches System
JP2011022137A (ja) 2009-06-15 2011-02-03 Rohm Co Ltd Ｍｅｍｓ装置及びその製造方法
US8193595B2 (en) * 2009-12-31 2012-06-05 Stmicroelectronics, Inc. Method of forming a die having an IC region adjacent a MEMS region
US20110207323A1 (en) 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
DE102010061795A1 (de) 2010-11-23 2012-05-24 Robert Bosch Gmbh Verfahren zum Erzeugen einer mikromechanischen Membranstruktur und MEMS-Bauelement
US8319254B2 (en) 2011-02-14 2012-11-27 Kionix, Inc. Micro-electromechanical system devices
US20120211805A1 (en) * 2011-02-22 2012-08-23 Bernhard Winkler Cavity structures for mems devices
US8709848B2 (en) 2011-04-15 2014-04-29 Freescale Semiconductor, Inc. Method for etched cavity devices
US8957490B2 (en) 2013-06-28 2015-02-17 Infineon Technologies Dresden Gmbh Silicon light trap devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19700290A1 (de) * 1997-01-03 1998-07-16 Siemens Ag Mikromechanische Halbleiteranordnung und Verfahren zur Herstellung einer mikromechanischen Halbleiteranordnung
US7629657B2 (en) * 2003-02-26 2009-12-08 Robert Bosch Gmbh Episeal pressure sensor
US20080237756A1 (en) * 2003-06-04 2008-10-02 Aaron Partridge Microelectromechanical systems, and methods for encapsualting and fabricating same

Also Published As

Publication number Publication date
US9145292B2 (en) 2015-09-29
US9598277B2 (en) 2017-03-21
DE102012025750A1 (de) 2015-09-03
US20140252422A1 (en) 2014-09-11
CN102674237B (zh) 2015-12-02
CN102674237A (zh) 2012-09-19
DE102012202643A1 (de) 2012-09-13
US20150353344A1 (en) 2015-12-10
US20120211805A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
DE102012202643B4 (de) Hohlraumstrukturen für mems-bauelemente
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE10360874B4 (de) Feldeffekttransistor mit Heteroschichtstruktur sowie zugehöriges Herstellungsverfahren
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112008000094B4 (de) CMOS-Vorrichtung mit Dual-Epi-Kanälen und selbstausgerichteten Kontakten und Herstellungsverfahren
DE112014003481T5 (de) GaN-Transistoren mit Polysiliziumschichten zur Bildung von zusätzlichen Komponenten
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE112009000651T5 (de) Durchdringendes Implantieren zum Bilden einer Halbleitereinheit
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102010016000A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102014210406A1 (de) Vorrichtung, die einen Transistor mit einem verspannten Kanalgebiet umfasst, und Verfahren zu ihrer Herstellung
DE102013227069A1 (de) Metalloxidhalbleitereinrichtungen und herstellungsverfahren
DE102020008064A1 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE102011002580A1 (de) Hall-Sensor und Verfahren zu dessen Herstellung
DE102016202110A1 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE112005001587T5 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE102015206113A1 (de) Verfahren zum bilden einer elektronischen vorrichtung, die ein abschlussgebiet mit einem isolatiionsgebiet aufweist
DE60120897T2 (de) Herstellung eines CMOS-Kondensators
DE112013005837T5 (de) Halbleitervorrichtung mit einem vertikalen Mosfet mit Super-Junction-Struktur und Verfahren zur Herstellung davon
DE102012113217A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102012025750

Country of ref document: DE

R130 Divisional application to

Ref document number: 102012025750

Country of ref document: DE

Effective date: 20150513

R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee