CN110707115B - 半导体结构及其形成方法和人工智能芯片及其形成方法 - Google Patents

半导体结构及其形成方法和人工智能芯片及其形成方法 Download PDF

Info

Publication number
CN110707115B
CN110707115B CN201910973559.5A CN201910973559A CN110707115B CN 110707115 B CN110707115 B CN 110707115B CN 201910973559 A CN201910973559 A CN 201910973559A CN 110707115 B CN110707115 B CN 110707115B
Authority
CN
China
Prior art keywords
substrate
area
sensing
semiconductor structure
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910973559.5A
Other languages
English (en)
Other versions
CN110707115A (zh
Inventor
余兴
蒋维楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Delta Region Institute of Tsinghua University Zhejiang
ICLeague Technology Co Ltd
Original Assignee
Yangtze Delta Region Institute of Tsinghua University Zhejiang
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Delta Region Institute of Tsinghua University Zhejiang, ICLeague Technology Co Ltd filed Critical Yangtze Delta Region Institute of Tsinghua University Zhejiang
Priority to CN201910973559.5A priority Critical patent/CN110707115B/zh
Publication of CN110707115A publication Critical patent/CN110707115A/zh
Application granted granted Critical
Publication of CN110707115B publication Critical patent/CN110707115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Micromachines (AREA)

Abstract

一种半导体结构及其形成方法和人工智能芯片及其形成方法，所述半导体结构包括：第一基底，所述第一基底具有非感应面，所述第一基底包括图像传感区和微机电系统区，所述图像传感区内具有图像传感器，所述微机电系统区内具有微机电系统器件；与所述第一基底键合的第二基底，所述非感应面朝向所述第二基底，所述第二基底包括存储区，所述存储区在所述第一基底表面具有第一投影，所述图像传感区在所述第一基底表面的投影在所述第一投影的范围内，且所述微机电系统区在所述第一基底表面的投影在所述第一投影的范围内。所述半导体结构能够增加单个芯片功能、减少芯片的占用面积、提高芯片的集成度并且降低芯片的成本。

Description

半导体结构及其形成方法和人工智能芯片及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法和人工智能芯片及其形成方法。
背景技术
如今，人工智能的运用出现在越来越多的领域中，例如自动驾驶、图像识别、医疗诊断、游戏、财务数据分析和搜索引擎等。
然而，现有的芯片功能较少，无法满足人工智能对单个仿真芯片具有更多的功能需求，为了实现多种功能，通常需要多个具有不同功能的芯片，各个芯片会分别占用面积，因此导致了总体被占用的面积变大，降低了集成度，同时，各芯片需要被单独封装，因此导致提高了成本。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法和人工智能芯片及其形成方法，增加单个芯片功能、减少芯片的占用面积、提高芯片的集成度并且降低芯片的成本。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：第一基底，所述第一基底具有非感应面，所述第一基底包括图像传感区和微机电系统区，所述图像传感区内具有图像传感器，所述微机电系统区内具有微机电系统器件；与所述第一基底键合的第二基底，所述非感应面朝向所述第二基底，所述第二基底包括存储区，所述存储区在所述第一基底表面具有第一投影，所述图像传感区在所述第一基底表面的投影在所述第一投影的范围内，且所述微机电系统区在所述第一基底表面的投影在所述第一投影的范围内，所述存储区内具有存储电路，所述图像传感器的电路与所述存储电路耦合，且所述微机电系统器件的电路与所述存储电路耦合。
可选的，所述微机电系统器件包括：微机电加速度计、微机电麦克风、微马达、微泵、微振子、微机电压力传感器、微机电陀螺仪、微机电湿度传感器或微机电气体传感器中的至少一种。
可选的，所述第一基底还具有与所述非感应面相对的感应面。
可选的，所述微机电系统区内具有空腔以及位于所述空腔上的感应膜，所述感应面暴露出所述感应膜。
可选的，所述微机电系统器件为微机电麦克风和微机电压力传感器中的一种或两种。
可选的，所述微机电系统区内具有第一逻辑电路，所述第一逻辑电路对所述微机电系区的感应面接收的压力信号或声音信号中的一种进行逻辑处理。
可选的，所述第一逻辑电路与所述存储电路电互连。
可选的，所述图像传感区包括逻辑区和像素区，所述逻辑区内具有第二逻辑电路，所述第二逻辑电路对所述像素区的光电信号进行逻辑处理。
可选的，所述第二逻辑电路与所述存储电路电互连。
可选的，所述像素区包括若相互干分立的光电区，以及位于所述若干光电区间的隔离区；所述半导体结构还包括：位于所述隔离区的感应面上的格栅层；位于所述光电区的感应面上的滤色层；位于所述滤色层表面的若干微透镜。
相应的，本发明的技术方案还提供一种上述任一半导体结构的形成方法，包括：提供第一基底，所述第一基底具有非感应面，所述第一基底包括图像传感区和微机电系统区，所述图像传感区内具有图像传感器，所述微机电系统区内具有微机电系统器件；提供第二基底，所述第二基底包括存储区，所述存储区在所述第一基底表面具有第一投影，所述存储区内具有存储电路；将所述第一基底和所述第二基底键合，所述非感应面朝向所述第二基底，所述图像传感区在所述第一基底表面的投影在所述第一投影的范围内，且所述微机电系统区在所述第一基底表面的投影在所述第一投影的范围内，所述图像传感器的电路与所述存储电路耦合，且所述微机电系统器件的电路与所述存储电路耦合。
可选的，还包括：在将所述第一基底和所述第二基底键合前，在所述第一基底内形成第一掺杂区。
可选的，所述第一基底还包括与所述非感应面相对的感应面。
可选的，所述半导体结构的形成方法还包括：在将所述第一基底和所述第二基底键合前，在所述微机电系统区内形成空腔，所述感应面暴露出至少所述空腔。
可选的，还包括：在将所述第一基底和所述第二基底键合前，在所述空腔上形成感应膜，所述感应面暴露出所述感应膜。
可选的，还包括：在将所述第一基底和所述第二基底键合后，在所述空腔上形成感应膜，所述感应面暴露出所述感应膜。
可选的，还包括：在将所述第一基底和所述第二基底键合后，在所述微机电系统区内形成空腔和位于所述空腔上的感应膜，所述感应面暴露出所述感应膜。
可选的，所述图像传感区包括像素区，所述像素区包括若相互干分立的光电区，以及位于所述若干光电区间的隔离区；所述半导体结构的形成方法还包括：在将所述第一基底和所述第二基底键合后，在所述隔离区的感应面上形成栅格层；在形成所述栅格层后，在所述光电区的感应面上形成滤色层；在所述滤色层上形成若干微透镜。
可选的，还包括：在将所述第一基底和所述第二基底键合后，对所述第一基底进行减薄工艺。
可选的，减薄后的所述第一基底的厚度范围是1微米至9微米。
可选的，将所述第一基底和所述第二基底键合的方法包括：对所述第一基底和所述第二基底进行退火工艺，所述退火工艺的温度范围是250℃至450℃。
相应的，本发明的技术方案还提供一种人工智能芯片的形成方法，包括：提供上述任一所述的半导体结构；切割所述半导体结构形成单独芯片，所述单独芯片至少包括所述图像传感区、所述微机电系统区和所述存储区。
相应的，本发明的技术方案还提供一种采用上述形成方法所形成的人工智能芯片。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案的半导体结构中，一方面，由于所述第一基底内具有图像传感器和微机电系统器件，与所述第一基底键合的所述第二基底内具有存储电路，并且所述图像传感器的电路、所述微机电系统器件的电路分别与所述存储电路耦合，因此，后续以所述半导体结构形成的芯片能够同时获取多种不同的信号，并对这些信号处理、存取，从而使单一芯片具有了多种功能、提高芯片的集成度，并且减少芯片的封装成本；另一方面，存储电路占用面积较大，即存储区的占用面积较大，因此所述图像传感区和所述微机电系统区在所述第一基底表面的投影均在所述第一投影范围内，不仅能够提高所述存储区对应的第一基底的部分的利用率，同时还能够提高所述存储区占用的面积的利用率，从而减少所述芯片的占用面积，提高芯片的集成度并且降低芯片的成本。
相应的，本发明技术方案中的半导体结构的形成方法中，由于形成了上述半导体结构，因此能够增加后续形成的芯片的功能，并提高所述芯片的集成度。
进一步，形成所述第一掺杂区的工艺包括退火步骤，所述退火步骤的最大温度通常高于700℃，由于在将所述在将所述第一基底和所述第二基底键合前，形成所述第一掺杂区，因此能够减少由于高温引起的、所述键合处的金属互连结构的变形，以及减少所述金属互连结构的金属离子渗透到第一基底中其他电学器件的几率，从而提高所述半导体结构的性能。
进一步，形成所述第一掺杂区的工艺包括退火步骤，所述退火步骤的最大温度通常高于700℃，由于在将所述第一基底和所述第二基底键合后形成栅格层、滤色层和微透镜，所述栅格层、滤色层和微透镜形成于所述第一掺杂区之后，因此减少了所述退火工艺的高温对所述栅格层、滤色层和微透镜的影响。
附图说明
图1至图4是本发明实施例的半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有芯片功能较少、占用面积大、集成度低并且成本高。
为解决上述存在的技术问题，本发明的技术方案提供一种半导体结构，包括：第一基底，所述第一基底具有非感应面，所述第一基底包括图像传感区和微机电系统区，所述图像传感区内具有图像传感器，所述微机电系统区内具有微机电系统器件；与所述第一基底键合的第二基底，所述非感应面朝向所述第二基底，所述第二基底包括存储区，所述存储区在所述第一基底表面具有第一投影，所述图像传感区在所述第一基底表面的投影在所述第一投影的范围内，且所述微机电系统区在所述第一基底表面的投影在所述第一投影的范围内，所述存储区内具有存储电路，所述图像传感器的电路与所述存储电路耦合，且所述微机电系统器件的电路与所述存储电路耦合。从而增加单个芯片功能、减少芯片的占用面积、提高芯片的集成度并且降低芯片的成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图4是本发明实施例的半导体结构形成过程的剖面结构示意图。
请参考图1，形成第一基底，所述第一基底包括微机电系统区I和图像传感区II，所述微机电系统区I内具有微机电系统器件，所述图像传感区II内具有图像传感器，所述图像传感区II包括逻辑区A和像素区B，所述像素区B中包括若干相互分立的光电区114。
在本实施例中，形成所述第一基底的方法包括：提供第一衬底100，所述第一衬底具有感应面101，以及与所述感应面101相对的第一面103；在所述第一面103上形成第一器件层110，所述第一器件层110具有与所述感应面101相对的非感应面102。
所述第一衬底100的材料为半导体材料。
在本实施例中，所述第一衬底100的材料为硅。
在其他实施例中，所述第一衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一器件层110可以包括器件结构，例如传输栅结构，所述第一器件层110还可以包括与所述器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述微机电系统器件为微机电麦克风和微机电压力传感器中的一种或两种。
在其他实施例中，所述微机电系统器件包括：微机电加速度计、微马达、微泵、微振子、微机电陀螺仪、微机电湿度传感器或微机电气体传感器中的至少一种。
在本实施例中，形成所述微机电系统器件的方法包括：在所述微机电系统区I的第一器件层110内形成空腔124；在所述第一衬底100内形成位于所述空腔124上的感应膜125，且所述感应面101暴露出所述感应膜125。
所述空腔124和感应膜125用于接收振动信号、压力信号或声音信号中的一种。
在另一实施例中，在后续所述第一基底与第二基底键合后，在空腔上形成感应膜，且第一基底的感应面暴露出所述感应膜。
在又一实施例中，在后续所述第一基底与第二基底键合后，在微机电系统区的第一器件层内形成空腔，以及在第一衬底内形成位于所述空腔上的感应膜，并且第一基底的感应面暴露出所述感应膜。
在另一实施例中，在所述微机电系统区的第一衬底内形成空腔及位于所述空腔上的感应膜，且第一基底的感应面暴露出所述感应膜。
在又一实施例中，在所述微机电系统区的第一器件层内形成位于空腔上的感应膜，且第一基底的感应面暴露出所述感应膜。
在本实施例中，形成所述微机电系统器件的方法还包括：在所述微机电系统区I的第一器件层110内形成所述第一逻辑电路121。
所述第一逻辑电路121对所述振动信号、压力信号或声音信号进行逻辑处理。
在本实施例中，形成所述第一基底的方法还包括：在所述微机电系统器件区I的第一器件层110内形成第一互连层122，所述第一互连层122与所述第一逻辑电路121电互连，并且所述非感应面102暴露出所述第一互连层122表面。
在本实施例中，形成所述图像传感器的方法包括：在所述像素区B内形成光电二极管。
在本实施例中，形成所述光电二极管的方法包括：在所述图像传感区II的第一衬底100内形成第一阱区(图中未示出)，所述第一阱区内掺杂有第一离子；在所述光电区114内掺杂第二离子，且所述第二离子的导电类型和所述第一离子的导电类型相反，使得所述光电区114和所述第一阱区的导电类型相反，因此，构成所述光电二极管，从而能够将入射于所述像素区B的光线中的光子转化为电子，形成光电信号。
在本实施例中，所述第一离子为P型离子，所述第二离子为N型离子。
在其他实施例中，所述第一离子为N型离子，所述第二离子为P型离子。所述P型离子包括硼离子或者BF2+离子，所述N型离子包括磷离子或者砷离子。
在本实施例中，形成所述图像传感器的方法还包括：在所述逻辑区A的第一器件层110内形成第二逻辑电路111，所述第二逻辑电路111用于对所述像素区B的光电信号进行逻辑处理。
在本实施例中，所述像素区B还包括位于所述若干光电区114间的隔离区(图中未示意)，形成所述图像传感器的方法还包括：在所述隔离区的第一衬底100内形成第一隔离结构115，所述感应面101暴露出所述第一隔离结构115表面，所述第一隔离结构115用于减少相邻光电区114之间的电流串扰及光线串扰。
在另一实施例中，形成图像传感器的方法还包括：在所述隔离区的第一衬底内还形成第二隔离结构，所述第一面暴露出所述第二隔离结构表面，所述第一隔离结构在所述第一衬底表面的投影与所述第二隔离结构在所述第一衬底表面的投影至少部分重合，所述第二隔离结构用于进一步减少相邻光电区之间的电流串扰和光线串扰。
在本实施例中，形成所述第一基底的方法还包括：在图像传感区II的所述第一器件层110内形成第二互连层112，所述第二互连层112与所述第二逻辑电路111电互连，并且所述非感应面102暴露出所述第二互连层112表面。
请参考图2，提供第二基底200，所述第二基底200包括存储区III；在所述存储区III内形成存储电路。
在本实施例中，所述第二基底200的材料为硅。
在其他实施例中，所述第二基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第二基底200内具有器件层(图中未标示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，形成所述存储电路的方法包括：在所述存储区III内形成第一存储电路210和第二存储电路230，所述第一存储电路210用于存取所述微机电系统区的数据，所述第二存储电路230用于存取所述图像传感区的数据。
在另一实施例中，形成所述存储电路的方法包括：在所述存储区III内形成一个单独的存储电路，以同时用于存取所述微机电系统区和所述图像传感区的数据。
在本实施例中，形成所述半导体结构的方法还包括：在所述存储区III内形成第三互连层220，所述第二基底200的表面暴露出所述第三互连层220，所述第三互连层220与所述第一存储电路210电互连。
在本实施例中，形成所述半导体结构的方法还包括：在所述存储区III内形成第四互连层240，所述第二基底200的表面暴露出所述第四互连层240，所述第四互连层240与所述第二存储电路220电互连。
请参考图3，将所述第一基底和所述第二基底200键合，所述第一基底的非感应面102朝向所述第二基底200。
所述存储区III在所述第一基底表面具有第一投影，所述微机电系统区I在所述第一基底表面的投影在所述第一投影的范围内，且所述图像传感区II在所述第一基底表面的投影在所述第一投影的范围内，所述图像传感器的电路与所述存储电路耦合，且所述微机电系统器件的电路与所述存储电路耦合。
在本实施例中，一方面，由于所述第一基底内具有图像传感器和微机电系统器件，与所述第一基底键合的所述第二基底200内具有存储电路，并且所述图像传感器的电路、所述微机电系统器件的电路分别与所述存储电路耦合，因此，后续以所述半导体结构形成的芯片能够同时获取多种不同的信号，并对这些信号处理、存取，从而使单一芯片具有了多种功能、提高芯片的集成度，并且减少芯片的封装成本；另一方面，存储电路占用面积较大，即存储区的占用面积较大，因此所述图像传感区II和所述微机电系统区I在所述第一基底表面的投影均在所述第一投影范围内，不仅能够提高所述存储区III对应的第一基底的部分的利用率，同时还能够提高所述存储区III占用的面积的利用率，从而减少芯片的占用面积，提高芯片的集成度并且降低芯片的成本。
在本实施例中，将所述第一基底与所述第二基底200键合的方法包括：将所述第一互连层122与所述第三互连层220对准贴合，且将所述第二互连层112与所述第四互连层240对准贴合；对所述第一基底和所述第二基底200进行退火工艺。从而，所述第一逻辑电路121能够与所述第一存储电路210电互连，以实现所述微机电器件的电路与所述存储电路耦合，所述第二逻辑电路111能够与所述第二存储电路230电互连，以实现所述图像传感器的电路与所述存储电路耦合。
在本实施例中，所述退火工艺的温度范围是250℃至450℃。
在本实施例中，所述半导体结构的形成方法还包括：在将所述第一基底和所述第二基底200键合前，在所述第一基底内形成第一掺杂区(图中未示出)。
在本实施例中，形成所述第一掺杂区的工艺包括退火步骤，所述退火步骤的最大温度通常高于700℃，由于在将所述在将所述第一基底和所述第二基底键合前，形成所述第一掺杂区，因此能够减少由于高温引起的、所述键合处的金属互连结构的变形，以及减少所述金属互连结构的金属离子渗透到第一基底中其他电学器件的几率，从而提高所述半导体结构的性能。
在本实施例中，所述半导体结构的形成方法还包括：在将所述第一基底和所述第二基底200键合后，对所述第一基底进行减薄工艺。
在另一实施例中，不对所述第一基底进行减薄工艺。
所述减薄工艺包括：机械研磨、化学机械抛光、湿法腐蚀、干法蚀刻中的一种或多种。
在本实施例中，减薄后的所述第一基底的厚度范围是1微米至9微米。
所述第一基底的厚度太厚，导致后续以所述半导体结构形成的芯片的厚度增加，不利于提高所述芯片的集成度，所述第一基底的厚度太薄，从而所述第一基底较软，导致后续难以在所述第一基底的感应面101上形成栅格层、滤色层、微透镜和表面微机械结构，因此，减薄后的所述第一基底的厚度范围为1微米至9微米，即能够利于提高芯片的集成度，同时还有利于在形成芯片的过程中，在减薄所述第一基底的厚度后，在所述感应面101上形成栅格层、滤色层、微透镜和表面微机械结构。
请参考图4，在将所述第一基底和所述第二基底200键合后，在所述隔离区的感应面101上形成栅格层300；在形成所述栅格层300后，在所述光电区114的感应面101上形成滤色层310；在所述滤色层310上形成若干微透镜320。
形成所述第一掺杂区的工艺包括退火步骤，所述退火步骤的最大温度通常高于700℃，由于在将所述第一基底和所述第二基底键合后形成栅格层300、滤色层310和微透镜320，即，所述栅格层300、滤色层310和微透镜320形成于所述第一掺杂区之后，因此减少了所述退火工艺的高温对所述栅格层300、滤色层310和微透镜320的影响。
在本实施例中，在对所述第一基底进行减薄工艺后，在所述隔离区的感应面101上形成栅格层300。
在其他实施例中，在将第一基底和第二基底键合后，在微机电系统区的感应面上形成表面微机械结构。
形成所述第一掺杂区的工艺包括退火步骤，所述退火步骤的最大温度通常高于700℃，由于在将所述第一基底和所述第二基底键合后，在微机电系统区的感应面上形成表面微机械结构，因此减少了所述退火工艺的高温对所述表面微机械结构的影响。
相应的，本发明实施例还提供一种半导体结构，请参考图4，包括：第一基底，所述第一基底具有相对的感应面101和非感应面102，所述第一基底包括图像传感区II和微机电系统区I，所述图像传感区II内具有图像传感器，所述微机电系统区I内具有微机电系统器件；与所述第一基底键合的第二基底200，所述非感应面102朝向所述第二基底200，所述第二基底200包括存储区III，所述存储区III在所述第一基底表面具有第一投影，所述图像传感区II在所述第一基底表面的投影在所述第一投影的范围内，且所述微机电系统区I在所述第一基底表面的投影在所述第一投影的范围内，所述存储区III内具有存储电路，所述图像传感器的电路与所述存储电路耦合，且所述微机电系统器件的电路与所述存储电路耦合。在本实施例中，所述第一基底包括：第一衬底100，所述第一衬底100具有与所述感应面101相对的第一面103；位于所述第一面103上的第一器件层110，所述非感应面102位于所述第一器件层的表面。
在本实施例中，所述第一衬底100的材料为硅。
在其他实施例中，所述第一衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一器件层110可以包括器件结构，例如传输栅结构，所述第一器件层110还可以包括与所述器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述微机电系统器件为微机电麦克风和微机电压力传感器中的一种或两种。
在其他实施例中，所述微机电系统器件包括：微机电加速度计、微马达、微泵、微振子、微机电陀螺仪、微机电湿度传感器或微机电气体传感器中的至少一种。
在本实施例中，所述微机电系统器件包括：位于所述微机电系统区I的第一器件层110内的空腔124；位于所述空腔124上的感应膜125，所述感应膜125位于所述微机电系统区I的第一衬底100内，所述感应面101暴露出所述感应膜125。
所述空腔124和感应膜125用于接收振动信号、压力信号或声音信号中的一种。
在另一实施例中，空腔及位于所述空腔上的感应膜，均位于所述微机电系统区的第一衬底内，且第一基底的感应面暴露出所述感应膜。
在又一实施例中，空腔及位于所述空腔上的感应膜，均位于所述微机电系统区的第一器件层内，且第一基底的感应面暴露出所述感应膜。
在本实施例中，所述微机电系统器件还包括位于所述微机电系统区I的第一器件层110内的第一逻辑电路121，所述第一逻辑电路121对所述振动信号、压力信号或声音信号进行逻辑处理。
在其他实施例中，所述微机电系统器件还包括位于所述微机电系统区I的感应面101上的表面微机械结构。
在本实施例中，所述第一基底内还具有位于所述第一器件层110内的第一互连层122，所述第一互连层122与所述第一逻辑电路121电互连，并且所述非感应面102暴露出所述第一互连层122表面。
在本实施例中，所述图像传感区II包括逻辑区A和像素区B，所述像素区B中包括若干相互分立的光电区114。所述图像传感器包括光电二极管，以及位于所述逻辑区A的第一器件层110内的第二逻辑电路111。所述光电二极管用于将入射于所述像素区B的光线中的光子转化为电子，形成光电信号。所述第二逻辑电路111用于对所述光电信号进行逻辑处理。
在本实施例中，所述图像传感区II的第一衬底100内具有第一阱区(图中未示出)，所述第一阱区内掺杂有第一离子。所述光电区114内掺杂有第二离子，且所述第二离子的导电类型和所述第一离子的导电类型相反，使得所述光电区114和所述第一阱区的导电类型相反，因此，构成所述光电二极管。
在本实施例中，所述像素区B还包括位于所述若干光电区114间的隔离区(图中未示意)，在所述隔离区的第一衬底100内具有第一隔离结构115，所述感应面101暴露出所述第一隔离结构115表面，所述第一隔离结构115用于减少相邻光电区114之间的电流串扰及光线串扰。
在另一实施例中，在所述隔离区的第一衬底内还具有第二隔离结构，所述第一面暴露出所述第二隔离结构表面，所述第一隔离结构在所述第一衬底表面的投影与所述第二隔离结构在所述第一衬底表面的投影至少部分重合，所述第二隔离结构用于进一步减少相邻光电区之间的电流串扰和光线串扰。
在本实施例中，所述第一器件层110内还具有第二互连层112，所述第二互连层112与所述第二逻辑电路111电互连，并且所述非感应面102暴露出所述第二互连层112表面。
在本实施例中，所述图像传感器还包括：位于所述隔离区的感应面101上的栅格层300，位于所述光电区114的感应面101上的滤色层310，以及位于所述滤色层310上的若干微透镜320。
在本实施例中，所述第二基底200的材料为硅。
在其他实施例中，所述第二基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第二基底200内具有器件层(图中未标示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述存储电路包括第一存储电路210和第二存储电路230，所述第一存储电路210用于存取所述微机电系统区的数据，所述第二存储电路230用于存取所述图像传感区的数据。
在另一实施例中，所述存储电路为一个单独的存储电路，同时用于存取所述微机电系统区和所述图像传感区的数据。
在本实施例中，所述存储区III内还具有第三互连层220，所述第三互连层220与所述第一存储电路210电互连，所述第二基底200的表面暴露出所述第三互连层220，从而，所述第三互连层220能够与键合的所述第一互连层122电互连，以实现所述微机电系统器件的电路与所述存储电路耦合。
在本实施例中，所述存储区III内还具有第四互连层240，所述第四互连层240与所述第二存储电路220电互连，所述第二基底200的表面暴露出所述第四互连层240，从而，所述第四互连层240能够与键合的所述第二互连层112电互连，以实现所述图像传感器的电路与所述存储电路耦合。
相应的，本发明实施例还提供一种人工智能芯片的形成方法，包括：
提供如图4所示的半导体结构；
切割所述半导体结构形成单独芯片，所述单独芯片至少包括所述图像传感区II、所述微机电系统区I和所述存储区III。
相应的，本发明实施例还提供一种采用上述形成方法所形成的人工智能芯片。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构，其特征在于，包括：
第一基底，所述第一基底具有非感应面，所述第一基底还具有与所述非感应面相对的感应面，所述第一基底包括图像传感区和微机电系统区，所述图像传感区内具有图像传感器，所述微机电系统区内具有微机电系统器件，所述图像传感区包括逻辑区和像素区，所述逻辑区内具有第二逻辑电路，所述第二逻辑电路对所述像素区的光电信号进行逻辑处理，所述微机电系统区内具有空腔以及位于所述空腔上的感应膜，所述感应面暴露出所述感应膜；
与所述第一基底键合的第二基底，所述非感应面朝向所述第二基底，所述第二基底包括存储区，所述存储区在所述第一基底表面具有第一投影，所述图像传感区在所述第一基底表面的投影在所述第一投影的范围内，且所述微机电系统区在所述第一基底表面的投影在所述第一投影的范围内，所述存储区内具有存储电路，所述图像传感器的电路与所述存储电路耦合，所述微机电系统器件的电路与所述存储电路耦合，所述存储电路为一个单独的存储电路，同时用于存取所述微机电系统区和所述图像传感区的数据。
2.如权利要求1所述的半导体结构，其特征在于，所述微机电系统器件为微机电麦克风和微机电压力传感器中的一种或两种。
3.如权利要求2所述的半导体结构，其特征在于，所述微机电系统区内具有第一逻辑电路，所述第一逻辑电路对所述微机电系统区的感应面接收的压力信号或声音信号中的一种进行逻辑处理。
4.如权利要求3所述的半导体结构，其特征在于，所述第一逻辑电路与所述存储电路电互连。
5.如权利要求1所述的半导体结构，其特征在于，所述第二逻辑电路与所述存储电路电互连。
6.如权利要求1所述的半导体结构，其特征在于，所述像素区包括若干相互分立的光电区，以及位于所述若干光电区间的隔离区；所述半导体结构还包括：位于所述隔离区的感应面上的格栅层；位于所述光电区的感应面上的滤色层；位于所述滤色层表面的若干微透镜。
7.一种如权利要求1至6中任一所述的半导体结构的形成方法，其特征在于，包括：
提供第一基底，所述第一基底具有非感应面，所述第一基底还包括与所述非感应面相对的感应面，所述第一基底包括图像传感区和微机电系统区，所述图像传感区内具有图像传感器，所述微机电系统区内具有微机电系统器件；
提供第二基底，所述第二基底包括存储区，所述存储区在所述第一基底表面具有第一投影，所述存储区内具有存储电路；
将所述第一基底和所述第二基底键合，所述非感应面朝向所述第二基底，所述图像传感区在所述第一基底表面的投影在所述第一投影的范围内，且所述微机电系统区在所述第一基底表面的投影在所述第一投影的范围内，所述图像传感器的电路与所述存储电路耦合，所述微机电系统器件的电路与所述存储电路耦合，所述存储电路为一个单独的存储电路，同时用于存取所述微机电系统区和所述图像传感区的数据；
将所述第一基底和所述第二基底键合的工艺包括：对所述第一基底和所述第二基底进行退火工艺，并且，在将所述第一基底和所述第二基底键合后，在所述微机电系统区内形成空腔和位于所述空腔上的感应膜，所述感应面暴露出所述感应膜。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，还包括：在将所述第一基底和所述第二基底键合前，在所述第一基底内形成第一掺杂区。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述图像传感区包括像素区，所述像素区包括若干相互分立的光电区，以及位于所述若干光电区间的隔离区；所述半导体结构的形成方法还包括：在将所述第一基底和所述第二基底键合后，在所述隔离区的感应面上形成栅格层；在形成所述栅格层后，在所述光电区的感应面上形成滤色层；在所述滤色层上形成若干微透镜。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，还包括：在将所述第一基底和所述第二基底键合后，对所述第一基底进行减薄工艺。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，减薄后的所述第一基底的厚度范围是1微米至9微米。
12.如权利要求7所述的半导体结构的形成方法，其特征在于，所述退火工艺的温度范围是250℃至450℃。
13.一种人工智能芯片的形成方法，其特征在于，包括：
提供如权利要求1至6中任一所述的半导体结构；
切割所述半导体结构形成单独芯片，所述单独芯片至少包括所述图像传感区、所述微机电系统区和所述存储区。
14.一种如权利要求13所述的形成方法所形成的人工智能芯片。
CN201910973559.5A 2019-10-14 2019-10-14 半导体结构及其形成方法和人工智能芯片及其形成方法 Active CN110707115B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910973559.5A CN110707115B (zh) 2019-10-14 2019-10-14 半导体结构及其形成方法和人工智能芯片及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910973559.5A CN110707115B (zh) 2019-10-14 2019-10-14 半导体结构及其形成方法和人工智能芯片及其形成方法

Publications (2)

Publication Number Publication Date
CN110707115A CN110707115A (zh) 2020-01-17
CN110707115B true CN110707115B (zh) 2022-06-17

Family

ID=69198380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910973559.5A Active CN110707115B (zh) 2019-10-14 2019-10-14 半导体结构及其形成方法和人工智能芯片及其形成方法

Country Status (1)

Country Link
CN (1) CN110707115B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102249178A (zh) * 2010-05-20 2011-11-23 索尼公司 固体摄像装置、其制造方法以及电子设备
CN106992162A (zh) * 2016-01-19 2017-07-28 三星电子株式会社 具有tsv结构的多重堆叠器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7833818B2 (en) * 2008-12-14 2010-11-16 United Microelectronics Corp. Integrated structure of MEMS device and CMOS image sensor device and fabricating method thereof
US20120211805A1 (en) * 2011-02-22 2012-08-23 Bernhard Winkler Cavity structures for mems devices
KR102605618B1 (ko) * 2016-11-14 2023-11-23 삼성전자주식회사 이미지 센서 패키지
WO2019118840A1 (en) * 2017-12-15 2019-06-20 Atomera Incorporated Cmos image sensor including stacked semiconductor chips and readout circuitry including a superlattice and related methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102249178A (zh) * 2010-05-20 2011-11-23 索尼公司 固体摄像装置、其制造方法以及电子设备
CN106992162A (zh) * 2016-01-19 2017-07-28 三星电子株式会社 具有tsv结构的多重堆叠器件

Also Published As

Publication number Publication date
CN110707115A (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
US8945967B2 (en) Photosensitive imaging device and method for forming semiconductor device
KR100882991B1 (ko) 후면 수광 이미지센서의 제조방법
US5721162A (en) All-silicon monolithic motion sensor with integrated conditioning circuit
US10153315B2 (en) Photosensitive imaging apparatus and method of forming same
KR20040041585A (ko) 마이크로-전기기계 부품들의 제조 방법
KR20160022456A (ko) Cmos 이미지 센서
JP5974425B2 (ja) 固体撮像装置及びその製造方法並びに電子機器
CN106783903B (zh) 防止划片造成短路的cmos图像传感器结构及制作方法
CN107195648A (zh) 一种低噪声高灵敏度全局像素单元结构及其形成方法
CN111129053B (zh) 一种cmos图像传感器像素单元结构和形成方法
CN109524426B (zh) 一种防止划片短路的cmos图像传感器结构和形成方法
CN105842706A (zh) 激光三维成像装置及其制造方法
CN110707115B (zh) 半导体结构及其形成方法和人工智能芯片及其形成方法
KR100500064B1 (ko) 고체 촬상 소자 및 그 제조 방법
US6960483B2 (en) Method for making a color image sensor with recessed contact apertures prior to thinning
EP2245665B1 (en) Backside illuminated imaging sensor having a carrier substrate and a redistribution layer
JP2019201171A (ja) 撮像装置及びその製造方法
CN110299375B (zh) 半导体结构及其形成方法
US20040188792A1 (en) Colour image sensor on transparent substrate and method for making same
JP4637139B2 (ja) 撮像素子及び撮像素子の製造方法
CN110634897B (zh) 一种背照式近红外像素单元及其制备方法
CN113270505B (zh) 一种光电探测器结构及其制备方法
CN103117290B (zh) 背照式cmos影像传感器及其制造方法
CN111129052A (zh) 一种cmos图像传感器结构及制造方法
EP3299787B1 (en) Cmos and pressure sensor integrated on a chip and fabrication method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant