DE102012104977A1 - Verfahren und Einrichtung für die Montage von Halbleiterchips - Google Patents

Verfahren und Einrichtung für die Montage von Halbleiterchips Download PDF

Info

Publication number
DE102012104977A1
DE102012104977A1 DE102012104977A DE102012104977A DE102012104977A1 DE 102012104977 A1 DE102012104977 A1 DE 102012104977A1 DE 102012104977 A DE102012104977 A DE 102012104977A DE 102012104977 A DE102012104977 A DE 102012104977A DE 102012104977 A1 DE102012104977 A1 DE 102012104977A1
Authority
DE
Germany
Prior art keywords
substrate
station
die
bonding
dispensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012104977A
Other languages
English (en)
Inventor
Marco Graf
Dominik Hartmann
Juergen Stuerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Besi Switzerland AG
Original Assignee
Esec AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Esec AG filed Critical Esec AG
Publication of DE102012104977A1 publication Critical patent/DE102012104977A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0469—Surface mounting by applying a glue or viscous material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

Eine Halbleiter-Montageeinrichtung, mit einer Dispensstation (1) zum Auftragen von Klebstoffportionen auf die Substratplätze eines Substrats, mit einer Bondstation (3) zum Platzieren von Halbleiterchips auf den mit Klebstoff versehenen Substratplätzen und mit einer Transportvorrichtung (4) für den Transport der Substrate entlang eines Transportwegs enthält eine zwischen der Dispensstation (1) und der Bondstation (3) angeordnete Pufferstation (2), die es ermöglicht, entweder ein Substrat, das von der Dispensstation (1) zur Bondstation (3) zu transportieren ist, temporär aus dem Transportweg herauszunehmen, so dass ein anderes Substrat von der Transportvorrichtung (4) von der Bondstation (3) zur Dispensstation (1) transportiert werden kann, oder ein Substrat, das von der Bondstation (3) zur Dispensstation (1) zu transportieren ist, temporär aus dem Transportweg herauszunehmen, so dass ein anderes Substrat von der Transportvorrichtung (4) von der Dispensstation (1) zur Bondstation (3) transportiert werden kann. Dies ermöglicht es, den Montageprozess optimal an die Eigenschaften des Klebstoffes anzupassen.

Description

  • Die Erfindung betrifft ein Verfahren und eine Einrichtung für die Montage von Halbleiterchips auf Substraten. Solche Montageautomaten sind in der Fachwelt als Die Bonder bekannt. Sie umfassen eine Dispensstation zum Auftragen von Klebstoff auf die Substratplätze der Substrate und eine Bondstation zum Platzieren der Halbleiterchips auf den mit Klebstoff versehenen Substratplätzen.
  • Ein Substrat enthält eine vorbestimmte Anzahl von Substratplätzen, auf denen je ein Halbleiterchip montiert wird. Die Verarbeitung erfolgt typischerweise in der Art, dass in einem ersten Schritt an der Dispensstation eine Portion Klebstoff auf jeden Substratplatz des Substrats aufgebracht wird. Anschliessend wird das Substrat zur Bondstation transportiert, und es werden die Halbleiterchips aufgebracht. Es gibt nun Anwendungen, bei denen auf jedes Substrat mehrere tausend sehr kleine Halbleiterchips montiert werden. Die Anzahl der Substratplätze kann so gross sein, dass der Montageautomat selbst bei sehr hoher Durchsatzrate (UPH = units per hour) eine Zeitdauer benötigt, um alle Substratplätze eines Substrats mit Klebstoff zu versehen, die länger ist als die so genannte Topfzeit (engl. „dwell time“ oder „dry out time“) des Klebstoffs. Die Topfzeit gibt für einen bestimmten Klebstoff an, wie lange die Zeit zwischen dem Auftragen des Klebstoffs und dem Platzieren des Halbleiterchips im Maximum sein darf, ohne dass Qualitätsprobleme auftreten. Das Problem ist nämlich, dass sich auf der auf einem Substratplatz aufgetragenen Klebstoffportion im Laufe der Zeit eine Haut bildet, die das Verhalten des Klebstoffs bei der Montage des Halbleiterchips in negativer Weise beeinflusst. Dieses Problem wird heutzutage umgangen, indem entweder jeweils nur ein Teil der Substratplätze eines Substrats mit Klebstoff versehen und dann mit Halbleiterchips bestückt wird, und das Substrat jeweils mehrmals durch den Die Bonder geschickt wird, bis alle Substratplätze mit Halbleiterchips bestückt sind, oder indem die Dispensstation und die Bondstation möglichst nahe beieinander angeordnet werden, so dass das Auftragen von Klebstoff auf einem Substratplatz und das Platzieren eines Halbleiterchips darauf mit einer kleineren Zeitverzögerung erfolgen können. Diese Lösungen haben verschiedene Nachteile.
  • Der Erfindung liegt die Aufgabe zugrunde, eine bessere Lösung für diese Anwendungen zu entwickeln.
  • Die genannte Aufgabe wird erfindungsgemäss gelöst durch die Merkmale der Ansprüche 1 und 3. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Jedes Substrat hat eine vorbestimmte Anzahl M Substratplätze, die matrixartig in Reihen und Kolonnen angeordnet sind, wobei die Reihen parallel zur Transportrichtung und die Kolonnen senkrecht zur Transportrichtung verlaufen. Jedes Substrat wird erfindungsgemäss unterteilt in K im wesentlichen gleich grosse Teilbereiche, d.h. jeder Teilbereich umfasst im wesentlichen N = M/K Substratplätze. Die Anzahl der Teilbereiche beträgt mindestens K = 2. Die Montage der Halbleiterchips erfolgt mit den folgenden Schritten:
    • – Transportieren des Substrats zur Dispensstation,
    • – Auftragen von Klebstoff auf die Substratplätze des ersten Teilbereichs,
    • – Transportieren des Substrats zur Bondstation,
    • – Platzieren von Halbleiterchips auf den Substratplätzen des ersten Teilbereichs,
    • – Zurücktransportieren des Substrats zur Dispensstation,
    • – Auftragen von Klebstoff auf die Substratplätze des zweiten Teilbereichs,
    • – Transportieren des Substrats zur Bondstation,
    • – Platzieren von Halbleiterchips auf den Substratplätzen des zweiten Teilbereichs,
    usw. bis alle Teilbereiche des Substrats mit Halbleiterchips bestückt sind.
  • Dabei ist es so, dass ein Substrat nach dem andern mit Klebstoffportionen versehen und mit Halbleiterchips bestückt wird, wobei sich immer ein Substrat an der Dispensstation und gleichzeitig ein anderes Substrat an der Bondstation befindet. Damit ein automatischer Ablauf möglich ist, ist zwischen der Dispensstation und der Bondstation eine Pufferstation angeordnet, die als Ausweichstelle ausgebildet ist, an der ein oder zwei von der Dispensstation zur Bondstation zu transportierende Substrate und ein in entgegengesetzter Richtung von der Bondstation zur Dispensstation zu transportierendes Substrat kreuzen können.
  • Es bezeichne τ1 die mittlere Zykluszeit, die an der Dispensstation benötigt wird, um eine Portion Klebstoff auf einem Substratplatz aufzutragen, und es bezeichne τ2 die mittlere Zykluszeit, die an der Bondstation benötigt wird, um einen Halbleiterchip auf einem Substratplatz zu platzieren. Die Zeit ∆t1, die benötigt wird, um alle Substratplätze eines Teilbereichs mit Klebstoffportionen zu versehen, beträgt deshalb ∆t1 = N·τ1. Die Zeit ∆t2, die benötigt wird, um auf allen Substratplätzen eines Teilbereichs einen Halbleiterchip zu platzieren, beträgt deshalb ∆t2 = N·τ2. Die Zeit ∆t, die verstreicht zwischen dem Auftragen von Klebstoff auf einem bestimmten Substratplatz und dem Platzieren eines Halbleiterchips auf diesem bestimmten Substratplatz, beträgt somit die grössere der beiden Zeiten ∆t1 und ∆t2, d.h. ∆t = Maximum(∆t1, ∆t2), wobei die Transportzeit von der Dispensstation zur Bondstation im Vergleich dazu vernachlässigbar ist. Die Topfzeit tD ist eine vom Hersteller des Klebstoffs vorgesehene Zeit, die angibt, wie lange die Zeit zwischen dem Auftragen des Klebstoffs und dem Platzieren des Halbleiterchips im Maximum sein darf, ohne dass Qualitätsprobleme auftreten. Die Anzahl K der Teilbereiche soll im Prinzip so klein wie möglich sein, jedoch so gewählt werden, dass in der Regel die Bedingung ∆t < tD erfüllt wird.
  • Die Festlegung der Zahl K kann beispielsweise wie folgt erfolgen:
    • a) Berechnen der Zeit ∆tS1, die die Dispensstation benötigt, um alle M Substratplätze eines Substrats mit Klebstoff zu versehen, zu ∆tS1 = M·τ1,
    • b) Berechnen der Zeit ∆tS2, die die Bondstation benötigt, um alle M Substratplätze eines Substrats mit einem Halbleiterchip zu bestücken, zu ∆tS2 = M·τ2,
    • c) Auswahl der Zeit ∆tS als die grössere der beiden Zeiten ∆tS1 und ∆tS2, d.h. ∆tS = Maximum(∆tS1, ∆tS2),
    • d) Berechnen des Verhältnisses R = ∆tS/tD,
    • e) Festlegen der Zahl K entweder durch Aufrunden des Verhältnisses R auf die nächsthöhere ganze Zahl oder durch Abrunden des Verhältnisses R auf die nächstkleinere ganze Zahl.
  • Wenn die Zahl K durch Aufrunden des Verhältnisses R auf die nächsthöhere ganze Zahl bestimmt wird, dann ist die Zeit, die zwischen dem Aufbringen von Klebstoff auf einen Substratplatz und dem Platzieren eines Halbleiterchips auf diesem Substratplatz verstreicht, mit Bestimmtheit kürzer als die Topfzeit tD. Wenn das Verhältnis R jedoch nur etwas grösser als eine ganze Zahl L ist, z.B. R = L.13 oder R = L.23 oder auch noch grösser, dann kann es durchaus vertretbar sein, die Zahl K durch Abrunden des Verhältnisses R auf die nächstkleinere ganze Zahl zu bestimmen, und zwar deshalb, weil die Qualität trotz Überschreiten der Topfzeit tD bei einer bestimmten Anwendung die gestellten Anforderungen erfüllen kann. Dieser Entscheid liegt im Ermessen des Prozessingenieurs.
  • Es kann sein, dass die K Teilbereiche nicht genau gleich gross sind, z.B. weil die Gesamtzahl der Substratplätze M nicht ganzzahlig durch die Zahl K teilbar ist, oder weil jeweils eine Kolonne fertig verarbeitet werden soll und die Anzahl der Kolonnen eines Substrats nicht ganzzahlig durch die Zahl K teilbar ist. Deshalb kann es sein, dass die K Teilbereiche nur im wesentlichen gleich gross sind.
  • Wenn die K Teilbereiche, in die das Substrat unterteilt wird, im wesentlichen gleich gross sind, dann reicht es aus, wenn die Pufferstation eingerichtet ist, dass ein von der Dispensstation zur Bondstation zu transportierendes Substrat, und ein in umgekehrter Richtung von der Bondstation zur Dispensstation zu transportierendes Substrat kreuzen können. Damit Substrate, die in verschieden grosse Teilbereiche unterteilt sind, typischerweise K-1 gleich grosse Teilbereiche und ein kleinerer Teilbereich, verarbeitet werden können, muss die Pufferstation eingerichtet sein, zwei Substrate, die von der Dispensstation zur Bondstation zu transportieren sind, und ein Substrat, das von der Bondstation zur Dispensstation zu transportieren ist, zu kreuzen.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen und anhand der Zeichnung näher erläutert.
  • 1, 2 zeigen die für das Verständnis der Erfindung nötigen Teile einer Einrichtung für die Montage von Halbleitern auf einem Substrat,
  • 3, 4 zeigen vergrösserte Ausschnitte der 1 bzw. 2, und
  • 5, 6 zeigen Ablaufschemata.
  • Die 1 und 2 zeigen die für das Verständnis der Erfindung nötigen Teile einer Einrichtung für die Montage von Halbleitern auf einem Substrat, eines so genannten Die Bonders. Die 3 zeigt einen vergrösserten Ausschnitt der 1, die 4 zeigt einen vergrösserten Ausschnitt der 2. Die Einrichtung umfasst eine Dispensstation 1, eine Pufferstation 2, eine Bondstation 3, die in der genannten Reihenfolge nacheinander angeordnet sind, und eine Transportvorrichtung 4 für den Transport der Substrate. Die Transportvorrichtung 4 umfasst bei diesem Beispiel zwei parallel verlaufende Führungsschienen 5, auf denen die Substrate aufliegen, und mindestens zwei parallel oder unter einem spitzen Winkel zu den Führungsschienen 5 bewegbare Klammern 6, wobei jede der Klammern 6 für den Transport jeweils ein Substrat zwischen zwei Klemmbacken einklemmt und zur gewünschten Station verschiebt. Die Dispensstation 1 ist eingerichtet, Klebstoff auf die Substratplätze eines Substrats aufzutragen. Die Bondstation 3 ist eingerichtet, Halbleiterchips auf die mit Klebstoff versehenen Substratsplätze aufzubringen. Die Pufferstation 2 ist eingerichtet, ein Substrat, das an der Bondstation 3 teilweise mit Halbleiterchips bestückt worden ist und von der Bondstation 3 zur Dispensstation 1 zu transportieren ist, aus dem Transportweg herauszunehmen und vorübergehend zu parkieren, damit ein nachfolgendes Substrat oder zwei nachfolgende Substrate, auf die an der Dispensstation 1 Klebstoffportionen aufgebracht wurden und die nun mit Halbleiterchips bestückt werden müssen, von der Dispensstation 1 zur Bondstation 3, d.h. am parkierten Substrat vorbei, transportiert werden können.
  • Die Pufferstation 2 enthält in der gezeigten, bevorzugten Ausführungsform vier parallel verlaufende, an einem gemeinsamen Träger 7 befestigte Führungsschienen, nämlich zwei in einer ersten Ebene angeordnete erste Führungsschienen 8 und zwei in einer zweiten, darüberliegenden Ebene angeordnete zweite Führungsschienen 9. Der Träger 7 ist mittels eines Antriebs 10 in der senkrecht zum Transportweg verlaufenden Höhe z heb- und senkbar. Die Pufferstation 2 kann bei diesem Beispiel zwei Positionen einnehmen, nämlich eine angehobene Position A (1 und 3), in der die ersten Führungsschienen 8 bündig mit den Führungsschienen 5 der Transportvorrichtung 4 sind, und eine abgesenkte Position B (2 und 4), in der die zweiten Führungsschienen 9 bündig mit den Führungsschienen 5 der Transportvorrichtung 4 sind. Die übereinander liegenden Führungsschienen 8, 9 können, wie in den 2 und 4 ersichtlich ist, aus einem Stück Material gefertigt sein. Die den Klammern 6 zugewandten Führungsschienen 8, 9 sind bevorzugt mit einem abstehenden Anschlag ausgebildet, die den Klammern 6 abgewandten Führungsschienen 8, 9 sind bevorzugt als Nuten ausgebildet.
  • Die 5 zeigt ein Ablaufschema, das anhand von drei Substraten S1 bis S3 illustriert, wie die Substrate gemäss einem ersten Ausführungsbeispiel der Erfindung prozessiert werden, bei dem die K Teilbereiche im wesentlichen gleich viele Substratplätze aufweisen, nämlich etwa M/K Substratplätze. Bei diesem Beispiel ist K = 3. Der Ort der Dispensstation 1, der Ort der Pufferstation 2 und der Ort der Bondstation 3 sind durch Pfeile markiert, t bezeichnet die Zeitachse. Die Pufferstation 2 befindet sich in der Position A. Die Montage der Halbleiterchips auf den Substraten erfolgt wie folgt:
    • A1) Das erste Substrat S1 wird zur Dispensstation 1 transportiert.
    • B1) Die Substratplätze des ersten Teilbereichs des Substrats S1 werden mit Klebstoffportionen versehen.
    • C1) Das erste Substrat S1 wird zur Bondstation 3 transportiert, das zweite Substrat S2 wird zur Dispensstation 1 transportiert.
    • D1) Die Substratplätze des ersten Teilbereichs des Substrats S2 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des ersten Teilbereichs des Substrats S1 mit Halbleiterchips bestückt.
    • E1) Austauschen der beiden Substrate S1 und S2 durch die Schritte: – Das Substrat S1 wird zur Pufferstation 2 transportiert. – Die Pufferstation 2 wird in die Position B gebracht. – Das Substrat S2 wird zur Bondstation 3 transportiert, wobei es die Pufferstation 2 passiert. – Die Pufferstation 2 wird in die Position A gebracht. – Das Substrat S1 wird zur Dispensstation 1 transportiert.
    • F1) Die Substratplätze des zweiten Teilbereichs des Substrats S1 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des ersten Teilbereichs des Substrats S2 mit Halbleiterchips bestückt.
    • G1) Austauschen der beiden Substrate S1 und S2 durch die Schritte: – Das Substrat S2 wird zur Pufferstation 2 transportiert. – Die Pufferstation 2 wird in die Position B gebracht. – Das Substrat S1 wird zur Bondstation 3 transportiert, wobei es die Pufferstation 2 passiert. – Die Pufferstation 2 wird in die Position A gebracht. – Das Substrat S2 wird zur Dispensstation 1 transportiert.
    • H1) Die Substratplätze des zweiten Teilbereichs des Substrats S2 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des zweiten Teilbereichs des Substrats S1 mit Halbleiterchips bestückt.
    • I1) Austauschen der beiden Substrate S1 und S2 wie im Schritt E1).
    • K1) Die Substratplätze des dritten Teilbereichs des Substrats S1 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des zweiten Teilbereichs des Substrats S2 mit Halbleiterchips bestückt.
    • L1) Austauschen der beiden Substrate S1 und S2 wie im Schritt G1).
    • M1) Die Substratplätze des dritten Teilbereichs des Substrats S2 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des dritten Teilbereichs des Substrats S1 mit Halbleiterchips bestückt.
    • N1) Das Substrat S1 wird zum Ausgang des Montageautomaten transportiert.
    • O1) Das Substrat S2 wird zur Bondstation transportiert.
    • P1) Das Substrat S3 wird zur Dispensstation 1 transportiert.
    • Q1) Die Substratplätze des ersten Teilbereichs des Substrats S3 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des dritten Teilbereichs des Substrats S2 mit Halbleiterchips bestückt.
  • Jetzt ist auch das zweite Substrat S2 fertig mit Halbleiterchips bestückt und wird zum Ausgang des Montageautomaten transportiert. Die Montage der Halbleiterchips wird mit dem Substrat S3 und weiteren Substraten in der gleichen Weise fortgesetzt.
  • Die Schrittfolge E1 wird durchgeführt, wenn die mittlere Zykluszeit τ1 der Dispensstation 1 kürzer ist als die mittlere Zykluszeit τ2 der Bondstation 3. Wenn τ1 > τ2 erfolgt der Austausch der Substrate S1 und S2 anstelle der Schrittfolge E1 mit der folgenden Schrittfolge E1’:
    • – Das Substrat S2 wird zur Pufferstation 2 transportiert.
    • – Die Pufferstation 2 wird in die Position B gebracht.
    • – Das Substrat S1 wird zur Dispensstation 1 transportiert, wobei es die Pufferstation 2 passiert.
    • – Die Pufferstation 2 wird in die Position A gebracht.
    • – Das Substrat S2 wird zur Bondstation 3 transportiert.
    Das analoge gilt auch für die Schrittfolge G1.
  • Die 6 zeigt ein Ablaufschema, das illustriert, wie die Substrate gemäss einem zweiten Ausführungsbeispiel der Erfindung prozessiert werden, bei dem K-1 Teilbereiche im wesentlichen gleich viele Substratplätze aufweisen und ein Teilbereich etwa halb so viele Substratplätze aufweist (z.B. M = 18000, K = 3, N1 = N2 = 7200, N3 = 3600, wobei N1 bis N3 die Zahl der Substratplätze der drei Teilbereiche bezeichnen). Die Pufferstation 2 befindet sich in der Position A. Die Montage der Halbleiterchips auf den Substraten erfolgt wie folgt:
    • A2) Das erste Substrat S1 wird zur Dispensstation 1 transportiert.
    • B2) Die Substratplätze des ersten Teilbereichs des Substrats S1 werden mit Klebstoffportionen versehen.
    • C2) Das erste Substrat S1 wird zur Bondstation 3 transportiert, das zweite Substrat S2 wird zur Dispensstation 1 transportiert.
    • D2) Die Substratplätze des ersten Teilbereichs des Substrats S2 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des ersten Teilbereichs des Substrats S1 mit Halbleiterchips bestückt.
    • E2) Austauschen der beiden Substrate S1 und S2 wie im Schritt E1 oder E1’ des ersten beschriebenen Verfahrens.
    • F2) Die Substratplätze des zweiten Teilbereichs des Substrats S1 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des ersten Teilbereichs des Substrats S2 mit Halbleiterchips bestückt.
    • G2) Austauschen der beiden Substrate S1 und S2 wie im Schritt G1 oder, analog zu E1’, einem Schritt G1’.
    • H2) Die Substratplätze des zweiten Teilbereichs des Substrats S2 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des zweiten Teilbereichs des Substrats S1 mit Halbleiterchips bestückt.
    • I2) Austauschen der beiden Substrate S1 und S2 wie im Schritt E1 oder E1’.
    • K2) Die Substratplätze des dritten Teilbereichs des Substrats S1 werden mit Klebstoffportionen versehen. Sobald dies beendet ist, wird das Substrat S1 zur Pufferstation 2 transportiert und das Substrat S3 zur Dispensstation 1 transportiert. Die Substratplätze des ersten Teilbereichs des Substrats S3 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des zweiten Teilbereichs des Substrats S2 mit Halbleiterchips bestückt. Damit weder an der Dispensstation 1 noch an der Bondstation 3 eine unproduktive Leerzeit entsteht, ist die Anzahl der Substratplätze des ersten Teilbereichs des dritten Substrats S3 im wesentlichen gleich der Anzahl der Substratplätze des dritten Teilbereichs des ersten Substrats S1. Dies ist auch so bei den Substraten S2 und S4.
    • L2) Austauschen der Substrate S1 und S3 mit dem Substrat S2 durch: – Das Substrat S3 wird zur Pufferstation 2 transportiert. Die beiden Substrate S1 und S3 befinden sich nun hintereinander in der Pufferstation 2. – Die Pufferstation 2 wird in die Position B gebracht. – Das Substrat S2 wird zur Dispensstation 1 transportiert, wobei es die Pufferstation 2 passiert. – Die Pufferstation 2 wird in die Position A gebracht. – Das Substrat S1 wird zur Bondstation 3 transportiert.
    • M2) Die Substratplätze des dritten Teilbereichs des Substrats S2 werden mit Klebstoffportionen versehen. Sobald dies abgeschlossen ist, wird das Substrat S2 zur Pufferstation 2 transportiert. Dann werden Klebstoffportionen auf die Substratplätze des ersten Teilbereichs des Substrats S4 aufgetragen. Sobald dies abgeschlossen ist, wird das Substrat S4 zur Pufferstation 2 transportiert. Die beiden Substrate S2 und S4 befinden sich nun hintereinander in der Pufferstation 2. Parallel dazu werden zunächst die Substratplätze des dritten Teilbereichs des Substrats S1 mit Halbleiterchips bestückt. Sobald der dritte Teilbereich des Substrats S1 vollständig bestückt ist, wird das Substrat S1 zum Ausgang des Montageautomaten und das Substrat S3 von der Pufferstation 2 zur Bondstation 3 transportiert. Dann werden die Substratplätze des ersten Teilbereichs des Substrats S3 mit Halbleiterchips bestückt.
    • N2) Austauschen der Substrate S2 und S4 mit dem Substrat S3 durch: – Die Pufferstation 2 wird in die Position B gebracht. – Das Substrat S3 wird zur Dispensstation 1 transportiert, wobei es die Pufferstation 2 passiert. – Die Pufferstation 2 wird in die Position A gebracht. – Das Substrat S2 wird zur Bondstation 3 transportiert.
    • O2) Die Substratplätze des zweiten Teilbereichs des Substrats S3 werden mit Klebstoffportionen versehen. Parallel dazu werden zunächst die Substratplätze des dritten Teilbereichs des Substrats S2 mit Halbleiterchips bestückt. Sobald der dritte Teilbereich des Substrats S2 vollständig bestückt ist, wird das Substrat S2 zum Ausgang des Montageautomaten und das Substrat S4 von der Pufferstation 2 zur Bondstation 3 transportiert. Dann werden die Substratplätze des ersten Teilbereichs des Substrats S4 mit Halbleiterchips bestückt.
    • P2) Austauschen der Substrate S3 und S4 analog dem Schritt E2.
    • Q2) Die Substratplätze des dritten Teilbereichs des Substrats S3 werden mit Klebstoffportionen versehen. Parallel dazu werden die Substratplätze des zweiten Teilbereichs des Substrats S4 mit Halbleiterchips bestückt.
    usw.
  • Diese Verfahrensschritte beschreiben die für die Erfindung charakteristischen Grundzüge der beiden Verfahren. Der Fachmann wird aufgrund seines Könnens die einzelnen Schritte bzw. Teilschritte so aufeinander abstimmen, dass die Verarbeitungszeit für die Substrate minimal wird, d.h. der Durchsatz UPH des Montageautomaten möglichst gross wird.

Claims (5)

  1. Verfahren für die Montage von Halbleiterchips, bei dem an einer Dispensstation eine Klebstoffportion nach der andern auf Substratplätze eines Substrats aufgebracht und an einer Bondstation ein Halbleiterchip nach dem andern auf den mit Klebstoff versehenen Substratplätzen platziert wird, dadurch gekennzeichnet, dass die Substrate in mindestens zwei Teilbereiche unterteilt werden, und dass die Montage der Halbleiterchips auf jedem solchen Substrat die folgenden Schritten umfasst: A) Transportieren des Substrats zur Dispensstation (1), B) Auftragen von Klebstoffportionen auf die Substratplätze des ersten Teilbereichs des Substrats, C) Transportieren des Substrats zur Bondstation (3), D) Platzieren von Halbleiterchips auf den Substratplätzen des ersten Teilbereichs des Substrats, E) Transportieren des Substrats zurück zur Dispensstation (1), F) Auftragen von Klebstoffportionen auf die Substratplätze des zweiten Teilbereichs des Substrats, G) Transportieren des Substrats zur Bondstation (3), H) Platzieren von Halbleiterchips auf den Substratplätzen des zweiten Teilbereichs des Substrats, und Transportieren des Substrats zu einem Ausgang, falls die Anzahl der Teilbereiche zwei beträgt, oder Wiederholen der Schritte E bis H für jeden weiteren Teilbereich des Substrats, wobei das Substrat im Schritt E in einer zwischen der Dispensstation (1) und der Bondstation (3) angeordneten Pufferstation (2) ein oder zwei nachfolgende Substrate kreuzt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens zwei Teilbereiche jedes Substrats im wesentlichen gleich viele Substratplätze enthalten.
  3. Halbleiter-Montageeinrichtung, mit einer Dispensstation (1) zum Auftragen von Klebstoffportionen auf die Substratplätze eines Substrats, mit einer Bondstation (3) zum Platzieren von Halbleiterchips auf den mit Klebstoff versehenen Substratplätzen und mit einer Transportvorrichtung (4) für den Transport der Substrate entlang eines Transportwegs, der von einem Eingang zur Dispensstation (1), von der Dispensstation (1) zur Bondstation (3) und von der Bondstation (3) zu einem Ausgang führt, dadurch gekennzeichnet, dass zwischen der Dispensstation (1) und der Bondstation (3) eine Pufferstation (2) angeordnet ist, die es ermöglicht, entweder ein Substrat, das von der Dispensstation (1) zur Bondstation (3) zu transportieren ist, temporär aus dem Transportweg herauszunehmen, so dass ein anderes Substrat von der Transportvorrichtung (4) von der Bondstation (3) zur Dispensstation (1) transportiert werden kann, oder ein Substrat, das von der Bondstation (3) zur Dispensstation (1) zu transportieren ist, temporär aus dem Transportweg herauszunehmen, so dass ein anderes Substrat von der Transportvorrichtung (4) von der Dispensstation (1) zur Bondstation (3) transportiert werden kann.
  4. Halbleiter-Montageeinrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Pufferstation (2) eingerichtet ist, temporär zwei Substrate aus dem Transportweg herauszunehmen.
  5. Halbleiter-Montageeinrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Transportvorrichtung (4) Führungsschienen (5) aufweist, auf denen die zu transportierenden Substrate aufliegen, dass die Pufferstation (2) in zwei übereinanderliegenden Ebenen angeordnete erste und zweite Führungsschienen (8, 9) aufweist, dass die Pufferstation (2) heb- und senkbar ist und eine angehobene Position, in der die ersten Führungsschienen (8) bündig mit den Führungsschienen (5) der Transportvorrichtung (4) sind, und eine abgesenkte Position einnehmen kann, in der die zweiten Führungsschienen (9) bündig mit den Führungsschienen (5) der Transportvorrichtung (4) sind.
DE102012104977A 2011-07-08 2012-06-08 Verfahren und Einrichtung für die Montage von Halbleiterchips Withdrawn DE102012104977A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH1148/11 2011-07-08
CH01148/11A CH705229B1 (de) 2011-07-08 2011-07-08 Verfahren und Vorrichtung für die Montage von Halbleiterchips.

Publications (1)

Publication Number Publication Date
DE102012104977A1 true DE102012104977A1 (de) 2013-01-10

Family

ID=47426707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012104977A Withdrawn DE102012104977A1 (de) 2011-07-08 2012-06-08 Verfahren und Einrichtung für die Montage von Halbleiterchips

Country Status (7)

Country Link
US (1) US9082816B2 (de)
KR (1) KR20130006324A (de)
CN (1) CN103035550A (de)
CH (1) CH705229B1 (de)
DE (1) DE102012104977A1 (de)
SG (1) SG187311A1 (de)
TW (1) TWI527147B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH708881A1 (de) * 2013-11-20 2015-05-29 Besi Switzerland Ag Durchlaufofen für Substrate, die mit Bauteilen bestückt werden, und Die Bonder.

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634303B1 (ko) 2016-02-01 2016-07-11 한국씨티에스주식회사 복층의 보온층이 형성된 탄소섬유 발열체를 이용한 발열의자
KR101884727B1 (ko) 2018-05-09 2018-08-29 주식회사 유니온씨티 탄소발열체를 이용한 발열의자
KR101884265B1 (ko) 2018-05-09 2018-08-02 주식회사 유니온씨티 탄소발열체를 이용한 뜬구조 쿨링겸용 발열의자
CN110831348B (zh) * 2019-11-24 2021-10-08 湖南凯通电子有限公司 热敏电阻粘接机
DE102022135082A1 (de) 2022-12-31 2024-07-11 Besi Switzerland Ag Vorrichtung und Verfahren zum Bonden von Komponenten und Substraten

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1644044A (en) * 1925-05-28 1927-10-04 David A Urie Machine for attaching color chips to cards
US4061521A (en) * 1976-07-19 1977-12-06 Color Communications, Inc. Method and apparatus for manufacture of swatch bearing sheets
KR100245794B1 (ko) 1997-09-22 2000-03-02 윤종용 리드 프레임 이송장치 및 이를 구비한 와이어 본딩 장치
JP4151151B2 (ja) 1999-04-06 2008-09-17 松下電器産業株式会社 ダイボンディング用のペースト塗布装置およびペースト塗布方法
US6416612B1 (en) * 1999-06-09 2002-07-09 Color Communications, Inc. Method of making a color display device
TW508644B (en) 2001-11-19 2002-11-01 Advanced Semiconductor Eng Die bonding device
JP4102634B2 (ja) * 2002-09-27 2008-06-18 Ｔｏｗａ株式会社 電子部品の樹脂注入装置
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4076841B2 (ja) * 2002-11-07 2008-04-16 シャープ株式会社 半導体装置の製造方法
KR100524974B1 (ko) * 2003-07-01 2005-10-31 삼성전자주식회사 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법
DE102004052559A1 (de) 2003-11-11 2005-07-14 Unaxis International Trading Ltd. Einrichtung für die Montage von Halbleiterchips
KR100634869B1 (ko) * 2005-05-30 2006-10-17 삼성전자주식회사 멀티 다이 접착 장치
KR100790557B1 (ko) * 2006-06-23 2008-01-02 세메스 주식회사 선입선출을 하는 버퍼 시스템
US7568606B2 (en) * 2006-10-19 2009-08-04 Asm Technology Singapore Pte Ltd. Electronic device handler for a bonding apparatus
EP2141258A1 (de) * 2008-06-27 2010-01-06 Applied Materials, Inc. Verarbeitungssystem und Verfahren für den Betrieb eines Verarbeitungssystems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH708881A1 (de) * 2013-11-20 2015-05-29 Besi Switzerland Ag Durchlaufofen für Substrate, die mit Bauteilen bestückt werden, und Die Bonder.
DE102014116147B4 (de) 2013-11-20 2024-06-13 Besi Switzerland Ag Durchlaufofen für Substrate, die mit Bauteilen bestückt werden, und Die Bonder

Also Published As

Publication number Publication date
TW201310571A (zh) 2013-03-01
CH705229B1 (de) 2015-06-15
US20130008599A1 (en) 2013-01-10
CN103035550A (zh) 2013-04-10
TWI527147B (zh) 2016-03-21
US9082816B2 (en) 2015-07-14
KR20130006324A (ko) 2013-01-16
CH705229A1 (de) 2013-01-15
SG187311A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
DE102012104977A1 (de) Verfahren und Einrichtung für die Montage von Halbleiterchips
DE102009034230B4 (de) Frequenzeinstellvorrichtung
DE10349847B3 (de) Positionierungsvorrichtung und -Verfahren für die Übertragung elektronischer Bauteile
DE10004193C2 (de) Trägerhandhabungsvorrichtung für ein IC-Modulhandhabungsgerät sowie Verfahren dafür
DE202009018726U1 (de) Vorrichtung zum Ausrichten und Halten einer Mehrzahl singulierter Halbleiterbauelemente in Aufnahmetaschen eines Klemmträgers
DE1957788A1 (de) Verfahren zur Erzielung einer optischen Ausbeute bei der Herstellung von integrierten Schaltungen
EP1543542B1 (de) Vorrichtung und verfahren zur aufbringung von halbleiterchips auf trägern
DE2028910A1 (de) Einrichtung zur Prüfung und Sor tierung von elektrischen Schaltungsele menten
DE102015117074B4 (de) Verfahren zur herstellung eines substrats
WO2001013697A1 (de) Montagevorrichtung
DE102019212796A1 (de) Waferboot
WO2024175462A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements
DE3234744C2 (de) Einrichten zum Halten mehrerer, jeweils mit integrierten Schaltkreisen versehenen Halbleiterplättchen beim Kontaktieren mit auf einem filmförmigen Substrat ausgebildeten Streifenleitern
CH708881A1 (de) Durchlaufofen für Substrate, die mit Bauteilen bestückt werden, und Die Bonder.
DE10151441A1 (de) Anordnung und Verfahren zur Aufnahme und zum Bearbeiten eines dünnen Wafers
WO2012052271A1 (de) Verfahren zur herstellung eines konversionsplättchens und konversionsplättchen
EP0901010B1 (de) Kalibrierwafer
AT413061B (de) Verfahren und einrichtung zur montage von halbleiterchips auf einem flexiblen substrat
DE102016122486A1 (de) Vorrichtung und Verfahren zur Verbindung zweier Substrate für ein elektrisches Bauelement
DE4444812C1 (de) Verfahren zum Verkappen eines Chipkartenmoduls und Vorrichtung zum Durchführen des Verfahrens
DE10130976C2 (de) Verfahren zum Anordnen von Nadelsätzen auf einer Nadelkarte
CH694745A5 (de) Verfahren für die Montage von Halbleiterchips.
DE102010011020A1 (de) Trägerplatte
CH705930A1 (de) Verfahren zum Auftragen von Klebstoff auf ein Substrat.
EP0791958A1 (de) Verfahren zum Herstellen von Halbleiterelementen mit aktiven Strukturen

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee