CH694745A5 - Verfahren für die Montage von Halbleiterchips. - Google Patents

Verfahren für die Montage von Halbleiterchips. Download PDF

Info

Publication number
CH694745A5
CH694745A5 CH482000A CH482000A CH694745A5 CH 694745 A5 CH694745 A5 CH 694745A5 CH 482000 A CH482000 A CH 482000A CH 482000 A CH482000 A CH 482000A CH 694745 A5 CH694745 A5 CH 694745A5
Authority
CH
Switzerland
Prior art keywords
semiconductor chip
semiconductor chips
actual position
distance
chip
Prior art date
Application number
CH482000A
Other languages
English (en)
Inventor
Felix Marty
Original Assignee
Esec Trading Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Esec Trading Sa filed Critical Esec Trading Sa
Publication of CH694745A5 publication Critical patent/CH694745A5/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description


  



   Die Erfindung betrifft ein Verfahren für die Montage von Halbleiterchips  der im Oberbegriff des Anspruchs 1 genannten Art. 



   Nach der Herstellung werden die sich auf einem Wafer befindenden  Halbleiterchips geprüft. Anschliessend wird der Wafer auf eine Trägerfolie  geklebt und zersägt, so dass die Halbleiterchips einzeln montiert  werden können. Es ist nun bekannt, die Resultate der Prüfung als  sogenannte Wafermap in einer Datenbank zu speichern. So entfällt  einerseits das Inken der unbrauchbaren Halbleiterchips, was die Zykluszeit  beim Prüfen reduziert. Auch bei der Montage verkürzt sich die Zykluszeit,  da der Montageautomat nicht mehr bei jedem Halbleiterchip zuerst  prüfen muss, ob der Halbleiterchip geinkt ist oder nicht. Der Montageautomat  kann direkt die brauchbaren Halbleiterchips abarbeiten. Andererseits  lassen sich zusätzliche Daten speichern, die Auskunft geben über  besondere Eigenschaften der Halbleiterchips, die später bei der Montage  berücksichtigt werden können.

   Hier kommt es dann vor, dass die Trägerfolie  mit dem zersägten Wafer mehrmals dem Montageautomaten zugeführt und  wieder entnommen wird, wobei jeweils diejenigen Halbleiterchips verarbeitet  werden, die ein vorbestimmtes Kriterium erfüllen. Nachteilig ist  jedoch, dass die zusätzliche Beanspruchung der Trägerfolie oftmals  zu Deformationen der Trägerfolie führt, die so gross sind, dass bei  den bekannten Montageautomaten die korrekte Zuordnung der Halbleiterchips  auf der Trägerfolie zu den Daten in der Wafermap plötzlich verloren  geht. 



   Der Erfindung liegt die Aufgabe zugrunde, eine Lösung für dieses  Problem zu finden. 



   Die genannte Aufgabe wird erfindungsgemäss gelöst durch die Merkmale  des Anspruchs 1. 



   Beim erfindungsgemässen Verfahren wird jeweils dann, wenn auf der  Trägerfolie die Distanz zwischen dem als nächsten zu montierenden  Halbleiterchip und dem zuletzt montierten Halbleiterchip einen vorbestimmten  Wert übersteigt, mindestens eine Zwischenposition angefahren und  deren Ist-Position anhand der Lage der beim Sägen in der Trägerfolie  hinterlassenen Sägespuren bestimmt. Falls die Ist-Position von der  Soll-Position, das ist die Idealposition, abweicht, wird die Differenz  beim Anfahren der nächsten Zwischenposition bzw. des als nächsten  zu montierenden Halbleiterchips mitberücksichtigt. 



   Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der  Zeichnung näher erläutert. 



   Es zeigen:      Fig. 1 eine Trägerfolie mit Halbleiterchips,     Fig. 2 einen Ausschnitt der Trägerfolie und     Fig. 3 Verschiebevektoren.  



   Die Fig. 1 zeigt in der Draufsicht eine in einen Rahmen 1 eingespannte  Trägerfolie 2, auf der in Reihen und Kolonnen angeordnete Halbleiterchips  3 haften. Die ursprünglich auf einem Wafer nebeneinander angeordneten  Halbleiterchips 3 wurden mittels einer Säge voneinander getrennt,  wobei die Säge auf der    Trägerfolie 2 Sägespuren 4 hinterliess.  Die Halbleiterchips 3 wurden vor dem Sägen mittels eines Testgerätes  ausgemessen, wobei die Messresultate in einer Datenbank abgespeichert  wurden. Die in der Datenbank gespeicherten Daten beinhalten für jeden  Halbleiterchip 3 mindestens die Information, ob der Halbleiterchip  3 brauchbar oder defekt und damit unbrauchbar ist. Die Daten können  auch weitere Informationen enthalten, bei Transistoren beispielsweise  den Verstärkungsfaktor, bei Mikroprozessoren die maximale Taktfrequenz  etc.

   Eine solche Datenbank wird üblicherweise als Wafermap bezeichnet.                                                         



   Die Montage der Halbleiterchips 3 auf einem Substrat erfolgt mittels  eines sogenannten Die Bonders. Der Die Bonder hat Zugriff auf die  Datenbank, in der die Daten des abzuarbeitenden Wafers gespeichert  sind. Bei dem in der Fig. 1 dargestellten Beispiel wurden bereits  zu einem früheren Zeitpunkt einige der Halbleiterchips 3 entnommen  und die Trägerfolie 2 nun erneut im Die Bonder geladen, um die restlichen  brauchbaren Halbleiterchips 3 zu montieren. Es kommt daher vor, dass  der Die Bonder nach der Montage des mit 3a bezeichneten Halbleiterchips  einen Halbleiterchip 3b montieren soll, der mit dem Halbleiterchip  3a nicht benachbart ist: Zwischen den beiden Halbleiterchips 3a und  3b befindet sich eine halbleiterchipfreie Zone.

   Anhand der folgenden  Ausführungsbeispiele wird nun beschrieben, auf welche Weise der Die  Bonder den Halbleiterchip 3b zuverlässig montieren kann. 



   Beim ersten Ausführungsbeispiel entnimmt ein Bondkopf des Die Bonders  die Halbleiterchips 3 an einem festen Ort A. Der Rahmen mit der Trägerfolie  2 wird dabei mittels eines in der horizontalen xy-Ebene verschiebbaren  Wafertisches in x- und/oder in y-Richtung transportiert, um den als  nächsten zu montierenden Halbleiterchip 3 am Ort A bereitzustellen,  wobei die x- und die y-Richtung in etwa parallel sind zu den Kolonnen  bzw. Reihen, in denen die Halbleiterchips 3 angeordnet sind. Über  dem Ort A befindet sich eine ortsfeste Kamera, die Lage und Orientierung  des am Ort A bereitgestellten Halbleiterchips 3 bezüglich eines Referenzpunktes  mit hoher Genauigkeit vermisst. Im gewählten Beispiel befindet sich  der nach der Montage des Halbleiterchips 3a als nächster zu montierende  Halbleiterchip 3b in einer zum Halbleiterchip 3a benachbarten Kolonne.

    Die beiden Halbleiterchips 3a und 3b liegen aber mehrere Reihen auseinander.  Nachdem der Bondkopf den Halbleiterchip 3a aufgenommen hat, wird  der Wafertisch in die nächste Reihe, also um eine Distanz d 1  in  y-Richtung, und in die nächste Kolonne, also um eine Distanz d 2  in x-Richtung, in eine Zwischenposition verschoben, wobei die Distanzen  d 1  und d 2  den erwarteten Abstand benachbarter Halbleiterchips  3 in y-Richtung bzw. in x-Richtung bezeichnen. Am Ort A befindet  sich nun kein Halbleiterchip 3. Die Fig. 2 zeigt einen vergrösserten  Ausschnitt der Trägerfolie 2. Da die Trägerfolie 2 verformt ist,  fällt der Referenzpunkt der Kamera nicht auf den Punkt P 2 , der  das Zentrum des bereits früher abgearbeiteten und daher fehlenden  Halbleiterchips markiert, sondern auf einen Punkt P 1 .

   Die Lage  des Wafertisches bezüglich des Referenzpunktes wird nun bestimmt,  indem mittels der Kamera anstelle der Lage des nicht vorhandenen  Halbleiterchips 3c die Lage der Sägespuren 4 erfasst und analysiert  wird. (Die ursprüngliche Lage des Halbleiterchips 3c ist mit gestrichelter  Linie angedeutet). Die Sägespuren 4 begrenzen nämlich eine etwa rechteckförmige  Fläche 5, innerhalb derer beide Punkte P 1  und P 2  liegen. Aufgrund  der Lage der Sägespuren 4 wird ein Schätzwert für die Lage des Punktes  P 2  ermittelt und daraus ein Korrekturvektor    Q mit den Koordinaten  q y  und q x  bestimmt, der vom Punkt P 1  zum Schätzwert für den  Punkt P 2  zeigt.

   Da an der Zwischenposition kein Halbleiterchip  vorhanden ist, kann dessen ursprüngliche Lage nur angenähert bestimmt  werden, d.h. dessen ursprüngliche Lage bzw. die Lage des zugehörigen  Punktes P 2  muss anhand der ermittelten Lage der den Punkt P 2   umgebenden Sägespuren geschätzt werden. Der Korrekturvektor Q gibt  also an, wie weit die Ist-Position des Wafertisches von seiner Soll-Position,  an der er den nicht vorhandenen Halbleiterchip 3c, sofern dieser  aber vorhanden wäre, am Ort A bereitstellen sollte, entfernt ist.  Bei der nächsten Verschiebung wird der Wafertisch um die um den Korrekturvektor  Q korrigierte Distanz d 1  + q y  in y-Richtung in die nächste Reihe  und um die Distanz q x  in x-Richtung innerhalb der gleichen Kolonne  verschoben. Dieses Verfahren wird wiederholt, bis sich der Halbleiterchip  3b am Ort A befindet und montiert werden kann. 



   Bei diesem Ausführungsbeispiel ist "Bestimmung der Ist-Position der  angefahrenen Zwischenposition" also gleichbedeutend mit "Bestimmung  der Ist-Position des Wafertisches in der angefahrenen Zwischenposition".                                                       



   Die Bestimmung des Schätzwertes für den Punkt P 2  aufgrund der mittels  der Kamera erfassten Sägespuren erfolgt in herkömmlicher Bildverarbeitungstechnik  und wird hier nicht weiter erläutert. 



   Das erfindungsgemässe Verfahren kennzeichnet sich also dadurch aus,  dass der Vektor, um den der Wafertisch verschoben werden muss, damit  nach dem Halbleiterchip 3a der Halbleiterchip 3b zur Montage bereitgestellt  werden kann, in kleinere Verschiebevektoren 6 zerlegt wird. Ein solcher  Verschiebevektor 6 entspricht der Verschiebung des Wafertisches in  die benachbarte Kolonne und/oder benachbarte Reihe. Die acht möglichen  Verschiebevektoren 6 sind in der Fig. 3 eingezeichnet. Das Verfahren  kennzeichnet sich weiter dadurch aus, dass nach jeder Verschiebung  des Wafertisches um einen Verschiebevektor 6 in die benachbarte Kolonne  und/oder benachbarte Reihe ein Korrekturvektor bestimmt und bei der  nächsten Verschiebung des Wafertisches berücksichtigt wird.

   Der Korrekturvektor  beinhaltet die Information, um welche Distanz in x-Richtung und um  welche Distanz in y-Richtung der Wafertisch wegen allfälliger Deformationen  der Trägerfolie 2 falsch positioniert ist. Mit diesem Verfahren wird  sichergestellt, dass sich der Wafertisch von Kolonne zu Kolonne und/oder  Reihe zu Reihe bewegt, ohne ungewollt eine Kolonne oder Reihe zu  überspringen. 



   Es ist zudem möglich, die Werte d 1  und/oder d 2  unter Berücksichtigung  des bei der vorangegangenen Verschiebung ermittelten Korrekturvektors  oder unter Berücksichtigung von mehreren bei mehreren vorangegangenen  Verschiebungen ermittelten Korrekturvektoren zu modifizieren. Es  ist sogar möglich, die in der Datenbank gespeicherten Daten um Daten  zu ergänzen, die angeben, wie gross lokal die Distanzen d 1  und  d 2  tatsächlich sind. Wenn dann ein teilweise abgearbeiteter Wafer  entnommen und zu einem späteren Zeitpunkt wieder für die Abarbeitung  weiterer Halbleiterchips eingespannt wird, dann kann der Die Bonder  auf diese Daten zurückgreifen und bei der Berechnung des jeweiligen  Verschiebevektors berücksichtigen. 



     Bei einem zweiten Ausführungsbeispiel wird der Wafertisch nur  in x-Richtung bewegt, während der Bondkopf entsprechend der y-Lage  des abzuarbeitenden Halbleiterchips 3 in y-Richtung mehr oder weniger  weit bewegt wird. Das obige Verfahren lässt sich aber analog übertragen,  indem der Wafertisch in x-Richtung und der Bondkopf in y-Richtung  Kolonne um Kolonne und/oder Reihe um Reihe verschoben werden und  wobei nach jeder Verschiebung ein Korrekturvektor ermittelt wird,  der bei der nächsten Verschiebung berücksichtigt wird. 



   Bei diesem Ausführungsbeispiel ist "Bestimmung der Ist-Position der  angefahrenen Zwischenposition" gleichbedeutend mit "Bestimmung der  Ist-Position des Wafertisches bezüglich der x-Richtung und Bestimmung  der Ist-Position des Bondkopfes bezüglich der y-Richtung". 



   Es ist für die Erfindung unerheblich, ob bei der Abarbeitung der  Halbleiterchips der Wafertisch und/oder der Bondkopf in x- und in  y-Richtung verschoben werden: Es kommt nur auf die Relativbewegung  an. Die Erfindung lässt sich deshalb auch bei einem Montageautomaten  anwenden, bei dem der Wafertisch an Ort bleibt und sich nur der Bondkopf  in x- und in y-Richtung verschiebt. 



   Verformungen der Trägerfolie 2 wirken sich umso stärker aus, je geringer  die Abmessungen der Halbleiterchips 3 sind. Während es bei sehr kleinen  Halbleiterchips 3 praktisch unumgänglich ist, beim ersten Ausführungsbeispiel  den Wafertisch schrittweise von Kolonne zu Kolonne und/oder Reihe  zu Reihe zu bewegen und in jeder Zwischenposition die Istposition  zu vermessen, ist es bei grösseren Halbleiterchips 3 möglich, den  Wafertisch jeweils um mehrere, beispielsweise um zwei oder drei Kolonnen  und/oder Reihen zu verschieben. Die Bedingung ist, dass sich der  Punkt P 1  noch innerhalb der durch die Sägespuren berandeten Fläche  5 befindet, die zum Punkt P 2  gehört.

   Mit anderen Worten, der durch  die Verformung der Trägerfolie 2 entstandene Fehler in der Positionierung  des Wafertisches darf sowohl in y-Richtung wie in x-Richtung nur  knapp die Hälfte der Distanzen d 1 bzw. d 2 betragen. 



   Mit dem erfindungsgemässen Verfahren werden die Halbleiterchips zuverlässig  am Ort A, wo sie vom Bondkopf ergriffen werden sollen, bereitgestellt.                                                         



   Falls sich zwischen dem zuletzt abgearbeiteten Halbleiterchip 3a  und dem als nächsten abzuarbeitenden Halbleiterchip 3b noch ein nicht  abgearbeiteter Halbleiterchip befindet, der in der Datenbank z.B.  als defekt oder als die momentanen Bedingungen für die Abarbeitung  nicht erfüllend gespeichert ist, dann ist es vorteilhaft, auf dem  Weg vom Halbleiterchip 3a zum Halbleiterchip 3b diesen nicht abgearbeiteten  Halbleiterchip anzufahren, dessen Position mit der Kamera zu ermitteln  und den Korrekturvektor Q zu bestimmen, der die Abweichung der Ist-Position  des Halbleiterchips von seiner Soll-Position bezeichnet und diesen  Korrekturvektor bei der nächsten Verschiebung zu berücksichtigen.

Claims (2)

1. Verfahren für die Montage von Halbleiterchips (3), bei dem die Halbleiterchips (3) auf einer Trägerfolie (2) bereitgestellt werden und bei dem Daten über die Halbleiterchips (3) in einer Datenbank gespeichert sind, dadurch gekennzeichnet, dass dann, wenn auf der Trägerfolie (2) die Distanz zwischen dem als nächsten zu montierenden Halbleiterchip (3b) und dem zuletzt montierten Halbleiterchip (3a) einen vorbestimmten Wert übersteigt, mindestens eine Zwischenposition angefahren wird, an der sich kein Halbleiterchip befindet, dass deren Ist-Position anhand der Lage der beim Sägen in der Trägerfolie (2) hinterlassenen Sägespuren (4) bestimmt oder geschätzt wird, dass ein Korrekturvektor bestimmt wird, der der Abweichung der ermittelten Ist-Position von der Soll-Position entspricht, und dass der Korrekturvektor beim Anfahren einer nächsten Zwischenposition bzw.
des als nächsten zu montierenden Halbleiterchips (3b) berücksichtigt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in der Datenbank zusätzlich Daten gespeichert werden, die Informationen darüber enthalten, wie gross lokal die Differenz der ermittelten Ist-Position zur Soll-Position ist.
CH482000A 1999-01-21 2000-01-11 Verfahren für die Montage von Halbleiterchips. CH694745A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH11699 1999-01-21

Publications (1)

Publication Number Publication Date
CH694745A5 true CH694745A5 (de) 2005-06-30

Family

ID=4179622

Family Applications (1)

Application Number Title Priority Date Filing Date
CH482000A CH694745A5 (de) 1999-01-21 2000-01-11 Verfahren für die Montage von Halbleiterchips.

Country Status (6)

Country Link
EP (1) EP1022767A1 (de)
CH (1) CH694745A5 (de)
HK (1) HK1027006A2 (de)
MY (1) MY129775A (de)
SG (1) SG87078A1 (de)
TW (1) TW448478B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008020009A2 (de) * 2006-08-16 2008-02-21 Oerlikon Assembly Equipment Ltd, Steinhausen Verfahren für die montage von halbleiterchips und montageautomat

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG54995A1 (en) * 1996-01-31 1998-12-21 Texas Instr Singapore Pet Ltd Method and apparatus for aligning the position of die on a wafer table

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008020009A2 (de) * 2006-08-16 2008-02-21 Oerlikon Assembly Equipment Ltd, Steinhausen Verfahren für die montage von halbleiterchips und montageautomat
WO2008020009A3 (de) * 2006-08-16 2008-07-03 Oerlikon Assembly Equipment Lt Verfahren für die montage von halbleiterchips und montageautomat

Also Published As

Publication number Publication date
HK1027006A2 (en) 2000-12-01
MY129775A (en) 2007-04-30
EP1022767A1 (de) 2000-07-26
TW448478B (en) 2001-08-01
SG87078A1 (en) 2002-03-19

Similar Documents

Publication Publication Date Title
DE69504269T2 (de) Verfahren und Vorrichtung zur Montage eines Teils auf einer spezifischen Position
DE10349847B3 (de) Positionierungsvorrichtung und -Verfahren für die Übertragung elektronischer Bauteile
DE69418837T2 (de) Drahtverbindungseinrichtung
DE2028910C3 (de) Einrichtung zum Sortieren von elektrischen Schaltungselementen
AT405775B (de) Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten
DE10133448A1 (de) Ausrichtungsverfahren und -vorrichtung zum Ausrichten eines Schneidmessers
DE102017131322A1 (de) Verwenden von bestückfähigen Markierungsbausteinen für ein stufenweises Bestücken eines Trägers mit Bauelementen
DE112021001144T5 (de) Sägevorrichtung und Verfahren zum Bilden von Sägeschnitten in ein Halbleiterprodukt
DE102012104977A1 (de) Verfahren und Einrichtung für die Montage von Halbleiterchips
EP0430864A2 (de) Verfahren zur Herstellung von elektrischen Verbindungen auf einem Universalsubstrat und Vorrichtung dazu
DE19826314A1 (de) Halbleiterbauelement-Testgerät
EP0133879A1 (de) Einrichtung zur Oberflächenprüfung plattenförmiger Werkstücke
DE10101090B4 (de) Verfahren des Schneidens von CSP-Substraten
CH693229A5 (de) Einrichtung und Verfahren zur Montage vonHalbleiterchips auf einem Substrat.
DE19920445B4 (de) Stapelbaustein aus Halbleiterbausteinen mit integrierter Schaltung ultrahoher Dichte sowie Verfahren zum Herstellen desselben
EP0005727B1 (de) Abfühlvorrichtung zum Feststellen des Ortes von elektrisch leitenden Punkten
CH694539A5 (de) Teilchenmontieranlage.
CH694745A5 (de) Verfahren für die Montage von Halbleiterchips.
WO2020187630A1 (de) Verfahren und vorrichtung zum elektrischen kontaktieren von bauelementen in einem halbleiterwafer
DE102013113580B4 (de) Verfahren zum Positionieren eines Trägers mit einer Vielzahl elektronischer Bauteile in einer Einrichtung zum Prüfen der elektronischen Bauteile
DE69505202T2 (de) Programierbare Vorbehandlungsvorrichtung für Anschlüsse
DE102012200734B4 (de) System und verfahren zum erzeugen von bauelementen umfassend ein halbleiterteil und ein nichthalbleiterteil
DE10311821A1 (de) Verfahren und Vorrichtung zum Ausrichten von Substrat und Druckschablone beim Lotpastendruck
DE102020115598B3 (de) Verfahren und Bestückmaschine zum Bestücken von Bauelementeträgern basierend auf einem Rekalibrieren der Bestückmaschine im realen Bestückbetrieb, Computerprogramm zum Steuern einer Bestückmaschine
DE10355681A1 (de) Direkte Justierung in Maskalignern

Legal Events

Date Code Title Description
NV New agent

Representative=s name: PATENTANWALTSBUERO DR. URS FALK

PUE Assignment

Owner name: ESEC TRADING SA

Free format text: ESEC SA#HINTERBERGSTRASSE 32#6330 CHAM (CH) -TRANSFER TO- ESEC TRADING SA#HINTERBERGSTRASSE 32 POSTFACH 5503#6330 CHAM (CH)

PUE Assignment

Owner name: OERLIKON ASSEMBLY EQUIPMENT AG, STEINHAUSEN

Free format text: ESEC TRADING SA#HINTERBERGSTRASSE 32 POSTFACH 5503#6330 CHAM (CH) -TRANSFER TO- OERLIKON ASSEMBLY EQUIPMENT AG, STEINHAUSEN#HINTERBERGSTRASSE 32#6330 CHAM (CH)

PL Patent ceased