DE102011054995A1

DE102011054995A1 - Multi-Schnittstellen-Speicherkarte und Betriebsverfahren

Info

Publication number: DE102011054995A1
Application number: DE102011054995A
Authority: DE
Inventors: Sung Geun Park; Chul Joon Choi; Tae-Geuk Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2010-12-21
Filing date: 2011-11-02
Publication date: 2012-06-21
Also published as: US8769160B2; US20120159008A1; CN102681955A; KR20120070372A; KR101822977B1; JP2012133783A; JP6022766B2

Abstract

Ein Betriebsverfahren einer Multi-Schnittstellen-Speicherkarte (30A), welche eine erste Schnittstelle (32-1), welche ein Universal-Seriell-Bus(USB-)Datentransferprotokoll unterstützt, und eine zweite Schnittstelle (32-2) aufweist, welche ein Inter-Chip-USB(IC-USB-)Datentransferprotokoll unterstützt, weist Folgendes auf: Auswählen entweder der ersten Schnittstelle (32-1) oder der zweiten Schnittstelle (32-2), um eine Datenkommunikation zwischen der Multi-Schnittstellen-Speicherkarte (30A) und einem Host (20), welcherüber eine USB-Verbindung mit der Multi-Schnittstellen-Speicherkarte (30A) verbunden ist, durch ein Vergleichen eines Niveaus einer Anschaltspannung, welche von dem Host (20) empfangen wird, mit einem Referenzspannungsniveau und danach ein Bestimmen, ob ein Resetsignal von dem Host (20) empfangen worden ist, zu ermöglichen bzw. erleichtern.

Description

Querverweis auf verwandte Anmeldungen
Diese Anmeldung beansprucht unter 35 U. S. C. § 119 (a) die Priorität der koreanischen Patentanmeldung Nr. 10-2010-0131904 , welche am 21. Dezember 2010 eingereicht wurde, deren Gegenstand hiermit durch Bezugnahme mit eingebunden ist.
HINTERGRUND DER ERFINDUNG
Ausführungsformen des vorliegenden erfinderischen Konzepts beziehen sich auf Multi-Schnittstellen-Speicherkarten bzw. Multi-Interface-Speicherkarten. Genauer bezieht sich das erfinderische Konzept auf Multi-Schnittstellen-Speicherkarten, welche in der Lage sind, ein Datentransferprotokoll bzw. Datenübertragungsprotokoll, welches durch einen Host unterstützt wird, gemäß einem Spannungsniveau bzw. Spannungslevel und einem Resetsignal bzw. Rücksetzsignal, welches durch den Host bereitgestellt wird, zu bestimmen. Das erfinderische Konzept bezieht sich auch auf Betriebsverfahren für solche Multi-Schnittstellen-Speicherkarten.
Karten mit integrierten Schaltkreisen (Integrated Circuit (IC) Cards) sind Karten, in welchen ein IC (= Integrated Circuit = Integrierter Schaltkreis) eingebettet ist. Wenn Sie mit einem Host wie beispielsweise einem Personalcomputer (PC), einer Digitalkamera, einem Mobiltelefon, einem Smartphone oder einem tragbaren Multimediaplayer (PMP = Portable Multimedia Player) verbunden wird, ist die IC-Karte in der Lage, Informationen mit dem Host zu kommunizieren bzw. auszutauschen. Beispielsweise kommunizieren bestimmte IC-Karten mit einem verbundenen Host gemäß Standards, welche durch das Joint Technical Committee 1 (JTC 1) der International Standards Organization (ISO) und das International Electronic Committee (IEC) definiert sind. Unglücklicherweise wird, wenn eine IC-Karte für eine Verwendung gemäß einem einzelnen Standard angepasst ist, sie nicht in Übereinstimmung mit einem davon unterschiedlichen Standard arbeiten. Demzufolge sind Multi-Schnittstellen IC-Karten entwickelt worden, welche in der Lage sind, mit verschiedenen Hosts unter Verwendung eines oder mehrerer verschiedener Standards zu kommunizieren.
KURZFASSUNG DER ERFINDUNG
Bestimmte Ausführungsformen des erfinderischen Konzepts sehen eine Multi-Schnittstellen-Speicherkarte vor, welche in der Lage ist, ohne Weiteres zu bestimmen, welcher Typ von Datentransferprotokoll mit einem verbunden Host verwendet werden sollte. Diese Bestimmung wird in Übereinstimmung mit einem Niveau einer Anschaltspannung getätigt, welche von dem Host bereitgestellt wird, und der Anwesenheit/Abwesenheit eines Resetsignals bzw. Rücksetzsignals, welches auch von dem Host bereitgestellt wird.
Gemäß bestimmten Ausführungsformen sieht das erfinderische Konzept ein Betriebsverfahren für eine Multi-Interface-Speicherkarte bzw. eine Multi-Schnittstellen-Speicherkarte vor, wobei das Verfahren Folgendes aufweist: Ein Erfassen eines Niveaus einer Anschaltspannung, welche von einem Host empfangen wird, und ein Erzeugen einer entsprechenden Spannungsniveau-Information; ein Analysieren der Spannungsniveau-Information in Antwort auf ein Resetsignal, welches von dem Host empfangen wird, und ein Bereitstellen eines Analyse-Ergebnisses, und ein Freigeben bzw. Aktivieren einer aus einer Mehrzahl von Schnittstellen bzw. Interfaces, welche die Kommunikation zwischen der Multi-Schnittstellen-Speicherkarte und dem Host in Übereinstimmung mit dem Analyse-Ergebnis steuert.
Gemäß bestimmten Ausführungsformen sieht das erfinderische Konzept ein Betriebsverfahren für eine Multi-Schnittstellen-Speicherkarte vor, wobei das Verfahren Folgendes aufweist: Ein Erfassen eines Niveaus einer Spannung, welche von einem Host empfangen wird, und ein Erzeugen einer Spannungsniveau-Information, ein Zählen einer vorbestimmten Zeitdauer in Antwort auf ein Taktsignal, ein Bestimmen, ob ein Resetsignal von dem Host in der vorbestimmten Zeitdauer empfangen wird, wenn das Resetsignal nicht in der vorbestimmten Zeitdauer empfangen wird, ein Deaktivieren einer ersten Schnittstelle und einer zweiten Schnittstelle, und wenn das Resetsignal in der vorbestimmten Zeitdauer empfangen wird, ein Analysieren der Spannungsniveau-Information in Antwort auf das Resetsignal und ein Aktivieren einer Schnittstelle unter der ersten und der zweiten Schnittstelle gemäß einem Analyse-Ergebnis.
Gemäß bestimmten Ausführungsformen sieht das erfinderische Konzept eine Multi-Schnittstellen-Speicherkarte vor, welche Folgendes aufweist: Eine erste Schnittstelle, welche konfiguriert ist, um ein erstes Datentransferprotokoll zu unterstützen, eine zweite Schnittstelle, welche konfiguriert ist, um ein zweites Datentransferprotokoll zu unterstützen, einen Spannungsniveau-Detektor, welcher konfiguriert ist, um ein Niveau einer Anschaltspannung zu erfassen, welche von einem Host über eine Universal-Seriell-Bus-(USB-)Verbindung empfangen wird, und um eine entsprechende Spannungsniveau-Information zu erzeugen, einen Resetsignal- bzw. Rücksetzsignal-Detektor, welcher konfiguriert ist, um ein Resetsignal zu erfassen, welches von dem Host über die USB-Verbindung empfangen wird, und um ein Erfassungssignal zu erzeugen, und eine zentrale Verarbeitungseinheit (CPU = Central Processing Unit), welche konfiguriert ist, um die Spannungsniveau-Information mit einer Referenzspannungsniveau-Information in Antwort auf das Erfassungssignal zu vergleichen, und um eine der ersten Schnittstelle und der zweiten Schnittstelle gemäß einem Ergebnis des Vergleiches zwischen der Spannungsniveau-Information und dem Referenzspannungsniveau zu aktivieren.
Gemäß bestimmten Ausführungsformen sieht das erfinderische Konzept ein Betriebsverfahren einer Multi-Schnittstellen-Speicherkarte vor, welche eine erste Schnittstelle, welche ein Universal-Seriell-Bus-(USB-)Datentransferprotokoll unterstützt, und eine zweite Schnittstelle aufweist, welche ein Inter-Chip-USB(IC-USB-)Datentransferprotokoll unterstützt, wobei das Verfahren Folgendes aufweist: Auswählen entweder der ersten Schnittstelle oder der zweiten Schnittstelle, um eine Datenkommunikation zwischen der Multi-Schnittstellen-Speicherkarte und einem Host, welcher mit der Multi-Schnittstellen-Speicherkarte über eine USB-Verbindung verbunden ist, durch ein Vergleichen eines Niveaus einer Anschaltspannung, welche von dem Host empfangen wird, mit einem Referenzspannungsniveau und danach ein Bestimmen, ob ein Resetsignal von dem Host empfangen worden ist, zu erleichtern.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die obigen und andere Merkmale und Vorteile des erfinderischen Konzepts werden offensichtlicher werden bei einer Betrachtung bestimmter beispielhafter Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen, in welchen:
1 ein Blockdiagramm ist, welches in einem relevanten Abschnitt ein Kommunikationssystem gemäß einer Ausführungsform des erfinderischen Konzepts veranschaulicht;
2 ein Signal-Zeitsteuerungs-Diagramm ist, welches Beziehungen zwischen bestimmten Signalen, welche in einer Verbindungsereignis-Zeitsteuerung gemäß der Universal-Seriell-Bus-(USB-)Spezifikation Revision 2.0 involviert sind, veranschaulicht;
3 ein Flussdiagramm ist, welches einen Betrieb der USB-Vorrichtung, welche in 1 gezeigt ist, zusammenfasst;
4 ein Blockdiagramm ist, welches in einem relevanten Abschnitt ein Kommunikationssystem gemäß einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht; und
5 ein Flussdiagramm ist, welches einen Betrieb der USB-Vorrichtung, welche in 4 veranschaulicht ist, zusammenfasst.
DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Das erfinderische Konzept wird nun in einigen zusätzlichen Details unter Bezugnahme auf die beigefügten Zeichnungen, welche bestimmte beispielhafte Ausführungsformen veranschaulichen, beschrieben werden. Dieses erfinderische Konzept kann jedoch in vielen verschiedenen Formen ausgeführt werden und sollte nicht als auf nur die veranschaulichten Ausführungsformen beschränkt angesehen werden. Vielmehr sind diese Ausführungsformen vorgesehen, so dass diese Offenbarung gründlich und vollständig sein wird und den Bereich des erfinderischen Konzepts Fachleuten vollständig übermitteln wird. Durch alle Zeichnungen hindurch werden gleiche Bezugszeichen und Kennzeichnungen verwendet, um gleiche oder ähnliche Elemente und verwandte Signale anzuzeigen.
Es wird verstanden werden, dass wenn auf ein Element Bezug genommen wird als „verbunden” oder „gekoppelt” mit einem anderen Element, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder dazwischenliegende Elemente gegenwärtig sein können. Im Gegensatz dazu sind, wenn auf ein Element Bezug genommen wird als „direkt verbunden” oder „direkt gekoppelt” mit einem anderen Element, keine dazwischenliegenden Elemente gegenwärtig. Wie hierin verwendet, schließt der Ausdruck bzw. Term „und/oder” irgendeine und alle Kombinationen von einem oder mehreren der zugeordneten aufgelisteten Gegenstände ein und kann abgekürzt werden als „/”.
Es wird verstanden werden, dass, obwohl die Ausdrücke erster/erste/erstes, zweiter/zweite/zweites etc. hierin verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Ausdrücke beschränkt werden sollten. Diese Ausdrücke werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Beispielsweise könnte ein erstes Signal ein zweites Signal genannt werden, und ähnlich könnte ein zweites Signal ein erstes Signal genannt werden, ohne von der Lehre der Offenbarung abzuweichen.
Die Terminologie, welche hierin verwendet wird, ist ausschließlich zum Zweck des Beschreibens bestimmter Ausführungsformen, und ist nicht vorgesehen, um für die Erfindung beschränkend zu sein. Wie hierin verwendet sind die Singularformen „einer/eine/eines” und „der/die/das” vorgesehen, um auch die Pluralformen einzuschließen, soweit der Zusammenhang nicht klar anderweitiges anzeigt. Es wird weiterhin verstanden werden, dass die Ausdrücke „weist auf” und/oder „aufweisend” oder „schließt ein” und/oder „einschließend”, wenn sie in dieser Beschreibung benutzt werden, die Anwesenheit von genannten Merkmalen, Bereichen, ganzen Zahlen, Schritten, Operationen bzw. Arbeitsschritten, Elementen und/oder Komponenten bzw. Bestandteilen spezifizieren, jedoch die Anwesenheit oder Hinzufügung eines oder mehrerer anderer Merkmale, Bereiche, ganzer Zahlen, Schritte, Operationen bzw. Arbeitsschritte, Elemente, Komponenten bzw. Bestandteile und/oder Gruppen davon nicht ausschließen.
Soweit nicht anders definiert haben alle Ausdrücke (einschließlich technischer und wissenschaftlicher Ausdrücke) dieselbe Bedeutung wie allgemein durch einen Fachmann, zu dessen Gebiet diese Erfindung gehört, verstanden wird. Es wird weiterhin verstanden werden, dass Ausdrücke so wie diese, die in gemeinhin benützten Wörterbüchern definiert sind, als eine Bedeutung habend interpretiert werden sollten, welche konsistent mit ihrer Bedeutung in dem Zusammenhang mit dem relevanten Gebiet und/oder der vorliegenden Anmeldung ist, und nicht in einem idealisierten oder übermäßig formalen Sinne interpretiert werden werden, soweit nicht ausdrücklich hierin so definiert.
1 ist ein Blockdiagramm, welches in einem relevanten Abschnitt ein Kommunikationssystem 10A gemäß einer Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 1 weist das Kommunikationssystem 10A im Allgemeinen einen Universal-Seriell-Bus-(USB-)kompatiblen Host 20 und eine verbundene USB-kompatible Vorrichtung 30A auf. In diesem Zusammenhang bedeutet der Ausdruck „USB-kompatibel” einen Host oder eine Vorrichtung, welche in der Lage ist, in einer Art und Weise zu operieren, welche eine Kommunikation von Daten gemäß einem definierten USB-Standard für Hardware, Software, Firmware und/oder zugehörige Datenkommunikationsprotokolle definiert.
Der USB-Host 20 und die USB-Vorrichtung 30A sind über einen USB-Bus oder ein USB-Kabel verbunden, um eine Kommunikation zwischen dem USB-Host 20 und der USB-Vorrichtung 30A unter Verwendung eines abgestimmten Protokolls zu ermöglichen. In bestimmten Ausführungsformen kann die USB-Vorrichtung 30A als eine Karte mit integriertem Schaltkreis (IC) (Integrated Circuit (IC) Card), eine Smartcard, eine Subscriber Identity Module-(SIM-)Karte oder eine Universal Subscriber Identity Module-(USIM-)Karte implementiert sein.
In dem veranschaulichten Beispiel der 1 ist die USB-Vorrichtung 30A als eine Multi-Schnittstellen-Speicherkarte implementiert und weist eine Anschalt-Reset-(POR = Power On Reset-)Schaltung 31, eine erste Schnittstelle bzw. Interface 32-1, eine zweite Schnittstelle bzw. Interface 32-2, einen Spannungsniveau-Detektor 33, eine Pull-Up/Pull-Down Logikschaltung 34, einen USB-Kern 35A und eine zentrale Verarbeitungseinheit (CPU = Central Processing Unit = Zentrale Verarbeitungseinheit) 37 auf.
Wenn das Niveau einer Anschaltspannung, welche durch einen V_BUS-Anschluss empfangen wird, höher ist als ein Referenzspannungsniveau, erzeugt die POR-Schaltung 31 ein Anschalt-Resetsignal PORS. Wenigstens eine der ersten Schnittstelle 32-1, der zweiten Schnittstelle 32-2, des Spannungsniveau-Detektors 33, der Pull-Up/Pull-Down Logikschaltung 34, des USB-Kerns 35A und der CPU 37 können in Antwort auf das Anschalt-Resetsignal PORS initialisiert werden.
Es wird angenommen, dass der USB-Host 20 ein erstes Protokoll (beispielsweise ein USB-Protokoll) unterstützt (d. h. in Übereinstimmung damit arbeitet), und dass die USB-Vorrichtung 30A mit dem USB-Host über die erste Schnittstelle 32-1 kommunizieren kann, welche das erste Protokoll unterstützt. Zusätzlich wird weiterhin angenommen, dass der USB-Host 20 ein zweites Protokoll (beispielsweise ein Inter-Chip-USB(IC-USB-)Protokoll) unterstützt und dass die USB-Vorrichtung 30A mit dem USB-Host 20 über die zweite Schnittstelle 32-2 kommunizieren kann, welche das zweite Protokoll unterstützt. In dem vorangehenden Zusammenhang bedeutet der Ausdruck „Schnittstelle” Hardware und/oder Software, welche einen Betrieb gemäß einem definierten Datentransferprotokoll ermöglicht.
Die USB-Vorrichtung (Multi-Schnittstellen-Speicherkarte) 30A, welche in 1 veranschaulicht ist, kann weiterhin verschiedene Schnittstellen zusätzlich zu der ersten Schnittstelle 32-1 und der zweiten Schnittstelle 32-2 aufweisen. Für die Klarheit der veranschaulichenden Erklärung jedoch wird für den Betrieb der Multi-Schnittstellen-Speicherkarte 30A, welche hierin nachstehend beschrieben ist, ein einfaches System angenommen, welches die erste Schnittstelle 32-1 und die zweite Schnittstelle 32-2 aufweist.
Wie obenstehend festgehalten ist, sind der USB-Host 20 und die Multi-Schnittstellen-Speicherkarte 30A über einen USB-Bus oder ein USB-Kabel, welche eine Mehrzahl von Signalleitungen (beispielsweise Drähte) 22-1 bis 22-4 aufweisen verbunden, und eine Anschaltspannung, welche durch den USB-Host 20 bereitgestellt wird, wird an die POR-Schaltung 31 und den Spannungsniveau-Detektor 33 der USB-Vorrichtung 30A über den V_BUS-Anschluss angelegt. Wenn der USB-Host 20 beispielsweise das USB-Protokoll unterstützt, wird er für die POR-Schaltung 31 und den Spannungsniveau-Detektor 33 über den V_BUS-Anschluss eine Anschaltspannung bereitstellen, welche ein erstes Niveau (beispielsweise 5,0 Volt) hat, wie durch die USB- 1.x und 2.0 Spezifikationen definiert ist. Wenn der USB-Host 20 jedoch das IC-USB-Protokoll unterstützt, wird er für die POR-Schaltung 31 und den Spannungsniveau-Detektor 33 über den V_BUS-Anschluss eine Anschaltspannung bereitstellen, welche ein zweites Niveau (beispielsweise 1,0, 1,2, 1,5, 1,8 oder 3,0 Volt) hat, wie durch die Ergänzung bzw. den Anhang zu der USB 2.0 Spezifikation definiert ist.
Der Spannungsniveau-Detektor 33 erfasst das Niveau der Anschaltspannung, wie sie über den V_Bus-Anschluss empfangen wird, erzeugt ein Anschaltspannungs-Erfassungsergebnis durch ein Vergleichen der empfangenen Anschaltspannung mit einer Referenzspannung, und speichert dann das Erfassungsergebnis. Beispielsweise kann der Spannungsniveau-Detektor 33 ein Auffang-Register (latch) oder einen Speicher (nicht gezeigt) aufweisen, um das Anschaltspannungs-Erfassungsergebnis zu speichern. Diese Funktionalität, welche durch den Spannungsniveau-Detektor 33 bereitgestellt wird, kann in Antwort auf ein Anschalt-Resetsignal PORS initialisiert werden. In bestimmten Ausführungsformen kann der Spannungsniveau-Detektor 33 einen Analog-Digital-Wandler (ADC = Analog-To-Digital Converter) aufweisen, um das Erfassungsergebnis gemäß einem gewünschten Format oder einer Informationsdefinition zu erzeugen.
Unter der Steuerung der CPU 37 zieht die Pull-Up/Pull-Down Logikschaltung 34 einen Verbindungsanschluss (beispielsweise einen D+ Anschluss) unter einer Mehrzahl von Verbindungsanschlüssen auf ein erstes Spannungsniveau nach oben (beispielsweise ein Leistungsversorgungsspannungsniveau) und zieht einen anderen Verbindungsanschluss (beispielsweise einen D– Anschluss) auf ein zweites Spannungsniveau (beispielsweise Massespannung) nach unten, um eine USB-Attachment-Sequenz oder eine IC-USB-Attachment-Sequenz durchzuführen.
Der USB-Kern 35A, welcher auf beispielhaftem Weg in 1 gezeigt ist, weist einen Resetsignal-Detektor 35-1, einen Speicher-Controller 35-2 und einen Speicher 35-3 auf. In anderen Ausführungsformen jedoch kann der Resetsignal-Detektor 35-1 außerhalb des USB-Kerns 35A vorgesehen sein.
Der Resetsignal-Detektor 35-1 detektiert ein Resetsignal, welches über den D+ Anschluss von dem USB-Host 20 empfangen wird, und erzeugt ein Erfassungssignal DET. Für ein besseres Verständnis der Resetsignalisierung kann Bezug genommen werden auf die USB-Spezifikation Revision 2.0 und 2. In bestimmten Ausführungsformen empfängt der Resetsignal-Detektor 35-1 das Resetsignal von dem ersten Verbindungsanschluss (beispielsweise D+ Anschluss) direkt. Alternativ kann der Resetsignal-Detektor 35-1 das Resetsignal über eine ausgewählte (oder aktivierte) eine einer Mehrzahl von Schnittstellen bzw. Interfaces (beispielsweise die erste Schnittstelle 32-1 oder die zweite Schnittstelle 32-2) empfangen.
Der Speicher-Controller 35-2 kann verwendet werden, um den Betrieb (beispielsweise Programmier- oder Schreib-, Lese- und/oder Lösch-Operationen) für den Speicher 35-3 gemäß einem Befehl (beispielsweise einer Befehlsausgabe von dem USB-Host 20), welcher über eine aktivierte Schnittstelle unter der ersten Schnittstelle 32-1 und der zweiten Schnittstelle 32-2 empfangen wird, zu steuern. Beispielsweise kann der Speicher-Controller 35-2 eine Datenkommunikation zwischen dem USB-Host 20 und dem Speicher 35-3 steuern.
In bestimmten Ausführungsformen des erfinderischen Konzepts kann der Speicher 35-3 ein nichtflüchtiger Speicher wie beispielsweise ein elektrisch löschbarer programmierbarer Nur-Lesespeicher (EEPROM = Electrically Erasable Programmable Read-Only Memory), ein Flash-Speicher oder ein Widerstandsspeicher bzw. resistiver Speicher sein.
Die CPU 37 steuert den Gesamtbetrieb der USB-Vorrichtung 30A. Die CPU 37 kann das Anschaltspannungs-Erfassungsergebnis, welches durch den Spannungsniveau-Detektor 33 in Antwort auf das Erfassungssignal DET erzeugt wird, welches durch den Resetsignal-Detektor 35-1 bereitgestellt wird, lesen, die Erfassungsergebnis-Information analysieren und eine der ersten und zweiten Schnittstelle 32-1 und 32-2 gemäß der Analyse des Erfassungsergebnisses auswählen (oder aktivieren). Beispielsweise kann die CPU 37 ein Steuersignal erzeugen, welches wahlweise die erste Schnittstelle 32-1 oder die zweite Schnittstelle 32-2 aktiviert.
2 ist ein Signaldiagramm, welches bestimmte Signale veranschaulicht, welche in eine Anschalt- und Verbindungsereignis-Zeitsteuerung gemäß der USB-Spezifikation Revision 2.0 involviert sind. Dieses USB-Standard-Dokument ist leicht erhältlich und wird als herkömmlich verstanden betrachtet. Es sollte jedoch festgehalten werden, dass das Resetsignal, welches durch bestimmte Ausführungsformen des vorliegenden erfinderischen Konzepts benutzt wird, durch den USB-Host 20 für eine Zeitdauer von Δt5 auf einem niedrigen Logik-Level bzw. Logikniveau (hierin nachstehend „LOW”) aufrechterhalten wird. Beispielsweise kann der USB-Host 20 ein LOW-Signal für den ersten Verbindungsanschluss (D+ Anschluss) für die Zeitdauer von Δt5 bereitstellen, um die USB-Vorrichtung 30A zurückzusetzen. Danach erhält die USB-Vorrichtung 30A einen Standardzustand.
3 ist ein Flussdiagramm, welches den Betrieb der USB-Vorrichtung 30A, welche in 1 gezeigt ist, zusammenfasst. Wenn die USB-Vorrichtung 30A mit dem USB-Host 20 über einen USB-Bus oder ein USB-Kabelverbunden (beispielsweise eingeführt) ist, stellt der USB-Host 20 für die USB-Vorrichtung 30A eine Anschaltspannung über den V_BUS-Anschluss bereit (S10). Demnach schaltet die Anschaltspannung die USB-Vorrichtung 30A an, wenn sie verbunden ist. Demzufolge führt die USB-Vorrichtung 30A die USB-Attachment-Sequenz oder die IC-USB-Attachment-Sequenz durch (S20) (siehe beispielsweise 7 bis 29 der USB-Spezifikation Revision 2.0 und 2).
Der Spannungsniveau-Detektor 33 erfasst das Niveau der angelegten Anschaltspannung, welche über den V_BUS-Anschluss empfangen wird, und erzeugt eine „Spannungsniveau-Information”, welche mit den Erfassungsergebnissen konsistent ist (S30). Der Resetsignal-Detektor 35-1 erfasst dann ein Resetsignal, welches über einen ersten Verbindungsanschluss (den D+ Anschluss) (S40) empfangen wird, und gibt ein entsprechendes Erfassungssignal DET an die CPU 37 aus. Die CPU 37 liest dann und analysiert die Spannungsniveau-Information, welche durch den Spannungsniveau-Detektor 33 in Antwort auf das Erfassungssignal DET erzeugt wird (S50).
Wenn der USB-Host 20 das USB-Protokoll unterstützt, wird der USB-Host 20 beispielsweise eine Anschaltspannung bereitstellen, welche ein erstes Niveau (beispielsweise 5,0 Volt) hat, wie durch die USB 1.x und 2.0 Spezifikationen definiert ist. Demzufolge erzeugt der Spannungsniveau-Detektor 33 die Spannungsniveau-Information, welche 5,0 Volt entspricht. Die CPU 37 analysiert dann die Spannungsniveau-Information und bestimmt, ob das Niveau der Spannung, welche über den V_BUS-Anschluss empfangen wird Klasse A ist (beispielsweise 5,0 Volt, wie durch einen Vergleich mit einer Referenzspannung angezeigt wird) (S60).
Wenn bestimmt wird, dass das Niveau der Anschaltspannung, welche über den V_BUS-Anschluss empfangen wird, Klasse A ist, erkennt die CPU 37, dass der USB-Host 20 das USB-Datentransferprotokoll unterstützt und erzeugt gemäß dem Erkennungsergebnis ein Steuersignal, welches die erste Schnittstelle 32-1 aktiviert und die zweite Schnittstelle 32-2 deaktiviert.
In anderen Worten gesagt wählt die CPU 37 eine USB-Modussequenz (beispielsweise einen Betriebsmodus für Kommunikationsdaten entsprechend dem USB-Protokoll) aus (S70), so dass der USB-Host 20 auf den USB-Kern 35A über die erste Schnittstelle 32-1 zugreifen kann, welche aktiviert worden ist. Als ein Ergebnis kann der USB-Host 20 Daten zu dem Speicher 35-3 übertragen und Daten von dem Speicher 35-3 empfangen über die erste Schnittstelle 32-1 und den Speicher-Controller 35-2. Zu dieser Zeit kann die Übertragung von Daten bewerkstelligt werden unter Verwendung herkömmlich verstandener Datenpakete und einer Differentialsignalisierung über den ersten und zweiten Verbindungsanschluss (beispielsweise den D+ Anschluss und den D– Anschluss).
Wenn der USB-Host 20 das IC-USB-Datentransferprotokoll unterstützt, stellt der USB-Host 20 abwechselnd für den Spannungsniveau-Detektor 33 über den V_BUS-Anschluss eine Anschaltspannung bereit, welche ein zweites Niveau, beispielsweise 1,0, 1,2, 1,5, 1,8 oder 3,0 Volt hat, wie durch den Anhang zu der USB 2.0 Spezifikation definiert ist. Demzufolge erzeugt der Spannungsniveau-Detektor 33 eine entsprechende Spannungsniveau-Information.
Die CPU 37 analysiert die Spannungsniveau-Information und bestimmt, ob das Niveau der Spannung, welche durch den V_BUS-Anschluss empfangen wird, Klasse A (beispielsweise 5,0 Volt) ist (S60). Beispielsweise vergleicht die CPU 37 die Spannungsniveau-Information mit einer Referenzspannungsniveau-Information (beispielsweise eine Information, welche 5 Volt entspricht) und gibt ein Steuersignal gemäß einem Vergleichsergebnis aus.
Wenn bestimmt ist, dass das Niveau der Anschaltspannung, welche über den V_BUS-Anschluss empfangen wird, nicht Klasse A ist, erkennt die CPU 37, dass der USB-Host 20 das IC-USB-Datentransferprotokoll unterstützt und erzeugt gemäß einem Erkennungsergebnis ein Steuersignal, welches die erste Schnittstelle 32-1 deaktiviert und die zweite Schnittstelle 32-2 aktiviert. In anderen Worten gesagt wählt die CPU 37 eine IC-USB-Modussequenz (beispielsweise einen Betriebsmodus zum Übertragen von Daten gemäß dem IC-USB-Datentransferprotokoll) aus (S80), so dass der USB-Host 20 auf den USB-Kern 35A über die zweite Schnittstelle 32-2 zugreifen kann, welche aktiviert worden ist. Als ein Ergebnis kann der USB-Host 20 Daten zu und empfangene Daten von dem Speicher 35-3 über die zweite Schnittstelle 32-2 und den Speicher-Controller 35-2 übertragen.
Gemäß den vorstehenden Ausführungsformen des erfinderischen Konzepts ermöglicht die USB-Vorrichtung 30A eine der ersten und der zweiten Schnittstelle 32-1 und 32-2 gemäß demnach, ob ein Resetsignal über einen ersten Verbindungsanschluss (den D+ Anschluss) empfangen worden ist und gemäß dem Niveau der Anschaltspannung, welche über den V_BUS-Anschluss empfangen wird. Demzufolge können USB-Vorrichtungen wie die USB-Vorrichtung 30A der 1 einfach ein Datentransferprotokoll, welches mit dem USB-Host 20 zu verwenden ist, identifizieren und eine entsprechende Schnittstelle für das Datentransferprotokoll aus einer Mehrzahl zur Verfügung stehender Schnittstellen auswählen.
4 ist ein Blockdiagramm, welches ein Kommunikationssystem 10B gemäß einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 4 weist das Kommunikationssystem 10B allgemein den USB-Host 20 und eine USB-Vorrichtung 30B auf.
Die USB-Vorrichtung 30B, welche als eine Multi-Schnittstellen-Speicherkarte implementiert sein kann, weist die POR-Schaltung 31, die erste Schnittstelle 32-1, welche das USB-Datentransferprotokoll unterstützt, die zweite Schnittstelle 32-2, welche das IC-USB-Datentransferprotokoll unterstützt, eine dritte Schnittstelle 32-3, welche ein drittes Datentransferprotokoll unterstützt, den Spannungsniveau-Detektor 33, die Pull-Up/Pull-Down Logikschaltung 34, einen USB-Kern 35B, einen Timer bzw. Taktgeber 36 und die CPU 37 auf. In bestimmten Ausführungsformen kann das dritte Datentransferprotokoll ein International Standards Organization (ISO) 7816- oder ein Single Wire-Protocol (SWP) sein.
Die Struktur bzw. der Aufbau der USB-Vorrichtung 30B, welche in 4 gezeigt ist, ist im Wesentlichen ähnlich zu derjenigen der USB-Vorrichtung 30A der 1, außer dem USB-Kern 35B und dem Taktgeber 36. Der Taktgeber 36 kann für Initialisierungszwecke in Antwort auf die Anschalt-Resetsignal-POR-Ausgabe der POR-Schaltung verwendet werden. Beispielsweise können wenigstens einer/eine/eines der ersten Schnittstelle 32-1, der zweiten Schnittstelle 32-2, der dritten Schnittstelle 32-3, des Spannungsniveau-Detektors 33, der Pull-Up/Pull-Down Logikschaltung 34, des USB-Kerns 35B, des Taktgebers 36 und der CPU 37 in Antwort auf das Schalt-Resetsignal PORS initialisiert werden.
Der Taktgeber 36 wird verwendet, um ein Referenztaktsignal bereitzustellen, welches verwendet wird, um ein Resetsignal zu erfassen. Beispielsweise kann der Taktgeber 36 ein Steuersignal TCNT erzeugen, welches verwendet wird, um einen Resetsignal-Detektor 35-4 während einer Referenzzeitdauer zu aktivieren, und um den Resetsignal-Detektor 35-4 außerhalb der Referenzzeitdauer zu deaktivieren.
Wie zuvor kann der Resetsignal-Detektor 35-4 das Erfassungssignal DET, welches verschiedene Niveaus hat, gemäß dem erzeugen, ob das Resetsignal in Bezug auf den Betrieb des Taktgebers 36 erfasst ist. Gemäß dem Niveau des Erfassungssignals DET bestimmt die CPU 37, ob der USB-Host 20, welcher mit der USB-Vorrichtung 30B verbunden ist, das USB-Datentransferprotokoll, das IC-USB-Datentransferprotokoll oder das dritte Datentransferprotokoll unterstützt.
Ein Startpunkt für die Referenzzeitdauer, welche durch den Taktgeber 36 gesteuert wird, kann mit Design und Anwendung variieren. Beispielsweise kann der Startpunkt in Bezug zu einer Zeitdauer Δt3, einer Zeitdauer Δt4 oder einer Zeitdauer Δt5 gewählt bzw. gesetzt werden, welche in dem Zeitsteuerungs-Signal-Diagramm der 2 gezeigt sind. Der Taktgeber 36 kann in Antwort auf ein angelegtes Taktsignal CLK eine vorbestimmte Zeitdauer zählen, welche an dem Startpunkt beginnt, um das Steuersignal TCNT zu erzeugen, welches den Betrieb des Resetsignal-Detektors 35-4 gemäß dem entsprechenden Zählergebnis steuert. Der Resetsignal-Detektor 35-4 kann dann bestimmen, ab ein Resetsignal während der vorbestimmten Zeitdauer, welche durch das Steuersignal TCNT etabliert wird, empfangen wird, und das Erfassungssignal DET, welches verschiedene Niveaus hat, gemäß einem Ergebnis der Bestimmung ausgeben.
Hierin wird nachstehend für die Klarheit der Beschreibung angenommen, dass der Startpunkt auf die Zeitdauer Δt5 gesetzt ist.
5 ist ein Flussdiagramm, welches den Betrieb der USB-Vorrichtung 30B der 4 zusammenfasst. Da die USB-Vorrichtung oder eine Multi-Schnittstellen-Speicherkarte 30B die dritte Schnittstelle 32-3 zusätzlich zu der ersten und zweiten Schnittstelle 32-1 und 32-2 aufweist, können die erste und zweite Schnittstelle 32-1 und 32-2 aktiviert werden, auch wenn der USB-Host 20, welcher mit dem USB-Host 20 verbunden ist, das dritte Datentransferprotokoll unterstützt. Als ein Ergebnis wird Leistung durch die erste und die zweite Schnittstelle 32-1 und 32-2 verbraucht.
Wenn der USB-Host 20 das dritte Datentransferprotokoll unterstützt, muss die Multi-Schnittstellen-Speicherkarte 30B die erste und zweite Schnittstelle 32-1 und 32-2 deaktivieren.
Bezug nehmend auf die 2, 4 und 5 stellt, wenn die USB-Vorrichtung 30B mit dem USB-Host verbunden ist (beispielsweise durch ein Einführen in denselben), der USB-Host 20 die Anschaltspannung für die USB-Vorrichtung 30B über den V_BUS-Anschluss bereit (S110). In anderen Worten gesagt wird Leistung an die USB-Vorrichtung 30B angelegt. Wenn das Anschalt-Resetsignal PORS durch die POR-Schaltung 31 erzeugt wird (S115) führt die USB-Vorrichtung 30B die USB-Attachment-Sequenz oder die IC-USB-Attachment-Sequenz durch (S120) (siehe beispielsweise 7 bis 29 in der USB-Spezifikation Revision 2.0 und 2). Zu dieser Zeit beginnt der Zeitgeber bzw. Taktgeber 36 ein Zählen in Antwort auf das Taktsignal CLK.
Der Spannungsniveau-Detektor 33 erfasst das Niveau der Anschaltspannung, welche über den V_BUS-Anschluss empfangen wird, und erzeugt eine Spannungsniveau-Information gemäß einem Erfassungsergebnis (S125). Während der vorbestimmten Zeitdauer während welcher der Zeitgeber bzw. Taktgeber 36 arbeitet, erfasst der Resetsignal-Detektor 35-4, ob ein Resetsignal über den ersten Verbindungsanschluss (den D+ Anschluss) empfangen wird, wie es durch das Steuersignal TCNT angezeigt wird (S130).
Wenn der USB-Host 20 das dritte Datentransferprotokoll verwendet, geht ein Signal, welches über den Verbindungsanschluss (den D+ Anschluss) während der vorbestimmten Zeitdauer empfangen wird, nicht zu LOW über, sondern verbleibt logisch „HIGH”. In anderen Worten gesagt wird das Resetsignal nicht während der vorbestimmten Zeitdauer empfangen und demnach gibt der Resetsignal-Detektor 35-4 das Erfassungssignal DET auf einem ersten Niveau (beispielsweise einem von entweder HIGH oder LOW) an die CPU 37 aus.
Die CPU 37 erzeugt ein Steuersignal zum Deaktivieren der ersten Schnittstelle 32-1 und der zweiten Schnittstelle 32-2 in Antwort auf das Erfassungssignal DET auf dem ersten Niveau. Als ein Ergebnis werden die erste Schnittstelle 32-1 und die zweite Schnittstelle 32-2 deaktiviert und die USB-Attachment-Sequenz (oder USB-Modussequenz) und die IC-USB-Attachment-Sequenz (oder IC-USB-Modussequenz) werden beendet (S135). Demzufolge verbrauchen die erste und die zweite Schnittstelle 32-1 und 32-2 keine Leistung.
Wenn der USB-Host 20 das USB-Datentransferprotokoll verwendet, geht ein Signal, welches über den ersten Verbindungsanschluss (den D+ Anschluss) während der vorbestimmten Zeitdauer empfangen wird, zu LOW über, wie in 2 gezeigt ist. In anderen Worten gesagt wird das Resetsignal über den Verbindungsanschluss (den D+ Anschluss) während der vorbestimmten Zeitdauer empfangen, und demnach gibt der Resetsignal-Detektor 35-4 das Erfassungssignal DET auf einem zweiten Niveau (beispielsweise dem anderen einen von entweder HIGH oder LOW) an die CPU 37 aus.
Die CPU 37 liest und analysiert die Spannungsniveau-Information, welche durch den Spannungsniveau-Detektor 33 erzeugt wird, in Antwort auf das Erfassungssignal DET auf dem zweiten Niveau in (S140). Die CPU 37 erzeugt ein Steuersignal zum Aktivieren der ersten Schnittstelle 32-1 und zum Deaktivieren der zweiten Schnittstelle 32-2 gemäß der Spannungsniveau-Information, welche 5,0 Volt entspricht (S150).
Als ein Ergebnis wählt die CPU 37 eine USB-Modussequenz (S160), so dass der USB-Host 20 auf den USB-Kern 35B durch die erste Schnittstelle 32-1 zugreifen kann, welche aktiviert ist. Demzufolge kann der USB-Host 20 Daten übertragen zu oder Daten empfangen von dem Speicher 35-3 durch die erste Schnittstelle 32-1 und den Speicher-Controller 35-2.
Wenn der USB-Host 20 das IC-USB-Datentransferprotokoll verwendet, geht ein Signal, welches über den ersten Verbindungsanschluss (den D+ Anschluss) während der vorbestimmten Zeitdauer empfangen wird, zu LOW über. In anderen Worten gesagt wird das Resetsignal während der vorbestimmten Zeitdauer empfangen und demnach gibt der Resetsignal-Detektor 35-4 das Erfassungssignal DET auf dem zweiten Niveau an die CPU 37 aus.
Die CPU 37 liest und analysiert die Spannungsniveau-Information, welche durch den Spannungsniveau-Detektor 33 erzeugt wird, in Antwort auf das Erfassungssignal DET auf dem zweiten Niveau (S140). Die CPU 37 erzeugt ein Steuersignal zum Deaktivieren der ersten Schnittstelle 32-1 und zum Aktivieren der zweiten Schnittstelle 32-2 gemäß der Spannungsniveau-Information, welche 1,0, 1,2, 1,5, 1,8 oder 3,0 Volt entspricht (S150).
Als ein Ergebnis wählt die CPU 37 eine IC-USB-Modussequenz in Operation S170 aus, so dass der USB-Host 20 auf den USB-Kern 35B durch die zweite Schnittstelle 32-2, welche aktiviert ist, zugreifen kann. Demzufolge kann der USB-Host 20 Daten übertragen zu oder Daten empfangen von dem Speicher 35-3 durch die zweite Schnittstelle 32-2 und den Speicher-Controller 35-2.
Wie obenstehend beschrieben ist, deaktiviert die USB-Vorrichtung 30B die erste und die zweite Schnittstelle 32-1 und 32-2 gemäß demnach, ob das Resetsignal über einen Verbindungsanschluss (den D+ Anschluss) während der vorbestimmten Zeitdauer empfangen wird. Zusätzlich aktiviert die USB-Vorrichtung 30B eine der ersten und zweiten Schnittstellen 32-1 und 32-2 gemäß demnach, ob das Resetsignal über den Verbindungsanschluss (den D+ Anschluss) während der vorbestimmten Zeitdauer empfangen wird und dem Niveau der Spannung, welche durch den V_BUS-Anschluss empfangen wird.
Demzufolge kann die USB-Vorrichtung 30B leicht ein Datentransferprotokoll, welches durch den USB-Host 20 verwendet wird, identifizieren und eine angemessene Schnittstelle für das Datentransferprotokoll, welches durch den USB-Host 20 verwendet wird, aus einer Mehrzahl zur Verfügung stehender Schnittstellen gemäß einem Erkennungsergebnis auswählen.
Gemäß bestimmten Ausführungsformen des vorliegenden erfinderischen Konzepts kann eine Multi-Schnittstellen-Speicherkarte leicht ein Datentransferprotokoll, welches durch einen Host unterstützt wird, gemäß dem Niveau einer Anschaltspannung, welche durch den Host bereitgestellt wird, und der Anwesenheit/Abwesenheit einer Resetsignal-Ausgabe von dem Host erkennen und eine Schnittstelle unter den mehreren möglichen Schnittstellen gemäß einem Erkennungsergebnis auszuwählen.
Während das vorliegende erfinderische Konzept insbesondere unter Bezugnahme auf beispielhafte Ausführungsformen davon gezeigt und beschrieben worden ist, wird es durch Fachleute verstanden werden, dass verschiedene Änderungen in Form und Details darin getätigt werden können, ohne von dem Umfang der folgenden Ansprüche abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 10-2010-0131904 [0001]

Zitierte Nicht-Patentliteratur

(ISO) 7816 [0045]

Claims

Betriebsverfahren für eine Multi-Schnittstellen-Speicherkarte (30A), wobei das Verfahren Folgendes aufweist: ein Erfassen eines Niveaus einer Anschaltspannung, welche von einem Host (20) empfangen wird, und ein Erzeugen einer entsprechenden Spannungsniveau-Information; ein Analysieren der Spannungsniveau-Information in Antwort auf ein Resetsignal, welches von dem Host (20) empfangen wird, und ein Bereitstellen eines Analyse-Ergebnisses; und ein Aktivieren einer aus einer Mehrzahl von Schnittstellen (32-1–32-3), welche die Kommunikation zwischen der Multi-Schnittstellen-Speicherkarte (30A) und dem Host (20) in Übereinstimmung mit dem Analyse-Ergebnis steuern.
Verfahren nach Anspruch 1, wobei die Anschaltspannung an einem V_BUS-Anschluss der Multi-Schnittstellen-Speicherkarte (30A) über eine Universal-Seriell-Bus(USB-)Verbindung empfangen wird; und wobei das Analysieren der Spannungsniveau-Information ein Vergleichen der Spannungsniveau-Information mit einer Referenzspannungsniveau-Information in Antwort auf das Resetsignal, welches über den Verbindungsanschluss des Host (20) empfangen wird, aufweist.
Verfahren nach Anspruch 2, wobei der Verbindungsanschluss ein D+ Anschluss ist.
Verfahren nach Anspruch 1, wobei die Mehrzahl von Schnittstellen (32-1–32-3) eine erste Schnittstelle (32-1), welche ein USB-Datentransferprotokoll unterstützt und eine zweite Schnittstelle (32-2) aufweist, welche ein Inter-Chip-USB-(IC-USB-)Datentransferprotokoll unterstützt.
Verfahren nach Anspruch 1, wobei die Multi-Schnittstellen-Speicherkarte (30A) eine Karte mit integriertem Schaltkreis (IC) ist, welche einen Körper hat, welcher wie eine Kreditkarte geformt ist.
Verfahren nach Anspruch 1, wobei die Multi-Schnittstellen-Speicherkarte (30A) entweder eine Subscriber Identity Module-(SIM-)Karte oder eine Universal Subscriber Identity Module-(USIM-)Karte ist.
Verfahren nach Anspruch 1, wobei die Multi-Schnittstellen-Speicherkarte (30A) einen nichtflüchtigen Speicher aufweist und das Verfahren weiterhin Folgendes aufweist: Ein Kommunizieren von Daten zwischen dem Host (20) und dem Speicher über die aktivierte eine der Mehrzahl von Schnittstellen (32-1–32-3).
Verfahren nach Anspruch 4, weiterhin aufweisend: ein Zählen einer vorbestimmten Zeitdauer in Antwort auf ein angelegtes Taktsignal; ein Bestimmen, ob das Resetsignal von dem Host (20) während der vorbestimmten Zeitdauer empfangen wird; wenn das Resetsignal in der vorbestimmten Zeitdauer nicht empfangen wird, ein Deaktivieren einer ersten Schnittstelle (32-1) und einer zweiten Schnittstelle (32-2); und wenn das Resetsignal in der vorbestimmten Zeitdauer empfangen wird, ein Analysieren der Spannungsniveau-Information in Antwort auf das Resetsignal und ein Aktivieren der ersten Schnittstelle (32-1) oder der zweiten Schnittstelle (32-2) gemäß einem Analyse-Ergebnis.
Verfahren nach Anspruch 8, wobei das Erzeugen der entsprechenden Spannungsniveau-Information ein Erfassen des Niveaus der Anschaltspannung, welche über den V_BUS-Anschluss empfangen wird, und ein Erzeugen der Spannungsniveau-Information gemäß einem Erfassungsergebnis aufweist; und wobei das Aktivieren der einen Schnittstelle (32-1–32-2) ein Vergleichen der Spannungsniveau-Information mit einer Referenzspannungsniveau-Information in Antwort auf das Resetsignal aufweist, welches über einen D+ Anschluss empfangen wird, und ein Aktivieren der ersten Schnittstelle (32-1) oder der zweiten Schnittstelle (32-2) gemäß einem Vergleichsergebnis.
Verfahren nach Anspruch 8, wobei das Zählen der vorbestimmten Zeitdauer ein Zählen der vorbestimmten Zeitdauer unter Verwendung eines Zeitgebers, welcher in Antwort auf das angelegte Taktsignal arbeitet, aufweist.
Multi-Schnittstellen-Speicherkarte (30A), die Folgendes aufweist: eine erste Schnittstelle (32-1), welche konfiguriert ist, um ein erstes Datentransferprotokoll zu unterstützen; eine zweite Schnittstelle (32-2), welche konfiguriert ist, um ein zweites Datentransferprotokoll zu unterstützen; einen Spannungsniveau-Detektor (33), welcher konfiguriert ist, um ein Niveau einer Anschaltspannung zu erfassen, welche von einem Host (20) über eine Universal-Seriell-Bus(USB-)Verbindung empfangen wird, und um eine entsprechende Spannungsniveau-Information zu erzeugen; einen Resetsignal-Detektor (35-1), welcher konfiguriert ist, um ein Resetsignal zu erfassen, welches von dem Host (20) über die USB-Verbindung empfangen wird, und um ein Erfassungssignal zu erzeugen; und eine zentrale Verarbeitungseinheit (CPU) (37), welche konfiguriert ist, um die Spannungsniveau-Information mit einer Referenzspannungsniveau-Information in Antwort auf das Erfassungssignal zu vergleichen, und um die erste Schnittstelle (32-1) oder die zweite Schnittstelle (32-2) gemäß einem Ergebnis des Vergleichs zwischen der Spannungsniveau-Information und dem Referenzspannungsniveau zu aktivieren.
Multi-Schnittstellen-Speicherkarte (30A) nach Anspruch 11, wobei die Anschaltspannung von einem V_BUS-Anschluss des Host (20) über die USB-Verbindung empfangen wird, und der Resetsignal-Detektor (35-1) das Resetsignal über einen D+ Anschluss des Host (20) empfängt.
Multi-Schnittstellen-Speicherkarte (30A) nach Anspruch 11, wobei die erste Schnittstelle (32-1) ein USB-Datentransferprotokoll unterstützt, und die zweite Schnittstelle (32-2) ein Inter-Chip-USB-(IC-USB-)Datentransferprotokoll unterstützt.
Multi-Schnittstellen-Speicherkarte (30A) nach Anspruch 11, wobei die Multi-Schnittstellen-Speicherkarte (30A) eine Subscriber Identity Module-(SIM-)Karte oder eine Universal Subscriber Identity Module-(USIM-)Karte ist.
Multi-Schnittstellen-Speicherkarte (30A) nach Anspruch 11, weiterhin aufweisend: einen Zähler, welcher konfiguriert ist, um eine vorbestimmte Zeitdauer in Antwort auf ein angelegtes Taktsignal zu zählen, wobei der Resetsignal-Detektor (35-1) bestimmt, ob das Resetsignal während der vorbestimmten Zeitdauer empfangen wird, und das Erfassungssignal erzeugt, wobei die CPU (37) die erste Schnittstelle (32-1) und die zweite Schnittstelle (32-2) in Antwort auf das Erfassungssignal, das anzeigt, dass das Resetsignal nicht während der vorbestimmten Zeitdauer empfangen wird, deaktiviert.
Multi-Schnittstellen-Speicherkarte (30A) nach Anspruch 15, weiterhin aufweisend: eine Anschalt-Reset-Schaltung (31), welche konfiguriert ist, um das Niveau der Anschaltspannung mit einem Referenzspannungsniveau zu vergleichen, und um ein Anschalt-Resetsignal zu erzeugen, wobei die CPU (37) und der Zähler in Antwort auf das Anschalt-Resetsignal initialisiert werden.
Betriebsverfahren für eine Multi-Schnittstellen-Speicherkarte (30A), welche eine erste Schnittstelle (32-1), welche ein Universal-Seriell-Bus(USB-)Datentransferprotokoll unterstützt, und eine zweite Schnittstelle (32-2) aufweist, welche ein Inter-Chip-USB(IC-USB-)Datentransferprotokoll unterstützt, wobei das Verfahren Folgendes aufweist: ein Auswählen entweder der ersten Schnittstelle (32-1) oder der zweiten Schnittstelle (32-2), um eine Datenkommunikation zwischen der Multi-Schnittstellen-Speicherkarte (30A) und einem Host (20), welcher mit der Multi-Schnittstellen-Speicherkarte (30A) über eine USB-Verbindung verbunden ist, zu erleichtern oder zu ermöglichen, durch ein Vergleichen eines Niveaus einer Anschaltspannung, welche von dem Host (20) empfangen wird, mit einem Referenzspannungsniveau, und danach einem Bestimmen, ob ein Resetsignal von dem Host (20) empfangen worden ist.
Verfahren nach Anspruch 17, wobei das Bestimmen, ob das Resetsignal empfangen worden ist, während einer vorbestimmten Zeitdauer durchgeführt wird.
Verfahren nach Anspruch 17, weiterhin aufweisend ein Kommunizieren von Daten zwischen der Multi-Schnittstellen-Speicherkarte (30A) und dem Host (20) über die USB-Verbindung.
Verfahren nach Anspruch 17, wobei die Anschaltspannung über die USB-Verbindung an einem V_BUS-Anschluss der Multi-Schnittstellen-Speicherkarte (30A) empfangen wird.