DE102011011043A1 - Halbleiterschicht oder Halbleiterschichtsystem mit einer semipolaren oder m-planaren Gruppe-III-Nitrid Schicht oder einem Schichtsystem und ein darauf basierendes Halbleiterbauelement - Google Patents

Halbleiterschicht oder Halbleiterschichtsystem mit einer semipolaren oder m-planaren Gruppe-III-Nitrid Schicht oder einem Schichtsystem und ein darauf basierendes Halbleiterbauelement Download PDF

Info

Publication number
DE102011011043A1
DE102011011043A1 DE102011011043A DE102011011043A DE102011011043A1 DE 102011011043 A1 DE102011011043 A1 DE 102011011043A1 DE 102011011043 A DE102011011043 A DE 102011011043A DE 102011011043 A DE102011011043 A DE 102011011043A DE 102011011043 A1 DE102011011043 A1 DE 102011011043A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor layer
lattice constant
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011011043A
Other languages
English (en)
Other versions
DE102011011043B4 (de
Inventor
Dr. Dadgar Armin
Prof.Dr. Krost Alois
Dr. Veit Peter
Roghaiyeh Ravash
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Otto Von Guericke Universitaet Magdeburg
Original Assignee
Otto Von Guericke Universitaet Magdeburg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Otto Von Guericke Universitaet Magdeburg filed Critical Otto Von Guericke Universitaet Magdeburg
Priority to DE102011011043.7A priority Critical patent/DE102011011043B4/de
Priority to PCT/EP2012/000551 priority patent/WO2012107214A1/de
Priority to TW101104163A priority patent/TW201251112A/zh
Publication of DE102011011043A1 publication Critical patent/DE102011011043A1/de
Application granted granted Critical
Publication of DE102011011043B4 publication Critical patent/DE102011011043B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Halbleiterschichten oder Halbleiterschichtsysteme mit zumindest einer semipolaren oder m-planaren Gruppe-III-Nitrid Schicht oder einem Schichtsystem, die für eine Vielzahl von elektronischen und insbesondere optoelektronischen Bauelementen geeignet sind. Solche semipolaren Schichten weisen insbesondere bei der Herstellung auf einem Heterosubstrat häufig eine hohe Dichte an Stapelfehlern auf wenn sie in semi- oder unpolarer Richtung gewachsen wurden. Die Reduktion dieser Stapelfehler durch die Wahl der Schichtenfolge in Bezug auf ihre Zusammensetzung und Gitterkonstante führt zu einer deutlich verbesserten Bauelementleistung.

Description

  • Die Erfindung betrifft eine Halbleiterschicht oder ein Halbleiterschichtsystem mit einer semipolaren oder m-planaren Gruppe-III-Nitrid Schicht oder einem Schichtsystem und ein darauf basierendes Halbleiterbauelement.
  • Gruppe-III-Nitrid basierte Halbleiterbauelemente, insbesondere LEDs weisen hohe piezoelektrische Felder in c-Achsenrichtung auf. Diese reduzieren die Effizienz von LEDs, insbesondere im langwelligen Emissionsbereich durch den Quantum Confined Stark Effekt [T. Deguchi, K. Sekiguchi, A. Nakamura, T. Sota, R. Matsuo, S. Chichibu und S. Nakamura, Jpn. J. Appl. Phys. 38, 1914 (1999)]. Daher ist man unter anderem bestrebt solche langwelligen LEDs oder Laser mit verringerter Polarisation in den lichtemittierenden Schichten zu erzielen. Dies gelingt z. B. durch ein Kippen der üblicherweise in Wachstumsrichtung zeigenden c-Achsenorientierung der Kristalle. Dabei existieren für InGaN/GaN basierte Multiquantenwellsysteme Minima bei einem Kippwinkel der c-Achse von ca. 45° und 90° [A. E. Romanov, T. J. Baker, S. Nakamura, and J. S. Speck, J. App. Phys. 100, 023522 (2006)]. Aber auch schon bei geringerem Kippwinkel ist eine deutliche Abnahme der Polarisationsfelder vorhanden, weshalb semipolare Gruppe-III-Nitride gegenüber nichtpolaren, die diese Effekte in Wachstumsrichtung prinzipiell nicht zeigen, interessant sind.
  • Nichtpolare Gruppe-III-Nitridschichten können in der Heteroepitaxie prinzipiell hergestellt werden, z. B. auf a- oder m-planarem SiC als a- oder m-orientiertes GaN oder a-planares GaN auf r-planarem Saphir [P. Vennéguès und Z. Bougrioua, Appl. Phys. Lett. 89, 111915 (2006)], aber auch auf Siliziumsubstraten [Y. Honda, Y. Kawaguchi, T. Kato, M. Yamaguchi, and N. Sawaki, in Proceedings of the International Workshop an Nitride Semiconductors, Nagoya, Japan, IPAP Conference Series 1, 304 (2000); T. Tanikawa, T. Hikosaka, Y. Honda, M. Yamaguchi, and N. Sawaki, Physica Status Solidi (c) 5, 2966 (2008)]. Dabei ist letztgenannte Methode durch die vor dem Wachstum notwendige Prozessierung relativ aufwendig. Zu dieser Methode auf Siliziumsubstraten gibt es inzwischen eine alternative Methode in Bezug auf das semipolare Wachstum auf hochindizierten Si-Substraten, wie z. B. in der Literatur beschrieben [Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009)].
  • Allgemein findet sich speziell in den erstgenannten nichtpolaren und in semipolaren Schichten, die auf Fremdsubstraten gewachsen wurden, eine hohe Anzahl von Stapelfehlern des Gruppe-III-Nitridkristalls.
  • Stapelfehler, die im wurtzitischen Kristall meist als ein kubischer Einschluss angesehen werden können, wirken wie dünne Quantentopfstrukturen und geben eine charakteristische Lumineszenz ab, die als effizienter Rekombinationskanal die eigentlich beabsichtigte Lumineszenz z. B. aus einem InGaN/GaN Multiquantenwellsystem stört.
  • Daher ist man bestrebt, solche Stapelfehler, die in c-achsenorientiertem Material fast nicht vorkommen, auch in semi- und nichtpolaren Schichten gänzlich zu verhindern. Bekannt ist, dass Methoden des epitaktischen lateralen Überwachsens, auch LEO, ELO oder ELOG genannt, die Anzahl an Stapelfehlern reduzieren können, nicht jedoch homogen über die gesamte Kristallfläche.
  • Zudem ist für dieses Verfahren in der Regel ein zweistufiger Wachstumsprozess und eine Strukturierung und Maskierung mit einem Material wie SiO oder SiN notwendig um ein selektives Wachstum zu ermöglichen. Daher hat sich diese Methode bislang nicht durchsetzen können.
  • Aufgabe der vorliegenden Erfindung ist es, mit einfachen Mitteln einen möglichst stapelfehlerfreien semi- oder nichtpolaren wurtzitischen Gruppe-III-Nitrid Kristall zur Verfügung zu stellen.
  • Diese Aufgabe wird mit einer Halbleiterschicht oder einem Halbleiterschichtsystem mit den Merkmalen des Anspruchs 1 und mit einem Halbleiterbauelement gemäß Anspruch 6 gelöst. Bevorzugte Ausführungsformen sind in den Unteransprüchen definiert. Die darin enthaltenen Merkmale sind jedoch auch mit anderen Merkmalen aus der nachfolgenden Beschreibung zu weiteren Ausgestaltungen verknüpfbar und nicht allein auf die jeweilige beanspruchte Weiterbildung beschränkt.
  • Die Halbleiterschicht bzw. das Halbleiterschichtsystem weist den Vorteil auf, dass durch die verringerte Stapelfehlerdichte insbesondere Lumineszenzbauelemente keine störende Veränderung der Lumineszenz erfahren.
  • Da Stapelfehler meist einen kubischen Einschluss im hexagonalen Gruppe-III-Nitrid Kristall bzw. einen hexagonalen im kubischen Kristall darstellen und durch die abweichende Energielücke im hexagonalen Material als Quanten Well betrachtet werden können der dann eine geringere Bandlückenenergie aufweist, wird damit z. B. auch die Lumineszenz von Licht emittierenden Schichten beeinflusst. Hinzu kommt, dass der Ladungsträgertransport beeinflusst wird und so neben der Lumineszenz auch der Ladungsträgertransport gestört wird. Daher sind Stapelfehler allgemein in der Regel nachteilig für alle Arten von elektrisch betriebenen Bauelementen und können auch z. B. bei Surface Acoustic Wave Bauelementen zu einer zusätzlichen Streuung der akustischen Welle und damit nachteiligen Materialeigenschaften führen. Daher ist für alle Bauelemente eine möglichst geringe Stapelfehleranzahl angezeigt.
  • Es wird eine Halbleiterschicht oder ein Halbleiterschichtsystem vorgeschlagen, welches zumindest eine semipolare oder m-planare Gruppe-III-Nitrid Schicht oder ein Schichtsystem mit einer semipolaren oder m-planaren Gruppe-III-Nitrid Schicht umfasst. Hierbei ist zumindest eine erste Schicht mit einer ersten Gitterkonstante vorgesehen, welche Stapelfehler aufweist.
  • Des Weiteren ist eine zweite Schicht mit einer zweiten Gitterkonstante vorgesehen, die eine geringere Anzahl an Stapelfehlern aufweist, als die der ersten Schicht. Zwischen der ersten und der zweiten Schicht ist eine dritte Schicht angeordnet, deren Gitterkonstante sich von der Gitterkonstante der ersten Schicht unterscheidet.
  • Eine Ausführungsform der Erfindung sieht vor, dass die erste und/oder die zweite Schicht in der Halbleiterschicht oder dem Halbleiterschichtsystem als Pufferschicht ausgebildet sein können. Die jeweiligen Schichten können hierbei einlagig oder mehrlagig ausgebildet sein.
  • Unterscheidet sich die Gitterkonstante der Schichten, ist dabei aller Voraussicht nach ein Unterschied in der Wachstumsebene, auch „in-plane” genannt, entscheidend. Der Unterschied der Gitterkonstante in Wachstumsrichtung hat keinen wesentlichen Einfluss auf die Wirksamkeit der Methode.
  • Die zwischen der ersten und zweiten Schicht ausgebildete dritte Schicht, die somit als Zwischenschicht fungiert, weist eine andere Gitterkonstante auf, als die unter dieser Schicht angeordnete Schicht, die vorzugsweise als Pufferschicht ausgebildet ist.
  • Eine weitere Ausführungsform der Erfindung sieht vor, dass in der Halbleiterschicht oder dem Halbleiterschichtsystem die dritte Schicht, die vorzugsweise mit einer anderen Gitterkonstante ausgewählt ist, in einer Schichtdicke ausgebildet ist, die zu Anpassungsversetzungen führt.
  • Neben der Dicke der Schicht ist dabei ein wichtiger Parameter die Verspannung dieser Schicht. Die Ausbildung von Anpassungsversetzungen bewirkt ein teil- oder vollständiges Relaxieren der Zwischenschicht im Vergleich zum darunterliegenden Material. Die danach weitergeführte zweite Schicht, beispielsweise in Form einer Pufferschicht, ist dann meist auch entsprechend anders verspannt als die erste Schicht, die ebenfalls als Pufferschicht ausgebildet sein kann und an der Zwischenschicht angeordnet ist.
  • Durch diese Vorgehensweise kann ein Spannungsfeld in der Zwischenschicht und den angrenzenden Schichten entstehen, welches vor allen Dingen bei nicht senkrecht in Wachstumsrichtung verlaufenden Stapelfehlern zu einer Auslöschung der Stapelfehler in der zweiten Schicht führt. Dabei ist es wahrscheinlich, dass durch die verspannte Zwischenschicht Anpassungsversetzungen präferenziell an Stapelfehlern entstehen, die diese Stapelfehler dadurch in der nachfolgenden zweiten Schicht bzw. an einer Grenzfläche der Zwischenschicht auslöschen können. Dies kann z. B. über Anpassungsversetzungen mit einem Burgersvektor vom Typ 1/6<20-23> geschehen, wie sie bei der Generation von Stapelfehlern durch kompressiv verspannte InGaN Quantenwells auf m-planarem GaN beobachtet wurden [Alec M. Fischer, Zhihao Wu, Kewei Sun, Qiyuan Wei, Yu Huang, Ryota Senda, Daisuke Iida, Motoaki Iwaya, Hiroshi Amano, and Fernando A. Ponce, Applied Physics Express 2, 041002 (2009)].
  • In einer Weiterbildung der Erfindung ist vorgesehen, dass in der Halbleiterschicht oder dem Halbleiterschichtsystem das Wachstum eines Gruppe-III-Nitridkristalls in einer semipolaren bzw. nichtpolaren Orientierung vom Typ <h0-hl> mit h ≥ 1 und l ≥ 0 vorliegt.
  • Als semipolare Schichten sollen alle Schichten gelten bei denen die c-Achse um mindestens 5° aus der senkrechten der Halbleiteroberfläche verkippt ist, bei Kippwinkeln > 98° gelten die Schichten dann als unpolar. Der beschriebene Effekt tritt am deutlichsten bei Schichten auf, deren c-Achse in Richtung <10-10> bzw. der m-Richtung verkippt ist. Dies korreliert sehr wahrscheinlich mit der Konfiguration der Oberflächenatome und den bestmöglichen Anpassungsversetzungen, welche wahrscheinlich Burgersvektoren mit einer Komponente in m-Richtung haben. Die Verkippung in <10-10> Richtung ist entsprechend günstiger ist als die andere häufig anzutreffende Verkippung in <11-20> Richtung bzw. der a-Richtung. Dies wird bislang auch im Experiment beobachtet.
  • Daher ist eine weitere vorteilhafte Ausführung einer Halbleiterschicht oder eines Halbleiterschichtsystems das Wachstum des Gruppe-III-Nitridkristalls in der semipolaren bzw. nichtpolaren Orientierung vom Typ <h0-hl> mit h ≥ 1 und l ≥ 0.
  • Dennoch lässt sich auch bei Verkippung in die a-Richtung, also <11-20> bzw. bei a-planarer Oberflächenorientierung prinzipiell eine Reduktion der Stapelfehlerdichte nach dem anspruchsgemäßen Verfahren erzielen wenn zuerst ein dreidimensionales Wachstum mit m-artigen Kristallfacetten forciert wird. Auf diesen wird die erfindungsgemäße Schichtenfolge aufgebracht und danach durch geeignete Wahl der Wachstumsparameter die Oberfläche wieder geglättet, so dass eine Oberfläche vom Typ {11-2l} mit l ≥ 0 entsteht.
  • Spitze Klammern beschreiben, wie in der Kristallographie üblich, äquivalente Richtungen. So ist <10-10> gleichbedeutend mit den Richtungen [10-10], [-1010], [1-100], [-1100], [01-10], und [0-110], d. h. in diesem Fall eine Verkippung in eine dieser Richtungen. Leichte Abweichungen im Bereich von etwa ±5° sind hierbei mit eingeschlossen. Geschweifte Klammern wie z. B. bei {11-23} beschreiben äquivalente Flächen also z. B. die (11-23) oder (1-213) Oberflächen.
  • Die eingebrachten erfindungsgemäßen Schichten können auch bei niedrigerer Temperatur als die der darunterliegenden Pufferschicht abgeschieden werden. Dies ist z. B. von Niedertemperatur AlN oder GaN Schichten bekannt [H. Amano, M. Iwaya, T. Kashima, M. Katsuragawa, I. Akasaki, J. Han, S. Hearne, J. A. Floro, E. Chason and J. Figie: Jpn. J. Appl. Phys. 37, L1540 (1998)]. Dabei ist bekannt, dass diese die Materialqualität von c-achsenorientierten Schichten verbessern und als rissvermeidende Schichten für GaN auf Siliziumsubstraten verwendet werden können [Armin Dadgar, Jürgen Bläsing, Annette Diez, Assadullah Alam, Michael Heuken und Alois Krost, Jpn. J. Appl. Phys. 39, 11183 (2000)]. Auf c-achsenorientierten Schichten ist die Thematik der Stapelfehler jedoch nicht relevant, da praktisch nicht präsent. Daher sind solche Schichten bislang nicht für eine Reduktion der Stapelfehlerdichte bekannt, bzw. gezielt eingesetzt worden.
  • Zur Reduktion von Stapelfehlern sind Al-reiche Schichten vorteilhaft, d. h. Schichten mit kleinerer Gitterkonstante, wie z. B. bei GaN. Auf Saphirsubstraten ist die Anwendung von Zwischenschichten, speziell von Al-reichen Zwischenschichten, auch nicht angezeigt, da diese zu einer starken Kompression und damit sehr gekrümmten Wafern nach dem Wachstum führen. Schichten auf Siliziumsubstraten, wie in [Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009)] genannt basieren, wurden mit AlN Schichten im Puffer realisiert um die Gefahr der Rissbildung auf Siliziumsubstraten zu minimieren und auch dem sogenannten meltback etching, einer Ga-Si Reaktion, welche die wachsende Schicht zerstört, entgegenzuwirken, nicht jedoch zur Elimination von Stapelfehlern. Dabei sind Al-reiche Puffer auf Siliziumsubstraten allgemein vorteilhaft zur Reduktion von meltback-etching Reaktionen.
  • In einer weiteren vorteilhaften Ausführung für die Halbleiterschicht oder das Halbleiterschichtsystem erfolgt das Wachstum der dritten Schicht mit einer anderen Gitterkonstanten bei einer um mindestens 100 K niedrigeren Temperatur als das Wachstum der ersten Schicht, beispielsweise einer Pufferschicht. Solche Niedertemperaturschichten basieren vorzugsweise auf AlN oder AlGaN bzw. haben bevorzugt eine kleinere Gitterkonstante als das umgebende Material. Die Abnahme der Stapelfehlerdichte nach dem Wachstum von ca. 10 nm einer AlN Zwischenschicht umgeben von GaN ist so stark, dass in der GaN Lumineszenz, aber auch in transmissionselektronischen Aufnahmen praktisch keine Hinweise auf Stapelfehler zu finden sind.
  • In einer Ausführungsform der Erfindung ist in der Halbleiterschicht oder dem Halbleiterschichtsystem das Wachstum der Zwischenschicht mit kleinerer Gitterkonstante als die der darauf folgenden Schicht vorgesehen. Dabei kann die darauf folgende Schicht als Pufferschicht ausgebildet sein, die an der dritten Schicht angeordnet ist.
  • Eine weitere vorteilhafte Ausführung zur effizienten Reduktion der Stapelfehlerdichte ist daher gegeben durch das Wachstum einer Zwischenschicht mit kleinerer Gitterkonstante als die der darauf folgenden Schicht. Dies ist z. B. AlN zwischen GaN Pufferschichten.
  • Dabei sind prinzipiell sogar Niedertemperaturzwischenschichten aus demselben Material des Puffers möglich wenn durch die Temperaturänderung zum Wachstum der Zwischenschicht der Puffer derart verspannt ist, dass die darauf gewachsene Niedertemperaturschicht mindestens teilweise relaxiert, d. h. bei der dann eingestellten Temperatur einen anderen Verspannungszustand besitzt, was bei Temperaturänderungen von über 300 K beim Wachstum auf einem Heterosubstrat der Fall sein kann.
  • Allgemein ist im Fall einer nur teilweisen Reduktion der Stapelfehler die Wiederholung der Zwischenschicht sinnvoll.
  • Ein Siliziumsubstrat ist nach gegenwärtigem Stand für die erfindungsgemäße Anwendung weniger gut geeignet, da das Wachstum semi- oder nichtpolarer Schichten auf Silizium entweder eine aufwendige Prozessierung des Substrats erfordert oder direkt auf speziellen Substratorientierungen gewachsen, sehr häufig zur Rissbildung und starkem meltback etching führt. Dies zu vermeiden erfordert eine aufwendigere Prozessführung. Auch ist die erzielbare Materialqualität, welche entscheidend für die Bauelementleistung ist, auf Substraten wie SiC oder Saphir derzeit besser.
  • In einer weiteren Ausführungsform der Erfindung wird ein Halbleiterbauelement zur Verfügung gestellt, welches zumindest eine Halbleiterschicht oder ein Halbleiterschichtsystem beinhaltet, umfassend zumindest eine semipolare oder m-planare Gruppe-III-Nitrid Schicht oder ein Schichtsystem mit einer semipolaren oder m-planaren Gruppe-III-Nitrid Schicht, umfassend zumindest eine erste Schicht mit einer ersten Gitterkonstanten und Stapelfehlern, eine zweite Schicht mit einer zweiten Gitterkonstanten und mit einer geringeren Anzahl an Stapelfehlern als die der ersten Schicht, wobei zwischen der ersten Schicht und der zweiten Schicht eine dritte Schicht angeordnet ist, deren Gitterkonstante von der Gitterkonstante der ersten Schicht verschieden ist.
  • Ein beanspruchtes Halbleiterbauelement, basierend auf bzw. enthaltend solch eine Pufferstruktur ist anspruchsgemäß ein Bauelement, bei dem vor den Schichten, die auch als aktive Schichten oder Bereiche fungieren können, eine erfindungsgemäße Struktur gewachsen wurde.
  • Ein weiteres bevorzugtes Halbleiterbauelement ist ein lichtemittierendes Halbleiterbauelement. Dieses Halbleiterbauelement kann eine semipolare Gruppe-III-Nitridschicht mit einer Schicht vor dem aktiven Bereich des Bauelements enthalten, die eine andere Gitterkonstante besitzt.
  • Diese beanspruchten Bauelemente können z. B. LEDs oder Laser sein, die die erfindungsgemäße Schichtstruktur auch im unteren Teil der LED, welcher der Stromverteilung und Kontaktierung dient, enthalten. Bevorzugt wird jedoch eine Ausführung ohne eine solche Schicht im funktionalen Teil des Bauelements um Widerstände möglichst gering zu halten.
  • Als Wachstumsmethoden kommen alle Verfahren in Frage, welche epitaktische Schichten erzeugen können. Dazu zählen z. B. Molekularstrahlepitaxie (MBE), Hydrid-Gasphasen-Epitaxie (HVPE), Pulsed Laser Deposition (PLE), aber auch Sputterverfahren.
  • Je nach Beschaffenheit der erzeugten Halbleiterschichten oder Halbleiterschichtsysteme oder Halbleiterbauelemente können diese in unterschiedlichsten Anwendungsbereichen eingesetzt werden, wie beispielsweise für Lichtemitter, Transistoren, Dioden, photovoltaische Zellen, Oberflächen- oder Bulkwellenbauelemente, oder mikroelektromechanische Systeme.
  • Weitere vorteilhafte Ausgestaltungen und Merkmale werden anhand der nachfolgenden Figuren jeweils näher erläutert. Die dort dargestellten Bespiele sind jedoch nicht beschränkend auszulegen, sondern beispielhaft. Die nachfolgend beschriebenen Merkmale sind jeweils auch mit Merkmalen aus den anderen Figuren sowie mit Merkmalen der oben beschriebenen Offenbarung zu weiteren Ausgestaltungen verknüpfbar. Es zeigen:
  • 1 Eine schematische Darstellung eines Schichtenaufbaus von Halbleiterschichten oder Halbleiterschichtsysteme
  • 2 einen Querschnitt eines Schichtenaufbaus von Halbleiterschichten oder Halbleiterschichtsysteme in transmissionselektronenmikroskopischer Aufnahme betrachtet.
  • 1 zeigt den Aufbau einer erfindungsgemäßen Pufferschicht auf einem Substrat 100 mit einer Ankeimschicht 101, einer Pufferschicht 102, einer Zwischenschicht 103 und einer darüber liegenden stapelfehlerreduzierten bzw. stapelfehlerfreier oberen Pufferschicht 104. Solch eine Struktur dient anschließend z. B. als Basis für das Wachstum einer LED Struktur mit n- und p-leitenden Bereichen, zwischen denen sich eine Multiquantenwellstruktur befindet.
  • Dabei müssen die Schichten 102 und 103 nicht aus demselben Material bestehen. Prinzipiell ist dann auch das Wachstum einer Struktur ohne die Zwischenschicht 103 denkbar, da bei ausreichender Verspannung unterschiedlicher Schichten 102 und 104 auch eine Relaxation und eine Verringerung der Stapelfehlerdichte auftritt. Die besten Ergebnisse lassen sich jedoch dadurch erzielen, dass in der Halbleiterschicht oder dem Halbleiterschichtsystem ein Wachstum der Schicht 103 bei einer um mindestens 100 K niedrigeren Temperatur als ein Wachstum in der Schicht 102 erfolgt und dabei das Wachstum der Schicht 103 mit kleinerer Gitterkonstante als die der darauf folgenden Schicht 104 erfolgt.
  • Dazu wird als Ausführungsbeispiel das Wachstum einer Struktur mit solch einer Zwischenschicht beschrieben.
  • Auf einem geeigneten Substrat 100 wie z. B. Saphir mit (10-10) Orientierung wird beispielsweise mittels metallorganischer Gasphasenepitaxie (MOVPE/MOCVD) nach dem Ausheizen unter Wasserstoff bei ca. 1100°C eine ca. 25 nm dicke GaN Keimschicht 101 mit Trimethylgallium und Ammoniak als Quellengasen bei Temperaturen von ca. 530°C aufgewachsen. Danach folgt das Aufheizen auf ca. 1050°C und ein kurzes Tempern von ca. 2 min unter H2 Trägergas und Ammoniak. Anschließend wird unter Trimethylgalliumzufuhr eine ca. 1 μm dicke GaN Schicht 102 gewachsen. Diese hat dann z. B. eine Orientierung vom Typ (10-13). Idealerweise wird die Wachstumstemperatur dann auf ca. 800°C gesenkt und eine ca. 10 nm dicke AlN Schicht 103 mit Trimethylaluminium als Aluminiumquelle gewachsen. Nach dem Aufheizen wird wiederum eine GaN Schicht gewachsen, welche dann nahezu frei von Stapelfehlern ist. Diese Schicht 104 kann auch schon eine erste funktionale Schicht eines Halbleiterbauelements sein. Dieses Halbleiterbauelement ist vorzugsweise gekennzeichnet durch eine semipolare Gruppe-III-Nitridschicht mit einer Schicht vor dem aktiven Bereich des Bauelements, die eine andere Gitterkonstante besitzt.
  • In einem zweiten Ausführungsbeispiel wird die Zwischenschicht 103 aus dem vorangegangenen Beispiel bei derselben Temperatur wie die davorliegende Schicht 102 gewachsen. Handelt es sich ebenfalls um AlN, ist diese dann vorzugsweise dicker als 10 nm zu wachsen, um eine ähnliche Stapelfehlerreduktion zu bewirken. Typischerweise ist diese Schicht 103 in einer Dicke von etwa 20 nm ausgebildet.
  • In einem dritten Ausführungsbeispiel wird die Zwischenschicht 103 aus dem zweiten Ausführungsbeispiel aus einer in Stufen oder kontinuierlich gradierten AlGaN Schicht gewachsen. Diese sollte dann deutlich dicker als 10 nm sein, da die Verspannungen, die vorzugsweise zu Anpassungsversetzungen führen, geringer ausfallen.
  • Die Zwischenschichten können allgemein aus AlGaInN bestehen, aber auch Beimengungen von B, As, oder P sind möglich, bringen aber keine nennenswerten Vorzüge für das anschließende Wachstum. Auch kann die Komposition über der Dicke variieren, bzw. die Zwischenschicht aus mehreren dünnen Schichten unterschiedlicher Zusammensetzung bestehen.
  • Schichten mit AlN Zwischenschichten wie in [Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009)] genannt zeigen in der Lumineszenz noch deutliche Stapelfehlerlumineszenz. Hier sind AlN Schichten zur Unterdrückung des meltback-etching im unteren Teil der Pufferschicht eingebracht, die wachstumsbedingt noch 3-dimensional aufwächst. Dabei ist es für eine effiziente Reduktion der Stapelfehler sehr wahrscheinlich entscheidend, dass die Zwischenschichten auf einer nahezu planaren Schicht aufgewachsen werden. Dies ist auch in 2 zu sehen.
  • In 2 ist eine zu 1 äquivalente Schichtstruktur in transmissionselektronenmikroskopischer Aufnahme zu sehen. Dabei sind die Stapelfehler anhand der diagonal bzw. senkrecht zur c-Achse laufenden hellen Linien 205 zu erkennen. Ist die AlN-Schicht nicht planar, so wie in 206 zu sehen, so können sich Stapelfehler auch darüber hinaus fortsetzen 207. Dies kann z. B. an einer ungünstigen Facettenorientierung liegen, aber auch an einer auf der Facette zu dünn aufgewachsenen AlN Schicht. Es ist in Bezug auf die Stapelfehler jedoch auf jeden Fall nicht vorteilhaft die Schichten 203 bzw. 103 auf einer nicht planarisierten Oberfläche einer Schicht 202 bzw. 102 zu wachsen, insbesondere wenn diese raue Oberfläche eine Vielzahl unterschiedlicher Facettenwinkel mit stark variierendem Anteil aufweist. Jedoch kann mit gezielt hergestellten und optimierten 3-dimensional gewachsenen Strukturen mit definierten Facetten eine optimierte Schicht vom Typ 103 bzw. 203 erfolgreich gewachsen werden. Dies sind z. B. die in einer zuvor erläuterten Ausführungsform aufgeführten m-planaren Oberflächen auf nominell a-planar orientiertem GaN.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • T. Deguchi, K. Sekiguchi, A. Nakamura, T. Sota, R. Matsuo, S. Chichibu und S. Nakamura, Jpn. J. Appl. Phys. 38, 1914 (1999) [0002]
    • A. E. Romanov, T. J. Baker, S. Nakamura, and J. S. Speck, J. App. Phys. 100, 023522 (2006) [0002]
    • P. Vennéguès und Z. Bougrioua, Appl. Phys. Lett. 89, 111915 (2006) [0003]
    • Y. Honda, Y. Kawaguchi, T. Kato, M. Yamaguchi, and N. Sawaki, in Proceedings of the International Workshop an Nitride Semiconductors, Nagoya, Japan, IPAP Conference Series 1, 304 (2000) [0003]
    • T. Tanikawa, T. Hikosaka, Y. Honda, M. Yamaguchi, and N. Sawaki, Physica Status Solidi (c) 5, 2966 (2008) [0003]
    • Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009) [0003]
    • Alec M. Fischer, Zhihao Wu, Kewei Sun, Qiyuan Wei, Yu Huang, Ryota Senda, Daisuke Iida, Motoaki Iwaya, Hiroshi Amano, and Fernando A. Ponce, Applied Physics Express 2, 041002 (2009) [0019]
    • H. Amano, M. Iwaya, T. Kashima, M. Katsuragawa, I. Akasaki, J. Han, S. Hearne, J. A. Floro, E. Chason and J. Figie: Jpn. J. Appl. Phys. 37, L1540 (1998) [0025]
    • Armin Dadgar, Jürgen Bläsing, Annette Diez, Assadullah Alam, Michael Heuken und Alois Krost, Jpn. J. Appl. Phys. 39, 11183 (2000) [0025]
    • Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009) [0026]
    • Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009) [0049]

Claims (8)

  1. Halbleiterschicht oder Halbleiterschichtsystem, umfassend zumindest eine semipolare oder m-planare Gruppe-III-Nitrid Schicht oder ein Schichtsystem mit einer semipolaren oder m-planaren Gruppe-III-Nitrid Schicht, umfassend zumindest eine erste Schicht (102) mit einer ersten Gitterkonstanten und Stapelfehlern, eine zweite Schicht (104) mit einer zweiten Gitterkonstanten und mit einer geringeren Anzahl an Stapelfehlern als die der ersten Schicht (102), wobei zwischen der ersten Schicht (102) und der zweiten Schicht (104) eine dritte Schicht (103) angeordnet ist, deren Gitterkonstante von der Gitterkonstante der ersten Schicht (102) verschieden ist.
  2. Halbleiterschicht oder Halbleiterschichtsystem nach Anspruch 1, gekennzeichnet durch eine Schichtdicke der Schicht (103), die zu Anpassungsversetzungen führt.
  3. Halbleiterschicht oder Halbleiterschichtsystem nach Anspruch 1 oder 2, dadurch gekennzeichnet dass ein Wachstum der Schicht (103) bei einer um mindestens 100 K niedrigeren Temperatur als ein Wachstum in der Schicht (102) erfolgt.
  4. Halbleiterschicht oder Halbleiterschichtsystem nach einem der vorhergehenden Ansprüche, gekennzeichnet durch das Wachstum der Schicht (103) mit kleinerer Gitterkonstante als die der darauf folgenden Schicht (104).
  5. Halbleiterschicht oder Halbleiterschichtsystem nach einem der vorhergehenden Ansprüche, gekennzeichnet durch das Wachstum eines Gruppe-III-Nitridkristalls in einer semipolaren bzw. nichtpolaren Orientierung vom Typ <h0-hl> mit h ≥ 1 und l ≥ 0.
  6. Halbleiterbauelement, umfassend zumindest eine Halbleiterschicht oder ein Halbleiterschichtsystem, umfassend zumindest eine semipolare oder m-planare Gruppe-III-Nitrid Schicht oder ein Schichtsystem mit einer semipolaren oder m-planaren Gruppe-III-Nitrid Schicht, umfassend zumindest eine erste Schicht (102) mit einer ersten Gitterkonstanten und Stapelfehlern, eine zweite Schicht (104) mit einer zweiten Gitterkonstanten und mit einer geringeren Anzahl an Stapelfehlern als die der ersten Schicht (102), wobei zwischen der ersten Schicht (102) und der zweiten Schicht (104) eine dritte Schicht (103) angeordnet ist, deren Gitterkonstante von der Gitterkonstante der ersten Schicht (102) verschieden ist.
  7. Halbleiterbauelement nach Anspruch 6, gekennzeichnet dadurch, dass es lichtemittierend ist.
  8. Verwendung einer Halbleiterschicht oder eines Halbleiterschichtsystems oder eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche für – Lichtemitter, – Transistoren, – Dioden, – photovoltaische Zellen, – Oberflächen- oder Bulkwellenbauelemente oder – mikroelektromechanische Systeme.
DE102011011043.7A 2011-02-10 2011-02-10 Halbleiterschichtsystem mit einem semipolaren oder m-planaren Gruppe-III-Nitrid Schichtsystem und ein darauf basierendes Halbleiterbauelement Expired - Fee Related DE102011011043B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102011011043.7A DE102011011043B4 (de) 2011-02-10 2011-02-10 Halbleiterschichtsystem mit einem semipolaren oder m-planaren Gruppe-III-Nitrid Schichtsystem und ein darauf basierendes Halbleiterbauelement
PCT/EP2012/000551 WO2012107214A1 (de) 2011-02-10 2012-02-07 Halbleiterschichtsystem mit einer semipolaren oder m-planaren gruppe-iii-nitrid schicht und ein darauf basierendes halbleiterbauelement
TW101104163A TW201251112A (en) 2011-02-10 2012-02-09 Semiconductor layer system having a semipolar or m-planar group iii nitride layer and semiconductor component based thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011011043.7A DE102011011043B4 (de) 2011-02-10 2011-02-10 Halbleiterschichtsystem mit einem semipolaren oder m-planaren Gruppe-III-Nitrid Schichtsystem und ein darauf basierendes Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102011011043A1 true DE102011011043A1 (de) 2012-08-16
DE102011011043B4 DE102011011043B4 (de) 2019-12-19

Family

ID=45787152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011011043.7A Expired - Fee Related DE102011011043B4 (de) 2011-02-10 2011-02-10 Halbleiterschichtsystem mit einem semipolaren oder m-planaren Gruppe-III-Nitrid Schichtsystem und ein darauf basierendes Halbleiterbauelement

Country Status (3)

Country Link
DE (1) DE102011011043B4 (de)
TW (1) TW201251112A (de)
WO (1) WO2012107214A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132746A1 (ja) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびGaNテンプレート

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
A. E. Romanov, T. J. Baker, S. Nakamura, and J. S. Speck, J. App. Phys. 100, 023522 (2006)
Alec M. Fischer, Zhihao Wu, Kewei Sun, Qiyuan Wei, Yu Huang, Ryota Senda, Daisuke Iida, Motoaki Iwaya, Hiroshi Amano, and Fernando A. Ponce, Applied Physics Express 2, 041002 (2009)
Armin Dadgar, Jürgen Bläsing, Annette Diez, Assadullah Alam, Michael Heuken und Alois Krost, Jpn. J. Appl. Phys. 39, 11183 (2000)
H. Amano, M. Iwaya, T. Kashima, M. Katsuragawa, I. Akasaki, J. Han, S. Hearne, J. A. Floro, E. Chason and J. Figie: Jpn. J. Appl. Phys. 37, L1540 (1998)
P. Vennéguès und Z. Bougrioua, Appl. Phys. Lett. 89, 111915 (2006)
Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009)
T. Deguchi, K. Sekiguchi, A. Nakamura, T. Sota, R. Matsuo, S. Chichibu und S. Nakamura, Jpn. J. Appl. Phys. 38, 1914 (1999)
T. Tanikawa, T. Hikosaka, Y. Honda, M. Yamaguchi, and N. Sawaki, Physica Status Solidi (c) 5, 2966 (2008)
Y. Honda, Y. Kawaguchi, T. Kato, M. Yamaguchi, and N. Sawaki, in Proceedings of the International Workshop an Nitride Semiconductors, Nagoya, Japan, IPAP Conference Series 1, 304 (2000)

Also Published As

Publication number Publication date
TW201251112A (en) 2012-12-16
DE102011011043B4 (de) 2019-12-19
WO2012107214A1 (de) 2012-08-16

Similar Documents

Publication Publication Date Title
DE10223797B4 (de) Licht emittierende III-Nitrid-Anordnungen mit niedriger Ansteuerspannung und Herstellverfahren dafür
EP2727133B1 (de) Verfahren zur herstellung einer dicken epitaktischen schicht aus galliumnitrid auf einem silicium oder ähnlichen substrat und mit diesem verfahren hergestellte schicht
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
US9397232B2 (en) Nitride semiconductor epitaxial substrate and nitride semiconductor device
WO2007025930A1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
KR101347848B1 (ko) 유기금속 화학기상증착법을 통한 반극성(Al,In,Ga,B)N의 성장강화방법
JP2012109583A (ja) 基板上に堆積された窒化ガリウムフィルムにおける応力の制御方法
EP2553716B1 (de) Iii-v-halbleiterstrukturen und herstellungsverfahren dafür
KR20080098039A (ko) 금속유기 화학 기상 증착을 통한 준극성 (Al,In,Ga,B)N의 성장을 향상시키기 위한 방법
JP4883931B2 (ja) 半導体積層基板の製造方法
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
DE10196361B4 (de) Verfahren zur Herstellung eines Gruppe-III-Nitrid-Halbleiterkristalls
DE112007000504T5 (de) Lichtemissionselement und Verfahren zu dessen Herstellung
JP7260089B2 (ja) 窒化物半導体
DE10151092A1 (de) Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
DE102009042349B4 (de) Semipolare wurtzitische Gruppe-III-Nitrid basierte Halbleiterschichten und darauf basierende Halbleiterbauelemente
DE102011011043B4 (de) Halbleiterschichtsystem mit einem semipolaren oder m-planaren Gruppe-III-Nitrid Schichtsystem und ein darauf basierendes Halbleiterbauelement
US11522105B2 (en) Nitride semiconductor laminated structure, nitride semiconductor light emitting element, and method for manufacturing nitride semiconductor laminated structure
JP6290321B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
Asai et al. Growth of low‐dislocation‐density AlGaN using Mg‐doped AlN underlying layer
DE102011108080B4 (de) Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
Gong et al. Influence of AlN/GaN strained multi-layers on the threading dislocations in GaN films grown by alternate supply of metalorganics and NH3
US20220090294A1 (en) Method for growing a semi-polar gallium nitride epitaxial layer using aluminum nitride / gallium nitride superlattices

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee