DE102011002877B4 - Verfahren zur Herstellung eines SOI-Halbleiterbauelements mit einer Substratdiode und einer Schichtdiode, die unter Anwendung einer gemeinsamen Wannenimplantationsmaske hergestellt sind - Google Patents

Verfahren zur Herstellung eines SOI-Halbleiterbauelements mit einer Substratdiode und einer Schichtdiode, die unter Anwendung einer gemeinsamen Wannenimplantationsmaske hergestellt sind Download PDF

Info

Publication number
DE102011002877B4
DE102011002877B4 DE102011002877.3A DE102011002877A DE102011002877B4 DE 102011002877 B4 DE102011002877 B4 DE 102011002877B4 DE 102011002877 A DE102011002877 A DE 102011002877A DE 102011002877 B4 DE102011002877 B4 DE 102011002877B4
Authority
DE
Germany
Prior art keywords
implantation
semiconductor layer
diode
well dopant
dopant species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011002877.3A
Other languages
English (en)
Other versions
DE102011002877A1 (de
Inventor
Thilo Scheiper
Stefan Flachowsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102011002877.3A priority Critical patent/DE102011002877B4/de
Priority to US13/233,762 priority patent/US8536033B2/en
Publication of DE102011002877A1 publication Critical patent/DE102011002877A1/de
Priority to US13/968,545 priority patent/US9082662B2/en
Application granted granted Critical
Publication of DE102011002877B4 publication Critical patent/DE102011002877B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst:
Bilden einer Implantationsmaske über einer Halbleiterschicht, wobei die Implantationsmaske eine erste Maskenöffnung und eine zweite Maskenöffnung aufweist;
Ausführen eines ersten Implantationsprozesses unter Anwendung der Implantationsmaske derart, dass eine erste Wannendotierstoffsorte in ein Substrat eingeführt wird, das unter der Halbleiterschicht ausgebildet ist;
Ausführen eines zweiten Implantationsprozesses unter Anwendung der Implantationsmaske derart, dass eine zweite Wannendotierstoffsorte in die Halbleiterschicht eingeführt wird;
Bilden einer ersten Diodenstruktur in dem Substratmaterial auf der Grundlage der ersten Wannendotierstoffsorte; und
Bilden einer zweiten Diodenstruktur in der Halbleiterschicht auf der Grundlage der zweiten Wannendotierstoffsorte.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere SOI-Halbleiterbauelemente, die Substratdioden enthalten, die in dem kristallinen Material des Substrats hergestellt sind, und die auch Schichtdioden aufweisen, die in der aktiven Halbleiterschicht ausgebildet sind.
  • Beschreibung des Stands der Technik
  • Die Herstellung integrierter Schaltungen erfordert, dass eine große Anzahl an Schaltungselementen, etwa Transistoren, und dergleichen, auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird. Generell wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips, ASICS (anwendungsspezifische IC's) und dergleichen, die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen komplementärer Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem invers oder schwach dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Diese Gebiete sind in einem Wannengebiet eingebettet oder darin ausgebildet, das eine geeignete Dotierung und ein Profil besitzt, so dass die grundlegenden Transistoreigenschaften, etwa die Schwellwertspannung und dergleichen eingestellt sind. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die über dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Daher ist die Verringerung der Strukturgrößen und insbesondere der Gatelänge der Feldeffekttransistoren ein wichtiges Entwurfskriterium.
  • Im Hinblick auf eine weitere Besserung des Leistungsverhaltens von Transistoren wurde zusätzlich zu anderen Vorteilen die SOI- (Halbleiter- oder Silizium-auf-Isolator) Architektur zunehmend bei der Herstellung von MOS-Transistoren eingesetzt auf Grund der Eigenschaften einer geringeren parasitären Kapazität der pn-Übergänge, wodurch höhere Schaltgeschwindigkeiten im Vergleich zu Vollsubstrattransistoren möglich sind. In SOI-Transistoren ist das Halbleitergebiet oder das aktive Gebiet, in welchem die Drain- und Sourcegebiete sowie das Kanalgebiet angeordnet sind, und das auch als Körper bezeichnet wird, dielektrisch eingekapselt. Diese Konfiguration liefert deutliche Vorteile, bringt aber auch eine Reihe von Problemen mit sich. Im Gegensatz zum Körper eines Vollsubstratbauelements, der elektrisch mit dem Substrat verbunden ist, so dass das Anlegen eines speziellen Potentials an das Substrat den Körper von Vollsubstrattransistoren auf einem spezifizierten Potential hält, ist der Körper oder die Wanne des SOI-Transistors nicht mit einem speziellen Referenzpotential verbunden, und somit kann das Potential des Körpers für gewöhnlich schweben bzw. sich frei einstellen auf Grund der Ansammlung von Minoritätsladungsträgern, sofern nicht geeignete Gegenmaßnahmen ergriffen werden.
  • Ein weiteres Problem in Hochleistungsbauelementen, etwa in Mikroprozessoren und dergleichen, ist eine effiziente bauteilinterne Temperatursteuerung auf Grund der ausgeprägten Wärmeerzeugung der Transistoren. Auf Grund der geringeren Wärmeableitkapazität von SOI-Bauelementen, die durch die vergrabene isolierende Schicht hervorgerufen wird, ist die entsprechende Erfassung der aktuellen Temperatur in SOI-Bauelementen von besonderer Bedeutung.
  • Typischerweise werden für thermische Detektionsanwendungen geeignete Diodenstrukturen verwendet, wobei die Charakteristik der Diode es ermöglicht, Informationen über die thermischen Bedingungen in der Nähe der Diodenstruktur zu ermitteln. Die Empfindlichkeit und die Genauigkeit der entsprechenden Messdaten, die auf der Grundlage der Diodenstruktur gewonnen werden, hängen wesentlich von der Diodencharakteristik ab, d. h. von der Strom/Spannungscharakteristik der Diode, die wiederum von der Temperatur und anderen Parametern abhängt. Für thermische Detektionsanwendungen ist es daher wünschenswert, eine im Wesentlichen „ideale“ Diodencharakteristik bereitzustellen, um eine genaue Abschätzung der Temperaturbedingungen innerhalb des Halbleiterbauelements zu ermöglichen. In SOI-Bauelementen wird eine entsprechende Diodenstruktur, d. h. der entsprechende pn-Übergang, häufig in dem Substratmaterial hergestellt, das unter der vergrabenen isolierenden Schicht angeordnet ist, über welcher wiederum die „aktive“ Halbleiterschicht ausgebildet ist, die zur Ausbildung von Transistorelementen verwendet wird. Somit sind zumindest einige zusätzliche Prozessschritte erforderlich, beispielsweise das Ätzen durch die Halbleiterschicht oder durch einen entsprechenden Grabenisolationsbereich und durch die vergrabene isolierende Schicht, um das kristalline Substratmaterial freizulegen. Andererseits wird der Prozessablauf zur Herstellung der Substratdiode typischerweise so gestaltet, dass er einen hohen Grad an Kompatibilität mit der Prozesssequenz besitzt, in der die eigentlichen Schaltungselemente, etwa die Transistorstrukturen hergestellt werden.
  • Während der Entwicklung sehr komplexer Halbleiterbauelemente auf der Grundlage einer SOI-Architektur ergeben jedoch die Diodenstrukturen, die in dem kristallinen Substratmaterial hergestellt sind, eine wichtige Information, beispielsweise im Hinblick auf den thermischen Zustand des Substratmaterials, wobei jedoch eine genaue Bewertung der allgemeinen thermischen Bedingungen in der Bauteilebene, d. h. in der Halbleiterschicht, die über der vergrabenen isolierenden Materialschicht ausgebildet ist, schwierig sein kann, da die Wärmeableitung durch das vergrabene isolierende Material, das eine deutlich geringe thermische Leitfähigkeit im Vergleich zu einem Siliziummaterial besitzt, zu einem ausgeprägten Temperaturgradienten zwischen der aktiven Halbleiterschicht und dem Substratmaterial führen kann. Daher werden häufig zusätzliche Diodenstrukturen, die auch für andere Zwecke, etwa für geeignete Ableitwege für ESD (elektrostatische Entladungsereignisse) und dergleichen verwendbar sind, eingerichtet. Die Substratdioden, die in der aktiven Halbleiterschicht hergestellt werden, werden auch als „Filmdiode oder Schichtdiode“ bezeichnet, und erfordern ebenfalls speziell ausgewählte Diodeneigenschaften, um damit die gewünschte Funktion zu erreichen, beispielsweise das Gewinnen repräsentativer Informationen für die thermischen Bedingungen innerhalb der aktiven Halbleiterschicht. Generell wird der pn-Übergang für die Diodenstrukturen auf der Grundlage einer geeigneten Wannendotierstoffkonzentration in Verbindung mit einem entsprechend invers dotierten Gebiet erzeugt, das typischerweise zusammen mit Drain- und Sourcegebieten von Transistoren erzeugt wird, die in der aktiven Halbleiterschicht herzustellen sind, um damit die Anzahl der erforderlichen Lithographieschritte zu verringern. Da die Wannendotierstoffimplantationsprozesse für Diodenstrukturen in der aktiven Halbleiterschicht und in dem vergrabenen kristallinen Substratmaterial auf der Grundlage sehr unterschiedlicher Implantationsparameter auszuführen sind, wird in konventionellen Prozessstrategien die Wannendotierstoffkonzentration der Diodenstruktur in der aktiven Halbleiterschicht in einer gemeinsamen Prozesssequenz eingerichtet, in der die Wannendotierstoffsorte für gewisse Arten von Transistoren eingebaut wird, um nicht in unerwünschter Weise die Anzahl an Lithographieschritten zu erhöhen. Ein typischer konventioneller Prozessablauf wird nunmehr detaillierter mit Bezug zu den 1a bis 1c beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einer Fertigungsphase, in der die grundlegenden Wannendotierstoffkonzentrationsprofile für Diodenstrukturen und Transistoren des Bauelements 100 erzeugt werden. Wie gezeigt, ist das Bauelement 100 ein SOI- (Silizium-auf-Isolator-) Bauelement, das ein Substrat 101 aufweist, das wiederum ein kristallines Halbleitermaterial 101s, beispielsweise in Form eines Siliziummaterials aufweist.
  • Ferner ist eine vergrabene isolierende Schicht 102, etwa eine Siliziumdioxidschicht, auf dem kristallinen Substratmaterial 101s mit einer geeigneten Dicke ausgebildet. Des weiteren ist eine Halbleiterschicht 103, die auch als aktive Halbleiterschicht bezeichnet wird, auf der vergrabenen isolierenden Schicht 102 ausgebildet. Es sollte beachtet werden, dass der Begriff „Halbleiterschicht“ einen anfänglichen Zustand der Schicht 103, in welchem eine im Wesentlichen zusammenhängendes Halbleitermaterial über der vergrabenen isolierenden Schicht 102 gebildet ist, und auch die Halbleiterschicht 103 in einem weiter fortgeschrittenen Prozesszustand beschreiben soll, in welchem eine Vielzahl von „Halbleiterinseln“ oder Gebieten ausgebildet werden, indem geeignet dimensionierte Isolationsgebiete (nicht gezeigt) vorgesehen werden, die somit in geeigneter Weise entsprechende Halbleitergebiete lateral begrenzen. Beispielsweise sind entsprechende Bereiche der Halbleiterschicht 103, die als 103a, 103b, 103c gekennzeichnet sind, in der gezeigten Fertigungsphase vorgesehen, wobei zumindest die Gebiete 103b, 103c eigentliche Halbleitergebiete darstellen, während das Gebiet 103a ein Halbleitermaterial oder ein Teil des Isolationsgebiets, etwa eines Siliziumdioxidgebiets sein kann, wobei dies von den gesamten Prozess- und Bauteilerfordernissen abhängt. Zu beachten ist, dass Isolationsgebiete auch in einer späteren Fertigungsphase hergestellt werden, wenn dies für die weitere Bearbeitung des Bauelements 100 als geeignet erachtet wird.
  • Ferner ist in der gezeigten Fertigungsphase eine Implantationsmaske 104, etwa eine Lackmaske, über der Halbleiterschicht 103 ausgebildet und ist eine geeignete Dicke, um damit die lonenblockierfähigkeit bereitzustellen, wie sie erforderlich ist, um ein Eindringen in die Gebiete 103b, 103c von Wannendotierstoffsorten zu vermeiden, die in das kristalline Halbleitermaterial 101s an einer Position und mit einer lateralen Form eingebracht werden, wie dies durch eine Maskenöffnung 104a der Implantationsmaske 104 festgelegt ist.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Gebiete 103a, 103b und 103c werden in Form und Lage bilden entsprechende Isolationsgebiete festgelegt, wie dies auch zuvor erläutert ist, was bewerkstelligt werden kann, indem komplexe Lithographietechniken, Ätzprozesse, Abscheideprozesse, Ausheiztechniken und Materialabtragungsprozesse angewendet werden. In anderen Fällen werden die laterale Form und Position der Gebiete 103a, ..., 103c auf der Grundlage der Implantationsmaske 104 und auf der Grundlage nachfolgend hergestellter Implantationsmasken festgelegt, wenn entsprechende Isolationsgebiete in einer späteren Fertigungsphase vorzusehen sind. Als nächstes wird die Implantationsmaske 104 auf der Grundlage geeigneter Lithographiemasken oder Prozesstechniken bereitgestellt, in denen die Öffnung 104a mit einer lateralen Sollgröße und Form so bereitgestellt werden, dass ein Gebiet 101a in dem kristallinen Substratmaterial 101f definiert wird, in welchem eine gewünschte Wannendotierstoffkonzentration im Hinblick auf das Erzeugen auf einer Diodenstruktur auf der Grundlage des Gebiets 101a herzustellen ist. Dazu wird ein Implantationsprozess 105 ausgeführt, indem geeignete Energie- und Dosisparameter angewendet werden, so dass eine gewünschte Dotierstoffsorte, etwa eine n-Dotierstoffsorte und dergleichen, durch die Schichten 103 und 102 in das Gebiet 101a implantiert wird. Andererseits wird ein unerwünschter Einbau der Wannendotierstoffsorte in die Gebiete 103b, 103c durch die Implantationsmaske 105 unterdrückt.
  • 1b zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine weitere Implantationsmaske 106 über der Halbleiterschicht 102 ausgebildet und umfasst geeignete Maskenöffnungen 106b, 106c, wodurch die Gebiete 103b, 103c freigelegt werden. Das Gebiet 103b entspricht einer gewissen Art an Transistor, der in und über dem Halbleitergebiet 103b zu erzeugen ist, während das Gebiet 103c einem Halbleitergebiet entspricht, in welchem eine Diodenstruktur herzustellen ist. Wie zuvor erläutert ist, wäre es generell wünschenswert, die grundlegende Dotierstoffkonzentrationen in den Gebieten 103b, 103c unabhängig voneinander einzustellen, um eine höhere Flexibilität beim geeigneten Einstellen der Transistoreigenschaften und der Diodeneigenschaften zu erreichen. Andererseits wäre diese verbesserte Flexibilität mit zumindest einem weiteren Lithographieschritt verknüpft, da entsprechend spezielle Implantationsmasken erforderlich wären, wobei auch zwei separate Implantationsprozesse auszuführen wären. Da insbesondere der zusätzliche Lithographieschritt zu einem geringeren Durchsatz führen würde, wird typischerweise die Maske 106 so vorgesehen, dass sie gleichzeitig die Gebiete 103b, 103c für die Einwirkung eines Implantationsprozesses 107 freilässt, der geeignet so gestaltet ist, dass eine grundlegende Dotierstoffkonzentration in den Gebieten 103b, 103c erzeugt wird, die die Herstellung von Transistoren und einer Diodenstruktur ermöglicht, wobei dies jedoch auf Kosten einer geringeren Leistungsfähigkeit gehen kann, da die resultierende Wannendotierstoffkonzentration ein Kompromiss zwischen gewünschten Transistoreigenschaften und einer gewünschten idealen Diodencharakteristik ist. Es sollte beachtet werden, dass die Implantationsmaske 106 nicht notwendiger Weise das Gebiet 103a abdeckt, wenn ein entsprechender Einbau der Wannendotierstoffsorte als akzeptabel erachtet wird.
  • 1c zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine erste oder Substratdiode 130 in dem Gebiet 101a ausgebildet, während eine zweite Diode 150 in dem Gebiet 103c gebildet ist. Ferner ist ein Transistor 140 in und über dem Halbleitergebiet 103b ausgebildet. Elektrodenstrukturen 160a, 160b, 160c sind über den entsprechenden Gebieten 103a, 103b, 103c hergestellt. Beispielsweise repräsentiert die Gateelektrodenstruktur 160b einen Teil des Transistors 150 und besitzt einen geeigneten Aufbau und eine Länge entsprechend den gesamten Transistoreigenschaften. Ferner sind Drain- und Sourcegebiete 141 in dem aktiven Gebiet 103b ausgebildet und erzeugen pn-Übergänge mit dem verbleibenden Teil oder Wannengebiet 103d, so dass Transistoreigenschaften erhalten werden, die somit unter Anwendung durch das laterale und vertikale Profil der Drain- und Sourcegebiete 141 und die grundlegende Wannendotierstoffkonzentration des Gebiets 102b festgelegt sind, wie es auf der Grundlage des Implantationsprozesses 107 aus 1b eingestellt ist. In ähnlicher Weise umfasst eine Diodenstruktur 150 dotierte Gebiete 151a, 151b, beispielsweise in Form eines p-Gebiets und eines n-Gebiets, um damit einen einzelnen pn-Übergang mit dem Wannengebiet 103c so zu bilden, dass eine Diodenstruktur geschaffen wird. Beispielsweise sind die Gebiete 103b, 103c Gebiete mit n-Leitfähigkeit, so dass eines der Gebiete 151a, 151b ein stark dotiertes p-Gebiet ist, wodurch ein pn-Übergang gebildet wird. In diesem Falle ist der Transistor 140 ein p-Kanaltransistor. Da typischerweise die entsprechenden Gebiete 151a, 151b zusammen mit Implantationstechniken hergestellt werden, wie sie auch typischerweise in dem Transistor 140 und in Transistoren mit inverser Leitfähigkeitsart angewendet werden, sind die resultierenden Eigenschaften der Dioden 150 ebenfalls durch die Wannendotierstoffkonzentration in dem Gebiet 103c und durch das laterale und vertikale Dotierstoffprofil der Gebiete 151a bzw. 151b festgelegt. In diesem Falle ist die resultierende Diodencharakteristik ein Kompromiss im Hinblick auf die gewünschten Transistoreigenschaften, beispielsweise des Bauelements 140.
  • Andererseits besitzt die Substratdiode 130 Charakteristiken, die durch die Wannendotierstoffkonzentrationen in dem Gebiet 101a festgelegt sind, während das Dotierstoffprofil der stark dotierten Gebiete 131a, 131b ebenfalls zusammen mit den Drain- und Sourcegebieten von Transistoren, etwa dem Transistor 140 oder einem Transistor mit inverser Leitfähigkeitsart erzeugt sind, so dass im Grund die Diodencharakteristiken auch durch die Prozesstechniken beeinflusst sind, die zur Herstellung der Transistoren eingesetzt werden, wobei jedoch im Gegensatz zur Diode 150 die Wannendotierstoffkonzentration in dem Gebiet 101a individuell auf der Grundlage des Implantationsprozesses 105 eingestellt wird (siehe 1a).
  • Generell kann das Bauelement 100 auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, d. h. geeignete Materialien für die Elektrodenstrukturen 160a, ..., 160c werden hergestellt, beispielsweise durch Oxidation, Abscheidung und dergleichen, und diese Materialien werden auf der Grundlage komplexer Lithographietechniken strukturiert, um damit insbesondere die Gateelektrodenstruktur 160b mit den erforderlichen lateralen Abmessungen zu erhalten, beispielsweise mit einer Gatelänge von 50 nm und weniger in anspruchsvollen Anwendungen. Z. B. wird ein Gatedielektrikumsmaterial 161 in Verbindung mit einem Elektrodenmaterial 162 möglicherweise zusammen mit geeigneten Hartmaskenmaterialien strukturiert, woran sich das Herstellen einer geeigneten Seitenwandabstandshalterstruktur 163 anschließt, die auch als eine Implantationsmaske dienen kann, wenn die komplexen lateralen und vertikalen Dotierstoffprofile in den Transistoren des Bauelements 100 erzeugt werden. Während einer geeigneten Phase wird ein Ätzprozess ausgeführt, um damit Bereiche des Gebiets 101a freizulegen, in denen die stark dotierten Gebiete 131a, 131b zusammen mit den Drain- und Sourcegebieten der Transistoren bereitgestellt werden, indem geeignete Implantations- und Maskierungsschemata angewendet werden, um damit eine Dotierstoffsorte einer Leitfähigkeitsart in einem der Gebiete 131a, 131b einzubauen und um Dotierstoffsorten in einer inversen Leitfähigkeitsart in dem anderen der beiden Gebiete 131a, 131b einzufügen. Ferner können die Gebiete 151a, 151b auch in der gleichen Prozesssequenz abhängig von der gesamten Prozessstrategie hergestellt werden. Danach geht die Bearbeitung weiter, indem geeignete Ausheizprozesse und bei Bedarf Metallsilizidgebiete in den stark dotierten Gebieten der Dioden 130, 150 und in dem Transistor 140 erzeugt werden.
  • Folglich liefert die zuvor beschriebene Prozesssequenz einen sehr effizienten Prozessablauf, der jedoch einen Kompromiss im Leistungsverhalten der Schichtdiode 150 auf Grund der kombinierten Herstellung einer Wannendotierstoffkonzentration in den Gebieten 103b, 103c erfordert. In komplexen Anwendungen ist jedoch das Leistungsverhalten des Transistors 140 und/oder das Verhalten der Diode 150 zu verbessern, was jedoch nicht mit der konventionellen Prozessstrategie verträglich ist, während jedoch das Trennen der Implantationsprozesse zur Herstellung der Wannendotierstoffkonzentration in den Gebieten 103b, 103c zusätzliche Lithographieschritte erforderlich machen.
  • Die Druckschrift EP 0 948 054 A2 beschreibt die Erzeugung von Leitungsstrukturen im Substrat, macht jedoch keine Angaben zur Erzeugung von Wannen für Dioden und Transistoren im aktiven Halbleitermaterial.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen die Diodenstrukturen in einem Substratmaterial und einem aktiven Halbleitermaterial hergestellt werden, während eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Generell stellt die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente bereit, in denen die Eigenschaften einer Substratdiode und einer Schichtdiode, d. h. einer Diode, die in einer aktiven Halbleiterschicht hergestellt ist, mit höherer Flexibilität eingestellt werden, ohne dass zusätzliche Lithographieschritte erforderlich sind. Zu diesem Zweck wird die Wannendotierstoffsorte der Substratdiode und der Schichtdiode auf der Grundlage einer gemeinsamen Implantationsmaske eingebaut, die somit gleichzeitig die Form und laterale Lage der Wannengebiete in dem Substratmaterial und in dem aktiven Halbleitermaterial festlegt. Es wurde erkannt, dass die beiden Implantationsschritte dennoch zu einem im Wesentlichen entkoppelten Dotierstoffkonzentrationsprofil auf Grund der deutlich unterschiedlichen Tiefe der Implantationsprozesse führen, wodurch eine gewünschte individuell Einstellung der entsprechenden Wannendotierstoffkonzentrationen ermöglicht wird. Andererseits kann die Wannendotierstoffkonzentration von Transistoren eingestellt werden, ohne dass die Diodeneigenschaften, die in der Substratdiode und der Schichtdiode einzurichten sind, berücksichtigt werden müssen.
  • Die zuvor genannte Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
  • Weitere vorteilhafte Ausführungsformen gehen aus den abhängigen Ansprüchen hervor.
  • Figurenliste
  • Weitere Ausführungsformen der vorliegenden Erfindung gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
    • 1a bis 1c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer Substratdiode, einer Schichtdiode und von Transistoren gemäß einer konventionellen Prozessstrategie zeigen; und
    • 2a bis 2c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen eine Substratdiode, eine Schichtdiode und Transistoren mit erhöhter Flexibilität durch separates Einstellen der Diodencharakteristiken und der Transistoreigenschaften bereitgestellt werden, ohne dass zusätzliche Lithographieschritte gemäß anschaulicher Ausführungsformen erforderlich sind.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung betrifft allgemein Fertigungstechniken für Halbleiterbauelemente, in denen die grundlegende Wannendotierstoffkonzentration in Substratdioden und Dioden, die in der aktiven Halbleiterschicht von beispielsweise SOI-Bauelementen gebildet sind, unabhängig von der Wannendotierstoffkonzentration von Transistoren erzeugt werden, wodurch das individuelle Einstellen der Transistoreigenschaften und der Diodencharakteristiken möglich ist, was zu insgesamt einem besseren Leitungsverhalten des betrachteten Halbleiterbauelements führt. Andererseits ist ein weiterer Lithographieschritt nicht notwendig, indem lediglich eine Implantationsmaske zum Einbau der erforderlichen Wannendotierstoffsorten für die beiden unterschiedlichen Arten von Diodenstrukturen verwendet wird. Beispielsweise wird in einigen anschaulichen Ausführungsformen eine Maske so vorgesehen, dass diese geeignete Öffnungen besitzt, die die laterale Form und Position von Wannengebieten der Substratdiode und der Schichtdiode festlegen, wobei auch ein hoher Grad an Entkopplung der entsprechenden Wannendotierstoffkonzentrationen auf Grund der sehr unterschiedlichen Implantationsparameter erreicht wird, insbesondere auf Grund der sehr unterschiedlichen Implantationsenergie, die während der entsprechenden Implantationsschritte anzuwenden ist. In einigen anschaulichen Ausführungsformen werden die Implantationsprozesse, die auf der Grundlage zweier unterschiedlicher Implantationsenergien und Dosiswerte auszuführen sind, als ein in-situ-Prozess ausgeführt, d. h. als ein Prozess, in welchem beide Implantationsschritte ohne zusätzliche dazwischen liegende Substrattransportaktivitäten ausgeführt werden, so dass grundsätzlich ein hoher Durchsatz erreicht wird, obwohl zwei unterschiedliche Implantationsschritte ausgeführt werden.
  • Mit Bezug zu den 2a bis 2c werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1c verwiesen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200, das ein Substrat 201 aufweist, das wiederum mindestens in einem oberen Bereich davon ein kristallines Halbleitermaterial 201s besitzt, etwa ein Siliziummaterial und dergleichen. Es sollte beachtet werden, dass in einem unteren Bereich des Substrats 201 (nicht gezeigt) andere Materialien vorgesehen sein können, wenn dies als geeignet erachtet wird. Ferner ist in einigen anschaulichen Ausführungsformen das Bauelement 200 oder zumindest ein Teil davon eine SOI-Architektur, in der eine vergrabene isolierende Schicht 202 auf dem kristallinen Substratmaterial 201s gebildet ist. Eine Halbleiterschicht 203, etwa ein siliziumbasiertes Material, eine Silizium/Germanium-Schicht und dergleichen, ist über dem Substrat 201 ausgebildet und in der gezeigten Ausführungsform ist diese auf der vergrabenen isolierenden Materialschicht 203 gebildet. Wie zuvor erläutert ist, kann die Halbleiterschicht 203 auch nicht-Halbleiterbereiche, etwa Isolationsgebiete (nicht gezeigt) aufweisen, die in der Schicht 203 gebildet sind, die ansonsten anfänglich eine zusammenhängende Halbleitermaterialschicht repräsentiert. Beispielsweise sind aktive Gebiete oder Halbleitergebiete 203b, 203c mit geeigneter Form und lateraler Abmessung vorgesehen. Z. B. entspricht das aktive Gebiet 203b einem oder mehreren Transistoren, die darin und darüber herzustellen sind. Andererseits entspricht das Gebiet 203c einem Halbleitergebiet, in welchem eine Diodenstruktur so herzustellen ist, dass diese geeignet eingestellte Diodeneigenschaften besitzt. Ein Gebiet 203a, das ein Halbleitergebiet oder ein Isolationsgebiet sein kann, ist in der Schicht 203 ausgebildet und entspricht im Wesentlichen der lateralen Form und der Lage einer Substratdiode, die in einem Halbleitergebiet 201a zu erzeugen ist, das in dem kristallinen Halbleitermaterial 201s angeordnet ist. Ferner ist in der gezeigten Fertigungsphase eine Implantationsmaske 204 so vorgesehen, dass diese Maskenöffnungen 204a, 204c besitzt, die somit der lateralen Form und Impulse des Gebiets 201a und auch eines Gebiets 201c entsprechen, das jedoch ein „nicht funktionales“ Wannengebiet in der gezeigten Ausführungsform repräsentiert. Gleichzeitig definieren die Öffnungen 204a, 204c die laterale Form und Lage der Gebiete 203a, 203c, möglicherweise in Verbindung mit Isolationsgebieten, wenn diese bereits in dieser Fertigungsphase vorgesehen sind.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage ähnlicher Prozessstrategien hergestellt werden, wie sie zuvor beschrieben sind, wenn die Gebiete 203a, 203b, 203c in der Halbleiterschicht 203 hergestellt werden. Daraufhin wird die Implantationsmaske 204 auf der Grundlage einer geeignet gestalteten Lithographiemaske und basierend auf einem geeigneten Maskenmaterial, etwa Lack und dergleichen, hergestellt, das für eine ausreichende lonenblockiereigenschaft sorgt, um damit den Einbau einer Wannendotierstoffsorte in das Gebiet 203b zu unterdrücken. Daraufhin wird ein Implantationsprozess 205a so ausgeführt, dass eine Wannendotierstoffsorte, etwa eine n-Dotierstoffsorte oder eine p-Dotierstoffsorte in das Material 201s eingebaut wird, wodurch die Wannengebiete 201a, 201b erzeugt werden, die somit im Wesentlichen das gleiche Wannendotierstoffprofil oder Konzentration besitzen, wie es generell als 201w angegeben ist. Es sollte beachtet werden, dass die Dotierstoffprofile 201w auf Grund der Natur des Implantationsprozesses 205a geringfügig variieren können, aber dennoch als im Wesentlichen identisch mit Ausnahme derartiger geringer Schwankungen betrachtet werden können. In anderen Fällen schwanken die Wannendotierstoffkonzentrationen 201w zu einem gewissen Grade, wenn beispielsweise die Gebiete 203a, 203c aus unterschiedlichen Materialien hergestellt sind. Beispielsweise ist in einigen Fällen das Gebiet 203a aus einem isolierenden Material, etwa Siliziumdioxid, aufgebaut, wenn dies für die weiterer Bearbeitung des Bauelements 200 als geeignet erachtet wird. In diesem Falle kann sich die lonenblockierwirkung der Gebiete 203a, 203c unterscheiden, so dass die resultierenden Profile in den Gebieten 201a, 201c geringfügig unterschiedlich sind, wobei jedoch die gleiche Leitfähigkeitsart in diesen Gebieten erzeugt wird. Folglich können die Prozessparameter des Implantationsprozesses 205a so gewählt werden, dass die gewünschte Dotierstoffkonzentration 201w in dem Gebiet 201a erreicht wird, wobei generell eine geeignete Implantationsenergie auszuwählen ist. Andererseits werden die Implantationssorten, die das Gebiet 203c und die Schicht 202 durchlaufen, somit im Wesentlichen innerhalb des Gebiets 201c gestoppt, während eine merkliche Ansammlung in dem Gebiet 203c nicht auftritt. Anderseits ist jegliche durch Implantation hervorgerufene Schädigung in dem Gebiet 203c weniger kritisch, da derartige Schäden in einer späteren Fertigungsphase rekristallisiert werden können.
  • In einigen anschaulichen Ausführungsformen wird eine „Abscheidung“ von Wannendotierstoffsorten in dem Gebiet 203c und auch in dem Gebiet 203a im Voraus festgelegt, beispielsweise durch Ausführen geeigneter Messungen, so dass mindestens ein Parameter oder eine Maßzahl bestimmt wird, die eine entsprechende „Vordotierung“ des Gebiets 203c in Bezug auf einen weiteren Einbau der eigentlichen Dotierstoffsorte für das Gebiet 203c in einem weiteren Implantationsprozess angibt. Auf diese Weise kann eine Wirkung des Implantationsprozesses 205a effizient berücksichtigt werden, indem geeignete Prozessparameter für einen weiteren Implantationsprozess ausgewählt werden, um die Wannendotierstoffsorte für das Gebiet 203c einzubauen.
  • 2b zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird der weitere Implantationsprozess 205c auf der Grundlage der Implantationsmaske 204 ausgeführt, um damit eine zweite Wannendotierstoffsorte in das Gebiet 203c und auch in das Gebiet 203 einzubauen, um damit eine gewünschte Wannendotierstoffkonzentration 203w in dem Gebiet 203c zu erzeugen, in welchem eine entsprechende Diodenstruktur herzustellen ist. Dazu werden die Prozessparameter des Implantationsprozesses 205c und insbesondere die Energie geeignet so gewählt, dass das gewünschte Konzentrationsprofil 203w erhalten wird. Andererseits kann die Schicht 202 wirksam die darunter liegenden Wannengebiete 201a, 201c abschirmen, so dass das zuvor erzeugte Konzentrationsprofil nicht unerwünscht modifiziert wird. Folglich wird die grundlegende Dotierstoffkonzentration in den Gebieten 203a, 201a im Wesentlichen unabhängig auf der Grundlage der gleichen Implantationsmaske 204 eingestellt. Wie ferner zuvor erläutert ist, kann ein gewisser Grad an „Vordotierung“ und/oder „Nachdotierung“ in den Gebieten 201a, 203c berücksichtigt werden, indem geeignete Messungen auf der Grundlage von Testsubstraten ausgeführt werden, so dass die Prozessparameter der Implantationsprozesse 205a (siehe 2a) und/oder 205c geeignet so gewählt werden, dass insgesamt die erforderlichen Wannendotierstoffkonzentrationen 203w, 201w erhalten werden.
  • Beispielsweise kann ein Einfluss des Implantationsprozesses 205c auf das Konzentrationsprofil in dem Gebiet 201a beim Auswählen der Prozessparameter des Prozesses 205a berücksichtigt werden, während ein Einfluss des Prozesses 205a auf das Gebiet 203c berücksichtigt werden kann, indem die Prozessparameter 205c ausgewählt werden, wenn die entsprechende „Wechselwirkung“ der Implantationsschritte als nicht vernachlässigbar erachtet wird. In einigen anschaulichen Ausführungsformen werden die Wannendotierstoffkonzentrationen 203w, 201w so eingerichtet, dass die gleiche Leitfähigkeitsart erhalten wird, so dass eine entsprechende „Gegendotierung“ effizient vermieden wird. In anderen Fällen kann ein entsprechender Grad an Gegendotierung effizient berücksichtigt werden, indem in geeigneter Weise die Dosis der zugehörigen Implantationsschritte ausgewählt wird. In einigen anschaulichen Ausführungsformen werden die Implantationsprozesse 205a (siehe 2a) und 205c als in-situ-Prozess ausgeführt, in welchem zusätzliche Substrattransportaktivitäten weggelassen werden und lediglich die Prozessparameter geeignet geändert werden. In anderen Fällen werden die Implantationsprozesse als separate Implantationsprozesse ausgeführt, möglicherweise mit einem zusätzlichen Substrattransport zu anderen Implantationsanlagen und dergleichen.
  • Es sollte beachtet werden, dass die Sequenz der Implantationsprozesse 205a (siehe 2a) und 205c in anderen anschaulichen Ausführungsformen umgekehrt sein kann, wobei im Hinblick auf die gesamten Prozessparameter die gleichen Kriterien gelten, wie sie auch zuvor erläutert sind.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Substratdiode 230 in dem Wannengebiet 201a ausgebildet, das grundsätzlich das Wannendotierstoffkonzentrationsprofil 201w besitzt, wie dies zuvor erzeugt wurde, und das auch stark dotierte Gebiete 231a, 231b aufweisen kann, um einen pn-Übergang in Verbindung mit der Wannendotierstoffkonzentration 201w zu erzeugen. In ähnlicher Weise ist eine Diodenstruktur 250 in dem Halbleitergebiet 203c gebildet, was grundsätzlich die Wannendotierstoffkonzentration 203w besitzt, wie es zuvor erzeugt wurde, wobei stark dotierte Gebiete 251a, 251b für einen pn-Übergang vorgesehen sind, dessen Eigenschaften somit durch die Wannendotierstoffkonzentration 203w und das vertikale und laterale Dotierstoffprofil der Gebiete 251a, 251b festgelegt sind. Ferner ist ein Transistor 240 in und über dem aktiven Gebiet 203b ausgebildet und weist stark dotierte Drain- und Sourcegebiete 241 auf, während eine Wannendotierstoffkonzentration 203u in dem Gebiet 202b so erzeugt ist, dass es den gewünschten Transistoreigenschaften des Bauelements 240 entspricht. Zu beachten ist, dass in einigen anschaulichen Ausführungsformen die Wannendotierstoffkonzentration 203u eines Transistors des Bauelements 200 unterschiedlich sein kann in Bezug auf die Wannendotierstoffkonzentration 203w der Diode 250, da eine Wannendotierstoffkonzentration 203u unabhängig zu dem Konzentrationsprofil 203w eingerichtet, wie dies auch zuvor erläutert ist. Der Transistor 240 umfasst ferner eine Gateelektrodenstruktur 260b, die eine beliebige geeignete Struktur besitzt. Beispielsweise wird das Gatedielektrikumsmaterial 261, etwa als ein siliziumdioxidbasiertes Gatedielektrikumsmaterial in Verbindung mit einem Elektrodenmaterial 262, vorgesehen. In anderen komplexen Anwendungen umfasst das Gatedielektrikumsmaterial 261 ein dielektrisches Material mit großem ε, das als ein dielektrisches Material zu verstehen ist, das eine Dielektrizitätskonstante von 10,0 oder größer aufweist. Beispielsweise sind Hafniumoxid, Zirkonoxid, siliziumenthaltendes Hafniumoxid und dergleichen geeignete dielektrische Materialien mit einem großen ε-Wert. In diesem Falle kann zusätzlich ein metallenthaltendes Elektrodenmaterial 265 über dem Gatedielektrikumsmaterial 261 so ausgebildet sein, dass es das Gesamtleistungsverhalten der Gateelektrodenstruktur 260b weiter verbessert. Zu beachten ist, dass in anderen anschaulichen Ausführungsformen derartige komplexe Materialsysteme, d. h. ein dielektrisches Material mit großem ε und/oder ein metallenthaltendes Elektrodenmaterial in einer späteren Fertigungsphase bei Bedarf vorgesehen werden. Ferner besitzt die Gateelektrodenstruktur 260b eine geeignete Gatelänge, die 50 nm und weniger in anspruchsvollen Anwendungen betragen kann. Ferner ist eine Elektrodenstruktur 260a über der Diode 230 und somit über dem Halbleitergebiet 203a, d. h. den verbleibenden Bereich davon ausgebildet, wobei darin immer noch die Dotierstoffkonzentration 203w eingebaut ist, die somit sehr ähnlich ist zu der Konzentration 203w der Diode 250. Insbesondere wenn das Gebiet 203a ein Halbleitergebiet ist, sind die entsprechenden Wannendotierstoffkonzentrationen sehr ähnlich zueinander und können als identisch mit Ausnahme von geringen Schwankungen betrachtet werden. Grundsätzlich kann die Elektrodenstruktur 260a den gleichen Aufbau im Hinblick auf die verwendeten Materialien besitzen, mit Ausnahme der lateralen Abmessungen und kann somit als eine Platzhalterelektrodenstruktur betrachtet werden.
  • In ähnlicher Weise wird in einigen Fällen eine Elektrodenstruktur 260c über dem Gebiet 203c gebildet, wobei auch grundsätzlich die gleichen Materialien verwendet werden können, wie sie in der Gateelektrodenstruktur 260b verwendet sind.
  • Das in 2c gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, wie dies auch beispielsweise zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Beispielsweise können die stark dotierten Gebiete 231a, 231b, die Drain- und Sourcegebiete 241 und die stark dotierten Gebiete 251a, 251b hergestellt werden, indem in geeigneter Weise eine Abstandshalterstruktur 253 erzeugt und ein geeignetes Maskierungsschema angewendet wird. Beispielsweise kann eines der stark dotierten Gebiete 231a, 231b und eines der stark dotierten Gebiete 251a, 251b zusammen mit tiefen Drain- und Sourcegebieten (nicht gezeigt) des Transistors 240 hergestellt werden. In ähnlicher Weise kann das anderer der stark dotierten Gebiete 231a, 231b und 251a, 251b zusammen mit tiefen Drain- und Sourcebereichen eines Transistors mit unterschiedlicher Leitfähigkeitsart hergestellt werden. Nach jeglichen Implantationsprozessen wird ein geeigneter Ausheizprozess oder eine Prozesssequenz angewendet, um die Dotierstoffsorte zu aktivieren und um durch Implantation hervorgerufene Schäden zu rekristallisieren. Es sollte beachtet werden, dass geeignete Ausheizprozesse auch angewendet werden können, bevor Drain- und Sourcegebiete erzeugt werden, um Dotierstoffe der Wannengebiete 201a und 203 zu erzeugen, falls dies als geeignet erachtet wird.
  • Folglich besitzt in dieser Fertigungsphase die Diode 250 geeignete Diodeneigenschaften, die durch die Wannendotierstoffkonzentration 203w bestimmt sind, während das Wannengebiet 201c, das in dem Substrat 201 ausgebildet ist, ein Platzhalterwannengebiet ohne eine elektrische Funktion repräsentiert. Andererseits besitzt die Diode 230 geeignete Diodeneigenschaften, die im Wesentlichen durch die Wannendotierstoffkonzentration 201w in dem Wannengebiet 201a bestimmt sind, wobei, wie zuvor erläutert ist, die Konzentrationen 201w des Gebiets 201a und des Gebiets 201c im Wesentlichen identisch sind auf Grund der vorhergehenden gemeinsamen Prozesssequenz zum Einbau der Wannendotierstoffsorte, wenn eine Konfiguration der Gebiete 203a, 203c gleich ist. In ähnlicher Weise besitzen der verbleibende Bereich des Gebiets 203a und des Gebiets 203c im Wesentlichen die gleiche Wannendotierstoffkonzentration 203w, wenn beide Gebiete aus dem gleichen Basismaterial aufgebaut sind. Somit kann die Konzentration 203w so festgelegt werden, dass die gewünschten Eigenschaften für das Bauelement 250 erhalten werden. Andererseits werden die Wannendotierstoffkonzentrationen 203u von Transistoren, etwa den Transistoren 240, unabhängig von den Diodenstrukturen 230, 250 eingestellt.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken für Halbleiterbauelemente bereit, in denen die Diodeneigenschaften einer Substratdiode und einer Schichtdiode unabhängig zu der Wannendotierstoffkonzentration von Transistoren eingestellt werden, ohne dass dazu zusätzliche Lithographieschritte erforderlich sind. Dazu werden das Wannengebiet in dem Substrat und das Wannengebiet in der aktiven Halbleiterschicht auf der Grundlage der gleichen Implantationsmaske hergestellt. Folglich wird ein besseres Leistungsverhalten in SOI-Bauelementen erreicht, ohne dass der gesamte Prozessdurchsatz negativ beeinflusst wird.

Claims (9)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Implantationsmaske über einer Halbleiterschicht, wobei die Implantationsmaske eine erste Maskenöffnung und eine zweite Maskenöffnung aufweist; Ausführen eines ersten Implantationsprozesses unter Anwendung der Implantationsmaske derart, dass eine erste Wannendotierstoffsorte in ein Substrat eingeführt wird, das unter der Halbleiterschicht ausgebildet ist; Ausführen eines zweiten Implantationsprozesses unter Anwendung der Implantationsmaske derart, dass eine zweite Wannendotierstoffsorte in die Halbleiterschicht eingeführt wird; Bilden einer ersten Diodenstruktur in dem Substratmaterial auf der Grundlage der ersten Wannendotierstoffsorte; und Bilden einer zweiten Diodenstruktur in der Halbleiterschicht auf der Grundlage der zweiten Wannendotierstoffsorte.
  2. Verfahren nach Anspruch 1, wobei Ausführen des ersten Implantationsprozesses umfasst: Implantieren der ersten Wannendotierstoffsorte durch die Halbleiterschicht und durch eine vergrabene isolierende Materialschicht hindurch, die zwischen dem Substrat und der Halbleiterschicht ausgebildet ist.
  3. Verfahren nach Anspruch 1, wobei die erste und die zweite Wannendotierstoffsorte die gleiche Leitfähigkeitsart erzeugen.
  4. Verfahren nach Anspruch 1, wobei der erste Implantationsprozess vor dem zweiten Implantationsprozess ausgeführt wird.
  5. Verfahren nach Anspruch 1, wobei der zweite Implantationsprozess vor dem ersten Implantationsprozess ausgeführt wird.
  6. Verfahren nach Anspruch 1, wobei der erste und der zweite Implantationsprozess als ein in-situ-Prozess ohne eine dazwischen liegende Substrattransportaktivität ausgeführt werden.
  7. Verfahren nach Anspruch 1, das ferner umfasst: Bilden von Transistorbauelementen in und über der Halbleiterschicht auf der Grundlage von Wannendotierstoffsorten, die mittels eines Implantationsprozesses eingeführt werden, der nicht der erste und der zweite Implantationsprozess ist.
  8. Verfahren nach Anspruch 1, das ferner vor dem Ausführen des ersten und des zweiten Implantationsprozesses umfasst: Bestimmen eines Maßes, das eine Konzentration und/oder ein Tiefenprofil der ersten Wannendotierstoffsorte in der Halbleiterschicht angibt, und Bestimmen von Prozessparametern des zweiten Implantationsprozesses auf der Grundlage des bestimmten Maßes und einer Sollkonzentration und eines Solltiefenprofils der zweiten Wannendotierstoffsorte in der Halbleiterschicht.
  9. Verfahren nach Anspruch 1, wobei Bilden der ersten und der zweiten Diodenstruktur umfasst: Bilden einer Platzhalterelektrodenstruktur über der Halbleiterschicht in Gebieten, deren laterale Form und Position durch die Implantationsmaske festgelegt sind.
DE102011002877.3A 2011-01-19 2011-01-19 Verfahren zur Herstellung eines SOI-Halbleiterbauelements mit einer Substratdiode und einer Schichtdiode, die unter Anwendung einer gemeinsamen Wannenimplantationsmaske hergestellt sind Active DE102011002877B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102011002877.3A DE102011002877B4 (de) 2011-01-19 2011-01-19 Verfahren zur Herstellung eines SOI-Halbleiterbauelements mit einer Substratdiode und einer Schichtdiode, die unter Anwendung einer gemeinsamen Wannenimplantationsmaske hergestellt sind
US13/233,762 US8536033B2 (en) 2011-01-19 2011-09-15 SOI semiconductor device comprising a substrate diode and a film diode formed by using a common well implantation mask
US13/968,545 US9082662B2 (en) 2011-01-19 2013-08-16 SOI semiconductor device comprising a substrate diode and a film diode formed by using a common well implantation mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011002877.3A DE102011002877B4 (de) 2011-01-19 2011-01-19 Verfahren zur Herstellung eines SOI-Halbleiterbauelements mit einer Substratdiode und einer Schichtdiode, die unter Anwendung einer gemeinsamen Wannenimplantationsmaske hergestellt sind

Publications (2)

Publication Number Publication Date
DE102011002877A1 DE102011002877A1 (de) 2012-07-19
DE102011002877B4 true DE102011002877B4 (de) 2019-07-18

Family

ID=46490155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011002877.3A Active DE102011002877B4 (de) 2011-01-19 2011-01-19 Verfahren zur Herstellung eines SOI-Halbleiterbauelements mit einer Substratdiode und einer Schichtdiode, die unter Anwendung einer gemeinsamen Wannenimplantationsmaske hergestellt sind

Country Status (2)

Country Link
US (2) US8536033B2 (de)
DE (1) DE102011002877B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987823B2 (en) * 2012-11-07 2015-03-24 International Business Machines Corporation Method and structure for forming a localized SOI finFET
KR102495516B1 (ko) * 2018-05-08 2023-02-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN114420657B (zh) * 2022-03-30 2022-06-24 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0948054A2 (de) 1998-03-27 1999-10-06 International Business Machines Corporation Vergrabene strukturierte Leiterebenen für einen integrierten Halbleiterschaltkreis auf einem Isolator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361534B2 (en) * 2005-05-11 2008-04-22 Advanced Micro Devices, Inc. Method for fabricating SOI device
US7718503B2 (en) * 2006-07-21 2010-05-18 Globalfoundries Inc. SOI device and method for its fabrication
DE102007004859A1 (de) * 2007-01-31 2008-08-14 Advanced Micro Devices, Inc., Sunnyvale SOI-Bauelement mit einer Substratdiode mit Prozess toleranter Konfiguration und Verfahren zur Herstellung des SOI-Bauelements
DE102007052097B4 (de) * 2007-10-31 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines SOI-Bauelements mit einer Substratdiode
DE102008063403A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale SOI-Bauelement mit einem vergrabenen isolierenden Material mit erhöhter Ätzwiderstandsfähigkeit
DE102010001398B4 (de) * 2010-01-29 2018-05-30 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg SOI-Halbleiterbauelement mit Substratdioden, die eine topographietolerante Kontaktstruktur besitzen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0948054A2 (de) 1998-03-27 1999-10-06 International Business Machines Corporation Vergrabene strukturierte Leiterebenen für einen integrierten Halbleiterschaltkreis auf einem Isolator

Also Published As

Publication number Publication date
US9082662B2 (en) 2015-07-14
US20120181655A1 (en) 2012-07-19
DE102011002877A1 (de) 2012-07-19
US8536033B2 (en) 2013-09-17
US20130334604A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE102009021485B4 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102009006885B4 (de) Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
DE102008049719A1 (de) Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind
DE102007004859A1 (de) SOI-Bauelement mit einer Substratdiode mit Prozess toleranter Konfiguration und Verfahren zur Herstellung des SOI-Bauelements
DE102008063427A1 (de) Transistor mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102009047313B4 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete
DE102013227069B4 (de) Metalloxidhalbleitereinrichtungen und herstellungsverfahren
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102010040064B4 (de) Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen
DE102009006886A1 (de) Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102010063293B3 (de) Verfahren zur Herstellung von Transistoren mit unterschiedlichen Source/Drain-Implantationsabstandshaltern
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE102009021487B4 (de) Halbleiterelement mit vergrabener isolierender Schicht und pn-Übergang sowie entsprechendes Herstellungsverfahren
DE102011002877B4 (de) Verfahren zur Herstellung eines SOI-Halbleiterbauelements mit einer Substratdiode und einer Schichtdiode, die unter Anwendung einer gemeinsamen Wannenimplantationsmaske hergestellt sind
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102011080439B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010001398B4 (de) SOI-Halbleiterbauelement mit Substratdioden, die eine topographietolerante Kontaktstruktur besitzen
DE102010028464B4 (de) Reduzierter STI-Verlust für bessere Oberflächenebenheit eingebetteter Verspannungsmaterialien in dicht gepackten Halbleiterbauelementen

Legal Events

Date Code Title Description
R409 Internal rectification of the legal status completed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE