DE102010050315B4 - Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule - Google Patents

Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule Download PDF

Info

Publication number
DE102010050315B4
DE102010050315B4 DE102010050315A DE102010050315A DE102010050315B4 DE 102010050315 B4 DE102010050315 B4 DE 102010050315B4 DE 102010050315 A DE102010050315 A DE 102010050315A DE 102010050315 A DE102010050315 A DE 102010050315A DE 102010050315 B4 DE102010050315 B4 DE 102010050315B4
Authority
DE
Germany
Prior art keywords
sintering
sintered
thermocouple
electrical
sinterable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010050315A
Other languages
English (en)
Other versions
DE102010050315A1 (de
DE102010050315C5 (de
Inventor
Ronald Eisele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=45497593&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102010050315(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102010050315.0A priority Critical patent/DE102010050315C5/de
Priority to PCT/DE2011/001905 priority patent/WO2012062274A2/de
Priority to US13/883,348 priority patent/US9040338B2/en
Priority to EP11810558.4A priority patent/EP2636062A2/de
Priority to CN201180053352.8A priority patent/CN103403862B/zh
Publication of DE102010050315A1 publication Critical patent/DE102010050315A1/de
Publication of DE102010050315B4 publication Critical patent/DE102010050315B4/de
Publication of DE102010050315C5 publication Critical patent/DE102010050315C5/de
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Thermistors And Varistors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

Eine Leistungsbaugruppe besteht im Allgemeinen aus Halbleitern und passiven Komponenten. Stand der Technik ist das Sintern des aktiven Bauelementes, dem Halbleiter und Löten oder Kleben von passiven Bauelementen auf dem gleichen Substrat. Die Erfindung ist nun ein Aufbau von passiven Bauelementen, der das Sintern gestattet und zusätzlich dadurch eine zusätzliche Funktion erhält, nämlich die potentialfreie Montage.

Description

  • Die Erfindung betrifft Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule.
  • Insbesondere für automobile Anwendungen werden Leistungshalbleiter gesucht, die die hohen Ströme, die beispielsweise beim Anlassen eines Motors fließen, sicher auf möglichst kleinem Raum schalten können. Bisher werden dazu Leistungsschalter benutzt, die auf einer Basisplatte oder einer Wärmesenke über ein zwischengesetztes Substrat befestigt sind. Interne Verbindungen werden mit sogenannten Banddrähten realisiert. Ein Plastikgehäuse beherbergt Verbindungen, mit denen das Modul mit außerhalb liegenden Leitungen in Verbindung tritt.
  • Aus der DE 10 2008 035 993 A1 ist nun bereits ein Leistungshalbleitermodul mit aktiven und passiven Bauelementen auf einem gemeinsamen Substrat bekannt, wobei beispielsweise ein Kondensator mit Niedrig-Temperatur Silber-Sinterung verbunden ist. Dieser Kondensator wird mit einer dielektrischen Schicht zwischen Metallisierungsschichten 41, 42 vorgeschlagen, die aus dem gleichen Material wie der Halbleiter der Chips 10, 20, 30 vorliegt. Thermisch ist der Kondensator nur über den Träger 9 mit dem Leistungshalbleiter verbunden, eine lange Strecke durch thermisch wenig leitendes Material.
  • Die DE 10 2009 010 214 A1 beschreibt ein diskretes Widerstandbauelement und Leistungsmodul, wobei eine Stapelung vorgeschlagen wird, die sich dadurch niederschlägt, dass das resistive Volumenmaterial quader- und schachtelförmig vorgesehen wird, und von den Materialien der ersten und zweiten Kontaktfläche unterbrochen wird.
  • Die DE 10 2009 034 083 A1 behandelt Leistungsmodule mit diskreten Transformatoren und beabsichtigt, Signalkanallängen für Hochfrequenzanwendungen zu verkürzen, und die Art und Weise, wie Halbleiterchips gekapselt werden, zu verbessern. Sie zeigt in 5 die Leistungstransistoren gesintert an einem Substrat und einen Transformatorchip angesintert auf einem von zwei Leistungshalbleitern.
  • Die EP 2 042 260 A2 behandelt allegemein die Kontaktierung von Metallflächen, wobei auch die Sintertechnik Erwähnung findet.
  • Im Stand der Technik bestehen Leistungsmodule zudem in der Regel aus mindestens einem Halbleiter (Transistor, Diode oder vergleichbare Elemente). Für langlebige und temperaturbeanspruchte Baugruppen werden der/die Leistungshalbleiter vorzugsweise durch Sintern von Silberschichten auf ein Substrat gefügt.
  • Das Substrat kann hierbei als ein metallischen Stanzgitter mit partieller Kunststoffumhüllung oder als eine keramische Leiterplatte mit ein- oder zweiseitigen Metallbelägen für den Strom- und den Wärmetransport ausgeführt werden. Für die erforderliche Funktion der Leistungsbaugruppe sind weitere, passive Bauelemente wie Thermofühler, Chipvorwiderstände, Widerstands- und/oder Kapazitäts-Glieder und/oder Shunt-Widerstände zur Strommessung erforderlich.
  • Typischerweise werden diese Bauelemente in Bauformen aus traditionellen Fertigungstechniken (Kleben, Löten) eingesetzt. Vorherrschende Bauformen sind hierbei die oberflächenmontierten SMD-Komponenten (surface mounted devices), die sowohl auf das Substrat geklebt, als auch gelötet sein können.
  • Nachteile des Standes der Technik
  • Die Geometrien dieser passiven Bauelemente sind diesen Fertigungstechniken angepasst und benutzen vorzugweise die Meniskusbildung des Fügeklebstoffs (Leitkleber) oder des Weichlotes zur elektrischen Kontaktbildung und mechanischen Fixierung. Dabei sind die Bauelemente üblicherweise zylindrisch, zumindest aber mit Hinterschneidungen versehen, die beim Pressvorgang des Sinterns zur Beschädigung oder Zerstörung führen können. Die Kontakte der SMD-Bauelemente sind im allgemeinen Metallisierungen an den beiden Endkappen, jeweils umlaufend. Eine kontaktierte und gleichzeitig potentialfreie Montage ist nicht möglich.
  • Darüber hinaus ist bei den leistungselektronischen Substraten eine relativ dicke Leiterbahnschicht vorhanden, die bei üblichen SMD-Bauelementen durch einen (Ätz-)Graben getrennt werden. Das Bauelement überbrückt hierbei den Graben. Die Gräben der Leistungsleiterbahnen besitzen typischerweise eine Breite von ca. 60 μm bis 1000 μm und teilweise auch darüber. Bei der Herstellung von Ätzgräben in diesen Leistungsleiterbahnen entsteht eine Grabenbreite in der Mindestdimension der Grabentiefe. Bei keramischen Leiterplatten vom Typ DCB (direct copper bonded) entsteht beim Strukturierungsprozess des Leiterbahnkupfers, z. B. der Dicke 380 μm, auch eine Grabenbreite von mindestens 380 μm bis 600 μm.
  • Als Substrate kommen grundsätzlich alle üblichen Leiterplatten in Frage: Keramikkernleiterplatten (DGB), Metallkernleiterplatten (IMS, insulated metal substrate), organische Schaltungsträger (z. B. Epoxydharzkern- oder Polyimidkern-Leiterplatten).
  • Diese Grabenbreite ist jedoch für eine sichere Überbrückung durch SMD-Komponenten und Drucksintertechnik nicht geeignet. Es entstehen die folgenden Nachteile und Prozessinkompatibilitäten:
    • – Die umlaufenden Endkappenmetallisierungen der klassischen SMD-Komponenten erfordern eigene Inselkontaktflächen innerhalb der Flächen der Leistungsleiterbahnen. Dies mindert den erforderlichen Stromtragquerschnitt und die Wärmespreizfähigkeit, da der Wärmestrom am Ätzgraben aufgehalten wird. Es wird zusätzliche, kostenintensive Substratfläche benötigt.
    • – Die Grabenbreite ist technologisch bedingt relativ groß und der Sinterdruck zerbricht die überbrückenden Bauelemente.
    • – Bei Thermofühlern klassischer Bauart stellt die erforderliche Inselbildung der gut leitenden Leiterbahnschicht im Leiterbahnlayout eine zusätzliche thermische Isolierung dar und vermindert unzulässig die Ansprechgeschwindigkeit und den angestrebten Parallellauf der gemessenen Temperatur mit der Transistortemperatur.
    • – Montiert man die Leistungshalbeiter einerseits durch Sintern und die passiven Bauelemente durch einen zweiten Schritt mittels Löten oder Kleben, entstehen mindestens doppelte Fertigungs- und Qualitätskosten. Im Falle des Lötens der passiven Bauelemente wird noch der Fertigungsschritt Flüssigreinigen erforderlich, der beträchtlich Energie erfordert und die Ökologie belastet.
  • Zur Überwindung der beschriebenen Nachteile werden Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen, insbesondere Transistorbaugruppen, und damit hergestellte Leistungshalbleitermodule beschrieben, bei dem mindestens ein Leistungshalbleiter mit mindestens einem Thermofühler auf einem Substrat durch Sintertechnik montiert wird. Die Unteransprüche geben vorteilhafte Ausführungsformen wieder.
  • Hierzu werden zylindrische Bauelemente in planare Bauelemente überführt, bei der mindestens die zum Sintern bestimmte Unterseite plan (eben) ist, mindestens teilweise metallisiert (Typischerweise NiAu, NiPdAu, AgPd, AuPd oder Ag) ist und mittels einer Sinterschicht (z. B. poröses Silber) mit der Leiterbahnfläche leitend verbunden wird. Nur ein elektrischer Funktionskontakt ist auf der der Sinterfläche gegenüberliegenden Fläche als metallische Kontaktfläche herausgeführt. Der stets erforderliche zweite elektrische Funktionskontakt ist dann durch die sinterfähige Unterseite des Bauelementes zum Leiterbahnsubstrat hergestellt. Die oberseitige Kontaktierung erfolgt hierbei beispielsweise durch Drahtbonden oder Löten oder Sintern oder Druckkontaktieren.
  • Damit lassen sich im Stand der Technik z. B. Vielfache von Widerständen auch durch Stapeln der quaderförmigen Bauelemente erreichen. So kann man z. B. aus einem 10 Ohm Chip-Vorwiderstand ohne Vergrößerung der Typenvielfalt einen größeren, im einfachsten Fall den doppelten Widerstand erzeugen. Weiter wäre in einer weiteren Variante das Stapeln dimensionsmäßig kleiner Widerstände auf dimensionsmäßig größeren Widerständen möglich, so dass eine Art Stufenpyramide entsteht. Diese Stufenanordnung ist vorteilhaft beim Aufsetzen der Halbleiter und der Applikation von unterstützendem Druck beim Sintern. Unterschiedliche elektrische Widerstandsgrößen würden auch die Kombination unterschiedlicher Widerstandswerte gestatten. Ein 5 Ohm Widerstand auf einem 10 Ohm-Widerstand ergibt einen Serienwiderstand von 15 Ohm. Die mechanisch, elektrische Verbindung wäre dann wieder durch den Sinterprozess herstellbar.
  • Nach der Erfindung nun werden beide elektrischen Funktionskontakte potentialfrei gegenüber der Sinterfläche gehalten und auf der Oberseite des Bauelementes platziert (dies ist die der Sinterfläche gegenüberliegende Seite) Die elektrische Kontaktierung erfolgt wiederum durch wahlweise Drahtbonden, Löten, Sintern oder Druckkontaktieren von der Oberseite der Kontakte.
  • Diese Anordnung besteht aus den beiden obenliegenden Funktionskontakten und der Funktionsfläche zwischen den Kontakten und einem elektrisch isolierenden Trägermaterial (Keramik, Einkristalle wie Saphir oder Silizium). Es ergibt z. B. folgender Schichten Aufbau von oben nach unten:
    • a. Kontaktfläche zum Bonden,
    • b. Widerstandfunktionsfläche
    • c. Keramischer Isolierkörper
    • d. Metallisierte Kontaktfläche zum Sintern
  • Auf diese Weise entsteht ein elektrisches Bauelement mit Anschlußflächen für die Kontaktierung und der isolierten Metallisierung zum Sintern auf potentialtragenden Flächen (Leiterbahnen auf Substraten).
  • Als Substrate kommen grundsätzlich alle üblichen Leiterplatten in Frage: Keramikkernleiterplatten (DCB), Metallkernleiterplatten (IMS), organische Schaltungsträger (z. B. Epoxydharzkern- oder Polyimidkern-Leiterplatten).
  • Die passiven Bauelemente besitzen insbesondere thermo-resistive Eigenschaften. Diese können in speziellen Schichten oder Schichtenfolgen auf isolierenden Trägermaterialien (z. B. metallische Schichten zur Widerstandsbildung (Ni, Pt) oder als Funktion in einem Volumen (z. B. oxidmetallische Körper mit thermo-resistiven Eigenschaften, Thermistor, NTC, PTC) realisiert werden. Für eine Eignung als sinterbares, passives Bauelement muss daher die geometrische Gestaltung für die potentialfreie Anordnung (beide Funktionskontakte oben) beachtet werden.
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus bevorzugten Ausführungsbeispiels in anhand der beigefügten Zeichnung. Dabei zeigt:
  • 1 beispielhaft die Ausführung eines sinterbaren Thermofühlers,
  • 2 eine komplette, gesinterte Baugruppe.
  • 3a eine allgemeine Ausführung bei der ein Teil der Oberfläche potenzialbehaftet ist,
  • 3b ein Beispiel des Stapelns von Widerständen zum Erreichen eines Vielfachen des Grundwiderstandes, und
  • 4 ein doppeltes Bondpad auf der Oberseite.
  • Praktisches Beispiel
  • Im Falle von Thermofühlern kann die Platzierung der Bauelemente auf dem Substrat hierbei nach verschiedenen Kriterien erfolgen. Zur bestmöglichen Temperaturmessung der Sperrschichtemperatur mit einem externen Fühler sollte der kürzest mögliche Wärmepfad zwischen Halbleiter und Thermofühler gefunden werden:
    Es kann eine Platzierung in unmittelbarer Nachbarschaft eines der mehrerer Hableiter direkt auf die stromführende Leiterbahn gesintert werden. Dies gelingt insbesondere mit dem komplett potentialfreien Thermofühler mit beiden Kontakten auf der Oberseite des Bauelementes. Dabei kann der Thermofühler z. B. vom Typ Pt-Fühler (z. B. Pt-100,) bestehend aus einem Keramiksubstrat mit sinterfähiger Metallisierung unten, einer Platin-Funktionsschicht und zwei Kontaktflächen oben. Es kann ein Thermofühler vom Typ Thermistor (NTC), mit sinterfähiger Metallisierung unten, einer z. B. keramischen Isolationsschicht, gefolgt von einem Funktionsvolumen und zwei Kontaktflächen oben.
  • Es kann aber auch eine Platzierung auf dem Halbleiter erfolgen. Damit ist ein sehr kurzer thermischer Pfad zwischen Sperrschicht des Halbleiters und Thermofühler gewährleistet. Diese sehr enge thermische Anbindung hat Vorteile für die schnelle Detektion von thermischen Überlasten.
  • In der 1 ist beispielhaft die Ausführung eines sinterbaren Thermofühlers vom Typ Pt-1000 dargestellt. Es handelt sich um eine potentialfreie Ausführung mit beiden elektrischen Funktionskontakten nach oben. Die Schichten und ihre Materialien von unten nach oben: Sinterbare Metallisierung 10 (Typischerweise NiAu, NiPdAu, AgPd, AuPd oder Ag aufgebracht mittels chemischer oder physikalischer Methoden), isolierender Keramikkörper 12 (z. B. Al203), oben in der Mitte Leiterbahnen 14 aus Pt oder alternativ Ni und zwei Kontaktfelder 16, 18 seitlich für weiterführende elektrische Anbindung (z. B. Drahtbonden) aus z. B. AgPd oder AuPd.
  • In 2 ist beispielhaft eine komplette, gesinterte Baugruppe dargestellt, bestehend aus einem DCB-Substrat, einem Transistor und einem Thermofühler 20 (wie in 1) beschrieben. Die Baugruppe besitzt bereits eine Kontaktverdrahtung durch Bondrähte 24, die allerdings erst nach dem Sintern erzeugt wird. Der Thermofühler 20 in 2 ist potentialfrei auf die stromführende Leiterbahn 22 gesintert und besitzt auf diese Weise einen sehr guten thermischen Kontakt durch das Silbersintern und gleichzeitig eine hohe elektrische Isolation durch den nicht-leitenden Keramikkörper 12. Die nachteilige Erzeugung von Leiterbahninseln für den Thermofühler (zusätzlicher Flächenbedarf und hoher thermischer Widerstand) entfällt.
  • In 3a ist eine allgemeine Ausführung eines sinterbaren passiven Bauelementes nach dem Stand der Technik gezeigt. Es handelt sich um eine potentialbehaftete Ausführung mit den elektrischen Kontakten 10, 32 jeweils unten und oben, die mindestens einen Teil der Oberfläche einnehmen. Der Körper 30 in der Mitte beschreibt das Funktionsvolumen beispielsweise mit den passiven elektrischen Funktionen:
    • • Elektrischer Widerstand
    • • Thermisch empfindlicher Widerstand (Thermofühler als NTC, PTC, Ptxx, Nixx)
    • • Elektrischer Widerstand zur Strommessung mit thermisch unempfindlicher Metalllegierung (z. B. Shunt aus einer Kupfer-Mangan-Nickel-Legierung)
    • • Elektrische Kapazität
    • • Induktivität
  • Die Schichten und ihre Materialien von unten nach oben: Sinterbare Metallisierung 10 (Typischerweise NiAu, NiPdAu, AgPd, AuPd oder Ag aufgebracht mittels chemischer oder physikalischer Methoden), Funktionskörper 30, oben ein Kontaktfeld 32, das ganz oder teilweise die Oberseite bedeckt und die für weiterführende elektrische Anbindung (z. B. Drahtbonden) gedacht ist, bestehend aus z. B. AgPd oder AuPd.
  • In 3b ist eine weitere Option aus dem Stand der Technik der stapelbaren Widerstände zur Erreichung von Vielfachen des Grundwiderstandes dargestellt. Der praktische Nutzen wäre bei kleinen Produktionsstückzahlen die einfache Verfügbarkeit von z. B. Chip-Vorwiderständen in gestuften Größen. Derartige Chipvorwiderstände werden z. B. genutzt, um durch die Größe des Widerstandswertes die Schaltgeschwindigkeit von MOSFET-Transistoren zu beeinflussen. Daher ist eine sich derart ergebende Skalierungsmöglichkeit ein Vorteil dieser Technik und dieses Aufbaus.
  • In 4 wird eine erfindungsgemäße Lösung mit einem doppelten Bondpad auf der Oberseite gezeigt. Die Schichten und ihre Materialien von unten nach oben: Sinterbare Metallisierung 10 (Typischerweise NiAu, NiPdAu, AgPd, AuPd oder Ag aufgebracht mittels chemischer oder physikalischer Methoden), Funktionskörper 30, oben zwei Kontaktfelder 16, 18, die durch die Oberfläche des Kontaktkörpers getrennt, teilweise die Oberseite bedecken, und die für die weiterführende elektrische Anbindung (z. B. Drahtbonden) gedacht ist, bestehend aus z. B. AgPd oder AuPd.
  • Z. B. können mehrere sinterfähige Bauelemente zunächst auf einem gemeinsamen Trägersubstrat (z. B. aus Keramik) zusammengefasst sein. In diesem Falle bilden mehrere Bauelemente eine gemeinsame elektrische Funktion, z. B. ein R-C-Glied für eine Begrenzerfunktion von Spannungsspitzen. Die Bauelemente auf der Oberseite des Trägersubstrats sind dann durch Leiterbahnen verbunden. Das Trägersubstrat weist auf der Oberseite zusätzlich metallisierte Flächen zum Bonden und Löten auf, z. B. nach Art einer keramischen Hybridschaltung.
  • Das Trägersubstrat ist dann seinerseits auf der Unterseite sinterfähig metallisiert und wird als Ganzes mit den darauf befindlichen, verschalteten Bauelementen auf das Substrat der Leistungsbaugruppe gesintert. Eine solche Baugruppe ist durch die Wahl einer Sinterverbindung auch hochtemperaturtauglich.

Claims (6)

  1. Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen, bei dem Bauelemente in einer planaren Form mit wenigstens einer zum Sintern bestimmte planen Unterseite versehen sind, und ein elektrischer Kontaktbereich auf einer der Sinterfläche gegenüberliegenden Fläche in Form einer metallischen Kontaktfläche vorhanden ist, die oberseitig durch ein gängiges Verfahren aus der Gruppe: Drahtbonden oder Löten oder Sintern oder Druckkontaktieren kontaktierbar ist, dadurch gekennzeichnet, dass – ein Thermofühler an seiner Unterseite mit einer sinterfähigen Metallisierung versehen wird – wobei die sinterfähige Metallisierung auf einer keramischen Isolationsschicht des Thermofühlers ausgebildet wird, und – auf der Oberseite eines Funktionsvolumens des Thermofühlers zwei elektrische Kontaktflächen (16, 18) potentialfrei gegenüber der Sinterfläche vor dem Sintern gebildet werden, – nachfolgende elektrische Kontaktierung beider Kontaktflächen nach dem Sintem durch wahlweise Drahtbonden, Löten, Sintern oder Druckkontaktieren von der Oberseite der Kontakte.
  2. Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen, bei dem Bauelemente in einer planaren Form mit wenigstens einer zum Sintern bestimmte planen Unterseite versehen sind, und ein elektrischer Kontaktbereich auf einer der Sinterfläche gegenüberliegenden Fläche in Form einer metallischen Kontaktfläche vorhanden ist, die oberseitig durch ein gängiges Verfahren aus der Gruppe: Drahtbonden oder Löten oder Sintern oder Druckkontaktieren kontaktierbar ist, dadurch gekennzeichnet, dass – ein Thermofühler an seiner Unterseite mit einer sinterfähigen Metallisierung versehen wird, – wobei die sinterfähige Metallisierung auf einem Keramikkörper des Thermofühlers ausgebildet wird, und – auf der Oberseite des Keramikkörpers (12) des Thermofühlers in der Mitte zwischen zwei elektrische Kontaktflächen (16, 18) Leiterbahnen (14) aus Pt oder Ni ausgebildet werden, – nachfolgende elektrische Kontaktierung beider Kontaktflächen nach dem Sintern durch wahlweise Drahtbonden, Löten, Sintern oder Druckkontaktieren von der Oberseite der Kontakte.
  3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass auf eine Leiterbahn (22) gesintert wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass auf die Oberfläche des aktiven Bauelementes gesintert wird.
  5. Leistungshalbleitermodul erstellt mit einem Verfahren nach einem der vorangehenden Ansprüche 1 bis 4 mit: – einem sinterfähigen, elektrischen Bauelement aufgesintert wie das aktive Bauelemente auf die selbe Leiterbahn oder auf das aktive Bauelement selbst, das mit wenigstens einer gesinterten planen Unterseite versehen ist, – wobei das sinterfähige Bauelement ein Thermofühler ist, an dessen Unterseite eine sinterfähige Metallisierung auf einer keramischen Isolationsschicht vorgesehen ist, und – auf dessen Funktionsvolumen zwei elektrische Kontaktflächen (16, 18) zur elektrische Kontaktierung beider Kontaktflächen nach dem Sintern durch wahlweise Drahtbonden, Löten, Sintern oder Druckkontaktieren von der Oberseite der Kontakte vorgesehen werden, die potentialfrei gegenüber der Sinterfläche an der Unterseite nun auf der Oberseite vorgesehen sind.
  6. Leistungshalbleitermodul erstellt mit einem Verfahren nach einem der vorangehenden Ansprüche 1–4 mit: – einem sinterfähigen, elektrischen Bauelement aufgesintert wie das aktive Bauelemente auf die selbe Leiterbahn oder auf das aktive Bauelement selbst, das mit wenigstens einer gesinterten planen Unterseite versehen ist, – wobei das sinterfähige Bauelement ein Thermofühler ist, an dessen Unterseite eine sinterfähige Metallisierung auf einem Keramikkörper vorgesehen ist, und – auf der Oberseite des Keramikkörpers (12) des Thermofühlers in der Mitte zwischen zwei elektrischen Kontaktflächen (16, 18) Leiterbahnen (14) aus Pt oder Ni ausgebildet werden.
DE102010050315.0A 2010-11-05 2010-11-05 Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule Active DE102010050315C5 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102010050315.0A DE102010050315C5 (de) 2010-11-05 2010-11-05 Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule
CN201180053352.8A CN103403862B (zh) 2010-11-05 2011-10-28 功率半导体模块和用于制造与温度传感器一起烧结的功率半导体模块的方法
US13/883,348 US9040338B2 (en) 2010-11-05 2011-10-28 Power semiconductor module with method for manufacturing a sintered power semiconductor module
EP11810558.4A EP2636062A2 (de) 2010-11-05 2011-10-28 Leistungshalbleitermodul und verfahren zur herstellung eines gesinterten leistungshalbleitermoduls mit temperaturfühler
PCT/DE2011/001905 WO2012062274A2 (de) 2010-11-05 2011-10-28 Leistungshalbleitermodul und verfahren zur herstellung eines gesinterten leistungshalbleitermoduls mit temperaturfühler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010050315.0A DE102010050315C5 (de) 2010-11-05 2010-11-05 Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule

Publications (3)

Publication Number Publication Date
DE102010050315A1 DE102010050315A1 (de) 2012-05-10
DE102010050315B4 true DE102010050315B4 (de) 2012-05-31
DE102010050315C5 DE102010050315C5 (de) 2014-12-04

Family

ID=45497593

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010050315.0A Active DE102010050315C5 (de) 2010-11-05 2010-11-05 Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule

Country Status (5)

Country Link
US (1) US9040338B2 (de)
EP (1) EP2636062A2 (de)
CN (1) CN103403862B (de)
DE (1) DE102010050315C5 (de)
WO (1) WO2012062274A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202018004354U1 (de) 2018-09-19 2018-10-15 Heraeus Sensor Technology Gmbh Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147875B1 (en) 2014-09-10 2015-09-29 Cellink Corporation Interconnect for battery packs
US10211443B2 (en) 2014-09-10 2019-02-19 Cellink Corporation Battery interconnects
KR20180031626A (ko) * 2015-02-03 2018-03-28 셀링크 코포레이션 조합된 열 및 전기 에너지 전달을 위한 시스템 및 방법
JP6668617B2 (ja) * 2015-06-04 2020-03-18 富士電機株式会社 サーミスタ搭載装置およびサーミスタ部品
DE102015114314A1 (de) 2015-08-28 2017-03-02 Innovative Sensor Technology Ist Ag Verfahren zur Herstellung eines Temperatursensors
DE102015218369A1 (de) 2015-09-24 2017-03-30 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Leiterrahmenmoduls und Leiterrahmenmodul
DE102016101249A1 (de) * 2015-11-02 2017-05-04 Epcos Ag Sensorelement und Verfahren zur Herstellung eines Sensorelements
US10386218B2 (en) * 2016-11-22 2019-08-20 Rota Yokogawa Gmbh & Co. Kg Temperature measurement system for measuring the temperature of a tube and flowmeter comprising the temperature measurement system
US11696417B2 (en) 2017-01-13 2023-07-04 Wolfspeed, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US10749443B2 (en) 2017-01-13 2020-08-18 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US10917992B2 (en) 2017-01-13 2021-02-09 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
DE102018203971A1 (de) * 2018-03-15 2019-09-19 Heraeus Nexensos Gmbh Temperatursensorelement
WO2019174968A1 (de) * 2018-03-15 2019-09-19 Heraeus Nexensos Gmbh Temperatursensorelement
DE202018001393U1 (de) 2018-03-15 2018-04-26 Heraeus Sensor Technology Gmbh Temperatursensorelement
DE102018219957A1 (de) * 2018-11-21 2020-05-28 Conti Temic Microelectronic Gmbh Leistungselektronikanordnung mit einem Temperatursensor
JP7153544B2 (ja) * 2018-11-28 2022-10-14 株式会社マキタ 電動作業機
JP2022508473A (ja) * 2019-01-10 2022-01-19 クリー インコーポレイテッド 低インダクタンスおよび高速スイッチングを有する、パワーデバイスを並列化するための高電力多層モジュール
DE102019108988B3 (de) * 2019-04-05 2020-08-13 Infineon Technologies Ag Leistungshalbleitermodul und verfahren zur herstellung desselben
WO2020244733A1 (en) * 2019-06-03 2020-12-10 Applied Materials, Inc. Evaporator arrangement, deposition system, and evaporation method
CN110118581B (zh) * 2019-06-05 2024-01-09 上海一旻成锋电子科技有限公司 一种嵌入式复合型传感器
DE202020101197U1 (de) * 2020-03-04 2020-03-12 Heraeus Nexensos Gmbh Temperatursensorverbund
WO2022204709A1 (en) 2021-03-24 2022-09-29 Cellink Corporation Multilayered flexible battery interconnects and methods of fabricating thereof
DE102022120673A1 (de) 2022-08-16 2024-02-22 Innovative Sensor Technology Ist Ag Sensorelement zur Erfassung von zumindest einer physikalischen oder chemischen Messgröße und Sensoranordnung
DE102022211818A1 (de) 2022-11-09 2024-05-16 Volkswagen Aktiengesellschaft Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2042260A2 (de) * 2007-09-28 2009-04-01 W.C. Heraeus GmbH Verfahren und Paste zur Kontaktierung von Metallflächen
DE102009034083A1 (de) * 2008-07-22 2010-02-04 Infineon Technologies Ag Halbleiterbauelement
DE102008035993A1 (de) * 2008-08-01 2010-02-18 Infineon Technologies Ag Leistungshalbleitermodul
DE102009010214A1 (de) * 2009-02-23 2010-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Diskretes Widerstandsbauelement und Leistungsmodul mit einem diskreten Widerstandsbauelement

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04102365A (ja) * 1990-08-22 1992-04-03 Nec Corp ダイオード
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
DE19621001A1 (de) * 1996-05-24 1997-11-27 Heraeus Sensor Nite Gmbh Sensoranordnung zur Temperaturmessung und Verfahren zur Herstellung der Anordnung
DE19630902B4 (de) * 1996-08-01 2005-07-14 Ixys Semiconductor Gmbh Einrichtung zur Temperaturüberwachung in einer leistungselektronischen Anordnung
US5896081A (en) * 1997-06-10 1999-04-20 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
DE19936924C1 (de) 1999-08-05 2001-06-13 Georg Bernitz Vorrichtung zur Hochtemperaturerfassung und Verfahren zur Herstellung derselben
DE10024516B4 (de) * 2000-05-18 2006-03-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE10122363B4 (de) * 2001-05-09 2007-11-29 Infineon Technologies Ag Halbleitermodul
DE102004057421B4 (de) * 2004-11-27 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
DE102007046901A1 (de) * 2007-09-28 2009-04-09 W.C. Heraeus Gmbh Verfahren und Paste zur Kontaktierung von Metallflächen
DE102007046900C5 (de) * 2007-09-28 2018-07-26 Heraeus Sensor Technology Gmbh Hochtemperatursensor und ein Verfahren zu dessen Herstellung
KR101505551B1 (ko) 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
DE102008018841A1 (de) * 2008-04-15 2009-10-22 Conti Temic Microelectronic Gmbh Verfahren zur Herstellung und Aufbau eines Leistungsmoduls
DE102008023216A1 (de) * 2008-05-19 2009-12-03 Friedrich-Alexander-Universität Erlangen-Nürnberg Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2042260A2 (de) * 2007-09-28 2009-04-01 W.C. Heraeus GmbH Verfahren und Paste zur Kontaktierung von Metallflächen
DE102009034083A1 (de) * 2008-07-22 2010-02-04 Infineon Technologies Ag Halbleiterbauelement
DE102008035993A1 (de) * 2008-08-01 2010-02-18 Infineon Technologies Ag Leistungshalbleitermodul
DE102009010214A1 (de) * 2009-02-23 2010-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Diskretes Widerstandsbauelement und Leistungsmodul mit einem diskreten Widerstandsbauelement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202018004354U1 (de) 2018-09-19 2018-10-15 Heraeus Sensor Technology Gmbh Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement
WO2020057850A1 (de) 2018-09-19 2020-03-26 Heraeus Nexensos Gmbh Widerstandsbauelement zur oberflächenmontage auf einer leiterplatte und leiterplatte mit zumindest einem darauf angeordneten widerstandsbauelement

Also Published As

Publication number Publication date
CN103403862B (zh) 2016-08-10
WO2012062274A3 (de) 2012-07-26
US9040338B2 (en) 2015-05-26
WO2012062274A2 (de) 2012-05-18
US20130228890A1 (en) 2013-09-05
CN103403862A (zh) 2013-11-20
DE102010050315A1 (de) 2012-05-10
EP2636062A2 (de) 2013-09-11
DE102010050315C5 (de) 2014-12-04

Similar Documents

Publication Publication Date Title
DE102010050315B4 (de) Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
CN105814687B (zh) 半导体封装及其安装结构
US8946904B2 (en) Substrate vias for heat removal from semiconductor die
KR100935854B1 (ko) 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
DE102014109816B4 (de) Leistungshalbleitermodul und System mit mindestens zwei Leistungshalbleitermodulen
US11611193B2 (en) Low inductance laser driver packaging using lead-frame and thin dielectric layer mask pad definition
DE10102621B4 (de) Leistungsmodul
DE102013219571B4 (de) Leistungshalbleitermodul mit vertikalem Shunt-Widerstand
EP3271943B1 (de) Leistungsmodul sowie verfahren zum herstellen eines leistungsmoduls
WO2022189241A1 (de) Leistungsmodul mit einem keramischen schaltungsträger, einer flexiblen leiterplatte und einem temperatursensor
EP1470743B1 (de) Leistungsmodul
US20160313375A1 (en) Chip scale current sensor package and method of producing a current sensor package
US11195778B2 (en) Electronic power module
CN111183361A (zh) 电流测定装置
CN106098666B (zh) 晶片封装体及其制造方法
DE102014221124A1 (de) Modul mit zwei Leistungshalbleitern
US8129831B2 (en) Chip arrangement and method for producing a chip arrangement
EP2964004A2 (de) Elektronische bauteilanordnung
DE102022206412A1 (de) Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe
DE102022208171A1 (de) Anordnung zur Temperaturmessung mindestens eines Bauteils
DE102022204223A1 (de) Vorrichtung zur Temperaturmessung einer thermischen Quelle und Temperatursensor
EP4220706A1 (de) Anordnung für eine halbleiteranordnung mit mindestens einem passiven bauelement und einem substrat
JP2569874B2 (ja) 混成集積回路

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

Representative=s name: CHRISTIAN BIEHL, DE

Representative=s name: CHRISTIAN BIEHL, 24105 KIEL, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

R026 Opposition filed against patent

Effective date: 20120828

R081 Change of applicant/patentee

Owner name: DANFOSS SILICON POWER GMBH, DE

Free format text: FORMER OWNER: DANFOSS SILICON POWER GMBH, 24837 SCHLESWIG, DE

Effective date: 20121115

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20120806

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20111115

Representative=s name: FROHWITTER PATENT- UND RECHTSANWAELTE, DE

Effective date: 20121115

Representative=s name: FROHWITTER PATENT- UND RECHTSANWAELTE, DE

Effective date: 20111115

Representative=s name: FROHWITTER PATENT- UND RECHTSANWAELTE, DE

Effective date: 20120806

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20121115

R082 Change of representative

Representative=s name: FROHWITTER PATENT- UND RECHTSANWAELTE, DE

R034 Decision of examining division/federal patent court maintaining patent in limited form now final
R034 Decision of examining division/federal patent court maintaining patent in limited form now final

Effective date: 20140909

R206 Amended patent specification

Effective date: 20141204