DE102010029650A1 - Halbleiterbauelement und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102010029650A1
DE102010029650A1 DE102010029650A DE102010029650A DE102010029650A1 DE 102010029650 A1 DE102010029650 A1 DE 102010029650A1 DE 102010029650 A DE102010029650 A DE 102010029650A DE 102010029650 A DE102010029650 A DE 102010029650A DE 102010029650 A1 DE102010029650 A1 DE 102010029650A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
connecting webs
finger
metal body
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010029650A
Other languages
English (en)
Inventor
Michael Bragard
Prof. Dr. De Doncker Rik
Florian Mura
Christian Dick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rheinisch Westlische Technische Hochschuke RWTH
Original Assignee
Rheinisch Westlische Technische Hochschuke RWTH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rheinisch Westlische Technische Hochschuke RWTH filed Critical Rheinisch Westlische Technische Hochschuke RWTH
Priority to DE102010029650A priority Critical patent/DE102010029650A1/de
Priority to PCT/DE2011/001173 priority patent/WO2012006991A2/de
Priority to EP11791422.6A priority patent/EP2577725A2/de
Publication of DE102010029650A1 publication Critical patent/DE102010029650A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit wenigstens einem Halbleiterchip, mit an zwei Flachseiten des Halbleiterchips angeordneten, die Flachseiten des Halbleiterchips zumindest abschnittsweise überdeckenden Kontaktierungsschichten und mit wenigstens einem einer ersten Flachseite des Halbleiterchips beabstandet zugeordneten Metallkörper, welcher über von der ersten Flachseite zugeordneten Kontaktierungsschicht abragende, fingerartige Verbindungsstege thermisch und elektrisch leitend mit dem Halbleiterchip verbunden ist, wobei die fingerartigen Verbindungsstege beabstandet zueinander angeordnet sind und dass die fingerartigen Verbindungsstege monolithisch mit der Kontaktierungsschicht verbunden sind.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement mit wenigstens einem Halbleiterchip, mit an einer ersten Flachseite und/oder an einer zweiten Flachseite des Halbleiterchips angeordneten, die Flachseiten des Halbleiterchips zumindest abschnittsweise überdeckenden Kontaktierungsschichten und mit wenigstens einem dem Halbleiterchip beabstandet zugeordneten Metallkörper, welcher über von der der ersten Flachseite zugeordneten Kontaktierungsschicht abragende, fingerartige Verbindungsstege thermisch und elektrisch leitend mit dem Halbleiterchip verbunden ist.
  • Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines Halbleiterbauelements enthaltend einen zumindest abschnittsweise eine metallische Kontaktierungsschicht aufweisenden Halbleiterchip, wobei die dem Halbleiterchip zugeordnete Kontaktierungsschicht über fingerartige Verbindungsstege mit einem Metallkörper verbunden wird.
  • In der Leistungshalbleitertechnik ist es bis heute ein Problem, einen Halbleiterchip, beispielsweise einen auf Siliziumbasis gefertigten Halbleiterchip, thermisch wie elektrisch dauerhaft und stabil zu kontaktieren. Aufgrund der steigenden Anforderungen hinsichtlich Leistungsdichte und Lebensdauer bildet in vielen Anwendungsfällen bereits heute nicht das Halbleitermaterial selbst die Grenze des technisch Machbaren. Vielmehr ist es die Aufbau- und Verbindungstechnik im Allgemeinen sowie die elektrische und thermische Kontaktierung des Halbleiterchips im Speziellen, die die Leistungsfähigkeit begrenzt. Üblicherweise wird der Halbleiterchip einseitig über eine vollflächige Lötverbindung auf einem Kupfersubstrat befestigt. Auf der anderen Seite des Halbleiterchips wird mittels sogenannter Bonddrähte ein elektrischer Kontakt hergestellt. Die Bonddrähte werden beispielsweise mittels Ultraschallschweißens auf einer den Halbleiterchip zumindest abschnittsweise überziehenden Kontaktierungsschicht aus Aluminium befestigt. Nachteilig hierbei ist, dass das Halbleiterbauteil insbesondere aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten der beteiligten Werkstoffe (beispielsweise Silizium für den Halbleiterchip, Kupfer und Aluminium) infolge der Temperaturwechsel einer dynamischen mechanischen Beanspruchung unterliegt, die zu Spannungen in dem Bauelement führt und eine Hauptausfallursache bei Leistungshalbleitern darstellt. Es kommt beispielsweise zu einer Bonddrahtablösung oder zu einer Substratablösung. Ferner wird durch das Kupfersubstrat lediglich eine einseitige und mitunter nicht ausreichende Kühlung des Halbleiterchips realisiert. Aufgrund der Vielzahl unterschiedlicher Verbindungsverfahren ist der Fertigungsprozess zudem zeitaufwendig und teuer. Darüber hinaus ergeben sich an den unterschiedlichen Kontaktierungsstellen erhöhte thermische und elektrische Übergangswiderstände.
  • Aus der US 5 510 650 ist ein Halbleiterbauelement bekannt, welches auf einer dem Substrat abgewandten Flachseite eines Halbleiterchips einen aus einem flachen Kupferband geformten Verbindungs- bzw. Kühlkörper aufweist. Der Verbindungskörper ist zwischen der Kontaktierungsschicht des Halbleiterchips und einem Kontaktierungsfuß der Bondverbindung angeordnet. Das Kupferband ist einseitig quer zur Bandlängsrichtung geschlitzt ausgeführt und zu einem Zylinder gewickelt. Die geschlitzte Stirnseite des gewickelten Kupferbands wird an der Kontaktierungsschicht des Halbleiterchips festgelegt. Aufgrund der geschlitzten Ausführung des Kupferbandwickels reduzieren sich die infolge der thermischen Belastung induzierten mechanischen Spannungen. Gleichwohl ist das Halbleiterbauelement komplex aufgebaut und aufwendig in der Fertigung. Darüber hinaus kommt es unverändert zu hohen thermischen und elektrischen Übergangswiderständen an den diversen Kontaktstellen.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Halbleiterbauelement und ein Verfahren zur Herstellung desselben derart anzugeben, dass die Lebensdauer und Leistungsfähigkeit des Halbleiterbauelements weiter erhöht werden.
  • Zur Lösung der Aufgabe ist die Erfindung in Verbindung mit dem Oberbegriff des Patentanspruchs 1 dadurch gekennzeichnet, dass die fingerartigen Verbindungsstege beabstandet zueinander angeordnet sind und dass die fingerartigen Verbindungsstege monolithisch mit der Kontaktierungsschicht verbunden sind.
  • Der besondere Vorteil der Erfindung besteht darin, dass durch die beabstandeten fingerartigen Verbindungsstege die unterschiedliche thermische Ausdehnung des Halbleiterchips und des Metallkörpers ausgeglichen werden kann. Die fingerartigen Verbindungsstege dienen hierbei als elastische, quer zu ihrer Längsrichtung vergleichsweise weich ausgeführte Ausgleichselemente zwischen dem Halbleiterchip und den Kontaktierungsschichten einerseits und dem Metallkörper andererseits. Sofern sich der Metallkörper und der Halbleiterchip infolge der Erwärmung unterschiedlich dehnen, werden die Verbindungsstege gebogen. Die unterschiedliche Längsdehnung wird ausgeglichen, und die thermisch induzierten Spannungen reduzieren sich. Der Metallkörper dient hierbei einerseits zur Kontaktierung und andererseits zur Kühlung des Halbleiterchips. Indem die fingerartigen Verbindungsstege monolithisch mit der Kontaktierungsschicht verbunden sind, ergeben sich darüber hinaus eine sehr gute elektrische Leitfähigkeit und eine sehr gute thermische Leitfähigkeit zwischen den Komponenten. Erhöhte elektrische bzw. thermische Übergangswiderstände, wie sie aus dem Stand der Technik bekannt sind, werden vermieden.
  • Nach einer bevorzugten Ausführungsform der Erfindung sind die fingerartigen Verbindungsstege regelmäßig angeordnet. Durch die regelmäßige Anordnung der Verbindungsstege vereinfacht sich zum einen die Fertigung des Halbleiterbauelements. Zum anderen kann das Verhalten des Halbleiterbauelements während des Betriebs, insbesondere bei einer wechselnden thermischen Belastung, gut vorherbestimmt und bereits im Entwurfsstadium optimiert werden. Insbesondere können die Anzahl der Verbindungsstege, ihr Abstand zueinander sowie ihre Längserstreckung und Querabmessung unter funktionalen und/oder fertigungstechnischen Gesichtspunkten festgelegt bzw. optimiert werden.
  • Nach einer Weiterbildung der Erfindung sind je Quadratzentimeter des Halbleiterchips zweihundert oder mehr Verbindungsstege, bevorzugt vierhundert oder mehr Verbindungsstege angeordnet. Das Vorsehen einer Vielzahl von Verbindungsstegen steigert die elektrische und thermische Leitfähigkeit des Halbleiterbauelements. Allgemein gilt, dass unter diesen Gesichtspunkten eine hohe Dichte der fingerartigen Verbindungsstege mit geringem Abstand der Verbindungsstege zueinander anzustreben ist.
  • Nach einer Weiterbildung der Erfindung sind die Verbindungsstege und der Metallkörper monolithisch miteinander verbunden. Vorteilhaft wird hierdurch die elektrische und thermische Leitfähigkeit des Halbleiterbauelements weiter verbessert. Zudem wird eine stoffschlüssige, langzeitstabile und besonders feste Verbindung aller Komponenten untereinander gewährleistet.
  • Nach einer Weiterbildung der Erfindung sind die Kontaktierungsschicht und/oder die fingerartigen Verbindungsstege und/oder der Metallkörper aus einem gleichen Werkstoff gebildet. Vorteilhaft vereinfacht sich hierdurch die Herstellung, da lediglich eine Materialkomponente verarbeitet werden muss. Darüber hinaus ist die Homogenität in den Verbindungsbereichen der einzelnen Komponenten und damit die Festigkeit des Halbleiterbauelements hoch.
  • Nach einer Weiterbildung der Erfindung sind wenigstens zwei die Kontaktierungsschicht aufweisende und in einer gemeinsamen Erstreckungsebene E angeordnete Halbleiterchips über die fingerartigen Verbindungsstege mit einem gemeinsamen Metallkörper verbunden. Durch das Vorsehen eines gemeinsamen Metallkörpers für zwei oder mehr Halbleiterchips reduziert sich die Streuinduktivität des gesamten Systems. Darüber hinaus sinken der elektrische und thermische Widerstand. Ferner bietet sich die Möglichkeit, Topologien der Leistungselektronik, beispielsweise Halbbrücken oder Vollbrücken, bereits auf Chipebene zu realisieren. Dies ist aus Gründen eines niederinduktiven Aufbaus von Kommutierungspfaden in Schaltzellen wünschenswert und mit den aus dem Stand der Technik bekannten Lösungen nicht oder nur eingeschränkt möglich.
  • Zur Lösung der Aufgabe ist die Erfindung in Verbindung mit dem Oberbegriff des Patentanspruchs 10 dadurch gekennzeichnet, dass zur Bildung der monolithisch aus der Kontaktierungsschicht erwachsenden und zueinander beabstandeten fingerartigen Verbindungsstege auf der metallischen Kontaktierungsschicht Metallpartikel lasergesintert werden.
  • Vorteilhaft können durch das Lasersintern nahezu beliebige dreidimensionale Geometrien hergestellt werden. Dadurch, dass sich mittels Lasersintern – anders als beispielsweise bei konventioneller maschineller oder gießtechnischer Fertigung – Hinterschneidungen erzeugen lassen, können die fingerartigen Verbindungsstege und der Metallkörper in einem gemeinsamen Fertigungsschritt erstellt werden. Dies reduziert die Fertigungszeit und die Fertigungskosten. Darüber hinaus kann die monolithische, stoffschlüssige Verbindung der Kontaktierungsschicht mit den Verbindungsstegen und die Verbindungsstege mit dem Metallkörper quasi verfahrensimmanent erzeugt werden. Das Lasersintern ist hierbei derart genau, dass auch sehr kleine Strukturen mit einer hohen Präzision gefertigt werden können.
  • Weitere Vorteile der Erfindung ergeben sich aus den weiteren Unteransprüchen.
  • Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Figuren näher erläutert.
  • Es zeigen:
  • 1 eine Prinzipdarstellung eines erfindungsgemäßen Halbleiterbauelements,
  • 2 einen Querschnitt durch das Halbleiterbauelement gemäß 1 entlang des Schnitts A-A,
  • 3 eine zweite Ausführungsform eines erfindungsgemäßen Halbleiterbauelements mit zwei Halbleiterchips,
  • 4 eine dritte Ausführungsform eines erfindungsgemäßen Halbleiterbauelements mit integriertem Kondensator und
  • 5 die mittels des Halbleiterbauelements nach 4 realisierte Topologie (Halbbrücke) als elektrische Schaltkreisdarstellung.
  • Ein Halbleiterbauelement 1 gemäß der 1 und 2 besteht im Wesentlichen aus einem Halbleiterchip 2, aus zwei die gegenüberliegenden Flachseiten 3, 4 des Halbleiterchips 2 zumindest abschnittsweise überdeckenden Kontaktierungsschichten 5, 6, aus zwei den gegenüberliegenden Flachseiten 3, 4 zugeordneten Metallkörpern 7, 8 sowie aus einer Vielzahl fingerartiger Verbindungsstege 9 zum Verbinden der Metallkörper 7, 8 mit den Kontaktierungsschichten 5, 6. Das Halbleiterbauelement 1 wird beispielsweise als ein Leistungshalbleiterbauelement für Stromrichter bzw. Umrichter oder für elektrische Antriebe eingesetzt.
  • Die Metallkörper 7, 8 dienen als Kühlkörper und/oder zur elektrischen Kontaktierung des Halbleiterbauelements 1.
  • Der Halbleiterchip 2, der beispielsweise als ein Siliziumchip ausgebildet ist, ist entlang der gegenüberliegenden Flachseiten 3, 4 mit einer dünnen Kontaktierungsschicht 5, 6 überzogen. Die Kontaktierungsschicht 5, 6 ist beispielsweise als eine Aluminiummetallisierung ausgebildet. Hierbei ist ein erster Metallkörper 7 über eine erste Gruppe von beabstandet zueinander angeordneten Verbindungsstegen 9 mit einer auf einer ersten Flachseite 3 des Halbleiterbauelements 1 angeordneten ersten Kontaktierungsschicht 5 und ein zweiter Metallkörper 8 mit einer auf einer zweiten Flachseite 4 des Halbleiterchips 2 angeordneten zweiten Kontaktierungsschicht 6 elektrisch und thermisch leitend verbunden. Auf der zweiten Flachseite 4 ist außerdem ein Gatekontakt 10 zur elektrischen Konnektierung des Halbleiterchips 2 angeordnet. Im Bereich des Gatekontakts 10 ist die zweite Kontaktierungsschicht 6 durch eine Ausnehmung 11 unterbrochen. Aufgrund der Ausnehmung 11 ist der Gatekontakt 10 allein über den Halbleiterchip 2 mit den Verbindungsstegen 9 und dem zweiten Metallkörper 8 verbunden.
  • Die fingerartigen Verbindungsstege 9 ragen von den Kontaktierungsschichten 5, 6 im Wesentlichen senkrecht ab. Im vorliegenden Ausführungsbeispiel sind die Verbindungsstege 9 vergleichsweise schlank ausgebildet, das heißt ihre Länge ist groß im Verhältnis zur Querabmessung der Verbindungsstege 9. Die Verbindungsstege 9 sind derart beabstandet zueinander angeordnet, dass zwischen benachbarten Verbindungsstegen 9 Freiräume 12 gebildet sind. Benachbarte Verbindungsstege 9 berühren einander nicht und sind allein über die Kontaktierungsschicht 5, 6 bzw. dem Metallkörper 7, 8 miteinander verbunden.
  • Die Verbindungsstege 9 sind nach der vorliegenden Ausführungsform der Erfindung beispielhaft mit einem kreisförmigen Querschnitt ausgebildet. Der kreisförmige Querschnitt ist lediglich beispielhaft gewählt. Selbstverständlich können die Verbindungsstege jede beliebige Querschnittsgeometrie aufweisen, beispielsweise rechteckig, hexagonal, ellipsoid oder als Vieleck ausgebildet sein. Der Querschnitt der Verbindungsstege 9 kann in deren Längsrichtung – wie vorliegend – konstant sein oder variieren.
  • Wie die Darstellung gemäß 2 zeigt, ist man bestrebt, möglichst viele Verbindungsstege mit zueinander geringem Abstand anzuordnen. Beispielsweise können zweihundert oder mehr sehr schlanke Verbindungsstege 9 auf einem Quadratzentimeter des Halbleiterchips 2 angeordnet sein. Die Verbindungsstege 9 nehmen dabei beispielsweise 50 Prozent oder mehr und die Freiräume 12 50 Prozent oder weniger der Fläche des Halbleiterchips 2 ein. Durch die hohe Dichte wird einerseits eine gute elektrische Leitfähigkeit und andererseits eine gute thermische Anbindung der Metallkörper 7, 8 an den Halbleiterchip 2 gewährleistet.
  • Während des Betriebs unterliegt der Halbleiterchip 2 typischerweise starken zyklischen Temperaturschwankungen mit Phasen hoher Temperatur und mit Phasen geringerer Temperatur. Während dieser Temperaturschwankungen dehnen sich der Halbleiterchip 2 und die Metallkörper 7, 8 in sehr unterschiedlichem Maße aus. Die Hauptdehnung erfolgt hierbei in der Erstreckungsebene E des Halbleiterchips 2 bzw. der Metallkörper 7, 8. Die quer zur Erstreckungsebene E sehr schlank ausgebildeten Verbindungsstege 9 wirken als elastische Elemente zwischen dem Halbleiterchip 2 und den Metallkörpern 7, 8. Sie werden quer zu Ihrer Längsrichtung gebogen und erlauben so ein „thermisches Atmen” des Halbleiterbauelements 1 in der Erstreckungsebene E.
  • Die in dem Halbleiterbauelement 1 infolge der thermischen Wechselbelastung auftretenden mechanischen Spannungen sind aufgrund des elastischen Aufbaus ungleich geringer als bei konventionellen Halbleiterbauelementen, bei denen die Metallkörper 7, 8 unmittelbar an der Kontaktierungsschicht 5, 6 anliegen und flächig mit diesen verbunden sind. Infolge der geringeren mechanischen Belastung besitzt das Halbleiterbauelement 1 eine verbesserte Lebensdauer.
  • Die fingerartigen Verbindungsstege 9 sowie die Metallkörper 7, 8 werden mittels Lasersinterns von Metallpulver auf die Kontaktierungsschichten 5, 6 aufgebracht. Hierdurch wird eine monolithische, stoffschlüssige Verbindung der Kontaktierungsschicht 5, 6 mit den Verbindungsstegen 9 und der Verbindungsstege 9 mit den Metallkörpern 7, 8 erreicht. Aufgrund der monolithischen Struktur ergibt sich eine hohe elektrische und thermische Leitfähigkeit, die dem Halbleiterbauelement 1 sehr gute funktionale Eigenschaften und insbesondere eine hohe Leistungsdichte verleiht. Besonders vorteilhaft ist der Aufbau des Halbleiterbauelements 1, wenn für die Kontaktierungsschichten 5, 6, die Verbindungsstege 9 und die Metallkörper 7, 8 ein gleicher Werkstoff, beispielsweise Aluminium, verwendet wird. In diesem Fall vereinfacht sich überdies der Fertigungsschritt des Lasersinterns, da lediglich ein Werkstoff verarbeitet werden muss.
  • Das Halbleiterbauelement 1 ist weitgehend symmetrisch bezüglich der Erstreckungsebene E ausgebildet. Lediglich im Bereich des Gatekontakts 10 ist die Symmetrie durchbrochen. Vorteilhaft wird die Kühlung des Halbleiterchips 2 durch das Vorsehen der zwei als Kühlkörper dienenden Metallkörper 7, 8 optimal unterstützt. Darüber hinaus sind die trotz der elastisch ausgebildeten Verbindungsstege 9 verbleibenden mechanischen Spannungen im Wesentlichen gleichmäßig verteilt. Die verbleibende mechanische Beanspruchung des Halbleiterbauelements 1 ist damit gut beherrschbar. Lokale Spannungsspitzen, die durch eine einseitige Kühlung des Halbleiterchips 2 hervorgerufen werden, lassen sich auf diese Weise vermeiden.
  • Nach einem nicht dargestellten Ausführungsbeispiel der Erfindung können auf die symmetrische Ausgestaltung des Halbleiterbauelements 1 und das Vorsehen von zwei Kühlkörpern 7, 8 verzichtet werden. Es ist beispielsweise möglich, lediglich einen ersten Metallkörper 7 der ersten Flachseite 3 zuzuordnen.
  • Nach einer zweiten Ausführungsform der Erfindung gemäß 3 weist ein Halbleiterbauelement 1 zwei Halbleiterchips 2, 2' sowie zwei Metallkörpern 7, 8 auf. Ein erster Metallkörper 7 ist hierbei einer ersten Flachseite 3 eines ersten Halbleiterchips 2 und einer ersten Flachseite 3' eines zweiten Halbleiterchips 2' zugeordnet. Ein zweiter Metallkörper 8 ist entsprechend einer zweiten Flachseite 4 des erstens Halbleiterchips 2 und einer zweiten Flachseite 4' des zweiten Halbleiterchips 2' zugeordnet. Durch die gemeinsame Anordnung von zwei oder mehr Halbleiterchips 2, 2' in einem gemeinsamen Halbleiterbauelement 1 können Standardtopologien der Leistungselektronik, beispielsweise Halbbrücken oder Vollbrücken, bereits auf Chipebene realisiert werden.
  • Gleiche Bauteile oder Bauteilfunktionen der einzelnen Ausführungsbeispiele sind durch gleiche Bezugszeichen gekennzeichnet.
  • Ein alternatives Ausführungsbeispiel der Erfindung gemäß der 4 und 5 zeigt eine der wichtigsten Grundschaltungen der Leistungselektronik, eine Halbbrücke, die in der neuen Technik aufgebaut ist und als ein elektrisches Bauelement einen Kondensator 13 aufweist. Das Halbleiterbauelement 1 weist zwei Halbleiterchips 2, 2' sowie insgesamt drei Metallkörpern 7, 8, 8' auf. Der erster Metallkörper 7 ist hierbei einer ersten Flachseite 3 eines ersten Halbleiterchips 2 und einer ersten Flachseite 3' eines zweiten Halbleiterchips 2' zugeordnet. Der zweiter Metallkörper 8 ist einer zweiten Flachseite 4 des erstens Halbleiterchips 2 und der dritte Metallkörper 8' der zweiten Flachseite 4' des zweiten Halbleiterchips 2' zugeordnet.
  • Der Kondensator 13 ist über weitere Verbindungsabschnitte 14, die nach der vorliegenden Ausführungsform der Erfindung als fingerartig Verbindungsstege 14 ausgebildet sind, sowie über den zweiten Metallkörper 8 und den dritten Metallkörper 8' niederinduktiv mit dem als ein erster Schalter S1 dienenden ersten Halbleiterchip 2 und mit dem als ein zweiter Schalter S2 dienenden zweiten Halbleiterchip 2' verbunden. Aufgrund der üblicherweise aus Aluminium bestehenden Stirnseitenkontakte derartiger Kondensatoren 13 ist es sehr leicht möglich, den Kondensator 13 direkt in den Sinterprozess einzubeziehen und beispielsweise ebenfalls über die Verbindungsabschnitte 14 anzubinden.
  • Die Gatekontakte 10 der Schalter S1 und S2 werden bei der Halbbrückenschaltung gegenläufig ein- bzw. ausgeschaltet, so dass der Mittelpunkt M (erster Metallkörper 7) entweder mit dem positiven Pol (zweiter Metallkörper 8) oder dem negativen Pol (dritter Metallkörper 8') verbunden ist.
  • Ferner können Gatetreiber oder andere als Hilfkomponenten dienende elektrische bzw. elektronische Bauelemente in das Halbleiterbauelement 1 integriert werden. Die kapazitiven Gateströme werden heute üblicherweise von einem Gatetreiber in Chipform bereitgestellt. Diesen Gatetreiber können mit eingesintert und somit direkt mit den Verbindungsstegen 9 leitend verbunden werden.
  • Nach einem nicht dargestellten, alternativen Ausführungsbeispiel der Erfindung kann der wenigstens eine Metallkörper 7, 8 in einem den Verbindungsstegen 9 abgewandten Bereich beliebig geformt sein. Die dargestellte Quaderform ist insofern lediglich exemplarisch gewählt. Der Metallkörper 7, 8 kann beispielsweise Rippen oder kleine Stifte aufweisen. Die Geometrie des Metallkörpers 7, 8 wird sich hierbei an dem Ziel orientieren, eine gute mechanische und thermische Anbindung zu gewährleisten und die Wärme über vorzugsweise große Oberflächen an die Umgebung abzuführen.
  • Ferner können der verbesserten Wärmeabfuhr bzw. Wärmespreizung dienenden, nicht dargestellte, kanalförmige Heatpipes bei der Herstellung der Metallkörper 7, 8, 8' in dieselben eingesintert werden. Eine Heatpipe nutzt die Verdampfungswärme eines Stoffes, der durch den Kapillareffekt transportiert wird und an einer anderen Stelle kondensiert. Im Inneren der Heatpipe können trotz kleiner Querschnittsflächen große Mengen Wärme transportiert werden. Der Wärmewiderstand der Heatpipe ist hierbei signifikant kleiner als der von massiven Metallen gleichen Durchmessers. Durch das Einsintern der Heatpipe in den Metallkörper 7, 8, 8' ergibt sich eine optimale thermische Anbindung sowie eine weitere Verbesserung der Stromtragfähigkeit und der Leistungsdichte.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 5510650 [0004]

Claims (13)

  1. Halbleiterbauelement mit wenigstens einem Halbleiterchip, mit an einer ersten Flachseite und/oder an einer zweiten Flachseite des Halbleiterchips angeordneten, die Flachseiten des Halbleiterchips zumindest abschnittsweise überdeckenden Kontaktierungsschichten und mit wenigstens einem dem Halbleiterchip beabstandet zugeordneten Metallkörper, welcher über von der der ersten Flachseite zugeordneten Kontaktierungsschicht abragende, fingerartige Verbindungsstege thermisch und elektrisch leitend mit dem Halbleiterchip verbunden ist, dadurch gekennzeichnet, dass die fingerartigen Verbindungsstege (9) beabstandet zueinander angeordnet sind und dass die fingerartigen Verbindungsstege (9) monolithisch mit der Kontaktierungsschicht (5, 6) verbunden sind.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die fingerartigen Verbindungsstege (9) regelmäßig angeordnet sind und/oder benachbarte Verbindungsstege (9) einen gleichen Abstand zueinander aufweisen.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass je Quadratzentimeter Flachseitenfläche mindestens zweihundet Verbindungsstege (9) angeordnet sind.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Verbindungsstege (9) und der Metallkörper (7, 8, 8') monolithisch miteinander verbunden sind.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der zweiten Flachseite (4, 4') des Halbleiterchips (2, 2') ein zweiter Metallkörper (8) zugeordnet und über die fingerartigen Verbindungsstege (9) leitend mit dem Halbleiterchip (2, 2') verbunden ist, wobei eine Symmetrie im Aufbau bezüglich einer Erstreckungsebene (E) des Halbleiterchips (2, 2') lediglich im Bereich eines zur elektrischen Kontaktierung des Halbleiterchips (2, 2') dienenden und an der ersten Flachseite (3, 3') und/oder an der zweiten Flachseite (4, 4') angeordneten Gatekontakts (10) durchbrochen ist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Kontaktierungsschicht (5, 6) und/oder die fingerartigen Verbindungsstege (9) und/oder der Metallkörper (7, 8, 8') aus einem gleichen Werkstoff gebildet sind.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Halbleiterchip (2, 2') als ein Siliziumchip ausgebildet ist und/oder die Kontaktierungsschicht (5, 6) als eine Aluminiummetallisierung ausgebildet ist.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass wenigstens zwei jeweils mindestens eine Kontaktierungsschicht (5, 6) aufweisende und sich in der gemeinsamen Erstreckungsebene (E) erstreckende Halbleiterchips (2, 2') über die fingerartigen Verbindungsstege (9) mit einem gemeinsamen Metallkörper (7, 8, 8') verbunden sind.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Metallkörper (7, 8, 8') in einem den Verbindungsstegen 9 abgewandten Bereich Rippen und/oder Stifte aufweist zur Verbesserung der Kühlung des Halbleiterchips (2, 2').
  10. Verfahren zur Herstellung eines Halbleiterbauelements enthaltend einen zumindest abschnittsweise eine metallische Kontaktierungsschicht aufweisenden Halbleiterchip, wobei die dem Halbleiterchip zugeordnete Kontaktierungsschicht über fingerartige Verbindungsstege mit einem Metallkörper verbunden wird, dadurch gekennzeichnet, dass zur Bildung der monolithisch aus der Kontaktierungsschicht (5, 6) erwachsenden und zueinander beabstandeten fingerartigen Verbindungsstege (9) auf der metallischen Kontaktierungsschicht (5, 6) Metallpartikel lasergesintert werden.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass nach dem Formen der fingerartigen Verbindungsstege (9) der Metallkörper (7, 8, 8') mittels Lasersintern aus dem Metallpulver gebildet wird.
  12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass elektronische und/oder elektronische Bauelemente (Kondensator 13) während des Lasersinterns mechanisch und elektrisch über weitere Verbindungsabschnitte (14) mit dem Halbleiterchip (2, 2') verbunden werden.
  13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass zur Verbesserten Wärmeabfuhr und/oder Wärmespreizung eine Heatpipe mittels Lasersinterns in dem Metallkörper 7, 8, 8' gebildet wird.
DE102010029650A 2010-06-02 2010-06-02 Halbleiterbauelement und Verfahren zur Herstellung desselben Withdrawn DE102010029650A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102010029650A DE102010029650A1 (de) 2010-06-02 2010-06-02 Halbleiterbauelement und Verfahren zur Herstellung desselben
PCT/DE2011/001173 WO2012006991A2 (de) 2010-06-02 2011-05-30 Halbleiterbauelement und verfahren zur herstellung desselben
EP11791422.6A EP2577725A2 (de) 2010-06-02 2011-05-30 Halbleiterbauelement und verfahren zur herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010029650A DE102010029650A1 (de) 2010-06-02 2010-06-02 Halbleiterbauelement und Verfahren zur Herstellung desselben

Publications (1)

Publication Number Publication Date
DE102010029650A1 true DE102010029650A1 (de) 2011-12-08

Family

ID=44973868

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010029650A Withdrawn DE102010029650A1 (de) 2010-06-02 2010-06-02 Halbleiterbauelement und Verfahren zur Herstellung desselben

Country Status (3)

Country Link
EP (1) EP2577725A2 (de)
DE (1) DE102010029650A1 (de)
WO (1) WO2012006991A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015115312A1 (de) * 2015-09-10 2017-03-16 Infineon Technologies Ag Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
WO2019063533A1 (de) * 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und verfahren zu dessen herstellung
DE112016007419B4 (de) 2016-11-08 2022-06-30 Mitsubishi Electric Corporation Halbleitermodul und Halbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510650A (en) 1994-09-02 1996-04-23 General Motors Corporation Low mechanical stress, high electrical and thermal conductance semiconductor die mount
US5535816A (en) * 1993-10-15 1996-07-16 Diamond Electroic Mfg. Co. Ltd. Heat sink
US6730998B1 (en) * 2000-02-10 2004-05-04 Micron Technology, Inc. Stereolithographic method for fabricating heat sinks, stereolithographically fabricated heat sinks, and semiconductor devices including same
US20090039499A1 (en) * 2007-08-06 2009-02-12 International Business Machines Corporation Heat Sink with Thermally Compliant Beams

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4613077B2 (ja) * 2005-02-28 2011-01-12 株式会社オクテック 半導体装置、電極用部材および電極用部材の製造方法
EP2061078B1 (de) * 2007-11-16 2015-07-15 IQ evolution GmbH Kühlkörper
US7731079B2 (en) * 2008-06-20 2010-06-08 International Business Machines Corporation Cooling apparatus and method of fabrication thereof with a cold plate formed in situ on a surface to be cooled

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535816A (en) * 1993-10-15 1996-07-16 Diamond Electroic Mfg. Co. Ltd. Heat sink
US5510650A (en) 1994-09-02 1996-04-23 General Motors Corporation Low mechanical stress, high electrical and thermal conductance semiconductor die mount
US6730998B1 (en) * 2000-02-10 2004-05-04 Micron Technology, Inc. Stereolithographic method for fabricating heat sinks, stereolithographically fabricated heat sinks, and semiconductor devices including same
US20090039499A1 (en) * 2007-08-06 2009-02-12 International Business Machines Corporation Heat Sink with Thermally Compliant Beams

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015115312A1 (de) * 2015-09-10 2017-03-16 Infineon Technologies Ag Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE102015115312B4 (de) * 2015-09-10 2020-10-29 Infineon Technologies Ag Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE112016007419B4 (de) 2016-11-08 2022-06-30 Mitsubishi Electric Corporation Halbleitermodul und Halbleitervorrichtung
US11854950B2 (en) 2016-11-08 2023-12-26 Mitsubishi Electric Corporation Semiconductor module and semiconductor device
WO2019063533A1 (de) * 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und verfahren zu dessen herstellung

Also Published As

Publication number Publication date
WO2012006991A2 (de) 2012-01-19
WO2012006991A3 (de) 2012-05-31
EP2577725A2 (de) 2013-04-10

Similar Documents

Publication Publication Date Title
DE10100620B4 (de) Leistungsmodul
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE1815989A1 (de) Halbleiter-Anordnung
EP3632190A1 (de) Elektrische baugruppe und verfahren zur herstellung einer elektrischen baugruppe
EP3437112B1 (de) Kondensatoranordnung
WO2003001594A2 (de) Hochspannungsmodul und verfahren zu dessen herstellung
DE102019109275A1 (de) Halbleitervorrichtung
EP2757586B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102010029650A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP1775769A1 (de) Leistungshalbleitermodul
EP2875514B1 (de) Elektrisches bauelement umfassend ein anschlusselement mit einem kunststoffkörper
WO2007068018A2 (de) Anordnung mit zumindest einem elektronischen bauteil
DE102020216551A1 (de) Verbindungsanordnung einer dämpferschaltung in einer halbleitervorrichtung und leistungsmodulanordnung unter verwendung derselben
DE102020122125A1 (de) Halbleitermodul
DE112016007096T5 (de) Halbleitervorrichtung
EP3384527B1 (de) Elektronisches leistungsmodul
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE202015006897U1 (de) Halbleitermodul und Leistungsanordnung
WO2015135010A1 (de) Elektrische bauteilanordnung
DE102014116793B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102019211084A1 (de) Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
EP2964004A2 (de) Elektronische bauteilanordnung
DE102019109461A1 (de) Leistungsmodul mit zwischenkreiskondensator
DE102019121894B4 (de) Package mit integrierter Mehrfachabgriff-Impedanzstruktur und Verfahren zum Herstellen eines solchen Packages
DE102013215648A1 (de) Leistungselektronikmodul mit Substrat, Bauelement und Leiterplatte

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee