DE102010020468A1

DE102010020468A1 - Ein Brückenloser Leistungsfaktor-Korrektor mit einer Steuerungslogik

Info

Publication number: DE102010020468A1
Application number: DE102010020468A
Authority: DE
Inventors: Chih-Liang Wang; Ching-Sheng Yu
Original assignee: Glacialtech Inc
Current assignee: Glacialtech Inc
Priority date: 2009-05-15
Filing date: 2010-05-09
Publication date: 2010-11-25
Anticipated expiration: 2030-05-10
Also published as: TW201041284A; JP2010268679A; TWI381620B; JP4920763B2; US20100289461A1; DE102010020468B4; US8031500B2

Abstract

Die vorliegende Erfindung offenbart einen brückenlosen aktiven Leistungsfaktor-Korrektor mit einer Steuerungslogik, die eine Hochfrequenz-Schaltsteuerung, einen Boost-Induktor, einen Ausgangsfilterkondensator, zwei Boost-Transistor-Module, zwei Boost-Dioden, zwei Wechselspannungspolaritätsprüfer und zwei Niederfrequenz-Switchtreiber umfasst. Mit einem Kopplungssignal steuern die zwei Wechselspannungspolaritätsprüfer die zwei Niederfrequenz-Switchtreiber in Verbindung mit der Hochfrequenz-Schaltsteuerung, um die zwei Boost-Transistor-Module mit einer Steuerungslogik zu steuern, so daß der Induktivitätsstrom, der elektrische Energie aus dem Boost-Induktor freisetzt, durch die Kanäle der zwei Boost-Transistor-Module fließen kann, um Leitungsverlust der Body-Dioden wirksam zu reduzieren.

Description

HINTERGRUND DER ERFINDUNG
1. GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft einen aktiven brückenlosen Leistungsfaktor-Korrektor, und insbesondere einen aktiven brückenlosen Leistungsfaktor-Korrektor mit einer Steuerungslogik.
2. STAND DER TECHNIK
Um den Eingangswechselstrom in Phase in der Eingangswechselspannung zu bringen, nimmt ein Widerstand Wirkleistung auf. Im Gegensatz dazu speichert ein Induktor oder ein Kondensator Scheinleistung, da der Eingangswechselstrom in das Quadrat zu der Eingangswechselspannung gebracht wird. Einfacher gesagt nimmt eine Ohmsche Last nur Wirkleistung auf. Eine Nicht-Ohmsche Last nimmt nicht nur Wirkleistung auf, sondern speichert auch Scheinleistung. Die Scheinleistung führt zu einem zusätzlichen Eingangswechselstrom, der durch die Stromleitungen fließt und zu einem verstärkten Leitungsverlust, der durch die Stromfirmen getragen wird. Darum verlangen Stromfirmen nachdringlich, daß der Leistungsfaktor (PF) von großen elektrischen Geräten strikt auf einen erträglichen Wert korrigiert wird. Den Leistungsfaktor zu korrigieren bedeutet, allgemein gesagt, den Eingangswechselstrom mit der Eingangswechselspannung in Phase zu bringen. In Schaltnetzteilen, die mehr als 75 kW aus einem Stromnetz ziehen, ist ein aktiver Leistungsfaktor-Korrektor (APFC) schon fast ein essentielles Gerät, um den Eingangswechselstrom sowohl in Phase also auch in Form mit der Eingangswechselspannung zu bringen, um der strengen Anforderung nach einen Leistungsfaktor von 0,95 zu genügen.
In 1 ist ein herkömmlicher Brücken-basierter APFC gezeigt, der einen Brücken-Gleichrichter 10 und einen konventionellen APFC 11 umfasst. Der Brückengleichrichter 10, ein Wechselstrom/Gleichstrom-Wandlungsgerät (ADC), rektifiziert eine sinusförmige Eingangswechselspannung über einen ersten Eingangsspannungsanschluss V_i1 und einen zweiten Eingangsspannungsanschluss V_i2 in eine sinusförmige Ausgangsgleichspannung an einen Eingangsfilter-Kondensator C₁₁ Ein konventioneller APFC 11 bringt den Eingangswechselstrom mit der Eingangswechselspannung sowohl in Phase als auch in Form, und erhöht eine niedrigere sinusförmige Eingangsgleichspannung an einem Eingangsfilterkondensator C₁₁ auf eine höhere konstante Ausgangsgleichspannung an einem Ausgangsfilterkondensator C₁₂.
Um praktisch zu erklären, wie elektrische Energie in einem Boost-Induktor gespeichert und aus ihm freigesetzt wird, wird im gesamten Text angenommen, daß die horizontale und die vertikale Achse in einem Kartesischen Koordinatensystem (I-V Koordinatensystem) jeweils einen Induktivitätsstrom und eine Induktivitätsspannung an dem Boost-Induktor darstellen. Der Boost-Induktor L₁₁ operiert entweder im ersten oder im vierten Quadranten, da der Induktivitätsstrom immer positiv ist, wohingegen die Induktivitätsspannung entweder positiv ist, um Energie zu speichern, oder negativ, um Energie freizusetzen. Wenn die Hochfrequenz-Schaltsteuerung 12 den Boost-Transistor Q₁₁ auf Durchlass schaltet, fließt der Induktivitätsstrom durch den Eingangsfilterkondensator C₁₁, den Boost-Induktor L₁₁ und den Boost-Transistor Q₁₁ und speichert dabei Energie im Boost-Induktor L₁₁, der im ersten Quadranten operiert. Wenn die Hochfrequenz-Schaltsteuerung 12 den Boost-Transistor Q₁₁ sperrt, fließt der Induktivitätsstrom durch den Eingangsfilterkondensator C₁₁, den Boost-Induktor L₁₁ und die Boost-Diode D₁₁ und den Ausgangsfilterkondensator C₁₂ und setzt dabei Energie aus dem Boost-Induktor L₁₁ frei, die im vierten Quadranten operiert. Die Hochfrequenz-Schaltsteuerung 12 und der konventionelle APFC 11 verändern nicht nur die Eingangswechselspannung, um den Leistungsfaktor zu korrigieren, sondern regulieren auch die Ausgangsgleichspannung, um einen Gleichstrom-Gleichstrom-Wandler zu versorgen, so daß vom Stromnetz aus gesehen ein komplexes System wie ein einfacher Widerstand aussieht.
Bitte schauen Sie sich den Brückengleichrichter 10 genauer an. Um eine Polaritätsreferenz zu definieren, die in der folgenden Beschreibung angeführt werden kann, wird eine positive/negative Halbschwingung als das Potential von V_i1 definiert, das höher/niedriger ist als das von V_i2. Während der positiven/negativen Halbschwingung leiten der obere linke/rechte und der untere rechte/linke Dioden-Gleichrichter den Eingangswechselstrom. Darum leidet der herkömmliche Brücken-basierte APFC, der im niedrigen und mittleren Leistungsbereich kaum akzeptabel ist, unter einem Leitungsverlust im Dioden-Gleichrichter, der Energie-Ingenieure bei der Konzeption von Hochleistungs- und hocheffizienten Stromversorgungsvorrichtungen behindert. Weil das Energieniveau mit den Tagen steigt, fängt der Brückengleichrichter auch an, ein schwierig handzuhabendes heißes Eisen zu werden. Ein herkömmlicher brückenloser APFC, der keinen Brückengleichrichter für ADC benötigt, überwindet einen solchen Engpass.
Wie in 2 gezeigt, nutzt ein herkömmlicher brückenloser APFC implizit die intrinsische Body-Diode, die intern vom Source- zum Drain-Anschluss des Boost-Transistors gepolt ist und die gleichzeitig sowohl ADC als auch APFC ausführt, ohne einen Brückengleichrichter zu benötigen. Der Kern (die Kerne) und die Windung(en) des Boost-Induktors L₂₁ können entweder auf einem Pfad zwischen dem ersten Eingangsspannungsanschluss V_i1 und einem ersten Verbindungsknoten V₁ oder auf einem anderen Pfad zwischen dem zweiten Eingangsspannungsanschluss V_i2 und einem zweiten Verbindungsknoten V₂ zusammengelegt sein, oder aber über beide Pfade getrennt verteilt sein. Ein Ausgangsfilterkondensator C₂₁ ist zwischen den Ausgang V_o und den Referenzspannungsanschluss V_ref. geschaltet. Die Boost-Dioden D₂₁ und D₂₂, die als Siliziumcarbid-Schottky-Dioden (SCSD) vorliegen, sind genauso wie die Boost-Transistoren Q₂₁ und Q₂₂, die als n-Kanal-Metalloxid-Halbleiter-Feldeffekttransistoren (nMOSFET) vorliegen, sind in Brückenkonfiguration verbunden, die zwischen dem Boost-Induktor L₂₁ und dem Ausgangsfilterkondensator C₂₁ angebracht ist. Eine Hochfrequenz-Schaltsteuerung 22 schaltet gleichzeitig die Boost-Transistoren Q₂₁ und Q₂₂ and/aus.
Während der positiven/negativen Halbschwingung operiert der Boost-Induktor L₂₁ entweder im ersten/dritten oder im vierten/zweiten Quadranten, weil der Induktivitätsstrom immer positiv/negativ ist, wenn die Induktivitätsspannung entweder zum Energiespeichern positiv/negativ oder zur Energiefreisetzung negativ/positiv ist. Wenn die Hochfrequenz-Schaltsteuerung 22 gleichzeitig die Boost-Transistoren Q₂₁ und Q₂₂ auf Durchlass schaltet, fließt der Induktivitätsstrom durch den Eingangsspannungsanschluss V_i1/V_i2, den Boost-Induktor L₂₁, die Kanäle der Boost-Transistoren Q₂₁, Q₂₂ und den Eingangsspannungsanschluss V_i2/V_i1 und speichert dabei Energie im Boost-Induktor L₂₁, der im ersten/dritten Quadranten operiert. Wenn die Hochfrequenz-Schaltsteuerung 22 gleichzeitig die Boost-Transistoren Q₂₁ und Q₂₂ sperrt, fließt der Induktivitätsstrom durch den Eingangsspannungsanschluss V_i1/V_i2, den Boost-Induktor L₂₁, die Boost-Dioden D₂₁/D₂₂, den Ausgangsfilterkondensator C₂₁, die Body-Diode des Boost-Transistors Q₂₂/Q₂₁ und den Eingangsspannungsanschluss V_i2/V_i1 und setzt dabei Energie aus dem Boost-Induktor L₂₁ frei, der im vierten/zweiten Quadranten operiert.
Im herkömmlichen Brücken-basierten APFC fließt der Eingangswechselstrom durch zwei Gleichrichterdioden, wobei er durch einen Brückengleichrichter gleichgerichtet wird, um Energie in/aus einem Boost-Induktor zu speichern/freizusetzen. Im herkömmlichen brückenlosen APFC fließt der Eingangswechselstrom durch eine Boost- und eine Body-Diode, wobei er nicht durch einen Brücken-Gleichrichter gleichgerichtet ist, wenn Energie aus dem Boost-Induktor freigesetzt wird. Wenn für das ADC kein Brücken-Gleichrichter gebraucht wird, hat der herkömmliche brückenlose APFC eine höhere Effizienz als der herkömmliche Brücken-basierte APFC. Jedoch ist der Haken an der Sache, daß der Induktivitäts-/Eingangswechselstrom im herkömmlichen brückenlosen APFC Energie über die Body-Dioden freisetzt, wobei es zu einem Leitungsverlust an den Body-Dioden kommt. Die vorliegende Erfindung schlägt eine neue Verschaltung eines brückenlosen APFC vor, um den Leitungsverlust an den Body-Dioden zu reduzieren, indem die Kanäle der Boost-Transistoren zur Energiefreisetzung genutzt werden.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung betrifft einen brückenlosen APFC mit Steuerungslogik, die einen ersten und einen zweiten Eingangsanschluss umfasst, einen ersten und einen zweiten Verbindungsknoten, einen Ausgangsspannungsanschluss, einen Referenzspannungsanschluss, einen Boost-Induktor, einen Ausgangsfilterkondensator, eine erste und eine zweite Boost-Diode, ein erstes und ein zweites Boost-Transistor-Modul, eine Hochfrequenz-Schaltsteuerung, ein ersten und einen zweiten Niederfrequenz-Switchtreiber, und einen ersten und einen zweiten Eingangswechselspannungspolaritätsprüfer.
Der Kern (die Kerne) und die Windung(en) des Boost-Induktors können entweder auf einem Pfad zwischen dem ersten Eingangsspannungsanschluss und dem ersten Verbindungsknoten oder auf einem anderen Pfad zwischen dem zweiten Eingangsspannungsanschluss und dem zweiten Verbindungsknoten zusammengelegt sein oder getrennt auf beide Pfade verteilt sein. Der Ausgangsfilterkondensator ist zwischen dem Ausgangs- und dem Referenzspannungsanschluss verbunden. Die Anoden der ersten und der zweiten Boost-Diode sind mit dem ersten bzw. zweiten Verbindungsknoten verbunden; die Kathoden sind gemeinsam mit dem Ausgangsspannungsanschluss verbunden.
Das erste und da zweite Boost-Transistor-Modul haben beide einen ersten und einen zweiten Eingangsanschluss und ebenso einen ersten und einen zweiten Ausgangsanschluss. Die ersten Eingangsanschlüsse des ersten und des zweiten Boost-Transistor-Moduls sind mit dem ersten bzw. dem zweiten Niederfrequenz-Switchtreiber verbunden; die zweiten Eingangsanschlüsse sind gemeinsam mit der Hochfrequenz-Schaltsteuerung verbunden; die ersten Ausgangsanschlüsse sind mit dem ersten bzw. dem zweiten Verbindungsknoten verbunden; die zweiten Ausgangsanschlüsse sind gemeinsam mit dem Referenzspannungsanschluss verbunden.
Der erste und der zweite Eingangswechselspannungspolaritätsprüfer, die beide jeweils mit den beiden Eingangswechselspannungsanschlüssen verbunden sind, detektieren die positive bzw. negative Halbschwingung während einer vollen Schwingung und steuern jeweils den ersten bzw. den zweiten Niederfrequenz-Switchtreiber mit einem Kopplungssignal. Das Kopplungssignal kann ein optisches Kopplungssignal, ein magnetisches Kopplungssignal etc. sein, ohne darauf begrenzt zu sein. In Verbindung mit der Hochfrequenz-Schaltsteuerung steuern der erste und der zweite Niederfrequenz-Switchtreiber das erste bzw. zweite Boost-Transistor-Modul mit einer Steuerungslogik. Die Steuerungslogik kann eine ODER-Steuerungslogik, eine NAND-Steuerungslogik etc. sein, ohne darauf limitiert zu sein.
Die Kanäle des ersten und des zweiten Boost-Transistor-Moduls liegen zwischen dem ersten und dem zweiten Ausgangsanschluss. Während der positiven/negativen Halbschwingung hält der zweite/erste Niederfrequenz-Switchtreiber den Kanal des zweiten/ersten Boost-Transistor-Moduls offen, während die Hochfrequenz-Schaltsteuerung den Kanal des ersten/zweiten Boost-Transistor-Moduls sperrt, so daß der Induktivitätsstrom durch den Kanal des zweiten/ersten Boost-Transistor-Moduls fließt und dabei Energie aus dem Boost-Induktor freisetzt, um den Leitungsverlust der Body-Diode zu reduzieren. Kurz gesagt sind die Kanäle des ersten und des zweiten Boost-Transistor-Moduls während der negativen und der positiven Halbschwingung offen.
Die Vorteile, Merkmale, Ziele und Technologien der vorliegenden Erfindung werden offensichtlicher durch die folgenden Beschreibung in Verbindung mit den begleitenden Zeichnungen, wobei bestimmte Ausführungsformen der vorliegenden Erfindung durch Illustrationen und Beispiele dargelegt werden.
KURZBESCHREIBUNG DER FIGUREN
1 veranschaulicht einen Schaltplan eines herkömmlichen Brücken-basierten APFC, der einen Brücken-Gleichrichter und einen konventionellen APFC umfasst.
2 veranschaulicht einen Schaltplan eines herkömmlichen brückenlosen APFC, der die Body-Dioden des Boost-Transistors dazu bringt, die Induktor-Energie freizusetzen.
3 zeigt ein Blockschaltbild der vorliegenden Erfindung, welches die Schaltungstopologie eines brückenlosen APFC mit Steuerungslogik veranschaulicht.
4a zeigt einen Schaltplan der vorliegenden Erfindung, der eine bevorzugte Ausführungsform eines brückenlosen APFC mit Steuerungslogik veranschaulicht.
4b zeigt einen weiteren Schaltplan der vorliegenden Erfindung, welcher eine weitere bevorzugte Ausführungsform eines brückenlosen APFC mit Steuerungslogik veranschaulicht.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
3 zeigt ein Blockschaltbild der vorliegenden Erfindung, welches eine Schaltungstopologie eines brückenlosen APFC mit Steuerungslogik veranschaulicht, die einen ersten und einen zweiten Eingangsanschluss V_i1 bzw. V_i2, einen ersten und einen zweiten Verbindungsknoten V₁ bzw. V₂, einen Ausgangsspannungsanschluss V_o, einen Referenzspannungsanschluss V_ref, einen Boost-Induktor L₂₁, einen Ausgangsfilterkondensator C₂₁, eine erste und eine zweite Boost-Diode D₂₁ bzw. D₂₂, ein erstes und ein zweites Boost-Transistor-Modul 33 bzw. 34, eine Hochfrequenz-Schaltsteuerung 22, einen ersten und einen zweiten Niederfrequenz-Switchtreiber 303 bzw. 304, und einen ersten und einen zweiten Eingangswechselspannungspolaritätsprüfer 301 bzw. 302 umfasst.
Der Kern (die Kerne) und die Windung(en) des Boost-Induktors L₂₁ können entweder auf einem Pfad zwischen dem ersten Eingangsspannungsanschluss V_i1 und dem ersten Verbindungsknoten V₁ oder auf einem anderen Pfad zwischen dem zweiten Eingangsspannungsanschluss V_i2 und dem zweiten Verbindungsknoten V₂ zusammengelegt sein oder getrennt auf beide Pfade verteilt sein. Der Ausgangsfilterkondensator C₂₁ ist zwischen dem Ausgang V_o und dem Referenzspannungsanschluss V_ref angeschlossen. Die Anoden der ersten und der zweiten Boost-Diode, D₂₁ bzw. D₂₂, sind mit dem ersten bzw. zweiten Verbindungsknoten V₁ bzw. V₂ verbunden; die Kathoden sind gemeinsam mit dem Ausgangsspannungsanschluss V_o verbunden.
Das erste bzw. das zweite Boost-Transistor-Modul, 33 bzw. 34, haben beide einen ersten und einen zweiten Eingangsanschluss wie auch einen ersten und einen zweiten Ausgangsanschluss. Die ersten Eingangsanschlüsse des ersten und des zweiten Boost-Transistor-Moduls sind mit dem ersten bzw. dem zweiten Niederfrequenz-Switchtreiber, 303 bzw. 304, verbunden; die zweiten Eingangsanschlüsse sind gemeinsam mit der Hochfrequenz-Schaltsteuerung 22 verbunden; die ersten Ausgangsanschlüsse sind mit dem ersten bzw. dem zweiten Verbindungsknoten V₁ bzw. V₂ verbunden; und die zweiten Ausgangsanschlüsse sind gemeinsam mit dem Referenzspannungsanschluss V_ref verbunden.
Der erste und der zweite Eingangswechselspannungspolaritätsprüfer, 301 bzw. 302, die beide mit den zwei Eingangsgleichspannungsanschlüssen V_i1 bzw. V_i2 verbunden sind, detektieren die positive bzw. die negative Halbschwingung während einer vollen Schwingung und steuern den ersten bzw. zweiten Niederfrequenz-Switchtreiber, 303 bzw. 304, mit einem Kopplungssignal. Das Kopplungssignal kann eine optische Kopplung, eine magnetische Kopplung etc. sein, ohne darauf beschränkt zu sein. In Verbindung mit der Hochfrequenz-Schaltsteuerung 22 steuern der erste und der zweite Niederfrequenz-Switchtreiber, 303 bzw. 304, das erste bzw. das zweite Boost-Transistor-Modul, 33 bzw. 34, mit einer Steuerungslogik. Die Steuerungslogik kann eine OR-Steuerungslogik, eine NAND-Steuerungslogik etc. sein, ohne darauf beschränkt zu sein.
Die Kanäle des ersten und des zweiten Boost-Transistor-Moduls, 33 bzw. 34, liegen zwischen dem ersten bzw. dem zweiten Ausgangsanschluss. Während der positiven/negativen Halbschwingung hält der zweite/erste Niederfrequenz-Switchtreiber 304/303 den Kanal des zweiten/ersten Boost-Transistor-Moduls 34/33 offen, während die Hochfrequenz-Schaltsteuerung 22 den Kanal des ersten/zweiten Boost-Transistor-Moduls 33/34 sperrt, so daß der Induktivitätsstrom durch den Kanal des zweiten/ersten Transistor-Moduls 34/33 fließen kann und dabei aus dem Boost-Induktor L₂₁ Energie freisetzt, um den Leitungsverlust der Body-Diode zu reduzieren. Kurz gesagt, der Kanal des ersten und zweiten Boost-Transistor-Moduls, 33 bzw. 34, ist während der negativer bzw. der positiver Halbschwingung geöffnet.
Im folgenden wird erklärt, wie der erste/zweite Niederfrequenz-Switchtreiber 303/304 in Verbindung mit der Hochfrequenz-Schaltsteuerung 22 das erste/zweite Boost-Transistor-Modul 33/34 mit einem OR/NAND-Logikgatter steuert, welches zwei Eingangsanschlüsse und einen Ausgangsanschluss hat. Auf der Basis der Erklärung von Gruppe 1 mit 303 und 33 kann die Erklärung von Gruppe 2 mit 304 und 34 analog hergeleitet werden, oder weggelassen werden, ohne daß die allgemeine Gültigkeit verloren geht. Darum ist es ausreichend, Gruppe 1 mit einem OR/NAND-Logikgatter zu sagen. Erstens nehme man Gruppe 1 mit einem OR/NAND-Logikgatter. Angenommen, X₁, das Ausgangssignal des ersten Niederfrequenz-Switchtreibers 303, wird auf den ersten Eingangsanschluss des ersten Boost-Transistor-Moduls 33 als erstes Eingangssignal des OR-Logikgatters gegeben; X₂, das Ausgangssignal der Hochfrequenz-Schaltsteuerung 22, wird auf den zweiten Eingangsanschluss des ersten Boost-Transistor-Moduls 33 als zweites Eingangssignal des OR-Logikgatters gegeben; Y, das Ausgangssignal des OR-Logikgatters, wird auf den internen Gatteranschluss des ersten Boost-Transistor-Moduls 33 als internes Treibersignal des ersten Boost-Transistor-Moduls 33 ausgegeben, dann kann die Beziehung zwischen X₁, X₂ und Y als logische Oder-Verknüpfung Y = X₁ + X₂ ausgedrückt werden, die sich entsprechend einer Wahrheitstabelle verhält, die in Tabelle 1 aufgeführt ist, wobei L und H ein niedriges bzw. hohes logisches Niveau präsentieren; Y ist niedrig, wenn sowohl X₁ als auch X₂ niedrig sind; Y ist hoch, wenn entweder X₁ oder X₂ hoch sind. Mit anderen Worten, Y erreicht sein Maximum zwischen X₁ und X₂.
Während der positiven Halbschwingung bleibt X₁ niedrig (X₁ = L); das Niveau von Y ist gleich dem Niveau von X₂ (Y = X₁ + X₂ = L + X₂ = X₂). Mit anderen Worten bleibt der erste Niederfrequenz-Switchtreiber 303 still; die Hochfrequenz-Schaltsteuerung 22 steuert den Kanal des ersten Boost-Transistor-Moduls 33. Während der negativen Halbschwingung bleibt X₁ hoch (X₁ = H), genau wie Y (Y = X₁ + X₂ = H + X₂ = H); X₂ kann vernachlässigt werden. Das bedeutet, daß der erste Niederfrequenz-Switchtreiber 303 den Kanal des ersten Boost-Transistor-Moduls 33 offen hält, egal was die Hochfrequenz-Schaltsteuerung 22 ausgibt.

Halbschwingung X₁ X₂ Y = X₁ + X₂

Positiv L L L

L H H

Negativ H L H

H H H

Tabelle 1
Gruppe 1 mit einem NAND-Logikgatter kann mit dem De Morganschen Gesetz leicht erklärt werden:
das folgendes sagt: „Ein OR-Logikgatter ist zwei NOT-Logikgattern, an die sich ein NAND-Logikgatter anschließt, logisch äquivalent.” Jedes der zwei NOT-Gatter hat einen Eingangs- und einen Ausgangsanschluss. Dieses logische Äquivalent ist in Tabelle 2 aufgelistet, worin X₁ und X₂, die zwei Input-Signale des OR-Logikgatters, jeweils auf einen der zwei Eingangsanschlüsse der zwei NOT-Logikgatter als die zwei Eingangssignale der zwei NOT-Logikgatter eingegeben werden; X₁ und X₂, die zwei Ausgangssignale der zwei NOT-Logikgatter, werden jeweils in einen der zwei Eingangsanschlüsse des NAND-Logikgatters als die zwei Input-Signale des NAND-Logikgatters eingegeben. Y, das Ausgangssignal des NAND-Logikgatters, wird auf den internen Gatteranschluss des ersten Boost-Transistor-Moduls 33 als internes Treibersignal des ersten Boost-Transistor-Moduls 33 abgegeben. Es wird darauf hingewiesen, daß das NOT-Logikgatter, das bei der Generierung von X₁ benötigt wird, weggelassen werden kann, indem der erste und der zweite Eingangswechselspannungspolaritätsprüfer, 301 bzw. 302, vertauscht werden, die mit dem ersten bzw. dem zweiten Niederfrequenz-Switchtreiber, 303 bzw. 304, in Verbindung stehen.
Tabelle 2
Ungeachtet der logischen Äquivalenz sind die Ausführungsformen, die mit einer NAND-Logiksteuerung implementiert werden, komplexer und teurer als diejenigen, die mit einer OR-Steuerungslogik implementiert werden. Darum konzentrieren sich die folgenden Absätze auf bevorzugte Ausführungsformen, die mit einer OR-Logiksteuerung implementiert werden.
4a und 4b sind zwei Schaltpläne, die zwei bevorzugte Ausführungsformen des brückelosen APFC mit einer OR-Steuerungslogik veranschaulichen. Im allgemeinen können das auf der vorliegenden Erfindung beruhende erste und das zweite Boost-Transistor-Modul, 33 bzw. 34, entweder mit einem Doppeltransistor wie in 4a oder einem Einzeltransistor wie in 4b implementiert werden. In 4a/4b sind das erste und das zweite Boost-Transistor-Modul, 33 bzw. 34, beide mit einem Doppel-/Einzeltransistor-Schaltkreis implementiert. In den beiden in dieser Beschreibung nicht gezeigten Ausführungsformen mit einer OR-Steuerungslogik des ersten und zweiten Boost-Transistor-Moduls, 33 bzw. 34, ist eine mit einem Doppeltransistor-Schaltkreis und die andere mit einem Einzeltransistor-Schaltkreis implementiert.
Wie in 4a gezeigt, enthält der das erste Boost-Transistor-Modul 33 implementierende Doppeltransistor-Schaltkreis einen ersten und einen parallel dazu geschalteten zweiten nMOSFET, Q₄₁ bzw. Q₄₂, mit zwei Gate-, zwei Drain- und zwei Source-Anschlüssen, wobei die zwei Gate-Anschlüsse als ersten bzw. zweiten Input-Anschluss des ersten Boost-Transistor-Moduls 33 funktionieren; die zwei Drain- und die zwei Source-Anschlüsse funktionieren als erster bzw. als zweiter Ausgangsanschluss des ersten Boost-Transistor-Moduls 33.
Im Folgenden ist die Arbeitsweise der in 4a veranschaulichten bevorzugten Ausführungsform beschrieben. Die langen Bezeichnungen, die in der linken Spalte von Tabelle 3 aufgelistet sind, werden durch die Kurzbezeichnungen in der rechten Spalte bezeichnet, um die folgende Beschreibung zu vereinfachen. Während der positiven/negativen Halbschwingung ist Q₄₄/Q₄₁ offen und Q₄₁/Q₄₄ gesperrt. Wenn die Steuerung 22 gleichzeitig Q₄₂ und Q₄₃ auf Durchlass schaltet, fließt der Induktivitätsstrom durch V_i1, L₂₁, den Kanal von Q₄₂/Q₄₃, den Kanal von Q₄₃/Q₄₂ parallel zum Kanal Q₄₄/Q₄₁, und V_i2, und speichert dabei Energie in L₂₁, der im ersten/dritten Quadranten operiert. Wenn die Steuerung 22 gleichzeitig Q₄₂ und Q₄₃ sperrt, fließt der Induktivitätsstrom durch V_i1, L₂₁, D₂₁/D₂₂, C₂₁, den Kanal von Q₄₄/Q₄₁ und V_i2 und setzt dabei Energie aus L₂₁ frei, der im vierten/zweiten Quadranten operiert.

Wie in 4b gezeigt, enthält der das erste Boost-Transistor-Modul 33 implementierende Einzeltransistor-Schaltkreis ein OR-Logikgatter U₄₅, das einen ersten Eingangs-, einen zweiten Eingangs- und einen Ausgangsanschluss sowie einen nMOSFET Q₄₅ mit einem Gate-, Drain- und Source-Anschluss hat.

lange Bezeichnungen	Kurzbezeichnungen
der erste Eingangsspannungsanschluss V_i1	V_i1
der zweite Eingangsspannungsanschluss V_i2	V_i2
der erste nMOSFET-Transistor Q₄₁ des ersten Boost-Transistor-Moduls 33	Q₄₁
der zweite nMOSFET-Transistor Q₄₂ des ersten Boost-Transistor-Moduls 33	Q₄₂
der zweite nMOSFET-Transistor Q₄₃ des zweiten Boost-Transistor-Moduls 34	Q₄₃
der erste NMOS-Transistor Q₄₄ des zweiten Boost-Transistor-Moduls 34	Q₄₄
die erste Boost-Diode D₂₁	D₂₁
sie zweite Boost-Diode D₂₂	D₂₂
die Hochfrequenz-Schaltsteuerung 22	Steuerung 22
der Boost-Induktor L₂₁	L₂₁
der Ausgangsfilterkondensator C₂₁	C₂₁

Tabelle 3

Der erste bzw. der zweite Eingangsanschluss des OR-Logikgatters U₄₅ funktioniert als erster bzw. zweiter Eingangsanschluss des ersten Boost-Transistor-Moduls 33 Der Drain- und Source-Anschluss des nMOSFET Q₄₅ funktionieren als erster bzw. als zweiter Ausgangsanschluss des ersten Boost-Transistor-Moduls 33. Der Ausgangsanschluss des OR-Logikgatter U₄₅ ist intern mit dem Gate-Anschluss des NMOSFET Q₄₅ verbunden.

Im folgenden wird die Arbeitsweise der in 4b veranschaulichten bevorzugten Ausführungsform beschrieben. Die langen Bezeichnungen, die in der linken Spalte von Tabelle 4 aufgelistet sind, werden jeweils durch die Kurzbezeichnungen in der rechten Spalte bezeichnet, um die folgende Beschreibung zu vereinfachen.

lange Bezeichnungen	Kurzbezeichnungen
der erste Eingangsspannungsanschluss V_i1	V_i1
der zweite Eingangsspannungsanschluss V_i2	V_i2
das OR-Logikgatter U₄₅ des ersten Boost-Transistor-Moduls 33	U₄₅
der nMOSFET Q₄₅ des ersten Boost-Transistor-Moduls 33	Q₄₅
das OR-Logikgatter U₄₆ des zweiten Boost-Transistor Moduls 34	U₄₆
der nMOSFET Q₄₆ des zweiten Boost-Transistor-Moduls 34	Q₄₆
die erste Boost-Diode D₂₁	D₂₁
die zweite Boost-Diode D₂₂	D₂₂
die Hochfrequenz-Schaltsteuerung 22	Steuerung 22
der Boost-Induktor L₂₁	L₂₁
der Ausgangsfilterkondensator C₂₁	C₂₁

Tabelle 4

Während der positiven/negativen Halbschwingung bleibt das erste Eingangssignal von U₄₆/U₄₅ hoch und das von U₄₅/U₄₆ niedrig. Wenn das Ausgangssignal der Steuerung 22 ansteigt, steigen die Ausgangssignale sowohl von U₄₅ als auch von U₄₆; Q₄₅ und Q₄₆ sind auf Durchlass geschaltet; der Induktivitätsstrom fließt durch V_i1, L₂₁, die Kanäle von Q₄₅, Q₄₆ und V_i2 und speichert Energie in L₂₁, der im ersten/dritten Quadranten operiert. Wenn das Ausgangssignal der Steuerung 22 runtergeht, fällt das Ausgangssignal von U₄₅/U₄₆ und Ausgangs und das von U₄₆/U₄₅ bleibt hoch; Q₄₅/Q₄₆ ist gesperrt und Q₄₅/Q₄₆ auf Durchlass geschaltet; der Induktivitätsstrom fließt durch V_i1, L₂₁, D₂₁/D₂₂, C₂₁, den Kanal von Q₄₆/Q₄₅ und V_i2 und setzt dabei Energie aus L₂₁ frei, der im vierten/zweiten Quadranten arbeitet.
Hier sei eine wichtige Bemerkung über den Hauptunterschied zwischen den herkömmlichen APFC-Topologien und dem vorliegenden brückenlosen APFC mit Steuerungslogik angebracht. Das Boost-Transistor-Modul, das in der vorliegenden Erfindung offenbart ist, setzt die im Boost-Induktor gespeichert Energie nicht durch die Body-Dioden frei, die einen höheren Leitungsverlust haben, sondern durch die Kanäle mit einen geringeren Leitungsverlust. Darum ist offensichtlich, daß ein erfindungsgemäßer brückenloser APFC mit Steuerungslogik den Leitungsverlust durch Body-Dioden in herkömmlichen brückenlosen APFC-Topologien effizient reduzieren kann.
Entsprechend einer Ausführungsform der vorliegenden Erfindung steuern der erste und der zweite Eingangswechselspannungspolaritätsprüfer, 301 bzw. 302, den ersten bzw. zweiten Niederfrequenz-Switchtreiber 303 bzw. 304 durch eine optische Kopplung. Die erste und die zweite Fotodiode, 41a bzw. 42a, im ersten bzw. zweiten Eingangswechselspannungspolaritätsprüfer, 301 bzw. 302, geben während der negativen bzw. positiven Halbschwingung jeweils zwei optische Kopplungssignale aus, die vom ersten bzw. zweiten Fototransistor, 41b bzw. 42b, im ersten bzw. zweiten Niederfrequenz-Switchtreiber, 303 bzw. 304, empfangen werden. Ein optischer Kopplungssteuerschaltkreis wird auch in der vorherigen US-Patentanmeldung des Erfinders (Seriennummer 12/569298) benutzt, und die strukturellen Charakteristika und die Arbeitsweise des ersten und des zweiten Eingangswechselspannungspolaritätsprüfers, 301 bzw. 302, und auch des ersten und des zweiten Niederfrequenz-Switchtreibers, 303 bzw. 304, wurden in dieser Patentanmeldung beschrieben und sind in die vorliegende Erfindung mit aufgenommen. Letztlich sollte betont werden, dass die Eingangswechselspannungspolaritätsprüfer 301 und 302 und auch die Niederfrequenz-Switchtreiber 303 und 304 auch mit Einzelbauteilen oder integrierten Schaltkreisen implementiert werden können.
Während die vorliegende Erfindung auch durch alternative Formen und verschiedene Modifizierungen verwirklicht werden kann, wurden in den Zeichnungen spezielle Beispiele hierzu gezeigt und ausführlich beschrieben. Ohne auf die hier offenbarten besonderen Formen beschränkt zu sein, deckt die vorliegende Erfindung alle Alternativen, Äquivalente und Modifikationen ab, die in Umfang und Geist der nachfolgenden Ansprüche erfasst sind.

Claims

Ein brückenloser aktiver Leistungsfaktor-Korrektor (APFC) mit einer Steuerungslogik, der folgendes umfasst: einen ersten Verbindungsknoten, einen zweiten Verbindungsknoten, einen Ausgangsspannungsanschluss, einen Referenzspannungsanschluss, einen Boost-Induktor und einen Ausgangsfilterkondensator, wobei sich der Boost-Induktor zwischen einer externen Wechselspannungsquelle und zwei Verbindungsknoten befindet und der Ausgangsfilterkondensator, der zwischen Ausgangs- und Referenzspannungsanschluss angeschlossen ist; eine erste Boost-Diode und eine zweite Boost-Diode, wobei die Anoden der ersten und der zweiten Diode mit dem ersten bzw. zweiten Verbindungsknoten verbunden sind und die Kathoden gemeinsam mit dem Ausgangsspannungsanschluss verbunden sind; ein erstes Boost-Transistor-Modul und ein zweites Boost-Transistor-Modul, die beide einen ersten und einen zweiten Eingangsanschluss sowie einen ersten und einen zweiten Ausgangsanschluss umfassen, wobei die ersten Ausgangsanschlüsse mit dem ersten bzw. zweiten Verbindungsknoten verbunden sind, und die zweiten Ausgangsanschlüsse gemeinsam mit dem Referenzspannungsanschluss verbunden sind; eine Hochfrequenz-Schaltsteuerung, die mit den zweiten Eingangsanschlüssen des ersten und des zweiten Boost-Transistor-Moduls verbunden sind; einen ersten Niederfrequenz-Switchtreiber und einen zweiten Niederfrequenz-Switchtreiber, die mit den ersten Eingangsanschlüssen des ersten bzw. des zweiten Boost-Transistor-Moduls verbunden sind; und einen ersten und einen zweiten Eingangsspannungspolaritätsprüfer, die beide mit der externen Wechselspannungsquelle verbunden sind, um die positive bzw. die negative Halbschwingung während einer vollen Schwingung zu erkennen, sowie um den ersten bzw. den zweiten Niederfrequenz-Switchtreiber zu steuern, um in Verbindung mit der Hochfrequenz-Schaltsteuerung das erste Boost-Transistor-Modul bzw. das zweite Boost-Transistor-Modul mit einer Steuerungslogik zu steuern.
Ein brückenloser APFC gemäß Anspruch 1, wobei das erste oder das zweite Boost-Transistor-Modul durch eine OR/NAND-Steuerungslogik gesteuert wird.
Ein brückenloser APFC gemäß Anspruch 1, wobei das erste oder das zweite Boost-Transistor-Modul mit einem Doppeltransistor-Schaltkreis implementiert ist, der Doppeltransistor-Schaltkreis einen ersten nMOSFET und parallel dazu einem zweiten nMOSFET umfasst, von denen jeder einen Gate-, Drain- und Source-Anschluß hat, und die zwei Gate-Anschlüsse als die ersten bzw. die zweiten Eingangsanschlüsse der Boost-Transistor-Module funktionieren; und die zwei Drain-Anschlüsse gemeinsam verbunden sind, die zwei Source-Anschlüsse gemeinsam verbunden sind und die verbundenen Drain-Anschlüsse und die verbundenen Source-Anschlüsse als erster Ausgangsanschluss bzw. als zweiter Ausgangsanschluss des Boost-Transistor-Moduls funktionieren.
Ein brückenloser APFC gemäß Anspruch 1, wobei das erste Boost-Transistor-Modul oder das zweite Boost-Transistor-Modul mit einem Einzeltransistor-Schaltkreis implementiert ist, der Einzeltransistor-Schaltkreis ein OR-Logikgatter und einen nMOSFET umfasst, und ein erster und ein zweiter Eingangsanschluss des OR-Logikgatters als erster bzw. als zweiter Eingangsanschluss des Boost-Transistor-Moduls funktionieren, und ein Drain- und ein Source-Anschluss des nMOSFET als erster bzw. als zweiter Ausgangsanschluss des Boost-Transistor-Moduls funktionieren, und der Ausgangsanschluss des OR-Logikgatters intern mit dem Gate-Anschluss des nMOSFET verbunden ist.
Ein brückenloser APFC gemäß Anspruch 1, wobei der erste oder der zweite Eingangswechselspannungspolaritätsprüfer den ersten oder den zweiten Niederfrequenz-Switchtreiber mit einer optischen Kopplung steuert.
Ein brückenloser APFC gemäß Anspruch 5, wobei der erste oder der zweite Eingangsspannungspolaritätsprüfer eine Fotodiode umfasst, um ein optisches Koppelsignal abzugeben und der erste oder zweite Niederfrequenz-Switchtreiber einen Fototransistor umfasst, um das optische Kopplungssignal zu empfangen, um den zweiten Niederfrequenz-Switchtreiber zu steuern.
Ein brückenloser APFC gemäß Anspruch 6, wobei der erste oder zweite Niederfrequenz-Switchtreiber weiterhin umfasst: eine konstante Gleichspannungsquelle, wobei der Fototransistor einen Kollektor und einen Emitter hat, und der Kollektor mit der Gleichspannungsquelle verbunden ist und der Emitter über einen ersten Widerstand mit der Referenzspannungsquelle verbunden ist; ein PNP-bipolarer Verbindungstransistor, wobei der PNP-bipolare Verbindungstransistor eine Basis, einen Kollekor und einen Emitter hat, die Basis über einen zweiten Widerstand mit der Gleichspannungsquelle verbunden ist; der Kollektor über einen dritten Widerstand mit der Referenzspannungsquelle und dem ersten Eingangsanschluss des Boost-Transistor-Moduls verbunden ist; und der Emitter mit der Gleichspannungsquelle verbunden ist; und ein NPN-bipolarer Verbindungstransistor, wobei der NPN-bipolare Verbindungstransistor eine Basis, einen Kollektor, und einen Emitter hat und die Basis mit dem Emitter des Fototransistors über einen vierten Widerstand verbunden ist; der Kollektor mit der Basis des PNP-bipolaren Verbindungstransistors über einen fünften Widerstand verbunden ist; und der Emitter mit dem Referenzspannungsanschluss verbunden ist.
Ein brückenloser APFC gemäß Anspruch 1, wobei der erste/zweite Eingangsspannungspolaritätsprüfer und der erste/zweite Niederfrequenz-Switchtreiber entweder mit Einzelbauteilen oder integrierten Schaltkreisen implementiert sind.
Ein brückenloser APFC gemäß Anspruch 1, wobei der Kern (die Kerne) und die Windung(en) des Boost-Induktors entweder auf einem Pfad zwischen dem ersten Eingangsspannungsanschluss und dem ersten Verbindungsknoten oder auf einem anderen Pfad zwischen dem zweiten Eingangsspannungsanschluss und dem zweiten Verbindungsknoten zusammengelegt sind (ist), oder über beide Pfade verteilt sind (ist).