DE102009047876A1

DE102009047876A1 - System und Verfahren zum Anpassen von Taktimpulsbreiten für Gleichstrom-/Gleichstrom-Wandler

Info

Publication number: DE102009047876A1
Application number: DE102009047876A
Authority: DE
Inventors: Emanuele Dr.Ing. Bodano; Andrea Dr. Salzano Morra; Andrea Dr. Vecchiato; Marco Dr.-Ing. Piselli
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-09-30
Filing date: 2009-09-30
Publication date: 2010-04-29
Anticipated expiration: 2029-10-01
Also published as: DE102009047876B4; US8164319B2; US20100079122A1

Abstract

Die vorliegende Erfindung betrifft ein System und ein Verfahren zum Anpassen einer Breite eines Taktimpulses für das Takten eines Gleichstrom-/Gleichstrom-Wandlers, wobei die Breite des Taktimpulses auf der Grundlage des Arbeitszyklus des Gleichstrom-/Gleichstrom-Wandlers ausgewählt wird. Wenn der Gleichstrom-/Gleichstrom-Wandler unterhalb eines vordefinierten Schwellwert-Arbeitszyklus betrieben wird, dann wird ein Taktimpuls einer ersten Breite ausgewählt, um den Betrieb des Wandlers bei einem minimalen vordefinierten Arbeitszyklus mit einer Taktfrequenz zu erlauben, die die Ausgangsspannungswelligkeit minimiert. Die erste Breite entspricht einer Einschaltzeit eines Schalttransistors des Gleichstrom-/Gleichstrom-Wandlers, wenn der Wandler bei dem minimalen Arbeitszyklus betrieben wird. Wenn der Gleichstrom-/Gleichstrom-Wandler oberhalb des vordefinierten Schwellwert-Arbeitszyklus betrieben wird, dann wird ein Taktimpuls einer zweiten Breite ausgewählt, um den Betrieb des Wandlers bei hohen Arbeitszyklen zu erlauben, während gleichzeitig verfehlte Induktivitätsstromimpulse und das Erzeugen von subharmonischen Spannungsschwingungen verhindert werden.

Description

GEBIET DER ERFINDUNG
Bestimmte Ausführungsbeispiele der Erfindung betreffen das Modifizieren von Einschaltzeiten von Gleichstrom-/Gleichstrom-Wandlern zur Vermeidung von subharmonischen Schwingungen auf der Basis des Arbeitszyklus der Gleichstrom-/Gleichstrom-Wandler. Genauer gesagt betreffen gewisse Ausführungsbeispiele der Erfindung das Anpassen von Taktimpulsbreiten für das Takten von Gleichstrom-/Gleichstrom-Wandlern auf der Basis des Arbeitszyklus der Gleichstrom-/Gleichstrom-Wandler.
HINTERGRUND DER ERFINDUNG
Eine einfache Art und Weise, eine Gleichstromspannung zu transformieren, ist die Verwendung einer Spannungsteilerschaltung. Aber Spannungsteiler sind uneffizient, da ein Teil der Eingangsspannung als Wärme abgegeben wird. Die überschüssige Wärme kann das Betriebsverhalten anderer Schaltungsbauteile beeinträchtigen, sie kann sogar ein Versagen anderer Bauteile verursachen. Außerdem gibt es kein Verfahren zur Regulierung der Ausgangsspannung der Spannungsteilerschaltung, da die Ausgangsspannung mit der Eingangsspannung variiert.
Ein Abwärtswandler, auch Buck-Konverter oder Tiefsetzsteller genannt, kann andererseits bemerkenswert effizient und selbstregelnd sein, was ihn besonders nützlich für Aufgaben wie etwa das Umwandeln einer typischen 12–24 V Batteriespannung in einem Laptop herunter auf einige wenige Volt macht, die zum Beispiel zum Betreiben eines Prozessors benötigt werden. Ein Abwärtswandler arbeitet als ein Schaltnetzteil, das zwei Schalter (typischerweise einen Transistor und eine Diode), eine Induktivität (Spule, Drosselspule) und einen Belastungskondensator verwendet, um eine Gleichstromquellenspannung entsprechend einem spezifizierten Arbeitszyklus abwärts zu regeln.
Während des Betriebs steuern die Schalter die Verbindung der Induktivität mit einer Quellenspannung. Die Schalter koppeln die Induktivität elektrisch mit der Quellenspannung während eines Ladeabschnitts einer Taktperiode, wodurch Energie in der Induktivität gespeichert wird. Die Schalter entkoppeln die Induktivität elektrisch von der Quellenspannung während eines Entladeabschnitts der Taktperiode, wodurch die Induktivität in die Lage versetzt wird, gespeicherte elektromagnetische Energie in eine Last zu entladen. Der Arbeitszyklus (Tastgrad; duty cycle) ist das Verhältnis der Ladezeitperiode zu der Entladezeitperiode, die für einen idealen Wandler äquivalent zu dem Verhältnis der Ausgangsspannung, die quer durch die Last gemessen wird, zu der Quellenspannung ist.
Einige Abwärtswandler nutzen Rückkoppelungsregelschleifen zur Steuerung des Betriebs der Schalter und zur Stabilisierung der Ausgangsspannung und folglich zur Stabilisierung des Arbeitszyklus. Diese Rückkoppelungsregelschleifen verwenden typischerweise Taktimpulse einer festgelegten Breite, um die Schalter zu steuern. Aber die Verwendung von Taktimpulsen mit festgelegten Breiten bedingt betriebliche Einschränkungen für Wandler-Taktfrequenzen und kann Spannungsausgangsinstabilitäten in der Form von subharmonischen Schaltungsschwingungen verursachen.
Die Erfindung löst die o. g. bzw. weitere Probleme durch die Gegenstände der Ansprüche 1, 14, 22, 24. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
In einem Ausführungsbeispiel der Erfindung umfasst ein adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler einen LC-Schwingkreis, einen Schaltkreis, der mit dem LC-Schwingkreis verbunden ist, und eine Stromregelschleife, die mit dem LC-Schwingkreis und dem Schaltkreis gekoppelt ist. In einem Ausführungsbeispiel wählt die Stromregelschleife einen Taktimpuls aus einer Vielzahl von Taktimpulsen für das Takten des Schaltkreises bei einer Taktfrequenz f_CK1 auf der Grundlage eines Arbeitszyklus des Gleichstrom-/Gleichstrom-Wandlers aus, wobei die Vielzahl von Taktimpulsen eine Vielzahl von Impulsbreiten aufweist.
In einem Ausführungsbeispiel der Erfindung wählt die Stromregelschleife einen Taktimpuls einer ersten Breite aus, wenn der Arbeitszyklus kleiner als ein Schwellwert-Arbeitszyklus ist. Die erste Breite ist gleich einem vordefinierten minimalen Arbeitszyklus dividiert durch die Taktfrequenz f_CK1. Die Stromregelschleife wählt einen Taktimpuls einer zweiten Breite aus, wenn der Arbeitszyklus größer als der Schwellwert-Arbeitszyklus ist. In einem Ausführungsbeispiel ist die zweite Breite größer als die erste Breite.
In einem anderen Ausführungsbeispiel der Erfindung koppelt der Schaltkreis eine Eingangsspannung elektrisch mit dem LC-Schwingkreis bei einer ansteigenden Flanke des Taktimpulses der ersten Breite für das Laden des LC-Schwingkreises. In einem Ausführungsbeispiel wird der LC-Schwingkreis nur während der ersten Breite des Taktimpulses geladen, wenn der Arbeitszyklus gleich dem vordefinierten minimalen Arbeitszyklus ist.
In Übereinstimmung mit einem Ausführungsbeispiel der Erfindung umfasst die Stromregelschleife ein SR-Latch (SR-Flipflop), das einen Ausgang aufweist, der mit einem Gate eines Schalttransistors des Schaltkreises gekoppelt ist, einen Stromkomparator, der mit einem Rücksetzeingang (Reset-Eingang) R des SR-Latch gekoppelt ist, und eine Logikschaltung, die mit dem Setzeingang (Set-Eingang) S des SR-Latch gekoppelt ist. Die Logikschaltung umfasst einen ersten Eingang zum Empfangen einer Gate-(bzw. Gatter-)Spannung und einen zweiten Eingang zum Empfangen des Taktimpulses der ersten Breite. In einem Ausführungsbeispiel wählt die Logikschaltung als einen adaptiven Taktimpuls den Taktimpuls der ersten Breite aus, wenn der Arbeitszyklus kleiner als der Schwellwert-Arbeitszyklus ist, und wählt einen Taktimpuls der zweiten Breite aus, wenn der Arbeitszyklus größer als der Schwellwert-Arbeitszyklus ist. In einem Ausführungsbeispiel empfängt der Setzeingang S den adaptiven Taktimpuls zum Ein-Takten des Schalttransistors. Der Schalttransistor ist mit einer Eingangsspannung gekoppelt.
In einem anderen Ausführungsbeispiel der Erfindung vergleicht der Stromkomparator einen Fehlerüberwachungsstrom, der repräsentativ für eine Ausgangsspannung des Gleichstrom-/Gleichstrom-Wandlers ist, mit einem Messstrom, der repräsentativ für den Strom in dem Gate-gesteuerten Schalttransistor ist, und erzeugt basierend auf dem Vergleich einen Komparatoraus gangsspannungsimpuls. Der Komparatorausgangsspannungsimpuls wird von dem R-Eingang zum Abschalten des Gate-gesteuerten Schalttransistors empfangen. In einem Ausführungsbeispiel ist die zweite Breite größer als eine Rücksetzzeit des Stromkomparators, wobei die Rücksetzzeit äquivalent zu einer Breite des Komparatorausgangsspannungsimpulses ist.
In Übereinstimmung mit einem Ausführungsbeispiel der Erfindung wird ein Verfahren zum Anpassen einer Taktimpulsbreite für das Takten eines Gleichstrom-/Gleichstrom-Wandlers auf der Grundlage eines Arbeitszyklus des Gleichstrom-/Gleichstrom-Wandlers bereitgestellt. In einem Ausführungsbeispiel umfasst das Verfahren das Ein-Takten eines Schalttransistors mit einem ersten Taktimpuls zu einer Zeit t1, das Aus-Takten des Schalttransistors zu einer Zeit t2, das Vergleichen des Zeitintervalls t2 – t1 mit einem vordefinierten Zeitintervall, und das Auswählen einer Breite eines zweiten Taktimpulses für das Ein-Takten des Schalttransistors zu einer Zeit t3, wobei die Auswahl auf dem Vergleich basiert. In einem Ausführungsbeispiel der Erfindung ist der Schalttransistor mit einem LC-Schwingkreis des Gleichstrom-/Gleichstrom-Wandlers und einer Eingangsspannung gekoppelt. In einem anderen Ausführungsbeispiel steht das vordefinierte Zeitintervall in Bezug zu einem vordefinierten Schwellwert-Arbeitszyklus und einer Taktfrequenz f_CK1.
In einem anderen Ausführungsbeispiel der Erfindung umfasst das Auswählen der Breite des zweiten Taktimpulses das Auswählen einer ersten Breite für den zweiten Taktimpuls, wenn das Zeitintervall t2 – t1 kleiner als das vordefinierte Zeitintervall ist, und das Auswählen einer zweiten Breite für den zweiten Taktimpuls, wenn das Zeitintervall t2 – t1 größer als das vordefinierte Zeitintervall ist. In einem Ausführungsbeispiel ist die erste Breite kleiner als die zweite Breite.
Diese und weitere Vorteile, Aspekte und neuartigen Merkmale der vorliegenden Erfindung sowie auch Einzelheiten eines veranschaulichten Ausführungsbeispiels davon werden aus der nachfolgenden Beschreibung und den nachfolgenden Zeichnungen noch deutlicher verstanden werden.
KURZE BESCHREIBUNG MEHRERER ANSICHTEN DER ZEICHNUNGEN
1 ist eine schematische Darstellung eines herkömmlichen Pulsbreitenmodulations-(PBM)-Abwärtswandlers;
2 veranschaulicht herkömmliche Wellenformen, die mit dem Betrieb des herkömmlichen PBM-Abwärtswandlers von 1 assoziiert sind;
3 veranschaulicht das Stromimpuls-Überspringen, wenn der herkömmliche PBM-Abwärtswandler von 1 bei einem niedrigen Arbeitszyklus in einem diskontinuierlichen Betrieb bzw. Lückbetrieb betrieben wird;
4 veranschaulicht den Effekt des Stromimpuls-Überspringens über mehrere Taktzyklen, wenn der herkömmliche PBM-Abwärtswandler von 1 bei einem hohen Arbeitszyklus in einem diskontinuierlichen Betrieb bzw. Lückbetrieb betrieben wird;
5 ist eine schematische Darstellung eines zweiten herkömmlichen PBM-Abwärtswandlers;
6 veranschaulicht herkömmliche Wellenformen des zweiten herkömmlichen PBM-Abwärtswandlers von 5, wenn er bei niedrigen Ausgangsstrompegeln betrieben wird;
7 veranschaulicht das Stromimpuls-Überspringen, wenn der zweite herkömmliche PBM-Abwärtswandler von 5 bei hohen Arbeitszyklen betrieben wird;
8 ist eine schematische Darstellung eines adaptiven PBM-Gleichstrom-/Gleichstrom-Wandlers in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung;
9 ist eine schematische Darstellung der Logikschaltung, die in 8 veranschaulicht ist, in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung;
10 veranschaulicht Wellenformen, die mit dem adaptiven PBM-Gleichstrom-/Gleichstrom-Wandler von 8 assoziiert sind, in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung;
11 veranschaulicht Wellenformen, die mit dem Betrieb des adaptiven PBM-Gleichstrom-/Gleichstrom-Wandlers von 8 bei sehr hohen Arbeitszyklen assoziiert sind, in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung;
12 veranschaulicht Wellenformen, die mit dem Betrieb des adaptiven PBM-Gleichstrom-/Gleichstrom-Wandlers von 8 bei einem minimalen Arbeitszyklus DCmin assoziiert sind, in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung; und
13 ist ein Ablaufplan exemplarischer Verfahrensschritte für das Anpassen von Taktimpulsen für das Takten des adaptiven PBM-Gleichstrom-/Gleichstrom-Wandlers, der in 8 veranschaulicht ist, in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
1 ist eine schematische Darstellung eines herkömmlichen Pulsbreitenmodulations-(PBM)-Abwärtswandlers 100. Der herkömmliche PBM-Abwärtswandler 100 umfasst einen LC-Schwingkreis 105, der eine Induktivität (Spule) 106 und einen Belastungskondensator 108 umfasst, einen Schaltkreis 110, der einen Schalttransistor 112 und eine Diode 114 umfasst, eine Gleichstromspannungsquelle 115, eine Stromregelschleife 120 und einen Belastungswiderstand 125. Die Gleichstromspannungsquelle 115 stellt eine Eingangsspannung (Vbatt) bereit. Wie es einem Fachmann auf dem Fachgebiet bekannt ist, regelt der herkömmliche Wandler 100 die Eingangsspannung Vbatt abwärts, um eine Ausgangsspannung Vout zu erzeugen, wie sie quer durch den Belastungswiderstand 125 gemessen wird. Ein Taktsignal CK taktet den herkömmlichen Wandler 100 bei einer Frequenz f_CK. Der Arbeitszyklus (DC; duty cycle) des herkömmlichen Wandlers 100, der als die Einschaltzeit des Schalttransistors 112 (während welcher Zeit der Belastungskondensator 108 geladen wird) dividiert durch die Periode des Taktsignals CK definiert ist, ist gleich der Ausgangsspannung dividiert durch die Eingangsspannung, nämlich Vout/Vbatt.
Wie veranschaulicht ist, ist der Schalttransistor 112 eine P-Kanal-MOSFET-Vorrichtung (d. h., ein PMOS). Während eines ersten Abschnitts der Taktsignalperiode in dem der Belastungskondensator 108 geladen wird, befindet sich der Schalttransistor 112 in einem leitenden Zustand (d. h., er ist eingeschaltet) und die Diode wird in Sperrrichtung betrieben. Während eines zweiten Abschnitts der Taktsignalperiode T_CK, in dem der Belastungskondensator 108 entladen wird, befindet sich der Schalttransistor in einem nicht leitenden Zustand (d. h., er ist ausgeschaltet) und die Diode 114 wird in Vorwärtsrichtung betrieben.
Die Stromregelschleife 120 umfasst einen Strommesswiderstand 130, einen Messstromverstärker 132, ein Latch 134, einen Stromkomparator 136, einen Spannungsteiler 138, einen Fehlerüberwachungsstromverstärker 140, eine Referenzspannung 142 und eine Schleifenstabilitätsstromquelle 144. Wie veranschaulicht ist, umfasst der Spannungsteiler 138 einen Widerstand R1, der in Reihe mit einem Widerstand R2 geschaltet ist. Der Stromkomparator 136 erzeugt eine Komparatorausgangsspannung Vc basierend auf einem Vergleich eines Fehlerüberwachungsstroms I_EA (abhängig von der Ausgangsspannung Vout) mit einem Mess- bzw. Abfühlstrom I_S (abhängig von dem Ladestrom in der Induktivität 106). Das Latch 134 wird durch eine Inverse der Komparatorausgangsspannung Vc und des Taktsignals CK getaktet, um ein Latch-Ausgangssignal Q bar zu erzeugen. Das Latch stellt eine Inverse des Latch-Ausgangssignals Q bar (d. h., ein Gate-Spannungssignal Vg) für den Schalttransistor 112 bereit. Das Gate-Spannungssignal Vg steuert den leitenden Zustand des Schalttransistors 112, wodurch ein stabiler Betrieb bei einem gegebenen, vordefinierten Arbeitszyklus bereitgestellt wird.
Während des Betriebs empfängt der Setzeingang S des Latch 134 das Taktsignal CK und ein Rücksetzeingang R des Latch 134 empfängt die Inverse der Komparatorausgangsspannung Vc. Wenn S einen Impuls des Taktsignals CK empfängt, während R niedrig ist, dann wird das Latch-Ausgangssignal Q bar zwangsweise niedrig angesteuert (forced low) und der Schalttransistor 112 wird eingeschaltet. Wenn die Inverse des Komparatorspannungsausgangs Vc gepulst wird, während S niedrig ist, wird das Latch-Ausgangssignal Q bar zwangsweise hoch angesteuert (forced high) und der Schalttransistor 112 wird abgeschaltet. Wenn der Schalttransistor 112 eingeschaltet wird, (d. h., in einen leitenden Zustand geschaltet wird), dann befindet sich der herkömmliche Wandler 100 in einem Ladezustand. Wenn der Schalttransistor 112 ausgeschaltet wird, (d. h., in einen nicht leitenden Zustand geschaltet wird), dann befindet sich der herkömmliche Wandler 100 in einem Entladezustand. In dem Ladezustand wird die Diode 114 in Sperrrichtung betrieben und ein Strom I_L fließt in dem Messwiderstand Rs 130, dem Schalttransistor 112 und der Induktivität 106. In dem Entladezustand wird die Diode in Vorwärtsrichtung betrieben, wodurch es dem Strom I_L erlaubt wird, auf der Basis der gespeicherten elektromagnetischen Energie in der Induktivität 106 und dem Belastungskondensator 108 weiterhin in der Induktivität 106 zu fließen. In dem Ladezustand steigt der Strom I_L mit der Zeit an. In dem Entladezustand nimmt der Strom I_L typischerweise mit der Zeit ab. Aber wenn während des Entladezustands der Strom I_L auf Null geht, dann wird der herkömmliche Wandler 100 in einem diskontinuierlichen Betrieb bzw. Lückbetrieb betrieben.
Der Spannungsteiler 138 ist mit dem Fehlerüberwachungsstromverstärker 140 gekoppelt. Der Spannungsteiler 138 teilt die Ausgangsspannung Vout, um eine Spannung Vfb zu erzeugen, die von dem Fehlerüberwachungsstromverstärker 140 empfangen wird. Der Fehlerüberwachungsstromverstärker 140 erzeugt einen Fehlerüberwachungsstrom I_EA auf der Basis eines Unterschieds zwischen der Referenzspannung Vref und der Spannung Vfb, wobei I_EA = gm_EA*(Vref – Vfb) und gm_EA der Gegenwirkleitwert bzw. die Transkonduktanz des Fehlerüberwachungsstromverstärkers 140 ist. Der Messstromverstärker 132 erzeugt den Messstrom I_S immer dann, wenn der Strom I_L in dem Messwiderstand Rs fließt, wobei I_S = gm_S*Rs*I_L und gm_S die Transkonduktanz des Messstromverstärkers 132 ist. Der Strom I_L fließt in dem Messwiderstand Rs immer dann, wenn der Schalttransistor 112 eingeschaltet wird (d. h., immer dann, wenn sich der herkömmliche Wandler 100 in dem Ladezustand befindet).
Die Schleifenstabilitätsstromquelle 144 erzeugt einen Schleifenstabilitätsstrom I_SL. Die Schleifenstabilitätsstromquelle 144 wird von einer Inversen des Taktsignals CK (d. h., CK bar) gesteuert. Während des Betriebs, wenn das Taktsignal CK niedrig ist, ist CK bar hoch und die Stabilitätsstromquelle ist eingetaktet. In einem eingeschalteten Zustand erzeugt die Schleifenstabilitätsstromquelle 144 einen monoton ansteigenden Strom I_SL. Umgekehrt, wenn CK hoch ist, wird die Stabilitätsstromquelle 144 aus-getaktet und der Strom I_SL geht auf Null. Wie veranschaulicht ist, empfängt die Schleifenstabilitätsstromquelle 144 ein Steuersignal (d. h., CK bar) und erzeugt einen Sägezahn-Schleifenstabilitätsstrom I_SL.
Der Stromkomparator 136 umfasst einen negativen Eingangsknoten 137 und einen positiven Eingangsknoten 139. Der positive Eingangsknoten 139 ist an Erde gelegt. Wie veranschaulicht ist, wird I_COMP so definiert, dass er ein Strom ist, der in den Stromkomparator 136 an dem negativen Knoten 137 hinein fließt. Während des Betriebs erzeugt der Stromkomparator 135 die Komparatorausgangsspannung Vc auf der Basis eines Vergleichs der Ströme in den positiven und negativen Eingangsknoten 139 und 137. So wird Vc zum Beispiel zwangsweise hoch angesteuert (forced high), wenn I_COMP negativ ist (d. h., wenn der Strom aus dem Komparator 136 an dem negativen Knoten 137 hinaus fließt), und Vc wird zwangsweise niedrig angesteuert (forced low), wenn I_COMP Null oder positiv ist (d. h., wenn der Strom in den Komparator 136 an dem negativen Knoten 137 hinein fließt oder wenn der Strom an dem negativen Knoten 137 Null ist).
Wenn der Schalttransistor 112 anfänglich eingeschaltet wird, ist die Summe von I_S und I_SL typischerweise kleiner als I_EA und konsequenterweise ist I_COMP negativ, wodurch Vc zwangsweise auf einen hohen Zustand gesteuert wird. Wenn Vc hoch ist, ist der Rücksetzeingang R niedrig. Während der Zeit, in der der Schalttransistor 112 eingeschaltet bleibt, steigen sowohl I_SL als auch I_S an, bis I_SL + I_S = I_EA. Wenn I_SL + I_S = I_EA, dann ist I_COMP Null, wodurch Vc zwangsweise in einen niedrigen Zustand gesteuert wird. Wenn Vc niedrig ist, dann ist der Rücksetzeingang R hoch.
2 veranschaulicht die herkömmlichen Wellenformen, die mit dem Betrieb des herkömmlichen PBM-Abwärtswandlers 100 von 1 assoziiert sind. Zum Beispiel wird ein erster Taktimpuls 200 des Taktsignals CK von dem Setzeingang S des Latch 134 empfangen. Wenn eine Vorderflanke 202 des ersten Taktimpulses 200 zu der Zeit t1 von einem niedrig (low) auf ein hoch (high) geht, dann wird die Schleifenstabilitätsstromquelle 144 aus-getaktet, was den Schleifenstabilitätsstrom I_SL zwangsweise auf Null steuert, wie dies durch die I_EA–I_SL-Kurve veranschaulicht ist. Wenn eine Rückflanke 204 des ersten Taktimpulses 200 zu einer Zeit t2 von einem hoch (high) auf ein niedrig (low) geht, wenn die Komparatorspannung Vc hoch ist (d. h., wenn der Rücksetzeingang R niedrig ist), dann wird die Gate-Spannung Vg zwangsweise niedrig gesteuert, wodurch der Schalttransistor 112 ein-getaktet wird (d. h., der Schalttransistor 112 in einen leitenden Zustand versetzt wird) und ein Messstrom I_C erzeugt wird, der ansteigt, wenn der Induktivitätsstrom I_L ansteigt. Außerdem wird die Schleifenstabilitätsstromquelle 144 bei einer Zeit t2 ein-getaktet und I_SL steigt an, wie dies durch die I_EA-I_SL-Kurve veranschaulicht ist. Während der Zeitperiode von t2 bis t3 ist der Schalttransistor 112 eingeschaltet und I_L, I_S und I_SL steigen an.
Zu der Zeit t3 ist I_EA = I_SL. + I_S und die Komparatorausgangsspannung Vc geht von einem hohen in einen niedrigen Zustand. Die Inverse der Komparatorausgangsspannung Vc wird von dem Rücksetzeingang R des Latch 134 empfangen. Somit geht der Rücksetzeingang R von einem niedrigen in einen hohen Zustand, während der Setzeingang S niedrig ist (d. h., während CK niedrig ist), wodurch Q bar zwangsweise hoch angesteuert wird und die Gate-Spannung Vg des Schalttransistors 112 zwangsweise hoch angesteuert wird. Der Schalttransistor 112 wird abgeschaltet, der Messstrom I_S geht auf Null und der Induktivitätsstrom I_L nimmt ab.
Zu der Zeit t4 geht die Komparatorausgangsspannung Vc von einem niedrigen in einen hohen Zustand. Die Zeit t4 – t3 wird als die Rücksetzzeit des Stromkomparators 136 definiert. Zu der Zeit t5 wird ein zweiter Taktimpuls 206 des Taktsignals CK von dem Setzeingang S des Latch 134 empfangen, wodurch ein erster Lade-/Entlade-Zyklus (der auch als eine Taktperiode oder ein Taktzyklus bezeichnet wird) des herkömmlichen Wandlers 100 vollendet wird. Wie durch die I_EA-I_SL-Kurve veranschaulicht ist, steigt der Schleifenstabilitätsstrom I_SL weiter an, bis die Schleifenstabilitätsstromquelle 144 zu der Zeit t5 aus-getaktet wird, wenn CK bar von einem hohen in einen niedrigen Zustand geht.
3 veranschaulicht das Stromimpuls-Überspringen oder das Stromimpuls-Auslassen, wenn der herkömmliche PBM-Abwärtswandler 100 von 1 bei einem niedrigen Arbeitszyklus in einem diskontinuierlichen Betrieb betrieben wird. Der herkömmliche Wandler 100 arbeitet in einem diskontinuierlichen Betrieb, da der Induktivitätsstrom I_L zu der Zeit t1 während eines Entladeabschnitts eines Taktzyklus auf Null fällt.
Wie es einem Fachmann auf dem Fachgebiet bekannt sein wird, nähert sich die Ausgangsspannung Vout, wenn der herkömmliche Wandler 100 bei höheren Arbeitszyklen betrieben wird, der Eingangsspannung Vbatt und der Spitzenstrom durch die Induktivität nimmt ab. Wenn die Ausgangsspannung Vout ansteigt, steigt die Spannung Vfb und folglich nimmt der Fehlerüberwachungsstrom I_EA ab. Somit ist, wie veranschaulicht ist, der Effekt des Betriebs bei einem niedrigen Arbeitszyklus die Intersektion der I_EA-I_SK-Kurve mit der t-Achse zu der Zeit t2 während einer Entladephase 300 eines ersten Taktzyklus 302. Da I_EA = I_SL + I_S bei t2 ist, geht die Komparatorausgangsspannung Vc von einem hohen in einen niedrigen Zustand. Zwischen der Zeit t2 und t3 ist 151 größer als I_EA und die Komparatorausgangsspannung VC wird niedrig gehalten. Außerdem benötigt der Komparator 136 eine Rücksetzzeit dt_reset = t4 – t3, um die Komparatorausgangsspannung Vc von einem niedrigen in einen hohen Zustand zu ändern, nachdem der Strom I_COMP, der in den Komparator 136 an dem negativen Knoten 137 hinein fließt, zu der Zeit t3 seine Richtung ändert.
Wie veranschaulicht ist, geht eine Rückflanke 306 des Taktimpulses 304, da die Komparatorrücksetzzeit dt_reset größer als die Breite dt_CK eines Taktimpulses 304 ist, von einem hohen Zustand in einen niedrigen, während die Komparatorausgangsspannung Vc niedrig ist (d. h., wenn der Rücksetzeingang R hoch ist). Folglich behält die Latch-Ausgangsspannung Q bar während des zweiten Taktimpulses 308 ihren Zustand bei, die Gate-Spannung Vg bleibt hoch, der Schalttransistor 112 bleibt in einem nicht leitenden, ausgeschalteten Zustand und der Induktivitätsstrom I_L bleibt Null. In Wirklichkeit überspringt der herkömmliche Wandler 100 einen Induktivitätsstromimpuls während des zweiten Taktzyklus 308 bzw. lässt diesen aus.
4 veranschaulicht den Effekt des Taktimpuls-Überspringens über mehrere Taktzyklen, wenn der herkömmliche PBM-Abwärtswandler 100 von
1 bei einem hohen Arbeitszyklus in einem diskontinuierlichen Betrieb betrieben wird. Wie veranschaulicht ist, geht eine Rückflanke 400 eines vierten Taktimpulses 402 des Taktsignals CK von einem hohen in einen niedrigen Zustand, während die Komparatorausgangspannung Vc niedrig ist (d. h., während der Rücksetzeingang R des Latch 134 hoch ist). Die Rücksetzgeschwindigkeit des Komparators 136 ist zu langsam, als dass sie es der Komparatorausgangsspannung Vc erlauben würde, von einem niedrigen in einen hohen Zustand zu schalten, bevor der vierte Taktimpuls beendet ist (d. h., bevor die Rückflanke 400 des vierten Taktimpulses 402 von einem hohen in einen niedrigen Zustand geht). Als eine Folge davon bleibt der Schalttransistor 112 während eines vierten Taktzyklus 404 ausgeschaltet und ein Induktivitätsstromimpuls wird übersprungen.
Als eine Folge des Überspringens eines Stromimpulses nimmt die durchschnittliche Ausgangsspannung Vout ab, die Spannung Vfb, die von dem Fehlerüberwachungsstromverstärker 140 empfangen wird, nimmt ab und der Fehlerüberwachungsstrom I_EA nimmt zu. Die Zunahme des Fehlerüberwachungsstroms I_EA veranlasst typischerweise die Stromregelschleife 120, die Induktivitätsstromimpulse während nachfolgender Taktzyklen wiederherzustellen, was zu einem Anstieg der Ausgangsspannung Vout führt. Aber während sich die Ausgangsspannung Vout und der Fehlerstrom I_EA während nachfolgender Taktzyklen ihren vorgeschlagenen Werten nähern, kann ein weiterer Stromimpuls übersprungen werden. Das periodische Überspringen von Induktivitätsstromimpulsen erzeugt subharmonische Schwingungen in dem Ausgangsstrom Iout, der Ausgangsspannung Vout und dem Fehlerüberwachungsstrom I_EA.
5 ist eine schematische Darstellung eines zweiten herkömmlichen PBM-Abwärtswandlers 500. Der zweite herkömmliche PBM-Abwärtswandler 500 ist dem herkömmlichen Wandler 100, der in 1 veranschaulicht ist, ähnlich, wobei sich gleiche Bezugszeichen auf gleiche Elemente beziehen. Wie veranschaulicht ist, wird die Schleifenstabilitätsstromquelle 144 von einem UND-Gatter 505 gesteuert. Das UND-Gatter 505 weist einen ersten Eingang 510 zum Empfangen der Inversen des Taktsignals CK bar und einen zweiten Eingang 510 zum Empfangen der Inversen der Gate-Spannung Vg bar auf. Das UND-Gatter 505 führt eine logische Verknüpfung von Vg bar und CK bar durch, um ein Steuersignal C_AND zum Steuern der Schleifenstabilitätsstromquel le 144 zu erzeugen. Wenn das Steuersignal C_AND hoch ist, wird die Stabilitätsstromquelle 144 ein-getaktet, wodurch ein monoton ansteigender Schleifenstabilitätsstrom I_SL erzeugt wird. Wenn das Steuersignal niedrig ist, dann wird die Stabilitätsstromquelle aus-getaktet und I_SL geht auf Null. Die Stabilitätsstromquelle 144 wird nur dann eingeschaltet, wenn das Taktsignal CK und die Gate-Spannung Vg niedrig sind.
6 veranschaulicht herkömmliche Wellenformen des zweiten herkömmlichen PBM-Abwärtswandlers 500 von 5, wenn er bei niedrigen Ausgangsstrompegeln betrieben wird. Im Gegensatz zu 2 ist zwischen den Zeiten t3 und t5 die Schleifenstabilitätsstromquelle 144 aus-getaktet und I_SL ist Null. Somit schneidet die I_EA-I_SL-Kurve die t-Achse während Entladephasen der Taktzyklen nicht, wodurch das Überspringen von Induktivitätsstromimpulsen und die Erzeugung von Subharmonischen vermieden wird. Aber obwohl das Hinzufügen des UND-Gatters 505 zum Takten der Schleifenstabilitätsstromquelle 144 die Erzeugung von subharmonischen Schwingungen unter einigen Betriebsbedingungen verhindern kann, werden Subharmonische immer noch dann erzeugt werden, wenn der herkömmliche Wandler 500 bei sehr hohen Arbeitszyklen und niedrigen Ausgangsstrompegeln betrieben wird, wie dies in 7 veranschaulicht ist.
7 veranschaulicht das Stromimpuls-Überspringen, wenn der zweite herkömmliche PBM-Abwärtswandler 500 von 5 bei hohen Arbeitszyklen betrieben wird. Wie veranschaulicht ist, tritt, um einen sehr hohen Arbeitszyklus zu erzielen, ein zweiter Taktimpuls 700 des Taktsignals CK beinahe gleichzeitig mit einem Impuls 705 der Komparatorausgangsspannung Vc auf. Aber, wie gezeigt ist, ist eine Rücksetzzeit dt_reset des Stromkomparators 136 kleiner als eine Breite dt_CK des zweiten Taktimpulses 700. Der Schalttransistor 112 wird während eines zweiten Taktzyklus 710 nicht eingeschaltet, und als eine Folge davon wird während des zweiten Taktzyklus 710 ein Induktivitätsstromimpuls übersprungen.
Genauer gesagt ist zu der Zeit t1 I_EA = I_SL + I_S. Als eine Folge davon geht die Komparatorausgangsspannung VC von einem hohen in einen niedrigen Zustand, wodurch die Latch-Ausgangsspannung Q bar in die Lage versetzt wird, ihren Zustand zu ändern, wodurch die Gate-Spannung Vg zwangsweise hoch gesteuert wird und folglich der Schalttransistor 112 und die Stabilitätsstromquelle 144 ausgeschaltet werden.
Zu der Zeit t2 geht eine Vorderflanke 715 des zweiten Taktimpulses 700 des Taktsignals CK von einem niedrigen in einen hohen Zustand. Zu der Zeit t3 geht eine Rückflanke 720 des zweiten Taktimpulses 700 des Taktsignals CK von einem hohen in einen niedrigen Zustand. Aber zu der Zeit t3 ist die Komparatorausgangsspannung Vc immer noch niedrig, und somit versetzt der zweite Taktimpuls 700 das Latch 134 nicht in die Lage, den Zustand der Latch-Ausgangsspannung Q bar zu ändern. In Wirklichkeit bleibt während des zweiten Taktzyklus 710 die Gate-Spannung Vg hoch, der Schalttransistor 112 bleibt in einem nicht leitenden, ausgeschalteten Zustand, und der Induktivitätsstrom I_L ist Null (d. h., ein Induktivitätsstromimpuls wird übersprungen).
Wenn ein herkömmlicher Gleichstrom-/Gleichstrom-Wandler wie etwa der herkömmliche Wandler 100, der in 1 veranschaulicht ist, gegeben ist, dann ist die Beziehung zwischen Strom und Spannung für die Induktivität 106 V = L dI_L/dt. Die Welligkeit in dem Induktivitätsstrom ist dI_L = (Vbatt* –Vout)*ton/L, wobei ‚ton’ die Zeit ist, die der Schalttransistor 112 während eines Taktzyklus eingeschaltet ist. Bei dieser Berechnung werden die kleinen Spannungsabfälle quer durch den Messwiderstand R_S 130 und den Schalttransistor 112 ignoriert. Die Beziehung zwischen Strom und Spannung für den Belastungskondensator beträgt C dVout/dt = I_L(t). Somit ist die Spannungswelligkeit quer durch den Belastungskondensator dV_out = 1/C Int I_L(t) dt = 1/LC Int ((Vbatt – Vout)*t)dt = (Vbatt – Vout)*ton**2/2LC. Da DC = ton/T_CK = ton*f_CK, ton = DC/f_CK, wobei DC der Arbeitszyklus (duty cycle) ist. Wenn man ton ersetzt, dann ist der Ausdruck für die Ausgangsspannungswelligkeit dV_out = (Vbatt – Vout)*DC**2/2LC f_CK**2. Um für einen Gleichstrom-/Gleichstrom-Wandler die Leistung zu steigern und die Bauteilkosten zu reduzieren, ist es wünschenswert, die Größe des LC-Produkts zu verringern. Aber, wie aus dem obigen Ausdruck erkannt werden kann, muss dann, wenn LC abnimmt, die Taktfrequenz f_CK erhöht werden, um zu verhindern, dass die Ausgangsspannungswelligkeit dV_out ansteigt. Somit ist es wünschenswert, einen Gleichstrom-/Gleichstrom-Wandler bei hohen Taktfrequenzen zu betreiben, während gleichzeitig auch subharmonische Schwingungen und das Stromimpuls-Überspringen bei hohen Arbeitszykluspegeln verhindert werden.
8 ist eine schematische Darstellung eines adaptiven PBM-Gleichstrom-/Gleichstrom-Wandlers 800 in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung. Gleiche Bezugszeichen in den 8 und 5 bezeichnen gleiche Elemente.
Wie veranschaulicht ist, wird der adaptive PBM-Gleichstrom-/Gleichstrom-Wandler 800 von einem adaptiven Taktsignal CK1 getaktet. In Übereinstimmung mit einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung erlaubt die Verringerung einer Breite eines Taktimpulses des adaptiven Taktsignals CK1 (d. h., die Verringerung einer Einschaltzeit des Schalttransistors 112) einen Anstieg der Taktfrequenz f_CK1, wenn der adaptive PBM-Gleichstrom-/Gleichstrom-Wandler 800 bei einem minimalen Arbeitszyklus DCmin betrieben wird. Genauer gesagt, unter der Voraussetzung einer gegebenen vordefinierten Taktfrequenz f_CK1, die so ausgewählt ist, dass die Ausgangsspannungswelligkeit innerhalb von Entwurfsspezifikationen auf der Basis eines gegebenen Wertes der Induktanz für die Induktivität (Spule) 106 gehalten wird, und unter der Voraussetzung eines gegebenen Wertes der Kapazität für den Belastungskondensator 108 und eines gegebenen vordefinierten minimalen Arbeitszyklus DCmin wird eine erste Taktimpulsbreite dt_1pulse entsprechend der nachfolgenden Beziehung ausgewählt: dt_1pulse = DCmin/f_CK1. Das Auswählen von dt_1pulse in Übereinstimmung mit der oben genannten Beziehung erlaubt es, dass der adaptive Gleichstrom-/Gleichstrom-Wandler 800 innerhalb von Entwurfsspezifikationen für eine Ausgangsspannungswelligkeit bei dem minimalen Arbeitszyklus DCmin betrieben werden kann. Wie weiter unten in 12 veranschaulicht ist, ist dt_1pulse = ton, wenn der adaptive PBM-Gleichstrom-/Gleichstrom-Wandler 800 bei DCmin betrieben wird, wobei ton die Einschaltzeit des Schalttransistors 112 während eines Taktzyklus ist.
Des Weiteren wird dann, wenn der adaptive PBM-Gleichstrom-/Gleichstrom-Wandler 800 bei einem hohen Arbeitszyklus betrieben wird, zum Beispiel bei einem Arbeitszyklus, bei dem die Ausschaltzeit des Schalttransistors 112 etwa gleich einer Rücksetzzeit des Stromkomparators 136 ist, eine zweite Taktimpulsbreite dt_2pulse ausgewählt, die größer als die Rücksetzzeit des Stromkomparators 136 ist, um die Erzeugung von fehlenden Induktivitätsstrom impulsen und die Erzeugung von subharmonischen Schwingungen in der Ausgangsspannung Vout zu verhindern.
Somit wird in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung eine Taktimpulsbreite auf der Grundlage des Arbeitszyklus des adaptiven PBM-Gleichstrom-/Gleichstrom-Wandlers 800 angepasst. In einem Ausführungsbeispiel ist der Arbeitszyklus einstellbar bzw. regelbar. Die Taktimpulsbreite wird so ausgewählt, dass sie größer als eine Komparatorrücksetzzeit ist, wenn ein Betrieb bei hohen Arbeitszyklen vorliegt, um die Erzeugung von subharmonischen Schwingungen zu vermeiden, sie kann aber auch so ausgewählt werden, dass sie kleiner als die Komparatorrücksetzzeit ist, wenn ein Betrieb bei niedrigen Arbeitszyklen stattfindet, um einen Betrieb bei hohen Taktfrequenzen durchzuführen, um die Ausgangsspannungswelligkeit zu reduzieren.
Unter Rückbezug auf 8 umfasst der adaptive PBM-Gleichstrom-/Gleichstrom-Wandler 800 eine Stromregelschleife 805. Die Stromregelschleife 805 umfasst eine Logikschaltung 810, die so konfiguriert ist, dass sie ein Taktsignal CK und eine Gate-Spannung Vg empfängt und ein adaptives Taktsignal CK1 erzeugt. Der Setzeingang S des Latch 134 ist mit der Logikschaltung 810 für das Empfangen des adaptiven Taktsignals CK1 gekoppelt.
9 ist eine schematische Darstellung der Logikschaltung 810, die in 8 veranschaulicht ist, in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung. Die Logikschaltung 810 umfasst einen ersten Inverter 905, einen zweiten Inverter 910, ein erstes UND-Gatter 915, ein zweites UND-Gatter 920, eine erste Verzögerung (Delay) 925, eine zweite Verzögerung 930, einen Multiplexer 935 und ein SR-Latch 940. Der erste Inverter 905 und das zweite UND-Gatter 920 sind mit dem Schalttransistor 112 zum Empfangen einer Gate-Spannung Vg gekoppelt, die erste Verzögerung 925 und die zweite Verzögerung 930 empfangen das Taktsignal CK, und der Multiplexer 935 ist mit der zweiten Verzögerung 930 zum Empfangen eines verzögerten Taktsignals D2, das von der zweiten Verzögerung 930 erzeugt wird, und mit einen Q-Ausgang des Latch 940 gekoppelt. Außerdem empfängt der Multiplexer 935 das Taktsignal CK. Basierend auf dem Q-Ausgang des Latch 940 wählt der Multiplexer 935 entweder das verzögerte Taktsignal D2 oder das Taktsignal CK als das adaptive Taktsignal CK1 aus. Die erste Verzögerung 925 und die zweite Verzögerung 930 steigern die Breiten von Taktimpulsen des Taktsignals CK. Wie dies zum Beispiel in 10 veranschaulicht ist, ist dt_CK < dt_D2 < dt_D1.
Unter Rückbezug auf 9 sind dann, wenn die Gate-Spannung Vg und das verzögerte Taktsignal D1 hoch sind, der R-Eingang hoch und der S-Eingang niedrig. Als eine Folge davon ist der Q-Ausgang des Latch 940 niedrig. Wenn der Q-Ausgang niedrig ist, wählt der Multiplexer 935 CK1 = CK aus. Aber wenn die Gate-Spannung Vg und das verzögerte Taktsignal D1 niedrig sind, ist der R-Eingang niedrig und der S-Eingang ist hoch. Als eine Folge davon ist der Q-Ausgang des Latch 940 hoch. Wenn der Q-Ausgang hoch ist, dann wählt der Multiplexer CK1 = D2 aus. Der weitere Betrieb der Logikschaltung 810 wird unten in Verbindung mit 10 beschrieben.
10 veranschaulicht Wellenformen, die mit dem adaptiven PBM-Gleichstrom-/Gleichstrom-Wandler 800 von 8 assoziiert sind, in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung. Die Logikschaltung 810 wählt entweder CK1 = CK oder CK1 = D2 aus, und zwar basierend auf einem Vergleich einer Breite von Vg, während sie sich in einem niedrigen Zustand befindet (d. h., eine Breite eines Vg-Impulses), mit der Breite dt_D1 eines Taktimpulses des verzögerten Taktsignals D1. Die Breite von Vg, während sie sich in einem niedrigen Zustand befindet, repräsentiert die Zeit, die sich der Schalttransistor 112 während eines Taktzyklus in einem leitenden Zustand befindet. Für eine gegebene Taktfrequenz f_CK1 ist ein Schwellwert-Arbeitszyklus (DC_thresh) der Arbeitszyklus, der dem entspricht, wenn sich der Schalttransistor 112 für eine Zeitperiode, die gleich der Breite dt_D1 eines Taktimpulses des verzögerten Taktsignals D1 ist, in einem leitenden Zustand befindet. In Übereinstimmung mit einem Ausführungsbeispiel der Erfindung wählt die Logikschaltung 810 dann, wenn der Arbeitszyklus kleiner als der Arbeitszyklus-Schwellwert ist, CK1 = CK aus, um zu ermöglichen, dass der adaptive PBM-Gleichstrom-/Gleichstrom-Wandler 800 bei hohen Frequenzen getaktet werden kann, um Welligkeiten in der Ausgangsspannung Vout zu minimieren.
Wie während der ersten zwei Taktzyklen veranschaulicht ist, ist die Zeitperiode, in der die Gate-Spannung Vg niedrig ist (d. h., die Zeitperiode, in der sich der Schalttransistor 112 in einem leitenden Zustand befindet), kleiner als die Breite dt_D1 der Taktimpulse des verzögerten Taktsignals D1, und die Logikschaltung 810 wählt CK1 = CK aus. Zum Beispiel sind zu der Zeit t1 sowohl Vg als auch D1 hoch und der Q-Ausgang des Latch 940 ist niedrig gesetzt. Ein niedriger Q ermöglicht es dem Multiplexer 935, CK1 = CK auszuwählen, was an einem Start des nächsten Taktzyklus bei der Zeit t2 anwendbar ist.
Wie durch die dritten bis sechsten Taktzyklen hindurch veranschaulicht ist, ist die Zeitperiode, in der der Schalttransistor 112 eingeschaltet ist (d. h., in einem leitenden Zustand ist), größer als die Breite dt_D1 von Taktimpulsen des verzögerten Taktsignals D1, und die Logikschaltung 810 wählt CK1 = D2 aus. Genauer gesagt, wenn der Arbeitszyklus größer als der Arbeitszyklus-Schwellwert ist, dann wählt die Logikschaltung 810 CK1 = D2 aus, um das Überspringen von Induktivitätsstromimpulsen zu verhindern. Zum Beispiel sind zu der Zeit t3 sowohl Vg als auch D1 niedrig, und somit ist der Q-Ausgang des Latch 134 hoch gesetzt, wodurch der Multiplexer 935 in die Lage versetzt wird, CK1 = D2 auszuwählen, was bei dem Start des nächsten Schaltzyklus zu der Zeit t4 anwendbar ist.
11 veranschaulicht Wellenformen, die mit dem Betrieb des adaptiven PBM-Gleichstrom-/Gleichstrom-Wandlers 800 von 8 bei sehr hohen Arbeitszyklen assoziiert sind, in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung. Wie oben in Zusammenhang mit 10 erörtert worden ist, wählt die Logikschaltung 810 dann, wenn ein Betrieb bei Arbeitszyklen stattfindet, die größer als der Schwellwert-Arbeitszyklus sind, CK1 = D2 aus. Wie veranschaulicht ist, ist die Breite dt_D2 größer als die Rücksetzzeit des Komparators dt_RESET, wobei dt_RESET die Zeit ist, die benötigt wird, damit die Komparatorausgangsspannung Vc von einem niedrigen Zustand in einen hohen Zustand geht. Genauer gesagt, wenn D2 verwendet wird, um den Setzeingang S des Latch 134 zu takten, dann führt der Komparator 136 ein Zurücksetzen auf einen hohen Zustand zu der Zeit t1 durch, bevor ein D2-Taktimpuls zu der Zeit t2 von einem hohen in einen niedrigen Zustand geht. Die Verwendung von D2 zum Takten des S-Eingangs des Latch 134, wenn der adaptive PBM-Gleichstrom-/Gleichstrom-Wandler 800 bei Arbeitszyklen betrieben wird, die größer als der Schwellwert-Arbeitszyklus sind, verhindert, dass der adaptive PBM-Gleichstrom-/Gleichstrom-Wandler 800 Induktivitätsstromimpulse überspringt und subharmonische Schwingungen in der Ausgangsspannung Vout erzeugt.
12 veranschaulicht Wellenformen, die mit dem Betrieb des adaptiven PBM-Gleichstrom-/Gleichstrom-Wandlers 800 von 8 bei einem minimalen Arbeitszyklus DCmin assoziiert sind, in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung. Wie oben in Verbindung mit 10 erörtert worden ist, wählt die Logikschaltung 810 dann, wenn ein Betrieb bei Arbeitszyklen stattfindet, die kleiner als der Schwellwert-Arbeitszyklus sind, CK1 = CK aus, wobei die Breite ton eines CK-Taktimpulses kleiner als die Breite dt_D2 eines D2-Taktimpulses ist. In einem Ausführungsbeispiel ist die CK-Taktimpulsbreite ton kleiner als die Komparatorrücksetzzeit dt_RESET. Da sich der Schalttransistor 112 nur während der Breite eines CK-Taktimpulses in einem leitenden Zustand befindet (d. h., eingeschaltet ist), ist der minimale Arbeitszyklus DCmin = ton/T_CK1 = ton*f_CK1. Deshalb erlaubt das Verkleinern der Taktimpulsbreite ton für einen vorgegebenen DCmin, dass der adaptive PBM-Gleichstrom-/Gleichstrom-Wandler 800 bei höheren Taktfrequenzen f_CK1 betrieben werden kann. Der Betrieb des adaptiven Wandlers 800 bei höheren Taktfrequenzen reduziert die Ausgangsspannungswelligkeit für einen gegebenen LC-Wert oder gestattet alternativ dazu kleinere LC-Werte für eine gegebene Ausgangsspannungswelligkeit.
Das adaptive Verfahren zum Auswählen schmaler Taktimpulse (d. h., CK1 = CK), wenn der adaptive PBM-Gleichstrom-/Gleichstrom-Wandler 800 bei Arbeitszyklen unterhalb des Schwellwert-Arbeitszyklus betrieben wird, und zum Auswählen von breiteren Taktimpulsen (d. h., CK1 = D2), wenn der adaptive PBM-Wandler 800 bei Arbeitszyklen oberhalb des Schwellwert-Arbeitszyklus betrieben wird, ermöglicht es, dass der adaptive Wandler 800 bei höheren Schaltfrequenzen betrieben werden kann, während gleichzeitig die Erzeugung von subharmonischen Schwingungen bei hohen Arbeitszyklen verhindert wird.
13 ist ein Ablaufdiagramm von beispielhaften Verfahrensschritten zum Anpassen von Taktimpulsen für das Takten des adaptiven PBM-Gleich strom-/Gleichstrom-Wandlers 800, der in 8 veranschaulicht ist, in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung. Beim Schritt 1000 wird ein Schalter 112, der den adaptiven PBM-Gleichstrom-/Gleichstrom-Wandler 800 mit einer Stromquelle 115 koppelt, zu der Zeit t1 durch einen Taktimpuls einer ersten Breite eingeschaltet. Alternativ dazu wird der Schalter zu der Zeit t1 durch einen Taktimpuls einer zweiten Breite eingeschaltet, wobei die zweite Breite größer als die erste Breite ist. In einem Ausführungsbeispiel ist der Schalttransistor ein Gate-gesteuerter Transistor, wie zum Beispiel eine PMOS-Vorrichtung.
Beim Schritt 1100 schaltet eine Regelschleife 805 des adaptiven Gleichstrom-/Gleichstrom-Wandlers 800 den Schalter 112 zu der Zeit t2 aus und entkoppelt die Stromquelle 115 von dem adaptiven Gleichstrom-/Gleichstrom-Wandler 800. In einem Ausführungsbeispiel ist die Regelschleife 805 eine Stromregelschleife, die einen Stromkomparator 136 aufweist, der einen Messstrom I_S, der repräsentativ für den Strom in dem adaptiven Gleichstrom-/Gleichstrom-Wandler 800 ist, mit einem Fehlerüberwachungsstrom I_EA, der repräsentativ für den Arbeitszyklus des adaptiven Gleichstrom-/Gleichstrom-Wandlers 800 ist, vergleicht. In einem Ausführungsbeispiel der vorliegenden Erfindung kann der Arbeitszyklus in dem Bereich zwischen einem vordefinierten minimalen Arbeitszyklus und einem maximalen Arbeitszyklus gesetzt werden. In einem Ausführungsbeispiel ist der minimale Arbeitszyklus abhängig von einer Taktfrequenz des Wandlers und der ersten Breite des Taktimpulses. In einem anderen Ausführungsbeispiel ist der maximale Arbeitszyklus abhängig von einer Rücksetzzeit dt_RESET des Komparators 136 und der Taktfrequenz.
Beim Schritt 1200 wird die „Einschalt”-Zeit des Transistors (d. h., t2–t1) mit einer vordefinierten Zeit verglichen. In einem Ausführungsbeispiel steht die vordefinierte Zeit in Bezug zu einem Schwellwert-Arbeitszyklus mit einer vorgegebenen spezifizierten Taktfrequenz. Beim Schritt 1300 wählt eine Logikschaltung 810 des Wandlers 800 einen Taktimpuls für das Takten des Wandlers 800 bei dem nächsten Taktzyklus aus. In einem Ausführungsbeispiel wählt die Logikschaltung 810 des Wandlers 800 dann, wenn die „Einschalt”-Zeit des Transistors kleiner als die vordefinierte Zeit ist, den Taktimpuls der ersten Breite aus, um den Schalter 112 während des nächsten Taktzyklus einzuschalten. Aber wenn die „Einschalt”-Zeit des Transistors größer als die vordefinierte Zeit ist, dann wählt die Logikschaltung 810 des Wandlers 800 den Taktimpuls der zweiten Breite aus, um den Schalter 112 während des nächsten Taktzyklus einzuschalten.
In einem Ausführungsbeispiel empfängt die Logikschaltung 810 den Taktimpuls der ersten Breite und erzeugt einen ersten verzögerten D1-Taktimpuls und einen zweiten verzögerten D2-Taktimpuls, wobei die erste Breite kleiner als eine Breite des zweiten verzögerten D2-Taktimpulses ist, die kleiner als eine Breite des ersten verzögerten D1-Taktimpulses ist. Die Logikschaltung 810 vergleicht ein Spannungssignal Vg, das an ein Gate des Schalttransistors 810 angelegt wird, mit dem ersten verzögerten D1-Taktimpuls. Auf der Basis dieses Vergleichs wählt die Logikschaltung 810 entweder einen Taktimpuls der ersten Breite oder der zweiten Breite aus, um den nächsten Zyklus zu takten.
Obwohl die vorliegende Erfindung unter Bezugnahme auf bestimmte Ausführungsbeispiele beschrieben worden ist, wird es den Fachleuten auf diesem Gebiet klar sein, dass verschiedene Änderungen durchgeführt werden können und Äquivalente ersetzt werden können, ohne dass von dem Schutzumfang der Erfindung abgewichen wird. Außerdem können viele Modifikationen durchgeführt werden, um eine Anpassung einer bestimmten Situation oder eines bestimmte Materials an die Lehren der Erfindung vorzunehmen, ohne dass von deren Schutzumfang abgewichen wird. Deshalb soll die Erfindung nicht auf die speziellen, offenbarten Ausführungsbeispiele beschränkt sein, sondern die vorliegende Erfindung wird alle Ausführungsbeispiele umfassen, die in den Schutzbereich der angehängten Patentansprüche fallen.

Claims

Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler, der Folgendes umfasst: einen LC-Schwingkreis; einen Schaltkreis, der mit dem LC-Schwingkreis gekoppelt ist; und eine Stromregelschleife, die mit dem LC-Schwingkreis und dem Schaltkreis gekoppelt ist, wobei die Stromregelschleife so konfiguriert ist, dass sie einen Taktimpuls aus einer Vielzahl von Taktimpulsen für das Takten des Schaltkreises bei einer Taktfrequenz f_CK1 auf der Grundlage eines Arbeitszyklus des Gleichstrom-/Gleichstrom-Wandlers auswählt, wobei die Vielzahl von Taktimpulsen eine Vielzahl von Impulsbreiten aufweist.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach Anspruch 1, wobei die Stromregelschleife des Weiteren so konfiguriert ist, dass sie einen Taktimpuls einer ersten Breite auswählt, wenn der Arbeitszyklus kleiner als ein Schwellwert-Arbeitszyklus ist, wobei die erste Breite gleich einem vordefinierten minimalen Arbeitszyklus dividiert durch die Taktfrequenz f_CK1 ist.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach Anspruch 1 oder 2, wobei der Schaltkreis so konfiguriert ist, dass er eine Eingangsspannung elektrisch mit dem LC-Schwingkreis bei einer ansteigenden Flanke des Taktimpulses der ersten Breite für das Laden des LC-Schwingkreises koppelt.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach einem der vorhergehenden Ansprüche, wobei dann, wenn der Arbeitszyklus gleich dem vordefinierten minimalen Arbeitszyklus ist, der LC-Schwingkreis nur während der ersten Breite des Taktimpulses geladen wird.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach einem der vorhergehenden Ansprüche, wobei die Stromregelschleife des Weiteren so konfiguriert ist, dass sie einen Taktimpuls einer zweiten Breite auswählt, wenn der Arbeitszyklus größer als der Schwellwert-Arbeitszyklus ist, wobei die zweite Breite größer als die erste Breite ist.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach einem der vorhergehenden Ansprüche, wobei der Schaltkreis einen Gate-gesteuerten Transistor umfasst.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach einem der vorhergehenden Ansprüche, wobei die Stromregelschleife Folgendes umfasst: ein SR-Latch, das einen Latch-Ausgang, einen Setzeingang S und einen Rücksetzeingang R umfasst, wobei der Latch-Ausgang mit einem Gate des Gate-gesteuerten Transistors zum Anlegen einer Gate-Spannung gekoppelt ist; einen Stromkomparator, der mit dem R-Eingang des SR-Latch gekoppelt ist; und eine Logikschaltung, die einen ersten Eingang, der so konfiguriert ist, dass er die Gate-Spannung empfängt, einen zweiten Eingang, der so konfiguriert ist, dass er einen Taktimpuls einer ersten Breite empfängt, und einen Logikausgang umfasst, der mit dem S-Eingang gekoppelt ist, wobei die Logikschaltung so konfiguriert ist, dass sie als einen adaptiven Taktimpuls den Taktimpuls der ersten Breite auswählt, wenn der Arbeitszyklus kleiner als ein Schwellwert-Arbeitszyklus ist, und einen Taktimpuls einer zweiten Breite auswählt, wenn der Arbeitszyklus größer als der Schwellwert-Arbeitszyklus ist, wobei der adaptive Taktimpuls von dem Setzeingang S zum Einschalten des Gate-gesteuerten Transistors empfangen wird, wobei der Gate-gesteuerte Transistor mit einer Eingangsspannung gekoppelt ist.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach einem der vorhergehenden Ansprüche, wobei die erste Breite gleich einem vordefinierten minimalen Arbeitszyklus dividiert durch die Taktfrequenz f_CK1 ist.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach einem der vorhergehenden Ansprüche, wobei die zweite Breite größer als die erste Breite ist.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach einem der vorhergehenden Ansprüche, wobei der Stromkomparator so konfiguriert ist, dass er einen Fehlerüberwachungsstrom, der repräsentativ für eine Ausgangsspannung des Gleichstrom-/Gleichstrom-Wandlers ist, mit einem Messstrom, der repräsentativ für den Strom in dem Gate-gesteuerten Transistor ist, vergleicht und einen Komparatorausgangsspannungsimpuls basierend auf dem Vergleich erzeugt, wobei der Komparatorausgangsspannungsimpuls von dem R-Eingang zum Ausschalten des Gate-gesteuerten Transistors empfangen wird.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach einem der vorhergehenden Ansprüche, wobei die zweite Breite größer als eine Rücksetzzeit des Stromkomparators ist, wobei die Rücksetzzeit gleich einer Breite des Komparatorausgangsspannungsimpulses ist.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach einem der vorhergehenden Ansprüche, wobei der LC-Schwingkreis einen Belastungskondensator, der an Erde gelegt ist, und eine Induktivität umfasst, die den Belastungskondensator mit dem Gate-gesteuerten Transistor koppelt, wobei der Arbeitszyklus eine Spannung des Belastungskondensators dividiert durch die Eingangsspannung ist.
Adaptiver Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach einem der vorhergehenden Ansprüche, wobei der Schaltkreis des Weiteren eine Diode umfasst, die den Gate-gesteuerten Transistor an Erde legt, wobei die Diode so konfiguriert ist, dass sie einen Pfad für den Induktivitätsstrom bereitstellt, wenn der Gate-gesteuerte Transistor ausgeschaltet ist.
Verfahren zum Anpassen einer Taktimpulsbreite für das Takten eines Gleichstrom-/Gleichstrom-Wandlers auf der Grundlage eines Arbeitszyklus des Gleichstrom-/Gleichstrom-Wandlers, das Folgendes umfasst: Ein-Takten eines Schalttransistors mit einem ersten Taktimpuls zu der Zeit t1, wobei der Schalttransistor mit einem LC-Schwingkreis des Gleichstrom-/Gleichstrom-Wandlers und einer Eingangsspannung gekoppelt ist; Aus-Takten des Schalttransistors zu der Zeit t2; Vergleichen eines Zeitintervalls t2 – t1 mit einem vordefinierten Zeitintervall, wobei das vordefinierte Zeitintervall in Bezug zu einem vordefinierten Schwellwert-Arbeitszyklus und einer Taktfrequenz f_CK1 steht; und Auswählen einer Breite eines zweiten Taktimpulses zum Ein-Takten des Schalttransistors zu der Zeit t3, wobei die Auswahl auf dem Vergleich basiert.
Verfahren nach Anspruch 14, wobei das vordefinierte Zeitintervall gleich dem vordefinierten Schwellwert-Arbeitszyklus dividiert durch die Taktfrequenz f_CK1 ist.
Verfahren nach Anspruch 14 oder 15, wobei das Auswählen der Breite des zweiten Taktimpulses Folgendes umfasst: wenn das Zeitintervall t2 – t1 kleiner als das vordefinierte Zeitintervall ist, dann Auswählen einer ersten Breite für den zweiten Taktimpuls; und wenn das Zeitintervall t2 – t1 größer als das vordefinierte Zeitintervall ist, dann Auswählen einer zweiten Breite für den zweiten Taktimpuls.
Verfahren nach einem der vorhergehenden Ansprüche 14 bis 16, wobei die erste Breite kleiner als die zweite Breite ist.
Verfahren nach einem der vorhergehenden Ansprüche 14 bis 17, wobei die erste Breite = DCmin/f_CK1 wobei DCmin ein vordefinierter minimaler Arbeitszyklus des Gleichstrom-/Gleichstrom-Wandlers ist.
Verfahren nach einem der vorhergehenden Ansprüche 14 bis 18, wobei dann, wenn der Gleichstrom-/Gleichstrom-Wandler bei dem vordefinierten minimalen Arbeitszyklus betrieben wird, die erste Breite gleich einer Zeit ist, in der der Schalttransistor während eines Taktzyklus T_CK1 = 1/f_CK1 eingeschaltet ist.
Verfahren nach einem der vorhergehenden Ansprüche 14 bis 19, wobei die zweite Breite größer als eine Rücksetzzeit eines Stromkomparators des Gleichstrom-/Gleichstrom-Wandlers ist.
Verfahren nach einem der vorhergehenden Ansprüche 14 bis 20, wobei die zweite Breite größer als die erste Breite ist.
System, das für die Anpassung einer Taktimpulsbreite für das Takten eines Gleichstrom-/Gleichstrom-Wandlers auf der Grundlage eines Arbeitszyklus des Gleichstrom-/Gleichstrom-Wandlers konfiguriert ist, wobei das System Folgendes umfasst: eine Einrichtung zum Ein-Takten eines Schalttransistors mit einem ersten Taktimpuls zu der Zeit t1, wobei der Schalttransistor mit einem LC-Schwingkreis des Gleichstrom-/Gleichstrom-Wandlers und einer Eingangsspannung gekoppelt ist; eine Einrichtung zum Aus-Takten des Schalttransistors zu der Zeit t2; eine Einrichtung zum Vergleichen eines Zeitintervalls t2 – t1 mit einem vordefinierten Zeitintervall, wobei das vordefinierte Zeitintervall in Bezug zu einem vordefinierten Schwellwert-Arbeitszyklus und einer Taktfrequenz f_CK1 steht; und eine Einrichtung zum Auswählen einer Breite eines zweiten Taktimpulses für das Ein-Takten des Schalttransistors zu der Zeit t3, wobei die Einrichtung zum Auswählen auf der Einrichtung zum Vergleichen basiert.
System nach Anspruch 22, wobei die Einrichtung zum Auswählen der Breite des zweiten Taktimpulses Folgendes umfasst: wenn das Zeitintervall t2 – t1 kleiner als das vordefinierte Zeitintervall ist, eine Einrichtung zum Auswählen einer ersten Breite für den zweiten Taktimpuls; und wenn das Zeitintervall t2 – t1 größer als das vordefinierte Zeitintervall ist, eine Einrichtung zum Auswählen einer zweiten Breite für den zweiten Taktimpuls.
Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler, der Folgendes umfasst: einen LC-Schwingkreis; einen Schaltkreis, der mit dem LC-Schwingkreis gekoppelt ist; und eine Regelschleife, die mit dem LC-Schwingkreis und dem Schaltkreis gekoppelt ist, wobei die Regelschleife so konfiguriert ist, dass sie eine Einschaltzeit des Ladens des LC-Schwingkreises zur Vermeidung von subharmonischen Schwingungen auf der Grundlage eines Arbeitszyklus modifiziert.
Pulsbreitenmodulations-Gleichstrom-/Gleichstrom-Wandler nach Anspruch 24, wobei die Regelschleife des Weiteren so konfiguriert ist, dass sie die Einschaltzeit auf der Basis einer Taktfrequenz des Gleichstrom-/Gleichstrom-Wandlers modifiziert, und wobei der Arbeitszyklus ein vordefinierter minimaler Arbeitszyklus ist und die Einschaltzeit äquivalent zu einer Breite eines Taktimpulses ist.