-
Die vorliegende Erfindung bezieht sich im Allgemeinen auf ein System und ein Verfahren zum verbesserten Betrieb einer Halbbrücken-Steuerschaltung, wie sie z. B. zum Ansteuern induktiver Lasten (z. B. Motoren, Stromversorgungsschaltungen, Synchrongleichrichterschaltungen u. ä.) verwendet werden, insbesondere auf ein System und ein Verfahren zum effizienten Betrieb einer Halbbrücken-Schaltung, die einen Betriebsmodus mit niedriger Geschwindigkeit (”low speed mode”) und einen Betriebsmodus mit hoher Geschwindigkeit (”high speed mode”) aufweist.
-
Im Allgemeinen werden Halbbrücken-Schaltungen vorgesehen, um induktive Lasten anzusteuern. Induktive Lasten, die einen Versorgungsstrom benötigen, sind z. B. Motoren, Spulen, Magnetventile, u. ä. Bestimmte Gleichstromwandler und Schaltungen mit Schaltgleichrichter-Topologien werden ebenfalls mit Hilfe von Halbbrücken angesteuert. Bei einer Halbbrücke ist ein „High-Side”-Treiber, üblicherweise ein MOS-Treibertransistor, vorgesehen, der zwischen eine Versorgungsspannung und einen Lastausgang geschaltet ist und der ein „High-Side”-Gate-Steuersignal aufweist. Bei der Halbbrücke ist auch ein „Low-Side”-Treiber, ebenfalls üblicherweise ein MOS-Treibertransistor, vorgesehen, der zwischen dem Lastausgang und einem Masseanschluss geschaltet ist und der ein „Low-Side”-Gate-Steuersignal aufweist. Bei den meisten Anwendungen ist ein mit der Zeit variierendes Eingangssignal vorgesehen, welches ein Schaltsignal darstellt. In manchen Anwendungen kann dieses Signal ein pulsweitenmoduliertes (PWM) Schaltsignal mit fester Frequenz sein. In anderen Anwendungen kann dieses Signal ein pulsfrequenzmoduliertes (PFM) Schaltsignal sein, das eine variable Frequenz und ein konstantes oder variables Puls-Pausenverhältnis (”duty cycle”) aufweist. Die Schaltsignale werden, wenn die Last Strom benötigt, in jedem Fall dazu verwendet, die Gate-Steuersignale für die High-Side und die Low-Side-Treiber zu bestimmen. Weil die Last induktiv ist, müssen die Schalter einen Entladestrompfad für die Induktivität für jenen Fall bereitstellen, wenn der High-Side-Treiber ausgeschaltet wird. Des weiteren wird eine „Totzeit” zwischen zwei Schaltzyklen benötigt, so dass ein Low-Side-Treiber und ein High-Side-Treiber niemals gleichzeitig aktiv sind, weil dies einen Brückenkurzschluss-Strompfad („shoot through current path”) über die Treibertransistoren von der Versorgungsspannung zur Masse erzeugt, was energieineffizient ist und Leistungsverluste zur Folge hat.
-
Um eine einwandfreie Stromregelung in der induktiven Last zu erreichen, ist es notwendig, zwischen einem „EIN-Zustand” des High-Side-Treibers und einem „EIN-Zustand” des Low-Side-Treibers umzuschalten. Die Anforderung, dass eine Totzeit zwischen den Einschaltzeiten des High-Side-Treibers und des Low-Side-Treibers eingehalten werden muss, begrenzt die Schaltgeschwindigkeit der Schaltung. Des Weiteren kann die Schaltungsanordnung, die dazu verwendet wird, die Totzeit zu erzeugen, unzuverlässig sein und kann dennoch unter gewissen Umständen einen Brückenkurzschluss ermöglichen, auch wenn die Schaltungsanordnung dazu ausgelegt war, dies nicht zu tun.
-
Die
US 5 568 044 A beschreibt einen geschalteten Spannungsregler, der bei einem niedrigen Ausgangsstrom in einem PFM-(Pulse Frequency Modulation)-Betrieb und der bei einem höheren Ausgangsstrom in einem PWM-(Pulse-Width Modulation)-Betrieb arbeitet.
-
Die
DE 10 2005 023 652 B3 beschreibt eine Schaltungsanordnung zur Ansteuerung von Leistungsschaltern, die als Halbbrücke verschaltet sind. Die Schaltungsanordnung umfasst für jeden Leistungsschalter eine Sekundärseite mit einer Signalverarbeitungsschaltung und einer Treiberstufe, wobei die Sekundärseite über einen Levelshifter an eine Primärseite gekoppelt ist. Die Primärseite umfasst zur Detektion eines Schaltzustandes eines Leistungsschalters einen Schaltungsteil zur Detektion und Auswertung eines Stromflusses durch den Levelshifter.
-
Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine effiziente und zuverlässige Schaltung und Verfahren zur Steuerung der Schaltoperationen einer Halbbrückenschaltung zum Ansteuern induktiver Lasten bereitzustellen.
-
Diese Aufgabe wird durch die Verfahren gemäß den Ansprüchen 1, 16, und 26 bzw. durch die Schaltungen gemäß den Ansprüchen 10 und 22 und die Vorrichtung gemäß Anspruch 30 gelöst. Unterschiedliche Ausführungsbeispiele der Erfindung sind Gegenstand der abhängigen Ansprüche.
-
Gemäß einem ersten Beispiel der Erfindung umfasst ein Verfahren Folgendes: Bereitstellen eines High-Side-Treibertransistors, der zwischen eine positive Spannungsversorgung und einen Ausgang geschaltet ist und der von einem High-Side-Gate-Steuersignal angesteuert wird; Bereitstellen eines Low-Side-Treibertransistors, der mit dem Ausgang verbunden ist und der von einem Low-Side-Gate-Steuersignal angesteuert wird; Bestimmen, ob ein mit der Zeit veränderliches Eingangssignal eine Frequenz aufweist, die größer ist als ein vorgegebener Schwellwert, und Setzen eines Flags, das einen schnellen Betriebsmodus anzeigt, wenn der Schwellwert überschritten wird; Ausgeben des Low-Side-Gate-Steuersignals als eine Folge von Pulsen, die von Signalflanken in dem Eingangssignal abhängen; wenn das Flag gesetzt ist, Sperren des High-Side-Gate-Steuersignals, sodass der High-Side-Treibertransistor in einem ausgeschalteten Zustand bleibt; wenn das Flag nicht gesetzt ist, Ausgeben des High-Side-Gate-Steuersignals als eine Folge von Pulsen, die von Signalflanken in dem Eingangssignal abhängen, wobei das High-Side-Gate-Steuersignals invers zu dem Low-Side-Gate-Steuersignals ist.
-
Gemäß einem anderen Beispiel der Erfindung umfasst eine Halbbrückenschaltung zum Ansteuern induktiver Lasten Folgendes: einen High-Side-Treibertransistor, der zwischen eine positive Spannungsversorgung und einen Ausgang geschaltet ist und der von einem High-Side-Gate-Steuersignal angesteuert wird; einen Low-Side-Treibertransistor, der zwischen den Ausgang und einen Referenzpotentialanschluss geschaltet ist und der von einem Low-Side-Gate-Steuersignal angesteuert wird; eine High-Side-Treiberschaltung, die mit der Steuerschaltung verbunden ist und die dazu ausgebildet ist, als High-Side-Gate-Steuer- signal eine Folge von Pulsen auszugeben, die von Signalflanken in einem Eingangssignal abhängen; eine Low-Side-Treiberschaltung, die mit einer Steuerschaltung verbunden ist und die dazu ausgebildet ist, als Low-Side-Gate-Steuersignal eine Folge von Pulsen auszugeben, die von Signalflanken in dem Eingangssignal abhängen, wobei das Low-Side-Gate-Steuersignals invers zu dem High-Side-Gate-Steuersignals ist; eine Schaltungsanordnung, die dazu ausgebildet ist, zu Bestimmen, ob das mit der Zeit veränderliches Eingangssignal eine Frequenz aufweist, die größer ist als ein vorgegebener Schwellwert, und die weiter dazu ausgebildet ist, ein einen schnellen Betriebsmodus anzeigendes Flag zu setzen, wenn der Schwellwert überschritten wird; wobei die Schaltungsordnung weiter dazu ausgebildet ist, die Low-Side-Treiberschaltung zu aktivieren, um Pulse zu erzeugen, die mit Signalflanken des Eingangssignals korrespondieren, die High-Side-Treiberschaltung zu sperren, und so das Erzeugen von Pulsen zu verhindern, wenn das Flag gesetzt ist, und die High-Side-Treiberschaltung zu aktivieren, um Pulse zu erzeugen, die mit Signalflanken des Eingangssignals korrespondieren, wenn das Flag nicht gesetzt ist.
-
Gemäß einem weiteren Beispiel der Erfindung umfasst ein Verfahren zum Steuern einer Halbbrücke, die einen High-Side-Treibertransistor, der zwischen eine positive Spannungsversorgung und einen Ausgang geschaltet ist und der einen Strompfad in Rückwärtsrichtung aufweist, und einen Low-Side-Treibertransistor umfasst, der zwischen den Ausgang und einen Referenzpotentialanschluss geschaltet ist, Folgendes: Bestimmen, ob ein mit der Zeit veränderliches Eingangssignal eine Frequenz aufweist, die größer ist als ein vorgegebener Schwellwert, und Setzen eines Flags, das einen schnellen Betriebsmodus anzeigt, wenn der Schwellwert überschritten wird; Ausgeben des Low-Side-Gate-Steuersignals zum Ansteuern des Low-Side-Treibertransistors, wobei das Low-Side-Gate-Steuersignal ein Wechselsignal ist, das von Signalflanken in dem Eingangssignal abhängt; wenn das Flag gesetzt ist, Ausgeben eines Wertes als High-Side-Gate-Steuersignal, um den High-Side-Treibertransistor sperrend anzusteuern; wenn das Flag nicht gesetzt ist, Ausgeben des High-Side-Gate-Steuersignals zum Ansteuern des High-Side-Treibertransistors, wobei das High-Side-Gate-Steuersignal ein Wechselsignal ist, das von Signalflanken in dem Eingangssignal abhängt, und wobei das High-Side-Gate-Steuersignals invers zu dem Low-Side-Gate-Steuersignals ist.
-
Gemäß einem anderen Beispiel der Erfindung umfasst eine integrierte Halbbrücken-Steuerschaltung, das Folgende: Schaltungsmittel, die dazu ausgebildet sind, ein Wechselsignal als High-Side-Gate-Steuersignal auszugeben, wobei das High-Side-Gate-Steuersignal einem High-Side-Treibertransistor zugeführt ist und von Schaltflanken eines Eingangssignals abhängt; Schaltungsmittel, die dazu ausgebildet sind, ein Nechselsignal als Low-Side-Gate-Steuersignal auszugeben, wobei das Low-Side-Gate-Steuersignal einem Low-Side-Treibertransistor zugeführt ist, von Schaltflanken eines Eingangssignals abhängt, und zum High-Side-Gate-Steuersignal invers ist; Schaltungsmittel, die dazu ausgebildet sind, zu bestimmen, ob eine Frequenz des Eingangssignals einen Schwellwert übersteigt, und ein Flag zu setzen, das einen schnellen Betriebsmodus anzeigt, wenn der Schwellwert überschritten wird; Schaltungsmittel, die dazu ausgebildet sind, das High-Side-Gate-Steuersignal zu sperren, wenn das Flag gesetzt ist; Schaltungsmittel, die dazu ausgebildet sind, das High-Side-Gate-Steuersignal zu aktivieren, wenn das Flag nicht gesetzt ist.
-
Zum vollständigen Verständnis der vorliegenden Erfindung und der damit verbundenen Vorteile wird im Folgenden auf die unten genannten Abbildungen Bezug genommen und anhand der dargestellten Figuren die Erfindung näher erläutert.
-
1 zeigt eine einfache Halbbrücken-Schaltungstopologie;
-
2 ist ein Zeitdiagramm zur Schaltung aus 1;
-
3 zeigt als beispielhafte Ausführungsform eine erfindungsgemäße Halbbrückenschaltung;
-
4 zeigt ein Zeitdiagramm eines beispielhaften Betriebsmodus des Ausführungsbeispiels aus 3;
-
5 zeigt Zeitdiagramme bestimmter Signale in Ausführungsbeispielen bestimmter Schaltungen des in 3 gezeigten Ausführungsbeispiels; und
-
6 zeigt in einem vereinfachten Blockdiagramm eine mögliche Implementierung bestimmter Schaltungen des Ausführungsbeispiels aus 3.
-
In den Figuren bezeichnen gleiche Bezugszeichen gleiche Komponenten bzw. Signale mit gleicher Bedeutung.
-
Die vorliegende Erfindung wird nun im Bezug auf bestimmte Ausführungsbeispiele, nämlich Steuerschaltungen für Halbbrückentreiberschaltungen beschrieben. Diese Schaltungen können verwendet werden, um induktive Laste wie z. B. Motoren, Schrittmotoren, Spulen, Magnetventile u. ä. anzusteuern. Die Schaltung kann in einem Gleichstromwandler oder anderen Stromversorgungsanwendungen verwendet werden, um einen Ausgangsgleichstrom für eine Last aus einem Eingangsgleichstrom zu erzeugen. Im Allgemeinen stellt die Steuerschaltung Steuersignale für ein Paar von Treibern abhängig von einem mit der Zeit variierenden Eingangssignal zur Verfügung und steuert damit die Leistungszufuhr an eine Last, die zwischen die beiden Treiber geschaltet ist.
-
In 1 ist eine konventionelle Halbbrückenschaltung dargestellt. Eine High-Side-Treibervorrichtung, hier dargestellt als DMOS-Treibertransistoren und bezeichnet als „DMOS-HIGH”, ist zwischen eine positive Versorgungsspannung +Vs und einen Ausgangs-Schaltungsknoten geschaltet, an den eine induktive Last, bezeichnet als „LOAD” gekoppelt ist. Eine Low-Side-Treibervorrichtung, hier dargestellt als DMOS-Treibertransistor und bezeichnet als „DMOS-LOW”, ist zwischen den Ausgangsschaltungsknoten, an den die Last gekoppelt ist, und einem Masse-Referenzpotential geschaltet. Ein Gate-Treiber 15, hier als invertierender Puffer dargestellt (wobei auch alternative Schaltungen in Frage kommen), stellt ein Gate-Steuersignal für den High-Side-Transistor DMOS-HIGH zur Verfügung. Ähnlich stellt ein Gate-Treiber 17, dargestellt als nicht-invertierender Puffer, ein Gate-Steuersignal für den Low-Side-Transistor DMOS-LOW zur Verfügung. Wenn das entsprechende Gate-Steuersignal einen High-Pegel aufweist, aktiviert der Transistor DMOS-HIGH bzw. DMOS-LOW seinen Strompfad zwischen der Stromversorgung und dem Ausgangsschaltungsknoten. Wie anhand der 1 zu sehen ist, fließt immer dann ein Kurzschlussstrom (auch als ”shoot through current” bezeichnet) durch beide DMOS-Treibertransistoren von der positiven Versorgungsspannung zum Masse-Referenzpotential, sobald beide Treiber zum selben Zeitpunkt sich in einem EIN-Zustand befinden. Diese Situation sollte vermieden werden, um einen effizienten Betrieb zu gewährleisten und einen möglichen Schaden an den Treiberschaltungen zu verhindern.
-
Ein mit der Zeit variierendes Signal IN ist einem Eingangs-Interface 13 zugeführt. Die Applikation, in der die Halbbrückenschaltung verwendet wird, bestimmt die tatsächliche Signalform dieses Signals IN. Im Allgemeinen wird die Frequenz des Signals variiert werden, um die von der positiven Versorgungsspannung an die Last abgegebene Leistung zu steuern. In einer Spannungswandler-Anwendung kann ein Rückkoppelnetzwerk und eine Referenz-Vergleichsspannung z. B. dazu verwendet werden, die Frequenz, mit der das Signal IN geschaltet werden soll, zu bestimmen. Die Frequenz des Signals IN wird entsprechend steigen oder fallen, um mehr oder weniger Leistung an die Last abzugeben.
-
Das Eingangssignal ist einem Signalpegelkonverter 11 (auch ”level shifter” genannt) zugeführt, um das Gate-Steuersignal dem High-Side-Treibertransistor DMOS-HIGH zuzuführen. Dies ist notwendig, um das Potential des Gates des DMOS-Treibers zumindest um den Wert einer Einschalt-Schwellspannung (des High-Side-Transistors) über die Versorgungsspannung +Vs anheben zu können. Wenn andere Treiber verwendet werden, z. B. ein PMOS-High-Side-Treibertransistor, kann der Pegelumsetzer gegebenenfalls entfallen. Die Verwendung von DMOS-Treibern zur Implementierung der Treiberfunktion ist vorteilhaft und im Stand der Technik üblich.
-
Während des Betriebs schalten die Gate-Steuersignale zur Ansteuerung der High-Side- und Low-Side-Treibertransistoren abhängig von dem Eingangssignal IN und entsprechen im Allgemeinen auch diesem. Aufgrund der entgegengesetzten Polaritäten der Puffer 15 und 17 wird das High-Side-Gate-Steuersignal, das von dem Gate-Treiber 15 (invertierender Puffer) ausgegeben wird, entgegengesetzt zu dem Eingangssignal IN geschalten, während das Low-Side-Treibersignal des Low-Side-Treibers 17 (nicht-invertierender Puffer) die gleiche Polarität wie das Eingangssignal IN aufweist. Die Polaritäten der Gate-Steuersignale können auch umgekehrt sein, solang die Steuersignale für die Gate-Treiber über die Zeit entgegengesetzt zueinander verlaufen.
-
Die 2 ist ein Zeitdiagramm, das den Betrieb der Halbbrückenschaltung aus 1 zeigt. In dem obersten Zeitverlauf sind in dem Eingangssignal IN, das dem Eingangs-Interface 13 zugeführt ist, jene Zeitintervalle markiert, in denen der High-Side-Treibertransistor eingeschaltet ist („HS ON”), und jene Zeitintervalle, in denen der Low-Side-Treibertransistor eingeschaltet ist („LS ON”). Wenn der High-Side-Treiber „DMOS-HIGH” eingeschaltet ist, kann ein Strom IHS von der positiven Versorgungsspannung +Vs zur Last LOAD hin fließen und folglich ist während jener Zeitintervalle der Laststrom ILOAD positiv. Entgegengesetzt verhält es sich, wenn der Low-Side-Treiber eingeschaltet ist. Dann kann Strom von der induktiven Last durch den Low-Side-Treiber zum Masseanschluss fließen. Folglich wird der Laststrom ILOAD negativ, wenn der Low-Side-Treiber eingeschaltet ist (der Strom fließt also aus der Last zurück in die Halbbrücke). Durch Steuern, wie der Strom in und aus der induktiven Last LOAD fließt, bestimmen die Gate-Steuersignale wie viel Leistung an die Last abgegeben wird.
-
Die Übergangszeiten tH-L_delay und tL-H_delay, wie in 2 eingezeichnet, sind wichtig. Die Verzögerungszeit tH-L_delay ist die Zeit zwischen jenem Zeitpunkt, zu dem Strom in dem High-Side-Treibertransistor fließt, und jenem Zeitpunkt, zu dem Strom in den Low-Side-Treibertransistor fließt. Diese Verzögerungszeiten werden durch die Steuerschaltung erzeugt, um die notwendige Totzeit zur Vermeidung eines Brückenkurzschlussstroms, der durch beide Transistoren zur Masse hin fließt, zu erzeugen. Diese Verzögerungszeit ist verhältnismäßig groß und verhindert, dass die Gate-Steuersignale der High-Side- und Low-Side-Treiber 15 bzw. 17 direkt den Übergängen in dem Eingangssignal IN folgen, insbesondere bei höheren Frequenzen des Eingangssignals.
-
Ein erstes Ausführungsbeispiel der vorliegenden Erfindung ist in 3 dargestellt. Gemäß 3 umfasst eine Topologie für eine Halbbrückenschaltung eine Frequenzmessschaltung 25 und eine Entscheider-Schaltung 27, welche ein Sperrsignal (als „INHIBIT” bezeichnet) und ein Schaltsignal (als „ON/OFF” bezeichnet) ausgibt. Die Verzögerungsschaltungen 21 und 23 (auch „cross over delay” Schaltungen genannt) sind an die Eingänge der Gate-Treiber 15 und 17 gekoppelt. Die verbleibenden Komponenten der Treibertransistoren DMOS-HIGH und DMOS-LOW, der Last LOAD und der Versorgungs- und Masseanschlüsse sind gleich wie bei dem vorigen Beispiel.
-
Die Schaltung gemäß dem Beispiel aus 2 nutzt vorteilhaft die Tatsache, dass mit steigender Schaltfrequenz des Eingangssignals IN kein Bedarf besteht, dass der High-Side-Treibertransistor die Last mit Strom versorgt. Stattdessen speist die Last Strom zurück in die Halbbrücke. Wenn der Low-Side-Treiber ausgeschaltet ist, dann gewährleistet die parasitäre Body-Diode (als „BD High” bezeichnet) des High-Side-Treibertransistors DMOS-HIGH einen Strompfad von dem Ausgangsschaltungsknoten zurück zur positiven Spannungsversorgung. Dieser Strom fließt während des hochfrequenten Betriebs wenn die Last keinen Versorgungsstrom benötigt.
-
Die Frequenzmessschaltung 25 und die Entscheider-Schaltung 27 gemäß 3 bieten zwei unterschiedliche Modi des Betriebs. In einem „EIN/AUS”-Schaltmodus (”low speed mode”) mit geringer Schaltfrequenz verhalten sich die Gate-Steuersignale, welche von den Treiberschaltungen 15 und 17 für die Treibertransistoren erzeugt werden, im Wesentlichen wie in 2 gezeigt. Das Schaltsignal ON/OFF folgt dem Eingangssignal IN. Die Gate-Treiber 15 bzw. 17, welche unterschiedliche Polarität aufweisen, erzeugen abwechselnd Ein- und Aus-Pegel (oder Aus- und Ein-Pegel) für die High-Side- und die Low-Side-Treibertransistoren DMOS-HIGH bzw. DMOS-LOW. Die Verzögerungsschaltungen 21 und 23 gewährleisten in diesem Betriebsmodus eine ausreichende Totzeit zwischen den Einschaltzeiten der DMOS-Treibertransistoren, um einen Brückenkurzschluss zu verhindern.
-
Wenn die Frequenzmessschaltung 25 jedoch anzeigt, dass das Eingangssignal IN mit einer Frequenz schaltet, die höher ist als ein vorbestimmter Schwellenwert (Frequenz-Schwellwert), dann wird mit Hilfe der Entscheiderschaltung 27 die Halbbrückenschaltung in einem „Low-Side-Only”-Betriebsmodus bzw. in einem schnellen Betriebsmodus (”high speed mode”) betrieben. Das Sperrsignal INHIBIT blockiert die Weiterleitung des Steuersignals ON/OFF an den Gate-Treiber 15, so dass der High-Side-Treibertransistor DMOS-HIGH ausgeschaltet bleibt. Die Body-Diode BD-HIGH wird weiter einen Strompfad von dem Brückenausgang her zur Verfügung stellen. Der Low-Side-Treiber wird dann in einem „Chopper-Modus” (Zerhacker-Modus) ein- und ausgeschaltet, um so einen Strompfad vom Brückenausgang zu Masse hin zur Verfügung zu stellen, wobei die Entladung während abwechselnden Ein/AUS-Zyklen stattfindet. Die Steuersignale zum Low-Side-Treiber folgen den Übergängen in dem Eingangssignal IN. Die Totzeit-Verzögerung wird in diesem Betriebsmodus nicht benötigt, so dass das Schalten des Low-Side-Transistors besser den Übergängen in dem Eingangssignal IN folgt. Folglich kann in diesem schnellen Betriebsmodus (”Low-Side-Only-Mode”, ”high speed mode”) die Verzögerungsfunktion (”cross over delay function”) deaktiviert werden. Der Low-Side-Treibertransistor schaltet mit seiner eigenen internen Verzögerung abhängig von den Übergängen (d. h. den Schaltfunken) in dem Eingangssignal IN ohne weitere zusätzliche Verzögerung. Die Verzögerungsschaltungen 21 und 23 können z. B. einen Eingang aufweisen, dem das Sperrsignal INHIBIT zugeführt ist, oder sie können einen Bypass-Multiplexer oder eine andere Anordnung aufweisen, die verhindert, dass zusätzliche Verzögerungszeiten in diesem schnellen Betriebsmodus (”high speed mode”) auftreten.
-
4 illustriert das Zeitverhalten der Signale in dem ”Low-Side-Only”-Schaltmodus (d. h. in dem schnellen Schaltmodus). Das erste Diagramm zeigt beispielhaft den Verlauf eines Eingangssignals IN mit der Zeit. Das zweite Diagramm zeigt den Verlauf des Stromes IHSD, der durch die Body-Diode BD-High während jenen Zeitintervallen fließt, in denen der Low-Side-Transistor ausgeschaltet ist. Das dritte Diagramm zeigt den Verlauf des Stromes ILS, der durch den Low-Side-Treibertransistor zur Masse hin fließt während jener Zeitintervalle, in denen der Low-Side-Treibertransistor eingeschaltet ist. Das vierte Diagramm zeigt den Verlauf des Laststromes ILOAD, der von der Last in die Halbbrücke fließt. Dieser Strom ist negativ, da der Last keine Leistung zugeführt wird, wenn das Eingangssignal IN hochfrequent schaltet.
-
Der Frequenz-Schwellwert zur Bestimmung, wann die Halbbrückenschaltung in einem Betriebsmodus geringer Frequenz (dem „EIN/AUS”-Modus) arbeitet, und wann sie in einem Betriebsmodus hoher Frequenz (dem „Low-Side-Only”-Modus) arbeitet, ist eine Frage des Schaltungsdesigns. In einer beispielhaften Ausführungsform liegt dieser Frequenz-Schwellwert ungefähr zwischen 10 kHz und 15 kHz. Unter diesem Schwellwert arbeitet die Schaltung in dem Modus geringer Schaltfrequenz, darüber in dem Modus hoher Schaltfrequenz („Low-Side-Only”-Modus). Gleichermaßen sind die Versorgungsspannung +Vs, die Größe und der Typ der DMOS-Treibertransistoren sowie die Last eine Frage des Schaltungsdesigns.
-
In 4 wird die Verzögerungszeit tLS_delay zwischen dem Ausschalten des Low-Side-Treibertransistors und dem Einschalten des Low-Side-Treibertransistors von der Schaltgeschwindigkeit des Treibertransistors bestimmt, wobei keine Totzeit benötigt wird. Folglich wird das Schaltverhalten verbessert, weil das Schalten des Low-Side-Treibertransistors besser den Übergängen (d. h. dem Schaltflanken) in dem Eingangssignal IN folgen kann.
-
5 zeigt ein beispielhaftes Zeitdiagramm für eine mögliche Implementierung der Frequenzmessschaltung 25 aus 3. In 5 hat ein Schaltersignal (auch ”Flag” genannt und hier mit ”Fast_not_slow_state” bezeichnet), einen Low-Pegel während des EIN/AUS-Betriebsmodus. Sobald das Schaltersignal Fast_not_slow_state einen High-Pegel annimmt, wurde eine Frequenz in dem Eingangssignal IN detektiert, welche über dem Frequenz-Schwellwert liegt. Das erste Diagramm zeigt den Verlauf der Spannung des Eingangssignals IN mit der Zeit. Das zweite Diagramm zeigt die Ausgangswerte eines Zählers (hier als „Transitions_Counter” bezeichnet). Das dritte Diagramm markiert den Beginn und das Ende bestimmter Zeitintervalle (hier als „TIMEFRAME” mit Index n bezeichnet). Das vierte und fünfte Zeitdiagramm (bezeichnet als „Checkpoint 1” und „Checkpoint 2”) zeigt an, wann Teile eines Zeitintervalls TIMEFRAME abgelaufen sind. In diesem Beispiel ein Drittel des Zeitintervalls TIMEFRAME n für „Checkpoint 1” und zwei Drittel des Zeitintervalls TIMEFRAME n für „Checkpoint 2”.
-
Während des Betriebs, am Anfang der Zeitachse des Zeitdiagramme, ist das Schaltersignal Fast_not_slow_state nicht gesetzt (hat einen Low-Pegel). Die Zählerwerte der Zähler Transitions_Counter und TIMEFRAME sind beide zurückgesetzt. Der Zählerwert des Zähler Transition_Counter wird mit jeder steigenden Flanke in dem Eingangssignal IN inkrementiert, während eines bestimmten Zeitintervalls TIMEFRAME n. Wenn die Entscheider-Schaltung 27 drei oder mehrere steigende Flanken während des Zeitintervalls TIMEFRAME n detektiert, wird das Flag Fast_not_slow_state gesetzt (d. h. auf einen High-Pegel), was anzeigt, dass das Eingangssignal IN eine Frequenz aufweist, welche oberhalb des Frequenz-Schwellwerts liegt. Der Zähler Transitions_Counter und TIMEFRAME werden dann zurückgesetzt.
-
Um schnell eine fallende Frequenz in dem Eingangssignal IN zu erkennen, nachdem das Flag Fast_not_slow_state gesetzt wurde, werden die Checkpoint-Signale verwendet. Wenn des erste Checkpoint-Signal „Checkpoint 1” den (boolschen) Wert TRUE aufweist und der Zählerstand des Zählers Transition_Counter weniger als zwei ist, oder wenn des zweite Checkpoint-Signal „Checkpoint 2” den Wert TRUE aufweist und der Zählerstand des Zählers Transition_Counter kleiner als drei ist, oder wenn der Zeitintervall-Zähler TIMEFRAME ein Limit erreicht, ohne dass der Zähler Transistion_Counter den Wert drei erreicht, dann wird das Flag Fast_not_slow_state zurückgesetzt (was ein Eingangssignal mit niedriger Frequenz und den EIN/AUS-Betriebsmodus anzeigt) und beide Zähler werden zurückgesetzt.
-
In der 5 ist während des Zeitintervalls „TIMEFRAME n + 1” ein Fall dargestellt, in dem die Frequenz, des Eingangssignals IN rapide abnimmt, nachdem das Flag Fast_not_slow_state gesetzt wurde. Beim ersten Checkpoint (Puls mit High-Pegel, was einem Boolschen Wert TRUE entspricht) im Signal „Checkpoint 1” (im gezeigten Beispiel tritt dies nach dem Ablauf eines Drittels des Timeframe-Zeitintervalls auf) wird von dem Zähler Transistion_Counter nur ein einziger Übergang gezählt. Das Flag Fast_not_slow_state wird daraufhin zurückgesetzt, genauso wie der TIMEFRAME-Zähler und der Zähler Transition_Counter. Folglich kann die Entscheider-Schaltung 27 aus den Zählerständen und den Checkpoint-Signalen bestimmen, dass die Halbbrücke in den EIN/AUS-Betriebsmodus (low speed mode) zurückkehren soll, in dem beide Transistoren (High-Side-Transistor und Low-Side-Transistor) ein- und ausgeschaltet werden. In dem Zeitintervall „TIMEFRAME n + 2” in der 5 beginnt der Entscheidungszyklus von vorne.
-
6 zeigt eine beispielhafte Ausführungsform für den Zähler Transition_Counter und den TIMEFRAME-Zähler, die in dem Beispiel aus 3 verwendet werden. Alternativ zu diesem Beispiel können jedoch auch alternative Implementierungen verwendet werden. In 3 ist der Zähler 31 (Transition_Counter) als inkrementierender Zähler implementiert, der durch ein Signal der Entscheider-Schaltung 27 (nicht dargestellt) zurückgesetzt wird. Obwohl die Anzahl der Übergänge (d. h. steigende Signalflanken, auch ”transitions” genannt), die gezählt werden sollen, variabel ist, wird in diesem Beispiel ein 2-Bit-Zähler verwendet, welcher bis zu drei Pegelübergänge in dem Eingangssignal IN innerhalb eines Zeitintervalls TIMEFRAME zählen kann. Der TIMEFRAME-Zähler 33 muss im Rahmen des Schaltungsdesigns abhängig von dem verwendeten Taktsignal und dem gewählten Frequenz-Schwellwert ausgewählt werden. Die Bitanzahl des TIMEFRAME-Zählers 33 wird abhängig von der benötigten Frequenzauflösung gewählt. In dem vorliegenden Beispiel wurde ein 7-Bit-Zähler verwendet. Die Entscheider-Schaltung benötigt auch Information darüber, wann ein bestimmter Anteil des Zeitintervalls abgelaufen ist, so dass die Signale „Checkpoint 1” und „Checkpoint 2” der Entscheider Schaltung über die Komparatoren 35 und 37 zugeführt werden können. Im vorliegenden Beispiel zeigt das Signal „Checkpoint 1” an, dass ein Drittel des Zeitintervalls abgelaufen ist. Das Signal „Checkpoint 2” zeigt an, dass zwei Drittel des Zeitintervalls abgelaufen sind.
-
Die Entscheider-Schaltung 27 kann als Zustandsautomat (state machine), sequenzielle Logik, als Mikrocontroller oder als andere Logikschaltung implementiert sein. Wenn die Halbbrücke in dem „Low-Side-Only”-Betriebsmodus (Betriebsmodus mit hoher Schaltfrequenz) arbeitet, sperrt die Entscheider-Schaltung 27 den High-Side-Treibertransistor unter Verwendung des Sperrsignals INHIBIT. Die Entscheider-Schaltung überprüft dann die Zählerstände des Zählers Transition_Counter und die Checkpoint-Signale, um schnell detektieren zu können, ob die Frequenz des Eingangssignals IN geringer wird. Ist dies der Fall, setzt die Entscheider-Schaltung 27 die Zähler sowie das Flag Fast_not_slow_state zurück und schaltet in den EIN/AUS-Betriebsmodus. In dem EIN/AUS-Betriebsmodus wird die Sperrung des High-Side-Gate-Steuersignals aufgehoben, um dem High-Side-Treibertransistor ein Ein- bzw. Ausschalten zu ermöglichen entsprechend den Übergängen in dem Eingangssignal IN.
-
Wenn die Halbbrücke in dem Betriebsmodus mit geringer Geschwindigkeit (Low Speed Mode, Ein/Aus-Betriebsmodus) arbeitet, fährt die Entscheider-Schaltung 27 fort, zu überprüfen, ob der Zähler Transition_Counter drei oder mehr Übergänge in einem Zeitintervall TIMEFRAME detektiert hat. Wenn dies der Fall ist, wird das Flag Fast_not_slow_state gesetzt, um anzuzeigen, dass die Schaltung wieder in dem Betriebsmodus hoher Geschwindigkeit (High Speed Mode, Low-Side-Only-Mode) arbeitet.
-
Das Ausführungsbeispiel der Halbbrückenschaltung aus 3 kann auf unterschiedliche Arten implementiert werden. Die Halbbrücke kann beispielsweise als Schaltung auf einer Platine, als einzelne integrierte Schaltung, als ASIC, oder mit Hilfe von Standard-ICs aufgebaut werden, wie auch zusammen mit dem Steuer-IC, der auch das PWM-Signal erzeugt, oder mit den Treibertransistoren, oder zusammen mit anderen Anordnungen, bei denen ein Teil der Schaltung in einem IC oder mit Hilfe diskreter Bauelemente realisiert werden. In anderen Beispielen sind die Gate-Treiber 15 und 17, die Verzögerungsschaltungen 21 und 23, der Pegelumsetzer 11, die Entscheider-Schaltung 27 und die Frequenzmessschaltung 25 in einen Halbbrücken-Steuer-IC integriert, während externe Treibertransistoren „DMOS-HIGH” und „DMOS-LOW” verwendet werden, was dem Schaltungsdesigner erlaubt, die geeignetsten Treibertransistoren für die jeweilige Anwendung bzw. die jeweilige Last zu wählen. Die Entscheider-Schaltung kann sowohl in Software, als auch in Hardware, oder als Kombination von Soft- und Hardware implementiert werden.
