DE102009016435A1 - Speichereinrichtung - Google Patents
Speichereinrichtung Download PDFInfo
- Publication number
- DE102009016435A1 DE102009016435A1 DE200910016435 DE102009016435A DE102009016435A1 DE 102009016435 A1 DE102009016435 A1 DE 102009016435A1 DE 200910016435 DE200910016435 DE 200910016435 DE 102009016435 A DE102009016435 A DE 102009016435A DE 102009016435 A1 DE102009016435 A1 DE 102009016435A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- computer
- microcontroller
- memory device
- internal bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
Die Erfindung betrifft eine Speichereinrichtung (1) zur Anordnung an einen internen Bus eines Rechners mit wenigstens einem Speicherelement (2) und mit wenigstens einem Mikrocontroller (3), der das wenigstens eine Speicherelement (2) ansteuert sowie mit einem Verbindungsmittel (4), welches das wenigstens eine Speicherelement (2) an den rechnerinternen Bus anbindet. Um eine Speichereinrichtung zur Verfügung zu haben, die bei hohen Datenraten eine verlustarme Übertragung zwischen Speicherelementen und Prozessor und ein sicheres Ablegen von Daten in den Speicherelementen gewährleistet, wird vorgeschlagen, dass das Verbindungsmittel (4) über den rechnerinternen Bus eine bit-serielle Punkt-zu-Punkt-Verbindung zwischen dem wenigstens einen Speicherelement (2) und wenigstens einem Prozessor des Rechners herstellt und der Mikrocontroller (3) Bereiche des wenigstens einen Speicherelements (2) nach wenigstens einer vorbestimmten Nutzungsverteilungsregel beschreibt.
Description
- Die Erfindung betrifft eine Speichereinrichtung zur Anordnung an einen internen Bus eines Rechners mit wenigstens einem Speicherelement und mit wenigstens einem Mikrocontroller, der das wenigstens eine Speicherelement ansteuert sowie mit einem Verbindungsmittel, welches das wenigstens eine Speicherelement an den Rechner-internen Bus anbindet.
- Derartige Speichereinrichtungen sind bekannt und dienen beim Betrieb eines Rechners zum Vorhalten und Ablegen von Informationen bzw. Daten in dem oder den Speicherelementen, etwa in Form von Anwendungen oder aber beispielsweise auch eines Betriebssystems, auf die durch einen Prozessor des Rechners zugegriffen werden kann. Bei den bekannten Speichereinrichtungen werden die Daten zwischen dem Prozessor und dem wenigstens einen Speicherelement wortweise, etwa in Wörtern zu 16 Bit Breite, übertragen, wodurch bei einer Störung der Übertragung durch das zwangsweise Verlieren vollständiger Wörter ein erheblicher Datenverlust auftreten kann. Gleichzeitig kann es durch Abnutzung der Speicherelemente zu Datenverlusten kommen, so dass die Da tenintegrität, insbesondere bei einem Spannungsverlust während eines Schreibzugriffs nicht immer gegeben zu sein scheint.
- Es ist daher die Aufgabe der vorliegenden Erfindung, eine Speichereinrichtung zur Verfügung zu stellen, welches bei hohen Datenraten eine verlustarme Übertragung zwischen Speicherelementen und Prozessor und ein sicheres Ablegen von Daten in den Speicherelementen gewährleistet.
- Diese Aufgabe wird gelöst durch eine Speichereinrichtung der eingangs genannten Art, bei welchem das Verbindungsmittel über den Rechner-internen Bus eine bit-serielle Punkt-zu-Punkt-Verbindung mit wenigstens einem Prozessor des Rechners herstellt und der Mikrocontroller Bereiche des wenigstens einen Speicherelements nach wenigstens einer vorbestimmten Nutzungsverteilungsregel beschreibt. Durch eine solche bit-serielle Punkt-zu-Punkt-Verbindung als Verbindungsmittel und der damit verbundenen bitweisen Übertragung von Daten nacheinander ist die Speichereinrichtung gegenüber kurzfristigen Störungen deutlich weniger anfällig, so dass hierbei weniger Daten verloren gehen und eine geeignete Signalgebung mit relativ geringen, differentiellen Spannungspegeln für entsprechend hohe Datenraten sorgt. Überdies sorgt eine vorbestimmte Nutzungsverteilungsregel des Mikrocontrollers für eine gleichmäßigere Abnutzung der eingesetzten Speicherelemente, wenn sich diese Regel nachdem Abnutzungsgrad der betreffenden Bereiche richtet und einen Schreibvorgang beispielsweise stets mit dem am wenigsten abgenutzten Bereich beginnt.
- Bei einer vorteilhaften Weiterbildung der Speichereinrichtung ist das wenigstens eine Speicherelement als mindestens eine Zelle eines Flash-Speichers, bei welchem insbesondere pro Zelle ein Bit speicherbar ist, ausgebildet. Solche Single-Level-Cell-Speicherzellen, abgekürzt auch SLC, werden aus sogenanntem NAND-Flash Speicher gebildet und können die beiden möglichen Zustände eines Bits in einer Zelle abspeichern. Ganze Dateien werden hierbei in eine Vielzahl solcher Zellen, als Bitfolge geschrieben und Blöcke verschiedener Bytegröße zusammengefasst durch den Mikrocontroller angesteuert.
- Zweckmäßigerweise kann bei einer anderen Ausführung des Speichermittels das Verbindungsmittel eine SATA-Schnittstelle in Art einer sogenannten Bridge bilden, so dass der Datenbus der Speicherelemente und des zugeordneten Mikrocontrollers ohne Probleme an einen schnellen Bus des Rechners angebunden werden kann und derart hohe Datenübertragungsraten gewährleistet sind.
- Bei einer vorteilhaften Weiterbildung der erfindungsgemäßen Speichereinrichtung ist der Mikrocontroller durch einen Speichercontroller, welcher als Nutzungsverteilungsregel wenigstens eine Unterart des sogenannten wear-leveling verwendet, gebildet. Mit einer solchen, in dem Mikrocontroller implementierten Nutzungsverteilungsregel könnte zum Beispiel stets der von den im jeweiligen Moment unbenutzten am wenigsten abgenutzte, aus mehreren Zellen bestehende Block eines oder mehrerer Speicherelemente zuerst beschrieben werden (dynamic wear leveling) oder aber, wenn der am wenigsten abgenutzte bereits belegt ist, dessen Inhalt zunächst verlagert werden (static wear leveling), so dass anhand solcher Maßnahmen ein hohes Maß an Datenintegrität erreicht werden kann. Es können natürlich auch andere Regeln implementiert werden.
- Bei einer gut handhabbaren Ausführungsform der erfindungsgemäßen Speichereinrichtung, die dann einen vibrationssicheren, wechselbaren Datenträger bildet, ist diese mit dem wenigstens einen Speicherelement, dem Mikrocontroller und dem Verbindungsmittel auf einer gemeinsamen Platine angeordnet ist, welche in einem Gehäuse untergebracht ist, welches die vorstehenden Elemente einfasst, so dass diese gleichzeitig gut geschützt sind und eine kompakte Einheit bilden.
- Der Handhabbarkeit ebenfalls zu Gute kommend weist bei einer anderen Ausbildung der Speichereinrichtung das Gehäuse einen Stecker zum Anschluss der Speichereinrichtung an den Bus des Rechners, insbesondere einen SATA-Stecker auf.
- Bei einer bevorzugten Weiterbildung der Speichereinrichtung ist es vorgesehen, dass eine Stirnseite des Gehäuses derart den Anschlussstecker bildet, dass diese von einem an dem Bus angeordneten Sockel vollständig aufnehmbar ist und die Speichereinrichtung in Art einer Karte in dem Sockel fest sitzt.
- In einer besonders bevorzugten Weiterbildung der Speichereinrichtung weist eine ebene Projektion des Gehäuses dabei einen rechteckigen Querschnitt auf, wobei die Seitenlängen des Rechtecks zwischen 30 und 50 mm betragen.
- Um für Daten und Anwendungen genügend Speicherplatz zur Verfügung stellen zu können ist bei einer anderen Ausführung der Speichereinrichtung diese mit einem Speicherelement oder einer Mehrzahl von Speicherelementen versehen, deren Gesamtkapazität zwischen einem und vierundsechzig Gigabyte beträgt.
- Eine erleichterte Fehlersuche und der Kontrolle, ob überhaupt ein rechnerseitiger Zugriff stattfindet, ist mit einer Ausführung der Speichereinrichtung möglich, die mit einem Anzeigemittel versehen ist, welches einen Zugriff auf das wenigstens eine Speicherelement anzeigt. Hierdurch kann in Falle eines Fehlers häufig bereits auf dessen Ursache geschlossen werden.
- Gut wahrnehmbar und darüber hinaus auch unabhängig von einer irgendwie gearteten Anordnung des Anzeigemittels auf der Platine des Rechners ist einer vorteilhafte Weiterbildung der Speichereinrichtung, bei der das Anzeigemittel durch ein visuelles Mittel, insbesondere ein Leuchtmittel, bevorzugt eine Leuchtdiode gebildet ist, die an dem Außenbereich des Gehäuses des Speichermittels für einen Benutzer sichtbar und mit dem Mikrokontroller verbunden angeordnet ist.
- Das Speichermittel ist in einer weiteren zweckmäßigen Ausführung besonders vielseitig einsetzbar, wenn alle seine Komponenten zum Betrieb in einem Temperaturbereich zwischen –40°C und +90°C spezifiziert sind.
- Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels in der Zeichnung näher erläutert. Dabei zeigen in teilweise schematisierter Darstellung die
-
1 eine schematische Ansicht der Speichereinrichtung mit Speicherelementen, Mikrocontroller und dem Verbindungsmittel; -
2 eine perspektivische Seitenansicht einer Speichereinrichtung mit Gehäuse, Anschlussstecker und dem Anzeigemittel. - In der
1 ist zunächst die im Ganzen mit1 bezeichnete Speichereinrichtung schematisch dargestellt. Es handelt sich hierbei um eine Speichereinrichtung1 zur Anordnung an einen internen Bus eines Rechners mit Speicherelementen2 und mit einem Mikrocontroller3 , der die Speicherelemente2 ansteuert sowie mit einem Verbindungsmittel4 , welches die Speicherelemente2 an den nicht weiter dargestellten Rechner-internen Bus anbindet. Hierbei stellt das Verbindungsmittel4 über den Rechner-internen Bus eine bit-serielle Punkt-zu-Punkt-Verbindung zwischen den Speicherelementen2 und wenigstens einem hier nicht gezeigten Prozessor des Rechners her und der Mikrocontroller3 beschreibt Bereiche der Speicherelemente2 nach wenigstens einer vorbestimmten Nutzungsverteilungsregel. - Die Speicherelemente
2 sind dabei als Single-Level-Cell-Flash-Speicher ausgebildet, während das Verbindungsmittel4 als Schnittstelle eine SATA-Bridge bildet, wobei der physikalische Anschluss an diesen Bus durch den Stecker5 erfolgt. Der Mikrocontroller ist mit jedem der Speicherelemente2 verbunden und in der Lage jedes von diesen anzusteuern, von diesen zu lesen bzw. diese zu beschreiben. Ein Zugriff auf Speicherelemente2 der Speichereinrichtung1 wird durch eine mit dem Mikrocontroller3 verbundenen Leuchtdiode6 angezeigt, die als Anzeigemittel6 mit dem Mikrocontroller3 verbunden ist. - Die
2 zeigt eine Ausführung der Speichereinrichtung1 als kompakte Karte mit einem rechteckigen Gehäuse7 , welches die auf einer nicht sichtbaren Platine angeordneten, ebenfalls nicht sichtbaren Speicherelemente2 , den dort ebenfalls angeordneten Mikrokontroller3 und das Verbindungsmittel4 aufnimmt. Eine dem Betrachter in der Darstellung der2 zugewandte Stirnseite8 des Gehäuses ist im Ganzen als Stecker5 ausgebildet, der in einem an dem Bus des Rechners befindlichen Sockel gesteckt und aufgenommen werden kann. An dem Stecker sind Kontakte12 von Strom- und Datenleitungen erkennbar. Quer zu der Stirnseite8 verläuft auf die dem Betrachter zugewandte Ecke des Gehäuses7 hin eine Längsseite9 , die in diesem Eckbereich mit einem Vorsprung10 , der in eine komplementäre Nut des nicht dargestellten Sockels eingreift und dadurch die Speichereinrichtung führt. Eine definierte Einführtiefe der Karte wird dadurch erreicht, dass an dem dem Stecker5 abgewandten Ende des Vorsprungs10 ein Anschlag11 an dem Gehäuse7 vorgesehen ist. An der für den Betrachter übersehbaren Oberseite des Gehäuses7 ist eine Leuchtdiode angeordnet, die durch Aufleuchten den Zugriff auf Speicherelemente der Speichereinrichtung anzeigt. Die Leuchtdiode6 befindet sich dabei in einem Bereich des Gehäuses7 , der bei Aufnahme der Karte in einem Sockel von außen sichtbar bleibt.
Claims (12)
- Speichereinrichtung zur Anordnung an einen internen Bus eines Rechners mit wenigstens einem Speicherelement und mit wenigstens einem Mikrocontroller, der das wenigstens eine Speicherelement ansteuert sowie mit einem Verbindungsmittel, welches das wenigstens eine Speicherelement an den Rechner-internen Bus anbindet, dadurch gekennzeichnet, dass das Verbindungsmittel (
4 ) über den Rechner-internen Bus eine bit-serielle Punkt-zu-Punkt-Verbindung zwischen dem wenigstens einen Speicherelement (2 ) und wenigstens einem Prozessor des Rechners herstellt und der Mikrocontroller (3 ) Bereiche des wenigstens einen Speicherelements (2 ) nach wenigstens einer vorbestimmten Nutzungsverteilungsregel beschreibt. - Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das wenigstens eine Speicherelement (
2 ) als mindestens eine Zelle eines Flash-Speichers, bei welchem insbesondere pro Zelle ein Bit speicherbar ist, ausgebildet ist. - Speichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Verbindungsmittel (
4 ) eine SATA-Schnittstelle bildet. - Speichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Mikrocontroller (
3 ) durch einen Speichercontroller, welcher als Nutzungsverteilungsregel wenigstens eine Unterart des sogenannten wear-leveling verwendet, gebildet ist. - Speichereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass diese mit dem we nigstens einen Speicherelement (
2 ), dem Mikrocontroller (3 ) und dem Verbindungsmittel (4 ) auf einer gemeinsamen Platine angeordnet ist, welche in einem Gehäuse (7 ) untergebracht ist. - Speichereinrichtung nach Anspruch 5, dadurch gekennzeichnet, dass das Gehäuse einen Stecker (
5 ) zum Anschluss der Speichereinrichtung (1 ) an den Bus des Rechners, insbesondere einen SATA-Stecker aufweist. - Speichereinrichtung nach Anspruch 6, dadurch gekennzeichnet, dass eine Stirnseite (
8 ) des Gehäuses (7 ) derart den Anschlussstecker (5 ) bildet, dass diese von einem an dem Bus angeordneten Sockel aufnehmbar ist. - Speichereinrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass eine ebene Projektion des Gehäuses (
7 ) einen rechteckigen Querschnitt aufweist, wobei die Seitenlängen des Rechtecks zwischen 30 und 50 mm betragen. - Speichereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass diese mit einem Speicherelement (
2 ) oder einer Mehrzahl von Speicherelementen (2 ) versehen ist, deren Gesamtkapazität zwischen einem und vierundsechzig Gigabyte beträgt. - Speichereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass diese mit einem Anzeigemittel (
6 ) versehen ist, welches einen Zugriff auf das wenigstens eine Speicherelement (2 ) anzeigt. - Speichereinrichtung nach Anspruch 10, dadurch gekennzeichnet, dass das Anzeigemittel (
6 ) durch ein visuelles Mittel, insbesondere ein Leuchtmittel, bevorzugt eine Leuchtdiode gebildet ist, die an dem Außenbereich des Gehäuses (7 ) für einen Benutzer sichtbar und mit dem Mikrokontroller (3 ) verbunden angeordnet ist. - Speichereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass diese zum Betrieb in einem Temperaturbereich zwischen –40°C und +90°C vorgesehen ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200910016435 DE102009016435A1 (de) | 2009-04-04 | 2009-04-04 | Speichereinrichtung |
CH4492010A CH700784B1 (de) | 2009-04-04 | 2010-03-26 | Speichereinrichtung. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200910016435 DE102009016435A1 (de) | 2009-04-04 | 2009-04-04 | Speichereinrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102009016435A1 true DE102009016435A1 (de) | 2010-10-14 |
Family
ID=42733153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200910016435 Withdrawn DE102009016435A1 (de) | 2009-04-04 | 2009-04-04 | Speichereinrichtung |
Country Status (2)
Country | Link |
---|---|
CH (1) | CH700784B1 (de) |
DE (1) | DE102009016435A1 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050114587A1 (en) * | 2003-11-22 | 2005-05-26 | Super Talent Electronics Inc. | ExpressCard with On-Card Flash Memory with Shared Flash-Control Bus but Separate Ready Lines |
US20090063895A1 (en) * | 2007-09-04 | 2009-03-05 | Kurt Smith | Scaleable and maintainable solid state drive |
-
2009
- 2009-04-04 DE DE200910016435 patent/DE102009016435A1/de not_active Withdrawn
-
2010
- 2010-03-26 CH CH4492010A patent/CH700784B1/de not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050114587A1 (en) * | 2003-11-22 | 2005-05-26 | Super Talent Electronics Inc. | ExpressCard with On-Card Flash Memory with Shared Flash-Control Bus but Separate Ready Lines |
US20090063895A1 (en) * | 2007-09-04 | 2009-03-05 | Kurt Smith | Scaleable and maintainable solid state drive |
Also Published As
Publication number | Publication date |
---|---|
CH700784B1 (de) | 2014-03-31 |
CH700784A2 (de) | 2010-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004033940A1 (de) | Anordnung zur Identifikation und Lokalisation von mehrpoligen Steckverbindern von Datenübertragungskabeln in Mehrfachbuchsenfeldern | |
DE102005053625A1 (de) | Speichermodul mit einer Mehrzahl von Speicherbausteinen | |
DE112021000141T5 (de) | Farbveränderndes speicherungsvorrichtungsgehäuse | |
DE19537005B4 (de) | Stecksystem bestehend aus einem Stift-Stecker und einer steckbaren PC-Karte mit einem Gehäuse | |
DE102008003938A1 (de) | Verfahren zum Scramblen von Adressendaten und Speichersystem | |
DE202006018590U1 (de) | Blockiervorrichtung gegen Fehlsteckungen bei Leiterplattensteckverbindern | |
DE102009016435A1 (de) | Speichereinrichtung | |
DE112016003465T5 (de) | Autonomer Paritätsaustausch in Datenspeichersystemen | |
DE102016114159A1 (de) | Zusammenschaltung für system mit mehreren servern | |
DE102016109511A1 (de) | Video-Adapter-Anpassung | |
DE202008012114U1 (de) | Vorrichtung für Jumpferverbindung eines Flachkabels | |
EP1669824B1 (de) | Verfahren und Vorrichtung zur Vorgabe einer Betriebsartennummer | |
DE10134654A1 (de) | Verfahren zur Fehleranalyse von Speichermodulen | |
DE102019132807A1 (de) | Fehlerkorrektur in Datenspeichervorrichtungen | |
DE102006035039A1 (de) | Datenverarbeitungssystem und Verfahren zum Betreiben eines Datenverarbeitungssystems | |
DE102011113068B3 (de) | Leiterplatte für ein Computersystem und Erweiterungskarte | |
DE102004052612B4 (de) | Halbleiterspeicherbaustein, Halbleiterspeichermodul und Verfahren zur Übertragung von Schreibdaten zu Halbleiterspeicherbausteinen | |
DE10208737B4 (de) | Adaptervorrichtung für Speichermodule | |
DE102013107789B4 (de) | Gehäuse für ein Festplattenlaufwerk und Anordnung eines Speichermediums | |
DE202010016321U1 (de) | Überspannungs- und elektrostatisch sicherer, elektrischer Verbinder vom Halbleitertyp | |
DE20316819U1 (de) | Speichervorrichtung | |
DE112010005676B4 (de) | Verfahren, computerlesbares Datenspeicherungsmedium und System zum Einstellen einer Datenduplikationstaktik für ein Speicherungssubsystem | |
DE202016105295U1 (de) | Aufbau der Adaptereinrichtung für Schnittstellenkarten | |
DE102016109133B3 (de) | Anordnung für ein Desktop-Computersystem sowie derartiges Desktop-Computersystem | |
DE202006017932U1 (de) | USB-Doppelstick |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R120 | Application withdrawn or ip right abandoned | ||
R120 | Application withdrawn or ip right abandoned |
Effective date: 20120608 |