DE102007052840A1

DE102007052840A1 - Vorrichtung und Verfahren zum Umschalten einer Vorrichtung in einen Leistungssparmodus

Info

Publication number: DE102007052840A1
Application number: DE102007052840A
Authority: DE
Inventors: Georg Braun; Richard Johannes Luyken; Edoardo Prete; Anthony Sanders; Dirk Scheideler; Hans-Peter Trost; Steve Wood
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2006-11-27
Filing date: 2007-11-06
Publication date: 2008-05-29
Anticipated expiration: 2027-11-07
Also published as: KR20080047998A; DE102007052840B4; US20080126816A1; US7721130B2

Abstract

Eine Vorrichtung, die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, weist eine Empfangsschnittstelle auf, wobei auf einen Empfang des ersten Signals an der Empfangsschnittstelle hin die Vorrichtung abhängig von dem zweiten Signal an der Empfangsschnittstelle in den ersten Leistungssparmodus oder einen zweiten Leistungssparmodus umschaltet, und wobei die Vorrichtung in dem ersten Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit und in dem zweiten Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet.

Description

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zum Umschalten einer Vorrichtung in einen Leistungssparmodus, z. B. auf eine Vorrichtung, die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, z. B. einen Speicherpuffer für einen Speicherbus in einem Speichersystem.
Moderne Computersysteme bieten eine beträchtliche Menge an Rechenleistung, sowie eine große Speicherkapazität, was schnelle und sehr komplexe Berechnungen, sowie eine schnelle Handhabung und Verarbeitung von Daten ermöglicht. In modernen Computersystemen jedoch ist ein Schlüsselproblem das Leistungsmanagement und der Leistungsverbrauch. Auf dem Gebiet mobiler Rechner z. B. ist die verfügbare Leistung durch die Akkumulatoren und/oder die Batterien, die verfügbar sind, eingeschränkt. Ferner ist auf dem Gebiet stationärer Rechner der Leistungsverbrauch ein großes Problem, da die abgeleitete Leistung von den Komponenten wegtransportiert werden muss, was ein Überhitzen der jeweiligen Schaltungsaufbauten und Komponenten verhindert.
Viele Computersysteme und Komponenten von Computersystemen bieten einen Leistungssparmodus, in dem Komponenten des Computersystems abgeschaltet oder heruntergefahren werden. Ein Beispiel für ein Computersystem oder ein Untersystem eines Computersystems, das einen derartigen Leistungssparmodus bietet, ist das Speichersystem, das in Personalcomputern (PCs), Servern und Arbeitsplatzrechnern verwendet wird. Ein Speichersystem, das in den erwähnten Computersystemen eingesetzt wird, wird als das so genannte vollständig gepufferte DIMM-System (DIMM = Dual Inline Memory Module) oder FBDIMM-System (FBDIMM = Fully Buffered Dual Inline Memory Module) bezeichnet.
Das aktuelle Konzept, insbesondere für Hochgeschwindigkeitsschnittstellen in FBDIMM-Systemen jedoch bietet nur einen einzelnen Modus zum Reduzieren des Leistungsverbrauchs des Systems. Deshalb muss ein Kompromiss zwischen dem Leistungssparen und der Zeit, die erforderlich ist, um von dem Leistungssparmodus zurück in den Aktivmodus umzuschalten, oder einem normalen Betriebsmodus eingegangen werden, da diese Zeit für das Systemverhalten wesentlich ist.
Anders ausgedrückt haben Maßnahmen, die durchgeführt werden, um den Leistungsverbrauch zu reduzieren, einen starken negativen Einfluss auf das Verhalten des Computersystems, insbesondere die Rechenleistung und die verfügbare und effektive Bandbreite von Busstrukturen, die für den Transport von Daten zwischen unterschiedlichen Komponenten des Computersystems, z. B. zwischen einem Prozessor und dem Speicher, erforderlich sind. In diesem Zusammenhang zeigen analoge Schaltungen, die in Schnittstellen verwendet werden, z. B. ein großes Leistungssparpotential, leiden jedoch unter der Tatsache, dass sie zur Wiederherstellung eine lange Zeit benötigen, da z. B. Steuerschleifen und andere Rückkopplungsschleifen erforderlich sind, um einen stabilen Betriebspunkt und eine stabile Arbeitsbedingung zu erreichen und beizubehalten, bevor diese Schnittstellen eine zuverlässige und schnelle Datenkommunikation zwischen den angeschlossenen Komponenten bereitstellen können.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Vorrichtung, ein Verfahren, ein Computerprogramm, ein Speichersystem oder ein Speichermodul mit verbesserten Charakteristika zu schaffen.
Diese Aufgabe wird durch eine Vorrichtung gemäß Anspruch 1, 13, 23 oder 43, ein Verfahren gemäß Anspruch 28 oder 33, ein Computerprogramm gemäß Anspruch 39 oder 40, ein Spei chersystem gemäß Anspruch 41 oder ein Speichermodul gemäß Anspruch 42 gelöst.
Ein Ausführungsbeispiel einer Vorrichtung, die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, weist eine Empfangsschnittstelle auf, wobei auf den Empfang eines ersten Signals an der Empfangsschnittstelle hin die Vorrichtung abhängig von dem zweiten Signal an der Empfangsschnittstelle in einen ersten Leistungssparmodus oder einen zweiten Leistungssparmodus umschaltet, wobei die Vorrichtung in dem ersten Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwach- bzw. Wake-Up-Zeit und in dem zweiten Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet.
Ein Ausführungsbeispiel einer Vorrichtung, die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, weist eine Empfangsschnittstelle auf, wobei auf den Empfang eines ersten Signals an der Empfangsschnittstelle hin die Vorrichtung abhängig von dem zweiten Signal an der Empfangsschnittstelle in einen ersten Leistungssparmodus oder einen zweiten Leistungssparmodus umschaltet, wobei die Vorrichtung in dem ersten Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit und in dem zweiten Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet, wobei der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, und wobei die erste Aufwachzeit kürzer ist als die zweite Aufwachzeit.
Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung weist ein Speichersystem eine Speichersteuerung und eine Mehrzahl von Speichermodulen auf, die mit der Speichersteuerung in einer Konfiguration einer asynchronen Latch-Kette gekoppelt sind, wobei die Mehrzahl von Speichermodulen ein erstes Speichermodul und ein zweites Speichermodul aufweist, wobei das erste Speichermodul näher an der Speichersteuerung positioniert ist als das zweite Speichermodul innerhalb der asynchronen Latch-Kette, wobei das erste Speichermodul in einem ersten Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit bietet, wobei das zweite Speichermodul in einem zweiten Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet, wobei jedes Speichermodul der Mehrzahl von Speichermodulen eine Empfangsschnittstelle aufweist, wobei auf einen Empfang eines ersten Signals von der Speichersteuerung an der Empfangsschnittstelle hin das erste Speichermodul in den ersten Leistungssparmodus umschaltet und das zweite Speichermodul in den zweiten Leistungssparmodus umschaltet, wobei der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, und wobei die erste Aufwachzeit kürzer ist als die zweite Aufwachzeit.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
1 ein schematisches Blockdiagramm eines Ausführungsbeispiels einer Vorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung; und
2 ein schematisches Blockdiagramm eines zweiten Ausführungsbeispiels einer Vorrichtung und ein Ausführungsbeispiel eines Speichersystems gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
Die 1 und 2 zeigen Blockdiagramme eines Ausführungsbeispiels einer Vorrichtung, die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, und ein Ausführungsbeispiel eines Speichersystems. Bevor ein zweites Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf 2 beschrieben wird, wird ein erstes Ausführungsbeispiel einer Vorrichtung, die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, unter Bezugnahme auf die schematische Darstellung eines Ausführungsbeispiels der Vorrichtung und ein Ausführungsbeispiel eines in 1 gezeigten Speichersystems erläutert.
1 zeigt ein Ausführungsbeispiel einer Vorrichtung 100, die in ein Ausführungsbeispiel eines Speichersystems integriert ist, gemäß der vorliegenden Erfindung. Das Speichersystem weist außer der in der Mitte von 1 gezeigten Vorrichtung 100 eine weitere Vorrichtung 100' und eine Speichersteuerung 110 auf, die eine asynchrone Latch-Kette oder eine Verkettung bzw. Daisy Chain bilden, wie unten erläutert werden wird.
In einer so genannten Verkettungskonfiguration kommunizieren Komponenten der Verkettung, die auch als Latch-Stufen der asynchronen Latch-Kette bezeichnet werden, nur mit ihren direkten Nachbarn, z. B. über ein Verdrahtungsschema, das Schnittstellen und Signalleitungen einer Busstruktur aufweist. So sind nur benachbarte Bauelemente direkt miteinander gekoppelt. Ferner sind üblicherweise in einer Verkettung keine netzartigen Strukturen gebildet und die Kopplung der Bauelemente bildet keine Schleife zurück von z. B. dem ersten Bauelement zu dem letzten Bauelement in der Verkettung.
Anders ausgedrückt ist eine typische Verkettungskonfiguration in der Elektro- und Elektroniktechnik ein Verdrahtungsschema, bei dem z. B. ein erstes Bauelement mit einem zweiten Bauelement gekoppelt oder verdrahtet ist, das zweite Bauelement mit einem dritten Bauelement gekoppelt ist, das dritte Bauelement mit einem vierten Bauelement gekoppelt ist usw. Die Verbindungen dieser Verkettung bilden jedoch üblicherweise keine Netze oder gehen schleifenmäßig zurück, wie oben erläutert wurde.
In vielen Verkettungskonfigurationen weist jedes der Bauelemente deshalb Schaltungen auf, die als Repeater bzw. Wiederholer oder Verstärker arbeiten, um der natürlichen Dämpfung der Signale, wenn diese von einem Bauelement zu dem nächsten Bauelement übertragen werden, entgegen zu wirken. In dem Fall, dass digitale Signale zwischen den unterschiedlichen Komponenten einer Verkettung ausgetauscht werden, können die digitalen Signale über einen elektrischen Bus übertragen werden, wie z. B. in dem Fall von Speicherbauelementen. In diesen Fällen jedoch könnte ein Busabschluss ratsam sein, um ein Verhindern von Reflexionen und anderen Störungen der Signale zu implementieren. In dem Fall digitaler Signale jedoch können die digitalen Signale elektrisch in jedem Bauelement der Verkettung regeneriert oder wiedererzeugt werden, solange diese nicht modifiziert werden.
Anders ausgedrückt wird ein Signal, das über den Bus übertragen wird, durch Schnittstellenschaltungen aller Bauelemente weitergeleitet, anstatt durch die Bauelemente, die den gleichen Bus gemeinschaftlich verwenden, an alle Bauelemente (gleichzeitig) übertragen zu werden. So erfordert z. B. ein Übertragen eines Signals von dem ersten Bauelement in der Verkettung zu dem dritten Bauelement in der Verkettung es, dass das zweite Bauelement das Signal von dem ersten Bauelement empfängt und das an das dritte Bauelement der Verkettung zu übertragende Signal weiterleitet oder regeneriert.
Insbesondere auf dem Gebiet von Speicherbauelementen ist das erste oder zentrale Bauelement in der Verkettung sehr oft die Speichersteuerung 110. Insbesondere auf dem Gebiet von Speicherbauelementen wird die Kommunikation in der Richtung der Speichersteuerung oder zu der Speichersteuerung 110 hin als „northbound" bzw. „nach Norden gerichtet" bezeichnet, während die entgegengesetzte Richtung, die Kommunikation von der Speichersteuerung zu den weiteren Bauelementen in der Verkettung, üblicherweise als „southbound" bzw. „nach Süden gerichtet" bezeichnet wird.
Obwohl Ausführungsbeispiele der vorliegenden Erfindung nicht auf eine Anwendung auf dem Gebiet von Speicherbauelementen eingeschränkt sind, wird diese Terminologie in dem Rahmen der vorliegenden Anmeldung verwendet, da sie eine einfache Bezeichnung einer Richtung der Kommunikation in der Verkettung oder in einer asynchronen Latch-Kette erlaubt.
Wieder Bezug nehmend auf 1 weist die Vorrichtung 100 vier Unterschnittstellen 120a, 120b und 130a, 130b auf. Genauer gesagt ist die Unterschnittstelle 120a Teil einer Empfangsschnittstelle der Vorrichtung 100, die zweckgebunden für ein Empfangen von Northbound-Signalen auf einem Bus 140 ist, der die Vorrichtung 100 und die Speichersteuerung 110 koppelt. Die zweite Unterschnittstelle 120b ist zweckgebunden für ein Empfangen eines Northbound-Signals von der weiteren Vorrichtung 100', die durch einen Bus 140' mit der Vorrichtung 100 gekoppelt ist. Beide Busse 140, 140' weisen bei dem Ausführungsbeispiel eines Speichersystems, das in 1 gezeigt ist, Unterbusstrukturen für Northbound- und Southbound-Kommunikationen auf. Entsprechend weist die Vorrichtung 100 ferner außer der Unterschnittstelle 120a, die mit der Southbound-Busstruktur des Bus 140 gekoppelt ist, die weitere Unterschnittstelle 130a auf, die mit der Southbound-Busstruktur des Bus 140' gekoppelt ist. In Bezug auf die Northbound-Kommunikation und die Northbound-Busstrukturen der Busse 140, 140' weist die Vorrichtung 100 außer der Schnittstelle 120b, die mit der Northbound-Busstruktur des Bus 140' gekoppelt ist, die weitere Unterschnittstelle 130b auf, die mit der Northbound-Busstruktur des Bus 140 gekoppelt ist.
Während die zwei Unterschnittstellen 120a, 120b zweckgebunden für ein Empfangen von Southbound-Signalen über den Bus 140 bzw. Northbound-Signalen über den Bus 140' sind, sind die Unterschnittstellen 130a, 130b zweckgebunden für ein Übertragen oder Senden von Signalen über die Southbound- Busstruktur des Bus 140' bzw. die Northbound-Busstruktur des Bus 140.
Als eine Folge sind die beiden Unterschnittstellen 120a, 120b Teil einer Empfangsschnittstelle der Vorrichtung 100, während die Unterschnittstellen 130a, 130b Teil einer Sendeschnittstelle der Vorrichtung 100 sind. Die weitere Vorrichtung 100' des in 1 gezeigten Speichersystems weist außerdem auch vier Unterschnittstellen 120'a, 120'b, 130'a, 130'b auf, die zweckgebunden für ein Empfangen oder Senden von Signalen über die Busse 140', 140'' sind, die mit der weiteren Vorrichtung 100' gekoppelt sind. Verglichen mit der Vorrichtung 100 ist der Bus 140' mit den Unterschnittstellen 120'a und 130'b der weiteren Vorrichtung 100' gekoppelt, während der Bus 140'' mit den Unterschnittstellen 130'a, 120'b gekoppelt ist.
Das Ausführungsbeispiel des in 1 gezeigten Speichersystems weist ferner die Speichersteuerung 110 auf, die über den Bus 140 mit dem Ausführungsbeispiel der Vorrichtung 100 gekoppelt ist. Die Southbound-Busstruktur des Bus 140 ist mit einer Unterschnittstelle 150a der Speichersteuerung 110 gekoppelt, während die Northbound-Busstruktur des Bus 140 mit einer Unterschnittstelle 150b der Speichersteuerung 110 gekoppelt ist. Die Unterschnittstelle 150a ist deshalb zum Übertragen oder Senden von Signalen über die Southbound-Busstruktur des Bus 140 zu der Unterschnittstelle 120a der Vorrichtung 100, die zum Empfangen der Signale angepasst ist, angepasst. Entsprechend ist die Unterschnittstelle 150b der Speichersteuerung 110 für ein Empfangen von Signalen, die über die Northbound-Busstruktur des Bus 140 gesendet werden, bereitgestellt durch die Unterschnittstelle 130b der Vorrichtung 100, angepasst.
Als eine weitere Option können die Speichersteuerung 110, die Vorrichtung 100 und die weitere Vorrichtung 100' mit einer Signalleitung 160 gekoppelt sein, die z. B. eine einzelne Signalleitung oder Teil eines unidirektionalen oder bidirektionalen Bus sein kann. Die Signalleitung 160 ist mit einer optionalen Schnittstelle 170 der Speichersteuerung 110 und zwei Schnittstellen 180, 180' der Vorrichtung 100 bzw. der weiteren Vorrichtung 100' gekoppelt. Die Signalleitung 160 kann z. B. durch die Speichersteuerung 110 verwendet werden, um die Vorrichtungen 100, 100' mit Befehlen, Daten, Statusanforderungen und anderen Signalen zu versorgen, so dass die Schnittstellen 180, 180' der Vorrichtung 100 und der weiteren Vorrichtung 100' in der Lage sind, Signale von der Speichersteuerung zu empfangen. In diesem Fall sind die Schnittstellen 180, 180' auch Teil der Empfangsschnittstellen der Vorrichtung 100 bzw. der weiteren Vorrichtung 100'.
Die Empfangsschnittstelle der Vorrichtung 100 weist alle Schnittstellen, Verbinder, (mechanische) Jumper, Schalter (DIP-Schalter) und Anschlüsse auf, die für ein Empfangen von Signalen entworfen und/oder dazu in der Lage sind. Bei dem Ausführungsbeispiel eines Speichersystems, das in 1 gezeigt ist, weist die Empfangsschnittstelle der Vorrichtung 100 die Unterschnittstellen 120a, 120b und, falls vorhanden, die optionale Schnittstelle 180 auf.
Entsprechend weist die Übertragungsschnittstelle, die auch als die Sendeschnittstelle der Vorrichtung 100 bezeichnet wird, die Unterschnittstellen 130a und 130b auf und, wenn die Schnittstelle 180 in der Lage ist, Daten, Befehle oder andere Signale zu senden, die Schnittstelle 180. Ferner weist die Empfangsschnittstelle der Vorrichtung 100 außerdem abhängig von der konkreten Implementierung und, falls vorhanden, eine Signalleitung für ein Taktsignal (CLK) und ferner Hochgeschwindigkeits- oder Niedriggeschwindigkeits-Busse oder Signalleitungen auf, die in der Lage sind, Daten in Richtung der Vorrichtung 100 zu übertragen (z. B. SM-Bus in dem Fall eines FBDIMM-Systems), falls vorhanden.
Ferner kann die Vorrichtung 100 mit einer weiteren Signalleitung 190 verbunden sein, die auch eine optionale Signal leitung ist. Über die Signalleitung 190, die z. B. mit einer Schnittstelle 180 der Vorrichtung 100 gekoppelt sein kann, kann die Vorrichtung 100 ferner mit Signalen von weiteren Komponenten des Speichersystems, in 1 nicht gezeigt, versorgt werden.
Da die Vorrichtung 100 als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, bilden die Unterschnittstellen 120a und 130a eine Schnittstelle der asynchronen Latch-Kette für die Southbound-Kommunikation, während die Unterschnittstellen 120b und 130b eine Schnittstelle der asynchronen Latch-Kette für eine Northbound-Kommunikation bilden.
Die Vorrichtung 100, sowie die weitere Vorrichtung 100' bieten außer einem normalen Betriebsmodus, in dem die Vorrichtung ihre Funktionalität abhängig von ihrer konkreten Implementierung bereitstellt, zumindest einen ersten Leistungssparmodus und einen zweiten Leistungssparmodus, wobei die Vorrichtung 100 in dem ersten Leistungssparmodus einen ersten Leistungsverbrauch und in dem zweiten Leistungssparmodus einen zweiten Verbrauch bereitstellt. Der Leistungsverbrauch des normalen Betriebsmodus ist typischerweise verglichen mit dem ersten Leistungsverbrauch in dem ersten Leistungssparmodus höher. Ferner ist bei einigen Ausführungsbeispielen der erste Leistungsverbrauch höher als der zweite Leistungsverbrauch eines zweiten Leistungssparmodus. Bei einigen Ausführungsbeispielen jedoch können der erste Leistungsverbrauch und der zweite Leistungsverbrauch gleich sein.
Die Vorrichtung 100 benötigt ferner eine erste Aufwachzeit zur Wiederherstellung aus dem ersten Leistungssparmodus und zum vollständigen Eintritt in den normalen Betriebsmodus. Entsprechend benötigt die Vorrichtung 100 außerdem eine zweite Aufwachzeit zur Wiederherstellung aus dem zweiten Leistungssparmodus und zum vollständigen Wiedereinrichten des normalen Betriebsmodus. Abhängig von dem Ausführungs beispiel einer Vorrichtung 100 können auch die erste Aufwachzeit und die zweite Aufwachzeit gleich sein. In den meisten Fällen jedoch unterscheiden sich zumindest entweder die Leistungsverbrauche oder die Aufwachzeiten der jeweiligen Leistungssparmodi. Anders ausgedrückt können der erste Leistungsverbrauch und der zweite Leistungsverbrauch oder die erste Aufwachzeit und die zweite Aufwachzeit im Prinzip identisch oder gleich sein. Der zweite Leistungssparmodus schafft jedoch typischerweise verglichen mit dem ersten Leistungssparmodus einen kleineren Leistungsverbrauch, während die zweite Aufwachzeit verglichen mit der ersten Aufwachzeit des ersten Leistungssparmodus größer ist. Die Vorrichtung 100 bietet außer dem normalen Betriebsmodus zumindest zwei unterschiedliche Leistungssparmodi, wobei je größer die Leistungssparfähigkeit des jeweiligen Leistungssparmodus verglichen mit dem normalen Betriebsmodus ist, desto größer die Aufwachzeit ist, die erforderlich ist, bis die Vorrichtung 100 den normalen Betriebmodus wiedererreicht.
In diesem Zusammenhang soll angemerkt werden, dass weder der Leistungsverbrauch eines jeweiligen Leistungssparmodus noch die Leistungssparfähigkeit eines jeweiligen Leistungssparmodus verglichen mit dem normalen Betriebmodus im mathematischen Sinn mit der Aufwachzeit des jeweiligen Leistungssparmodus skaliert. Anders ausgedrückt folgen die Aufwachzeit und der Satz von Leistungsverbrauchen oder Leistungssparfähigkeiten des jeweiligen Leistungssparmodus nicht notwendigerweise einer (mathematischen) Beziehung.
Die Vorrichtung 100 kann mit einem ersten Signal beliefert werden, das ein Umschalten von dem normalen Betriebmodus in einen der zumindest zwei Leistungssparmodi anzeigt, wobei der Leistungssparmodus, in den auf einen Empfang des ersten Signals hin eingetreten werden soll, auf der Basis des zweiten Signals ausgewählt wird. Sowohl das erste Signal als auch das zweite Signal werden an die Empfangsschnittstelle der Vorrichtung 100 geliefert.
Abhängig von der konkreten Implementierung kann jedes der beiden Signale z. B. über die Southbound-Busse 140, 140', 140'' über die Unterschnittstellen 120a, 120'a oder über die Signalleitung 160, die mit den Schnittstellen 180, 180' gekoppelt ist, oder über die Signalleitung 190, die mit der Schnittstelle 180 gekoppelt ist, bereitgestellt werden. Anders ausgedrückt kann das zweite Signal, das den Leistungssparmodus anzeigt, in den auf einen Empfang des ersten Signals hin umgeschaltet werden soll, durch die Steuerung 110 bereitgestellt werden (über eine Vorrichtung 100, 100' in dem Fall, dass die Vorrichtung 100 nicht direkt mit der Steuerung 110 verbunden ist und das Signal nicht über die optionale Signalleitung 160 übertragen wird) oder über die Signalleitung 190 von einer externen Komponente, die in 1 nicht gezeigt ist. Außerdem kann das erste Signal, das die Vorrichtung 100 anweist, in den ausgewählten Leistungssparmodus einzutreten, von der Steuerung 110 empfangen werden (über eine Vorrichtung 100, 100' in dem Fall, dass die Vorrichtung nicht direkt mit der Steuerung 110 gekoppelt ist und das Signal nicht auf der Signalleitung 160 übertragen wird) oder von einer externen Komponente über die Signalleitung 190, in 1 nicht gezeigt.
Während das erste Signal bei einer konkreten Implementierung an ein Ausführungsbeispiel einer Vorrichtung 100 geliefert wird, um die Vorrichtung in einen Leistungssparmodus umzuschalten, soll das zweite Signal der Vorrichtung Informationen bezüglich ihrer Position oder ihres Orts in der Verkettung der Implementierung liefern und wahlweise der Vorrichtung Informationen bezüglich der Länge der Verkettung liefern. So wird der Leistungssparmodus durch die Position der Vorrichtung in der Verkettung bestimmt.
Wie zuvor herausgestellt wurde, kann das zweite Signal, das den Leistungssparmodus auswählen soll, als ein physisches Signal, über einen Zugriff auf ein Register über den SM-Bus in dem Fall der FBDIMM-Architektur, wie während einer Trainingsphase, über Daten, Befehle und andere Signale, die nach Süden gesendet werden, um in einem Register oder einer Speicherzelle eines Speichers eines Ausführungsbeispiels einer Vorrichtung 100 gespeichert zu werden, an das Ausführungsbeispiel einer Vorrichtung geliefert werden.
Abhängig von der Implementierung und den Umständen können die Ausführungsbeispiele der vorliegenden Erfindung in der Form der Vorrichtung 100 im Rahmen einer Hochfahrfrequenz mit dem zweiten Signal beliefert werden, die der Vorrichtung 100 nötige, erforderliche optionale Informationen bezüglich des normalen Betriebsmodus liefert. In dem Fall eines Speicherpuffers z. B. kann das zweite Signal Informationen bezüglich der Position der Vorrichtung 100 in der asynchronen Latch-Kette umfassen, die z. B. in dem Fall eines Speicherpuffers verwendet werden kann, um eine Adresse für zumindest eine Speichereinheit eines Speicherbauelements zu bezeichnen, die mit dem speziellen Ausführungsbeispiel der Vorrichtung in der Form eines Speicherpuffers verbunden ist. In anderen Worten, das zweite Signal kann bei diesem Beispiel nicht nur verwendet werden, um den Leistungssparmodus zu definieren, sondern außerdem, um die Basisadresse für zumindest ein Speicherbauelement, das mit einem Ausführungsbeispiel der Vorrichtung 100 verbunden ist, zu definieren.
Das zweite Signal kann ein Ausführungsbeispiel der Vorrichtung 100 mit Informationen bezüglich der Position der Vorrichtung als einer Latch-Stufe in der asynchronen Latch-Kette beliefern, was in dem normalen Betriebmodus hilfreich oder erforderlich sein könnte. Das zweite Signal kann jedoch ferner Details und Informationen bezüglich der Länge der asynchronen Latch-Kette aufweisen, so dass der Leistungssparmodus, in den auf einen Empfang des ersten Signals hin umgeschaltet werden soll, nicht nur abhängig von der Position der Latch-Stufe in der asynchronen Latch-Kette ausgewählt werden kann, sondern auch abhängig von der Länge der asynchronen Latch-Kette. Die Unterschnittstellen 120b, 130a eines Ausführungsbeispiels der Vorrichtung z. B. können in einem Leistungssparmodus vollständig abgeschaltet werden, wenn die jeweilige Vorrichtung 100 die letzte Latch-Stufe in der Verkettung ist, da keine weiteren Vorrichtungen über diese beiden Unterschnittstellen verbunden sind.
Es soll jedoch angemerkt werden, dass, obwohl die Vorrichtung als eine Latch-Stufe mit einer asynchronen Latch-Kette verbindbar ist, unterschiedliche Ausführungsbeispiele einer Vorrichtung nicht zwei unterschiedliche unidirektionale Busstrukturen, die in dem Bus 140, 140', 140'' beinhaltet sind, aufweisen müssen. Ferner sind Ausführungsbeispiele der vorliegenden Erfindung nicht auf eine unsymmetrische oder Differentialübertragung von Signalen an einer oder mehreren Unterschnittstellen oder Schnittstellen der Vorrichtung 100 eingeschränkt. Ferner sind Ausführungsbeispiele von Vorrichtungen nicht auf einen seriellen Datenübergang, einen parallelen Datenübergang oder eine Kombination der beiden eingeschränkt. Ferner soll ein Ausführungsbeispiel der vorliegenden Erfindung nicht auf ein elektrisches Kommunizieren eingeschränkt sein. Weitere Ausführungsbeispiele der vorliegenden Erfindung können außerdem eine optische Funkübertragung oder eine andere Signalübertragung aufweisen, solange ein Ausführungsbeispiel der vorliegenden Erfindung als eine Latch-Stufe mit einer asynchronen Latch-Kette verbindbar ist.
In diesem Zusammenhang soll angemerkt werden, dass in dem Rahmen der vorliegenden Erfindung zwei Komponenten, Bauelemente oder Strukturen, die miteinander gekoppelt sind, entweder direkt miteinander verbunden oder über eine weitere oder dritte Komponente, Struktur oder ein derartiges Element verbunden sein könnten. Als ein Beispiel können zwei Bauelemente entweder direkt (z. B. über einen Draht oder eine Signalleitung) oder über eine zusätzliche Komponente, wie z. B. einen Widerstand, Repeater, Wandler oder eine andere Komponente, miteinander gekoppelt sein.
Ein Ausführungsbeispiel einer Vorrichtung 100, wie in 1 gezeigt, bietet den Vorteil, dass der Leistungssparmodus, in den umgeschaltet werden soll, basierend auf dem zweiten Signal ausgewählt werden kann, das z. B. Informationen bezüglich der Position der Vorrichtung in der asynchronen Latch-Kette aufweisen kann. In anderen Worten, ein Ausführungsbeispiel der vorliegenden Erfindung bietet die Möglichkeit, den Leistungssparmodus oder den Abschaltmodus basierend auf der Position der Vorrichtung als eine Latch-Stufe in der asynchronen Latch-Kette und optional abhängig von der Länge der asynchronen Latch-Kette auszuwählen. So bietet ein Ausführungsbeispiel der vorliegenden Erfindung die Möglichkeit eines Wählens oder Auswählens zwischen unterschiedlichen Leistungssparmodi mit unterschiedlichen (charakteristischen) Leistungsverbrauchen und Aufwachzeiten. Deshalb kann, wenn ein Ausführungsbeispiel der Vorrichtung in eine Latch-Stufe integriert ist, die nahe bei oder an dem Ende der asynchronen Latch-Kette positioniert ist, der Leistungssparmodus mit dem geringeren Leistungsverbrauch, jedoch einer größeren Aufwachzeit ausgewählt werden, während ein Ausführungsbeispiel einer Vorrichtung, die in eine Latch-Stufe nahe bei der Steuerung 110 integriert ist, in einem Leistungssparmodus beibehalten werden kann, sogar in dem Leistungssparmodus, der eine kurze Aufwachzeit zu Lasten eines höheren Leistungsverbrauchs verglichen mit einem Leistungssparmodus mit einer längeren Aufwachzeit ermöglicht.
Deshalb bietet ein Ausführungsbeispiel einer Vorrichtung eine Reduzierung des Leistungsverbrauchs, während gleichzeitig eine Aufwachzeit oder eine Ansprechzeit des Systems, das Ausführungsbeispiele der Vorrichtung aufweist, reduziert werden kann, indem für jedes Ausführungsbeispiel der Vorrichtung 100 der Leistungssparmodus, in den auf einen Empfang des ersten Signals hin umgeschaltet werden soll, einzeln gewählt oder ausgewählt wird.
Bevor das zweite Ausführungsbeispiel der vorliegenden Erfindung detaillierter beschrieben wird, soll angemerkt werden, dass Gegenstände, Strukturen und Komponenten mit der gleichen oder einer ähnlichen Funktion der Eigenschaften und Merkmale mit den gleichen Bezugszeichen bezeichnet sind. Es sei denn, dies ist explizit anderweitig angemerkt, sind die Beschreibungen in Bezug auf Gegenstände, Strukturen und Bauelemente mit ähnlichen oder gleichen Funktionseigenschaften untereinander austauschbar. Ferner werden im Folgenden zusammenfassende Bezugszeichen verwendet, um die Beschreibung zu vereinfachen. So wird, es sei denn, es wird auf spezifische Ausführungsbeispiele oder eine spezifische Komponente oder ein derartiges Bauelement Bezug genommen, als Beispiel eine Vorrichtung 100, 100' als Vorrichtung 100 bezeichnet.
2 zeigt ein weiteres Ausführungsbeispiel eines Speichersystems, das mehrere Ausführungsbeispiele einer Vorrichtung 100 in der Form eines Speicherpuffers aufweist. Genauer gesagt ist der Speicherpuffer 100 auf einer Modulplatine 200 eines Speichermoduls 210 angeordnet, das auch als vollständig gepuffertes DIMM (FBDIMM) bezeichnet wird. Jedes Speichermodul 210 weist zumindest ein Speicherbauelement 220 auf, das z. B. ein handelsübliches DRAM-Speicherbauelement sein kann. Typischerweise weist ein Speichermodul 4, 8, 16 oder 32 einzelne Speicherbauelemente 220 auf. Das Speichermodul 210, das in 2 gezeigt ist, weist acht DRAM-Speicherbauelemente 220 oben und zehn unten auf, was insgesamt 18 Speicherbauelemente auf beiden Seiten der Speichermodule 210 ergibt. Zwei DRAM-Speicherbauelemente 220 der 18 Speicherbauelemente können z. B. zur Fehlerkorrektur verwendet werden, z. B. zum Speichern von Fehlerkorrekturcodes.
Der Speicherpuffer 100 als ein Ausführungsbeispiel einer Vorrichtung 100 ist mit den DRAM-Speicherbauelementen 220 des Speichermoduls 210 gekoppelt und sorgt für ein Signalpuffern bzw. -zwischenspeichern und -verarbeiten zwischen den Schnittstellen der handelsüblichen DRAM-Speicherbauelemente 220 und einer Modulschnittstelle 230, die mit den geeigneten Schnittstellen 120a, 120b, 130a, 130b des Speicherpuffers 100 gekoppelt ist. Deshalb stellt der Speicherpuffer einen Übergang zwischen den Signalen, die an den Speicherpuffer 100 geliefert werden, über die Modulschnittstelle 230 und die spezifische Signalanforderung der DRAM-Speicherbauelemente 220 bereit.
In diesem Zusammenhang soll angemerkt werden, dass, obwohl in 2 diese DRAM-Speicherbauelemente 220 (DRAM = Dynamic Random Access Memory) gezeigt sind, im Prinzip andere Speicherbauelemente, wie z. B. SRAM (Static Random Access Memory), nichtflüchtige Speicherbauelemente (z. B. Flash-Speicher) und andere Speicherbauelemente, wie z. B. ROM-Speicherbauelemente (ROM = Read Only Memory) eingesetzt werden können. Auf dem Gebiet von DRAM-Speicherbauelementen können z. B. DDRx-Speicherbauelemente eingesetzt werden, wobei x eine positive Ganzzahl ist, die den Standard anzeigt, gemäß dem die DDRx-Speicherbauelemente hergestellt sind. Entsprechend können z. B. DDR-Speicherbauelemente oder DDR1-Speicherbauelemente (x = 1) wie auch DDR2-, DDR3- oder DDR4-Speicherbauelemente als Speicherbauelemente 220 eingesetzt werden.
Gemäß der FBDIMM-Architektur können bis zu acht Speichermodule 210 oder bis zu acht DIMMs 210 zusammen mit der Speichersteuerung der Steuerung 110 in der Verkettung angeordnet sein, die durch eine asynchrone Latch-Kette über die Speicherschnittstelle 230 gebildet ist (DDR2-Verbinder mit eindeutigem Schlüssel). Die Speichersteuerung 110 und die Speichermodule 210 sind miteinander über einen Bus 140 verbunden oder gekoppelt, der zehn Differential-Signalleitungen (d. h. zehn Differential-Signalpaare) für eine Southbound-Kommunikation und 14 Differential-Signalleitungen für eine Northbound-Kommunikation aufweist. Die Speichersteuerung 110 sowie die Speicherpuffer 100, die üblicherweise in dem Zusammenhang von FBDIMM-Architekturen als AMB (advanced memory buffers = hoch entwickelte Speicherpuffer), AMB2 oder AMB3 bezeichnet werden, verwenden eine serielle Signalisierung die der Signalisierung von PCI-Express auf dem Bus 140 ähnelt.
Die Speichersteuerung 110 ist ferner mit jedem der Speichermodule 210 über den so genannten SM-Bus 160 verbunden, der z. B. Zugriff auf die Register der Speicherpuffer 100 aller Speicherpuffer 210 schafft. Der SM-Bus ist verglichen mit dem Bus 140 ein Niedriggeschwindigkeitsbus, der Zugriff auf alle Speichermodule 210 parallel schafft, wie in 2 angezeigt ist. Der SM-Bus wird nicht nur zum Zugreifen auf die Register der Speicherpuffer 100 verwendet, sondern wird auch im Rahmen des Hochfahrens des Speichersystems verwendet. Zum Beispiel werden über den SM-Bus Informationen bezüglich der Adressen der Speicherbauelemente jedes Speichermoduls 210 an den Speicherpuffer 100 des jeweiligen Speichermoduls 210 übertragen. Ferner kann der SM-Bus zum Übertragen von Informationen bezüglich der Länge der asynchronen Latch-Kette verwendet werden, oder in anderen Worten der Anzahl von Speichermodulen 210, die mit der Speichersteuerung verbunden oder gekoppelt sind.
So kann der SM-Bus eingesetzt werden, um die Speicherpuffer 100 jedes Speichermoduls einzeln mit Informationen bezüglich der Position des Speicherpuffers 100 in Bezug auf die asynchrone Latch-Kette, die durch die Speicherpuffer 100 oder die Speichermodule 210 zusammen mit der Speichersteuerung 110 gebildet ist, und bezüglich der Länge der asynchronen Latch-Kette oder der Verkettung zu beliefern.
Ferner ist jedes der Speichermodule 210 sowie die Speichersteuerung 110 mit einer gemeinsamen Taktquelle 240 verbunden, wie in 2 angezeigt ist.
Wie im Zusammenhang von 1 herausgestellt wurde, weist die Empfangsschnittstelle des Speicherpuffers 100 als ein Ausführungsbeispiel der Vorrichtung 100 alle Schnittstel len, Verbindungen, Anschlüsse, (mechanische) Jumper, Schalter (DIP-Schalter) und Stöpsel auf, über die Signale, die Daten, Taktsignale, Anweisungen, Befehle, Statusanforderungen oder andere Informationen aufweisen, an den Speicherpuffer 100 geliefert werden. In anderen Worten weist die Empfangsschnittstelle insbesondere die Southbound-Unterschnittstelle zum Empfangen von Signalen, die Northbound-Unterschnittstelle zum Empfangen von Signalen, den SM-Bus und die Taktleitung auf, die mit der gemeinsamen Taktquelle 240 verbunden ist.
Wie bereits angemerkt wurde, stellt bei einem Ausführungsbeispiel einer Vorrichtung 100 in der Form eines Speicherpuffers 100 die Speichersteuerung 110 für jeden Speicherpuffer 100 der Speichermodule 210, z. B. über den SM-Bus 160 während des Hochfahrens des Speichersystems Informationen bezüglich der Anzahl von Speichermodulen 210, ihrer Kapazität und ihrer Position in Bezug auf die asynchrone Latch-Kette bereit, so dass eine Basisadresse für den Speicher, der durch das Speicherbbauelement 220 eines spezifischen Speichermoduls 210 bereitgestellt wird, definiert ist. Als eine Folge kann der Speicherpuffer 100 des spezifischen Speichermoduls 210 entscheiden, ob eine Anforderung von der Speichersteuerung 110 sich auf eine Speichereinheit eines der Speicherbauelemente 220 der jeweiligen Speichermodule bezieht. In diesem Fall greift der Speicherpuffer 100 auf das Speicherbauelement zu und liefert die Daten über die Northbound-Busstruktur des Bus 140 zurück an die Speichersteuerung 110. Wenn jedoch die Anforderung, der Befehl oder ein anderes Signal nicht für das jeweilige Speichermodul 210 gedacht ist, leitet der Speicherpuffer die jeweiligen Signale Richtung Süden an das nächste Speichermodul 210 weiter. Entsprechend werden auch Signale auf der Northbound-Busstruktur des Bus 140 durch jeden der Speicherpuffer 100, die durch die jeweiligen Signale erreicht werden, an die Speichersteuerung 110 geliefert.
Ein Ausführungsbeispiel einer Vorrichtung liefert einen Kompromiss zwischen dem Leistungssparen und der Zeit, die erforderlich ist, um von dem Leistungssparmodus zurück in einen aktiven Modus oder einen anderen Betriebmodus umzuschalten, da diese Aufwachzeit das Gesamtverhalten des Systems, wie z. B. des in 2 gezeigten Speichersystems, stark beeinflusst. Wie in den einführenden Teilen der vorliegenden Anmeldung gezeigt ist, weisen analoge Schaltungen, die insbesondere in der Schnittstelle des Moduls 230 verwendet werden, ein enormes Leistungssparpotential auf, benötigen jedoch eine vergleichsweise lange Zeit zur Wiederherstellung, sobald sie heruntergefahren oder abgeschaltet wurden. Dies ist hauptsächlich aufgrund der Tatsache so, dass diese analogen Komponenten Steuerschleifen und andere Rückkopplungsschleifen benötigen, um wieder stabile Arbeitsbedingungen zu erlangen und aufrechtzuerhalten.
Ein Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung 100, z. B. in der Form eines Speicherpuffers 100, kann deshalb ein Verfahren zum Reduzieren der Aufwachzeit durch Einführen unterschiedlicher Abschaltmodi oder Leistungssparmodi abhängig von der Position eines Orts des Ausführungsbeispiels in der Verkettung des Speichersystems implementieren.
Anders ausgedrückt muss durch Berücksichtigung der Verkettungskonfiguration moderner Speichersysteme, insbesondere der Verkettungskonfiguration eines FBDIMM-Systems, das erste Element der Verkettung sehr schnell reagieren, nachdem ein Wecken eingeleitet wurde. Im Gegensatz dazu hat das letzte Element einer letzten Latch-Kette der asynchronen Latch-Kette viel mehr Zeit, um in den aktiven Modus eines normalen Betriebsmodus zu kommen. Ausführungsbeispiele der vorliegenden Erfindung ermöglichen deshalb ein Einführen unterschiedlicher Abschaltmodi oder Leistungssparmodi mit einem optimierten Leistungsspar-/Aufwachzeit-Verhältnis abhängig von der Position des Speicherpuffers 100 oder der Vorrichtung 100 oder dem FBDIMM 210 in der Verkettung.
In einem Speichersystem ohne Verwendung eines Ausführungsbeispiels der Vorrichtung 100 wird üblicherweise eine Wecksequenz durch die Speichersteuerung durch ein Wecksignal an alle Speicherpuffer in dem System, gefolgt durch eine spezielle Trainingssequenz, die an den ersten Speicherpuffer (AMB) gesendet wird, die ein Hochfahren und Synchronisieren desselben mit eingehenden Daten ermöglicht, eingeleitet. Wenn ein jeweiliger AMB eine betriebsfähige Stufe erreicht hat, beginnt er, diese Trainingssequenz an den nächsten folgenden AMB zu senden, der das gleiche tut. In einem System mit n AMBs dauert es deshalb etwa zweimal die Anzahl von AMBs mal der Aufwachzeit, bis das Speichersystem wieder bereit ist und läuft, wobei n eine positive Ganzzahl ist (d. h. in dem FBDIMM-System bis zu acht). Anders ausgedrückt ist in einem Speichersystem ohne einen erfindungsgemäßen Speicherpuffer als Ausführungsbeispiel der vorliegenden Erfindung die Gesamtaufwachzeit des Speichersystems etwa 2·Aufwachzeit, wobei der zusätzliche Faktor 2 durch die Tatsache bewirkt wird, dass sowohl die Southbound- als auch die Northbound-Busstruktur des Bus initialisiert werden müssen. Da jedes der Speichermodule oder jedes DIMM vollständig mit seinen benachbarten Komponenten kommuniziert, liegt eine typische Zeit für eine Hochfahrsequenz, sowie eine typische Zeit für ein Wecken in dem Bereich von mehreren Millisekunden.
Ein Ausführungsbeispiel einer Vorrichtung 100 in der Form eines Speicherbuffers 100, der z. B. als ein hoch entwickelter Speicherpuffer auf einem FBDIMM 210 implementiert ist, bietet den Vorteil eines Reduzierens des Gesamtleistungsverbrauchs in einer inaktiven Zeit durch Eintreten in einen Abschaltmodus für das Speichersystem, wobei jeder hoch entwickelte Speicherpuffer (AMB 100) der unterschiedlichen FBDIMM-Speichermodule 210 abhängig von seiner Position in der Verkettung in einen unterschiedlichen Abschaltmodus oder Leistungssparmodus eintritt.
Als eine Folge kann das Speichersystem die Systemaufwachzeit reduzieren, indem unterschiedliche Abschaltmodi oder Leistungssparmodi eingeführt werden, die sich in Bezug auf die Aufwachzeiten und die Leistungseinsparungen bzw. den Leistungsverbrauch unterscheiden. Das erste Element des ersten Speicherpuffers 100 in der Kette, das mit der Speichersteuerung 110 verbunden ist, muss sehr schnell reagieren, weshalb es ratsam ist, einen Leistungssparmodus für diesen Speicherpuffer 100 auszuwählen, der eine vergleichsweise kurze Aufwachzeit besitzt. Dies reduziert jedoch die Leistungssparfähigkeiten in Bezug auf das erste Speichermodul 210, da die lange Wiederherstellungszeit, die z. B. durch Herunterfahren der Analogschaltungen eines Speicherpuffers 100 bewirkt wird, nicht ratsam ist und bei einigen Konfigurationen und Implementierungen überhaupt nicht erschwinglich sein kann. So schaltet in anderen Worten der Abschaltmodus oder Leistungssparmodus, der für den ersten Speicherpuffer in der Verkettung ausgewählt ist, zumindest in Bezug auf die Southbound-Schaltungen, die in der geeigneten Southbound-Schnittstelle beinhaltet sind, auch hauptsächlich digitale Schaltungen mit einer sehr kurzen Wiederherstellungszeit um. Aufgrund des Abschaltens von nur den digitalen Schaltungen jedoch ist die Leistungsersparnis in den meisten Fällen vergleichsweise klein.
Das letzte Element in der Kette jedoch hat viel mehr Zeit, bis es einen aktiven Zustand erreicht hat, da alle Elemente in der Verkettung zuerst geweckt werden müssen, bevor die Signale das letzte Element in der Verkettung erreichen können. Deshalb kann der letzte Speicherpuffer 100 ohne weiteres in einen Abschaltmodus oder Leistungssparmodus mit einer sehr großen Leistungsersparnis oder einem sehr geringen Leistungsverbrauch gesetzt werden, was jedoch bewirkt, dass der jeweilige Speicherpuffer 100 eine vergleichsweise lange Wiederherstellungszeit oder Aufwachzeit besitzt.
Ein Ausführungsbeispiel einer Vorrichtung 100, z. B. in der Form eines Speicherpuffers 100, wie in 2 gezeigt, kann nicht nur den Leistungssparmodus basierend auf der physischen oder logischen Position der Vorrichtung 100 in der Verkettung des geeigneten Systems auswählen, sondern, wie bereits angezeigt, bei einigen der Ausführungsbeispiele kann auch die Länge der Verkettung berücksichtigt werden. Das zweite Signal, das zumindest eine der oben erwähnten Informationen aufweist, kann durch die Speichersteuerung 110 über einen zusätzlichen Chip, eine derartige Einheit oder Schaltung, der/die auf der Hauptplatine angeordnet ist, die die Speichersteuerung, den Bus 140 sowie die Stecker zum Unterbringen der Speichermodule 210 aufweist, oder über die hart verdrahtete Schaltung, die z. B. einen oder mehrere Verbinder der Modulschnittstelle 230 bereitstellt, mit einem festen oder vordefinierten Signalpegel (z. B. eine Spannung oder ein Potential) abhängig von der Position des Steckers, der das jeweilige Speichermodul 210 unterbringt, bereitgestellt werden.
Wie bereits angemerkt wurde, kann das zweite Signal jedoch über den Bus 140 von der Speichersteuerung zu den jeweiligen Speicherpuffern 100 übertragen werden, oder über eine zusätzliche Signalleitung oder einen Bus 160, die/der für weitere Aufgaben, z. B. in dem Rahmen eines Hochfahrens des Systems, genutzt werden kann. In der FBDIMM-Architektur kann der SM-Bus z. B. zum Beliefern jedes der Speicherpuffer 100 mit Datenrahmen, die die Position und wahlweise die Länge des jeweiligen Speichermoduls 210 anzeigen, zum Beliefern des Speicherpuffers 100 mit Informationen bezüglich einer Basisadresse des Speichers, der durch die Speicherbauelemente 220 bereitgestellt wird, die auf der jeweiligen Modulplatine 200 des Speichermoduls 210 angeordnet sind, verwendet werden. In anderen Worten kann das zweite Signal über den SM-Bus der FBDIMM-Architektur an die AMBs 100 geliefert werden.
Bei einigen Ausführungsbeispielen eines Speichersystems, wie in 2 gezeigt, beliefert die Speichersteuerung 110 die Speicherpuffer 100 mit einem ersten Signal, das be wirkt, dass die jeweiligen Speicherpuffer 100 in die jeweiligen Leistungssparmodi umschalten, wie durch das zweite Signal angezeigt ist. Das erste Signal kann außerdem über den Bus 140, über die Signalleitung oder einen Bus 160, wie den SM-Bus 160 in dem Fall einer FBDIMM-Architektur, bereitgestellt werden. Üblicherweise beliefert die Speichersteuerung alle Speicherpuffer 100 der Verkettung mit dem ersten Signal, so dass folglich alle Speicherpuffer der Verkettung in die jeweiligen Leistungssparmodi umgeschaltet werden.
Der Leistungssparmodus jedoch kann z. B. aufgrund der Verkettungskonfiguration, auf mehrere bis zu den letzten Speichermodulen 210 in der Verkettung beschränkt sein. Bei einem derartigen Betriebsmodus des Speichersystems bleiben die ersten paar Speichermodule in dem normalen Betriebmodus. In anderen Worten ermöglicht es ein Ausführungsbeispiel einer Vorrichtung 100, dass die Speichersteuerung 110 den verfügbaren Speicher des Speichersystems zeitweilig „künstlich reduzieren" kann, indem nur ein Satz von Speichermodulen in einen jeweiligen Leistungssparmodus umgeschaltet wird. Bei einer derartigen Konfiguration könnte es ratsam sein, dem letzten Speicherpuffer 100, der in dem normalen Betriebmodus arbeitet, Informationen zu liefern, dass der jeweilige Speicherpuffer 100 zumindest zeitweilig das letzte Speichermodul in der künstlich reduzierten Verkettung ist, so dass der jeweilige Speicherpuffer 100 nicht auf Northbound-Signale wartet, die von Speichermodulen in einem Leistungssparmodus kommen, und dadurch unbeabsichtigt die Bandbreite des Northbound-Bus reduziert wird.
Bei einem weiteren Ausführungsbeispiel eines Speichersystems jedoch können das erste Signal wie auch das zweite Signal durch weitere Komponenten des jeweiligen Computersystems bereitgestellt werden. In anderen Worten muss das erste Signal ebenso nicht von der Speichersteuerung 110 gesendet werden. Alternativ kann das erste Signal auch an die Speichermodule 210 und deren Speicherpuffer 100 gelie fert werden, z. B. direkt von dem Prozessor oder von einer weiteren Energiesteuer- oder Energiesparschaltung in dem Computersystem.
Ein Umschalten in verschiedene Abschaltmodi, das nicht nur abhängig von der Position in der Kette oder Verkettung eines Ausführungsbeispiels einer Vorrichtung 100, z. B. in der Form eines Speicherpuffers 100, ist, sondern auch von einer Anzeige an alle oder zumindest einige der Vorrichtungen 100 in der Kette, ihre jeweiligen Leistungssparmodi zu verlassen und zu einem normalen Betriebmodus zurückzukehren, kann zu einer Reduzierung der Gesamtaufwachzeit des Speichersystems führen. Eine derartige Weckanzeige kann z. B. über eine zusätzliche Signalleitung 160 oder den SM-Bus 160 in dem Fall der FBDIMM-Architektur an alle AMBs 100 oder Speicherpuffer 100 gesendet werden. Natürlich kann, wie zuvor in Bezug auf das erste Signal und das zweite Signal erläutert wurde, das Wecksignal außerdem nicht nur durch die Speichersteuerung 110 oder die Steuerung 110 bereitgestellt werden, sondern auch durch andere Komponenten des Computersystems, wie z. B. den Prozessor oder ein Leistungsverwaltungssystem, über die zusätzliche Signalleitung 190.
In anderen Worten wird verglichen mit einer möglichen Lösung einer Speicherbusstruktur eine unterschiedliche Architektur, die einen Weg zum Wecken aller Speicherpuffer 100 (z. B. AMB1, AMB2 oder AMB der dritten Generation) aufweist, implementiert. Dies kann z. B. über den SM-Bus 160 in der Form eines SM-Busbefehls an alle AMBs 100, über eine zusätzliche Signalleitung von der Speichersteuerung 110, die mit allen AMBs 100 verbunden ist, geschehen oder das Wecken kann von der Speichersteuerung 110 durch einen speziellen Zustand auf den Hochgeschwindigkeitsleitungen (des Bus 140) angezeigt werden, der schnell durch einen AMB 100 zu dem nächsten durchgeleitet werden kann. In anderen Worten kann das Wecksignal z. B. durch die Speichersteuerung 110 über eine freie Umgehungssignalleitung oder eine freie Umgehungswecksignalleitung durch Übertragen eines Wecksignals bereitgestellt werden.
Wie bereits angemerkt wurde, bieten Ausführungsbeispiele der vorliegenden Erfindung die Gelegenheit eines direkten Beeinflussens von sowohl dem Leistungsverbrauch als auch der Aufwachzeit einer Vorrichtung 100, z. B. abhängig von der physischen oder logischen Position in der Verkettungskonfiguration und wahlweise abhängig von der Länge der Verkettungskonfiguration, indem ein Leistungssparmodus aus der Mehrzahl von Leistungssparmodi ausgewählt wird. In dem Fall eines Speichersystems gemäß der FBDIMM-Architektur kann der in dem Ausführungsbeispiel eines Speicherpuffers 100 implementierte Leistungssparmodus sich nicht nur in Bezug auf analoge Schaltungskomponenten und digitale Schaltungskomponenten, die gemäß dem Leistungssparmodus abgeschaltet oder deaktiviert sind, unterscheiden, sondern außerdem können Komponenten des Speicherpuffers 100 abhängig von der Richtung der Busstruktur des Bus 140, mit dem diese verbunden sind, selektiv eingeschaltet werden. Wenn die Southbound-Kommunikation von der Speichersteuerung 110 weg gerichtet ist, wie in 2 gezeigt ist, sollte die Aufwachzeit für die Southbound-Kommunikationsrichtung kleiner sein als die Northbound-Kommunikation, da eine Northbound-Kommunikation es typischerweise erfordert, dass alle Speichermodule 210 in der Lage sind, Daten über die Southbound-Busstruktur des Bus 140 zu empfangen. Theoretisch können bis zu 2n unterschiedliche Leistungssparmodi oder Abschaltmodi implementiert sein, wobei n die Anzahl von Speichermodulen 210 ist, die in die Verkettung oder das Speichersystem schaltbar sind. n unterschiedliche Leistungssparmodi jedoch, nämlich einer für jedes unterschiedliche Speichermodul 210, sind üblicherweise ausreichend, es sei denn, eine künstliche Reduzierung der Verkettung soll, wie oben erwähnt, implementiert werden. Ferner könnte es bei einigen praktischen Implementierungen in dem Fall eines Systems, das bis zu acht unterschiedliche Speichermodule 210 aufweist (n = 8) außerdem ausreichend sein, nur drei oder vier Modi zu implementieren.
In dem Fall eines Speichersystems gemäß der FBDIMM-Architektur bei einem Ausführungsbeispiel einer Vorrichtung 100 in der Form eines hoch entwickelten Speicherpuffers (z. B. AMB1, AMB2 oder AMB einer dritten Generation) sollten eine Senderkomponentenschaltung und eine Empfängerkomponentenschaltung, die für eine Kommunikation in der Southbound-Richtung beabsichtigt sind, schnell aktiviert werden können, während die Northbound-Komponentenschaltungen (Senderkomponentenschaltung, Empfängerkomponentenschaltung) im Prinzip ein größeres Leistungssparpotential bieten, da diese Komponenten üblicherweise keine kurzen Aufwachzeiten besitzen müssen wie die entsprechenden Southbound-Komponenten, während z. B., insbesondere in dem Zusammenhang der ersten Speichermodule 210 in der Verkettung, in Bezug auf die Southbound-Richtung, nur digitale Komponenten oder digitale Senderkomponentenschaltungen typischerweise abgeschaltet werden können, ohne die Aufwachzeit auf einen inakzeptablen Pegel zu erhöhen. Beispiele digitaler Unterkomponenten sind Multiplexer, Aufwärtsabtaster und Abwärtsabtaster, die zum Verändern von Signalen, die über den Bus 140 transportiert werden, in Signale, die für die Speicherbauelemente 220 geeignet sind, die auf der Modulplatine 200 des Speichermoduls 210 angeordnet sind, nötig sind. In einigen Situationen können nur analoge Senderkomponentenschaltungen der letzten paar Speichermodule 210 in der Verkettung sicher abgeschaltet werden. In Bezug auf die Northbound-Kommunikation jedoch kann insbesondere das erste Speichermodul 210 in der Verkettungskonfiguration hinsichtlich sowohl der analogen als auch der digitalen Senderkomponentenschaltungen abgeschaltet werden. In Bezug auf die Northbound-Komponentenschaltung werden die Senderkomponentenschaltungen der letzten paar Speichermodule 210 in der Verkettungskonfiguration sehr wahrscheinlich in einen Leistungssparmodus umgeschaltet, der hinsichtlich der Northbound-Kommunikation eine kürzere Aufwachzeit verglichen mit den Speichermodulen 210 oder vielmehr den hoch entwickelten Speicherpuffern 100, die in direkter Umgebung der Speichersteuerung 110 positioniert sind, bereitgestellt.
In anderen Worten können hinsichtlich der Northbound-Kommunikation die ersten paar Speichermodule (z. B. das erste, die ersten beiden oder die ersten vier Speichermodule 210) hinsichtlich digitaler und analoger Senderkomponentenschaltungen abgeschaltet werden, wie z. B. einer PLL-Schaltung (PLL = Phase Lock Loop = Phasenregelschleife) und anderer analoger Komponenten. Da jedoch die Empfängerkomponentenschaltungen, insbesondere die digitale Empfängerkomponentenschaltung, keine ausreichend große Leistungssparfähigkeit bietet, werden diese Komponentenschaltungen sehr wahrscheinlich nur hinsichtlich des Northbound-Kommunikationskanals abgeschaltet, und zwar in dem Fall, dass das Wecksignal nicht durch diese Komponenten empfangen werden muss. So werden die Empfänger oder die Empfängerkomponentenschaltungen sehr wahrscheinlich bei einer konkreten Implementierung nur in dem stärksten Leistungssparmodus abgeschaltet.
Um eine Deaktivierung oder ein Abschalten mehrerer Komponenten oder Komponentenschaltungen zu ermöglichen, können Ausführungsbeispiele einer Vorrichtung 100 eine Schalterschaltung aufweisen, die mit den oben erwähnten Komponenten gekoppelt ist, derart, dass die Schaltschaltung zumindest einige dieser Komponenten abhängig von dem Leistungssparmodus, wie durch das zweite Signal angezeigt, aktivieren oder deaktivieren kann.
Ausführungsbeispiele der vorliegenden Erfindung sind nicht auf Speichersysteme, insbesondere auf eine FBDIMM-Architektur, eingeschränkt. Ausführungsbeispiele der vorliegenden Erfindung können in beliebigen Verkettungssystemen implementiert sein, die eine elektrische, optische oder andere Signalkommunikation in der Form einer asynchronen Latch-Kette beinhalten.
Abhängig von bestimmten Implementierungsanforderungen von Ausführungsbeispielen der erfindungsgemäßen Verfahren können Ausführungsbeispiele der erfindungsgemäßen Verfahren in Hardware oder in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermoduls durchgeführt werden, insbesondere einer Diskette, einer CD oder einer DVD, auf der ein elektronisch lesbares Steuersignal gespeichert ist, das mit einem programmierbaren Computersystem, einem Prozessor oder einer anderen integrierten Schaltung zusammenarbeitet, so dass ein Ausführungsbeispiel der erfindungsgemäßen Verfahren durchgeführt wird. Allgemein ist deshalb ein Ausführungsbeispiel der vorliegenden Erfindung ein Computerprogrammprodukt mit einem Programmcode, der auf dem maschinenlesbaren Träger gespeichert ist, wobei der Programmcode zum Durchführen von Ausführungsbeispielen der erfindungsgemäßen Verfahren wirksam ist, wenn das Computerprogramm auf einem Computer läuft. In anderen Worten sind Ausführungsbeispiele des erfindungsgemäßen Verfahrens deshalb ein Computerprogramm mit einem Programmcode zum Durchführen zumindest eines der erfindungsgemäßen Verfahren, wenn das Computerprogramm auf einem Computer, einem Prozessor oder einer anderen integrierten Schaltung läuft. Während Vorstehendes insbesondere unter Bezugnahme auf die bestimmten Ausführungsbeispiele derselben gezeigt und beschrieben wurde, ist für Fachleute zu erkennen, dass verschiedene andere Veränderungen an der Form und Details durchgeführt werden könnten, ohne von der Wesensart und dem Schutzbereich derselben abzuweichen.
Es wird darauf verwiesen, dass verschiedene Veränderungen beim Anpassen an unterschiedliche Ausführungsbeispiele durchgeführt werden könnten, ohne von den breiteren Konzepten abzuweichen, die hierin offenbart und durch die folgenden Ansprüche umfasst sind.

Claims

Vorrichtung (100), die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, die folgende Merkmale aufweist: eine Empfangsschnittstelle (120, 180), wobei auf einen Empfang eines ersten Signals an der Empfangsschnittstelle hin die Vorrichtung abhängig von einem zweiten Signal an der Empfangsschnittstelle in einen ersten Leistungssparmodus oder einen zweiten Leistungssparmodus umschaltet; und wobei die Vorrichtung in dem ersten Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit und in dem zweiten Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet.
Vorrichtung (100) gemäß Anspruch 1, bei der die erste Aufwachzeit kleiner oder gleich der zweiten Aufwachzeit ist und der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, oder bei der die erste Aufwachzeit kürzer als die zweite Aufwachzeit ist und der erste Leistungsverbrauch größer oder gleich dem zweiten Leistungsverbrauch ist.
Vorrichtung (100) gemäß Anspruch 1 oder 2, bei der der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, und bei der die erste Aufwachzeit kürzer ist als die zweite Aufwachzeit.
Vorrichtung (100) gemäß einem der Ansprüche 1 bis 3, bei der das zweite Signal Informationen bezüglich einer Position der Vorrichtung (100) als eine Latch-Stufe in der asynchronen Latch-Kette aufweist.
Vorrichtung (100) gemäß Anspruch 4, bei der das zweite Signal ferner Informationen bezüglich der Länge der asynchronen Latch-Kette aufweist.
Vorrichtung (100) gemäß einem der Ansprüche 1 bis 5, die ferner eine zweite Schnittstelle aufweist, die mit zumindest einer Speichereinheit zumindest eines Speicherbauelements (220) verbindbar ist, wobei die Speichereinheit durch eine Adresse adressierbar ist, und wobei die Adresse von dem zweiten Signal abhängt.
Vorrichtung (100) gemäß einem der Ansprüche 1 bis 6, die eine Schalterschaltung aufweist, die mit zumindest einer Senderschaltung, die zumindest eine Senderkomponentenschaltung aufweist, und mit zumindest einer Empfängerschaltung, die zumindest eine Empfängerkomponentenschaltung aufweist, gekoppelt ist, derart, dass die Schalterschaltung in der Lage ist, die zumindest eine Senderkomponentenschaltung und/oder die zumindest eine Empfängerkomponentenschaltung basierend auf dem ersten Signal und abhängig von dem Leistungssparmodus des ersten Leistungssparmodus und des zweiten Leistungssparmodus zu aktivieren oder zu deaktivieren.
Vorrichtung (100) gemäß Anspruch 7, bei der die zumindest eine Senderschaltung eine analoge Senderkomponentenschaltung und eine digitale Senderkomponentenschaltung aufweist, und bei der die zumindest eine Empfängerschaltung eine analoge Empfängerkomponentenschaltung und eine digitale Empfängerkomponentenschaltung aufweist.
Vorrichtung (100) gemäß einem der Ansprüche 1 bis 8, bei der die Empfangsschnittstelle (120, 180) einen Eingang zum Empfangen des ersten Signals aufweist.
Vorrichtung (100) gemäß einem der Ansprüche 1 bis 9, wobei die Vorrichtung (100) eine Mehrzahl von Leis tungssparmodi bietet, die den ersten Leistungssparmodus und den zweiten Leistungssparmodus aufweisen, wobei jeder Leistungssparmodus der Mehrzahl von Leistungssparmodi einen jeweiligen Leistungsverbrauch und eine jeweilige Aufwachzeit bietet, wobei je länger die jeweilige Aufwachzeit eines Leistungssparmodus ist, desto kleiner der Leistungsverbrauch des jeweiligen Leistungssparmodus ist.
Vorrichtung (100) gemäß einem der Ansprüche 1 bis 10, wobei die Vorrichtung (100) Teil eines Speicherpuffers ist, und wobei zumindest eine Signalleitung der Empfangsschnittstelle eine Signalleitung ist, die mit einer asynchronen Latch-Kette für Speichermodule (210) verbindbar ist.
Vorrichtung (100) gemäß einem der Ansprüche 1 bis 11, bei der die Empfangsschnittstelle (120, 180) einen Eingang zum Empfangen des zweiten Signals als physisches Signal, eine SM-Bus-Schnittstelle (180), die mit einem Register zum Zugreifen auf und Speichern des zweiten Signals gekoppelt ist, oder eine Schnittstelle einer asynchronen Latch-Kette zum Empfangen des zweiten Signals aufweist.
Vorrichtung (100), die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, die folgende Merkmale aufweist: eine Empfangsschnittstelle (120, 180); und eine zweite Schnittstelle, über die zumindest eine Speichereinheit eines Speicherbauelements durch eine Adresse adressierbar ist, wobei auf einen Empfang eines ersten Signals an der Empfangsschnittstelle hin die Vorrichtung (100) abhängig von einem zweiten Signal an der Empfangsschnitt stelle in einen ersten Leistungssparmodus oder einen zweiten Leistungssparmodus umschaltet; wobei die Vorrichtung (100) in dem ersten Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit und in dem zweiten Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet; und wobei die Adresse der zumindest einen Speichereinheit von dem zweiten Signal abhängt.
Vorrichtung (100) gemäß Anspruch 13, bei der die erste Aufwachzeit kleiner oder gleich der zweiten Aufwachzeit ist und der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, oder bei der die erste Aufwachzeit kürzer als die zweite Aufwachzeit ist und der erste Leistungsverbrauch größer oder gleich dem zweiten Leistungsverbrauch ist.
Vorrichtung (100) gemäß Anspruch 13 oder 14, bei der der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, und bei der die erste Aufwachzeit kürzer ist als die zweite Aufwachzeit.
Vorrichtung (100) gemäß einem der Ansprüche 13 bis 15, bei der das zweite Signal Informationen bezüglich einer Position der Vorrichtung als eine Latch-Kette in der asynchronen Latch-Kette aufweist.
Vorrichtung (100) gemäß Anspruch 16, bei der das zweite Signal ferner Informationen bezüglich der Länge der asynchronen Latch-Kette aufweist.
Vorrichtung (100) gemäß einem der Ansprüche 13 bis 17, die ferner eine Schalterschaltung aufweist, die mit zumindest einer Senderschaltung, die zumindest eine Senderkomponentenschaltung aufweist, und mit zumindest einer Empfängerschaltung, die zumindest eine Empfängerkomponentenschaltung aufweist, gekoppelt ist, derart, dass die Schalterschaltung in der Lage ist, die zumindest eine Senderkomponentenschaltung und/oder die zumindest eine Empfängerkomponentenschaltung basierend auf dem ersten Signal und abhängig von dem ersten Leistungssparmodus oder dem zweiten Leistungssparmodus zu aktivieren oder zu deaktivieren.
Vorrichtung (100) gemäß Anspruch 18, bei der die Senderschaltung eine analoge Senderkomponentenschaltung und eine digitale Senderkomponentenschaltung aufweist, und bei der die Empfängerschaltung eine analoge Empfängerkomponentenschaltung und eine digitale Empfängerkomponentenschaltung aufweist.
Vorrichtung (100) gemäß einem der Ansprüche 13 bis 19, bei der die Empfangsschnittstelle eine Eingangssignalleitung zum Empfangen des ersten Signals aufweist.
Vorrichtung (100) gemäß einem der Ansprüche 13 bis 20, wobei die Vorrichtung (100) Teil eines Speicherpuffers ist, und wobei zumindest eine Signalleitung der Empfangsschnittstelle Teil einer Schnittstelle einer asynchronen Latch-Kette ist.
Vorrichtung (100) gemäß einem der Ansprüche 13 bis 21, bei der die Empfangsschnittstelle einen Eingang zum Empfangen des zweiten Signals als physisches Signal, eine SM-Bus-Schnittstelle (180), die mit einem Register zum Zugreifen auf und Speichern des zweiten Signals gekoppelt ist, oder eine Schnittstelle einer asynchronen Latch-Kette zum Empfangen des zweiten Signals aufweist.
Vorrichtung (100), die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, die folgende Merkmale aufweist: eine Einrichtung (120, 180) zum Empfangen eines ersten Signals und eines zweiten Signals; und eine Einrichtung zum Umschalten in einen ersten Leistungssparmodus oder einen zweiten Leistungssparmodus abhängig von dem zweiten Signal auf einen Empfang des ersten Signals hin, wobei die Vorrichtung in dem ersten Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit und in dem zweiten Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet.
Vorrichtung (100) gemäß Anspruch 23, bei der die erste Aufwachzeit kleiner oder gleich der zweiten Aufwachzeit ist und der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, oder bei der die erste Aufwachzeit kürzer als die zweite Aufwachzeit ist und der erste Leistungsverbrauch größer oder gleich dem zweiten Leistungsverbrauch ist.
Vorrichtung (100) gemäß Anspruch 23 oder 24, bei der der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, und bei der die erste Aufwachzeit kürzer ist als die zweite Aufwachzeit.
Vorrichtung (100) gemäß einem der Ansprüche 23 bis 25, bei der das zweite Signal Informationen bezüglich einer Position der Vorrichtung (100) als eine Latch-Stufe in der asynchronen Latch-Kette aufweist.
Vorrichtung (100) gemäß Anspruch 26, bei der das zweite Signal ferner Informationen bezüglich der Länge der asynchronen Latch-Kette aufweist.
Verfahren zum Umschalten einer Vorrichtung (100) in einen Leistungssparmodus, das folgende Schritte aufweist: Empfangen eines zweiten Signals; Empfangen eines ersten Signals; und Umschalten in einen ersten Leistungssparmodus oder einen zweiten Leistungssparmodus abhängig von dem zweiten Signal auf einen Empfang des ersten Signals hin, wobei der erste Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit bietet; und wobei der zweite Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet.
Verfahren gemäß Anspruch 28, bei dem die erste Aufwachzeit kleiner oder gleich der zweiten Aufwachzeit ist und der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, oder bei dem die erste Aufwachzeit kürzer als die zweite Aufwachzeit ist und der erste Leistungsverbrauch größer oder gleich dem zweiten Leistungsverbrauch ist.
Verfahren gemäß Anspruch 28 oder 29, bei dem der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, und bei dem die erste Aufwachzeit kürzer ist als die zweite Aufwachzeit.
Verfahren gemäß einem der Ansprüche 28 bis 30, bei dem das zweite Signal Informationen bezüglich der Position der Vorrichtung (100) als eine Latch-Stufe in der asynchronen Latch-Kette aufweist.
Verfahren gemäß einem der Ansprüche 28 bis 31, bei dem das zweite Signal ferner Informationen bezüglich der Länge der asynchronen Latch-Kette aufweist.
Verfahren zum Umschalten einer Vorrichtung in einen Leistungssparmodus in einer Vorrichtung (100), die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, mit einem Speicherbauelement, das zumindest eine Speichereinheit aufweist, die durch eine Adresse bezeichnet ist, das folgende Schritte aufweist: Empfangen eines zweiten Signals; Auswählen eines Leistungssparmodus eines ersten Leistungssparmodus und eines zweiten Leistungssparmodus abhängig von einem zweiten Signal; Empfangen eines ersten Signals; und Umschalten in den ausgewählten Leistungssparmodus auf einen Empfang eines ersten Signals hin, wobei der erste Leistungssparmodus einen ersten Leistungsverbrauch der Vorrichtung und eine erste Aufwachzeit der Vorrichtung bietet; wobei der zweite Leistungssparmodus einen zweiten Leistungsverbrauch der Vorrichtung und eine zweite Aufwachzeit der Vorrichtung bietet; und wobei das zweite Signal Informationen bezüglich der Position der Vorrichtung (100) in der asynchronen Latch-Kette aufweist.
Verfahren gemäß Anspruch 33, bei dem die erste Aufwachzeit kleiner oder gleich der zweiten Aufwachzeit ist und der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, oder bei dem die erste Aufwachzeit kürzer als die zweite Aufwachzeit ist und der erste Leistungsverbrauch größer oder gleich dem zweiten Leistungsverbrauch ist.
Verfahren gemäß Anspruch 33 oder 34, bei dem der erste Leistungsverbrauch größer ist als der zweite Leistungsverbrauch, und bei dem die erste Aufwachzeit kürzer ist als die zweite Aufwachzeit.
Verfahren gemäß einem der Ansprüche 33 bis 35, bei dem das zweite Signal Informationen bezüglich einer Position der Vorrichtung (100) als eine Latch-Kette in der asynchronen Latch-Kette aufweist.
Verfahren gemäß Anspruch 36, bei dem das zweite Signal Informationen bezüglich der Position der Vorrichtung (100) als eine Latch-Stufe in der asynchronen Latch-Kette aufweist.
Verfahren gemäß einem der Ansprüche 33 bis 37, bei dem das zweite Signal ferner Informationen bezüglich der Länge der asynchronen Latch-Kette aufweist.
Computerprogramm zum Durchführen, wenn dasselbe auf einem Computer läuft, eines Verfahrens zum Umschalten einer Vorrichtung in einen Leistungssparmodus, mit folgenden Schritten: Empfangen eines zweiten Signals; Empfangen eines ersten Signals; und Umschalten in einen ersten Leistungssparmodus oder einen zweiten Leistungssparmodus abhängig von dem zweiten Signal auf einen Empfang des ersten Signals hin, wobei der erste Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit bietet; und wobei der zweite Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet.
Computerprogramm zum Durchführen, wenn dasselbe auf einem Computer läuft, eines Verfahrens zum Umschalten einer Vorrichtung in einen Leistungssparmodus, mit folgenden Schritten: Empfangen eines zweiten Signals; Auswählen eines Leistungssparmodus eines ersten Leistungssparmodus und eines zweiten Leistungssparmodus abhängig von einem zweiten Signal; Empfangen eines ersten Signals; und Umschalten in den ausgewählten Leistungssparmodus auf einen Empfang eines ersten Signals hin, wobei der erste Leistungssparmodus einen ersten Leistungsverbrauch der Vorrichtung und eine erste Aufwachzeit der Vorrichtung bietet; wobei der zweite Leistungssparmodus einen zweiten Leistungsverbrauch der Vorrichtung und eine zweite Aufwachzeit der Vorrichtung bietet; und wobei das zweite Signal Informationen bezüglich der Position der Vorrichtung in der asynchronen Latch-Kette aufweist.
Speichersystem, das folgende Merkmale aufweist: eine Speichersteuerung (110); eine Mehrzahl von Speichermodulen, die mit der Speichersteuerung in einer Konfiguration einer asynchronen Latch-Kette gekoppelt sind, wobei die Mehrzahl von Speichermodulen ein erstes Speichermodul und ein zweites Speichermodul aufweist, wobei das erste Speichermodul näher an der Speichersteuerung positioniert ist als das zweite Speichermodul innerhalb der asynchronen Latch-Kette; und wobei das zweite Speichermodul in einem ersten Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit bietet; wobei das zweite Speichermodul in einem zweiten Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet; wobei jedes Speichermodul jeder Mehrzahl von Speichermodulen eine Empfangsschnittstelle aufweist; wobei auf einen Empfang eines ersten Signals von der Speichersteuerung (110) an der Empfangsschnittstelle hin das erste Speichermodul in den ersten Leistungssparmodus umschaltet und das zweite Speichermodul in den zweiten Leistungssparmodus umschaltet; wobei der erste Leistungsverbrauch höher ist als der zweite Leistungsverbrauch; und wobei die erste Aufwachzeit kürzer ist als die zweite Aufwachzeit.
Speichermodul, das folgende Merkmale aufweist: eine Modulplatine (200) mit einer Modulschnittstelle (230); zumindest ein Speicherbauelement, das auf der Modulplatine angeordnet ist; und einen Speicherpuffer (100), der mit der Modulschnittstelle gekoppelt ist, wobei auf einen Empfang eines ersten Signals an der Modulschnittstelle hin der Speicherpuffer (100) abhängig von einem zweiten Signal an der Modulschnittstelle, das eine Anfangsadresse für eine Speichereinheit des zumindest einen Speicherbauelements anzeigt, in den ersten Leistungssparmodus oder einen zweiten Leistungssparmodus umschaltet; und wobei der Speicherpuffer (100) in dem ersten Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit und in dem zweiten Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet.
Vorrichtung, die als eine Latch-Stufe in eine asynchrone Latch-Kette schaltbar ist, die folgende Merkmale aufweist: eine Empfangsschnittstelle, wobei auf einen Empfang eines ersten Signals an der Empfangsschnittstelle hin die Vorrichtung abhängig von einem zweiten Signal an der Empfangsschnittstelle in einen ersten Leistungssparmodus oder einen zweiten Leistungssparmodus umschaltet; wobei die Vorrichtung in dem ersten Leistungssparmodus einen ersten Leistungsverbrauch und eine erste Aufwachzeit und in dem zweiten Leistungssparmodus einen zweiten Leistungsverbrauch und eine zweite Aufwachzeit bietet; wobei der erste Leistungsverbrauch höher ist als der zweite Leistungsverbrauch; und wobei die erste Aufwachzeit kürzer ist als die zweite Aufwachzeit.