DE102007044795B4 - Elektronisches Modul mit einem Bauelementstapel - Google Patents

Elektronisches Modul mit einem Bauelementstapel Download PDF

Info

Publication number
DE102007044795B4
DE102007044795B4 DE102007044795A DE102007044795A DE102007044795B4 DE 102007044795 B4 DE102007044795 B4 DE 102007044795B4 DE 102007044795 A DE102007044795 A DE 102007044795A DE 102007044795 A DE102007044795 A DE 102007044795A DE 102007044795 B4 DE102007044795 B4 DE 102007044795B4
Authority
DE
Germany
Prior art keywords
component
carrier
stack
contact surfaces
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007044795A
Other languages
English (en)
Other versions
DE102007044795A1 (de
Inventor
Karl Weidner
Robert Weinke
Jörg Zapf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102007044795A priority Critical patent/DE102007044795B4/de
Publication of DE102007044795A1 publication Critical patent/DE102007044795A1/de
Application granted granted Critical
Publication of DE102007044795B4 publication Critical patent/DE102007044795B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Elektronisches Modul mit
– einem Träger (30), der auf einer ersten Hauptseite eine Bauelementaufnahmefläche (31) und zumindest eine Kontaktfläche (32) aufweist;
– einem Bauelementstapel (33), der auf der Bauelementaufnahmefläche des Trägers (30) angeordnet ist, wobei der Bauelementstapel (33) zumindest zwei übereinander angeordnete Bauelemente umfasst, von denen jedes auf einer jeweiligen dem Träger jeweils abgewandten Seite Vorderseite zumindest eine Bauelementkontaktfläche zur elektrischen Kontaktierung aufweist;
– einer Isolationsstruktur (34), welche flächig auf der ersten Hauptseite des mit dem Bauelementstapel (33) bestückten Trägers (30) angeordnet ist und im Bereich der zumindest einen Bauelementkontaktfläche (12, 22) zumindest eines der Bauelemente (10, 20) des Bauelementstapels (33) und der zumindest einen Kontaktfläche (32) des Trägers (30) jeweils eine Aussparung (35, 36, 37) aufweist;
– einer auf der Isolationsstruktur (34) angeordneten Kontaktleiterbahnstruktur (38), welche
– die zumindest eine Bauelementkontaktfläche (12, 22) mit der zumindest einen Kontaktfläche (32) und/oder
– mehrere der...

Description

  • Die Erfindung betrifft ein elektronisches Modul mit einem Träger, der auf einer ersten Hauptseite eine Bauelementaufnahmefläche und zumindest eine Kontaktfläche aufweist. Auf der Bauelementaufnahmefläche ist ein Bauelementstapel angeordnet, der zumindest zwei übereinander angeordnete Bauelemente umfasst, von denen jedes auf einer jeweiligen Vorderseite zumindest eine Bauelementkontaktfläche zur elektrischen Kontaktierung aufweist.
  • Aus US 2003/0 080 403 A1 ist ein Träger mit einem aus zwei Chips bestehenden Bauelementstapel dargestellt, bei dem ein Polymerband mit Leiterbahnen vorhanden ist. Es ist ein elektronisches Modul mit einem Bauelementstapel und einer auf der Isolationsstruktur angeordneten Kontaktleiterbahnstruktur dargestellt, welche die zumindest eine Bauelemente-Kontaktfläche mit der zumindest einen Kontaktfläche elektrisch verbindet. Diese Kontaktleiterbahnstruktur erstreckt sich jeweils in die Ausnehmungen der Isolationsstruktur an den jeweiligen Kontakten.
  • Aus US 6 731 009 B1 ist ein integrierter Bauelementstapel mit mehreren integrierten Schaltungen bzw. Chips bekannt. Diese Mehrzahl von integrierten Chips/Schaltungen ist übereinander angeordnet und mit ”Flip-Chip”-Verbindungen elektrisch kontaktiert.
  • Aus US 6 232 148 B1 ist ein integrierter Stapel von Schaltungselementen bekannt, bei dem mindestens ein Bondgerät auf einer aktiven Oberfläche des Chips variabel positionierbar ist. Eine Mehrzahl von Führungsfingern eines Leadframes erstrecken sich zwischen den Chips.
  • Ein elektronisches Modul umfasst üblicherweise einen Träger oder ein Substrat, auf dem eine strukturierte Metallschicht mit Metall- oder Kontaktflächen aufgebracht ist. Auf manchen der Kontaktflächen sind jeweils ein oder mehrere Bauelemente, z. B. ein Halbleiterchip oder ein passives Bauelement, aufgebracht. Das oder die Bauelemente sind über ein Verbindungsmittel, in der Regel ein Lot oder ein Kleber, mit der jeweiligen Kontaktfläche verbunden. Zur elektrischen Kontaktierung weisen die Bauelemente jeweils eine Anzahl an Kontaktflächen auf ihrer von dem Träger abgewandten Oberseite (= Vorderseite) auf. Die elektrische Verbindung zwischen den Kontaktflächen eines Bauelements untereinander und/oder einer der Kontaktflächen der Metallschicht des Trägers wird üblicherweise unter Verwendung von Bonddrähten realisiert.
  • Um eine Miniaturisierung eines elektronischen Moduls bewirken zu können, werden Bauelementstapel mit übereinander angeordneten, nackten Bauelementen, bereitgestellt. Hierbei stellt die Kontaktierung eines jeweiligen Bauelements, z. B. eines Halbleiterchips, eine große Herausforderung dar.
  • Üblicherweise wird auch bei derartigen Bauelementstapeln zur Herstellung elektrischer Verbindungen Drahtbondtechnik eingesetzt. Die Bauelemente des Bauelementstapels werden in gleicher Richtung orientiert übereinander angeordnet und auf dem Träger angeordnet. Sind die Bauelemente gleich groß, so wird häufig ein Abstandshalter, auch Spacer genannt, zwischen jeweils zwei Bauelemente eingefügt. Das Herstellen einer Drahtbondverbindung erfolgt hierbei jeweils vor dem Aufsetzen des nächsten Abstandshalters und des darauf folgenden Bauelements. Weisen die Bauelemente nach oben hin eine kleiner werdende Grundfläche auf, so kann gegebenenfalls auf den Abstandshalterverzichtet werden. Bei der Verwendung von Drahtbondverbindungen ist es zu deren mechanischer Stabilisierung notwendig, die Drähte in eine Vergussmasse, sog. Globtop, einzubetten. Hierdurch sind diese vor mechanischen Beschädigungen und Vibrationen geschützt.
  • Die Herstellung eines elektronischen Moduls mit einem Bauelementstapel, welcher eine Mehrzahl an übereinander angeordneten Bauelementen umfasst, ist bei Verwendung der Drahtbondtechnologie außerordentlich komplex. Der Prozessablauf erzwingt ein aufwändiges, serielles Kontaktierungsverfahren, bei dem eine hohe Ausbeute Voraussetzung für die wirtschaftliche Herstellung des elektronischen Moduls ist. Ein hohes Risiko stellt die Kurzschlussgefahr durch sich berührende Drähte dar. Darüber hinaus sind aufgrund des Platzbedarfs der einzelnen Leiterdrahtverbindungen einer Miniaturisierung Grenzen gesetzt. Ebenso ist eine Kühlung der übereinander angeordneten Bauelemente kaum möglich.
  • Es ist Aufgabe der vorliegenden Erfindung, ein elektronisches Modul mit einem Bauelementstapel anzugeben, bei welchem die elektrische Kontaktierung jeweiliger Bauelemente des Bauelementstapels auf einfachere und zuverlässigere Weise durchgeführt werden kann, wobei der Flächenbedarf für die elektrische Kontaktierung minimal sein soll.
  • Diese Aufgabe wird durch ein elektronisches Modul mit den Merkmalen des Anspruches 1 gelöst. Vorteilhafte Ausführungsformen ergeben sich aus den abhängigen Patentansprüchen.
  • Ein erfindungsgemäßes elektronisches Modul umfasst einen Träger, der auf einer ersten Hauptseite eine Bauelementaufnahmefläche und zumindest eine Kontaktfläche aufweist. Ein Bauelementstapel ist auf der Bauelementaufnahmefläche des Trägers angeordnet, wobei der Bauelementstapel zumindest zwei übereinander angeordnete Bauelemente umfasst, von denen jedes auf einer jeweiligen Vorderseite zumindest eine Bauelementkontaktfläche zur elektrischen Kontaktierung aufweist. Eine Isolationsstruktur ist flächig auf der ersten Hauptseite des mit dem Bauelementstapel bestückten Trägers angeordnet und weist im Bereich der zumindest einen Bauelementkontaktfläche zumindest eines der Bauelemente des Bauelementstapels und der zumindest einen Kontaktfläche des Trägers jeweils eine Aussparung auf. Eine auf der Isolationsstruktur angeordnete Kontaktleiterbahnstruktur verbindet die zumindest eine Bauelementkontaktfläche mit der zumindest einen Kontaktfläche und/oder mehrere der Kontaktflächen miteinander und/oder mehrere der Bauelementkontaktflächen eines der Bauelemente miteinander und/oder mehrere der Bauelementkontaktflächen der zumindest zwei Bauelemente miteinander.
  • Zur Miniaturisierung des elektronischen Moduls sowie zur Vereinfachung der Herstellung wird vorgeschlagen, eine sog. planare Verbindungstechnologie zu nutzen, bei welcher die Kontaktleiterbahnstruktur nicht durch Drahtverbindungen, sondern durch galvanisch aufgebrachte Leiterzugstrukturen erzeugt wird.
  • Bei dieser wird eine Oberfläche des Halbzeugs zunächst mit einer Isolationsschicht, z. B. einer Kunststofffolie aus einem isolierenden Material, bedeckt. An den Stellen der Kontaktflächen werden Öffnungen oder Aussparungen in die Isolationsschicht eingebracht, um die Kontaktflächen freizulegen. Anschließend wird eine dünne Metallschicht durch Sputtern, Aufdampfen und andere Verfahren zur Erzeugung dünner Kontaktschichten ganzflächig auf die Isolationsschicht und deren eingebrachte Öffnungen aufgebracht. Auf diese dünne Metallschicht wird eine weitere, in der Regel aus einem isolierenden Material bestehende lichtempfindliche Folie (sog. Fotofolie) aufgebracht. Die Fotofolie wird in einem weiteren Schritt entsprechend der gewünschten leitenden Struktur belichtet und entwickelt. Die nicht belichteten Abschnitte der Fotofolie lassen sich in einem weiteren Verfahrensschritt entfernen, so dass eine Freilegung der darunter befindlichen dünnen Metallschicht, genauer der Kupferoberfläche, erfolgt. Durch Eintauchen des vorbereiteten Halbzeugs in ein Elektrolytbad, insbesondere ein Kupfer-Elektrolytbad, wird durch galvanische Verstärkung eine ca. 20 μm bis 200 μm dicke Kupferschicht aufgewachsen. In einem sich daran anschließenden Schritt, der als Strippen der Fotofolie bezeichnet wird, wird die noch auf der Oberfläche befindliche Fotofolie an den Bereichen, an welchen keine elektrisch leitende Struktur ausgebildet werden soll, entfernt. Als letzter Schritt erfolgt ein sog. Differenzätzen, bei dem ganzflächig die aus Titan und Kupfer bestehende dünne Metallschicht entfernt wird, so dass lediglich die gewünschte leitfähige Struktur überbleibt. Die leitfähige Struktur, die auch als Kontaktleiterbahnstruktur bezeichnet wird, ist üblicherweise aus Kupfer ausgebildet, wobei die Schichtdicke im Bereich von 20 μm bis 500 μm liegt.
  • Elektronische Module, die in planarer Verbindungstechnologie gefertigt sind, weisen den Vorteil auf, dass die Höhe eines fertig gestellten elektronischen Moduls im Vergleich zu elektronischen Modulen mit herkömmlichen Bonddrähten wesentlich geringer ist.
  • In einer Ausgestaltung sind die Seitenkanten des Bauelementstapels mit der Isolationsstruktur versehen. Hierdurch wird eine hermetische Versiegelung des Bauelementstapels auf dem Träger bewirkt.
  • Zweckmäßigerweise ist das oberste Bauelement des Bauelementstapels mit seinen Bauelementkontaktflächen von der ersten Hauptseite des Trägers abgewandt angeordnet. Hierdurch kann zumindest das oberste Bauelement in der bekannten Weise durch die planare Verbindungstechnologie kontaktiert werden.
  • In einer ersten Variante der Erfindung ist ein unteres Bauelement des Bauelementstapels mit seinen Bauelementkontaktflächen von der ersten Hauptseite des Trägers abgewandt angeordnet, wobei die Bauelementkontaktflächen des untersten Bauelements nicht von einem mit diesem verbundenen oberen Bauelement bedeckt sind. Dies bedeutet, dass das untere Bauelement größer ist als das auf ihm angeordnete obere Bauelement. Hierdurch liegen die Bauelementkontaktflächen sowohl des oberen als auch des unteren Bauelements frei und können in bekannter Weise durch die planare Verbindungstechnologie kontaktiert werden.
  • In einer zweiten Variante ist das unterste, mit dem Träger verbundene Bauelement des Bauelementstapels mit seinen Bauelementkontaktflächen der ersten Hauptseite des Trägers zugewandt angeordnet, wobei die Bauelementkontaktflächen des untersten Bauelements Flipchip mit korrespondierenden Kontaktflächen des Trägers im Bereich der Bauelementaufnahmefläche kontaktiert sind. Die Herstellung einer elektrischen Verbindung zwischen dem untersten Bauelement und dem Träger erfolgt auf bekannte Weise durch die Kontaktierung „Face Down”. „Face Down” bedeutet, dass die Vorderseite des Bauelements dem Träger zugewandt ist. Die Kontaktierung eines auf diesem untersten Bauelement aufgebrachten oberen Bauelements kann, wenn dieses mit seinen Bauelementkontaktflächen dem Träger abgewandt auf dem untersten Bauelement aufgebracht ist, durch die planare Verbindungstechnologie erfolgen. Die Herstellung einer elektrischen Verbindung zwischen den Bauelementkontaktflächen des oberen und des untersten Bauelements kann dann unter Zwischenschaltung einer strukturierten Metallschicht auf dem Träger erfolgen, welche in elektrischen Kontakt mit der Kontaktleiterbahnstruktur der planaren Verbindungstechnologie steht.
  • Das unterste Bauelement und das mit diesem verbundene Bauelement sind mit ihren Rückseiten zweckmäßigerweise lediglich mechanisch miteinander verbunden. Die Verbindung kann beispielsweise durch einen Kleber hergestellt sein.
  • In einer weiteren alternativen Ausgestaltung sind ein unteres Bauelement und ein mit diesem verbundenes oberes Bauelement des Bauelementstapels mit seinen Bauelementkontaktflächen von der ersten Hauptseite des Trägers abgewandt angeordnet, wobei eine Kontaktierung des unteren Bauelements im Bereich einer Seitenkante des Bauelementstapels erfolgt. Bei dieser Variante sind die Bauelemente des Bauelementstapels identisch orientiert. Dies bedeutet, dass beispielsweise sämtliche Vorderseiten der Bauelemente des Bauelementstapels von dem Träger abgewandt angeordnet sind.
  • In einer Ausgestaltung kann zwischen dem unteren und dem oberen Bauelement ein Umverdrahtungselement vorgesehen sein. Dieses dient dazu, die elektrische Kontaktierung des unteren Bauelements von der Seitenkante des Bauelementstapels her zu ermöglichen.
  • Das Umverteilungselement kann ein Leiterrahmen (Leadframe) mit Anschlussfingern sein, wobei erste Enden der Anschlussfinger mit den Bauelementkontaktflächen des unteren Bauelements elektrisch leitend verbunden sind und zweite Enden der Anschlussfinger seitlich über die jeweiligen Ränder des oberen und des unteren Bauelements hinausragen, wobei die Kontaktleiterbahnstruktur einen elektrischen Kontakt zu den zweiten Enden im Bereich der Seitenkanten herstellt. Hierbei durchstoßen zweckmäßigerweise die zweiten Enden der Anschlussfinger des Leiterrahmens die Isolationsstruktur im Bereich der Seitenkanten.
  • Vor der Montage des oberen Bauelements auf dem unteren Bauelement wird auf dem unteren Bauelement durch Löten, Leitkleben oder analoge Verfahren der Leiterrahmen aufgebracht, welcher über die Seitenkanten des unteren Bauelements hinausragt. Durch einen späteren Stanzvorgang, durch den die Anschlussfinger aus dem Leiterrahmen entfernt werden, kann festgelegt werden, wie weit die zweiten Enden der Anschlussfinger über den Rand des unteren Bauelements hinausragen. Beim Aufbringen der Isolierschicht durchstößt der Leiterrahmen die Isolierschicht, wodurch die über die Isolierschicht hinausstehenden Abschnitte der zweiten Enden der Anschlussfinger bei der galvanischen Erstellung der Kontaktleiterbahnstruktur kontaktiert werden können. Die Kontaktleiterbahnstruktur kontaktiert nunmehr den Leiterrahmen.
  • Zur Einhaltung eines definierten Abstandes zwischen dem unteren und dem oberen Bauelement kann optional ein Abstandshalter, beispielsweise aus einem Metall oder einem Kunststoff vorgesehen werden. Dieser kann beispielsweise durch einen Klebevorgang mit dem unteren und dem oberen Bauelement fixiert werden.
  • Anstatt der Verwendung eines Leiterrahmens kann das Umverdrahtungselement ein Spider mit einer strukturierten Isolationsschicht und einer darauf aufgebrachten strukturierten Metallschicht sein. Der Spider ist zweckmäßigerweise mit der strukturierten Isolationsschicht auf dem unteren Bauelement und dessen Seitenkanten aufgebracht, wobei eine elektrische Kontaktierung des Spiders im Bereich der Seitenkante des unteren Bauelements erfolgt. In einer Ausgestaltung dieser Variante enden erste Enden von Metallfingern der strukturierten Metallschicht im Bereich zwischen einer Aussparung der strukturierten Isolationsschicht und sind mit den Bauelementkontaktflächen des unteren Bauelements elektrisch leitend verbunden.
  • Der Spider wird, wie er beispielsweise in der sog. TAB-Technologie (TAB = Tabbed Automatic Bonding) verwendet wird, vor der Montage auf das untere Bauelement durch Löten oder Leitkleben aufgebracht, so dass dieser zunächst über die Seitenränder des unteren Bauelements hinausragt. Es genügt hierbei ein sog. einlagiger Spider, bei dem die freitragenden inneren Enden von Metallfingern mit den Bauelementkontaktflächen des unteren Bauelements verbunden werden. Die der Vorderseite des Bauelements zugewandte Rückseite der strukturierten Metallschicht ist durch die strukturierte Isolationsschicht, z. B. aus Polyimid, isoliert. Beim Aufbringen der Isolationsschicht der planaren Verbindungstechnologie auf den Bauelementstapel und den Träger wird der Spider derart verformt, dass dieser mit seiner Isolationsschicht an der Seitenkante des unteren Bauelements anliegt. Nach dem Aufbringen der Isolationsschicht können beispielsweise durch ein Laser ablationsverfahren die Öffnungen in die Isolationsschicht eingebracht werden, so dass die strukturierte Metallschicht freigelegt ist. Hierdurch kann ein elektrischer Kontakt mit der Kontaktleiterbahnstruktur, welche nachfolgend galvanisch erzeugt wird, hergestellt werden.
  • Auch bei dieser Variante kann zwischen dem oberen und dem unteren Bauelement zur Einhaltung eines definierten Abstandes ein Abstandshalter vorgesehen werden.
  • Eine weitere Variante der seitlichen Kontaktierung des unteren Bauelements sieht vor, dass die Bauelementkontaktflächen des unteren Bauelements bis an die Seitenkante des unteren Bauelements ragen und eine im Bereich der Seitenkante kontaktierbare Fläche aufweisen. Die Bauelementkontaktflächen des unteren Bauelements können beispielsweise während der Fertigung im Wafer in dessen Sägespur verlängert vorgesehen sein, so dass diese beim Vereinzeln der Bauelemente aus dem Wafer angeschnitten werden. Nach der gestapelten Montage einer Mehrzahl an Bauelementen und dem Laminieren der Isolationsschicht kann die Stirnseite der Bauelementkontaktflächen des unteren Bauelements beispielsweise durch Laserablation zugänglich gemacht werden. Die strukturierte Kontaktleiterbahnstruktur kontaktiert dann direkt die Stirnseite dieser verlängerten Bauelementkontaktflächen.
  • Im Falle einer seitlichen Kontaktierung des unteren Bauelements ist es zweckmäßig, wenn die Bauelemente des Bauelementstapels in etwa gleich groß sind, da hierdurch die Herstellung eines elektrischen Kontakts vereinfacht ist.
  • In einer weiteren Ausgestaltung kann vorgesehen sein, in den Bauelementstapel zumindest eine Wärmesenke zu integrieren. Die zumindest eine Wärmesenke kann eine elektrische Funktion aufweisen. Hierdurch kann eine hohe Zuverlässigkeit durch ein optimiertes thermomechanisches Verhalten erzielt werden. Die verbesserte Kühlung kann beispielsweise durch das Vorsehen von Metallstrukturen auf der Isolationsschicht der planaren Verbindungstechnologie realisiert werden. Es ist ebenso eine direkte Kühlung, durch einen mitstrukturierten Kühlkörper auf einer Vorderseite eines der Bauelemente denkbar. Es können Wärmesenken, z. B. Bauelemente aus Kupfer, analog zu den Bauelementen des Bauelementsstapels in diesen integriert werden, die ausschließlich als Wärmesenke dienen und so zur Kühlung beitragen.
  • Ebenso ist in einer Variante zumindest eine dem ESD-Schutz dienende elektrisch leitende Schicht vorgesehen, welche durch zusätzliche Metallflächen oder entsprechende Ankontaktierungen bereitgestellt werden kann.
  • Die Erfindung wird nachfolgend näher anhand der Figuren beschrieben. Es zeigen:
  • 1 eine Querschnittsdarstellung eines ersten Ausführungsbeispiels eines elektronischen Moduls,
  • 2 eine Querschnittsdarstellung eines zweiten Ausführungsbeispiels des erfindungsgemäßen elektronischen Moduls,
  • 3 eine Querschnittsdarstellung eines dritten Ausführungsbeispiels des elektronischen Moduls,
  • 4 eine Querschnittsdarstellung eines vierten Ausführungsbeispiels des elektronischen Moduls, und
  • 5 eine Querschnittsdarstellung eines fünften Ausführungsbeispiels des elektronischen Moduls.
  • 1 zeigt in einer Querschnittsdarstellung ein elektronisches Modul 1, bei dem auf einer Bauelementaufnahmefläche 31 eines Trägers 30 ein Bauelementstapel 33 aufgebracht ist. Der Bauelementstapel 33 umfasst beispielhaft zwei übereinander angeordnete Bauelemente 10, 20. Das untere der beiden Bauelemente 10 ist mit seiner Rückseite 14 dem Träger 30 zugewandt und mit diesem über eine Klebeschicht 52 mechanisch verbunden. Auf seiner Vorderseite 11 weist das untere Bauelement 10 in der Querschnittsdarstellung beispielhaft zwei Bauelementkontaktflächen 12 auf, welche nahe einer Seitenkante 13 angeordnet sind. Das obere Bauelement 20 weist im Vergleich zu dem unteren Bauelement 10 eine kleinere Grundfläche auf und ist mit seiner Rückseite 24 über einen Kleber 53 mit der Vorderseite 11 des unteren Bauelements 10 verbunden. Dabei ist das obere Bauelement 20 derart auf dem unteren Bauelement 10 angeordnet, dass die Bauelementkontaktflächen 12 des unteren Bauelements 10 nicht von dem oberen Bauelement 20 bedeckt werden. Das obere Bauelement 20 weist ebenfalls auf seiner Vorderseite 21 Bauelementkontaktflächen 22 auf, wobei lediglich beispielhaft zwei dargestellt sind.
  • Bei den Bauelementen 10, 20 kann es sich beispielsweise um Halbleiterchips handeln, welche in bekannter Weise in einem Wafer hergestellt sind.
  • Sämtliche der elektrisch zu kontaktierenden Bauelementkontaktflächen 12, 22 der Bauelemente 10, 20 des Bauelementstapels 33 sind im Ausführungsbeispiel der 1 von dem Träger 30 abgewandt und von ihrer Vorderseite 11, 21 her zugänglich. Hierdurch ergibt sich die Möglichkeit, zur Herstellung einer elektrischen Verbindung zwischen den Bauelementkontaktflächen 12 bzw. 22 eines Bauelementes 10 bzw. 20 und/oder zwischen den Bauelementkontaktflächen 12, 22 der Bauelemente 10, 20 und/oder zwischen jeweiligen Bauelementkontaktflächen 12, 22 und einer Kontaktfläche 32 des Trägers 30 eine planare Verbindungstechnologie, wie z. B. die unter dem Namen SiPLIT (Siemens Planar Interconnect Technology) bekannte Umverdrahtungstechnik, zu verwenden.
  • Hierzu wird eine Isolationsschicht 34 über den auf dem Träger 30 aufgebrachten Bauelementstapel 33 aufgebracht, z. B. laminiert. Im Bereich der Bauelementkontaktflächen 12 und 22 sowie der Kontaktflächen 32 des Trägers 30 werden Aussparungen 35, 37 eingebracht. Dies kann beispielsweise durch Laserablation erfolgen. Anschließend wird eine strukturierte Metallisierung, die Kontaktleiterbahnstruktur 38, aufgebracht, welche die Bauelementkontaktflächen 12, 22 miteinander und/oder mit der Bauelementkontaktfläche 32 des Trägers verbindet. Die Kontaktleiterbahnstruktur 38 kann z. B. durch eine gesputterte Startschicht, eine dreidimensionale Fotolithographie und eine semi-additive galvanische Abscheidung erzeugt werden.
  • Die Kontaktleiterbahnstruktur 38 kann in einer Ausgestaltung auch mehrlagig ausgebildet sein. Hierzu wird die Metallisierung der Kontaktleiterbahnstruktur 38 durch eine weitere Schicht isoliert, die Kontaktleiterbahnstruktur im Bereich auszubildender Kontaktflächen geöffnet und eine zweite strukturierte Metallisierung zur Ausbildung einer weiteren Kontaktleiterbahnstruktur aufgebracht.
  • Im Ausführungsbeispiel sind die in der Figur rechts angeordneten Bauelementkontaktflächen 12, 22 miteinander und mit der Kontaktfläche 32 des Trägers 30 elektrisch verbunden. Demgegenüber weisen die links in der Figur angeordneten Bauelementkontaktflächen 12, 22 in der Querschnittsdarstellung keinen elektrischen Kontakt zueinander auf.
  • 2 zeigt ein zweites Ausführungsbeispiel eines erfindungsgemäßen elektronischen Moduls, bei dem der Bauelementstapel 33 wiederum zwei Bauelemente 10, 20 umfasst, welche übereinander angeordnet sind. In diesem Ausführungsbeispiel sind die Bauelemente 10, 20 in etwa gleich groß ausgebildet. Das untere Bauelement 10 ist mit seiner Vorderseite 11 dem Träger 30 zugewandt. Die elektrische Kontaktierung der Bauelementkontaktflächen 12 erfolgt unter Verwendung von Kontaktbällen 51 (sog. Lotballs). Alternativ können auch sog. Stud Bumps oder leitfähiger Klebstoff verwendet werden. Diese Art der Kontaktierung wird auch als Flipchip-Kontaktierung bezeichnet. In der Regel wird der zwischen dem unteren Bauelement 10 und dem Träger 30 entstehende Spalt durch einen sog. Underfill ausgefüllt (nicht dargestellt).
  • Das obere Bauelement 20 ist mit seiner Rückseite 24 über einen Kleber 53 mit der Rückseite 14 des unteren Bauelements 10 verbunden. Dies bedeutet, dass die Bauelementkontaktflächen 22 des oberen Bauelements 20 von dem Träger abgewandt sind. Hierdurch können die Bauelementkontaktflächen 22 des oberen Bauelements in der oben beschriebenen Weise durch die Planare Verbindungstechnologie kontaktiert werden. Zu diesem Zweck ist wiederum die Isolationsschicht 34 über dem auf dem Träger 30 aufgebrachten Bauelementstapel 33 vorgesehen. Hierbei sind neben der Vorderseite 21 des oberen Bauelements 20 und dem Träger 30 auch die Seitenkanten des Bauelementstapels 33 von der Isolationsschicht bedeckt. Das Aufbringen der Kontaktleiterbahnstruktur 38 erfolgt ebenfalls in der oben beschriebenen Weise. Die Herstellung einer elektrischen Verbindung zwischen den Bauelementkontaktflächen 22 des oberen Bauelements 20 und den Bauelementkontaktflächen 12 des unteren Bauelements 10 erfolgt in dieser Ausgestaltung über die Kontaktleiterbahnstruktur 38 und eine in der Figur nicht dargestellte strukturierte Metallisierung auf oder in dem Träger 30.
  • Die 3 bis 5 zeigen weitere Ausführungsbeispiele, bei denen die Bauelemente des Bauelementstapels 33 jeweils mit ihrer Vorderseite 11, 21 von dem Träger 30 abgewandt sind. Den Ausführungsbeispielen gemeinsam ist der Umstand, dass die elektrische Kontaktierung des unteren Bauelements 10 jeweils von der Seite des Bauelementstapels 31 her erfolgt, wobei jeweils die planare Verbindungstechnologie zur Herstellung sämtlicher Kontaktmöglichkeiten genutzt ist.
  • Um die Kontaktierung im Bereich einer Seitenkante des Bauelementstapels 33 zu ermöglichen, ist in dem dritten Ausführungsbeispiel in 3 zwischen dem oberen Bauelement 20 und dem unteren Bauelement 10 als Umverdrahtungselement 40 ein Leiterrahmen 41 vorgesehen. In der Querschnittsdarstellung der 3 sind hierbei zwei Anschlussfinger 44 des Leiterrahmens 41 dargestellt. Ein jeweils erstes Ende 45 der Anschlussfinger 44 ist mit den Bauelementkontaktflächen 12 des unteren Bauelements 10 elektrisch verbunden. Ein jeweils zweites Ende 46 der Anschlussfinger 44 ragt über die jeweiligen Ränder des oberen und unteren Bauelements 10, 20 hinaus. Dies führt beim Aufbringen der Isolationsschicht 34 dazu, dass die über die Ränder der Bauelemente 10, 20 hinausragenden zweiten Enden der Anschlussfinger 44 die Isolierschicht 34 durchbrechen. Ein jeweiliger Durchbruch in der Isolationsschicht 34 ist mit dem Bezugszeichen 43 gekennzeichnet. Beim Aufbringen der Kontaktleiterbahnstruktur 38 auf die Isolationsschicht 34 werden neben den Bauelementkontaktflächen 22 des zweiten Bauelements 20 und der Kontaktflächen 32 des Trägers 30 auch die zweiten Enden 46 der Anschlussfinger 44 kontaktiert.
  • Um einen definierten Abstand zwischen dem ersten und dem zweiten Bauelement 10, 20 zu erzielen, kann zwischen diesen ein Abstandshalter 42, z. B. aus einem Metall oder Kunststoff, vorgesehen sein. Die mechanische Verbindung zwischen dem ersten und dem zweiten Bauelement 10, 20 kann beispielsweise über einen Kleber erfolgen, welcher im Falle des Vorhandenseins des Abstandshalters 42 mit den jeweiligen Bauelementen 10, 20 verbunden wird.
  • In dem vierten Ausführungsbeispiel in 4 ist das Umverdrahtungselement durch einen Spider 47 gebildet. Der Spider 47 umfasst eine strukturierte Isolationsschicht 48 z. B. aus Polyimid, sowie eine darauf aufgebrachte strukturierte Metallschicht 49. Der Spider 47 wird zunächst auf die Vorderseite 11 des unteren Bauelements 10 aufgebracht, wobei die strukturierte Isolationsschicht 48 der Vorderseite 11 zugewandt ist. Hierbei werden die Bauelementkontaktflächen 12 des unteren Bauelements 10 nicht von der strukturierten Isolationsschicht 48 bedeckt, so dass erste Enden von Metallfingern 50 mit den Bauelementkontaktflächen 12 kontaktiert werden können. Nach der Herstellung der elektrischen Kontakte zwischen den Metallfingern 50 und den Bauelementkontaktflächen 12 wird das obere Bauelement 20 mit dem vorbereiteten Bauelement 10, z. B. durch einen Kleber, verbunden. Anschließend wird der Bauelementstapel 33 im Bereich der Bauelementaufnahmefläche 31 auf den Träger 30 aufgesetzt und mit diesem verbunden. Dies kann wiederum unter Verwendung eines Klebers 52 erfolgen. Beim Aufbringen der Isolierschicht 34 wird der über die Seitenränder des unteren Bauelements hinausstehende Spider derart verformt, dass die strukturierte Isolationsschicht 48 sich an die Seitenränder 13 des unteren Bauelements 10 anlegt. Hieraus ergibt sich, dass die mit der strukturierten Isolationsschicht 48 verbundene strukturierte Metallschicht 49 an die Isolationsschicht 34 angrenzt. Neben den Aussparungen 35 auf der Vorderseite 22 des oberen Bauelements 20 und den Aussparungen 37 auf dem Träger 30 werden zusätzlich Aussparungen 36 in die Isolationsschicht 34 an der Seitenkante des Bauelementstapels 33 bzw. des unteren Bauelements 10 eingebracht. Hierdurch wird die strukturierte Metallschicht 49 des Spiders 17 freigelegt und kann von der Kontaktleiterbahnstruktur 38 elektrisch kontaktiert werden.
  • Auch in diesem Ausführungsbeispiel kann zwischen dem unteren und dem oberen Bauelement 10, 20 wiederum ein Abstandshalter (nicht dargestellt) eingebracht sein.
  • In dem fünften Ausführungsbeispiel gemäß 5 kann auf ein Umverdrahtungselement zwischen dem unteren und dem oberen Bauelement 10, 20 verzichtet werden. Die seitliche Kontaktierung wird dadurch möglich, dass die Bauelementkontaktflächen 12 des unteren Bauelements 10 bis an dessen Seitenkanten 13 ragen. Realisiert werden kann dies dadurch, dass die Bauelementkontaktflächen 12 auf Waferebene in eine Sägespur verlängert sind, so dass diese beim Vereinzeln angeschnitten werden. Nach der gestapelten Montage des unteren und des oberen Bauelements 10, 20 und dem Aufbringen der Isolationsschicht 34 können die Stirnseiten der Bauelementkontaktflächen 12 durch das Einbringen der Aussparungen 36 im Bereich der Seitenkante 13 des Bauelements 10 zugänglich gemacht werden. Die Kontaktleiterbahnstruktur 38 kontaktiert dann direkt die Stirnseite der verlängerten Bauelementkontaktflächen 12.
  • Bei diesem Ausführungsbeispiel kann die Rückseite 24 des oberen Bauelements 20 unmittelbar, z. B. durch einen Kleber 53 mit der Vorderseite 11 des unteren Bauelements 10 verbunden werden. Das untere Bauelement 10 ist mit seiner Rückseite 14 über einen Kleber 52 im Bereich der Bauelementaufnahmefläche 33 mit dem Träger 30 verbunden.
  • Die Vorteile dieser beschriebenen elektronischen Module sind einer hoher Miniaturisierungsgrad durch das Übereinanderordnen mehrerer Bauelemente und deren platzsparende elektrische Kontaktierung mittels planarer Verbindungstechnologie. Es können unterschiedliche Bauelemente mit unterschiedlichen Pad-Metallisierungen verwendet werden. Es besteht eine hohe Flexibilität hinsichtlich der Größen und Dicken der zu verarbeitenden Bauelemente.
  • Die seitliche Kontaktierung im Bereich der Bauelementkanten ermöglicht eine eng anliegenden und eventuell mehrlagige Kontaktierebene mit hoher Verdrahtungsdichte.
  • Ein erfindungsgemäßes elektronisches Modul weist eine hohe Zuverlässigkeit durch ein gutes thermomechanisches Verhalten auf. Durch zusätzliche Metallstrukturen der Kontaktleiterbahnstruktur auf der Isolierschicht kann eine verbesserte Kühlung erzielt werden. Die Kühlung kann auch direkt durch das Einbringen von mitstrukturierten Kühlkörpern auf einer jeweiligen Bauelementvorderseite erfolgen.
  • Es besteht ferner die Möglichkeit, Wärmesenken in dem Bauelementstapel zu integrieren. Die Integration kann analog zu den Bauelementen erfolgen. Die Wärmesenken können ausschließlich als Wärmesenke dienen und so zur Kühlung beitragen.
  • Durch das Vorsehen zusätzlicher Metallflächen oder entsprechender Ankontaktierungen, welche bei der Erstellung der Kontaktleiterbahnstruktur auf einfache Weise vorgesehen werden können, kann ein ESD-Schutz bereitgestellt werden.
  • Die elektronischen Module sind quasi-hermetisch durch große Metallflächen und/oder einen mehrlagigen Aufbau verschlossen. Der hermetische Verschluss kann auch durch Aufbringung einer Isolierschicht, z. B. eine Abdeckfolie mit ganzflächiger Metallisierung, und deren Anbindung an den beispielsweise aus Keramik bestehenden Träger erfolgen.
  • Aufgrund der Durchführung von Parallelprozessen lässt sich das elektronische Modul kostengünstig herstellen. Im Gegensatz zur Verwendung von Leiterbrücken ist kein Globtop zu deren Abdeckung erforderlich.
  • Zudem besteht die Möglichkeit, auf der Isolierschicht Widerstände, Spulen oder Kondensatoren auszubilden, wodurch passive Bauelemente in das elektronische Modul integriert werden können.
  • Als Bauelemente kommen insbesondere Halbleiterchips (sowohl Speicher- als auch Logikchips) in Betracht. Die Bauelemente können ferner Leistungshalbleiterchips, Einzelhalbleiter, z. B. Dioden oder Transistoren, Sensoren, Aktoren, passive Bauelemente (wie z. B. Widerstände, Kapazitäten oder Induktivitäten), LED-Chips und beliebige Kombinationen dieser Bauelemente sein.
  • Der beschriebene Prozessablauf ermöglicht die parallele Fertigung mehrerer aufeinander gestapelter Bauelemente eines Moduls, wobei diese in einem Nutzen gefertigt werden können.

Claims (7)

  1. Elektronisches Modul mit – einem Träger (30), der auf einer ersten Hauptseite eine Bauelementaufnahmefläche (31) und zumindest eine Kontaktfläche (32) aufweist; – einem Bauelementstapel (33), der auf der Bauelementaufnahmefläche des Trägers (30) angeordnet ist, wobei der Bauelementstapel (33) zumindest zwei übereinander angeordnete Bauelemente umfasst, von denen jedes auf einer jeweiligen dem Träger jeweils abgewandten Seite Vorderseite zumindest eine Bauelementkontaktfläche zur elektrischen Kontaktierung aufweist; – einer Isolationsstruktur (34), welche flächig auf der ersten Hauptseite des mit dem Bauelementstapel (33) bestückten Trägers (30) angeordnet ist und im Bereich der zumindest einen Bauelementkontaktfläche (12, 22) zumindest eines der Bauelemente (10, 20) des Bauelementstapels (33) und der zumindest einen Kontaktfläche (32) des Trägers (30) jeweils eine Aussparung (35, 36, 37) aufweist; – einer auf der Isolationsstruktur (34) angeordneten Kontaktleiterbahnstruktur (38), welche – die zumindest eine Bauelementkontaktfläche (12, 22) mit der zumindest einen Kontaktfläche (32) und/oder – mehrere der Kontaktflächen (32) miteinander und/oder – mehrere der Bauelementkontaktflächen (12, 22) eines der Bauelemente (10, 20) miteinander und/oder – mehrere der Bauelementkontaktflächen (12, 22) der zumindest zwei Bauelemente (10, 20) miteinander elektrisch verbindet, wobei – die Isolationsstruktur von einer Kunststofffolie gebildet ist und – bei dem das unterste, mit dem Träger (30) verbundene Bauelement (10) des Bauelementstapels (33) mit seinen Bauelementkontaktflächen (12) der ersten Hauptseite des Trägers (30) zugewandt angeordnet ist, wobei die Bauelementkontaktflächen (12) des untersten Bauelements Flip-Chip mit korrespondierenden Kontaktflächen (32) des Trägers (30) im Bereich der Bauelementaufnahmefläche kontaktiert sind.
  2. Modul nach Anspruch 1, bei dem die Seitenkanten des Bauelementstapels (33) mit der Isolationsstruktur (34) versehen sind.
  3. Modul nach Anspruch 1 oder 2, bei dem das oberste Bauelement (20) des Bauelementstapels (33) mit seinen Bauelement kontaktflächen (22) von der ersten Hauptseite des Trägers (30) abgewandt angeordnet ist.
  4. Modul nach Anspruch 1 bis 3, bei dem das unterste Bauelement und das mit diesem verbundene Bauelement mit ihren Rückseiten lediglich mechanisch miteinander verbunden sind.
  5. Modul nach einem der vorherigen Ansprüche, bei dem in den Bauelementstapel (33) zumindest eine Wärmesenke integriert ist.
  6. Modul nach Anspruch 5, bei dem die zumindest eine Wärmesenke eine elektrische Funktion aufweist.
  7. Modul nach einem der vorherigen Ansprüche, bei dem in den Bauelementstapel (33) zumindest eine dem ESD-Schutz dienende elektrisch leitende Schicht vorgesehen ist.
DE102007044795A 2007-09-19 2007-09-19 Elektronisches Modul mit einem Bauelementstapel Expired - Fee Related DE102007044795B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007044795A DE102007044795B4 (de) 2007-09-19 2007-09-19 Elektronisches Modul mit einem Bauelementstapel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007044795A DE102007044795B4 (de) 2007-09-19 2007-09-19 Elektronisches Modul mit einem Bauelementstapel

Publications (2)

Publication Number Publication Date
DE102007044795A1 DE102007044795A1 (de) 2009-04-09
DE102007044795B4 true DE102007044795B4 (de) 2011-11-24

Family

ID=40417839

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007044795A Expired - Fee Related DE102007044795B4 (de) 2007-09-19 2007-09-19 Elektronisches Modul mit einem Bauelementstapel

Country Status (1)

Country Link
DE (1) DE102007044795B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012218561A1 (de) 2012-10-11 2014-04-17 Siemens Aktiengesellschaft Elektronikmodul, Mehrfachmodul und Verfahren zum Herstellen eines Elektronikmoduls

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185292A (en) * 1989-07-20 1993-02-09 Harris Corporation Process for forming extremely thin edge-connectable integrated circuit structure
US5517057A (en) * 1994-12-20 1996-05-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers
US5563443A (en) * 1993-03-13 1996-10-08 Texas Instruments Incorporated Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US6232148B1 (en) * 1996-06-17 2001-05-15 Micron Technology, Inc. Method and apparatus leads-between-chips
US20030080403A1 (en) * 2001-10-16 2003-05-01 Jeung Boon Suan Apparatus and method for leadless packaging of semiconductor devices
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
US7208828B2 (en) * 2001-12-20 2007-04-24 Micron Technology, Inc. Semiconductor package with wire bonded stacked dice and multi-layer metal bumps

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185292A (en) * 1989-07-20 1993-02-09 Harris Corporation Process for forming extremely thin edge-connectable integrated circuit structure
US5563443A (en) * 1993-03-13 1996-10-08 Texas Instruments Incorporated Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US5517057A (en) * 1994-12-20 1996-05-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers
US6232148B1 (en) * 1996-06-17 2001-05-15 Micron Technology, Inc. Method and apparatus leads-between-chips
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
US20030080403A1 (en) * 2001-10-16 2003-05-01 Jeung Boon Suan Apparatus and method for leadless packaging of semiconductor devices
US7208828B2 (en) * 2001-12-20 2007-04-24 Micron Technology, Inc. Semiconductor package with wire bonded stacked dice and multi-layer metal bumps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012218561A1 (de) 2012-10-11 2014-04-17 Siemens Aktiengesellschaft Elektronikmodul, Mehrfachmodul und Verfahren zum Herstellen eines Elektronikmoduls

Also Published As

Publication number Publication date
DE102007044795A1 (de) 2009-04-09

Similar Documents

Publication Publication Date Title
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE112012007316B3 (de) Integration sekundärer bauelemente in kernlose mikroelektronische bauelement-packages
DE102010064495B3 (de) Halbleiter-Bauelement
DE102008044986A1 (de) Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102011056315A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102016103585A1 (de) Chip-Integrierendes Package mit Lötbarem Elektrischen Kontakt
DE10011005B4 (de) Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20120225

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee