DE102007035808B3 - Schaltungsanordnung mit mehreren Kommunikationsschnittstellen - Google Patents

Schaltungsanordnung mit mehreren Kommunikationsschnittstellen Download PDF

Info

Publication number
DE102007035808B3
DE102007035808B3 DE102007035808A DE102007035808A DE102007035808B3 DE 102007035808 B3 DE102007035808 B3 DE 102007035808B3 DE 102007035808 A DE102007035808 A DE 102007035808A DE 102007035808 A DE102007035808 A DE 102007035808A DE 102007035808 B3 DE102007035808 B3 DE 102007035808B3
Authority
DE
Germany
Prior art keywords
frequency
circuit arrangement
communication interface
clock input
comparison result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007035808A
Other languages
English (en)
Inventor
Marco Scheibe
Christian Schneckenburger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007035808A priority Critical patent/DE102007035808B3/de
Priority to US12/183,197 priority patent/US20090037760A1/en
Application granted granted Critical
Publication of DE102007035808B3 publication Critical patent/DE102007035808B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07733Physical layout of the record carrier the record carrier containing at least one further contact interface not conform ISO-7816

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Die vorliegende Erfindung beschreibt eine Schaltungsanordnung mit mehreren Kommunikationsschnittstellen, die automatisch aktiviert werden, und ein Verfahren zum Betreiben einer solchen Schaltungsanordnung. Bei einer Schaltungsanordnung mit wenigstens zwei Kommunikationsschnittstellen, einem Takteingang und einem Frequenzkomparator zum Erzeugen eines Vergleichsergebnisses mittels eines Frequenzvergleiches wird eine Kommunikationsschnittstelle in Abhängigkeit des Vergleichsergebnisses aktiviert.

Description

  • Die Erfindung betrifft eine Schaltungsanordnung mit wenigstens zwei aktivierbaren Kommunikationsschnittstellen.
  • In vielen Gebieten der Technik haben sich mittlerweile spezielle Schnittstellenstandards entwickelt, damit elektronische Geräte miteinander kommunizieren können. Hierbei sind aus der Computer-Technologie beispielsweise der V.24 Standard oder der RS232 Standard für den Anschluss von Druckern und externen Geräten an einen Computer bekannt.
  • Ein weiterer mittlerweile sehr weit verbreiteter Standard ist der USB-Standard, der es ermöglicht, mittels serieller Datenübertragung Geräte miteinander mit hohen Übertragungsraten kommunizieren zu lassen.
  • Auf dem Gebiet der Chipkarten-Technik ist die Schnittstelle nach ISO 7816 weit verbreitet, die im Folgenden kurz ISO genannt wird. Diese wird für verschiedenste kontaktbehaftete Chipkarten verwendet, beispielsweise für die seit langer Zeit bekannte Telefonkarte, die weitverbreitete Krankenkassenkarte oder auch die in zunehmendem Maße eingesetzte Geldkarte.
  • Im Bereich der Chipkarten-Technik ist ebenfalls der USB-Standard zum Datenaustausch bekannt, wobei dieser allerdings bis heute nicht zum Datenaustausch zwischen Chipkarte und Lesegerät genutzt wird, da die Lesegeräte meist nur den ISO 7816 Standard unterstützen.
  • Eine Lösung, um Chipkarten mit ISO- und USB-Schnittstelle betreiben zu können, ist aus der WO 00/16255 A1 bekannt. In dieser ist vorgeschlagen, die Kontakte C4 und C5 des achtkon taktigen Chipkartenkontaktes gemäß ISO 7816, die für zusätzliche Dienste freigehalten werden, für die Leitungen D+ und D– gemäß dem USB-Standard zu verwenden. Bei einem sechskontaktigen ISO-Anschluss sind die Kontakte C3 und C7 für die USB-Datenleitungen D+ und D– vorgesehen.
  • Weiterhin ist es bekannt, einen zusätzlichen Pin zur Umschaltung zwischen Kommunikationsstandards zu verwenden oder die Signalpegel auf den dedizierten Interface-Leitungen (insbesondere D+/D– bei USB) zu erkennen.
  • Aus der Patentschrift US 6801956 B2 ist eine Schaltungsanordnung bekannt, die wenigstens zwei Kommunikationsschnittstellen, einen Takteingang und einen mit dem Takteingang gekoppelten Frequenzkomparator zum Erzeugen eines Vergleichsergebnisses einer am Takteingang angelegten Frequenz aufweist. Die Schaltungsanordnung ist dabei derart eingerichtet, dass sie eine Kommunikationsschnittstelle in Abhängigkeit des Vergleichsergebnisses aktiviert.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung mit wenigstens zwei aktivierbaren Kommunikationsschnittstellen sowie ein Verfahren zum Aktivieren und Betreiben einer Kommunikationsschnittstelle einer derartigen Schaltungsanordnung zu schaffen, wobei mit geringem Aufwand und hoher Flexibilität der Betrieb nach zumindest zwei Standards möglich ist.
  • Diese Aufgabe wird erfindungsgemäß durch eine Schaltungsanordnung des Patentanspruchs 1 und durch ein Verfahren des Patentanspruchs 10 gelöst. Die abhängigen Ansprüche beschreiben jeweils vorteilhafte Ausprägungen der Erfindung.
  • Erfindungsgemäß besitzt dabei eine Schaltungsanordnung zwei Kommunikationsschnittstellen, einen Takteingang, einen Fre einem mit dem Takteingang gekoppelten Frequenzkomparator zum Erzeugen eines Vergleichsergebnisses einer am Takteingang angelegten Frequenz mittels eines Frequenzvergleiches, wobei die Schaltungsanordnung derart eingerichtet ist, dass sie in Abhängigkeit des Vergleichsergebnisses die am Takteingang angelegte Frequenz mittels des Frequenzteilers teilt und eine Kommunikationsschnittstelle aktiviert.
  • Bei einem erfindungsgemäßen Verfahren wird eine Kommunikationsschnittstelle einer Schaltungsanordnung mit wenigstens zwei Kommunikationsschnittstellen, einem Takteingang, einem Frequenzteiler und einem Frequenzkomparator zum Erzeugen eines Vergleichsergebnisses mittels eines Frequenzvergleiches aktiviert, wobei die Schaltungsanordnung in Abhängigkeit des Vergleichsergebnisses die am Takteingang angelegte Frequenz mittels des Frequenzteilers teilt und eine Kommunikationsschnittstelle aktiviert.
  • Des Weiteren kann der Frequenzkomparator der Schaltungsanordnung einen Zähler aufweisen, der Teil eines phasengekoppelten Regelkreises ist. Der Zähler kann im phasengekoppelten Regelkreis als Frequenzteiler verwendet werden. Beispielsweise kann vorgesehen sein, dass in einer ersten Betriebsart, in der der Regelkreis einen Takt zum Betrieb der Schaltungsanordnung erzeugt, der Zähler als Frequenzteiler verwendet wird, und in einer zweiten Betriebart, in der die Aktivierung einer Kommunikationsschnittstelle durchgeführt wird, als Zähler für den Frequenzvergleich verwendet wird.
  • Bei einer weiteren vorteilhaften Ausgestaltung weist der phasengekoppelte Regelkreis einen einstellbaren Oszillator auf, der freilaufend als eine zum Vergleich dienende Zeitbasis genutzt wird. Auch hier können zwei Betriebsarten vorgesehen werden, wobei in einer der Oszillator als Teil des phasengekoppelten Regelkreises verwendet wird, und in der anderen der Oszillator freilaufend als Zeitbasis verwendet wird.
  • Vorteilhafterweise ist der Frequenzkomparator der Schaltungsanordnung so ausgebildet, dass er in Abhängigkeit der angelegten Frequenz am Takteingang wenigstens zwei Frequenzbereiche erkennen kann beziehungsweise unterscheiden kann, in welchem von wenigstens zwei Frequenzbereichen die Frequenz eines am Takteingang angelegten Takts liegt.
  • Ein weiteres Merkmal der Schaltungsanordnung besteht darin, dass der Frequenzkomparator so ausgebildet ist, dass die zu erkennenden Frequenzbereiche beliebig einstellbar sind.
  • Eine Kommunikationsschnittstelle der Schaltungsanordnung kann dabei vorteilhafterweise einer USB Norm entsprechen (sowohl Standard USB als auch Interchip USB).
  • Eine weitere Kommunikationsschnittstelle der Schaltungsanordnung kann dabei vorteilhafterweise der ISO/IEC 7816 Norm entsprechen.
  • Die Kommunikationsschnittstellen können gemeinsame Anschlüsse zur Kontaktierung aufweisen. Auf diese Weise kann die Anzahl der benötigten Anschlüsse verringert werden.
  • Ein Ausführungsbeispiel der Erfindung ist in der 1 dargestellt und wird im Nachfolgenden erläutert.
  • Es zeigt das Blockdiagramm der 1 eine Anordnung einer Schaltungsanordnung zur automatischen Aktivierung einer Kommunikationsschnittstelle.
  • Die Schaltungsanordnung der 1 umfasst einen Frequenzkomparator 1, eine Verzögerungsschaltung 4, einen Frequenzteiler 8, einen Multiplexer 2, einen Takteingang 6, einen Taktausgang 7, ein Schnittstellenregister 3 und einen spannungsgesteuerten Oszillator beziehungsweise VCO 5. Das Schnittstellenregister 3 ist als D-Kippglied mit einem Dateneingang, einem Takteingang, einem Reset-Eingang und einem Da tenausgang mit zwei sich komplementär zueinander verhaltenden Datenleitungen Q beziehungsweise QN ausgeführt. Die Datenleitung Q wird bei aktivierter USB-Schnittstelle logisch 1 und die Datenleitung QN wird bei aktivierter ISO-Schnittstelle logisch 1. Die Schaltungsanordnung ist im beschriebenen Ausführungsbeispiel Teil eines Sicherheitscontrollers für Chipkarten.
  • Der Frequenzkomparator 1 ist eingangsseitig mit einem Ausgang des VCO 5 und mit dem Takteingang 6 verbunden. Der Ausgang des Frequenzkomparators 1 ist mit einem Steuereingang des Multiplexers 2 und dem Dateneingang des Schnittstellenregisters 3 verbunden.
  • Der Ausgang des VCO 5 ist weiterhin über die Verzögerungsschaltung 4 mit dem Reset-Eingang des Schnittstellenregisters 3 verbunden. Der VCO 5 liefert weiterhin ein Signal vco-valid, das anzeigt, ob die VCO-Frequenz erreicht wurde und stabil ist, an jeweilige Reset-Eingänge der Verzögerungsschaltung 4, des Schnittstellenregisters 3 und des Verzögerungsschaltung 1. Dies bewirkt, dass die Verzögerungsschaltung 4, das Schnittstellenregister 3 und der Frequenzkomparator erst dann arbeiten können, wenn die VCO-Frequenz erreicht und stabil ist.
  • Der Takteingang 6 ist mit einem Eingang des Multiplexers 2 direkt und mit einem anderen Eingang des Multiplexers 2 über den Frequenzteiler 8 verbunden, der ein Teilungsverhältnis von acht aufweist. Der Ausgang des Multiplexers 2 ist mit dem Taktausgang 7 verbunden.
  • Der VCO 5 wird als interne Zeitbasis benutzt, um die am Takteingang 6 anliegende Frequenz zu messen. Übersteigt die am Takteingang angelegte Frequenz einen bestimmten Wert, so erkennt die Schaltungsanordnung, dass es sich um eine USB- Schnittstelle beziehungsweise eine USB-Frequenz handelt. Anderenfalls wird angenommen, dass es sich um einen ISO-Takt beziehungsweise eine ISO-Schnittstelle handelt.
  • Im Fall einer angenommenen USB-Frequenz wird die Frequenz am Takteingang 6 mittels des Frequenzteilers 8 durch acht geteilt und im Fall einer angenommenen ISO-Frequenz wird die von außen am Takteingang 6 angelegte Frequenz beibehalten. Dazu wird bei einer angenommenen USB-Frequenz mittels des Multiplexers 2 die durch den Frequenzteiler 8 geteilte Frequenz ausgewählt und an den Taktausgang 7 weitergeleitet. Im Fall einer angenommenen ISO-Frequenz wird die Frequenz ungeteilt weitergeleitet.
  • Sobald nach der Inbetriebnahme das Signal vco-valid eine stabile VCO-Frequenz anzeigt, erzeugt der Frequenzkomparator 1 auf der Basis der Frequenz des Taktsignals des VCO 5 und der Frequenz eines am Takteingang 6 anliegenden Takts ein Vergleichsergebnis am Dateneingang des Schnittstellenregisters 3. Weiterhin wird von der Verzögerungsschaltung 4 eine gewisse Zeit danach ein zeitverzögertes Signal am Takteingang des Schnittstellenregisters 3 erzeugt, so dass das Vergleichsergebnis zeitverzögert in das Schnittstellenregister 3 übernommen wird.
  • Am Ausgang des Schnittstellenregisters 3 liegt das Vergleichergebnis an und zeigt an, ob die USB- oder die ISO-Schnittstelle aktiviert werden soll. Da die Frequenz am Takteingang 6 unterschiedliche Werte annehmen kann und die Schaltungsanordnung nur bis zu einer bestimmten Frequenz betrieben werden sollte, ist als Standardweg für einen am Takteingang 6 anliegenden Takt der Weg über den Frequenzteiler 8 vorgesehen.
  • Die Verzögerungsschaltung 4 erzeugt das zeitverzögerte Signal nur einmal, so dass das Schnittstellenregister 3 das Vergleichergebnis nur einmal übernehmen und danach bis zum nächsten Reset oder der nächsten Inbetriebnahme nicht mehr umschalten kann.
  • 1
    Frequenzkomparator
    2
    Multiplexer
    3
    Schnittstellenregister
    4
    Verzögerungsschaltung
    5
    VCO
    6
    Takteingang
    7
    Taktausgang
    8
    Frequenzteiler

Claims (10)

  1. Schaltungsanordnung mit – wenigstens zwei Kommunikationsschnittstellen, – einem Takteingang (6), – einem Frequenzteiler (8) und – einem mit dem Takteingang (6) gekoppelten Frequenzkomparator (1) zum Erzeugen eines Vergleichsergebnisses einer am Takteingang (6) angelegten Frequenz mittels eines Frequenzvergleiches, wobei die Schaltungsanordnung derart eingerichtet ist, dass sie in Abhängigkeit des Vergleichsergebnisses die am Takteingang angelegte Frequenz mittels des Frequenzteilers (8) teilt und eine Kommunikationsschnittstelle aktiviert.
  2. Schaltungsanordnung nach Anspruch 1, wobei der Frequenzkomparator (1) einen Zähler aufweist und Teil eines phasengekoppelten Regelkreises ist.
  3. Schaltungsanordnung nach Anspruch 2, wobei der phasengekoppelte Regelkreis einen einstellbaren Oszillator (5) aufweist, der als eine zum Frequenzvergleich dienende Zeitbasis genutzt wird.
  4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei wenigstens zwei Frequenzbereiche vorgegeben sind, und der Frequenzkomparator (1) so ausgebildet ist, dass er erkennen kann, in welchem Frequenzbereich sich eine am Takteingang (6) angelegte Frequenz befindet.
  5. Schaltungsanordnung nach Anspruch 4, wobei die mindestens zwei Frequenzbereiche beliebig einstellbar sind.
  6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei eine der Kommunikationsschnittstellen ein USB Interface ist.
  7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei eine der Kommunikationsschnittstellen ein ISO-7816 Interface ist.
  8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei die wenigstens zwei Kommunikationsschnittstellen wenigstens einen gemeinsamen Anschluss zur Kontaktierung aufweisen.
  9. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei die Schaltungsanordnung derart eingerichtet ist, dass in einer Phase durchgehenden Betriebs der Schaltungsanordnung die Aktivierung einer Kommunikationsschnittstelle nur einmal durchgeführt werden kann.
  10. Verfahren zur Aktivierung einer Kommunikationsschnittstelle einer Schaltungsanordnung mit wenigstens zwei Kommunikationsschnittstellen, einem Takteingang (6), einem Frequenzteiler (8) und einem Frequenzkomparator (1) zum Erzeugen eines Vergleichsergebnisses mittels eines Frequenzvergleiches, wobei die Schaltungsanordnung in Abhängigkeit des Vergleichsergebnisses die am Takteingang angelegte Frequenz (6) mittels des Frequenzteilers (8) teilt und eine Kommunikationsschnittstelle aktiviert.
DE102007035808A 2007-07-31 2007-07-31 Schaltungsanordnung mit mehreren Kommunikationsschnittstellen Expired - Fee Related DE102007035808B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007035808A DE102007035808B3 (de) 2007-07-31 2007-07-31 Schaltungsanordnung mit mehreren Kommunikationsschnittstellen
US12/183,197 US20090037760A1 (en) 2007-07-31 2008-07-31 Circuit arrangement having a plurality of communication interfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007035808A DE102007035808B3 (de) 2007-07-31 2007-07-31 Schaltungsanordnung mit mehreren Kommunikationsschnittstellen

Publications (1)

Publication Number Publication Date
DE102007035808B3 true DE102007035808B3 (de) 2008-10-23

Family

ID=39768207

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007035808A Expired - Fee Related DE102007035808B3 (de) 2007-07-31 2007-07-31 Schaltungsanordnung mit mehreren Kommunikationsschnittstellen

Country Status (2)

Country Link
US (1) US20090037760A1 (de)
DE (1) DE102007035808B3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2026240A1 (de) * 2007-08-03 2009-02-18 Axalto S.A. Verfahren zum Starten tragbarer Objekte mit mehrfacher Kommunikationsschnittstelle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853841A (en) * 1985-10-22 1989-08-01 Dr. Ing. H.C.F. Porsche Aktiengesellschaft Arrangement for the individual adaptation of a serial interface of a data processing system to a data transmission speed of a communication partner
US6801956B2 (en) * 2000-11-15 2004-10-05 Koninklijke Philips Electronics N.V. Arrangement with a microprocessor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571245B (en) * 2000-09-15 2004-01-11 Nagracard Sa Multi-ports card
US6801856B2 (en) * 2001-10-19 2004-10-05 Mitsubishi Heavy Industries, Ltd. Atmosphere condition prediction method
EP1862947A1 (de) * 2006-06-01 2007-12-05 Nagracard S.A. An einer für Verarbeitung von Audio-Video-Signalen geeignete Einheit verbindbare Sicherheitsvorrichtung und Verfahren mit einer derartigen Vorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853841A (en) * 1985-10-22 1989-08-01 Dr. Ing. H.C.F. Porsche Aktiengesellschaft Arrangement for the individual adaptation of a serial interface of a data processing system to a data transmission speed of a communication partner
US6801956B2 (en) * 2000-11-15 2004-10-05 Koninklijke Philips Electronics N.V. Arrangement with a microprocessor

Also Published As

Publication number Publication date
US20090037760A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
DE69003319T2 (de) IC-Karte mit zusätzlichen Kontakten und Verfahren zur Kontrolle der IC-Karte.
DE3709032C2 (de)
DE10247040A1 (de) Kartenverbinder und Verfahren zur Umsetzung und Unterscheidung der gemeinsamen Kontakte
DE10139085A1 (de) Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung
DE10317289A1 (de) Integrierte Schaltung mit mehreren Kommunikationsmodi und zugehöriges Betriebsverfahren
EP1800234A1 (de) Elektronisches modul zur programmierung kontaktbehafteter und/oder kontaktloser chipkarten
DE102004015535A1 (de) Übertragungsschnittstelle
DE10022479A1 (de) Anordnung zur Übertragung von Signalen zwischen einer Datenverarbeitungseinrichtung und einer Funktionseinheit
DE102007035808B3 (de) Schaltungsanordnung mit mehreren Kommunikationsschnittstellen
EP1826680B1 (de) Verfahren zum betreiben einer Erweiterungskarte
EP1604329B1 (de) Chipkarte
WO1999017247A1 (de) Einrichtung für den betrieb einer chipkarte und den datenaustausch zwischen einer chipkarte und einem mikroprozessorgestützten system
DE10344852B4 (de) Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte
DE102004024158B4 (de) Kommunikationssystem und Verfahren zum Datenaustausch
DE10252348A1 (de) Tragbarer Datenträger
DE10127124A1 (de) Elektronischer Schaltkreis für Chipkarten-Schnittstellen und Verfahren zur Kommunikation mit Chipkarten-Schnittstellen
EP2959427B1 (de) Lese/schreibeinrichtung für chipkarten
EP1687751B1 (de) Chipkartenlesevorrichtung und eine chipkarte zum betreiben an einer derartigen lesevorrichtung
EP1459476B1 (de) Datenverarbeitungsvorrichtung zum Wechsel eines Schlüssels in unregelmässigen zeitlichen Abständen
EP0977144A1 (de) Datenträger mit einer blockierbaren Taktsignalquelle und Verfahren zum Erzeugen eines Taktsignals in einem Datenträger
DE4125954A1 (de) Schaltungsanordnung fuer eine parallel-ein-/ausgabe-schnittstelle an einem personalcomputer
EP2278527A2 (de) RFID-Chipkarten-Interface
DE10252349A1 (de) Tragbarer Datenträger
DE10252333A1 (de) Tragbarer Datenträger
WO2000050976A1 (de) Chip zur verschlüsselung von elektronischen daten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee