DE102007033810B4 - Teststruktur-Anordnung eines Halbleiterbauelements - Google Patents

Teststruktur-Anordnung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102007033810B4
DE102007033810B4 DE200710033810 DE102007033810A DE102007033810B4 DE 102007033810 B4 DE102007033810 B4 DE 102007033810B4 DE 200710033810 DE200710033810 DE 200710033810 DE 102007033810 A DE102007033810 A DE 102007033810A DE 102007033810 B4 DE102007033810 B4 DE 102007033810B4
Authority
DE
Germany
Prior art keywords
structural element
test
mask
test structures
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200710033810
Other languages
English (en)
Other versions
DE102007033810A1 (de
Inventor
Dr. Peters Dethard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200710033810 priority Critical patent/DE102007033810B4/de
Publication of DE102007033810A1 publication Critical patent/DE102007033810A1/de
Application granted granted Critical
Publication of DE102007033810B4 publication Critical patent/DE102007033810B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Teststruktur-Anordnung (10) in einem einen Halbleiterkörper (17) enthaltenden Halbleiterbauelement mit einer Mehrzahl von Teststrukturen (Tn), wobei jede Teststruktur ein mittels einer ersten Maske geformtes erstes Strukturelement (13) und ein mittels einer zweiten Maske geformtes zweites Strukturelement (15) umfasst, wobei durch die beiden Strukturelemente eine elektrische Eigenschaft der Teststruktur vorgegeben ist, welche durch wenigstens zwei die Teststruktur kontaktierende elektrische Anschlüsse (14, 15) gemessen werden kann, und wobei in den Teststrukturen das zweite Strukturelement in Bezug auf das erste Strukturelement in wenigstens einer Richtung (x) parallel zu einer Oberfläche (16) des Halbleiterkörpers jeweils verschieden positioniert ist, derart, dass eine Änderung der an den elektrischen Anschlüssen messbaren elektrische Eigenschaft bewirkt wird, dadurch gekennzeichnet, dass die Teststrukturen jeweils in Form einer Diode (Tn) ausgebildet sind, welche ein erstes Dotierungsgebiet (12) von dem einen Leitungstyp (n) und als erstes Strukturelement, angrenzend an eine Oberfläche (16) des ersten Dotierungsgebiets (12), ein zweites Dotierungsgebiet (13) vom anderen...

Description

  • Gebiet der Erfindung
  • Die Erfindung liegt auf dem technischen Gebiet der Halbleiterfertigung und betrifft eine Anordnung von Teststrukturen zum Bestimmen einer Fehljustierung eines mittels einer zweiten Maske geformten zweiten Strukturelements in Bezug auf ein mittels einer ersten Maske geformtes erstes Strukturelement, sowie ein entsprechendes Verfahren hierfür.
  • Stand der Technik
  • In der lithographischen Fertigung von Halbleiterbauteilen werden Strukturen mittels Masken auf ein Halbleitersubstrat (Wafer) übertragen. Beispielsweise wird zu diesem Zweck ein der gewünschten Struktur entsprechendes Muster mithilfe einer Maske auf eine auf dem Substrat aufgebrachte lichtempfindliche Schicht übertragen, die lichtempfindliche Schicht entwickelt und das Substrat anschließend an dessen Oberfläche geätzt.
  • Um eine hohe Ausbeute an funktionsfähigen Halbleiterbauteilen zu erhalten, ist eine genaue Ausrichtung der eingesetzten Masken parallel zur Substratoberfläche wesentlich. In der industriellen Serienfertigung werden zu diesem Zweck optisch justierbare Ausrichtungszeichen eingesetzt, anhand derer die Masken in einer zur Substratoberfläche parallelen Richtung positioniert werden.
  • Um nachträglich Fehljustierungen von Masken anhand der erzeugten Strukturen zu erkennen, ist die Formung optischer Noniusstrukturen mittels der für die Strukturierung des Halbleitersubstrats eingesetzten Masken in so genannten PCM-Strukturen (PCM = Process Control Monitoring), die sich beispielsweise im Bereich von zur Vereinzelung der einzelnen Halbleiterchips vorgesehenen Ritzrahmen befinden, bekannt. Die Noniusstruktur wird dabei zusammen mit der zu fertigenden Struktur des Halbleiterbauteils geformt.
  • In 11 ist eine solche, insgesamt mit der Bezugszahl 100 bezeichnete, optische Noniusstruktur dargestellt, welche eine mittels einer ersten Maske geformte erste Noniusteilstruktur 101 (in 11 von links oben nach rechts unten schraffiert) und eine mittels einer zweiten Maske geformte zweite Noniusteilstruktur 102 (in 11 von links unten nach rechts oben schraffiert) umfasst.
  • Die auf einem Wafer mittels einer ersten Maske geformte erste Noniusteilstruktur 101 umfasst einen Mittelabschnitt 125, von dem aus sich in positive und negative y-Richtung jeweils fünf gestufte Finger erstrecken, nämlich in positive y-Richtung erste bis fünfte Finger 103–107 und in negative y-Richtung sechste bis zehnte Finger 108–112. Die in positive y-Richtung sich erstreckenden fünf Finger 103–107 sind zueinander parallel angeordnet, wobei der Fingerabstand in x-Richtung zwischen zwei benachbarten Fingern jeweils gleich ist. Entsprechendes gilt für die sich in negative y-Richtung erstreckenden fünf Finger 108–112. Die erste Noniusteilstruktur 101 ist bezüglich einer sich in x-Richtung erstreckenden Mittellinie 113 nicht symmetrisch – vielmehr ist jeder in negative y-Richtung sich erstreckende Finger in Bezug auf seinen gegenüberliegenden, in positive y-Richtung sich erstreckenden Finger um einen gewissen Betrag versetzt.
  • Die mittels einer zweiten Maske in einer Photolackschicht auf dem Wafer geformte zweite Noniusteilstruktur 102 umfasst einen Rahmenabschnitt 114, der in positive bzw. negative y-Richtung jeweils fünf im Wesentlichen rechteckförmige Fenster formt, nämlich in positive y-Richtung erste bis fünfte Fenster 115–119 und in negative y-Richtung sechste bis zehnte Fenster 120–123. Die sich in positive y-Richtung erstreckenden fünf Fenster 115–119 sind zueinander parallel angeordnet, wobei der Abstand zwischen zwei benachbarten Fenstern in x-Richtung jeweils gleich ist. Entsprechendes gilt für die sich in negative y-Richtung erstreckenden fünf Fenster 120–124. Die zweite Noniusteilstruktur 102 ist symmetrisch bezüglich der Mittelinie, wobei die in negative y-Richtung sich erstreckenden fünf Fenster 120–124 den in positive y-Richtung sich erstreckenden fünf Fenstern 115–119 spiegelbildlich gegenüberliegen.
  • In der optischen Noniusstruktur von 11 weisen die Fenster 115–124 in x-Richtung jeweils eine Breite auf, die um einen gewissen Betrag (Δx) größer ist als die Breite der Finger 103–112, so dass sich durch die Versetzung der Fenster zu den Fingern ein Nonius ergibt. Für die in positive y-Richtung sich erstreckenden fünf Finger 103–107 ist ein Abstand der Finger vom jeweils rechten Fensterrand mit x0 bis x4 angegeben. Für die in negative y-Richtung sich erstreckenden fünf Finger 108–112 ist ein Abstand der Finger vom jeweils linken Fensterrand mit x0 bis x–4 angegeben. Die Zahlen –4, –3, ... 0, 1, ... 4 entsprechen einem Noniusindex υ.
  • 12 zeigt eine typische optische Auswertung einer optischen Noniusstruktur, wobei als Abszisse der Noniusindex υ und als Ordinate die Abstände xυ angegeben sind. Die Lage des Minimums der Kurve entspricht einer Fehljustierung der zweiten Maske (Photolackschicht) in Bezug auf die als Referenz dienende erste Maske (Wafer).
  • Kurve M entspricht der Situation von 11, bei welcher ein Minimum beim Noniusindex υ = 0 vorliegt, entsprechend einer idealen Justierung mit einem Minimum der erhaltenden Kurve bei einem Noniusindex υ = 0. Kurve N zeigt demgegenüber den Fall einer Fehljustierung der Struktur in der Photolackschicht in Bezug auf den Wafer um einen Betrag +2·Δx, bei welcher ein Minimum beim Noniusindex υ = 2 vorliegt.
  • Eine Fehljustierung in einer zur x-Richtung senkrechten y-Richtung kann in einfacher Weise erfasst werden, wenn eine weitere optische Noniusstruktur geformt wird, die bezüglich der in 11 gezeigten optischen Noniusstruktur um 90° gedreht ist.
  • Wenn die Noniusstruktur durch eine Ätzmaskentechnik beispielsweise auf eine Dünnschicht auf dem Wafer übertragen wird, so ist sie in der Regel optisch gut auszuwerten, solange die Dünnschicht vorhanden ist. Oft tritt jedoch das Problem auf, dass Strukturen bei nachfolgenden Prozessen verschwinden oder unkenntlich werden. Eine Fehljustierung ist nachträglich kaum mehr festzustellen, so dass diese lediglich über eine exakte Protokollierung der Vorgänge erschlossen werden kann. Erfolgt eine Ionenimplantation mittels der Maske, so ist die Noniusstruktur optisch nicht auszuwerten, da sich implantierte und nicht implantierte Gebiete optisch nicht signifikant unterscheiden. In diesem Fall ist eine optisch bestimmte Fehljustierung mittels der optischen Noniusstruktur nicht möglich.
  • In der US-Schrift US 5 617 340 A und in der deutschen Offenlegungsschrift DE 102 47 486 A1 ist jeweils eine Teststruktur-Anordnung gemäß dem Oberbegriff der unabhängigen Patentansprüche gezeigt. Im US-Patent US 6 716 653 B2 ist eine dreipolige Diodenstruktur als Teststruktur zur Ermittlung einer Fehljustierung von Masken gezeigt.
  • Zusammenfassung der Erfindung
  • Aufgabenstellung
  • Demgegenüber besteht die Aufgabe der vorliegenden Erfindung darin, eine Fehljustierung von mittels Masken erzeugten Strukturen in Halbleiterkörpern in einfacher Weise auch dann, wenn sich die mithilfe der Masken erzeugten Strukturen optisch nicht wesentlich unterscheiden, zu bestimmen.
  • Lösung der Aufgabe
  • Diese Aufgabe wird erfindungsgemäß durch Anordnungen von Teststrukturen mit den Merkmalen der unabhängigen Patentansprüche 1 bis 4 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind durch die Merkmale der Unteransprüche angegeben.
  • Erfindungsgemäß sind Anordnungen einer Mehrzahl von Teststrukturen in einem einen Halbleiterkörper enthaltenden Halbleiterbauelement gezeigt. Jede Teststruktur umfasst ein erstes Strukturelement, das mittels einer ersten Maske im Halbleiterbauelement geformt wurde, sowie ein zweites Strukturelement, das mittels einer zweiten Maske im Halbleiterbauelement geformt wurde. Zur Herstellung des ersten Strukturelements wird die erste Maske in einer Ebene parallel zu einer der Strukturierung des Halbleiterkörpers dienenden (Haupt-)Oberfläche des Halbleiterkörpers positioniert, welche im Allgemeinen als erste Maskenebene bezeichnet wird. Die zweite Maske wird in entsprechender Weise in einer zweiten Maskenebene positioniert, die parallel zur ersten Maskenebene ist. Das erste Strukturelement wird mittels der ersten Maske geformt und kann demnach verfahrenstechnisch der ersten Maske bzw. der ersten Maskenebene zugeordnet werden. Das zweite Strukturelement wird mittels der zweiten Maske geformt und kann demnach verfahrenstechnisch der zweiten Maske bzw. der zweiten Maskenebene zugeordnet werden.
  • Die beiden Strukturelemente einer jeden Teststruktur sind so ausgebildet, dass hierdurch eine elektrische Eigenschaft der Teststruktur vorgegeben ist, welche durch wenigstens zwei die Teststruktur kontaktierende elektrische Anschlüsse gemessen werden kann. Dies ist beispielsweise ein bei Anlegen einer Spannung an die elektrischen Anschlüsse fließender elektrischer Strom.
  • Erfindungsgemäß ist in den Teststrukturen der Anordnung das der ersten Maskenebene zugeordnete erste Strukturelement in wenigstens einer Richtung parallel zur (Haupt-)Oberfläche des Halbleiterkörpers (bzw. parallel zu den Maskenebenen) jeweils verschieden positioniert, so dass eine Änderung der an den elektrischen Anschlüssen messbaren elektrische Eigenschaft bewirkt wird. Anders ausgedrückt, unterscheiden sich die Teststrukturen voneinander durch eine jeweils verschiedene Positionierung des zweiten Strukturelements relativ zum ersten Strukturelement.
  • Die beiden Strukturelemente der Teststrukturen der erfindungsgemäßen Anordnung werden mittels einer ersten Maske bzw. einer zweiten Maske geformt, welche gleichzeitig der Formung von Strukturen des Halbleiterbauelements dienen.
  • Bei einer vorteilhaften Ausgestaltung der erfindungsgemäßen Anordnung sind die Teststrukturen in einer Reihe entlang der Richtung, in der in den Teststrukturen das zweite Strukturelement in Bezug auf das erste Strukturelement verschieden positioniert ist, angeordnet. In diesem Fall ist es vorzuziehen, dass in zwei benachbarten Teststrukturen das zweite Strukturelement in Bezug auf das erste Strukturelement um ein wählbares Inkrement parallel zur Oberfläche des Halbleiterkörpers versetzt positioniert ist.
  • Gemäß einem ersten Gegenstand der Erfindung sind die Teststrukturen jeweils in Form einer Diode ausgebildet, wobei diese ein erstes Dotierungsgebiet von dem einen Leitungstyp und als erstes Strukturelement, angrenzend an eine Oberfläche des ersten Dotierungsgebiets, ein zweites Dotierungsgebiet vom anderen Leitungstyp, sowie als zweites Strukturelement einen wenigstens das erste Dotierungsgebiet kontaktierenden elektrischen Anschlusskontakt umfasst.
  • Gemäß einem zweiten Gegenstand der Erfindung sind die Teststrukturen jeweils in Form einer kapazitiven Struktur ausgebildet, wobei diese an einer Oberfläche des Halbleiterkörpers als erstes Strukturelement eine Isolationsschicht mit einem dünneren Abschnitt und wenigstens einem dickeren Abschnitt und als zweites Strukturelement eine die Isolationsschicht wenigstens im dünneren Abschnitt kontaktierende Anschlusselektrode umfasst.
  • Gemäß einem dritten Gegenstand der Erfindung sind die Teststrukturen jeweils in Form einer Struktur mit drei Dotierungsgebieten alternierenden Leitungstyps ausgebildet, wobei diese als erstes Strukturelement ein innerhalb eines ersten Dotierungsgebiets von dem einen Leitungstyp geformtes zweites Dotierungsgebiet vom anderen Leitungstyp und als zweites Strukturelement ein wenigstens teilweise innerhalb des zweiten Dotierungsgebiets vom anderen Leitungstyp geformtes drittes Dotierungsgebiet von dem einen Leitungstyp umfasst.
  • Gemäß einem vierten Gegenstand der Erfindung sind die Teststrukturen jeweils in Form einer Struktur mit vergrabenen Dotierungsgebieten ausgebildet, wobei diese als erstes Strukturelement wenigstens zwei innerhalb eines ersten Dotierungsgebiets von dem einen Leitungstyp vergrabene zweite Dotierungsgebiete vom anderen Leitungstyp und als zweites Strukturelement ein innerhalb des ersten Dotierungsgebiets von dem einem Leitungstyp geformtes stärker dotiertes drittes Dotierungsgebiet von dem einen Leitungstyp umfasst.
  • Ausführungsbeispiele
  • Die Erfindung wird nun anhand von Ausführungsbeispielen näher erläutert, wobei Bezug auf die beigefügten Zeichnungen genommen wird.
  • Kurze Beschreibung der Figuren
  • 1 ist eine schematische Darstellung im Vertikalschnitt einer Ausgestaltung einer in Form einer pn-Diode ausgeführten Teststruktur;
  • 2 ist eine schematische Darstellung im Vertikalschnitt einer weiteren Ausgestaltung einer in Form einer pn-Diode ausgeführten Teststruktur;
  • 3 ist eine schematische Aufsicht auf einen Wafer zur Veranschaulichung einer erfindungsgemäßen Anordnung von mehreren in Form von pn-Dioden ausgeführten Teststrukturen;
  • 4 ist ein Messdiagramm, in dem Sperrströme gegen Sperrspannungen für verschieden fehljustierte pn-Dioden einer Anordnung gemaß 3 aufgetragen sind;
  • 5 ist ein Auswertediagramm, in dem für das Messdiagramm von 4 der Sperrstrom bei 400 V für die verschiedenen Fehljustierungen aufgetragen ist;
  • 6 ist ein Auswertediagramm, in dem für das Messdiagramm von 4 der Sperrstrom gegenüber den jeweiligen Fehljustierungen aufgetragen ist;
  • 7 ist eine schematische Darstellung im Vertikalschnitt einer Ausgestaltung einer in Form einer Kapazitätsstruktur ausgeführten Teststruktur;
  • 8 ist eine schematische Darstellung im Vertikalschnitt einer Ausgestaltung einer in Form einer npn-Struktur ausgeführten Teststruktur;
  • 9 ist eine schematische Darstellung im Vertikalschnitt einer Ausgestaltung einer in Form eines vergrabenen pn-Übergangs ausgeführten Teststruktur;
  • 10A ist eine schematische Darstellung im Vertikalschnitt einer Ausgestaltung einer in Form einer Metall-Metall-Struktur ausgeführten Teststruktur die nicht Teil der Erfindung ist;
  • 10B ist eine schematische Darstellung in Aufsicht der Metall-Metall-Struktur von 10A;
  • 11 ist eine schematische Aufsicht zur Veranschaulichung einer herkömmlichen optischen Noniusstruktur;
  • 12 zeigt eine optische Auswertung der Noniusstruktur von 11.
  • Ausführliche Beschreibung der Figuren
  • Die 11 und 12 wurden bereits in der Beschreibungseinleitung ausführlich erläutert, so dass sich hier eine weitere Beschreibung erübrigt.
  • Ein Ausführungsbeispiel der erfindungsgemäßen Anordnung von Teststrukturen wird nun unter Bezugnahme auf 1 bis 6 erläutert.
  • Sei zunächst 1 betrachtet, worin eine als Teststruktur eingesetzte pn-Diode in einer ersten Ausgestaltung gezeigt ist. Demnach umfasst die insgesamt mit T0 bezeichnete pn-Diode mit vertikaler Struktur ein mit n-Ladungsträgern stark dotiertes (n+) Halbleitersubstrat 11 vom negativen Leitungstyp, auf dessen einer Oberfläche eine mit n-Ladungsträgern schwach dotierte (n–) Epitaxieschicht 12 vom negativen Leitungstyp aufgebracht ist. Angrenzend an die Oberfläche 16 der Epitaxieschicht 12 ist ein mit p-Ladungsträgern stark dotiertes (p+) Implantationsgebiet 13 vom positiven Leitungstyp gebildet. Das Implantationsgebiet 13 wird von einem metallischen Kontakt 15 (”Anodenkontakt”) elektrisch kontaktiert. Auf der dem Anodenkontakt 15 gegenüberliegenden Seite wird das Halbleitersubstrat 11 von einem weiteren metallischen Kontakt 14 (”Kathodenkontakt”) elektrisch kontaktiert.
  • In x-Richtung hat der Anodenkontakt 15 eine Abmessung b bzw. 2·b/2 bezüglich einer vertikalen (in z-Richtung gerichteten) Mittellinie B des Anodenkontakts 15. In x-Richtung hat das Implantationsgebiet 13 eine Abmessung a bzw. eine Abmessung 2·a/2 bezüglich einer vertikalen (in z-Richtung gerichteten) Mittellinie A des Implantationsgebiets 13.
  • Die Abmessung b/2 ist kleiner als die Abmessung a/2, so dass der Anodenkontakt 15 in x-Richtung kleiner als das Implantationsgebiet 13 ist. Insbesondere ist in 1 der Anodenkontakt 15 in x-Richtung mittig zum Implantationsgebiet 13 platziert, so dass die Mittellinie A des Implantationsgebiets 13 und die Mittellinie B des Anodenkontakts 15 zusammenfallen. In y-Richtung ist der Anodenkontakt 15 ebenfalls kleiner als das Implantationsgebiet 13, was aufgrund der Schnittlage in 1 nicht erkennbar ist.
  • Im dargestellten Beispiel ist der Anodenkontakt 15 mit dem negativen Pol einer Spannungsquelle und der Kathodenkontakt 14 mit dem positiven Pol der Spannungsquelle verbunden, so dass der durch das Implantationsgebiet 13 und die Expitaxieschicht 12 geformte pn-Übergang der Diode T0 sperrt.
  • Das Implantationsgebiet 13 wird mittels einer ersten Maske geformt und kann somit einer durch die erste Maske definierten ersten Maskenebene (E1) zugeordnet werden. Der Anodenkontakt 15 wird mittels einer zweiten Maske geformt und kann somit einer durch die zweite Maske definierten zweiten Maskenebene (E2) zugeordnet werden. Beide Maskenebenen sind parallel zueinander und parallel zur Oberfläche 16 der Epitaxieschicht 12 bzw. des aus Halbleitersubstrat 11 und Epitaxieschicht 12 geformten Halbleiterkörpers 17.
  • In 2 ist in einer schematischen Vertikalschnittdarstellung eine weitere Ausgestaltung der vertikalen pn-Diode 1 von 1 gezeigt. Um unnötige Wiederholungen zu vermeiden, werden lediglich die Unterschiede zur Ausgestaltung von 1 erläutert und ansonsten auf obige Ausführungen zu 1 Bezug genommen. Demnach unterscheidet sich die pn-Diode Tn von 2 von der pn-Diode T0 von 1 durch die Positionierung des Anodenkontakts 15 relativ zum Implantationsgebiet 13, wobei der Anodenkontakt 15 gegenüber dem Implantationsgebiet 13 um einen Betrag n·Δx (n ganzzahlig, n größer 1) in positiver x-Richtung (in 2 nach rechts) verschoben ist. Die Mittellinie B durch den Anodenkontakt 15 und die Mittellinie A durch das Implantationsgebiet 13 fallen somit nicht mehr zusammen, sondern sind um den Betrag n·Δx verschoben. Hierdurch entsteht ein überlappender Bereich zwischen dem metallischen Anodenkontakt 15 und der Epitaxieschicht 12, welche in x-Richtung eine Abmessung f hat. Die Abmessung f ergibt sich aus der folgenden Formel: f = n·Δx + b/2 – a/2.
  • Ist eine Sperrspannung an die pn-Diode Tn von 2 angelegt, wobei der Anodenkontakt 15 mit dem negativen Pol einer Spannungsquelle und der Kathodenkontakt 14 mit dem positiven Pol einer Spannungsquelle verbunden sind, fließt im Vergleich zur pn-Diode T0 von 1 aufgrund des im überlappenden Bereich geformten Metall-Halbleiterübergangs (Schottky-Kontakt) ein um Größenordnung größerer Sperrstrom über das Gebiet F.
  • 3 veranschaulicht in einer schematischen Aufsicht (x-y-Ebene) eine in x-Richtung gereihte Anordnung 10 von 2n + 1 verschiedenen pn-Dioden, wobei in 3 lediglich drei pn-Dioden dargestellt sind, nämlich eine pn-Diode T0 entsprechend 1, eine pn-Diode Tn entsprechend 2 und eine pn-Diode T–n. In der pn-Diode T0 ist der Anodenkontakt 15 in x-Richtung mittig zum Implantationsgebiet 13 angeordnet, während in der pn-Diode Tn der Anodenkontakt 15 in positiver x-Richtung um einen Betrag n·Δx relativ zum Implantationsgebiet 13 verschoben ist. In der pn-Diode T–n ist der Anodenkontakt 15 um einen Betrag –n·Δx, also in negativer x-Richtung, relativ zum Implantationsgebiet 13 verschoben. Zwischen der pn-Diode T0 und der pn-Diode Tn ist eine Anzahl n – 1 verschiedener pn-Dioden T1 ... Tn-1 angeordnet, in denen in Entsprechung zum jeweiligen Index von T der Anodenkontakt 15 in positiver x-Richtung um einen Betrag 1·Δx bis (n – 1)·Δx relativ zum Implantationsgebiet 13 verschoben ist. In entsprechender Weise ist zwischen der pn-Diode T0 und der pn-Diode T–n eine Anzahl n – 1 verschiedener pn-Dioden T–1 ... T–(n-1) angeordnet, in denen entsprechend dem jeweiligen Index der Anodenkontakt 15 um einen Betrag (–1)·Δx bis –(n – 1)·Δx relativ zum Implantationsgebiet 13 verschoben ist.
  • In der Anordnung 10 von 3 ist der Anodenkontakt 15 einer jeden pn-Diode T–n ... Tn in y-Richtung um einen Betrag 2 m kleiner als das Implantationsgebiet 13. Der Wert von m ist hierbei deutlich größer als die Abmessung f des Überlapps in x-Richtung zwischen dem Anodenkontakt 15 und der Epitaxieschicht 12, so dass eine Fehljustierung in y-Richtung keinen Einfluss auf den Sperrstrom hat.
  • Die Anordnung 10 kann beispielsweise in einem Ritzrahmen eines Wafers platziert werden.
  • In den pn-Dioden der Anordnung 10 werden das Implantationsgebiet 13 mittels einer ersten Maske und der Anodenkontakt 15 mittels einer zweiten Masken gefertigt. Durch die Anordnung 10 kann somit eine Fehljustierung der Maskenebene E2 relativ zur Maskenebene E1 bestimmt werden.
  • 4 zeigt ein beispielhaftes Messdiagramm, in dem Sperrströme I, gemessen in Ampere (A), einer Anordnung von 3 mit sieben pn-Dioden in 4H-SiC jeweils gegenüber der angelegten Spannung U in Volt (V) aufgetragen sind. Die pn-Dioden unterscheiden sich durch die (gewünschte) Fehljustierung F des Anodenkontakts 15 relativ zum Implantationsgebiet 13, wobei Kurve (a) einer pn-Diode mit F = 3 μm, Kurve (b) einer pn-Diode mit F = 2 μm, Kurve (c) einer pn-Diode mit F = 1 μm, Kurve (d) einer pn-Diode mit F = 0, Kurve (e) einer pn-Diode mit F = –1 μm, Kurve (f) einer pn-Diode mit F = –2 μm und Kurve (g) einer pn-Diode mit F = –3 μm entsprechen.
  • Ersichtlich zeigen die drei Kurven (g), (a) und (f) aufgrund des Überlapps zwischen dem Anodenkontakt 15 und der Epitaxieschicht 12 einen stark erhöhten Sperrstrom I, welcher beispielsweise für eine Sperrspannung U von 400 V ausgewertet werden kann.
  • In 5 ist der Sperrstrom I bei einer Sperrspannung von 400 V logarithmisch gegenüber der Fehljustierung F aufgetragen. Ersichtlich unterscheiden sich die Sperrströme (bzw. Leckströme) der jeweiligen pn-Dioden stark.
  • In 6 ist in Entsprechung zur Vorgehensweise bei optischen Noniusstrukturen der Sperrstrom gegenüber dem Index der jeweiligen Teststruktur (pn-Diode) aufgetragen. Aufgrund des drastischen Unterschieds im Sperrstrom (bzw. Leckstrom) kann eine klare Entscheidung getroffen werden, ob bei einer Teststruktur ein Überlapp vorliegt oder nicht, d. h. ob für einen Entscheidungsparameter z gilt: z > 0 für den Fall, dass Überlapp vorliegt, oder z < 0 für den Fall, dass kein Überlapp vorliegt. Alle Teststrukturen ohne Überlapp zwischen dem metallischen Anodenkontakt und der Epitaxieschicht weisen einen niedrigen Sperrstrom auf (Bereich z < 0), wohingegen alle Teststrukturen mit Überlapp einen hohen Sperrstrom aufweisen (Bereich z > 0). Die Fehljustierung ergibt sich im Unterschied zu den optischen Noniusstrukturen nicht aus dem Minimum der ermittelten Kurve, sondern aus dem Symmetriezentrum der Kurve. Aus der Menge der im Bereich z < 0 liegenden Teststrukturen wird der Mittelwert des niedrigsten Index und des höchsten Index gebildet. Im Fall der Ebene 2 (Kurve E2) beträgt die so ermittelte Fehljustierung F in x-Richtung +2·Δx. Im Fall der 5, die sich auf das experimentelle Beispiel von 4 bezieht, ergibt sich eine Fehljustierung von +0,5 μm.
  • Zur Messung einer Fehljustierung in y-Richtung ist es lediglich erforderlich, die elektrischen Teststrukturen in der x-y-Ebene um 90° versetzt anzuordnen.
  • Der Versatz des metallischen Anodenkontakts 15 relativ zum Implantationsgebiet 13 muss nicht notwendiger Weise linear von einer Teststruktur zu einer benachbarten Teststruktur zunehmen, sondern kann beispielsweise auch parabolisch oder logarithmisch gestaffelt werden, um hierdurch einen größeren Variationsbereich von Fehljustierungen zu erfassen.
  • Bei der Diodenstruktur liegt ein besonderer Vorteil des erfindungsgemäßen Verfahrens darin, dass das implantierte Emittergebiet optisch nicht erkennbar ist.
  • 7 zeigt eine alternative Teststruktur in Form einer kapazitiven Struktur zur Verwendung in einer erfindungsgemäßen Anordnung. Demnach umfasst die insgesamt mit Cn bezeichnete kapazitive Struktur mit vertikalem Aufbau ein mit n-Ladungsträgern stark dotiertes (n+) Halbleitersubstrat 21 vom negativen Leitungstyp, auf dessen einer Oberfläche eine mit n-Ladungsträgern schwach dotierte (n–) Epitaxieschicht 22 vom negativen Leitungstyp aufgebracht ist. Auf der Oberfläche der Epitaxieschicht 22 ist eine Oxidschicht 23 aufgebracht, welche mit einer Ausnehmung 24 der Breite a versehen ist. Hierdurch wird die Oxidschicht 23 in relativ dicke erste Oxidschichtabschnitte Ox1 (”Dickoxid”) und einen relativ dünnen zweiten Oxidschichtabschnitt Ox2 (”Dünnoxid”) unterteilt, wobei die ersten Oxidschichtabschnitte Ox1 in vertikaler z-Richtung eine größere Abmessung aufweisen als der zweite Oxidschichtabschnitt Ox2. Auf der Oxidschicht 23 ist eine hochdotierte polykristalline Siliziumschicht 25 aufgebracht, deren Oberfläche von einem beispielsweise aus Aluminium gefertigten metallischen Kontakt (”Anodenkontakt”) 26 elektrisch kontaktiert wird. Auf der dem Anodenkontakt 26 gegenüberliegenden Seite wird das Halbleitersubstrat 21 von einem weiteren metallischen Kontakt 27 (”Kathodenkontakt”) elektrisch kontaktiert.
  • In x-Richtung hat die polykristalline Siliziumschicht 25 eine Abmessung b. In 7 ist eine Situation gezeigt, bei welcher die polykristalline Siliziumschicht 25 in Bezug auf die Ausnehmung 24 bzw. den dünnen zweiten Oxidschichtabschnitt Ox2 um einen Betrag n·Δx (n ganzzahlig, n größer 1) in positiver x-Richtung (in 7 nach rechts) verschoben ist. Hierdurch entsteht ein überlappender Bereich zwischen der polykristallinen Siliziumschicht 25 und einem der beiden dicken Oxidschichtabschnitte Ox1.
  • Die Oxidschicht 23 wird mittels einer ersten Maske geformt und kann deshalb einer zur Oberfläche 29 des Halbleiterkörpers 28 parallelen ersten Maskenebene E1 zugeordnet werden. Ebene E1 definiert die Grenze zwischen Dickoxid Ox1 und Dünnoxid Ox2. Die polykristallinen Siliziumschicht 25 wird mittels einer zweiten Maske geformt und kann deshalb einer zur ersten Maskenebene parallelen zweiten Maskenebene E2 zugeordnet werden. Bei der in 7 gezeigten kapazitiven Struktur ist die Maskenebene E2 gegenüber der Maskenebene E1 um einen Betrag n·Δx fehljustiert.
  • In der Kapazitätsstruktur von 7 wird die Kapazität der Struktur im Anreicherungsfall gemessen, d. h. mit einer überlagerten Gleichspannung, bei welcher das Substrat 21 negativ gepolt ist.
  • In einer erfindungsgemäßen Anordnung ist eine Mehrzahl derartiger kapazitiver Strukturen C–n, ..., C0, ... Cn beispielsweise in einer reihenförmigen Anordnung analog 3 vorgesehen, wobei in den kapazitiven Strukturen die polykristalline Siliziumschicht 25 in Bezug auf die Oxidschicht 23 um einen Betrag –n·Δx, ..., 0·Δx, ... n·Δx (n ganzzahlig, n größer 1) entsprechend dem jeweiligen Index von C verschoben ist.
  • Je größer die Fehljustierung ist, desto kleiner ist die gemessene Kapazität der kapazitiven Struktur, da ein größerer Abschnitt der polykristallinen Siliziumschicht 25 auf dem dickeren ersten Oxidschichtabschnitt Ox1 liegt.
  • Der Anodenkontakt 26 wird durch eine dritte Maske geformt und kann somit einer dritten Maskenebene E3 zugeordnet werden. Das exakte Ausmaß des Anodenkontakts 26 hat keinen Einfluss auf die Kapazität der kapazitiven Struktur.
  • Eine elektrische Auswertung der Anordnung von Teststrukturen erfolgt entsprechend der gezeigten Vorgehensweise bei optischen Noniusstrukturen, wobei die Kapazität gegen den Index der jeweiligen Teststruktur (kapazitive Struktur) aufgetragen wird. Die Fehljustierung ergibt sich aus der Lage des Minimums in der hierbei gewonnenen Kurve.
  • 8 zeigt eine weitere alternative Teststruktur in Form einer npn-Struktur zur Verwendung in einer erfindungsgemäßen Anordnung. Demnach umfasst die insgesamt mit NPNn bezeichnete npn-Struktur mit vertikalem Aufbau ein mit n-Ladungsträgern stark dotiertes (n+) Halbleitersubstrat 31 vom negativen Leitungstyp, auf dessen einer Oberfläche eine mit n-Ladungsträgern schwach dotierte (n–) Epitaxieschicht 32 vom negativen Leitungstyp aufgebracht ist. Angrenzend an die Oberfläche 36 der Epitaxieschicht 32 ist ein mit p-Ladungsträgern stark dotiertes (p+) erstes Implantationsgebiet 33 vom positiven Leitungstyp gebildet. Weiterhin ist an der Oberfläche 36 der Epitaxieschicht 32, teilweise innerhalb des ersten Implantationsgebiets 33, ein mit n-Ladungsträgern stark dotiertes (n+) zweites Implantationsgebiet 37 vom negativen Leitungstyp gebildet.
  • Das erste Implantationsgebiet 33 und das zweite Implantationsgebiet 37 werden von einem metallischen Kontakt 35 (”Anodenkontakt”) elektrisch kontaktiert. Auf der dem Anodenkontakt 35 gegenüberliegenden Seite wird das Halbleitersubstrat 31 von einem weiteren metallischen Kontakt 34 (”Kathodenkontakt”) elektrisch kontaktiert.
  • In x-Richtung hat das zweite Implantationsgebiet 37 eine Abmessung b bzw. eine Abmessung 2·b/2 bezüglich einer vertikalen (in z-Richtung gerichteten) Mittellinie A des Anodenkontakts 35. In x-Richtung hat das erste Implantationsgebiet 33 eine Abmessung a bzw. eine Abmessung 2·a/2 bezüglich der Mittellinie A. Die Abmessung b ist kleiner als die Abmessung a, so dass das zweite Implantationsgebiet 37 in x-Richtung kleiner als ist das erste Implantationsgebiet 33. In y-Richtung ist das zweite Implantationsgebiet 37 ebenfalls kleiner als das erste Implantationsgebiet 33, was aufgrund der Schnittlage in 8 nicht erkennbar ist.
  • Das erste Implantationsgebiet 33 wird mittels einer ersten Maske geformt und kann deshalb einer ersten Maskenebene E1 zugeordnet werden. Das zweite Implantationsgebiet 37 wird mittels einer zweiten Maske geformt und kann deshalb einer zweiten Maskenebene E2 zugeordnet werden. Bei der in 8 gezeigten NPN-Struktur ist die Ebene E2 gegenüber Ebene E1 um einen Betrag n·Δx fehljustiert, was bedeutet, dass das zweite Implantationsgebiet 37 in Bezug auf das erste Implantationsgebiet 33 um einen Betrag n·Δx fehljustiert ist.
  • Legt man zwischen Emitter (zweites Implantationsgebiet 37) und Kollektor (Halbleitersubstrat 31) eine Gleichspannung an, so fließt kein oder lediglich ein geringer Strom, denn je nach Polarität der Gleichspannung sperrt stets einer der beiden in Gegenreihe liegenden pn-Übergänge. Wenn das zweite Implantationsgebiet 37 in Bezug auf das erste Implantationsgebiet 33 so fehljustiert ist, dass dieses in das Halbleitersubstrat 31 hineinreicht, kann im Gebiet F des Überlapps ein elektrischer Strom fließen. Die NPN-Struktur formt in diesem Bereich einen Ohm'schen Widerstand.
  • In einer erfindungsgemäßen Anordnung ist eine Mehrzahl derartiger NPN-Strukturen NPN–n, ..., NPN0, ... NPNn beispielsweise in einer reihenförmigen Anordnung analog 3 vorgesehen, wobei in der Anordnung von NPN-Strukturen das zweite Implantationsgebiet 37 in Bezug auf das erste Implantationsgebiet 33 um einen Betrag –n·Δx, ..., 0·Δx, ... n·Δx (n ganzzahlig, n größer 1) entsprechend dem jeweiligen Index von NPN verschoben ist.
  • Der Anodenkontakt 35 wird durch eine dritte Maske (entsprechend einer dritten Maskenebene E3) geformt, deren exaktes Ausmaß keinen Einfluss auf den elektrischen Strom der npn-Struktur hat.
  • Eine elektrische Auswertung erfolgt entsprechend der Vorgehensweise bei einer pn-Diode als Teststruktur, wobei für eine zu prüfende Halbleiterstruktur ein gemessener elektrischer Strom gegen den Versatz des zweiten Implantationsgebiets relativ zum ersten Implantationsgebiet bzw. den Index der jeweiligen Teststruktur (NPN-Struktur) aufgetragen wird.
  • Für die NPN-Struktur, in der zwei implantierte Gebiete alternierenden Leitungstyps realisiert sind, wobei die implantierten Gebiete zueinander fehljustiert sind, liegt ein besonderer Vorteil des erfindungsgemäßen Verfahrens darin, dass die implantierten Gebiete optisch nicht erkennbar sind.
  • 9 zeigt eine weitere alternative Teststruktur mit vergrabenen pn-Übergängen zur Verwendung in einer erfindungsgemäßen Anordnung. Demnach umfasst die insgesamt mit Pn bezeichnete Teststruktur mit vertikalem Aufbau ein mit n-Ladungsträgern stark dotiertes (n+) Halbleitersubstrat 41 vom negativen Leitungstyp, auf dessen einer Oberfläche eine mit n-Ladungsträgern schwach dotierte (n–) Epitaxieschicht 42 vom negativen Leitungstyp aufgebracht ist. Angrenzend an die Oberfläche 46 der Epitaxieschicht 42 ist ein mit n-Ladungsträgern stark dotiertes (n+) erstes Implantationsgebiet 44 vom negativen Leitungstyp gebildet. Weiterhin ist auf der Oberfläche 46 der Epitaxieschicht 42 eine Oxidschicht 45 abgeschieden.
  • Innerhalb der Epitaxieschicht 42 sind zwei mit p-Ladungsträgern stark dotierte (p+) zweite Implantationsgebiete 43 vom positiven Leitungstyp vergraben.
  • Das erste Implantationsgebiet 44 wird von einem durch die Oxidschicht 45 hindurchreichenden metallischen Kontakt 47 (”Anodenkontakt”) elektrisch kontaktiert. Auf der dem Anodenkontakt 47 gegenüberliegenden Seite wird das Halbleitersubstrat 41 von einem weiteren metallischen Kontakt 48 (”Kathodenkontakt”) elektrisch kontaktiert.
  • Die beiden zweiten Implantationsgebiete 43 haben in x-Richtung einen Abstand a voneinander und nehmen von einer Mittellinie A der Struktur Pn jeweils einen gleichen Abstand a/2 ein. Das erste Implantationsgebiet 44 hat in x-Richtung eine Abmessung b. Die Abmessung b ist kleiner als die Abmessung a.
  • Die beiden vergrabenen zweiten Implantationsgebiete 43 werden mittels einer ersten Maske geformt und können einer ersten Maskenebene E1 zugeordnet werden. Das erste Implantationsgebiet 44 wird mittels einer zweiten Maske geformt und kann einer zweiten Maskenebene E2 zugeordnet werden. Bei der in 9 gezeigten Teststruktur ist die Ebene E2 gegenüber Ebene E1 um einen Betrag n·Δx fehljustiert, was bedeutet, dass das erste Implantationsgebiet 44 nicht mittig zwischen den beiden vergrabenen zweiten Implantationsgebieten 43 positioniert ist, sondern um einen Betrag n·Δx versetzt zu einer mittigen Lage.
  • Legt man an den Anodenanschluss 47 und an den Kathodenanschluss 48 eine Gleichspannung an, so ist der elektrische Widerstand aufgrund eines im Wesentlichen vertikalen Stromflusses zwischen den beiden Anschlüssen am geringsten, wenn das erste Implantationsgebiet 44 mittig zwischen den beiden vergrabenen zweiten Implantationsgebieten 43 positioniert ist. Ist das erste Implantationsgebiet 44 in Bezug auf eine mittige Lage zwischen den beiden vergrabenen zweiten Implantationsgebieten 43 versetzt, so dass ein Überlapp zwischen dem ersten Implantationsgebiet 44 und einem der beiden vergrabenen zweiten Implantationsgebiete 43 auftritt, so muss der elektrische Strom in diesem Fall um die Ecke des vergrabenen zweiten Implantationsgebiets 43 strömen, was dessen Weg verlängert und deshalb den elektrischen Gesamtwiderstand erhöht.
  • In einer erfindungsgemäßen Anordnung ist eine Mehrzahl derartiger Teststrukturen P–n, ..., P0, ... Pn beispielsweise in einer reihenförmigen Anordnung analog 3 vorgesehen, wobei in der Anordnung von Teststrukturen das erste Implantationsgebiet 44 in Bezug auf eine mittige Lage zwischen den beiden vergrabenen zweiten Implantationsgebieten 43 um einen Betrag –n·Δx, ..., 0·Δx, ... n·Δx (n ganzzahlig, n größer 1) entsprechend dem jeweiligen Index von P verschoben ist.
  • Die Oxidschicht 45 wird durch eine dritte Maske (entsprechend einer dritten Maskenebene E3) geformt und der Anodenkontakt 47 wird durch eine vierte Maske (entsprechend einer vierten Maskenebene E4 geformt, deren exaktes Ausmaß keinen Einfluss auf den elektrischen Strom der Teststruktur hat.
  • Eine elektrische Auswertung erfolgt entsprechend der Vorgehensweise bei einer pn-Diode als Teststruktur, wobei ein gemessener elektrischer Strom gegen einen Versatz des ersten Implantationsgebiets 44 in Bezug auf eine mittige Lage zwischen den beiden vergrabenen zweiten Implantationsgebieten 43 bzw. den Index der jeweiligen Teststruktur aufgetragen wird. Aus der Lage des Minimums der hierbei gewonnenen Kurve ergibt sich die tatsächliche Fehljustierung von Ebene 2 zu Ebene 1.
  • Die in 9 gezeigte Teststruktur ist besonders vorteilhaft bei vertikalen Leistungstransistoren beispielsweise vom Typ des SiC-JFETs einsetzbar, in denen vergrabene p-Schichten als Gate-Elektrode benutzt werden. Die vergrabenen p-Schichten sind auch mit einem Rasterelektronenmikroskop nicht erkennbar, da sie wesentlich tiefer liegen als die Eindringtiefe des Elektronenstrahls.
  • 10A und 10B veranschaulichen als Vergleichsbeispiel eine weitere Teststruktur, wobei 10A eine vertikale Schnittansicht und 10B eine Aufsicht hiervon zeigen. Demnach umfasst die insgesamt mit Mn bezeichnete Teststruktur mit horizontalem Aufbau ein Halbleitersubstrat 51 (oder alternativ einen Isolator 51), auf dessen einer Oberfläche 54 eine Metallschicht als erster Metallkontakt 52 aufgebracht ist. Innerhalb des ersten Metallkontakts 52 ist eine im Wesentlichen rechteckförmige Aussparung 55 geformt, welche in x-Richtung eine Breite a aufweist. Teilweise innerhalb der Aussparung 55, in Überlapp mit dem ersten Metallkontakt 52, ist ein zweiter Metallkontakt 53 geformt. Durch den Überlapp der beiden Metallkontakte 52, 53 entsteht ein elektrischer Kurzschluss, so dass Teststrukturen mit einem entsprechenden Überlapp bei einer an die beiden Metallkontakte 52, 53 angelegten Spannung einen niedrigen Widerstand und dementsprechend hohen Strom aufweisen, während Teststrukturen ohne Überlapp einen hohen Widerstand und dementsprechend niedrigen Strom aufweisen.
  • Der erste Metallkontakt 52 wird mittels einer ersten Maske geformt und kann deshalb einer ersten Maskenebene E1 zugeordnet werden. Der zweite Metallkontakt 53 wird mittels einer zweiten Maske geformt und kann deshalb einer zweiten Maskenebene E2 zugeordnet werden. Bei der in 10A und 10B gezeigten Teststruktur ist die Ebene E2 gegenüber Ebene E1 um einen Betrag n·Δx fehljustiert, das heißt, dass der zweite Metallkontakt 53 nicht mittig innerhalb der Aussparung 55 des ersten Metallkontakts 53 positioniert ist, sondern um einen Betrag n·Δx bezüglich einer mittigen Position innerhalb der Aussparung 55 versetzt ist.
  • In einer Anordnung ist eine Mehrzahl derartiger Teststrukturen M–n, ..., M0, ... Mn beispielsweise in einer reihenförmigen Anordnung analog 3 vorgesehen, wobei in der Anordnung von Teststrukturen der zweite Metallkontakt 53 in Bezug auf eine mittige Lage innerhalb der Aussparung 55 des ersten Metallkontakts um einen Betrag –n·Δx, ..., 0·Δx, ... n·Δx (n ganzzahlig, n größer 1) entsprechend dem jeweiligen Index von M verschoben ist.
  • Eine elektrische Auswertung erfolgt entsprechend der Vorgehensweise bei einer pn-Diode als Teststruktur, wobei ein gemessener elektrischer Strom gegen einen Versatz des zweiten Metallkontakts 53 in Bezug auf eine mittige Lage innerhalb der Aussparung 55 des ersten Metallkontakts 52 bzw. den Index der jeweiligen Teststruktur aufgetragen wird. Aus der Lage des Symmetriezentrums der hierbei gewonnenen Kurve ergibt sich die tatsächliche Fehljustierung von Ebene 2 zu Ebene 1.
  • Weitere Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung:
    Nach elektrischer Vermessung der auf einem Halbleitersubstrat hergestellten elektronischen Bauelemente im Scheibenprüffeld wird oftmals eine niedrigere Ausbeute festgestellt als erwartet. Eine der vielen möglichen Ursachen ist eine übermäßige Fehljustierung einer oder mehrerer Maskenebenen des Bauelements zu einer Bezugsebene. Mögliche Fehljustierungen sind nachträglich kaum oder nicht mehr genau genug oder nur in einem aufwändigen, langwierigen oder gar zerstörenden Verfahren bestimmbar. Beispielsweise sind implantierte Gebiete optisch nicht erkennbar. Die Lage einzelner Ebenen kann auch durch nachfolgende Prozesse verdeckt werden, in ihren Konturen verwischen oder andersartig verändert worden sein, so dass sie nachträglich nicht mehr genau genug zu ermitteln ist.
  • Die vorliegende Erfindung löst das Problem mit elektrisch messbaren zweipoligen Teststrukturen, die im Scheibenprüffeld, d. h. nach Fertigstellung des Baulements auf Waferebene vermessen werden und eine präzise Bestimmung der Fehljustierung einzelner Ebenen in x- und y-Richtung erlauben. Vorzugsweise werden die Teststrukturen so konzipiert, dass sie einzeln eine Ja-Nein-Entscheidung erlauben, indem der Messwert einen definierten Grenzwert über- oder unterschreitet. Aus einem geeignet gewählten Ensemble von Teststrukturen kann die gefragte Fehljustierung mit einer definierten Unschärfe bestimmt werden.
  • Für jede gewünschte Maskenebene kann ein Ensemble von Teststrukturen erstellt werden. Aus den damit bestimmten Fehljustierungen der einzelnen Ebenen kann anschließend festgestellt werden, ob die verminderte Ausbeute auf Fehljustierungen zurückzuführen ist. Die Strukturen sind praktisch in jeden Prozessablauf der Halbleiterherstellung integrierbar. Die Methode wird insbesondere bei kritischen Maskenebenen angewandt, die z. B. die Zellstruktur des Bauelements definieren.
  • Bislang werden Fehljustierungen üblicher Weise nach der Fototechnik vermessen, beispielsweise an Noniusstrukturen. Wie in 11 gezeigt ist, werden die einzelnen Abstände x0 bis x4 und x0 bis x–4 gemessen. Wie in 12, in der die gemessenen Werte xν als Funktion des Noniusindex ν aufgetragen sind, gezeigt ist, entspricht die Lage des Minimums der Kurve der Fehljustierung. Im Beispiel von Kurve N (Wafer 2) ergibt sich die Lage beim Index +2. Multipliziert man diesen Index mit dem Abstand Δx, um den die gemessenen Werte voneinander abweichen, ergibt sich am Beispiel der Kurve N eine Fehljustierung von +2·Δx. Um die Fehljustierung in y-Richtung, d. h. senkrecht zur x-Richtung zu messen, befinden sich auf dem Wafer weitere Noniustrukturen, die gegenüber der gezeigten um 90° gedreht sind. Wenn die Lackmaske der Ebene 2 als Implantationsmaske dient und danach entfernt wird, ist die Struktur nicht mehr messbar, da implantierte und nicht implantierte Halbleitergebiete sich optisch nicht signifikant unterscheiden. Wird die Lackmaske durch Ätztechnik auf eine auf dem Halbleiter befindliche Dünnschicht übertragen, so ist die Noniusstruktur auch später noch auslesbar, solange diese strukturierte Dünnschicht existiert. Oft tritt jedoch das Problem auf, dass die Struktur bei den nachfolgenden Prozessen verschwindet oder unkenntlich wird. Zur Abhilfe ist dann eine genaue Protokollführung und Dokumentation während der Prozessierung notwendig. Pn-Übergänge können im Rasterelektronenmikroskop bei niedriger Primärelektronenenergie abgebildet werden. Zum Beobachten muss die Halbleiteroberfläche frei liegen.
  • In der vorliegenden Erfindung wird das Prinzip der Noniusstruktur auf elektrisch messbare, vorzugsweise zweipolige Teststrukturen übertragen. Sie sind so konstruiert, dass sich eine elektrisch messbare Eigenschaft (Strom, Spannung, Ladung) von Struktur zu Struktur ändert, wenn genau eine definierte Ebene gegenüber einer Bezugsebene fehljustiert wird. Weitere Ebenen sind so zu konstruieren, dass deren Fehljustierung keine Auswirkung auf diese elektrische Eigenschaft hat. Im Folgenden werden Beispiele aufgezeigt, die bei der Herstellung von SiC-Bauelementen (z. B. Dioden und JFET-, MOSFET- oder anderen Transistorstrukturen angewendet werden können. Aus den Beispielen ergibt sich für den Fachmann implizit, dass auch noch andere Kombinationen machbar sind.
  • Als erstes Beispiel wird eine Diodenteststruktur betrachtet, wie sie in 1 und 2 gezeigt ist. In diesen Figuren ist im Querschnitt eine erfindungsgemäße Diodenteststruktur bestehend aus einem halbleitenden n-Substrat, einer n-Epitaxieschicht, einem durch die Ebene 1 definierten p-Emittergebiet und einer Anodenkontaktschicht. Gemessen wird der Sperrstrom bei einer festen Sperrspannung (Anode negativ gegenüber der Kathode). Derartige Teststrukturen werden nun aneinandergereiht, wobei die Anodenkontaktschicht um Δx weiter gegenüber der Nachbarstruktur versetzt wird. 2 zeigt den Querschnitt der n'ten Diodenteststruktur. Im Gebiet F besteht eine Überlappung des Anodenkontakts mit dem n-Gebiet des Halbleiters. Da dieser Ausschnitt einen Metall-Halbleiter-Übergang bildet, fließt ein um Größenordnungen höherer Sperrstrom als bei einer Struktur ohne diesen Überlapp, und zwar umso mehr, je größer die Überlappung ist. Wie in 3 gezeigt ist, werden die Teststrukturen vorzugsweise nebeneinander aufgereiht. Sie sind rechteckförmig ausgebildet und können platzsparend im Ritzrahmen platziert werden. In y-Richtung ist soviel Platz zwischen Anodenkontaktmetall und der Außenkante des p-Gebietes gelassen, dass auch eine starke Fehljustierung in y-Richtung keine Auswirkung auf den Leckstrom hat. In 4 sind gemessene Kennlinien erfindungsgemäßer Diodenteststrukturen gezeigt. Drei Strukturen zeigen infolge des benannten Überlapps einen deutlich höheren Leckstrom. Dieser kann im vorliegenden Fall bei einer Sperrspannung von 400 V ausgewertet werden. Ähnlich wie bei den optischen Noniusstrukturen trägt man die gemessenen Leckströme als Funktion des Indexes der Teststruktur auf. So sind in 5 die Sperrströme bei 400 V logarithmisch als Funktion der durch das Maskenlayout beabsichtigten Fehljustierung aufgetragen. Wegen des drastischen Unterschieds im Leckstrom kann eine klare Entscheidung getroffen werden, ob bei der betreffenden Teststruktur ein Überlapp vorliegt oder nicht. Das Auswerteverfahren ist in 6 veranschaulicht. Alle Teststrukturen ohne Überlapp zwischen Anodenkontaktmetall und n-Halbleitergebiet weisen einen niedrigen Sperrstrom auf, die Strukturen mit Überlapp einen hohen Sperrstrom. Die Fehljustierung ergibt sich jedoch hier nicht wie bei den optischen Nonien aus dem Minimum, sondern aus dem Symmetriezentrum des Graphen. Aus der Menge der Teststrukturen mit niedrigem Strom wird der Mittelwert des niedrigsten und des höchsten Index gebildet. Im Fall der Ebene 2 (Kurve N) beträgt die so ermittelte Fehljustierung in x-Richtung +2·Δx. Im Fall der Messdaten von 5 ergibt sich eine Fehljustierung von +0,5 μm. Zur Messung der Fehljustierung in y-Richtung wird das ganze Gebilde analog zur optischen Nonienstruktur um 90° gedreht. Der Versatz der Anodenkontaktschicht muss nicht linear von Struktur zu Struktur zunehmen, sondern kann auch parabolisch oder logarithmisch gestaffelt werden, um einen größeren Variationsbereich von Fehljustierungen zu erfassen.
  • Als zweites Beispiel wird eine Kapazitätsteststruktur betrachtet, wie sie in 7 gezeigt ist. 7 zeigt eine MIS-Kapazität mit Fehljustierung zwischen Ebene 1 und Ebene 2. Die Struktur besteht aus einem aktiven Halbleitergebiet auf einem Substrat gleichen Leitungstyps (hier n-Typ). Die Halbleiteroberfläche ist teilweise mit einem dünnen Oxid (Gate-Oxid oder anderer Isolator) oder mit einem dicken Oxid (Feldoxid) abgedeckt. Ebene 1 definiert die Grenze zwischen Dünn- und Dickoxid. Das Fenster im Dickoxid, in dem sich das dünne Oxid befindet, hat die Breite a. Auf dem Oxid liegt eine hochdotierte polykristalline Siliziumschicht der Breite b, die durch Ebene 2 definiert wird. Zur elektrischen Messung ist noch eine weitere Metallisierung Ebene 3 erforderlich, deren exaktes Ausmaß aber auf die Kapazität keinen Einfluss hat. Bei der n'ten Struktur ist Ebene 2 gegenüber Ebene 1 um n·Δx fehljustiert. Wegen der Fehljustierung ist die resultierende Kapazität kleiner, da ein größerer Bereich auf dem Dickoxid liegt als im Fall exakter Justierung von Ebene 2 auf Ebene 1. Gemessen wird die Kapazität im Anreicherungsfall, d. h. mit einer überlagerten Gleichspannung, die das Substrat negativ polt. Die elektrische Auswertung geschieht analog zu 12, wobei als Messwert die Kapazität aufgetragen wird. Die Fehljustierung ergibt sich aus der Lage des Maximums.
  • Als drittes Beispiel wird eine NPN-Teststruktur betrachtet, wie sie in 8 gezeigt ist. 8 zeigt eine npn-Struktur mit zwei implantierten Gebieten alternierenden Leitungstyps, die zueinander fehljustiert sind. Im zentrierten Zustand ist das Emittergebiet (= n+-Gebiet) von der p-Basis umschlossen. Legt man zwischen Emitter und Kollektor (= n-Substrat) eine Spannung an, so fließt kein oder geringer Strom, denn je nach Polarität der Spannung sperrt stets einer der beiden in Gegenreihe liegenden pn-Übergänge. Im Fall einer Fehljustierung des Emittergebiets reicht das Emittergebiet in das n-Gebiet hinein. Im Gebiet des Überlapps F kann dann Strom fließen. Die Struktur bildet in diesem Bereich einen Ohm'schem Widerstand. Die Auswertung geschieht analog zur Diodenstruktur des Beispiels 1. In diesem dritten Beispiel zeigt sich der Vorteil der Messmethode besonders ausgeprägt, denn weder Ebene 1 noch Ebene 2 sind als implantierte Gebiete optisch erkennbar.
  • Als viertes Beispiel wird eine Teststruktur mit vergrabenem Implantationsgebiet betrachtet, wie sie in 9 gezeigt ist. Es gibt vertikale Leistungstransistoren vom Typ des SiC-JFETs, in denen vergrabene p-Schichten als Gate-Elektrode benutzt werden. Die vergrabenen Schichten sind auch mit einem Rasterelektronenmikroskop nicht erkennbar, das sie wesentlich tiefer liegen als die Eindringtiefe des Elektronenstrahls. 9 zeigt beispielhaft auf, wie die Justierung der vergrabenen Ebene zur Bezugsebene als Widerstandsstruktur gemessen werden kann. Durch den Versatz des oben liegenden n+-Gebiets (Ebene 2) gegenüber den vergrabenen p-Gebieten (Ebene 1) erhöht sich der Widerstand der Struktur verglichen zum zentrierten Fall, bei dem der Stromfluss weitgehend vertikal verläuft. Bei Fehljustierung muss ein Teil des Stroms um die Ecke des p-Gebietes herum fließen, was den Weg verlängert und den Gesamtwiderstand folglich erhöht. Die Auswertung erfolgt wieder analog zu 12: aufgetragen wird der Widerstand der Teststrukturen (2n + 1 an der Zahl). Die tatsächliche Fehljustierung von Ebene 2 zu Ebene 1 resultiert aus der Lage des Minimums.
  • Durch die Erfindung ergeben sich die folgenden Vorteile:
    • – Elektrische Messungen im Scheibenprüffeld sowie deren Auswertung sind vom Verfahren her einfacher als optische, da ein exakter numerischer Messwert vorliegt. Es ist keine zusätzliche Gerätschaft notwendig, die nicht ohnehin zur Messung der Bauelemente erforderlich ist, insbesondere keine komplizierte und artefaktanfällige Bildauswertung.
    • – Die Justierung optisch verdeckter Ebenen kann im Scheibenprüffeld nachträglich vermessen werden.
    • – Das Inkrement Δx kann sehr klein gewählt werden (z. B. 50 nm), da es nicht an ein optisches Auflösungsvermögen gebunden ist. Die Genauigkeit kann so individuell an die Erfordernisse der jeweiligen Ebene angepasst werden. Die maximal mögliche Genauigkeit ist im Wesentlichen durch die Präzision festgelegt, mit der die Belichtungsmasken hergestellt werden (typisch 5 nm bei Elektronenstrahlmasken).
    • – Veränderungen der Strukturgrenzen (z. B. Unterätzungen, Verschwimmen, Ausdiffundieren, Ausfransen der Ränder), die durch nachträgliche Prozessierung verursacht und durch die die Funktionsfähigkeit der Bauelemente beeinträchtigt werden können, werden mit erfasst.
    • – Bei der Suche nach Ursachen von Ausbeuteproblemen können einzelne Maskenebenen identifiziert werden.
    • – Die Anzahl (2n + 1) der Teststrukturen kann analog zu der Anzahl der Finger in der Noniusstruktur der 11 frei gewählt werden, da im Regelfall entlang des Ritzrahmens in x- bzw. y-Richtung genügend Platz auf dem Wafer vorhanden ist. Insbesondere kann bei einer gewählten Genauigkeit des Messverfahrens, die durch das Inkrement Δx vorgegeben wird, die Zahl n und damit die Anzahl der Teststrukturen (2n + 1) so gewählt werden, dass die im ungünstigsten Fall auftretende Fehljustierung ±nΔx sicher bestimmbar ist.
  • Bezugszeichenliste
    • 10
    Anordnung
    11
    Halbleitersubstrat
    12
    Epitaxieschicht
    13
    Implantationsgebiet
    14
    Kathodenkontakt
    15
    Anodenkontakt
    16
    Oberfläche
    17
    Halbleiterkörper
    21
    Halbleitersubstrat
    22
    Epitaxieschicht
    23
    Oxidschicht
    24
    Ausnehmung
    25
    polykristalline Siliziumschicht
    26
    Anodenkontakt
    27
    Kathodenkontakt
    28
    Halbleiterkörper
    29
    Oberfläche
    31
    Halbleitersubstrat
    32
    Epitaxieschicht
    33
    erstes Implantationsgebiet
    34
    Kathodenkontakt
    35
    Anodenkontakt
    36
    Oberfläche
    37
    zweites Implantationsgebiet
    38
    Halbleiterkörper
    41
    Halbleitersubstrat
    42
    Epitaxieschicht
    43
    zweites Implantationsgebiet
    44
    erstes Implantationsgebiet
    45
    Oxidschicht
    46
    Oberfläche
    47
    Anodenkontakt
    48
    Kathodenkontakt
    49
    Halbleiterkörper
    51
    Halbleitersubstrat
    52
    erster Metallkontakt
    53
    zweiter Metallkontakt
    54
    Oberfläche
    55
    Aussparung
    100
    optische Noniusstruktur
    101
    erste Noniusteilstruktur
    102
    zweite Noniusteilstruktur
    103
    erster Finger
    104
    zweiter Finger
    105
    dritter Finger
    106
    vierter Finger
    107
    fünfter Finger
    108
    sechster Finger
    109
    siebter Finger
    110
    achter Finger
    111
    neunter Finger
    112
    zehnter Finger
    113
    Mittellinie
    114
    Rahmenabschnitt
    115
    erstes Fenster
    116
    zweites Fenster
    117
    drittes Fenster
    118
    viertes Fenster
    119
    fünftes Fenster
    120
    sechstes Fenster
    121
    siebtes Fenster
    122
    achtes Fenster
    123
    neuntes Fenster
    124
    zehntes Fenster
    125
    Mittelabschnitt

Claims (6)

  1. Teststruktur-Anordnung (10) in einem einen Halbleiterkörper (17) enthaltenden Halbleiterbauelement mit einer Mehrzahl von Teststrukturen (Tn), wobei jede Teststruktur ein mittels einer ersten Maske geformtes erstes Strukturelement (13) und ein mittels einer zweiten Maske geformtes zweites Strukturelement (15) umfasst, wobei durch die beiden Strukturelemente eine elektrische Eigenschaft der Teststruktur vorgegeben ist, welche durch wenigstens zwei die Teststruktur kontaktierende elektrische Anschlüsse (14, 15) gemessen werden kann, und wobei in den Teststrukturen das zweite Strukturelement in Bezug auf das erste Strukturelement in wenigstens einer Richtung (x) parallel zu einer Oberfläche (16) des Halbleiterkörpers jeweils verschieden positioniert ist, derart, dass eine Änderung der an den elektrischen Anschlüssen messbaren elektrische Eigenschaft bewirkt wird, dadurch gekennzeichnet, dass die Teststrukturen jeweils in Form einer Diode (Tn) ausgebildet sind, welche ein erstes Dotierungsgebiet (12) von dem einen Leitungstyp (n) und als erstes Strukturelement, angrenzend an eine Oberfläche (16) des ersten Dotierungsgebiets (12), ein zweites Dotierungsgebiet (13) vom anderen Leitungstyp, sowie als zweites Strukturelement einen wenigstens das erste Dotierungsgebiet (12) kontaktierenden elektrischen Anschlusskontakt (15) umfasst.
  2. Teststruktur-Anordnung in einem einen Halbleiterkörper (28) enthaltenden Halbleiterbauelement mit einer Mehrzahl von Teststrukturen (Cn), wobei jede Teststruktur ein mittels einer ersten Maske geformtes erstes Strukturelement (23) und ein mittels einer zweiten Maske geformtes zweites Strukturelement (25) umfasst, wobei durch die beiden Strukturelemente eine elektrische Eigenschaft der Teststruktur vorgegeben ist, welche durch wenigstens zwei die Teststruktur kontaktierende elektrische Anschlüsse (26, 27) gemessen werden kann, und wobei in den Teststrukturen das zweite Strukturelement in Bezug auf das erste Strukturelement in wenigstens einer Richtung (x) parallel zu einer Oberfläche (29) des Halbleiterkörpers jeweils verschieden positioniert ist, derart, dass eine Änderung der an den elektrischen Anschlüssen messbaren elektrische Eigenschaft bewirkt wird, dadurch gekennzeichnet, dass die Teststrukturen jeweils in Form einer kapazitiven Struktur (Cn) ausgebildet sind, welche an einer Oberfläche (29) des Halbleiterkörpers (28) als erstes Strukturelement eine Isolationsschicht (23) mit einem dünneren Abschnitt (Ox2) und wenigstens einem dickeren Abschnitt (Ox1) und als zweites Strukturelement (25) eine die Isolationsschicht wenigstens im dünneren Abschnitt (Ox2) kontaktierende Anschlusselektrode (26) umfasst.
  3. Teststruktur-Anordnung in einem einen Halbleiterkörper (38) enthaltenden Halbleiterbauelement mit einer Mehrzahl von Teststrukturen (NPNn), wobei jede Teststruktur ein mittels einer ersten Maske geformtes erstes Strukturelement (33) und ein mittels einer zweiten Maske geformtes zweites Strukturelement (37) umfasst, wobei durch die beiden Strukturelemente eine elektrische Eigenschaft der Teststruktur vorgegeben ist, welche durch wenigstens zwei die Teststruktur kontaktierende elektrische Anschlüsse (34, 35) gemessen werden kann, und wobei in den Teststrukturen das zweite Strukturelement in Bezug auf das erste Strukturelement in wenigstens einer Richtung (x) parallel zu einer Oberfläche (36) des Halbleiterkörpers jeweils verschieden positioniert ist, derart, dass eine Änderung der an den elektrischen Anschlüssen messbaren elektrische Eigenschaft bewirkt wird, dadurch gekennzeichnet, dass die Teststrukturen (NPNn) jeweils in Form einer Struktur mit drei Dotierungsgebieten (32, 33, 37) alternierenden Leitungstyps ausgebildet sind, welche als erstes Strukturelement ein innerhalb eines ersten Dotierungsgebiets (32) von dem einen Leitungstyp geformtes zweites Dotierungsgebiet (33) vom anderen Leitungstyp und als zweites Strukturelement ein wenigstens teilweise innerhalb des zweiten Dotierungsgebiets (33) geformtes drittes Dotierungsgebiet (37) von dem einen Leitungstyp umfasst.
  4. Teststruktur-Anordnung in einem einen Halbleiterkörper (48) enthaltenden Halbleiterbauelement mit einer Mehrzahl von Teststrukturen (Pn), wobei jede Teststruktur ein mittels einer ersten Maske geformtes erstes Strukturelement (43) und ein mittels einer zweiten Maske geformtes zweites Strukturelement (44) umfasst, wobei durch die beiden Strukturelemente eine elektrische Eigenschaft der Teststruktur vorgegeben ist, welche durch wenigstens zwei die Teststruktur kontaktierende elektrische Anschlüsse (47, 48) gemessen werden kann, und wobei in den Teststrukturen das zweite Strukturelement in Bezug auf das erste Strukturelement in wenigstens einer Richtung (x) parallel zu einer Oberfläche (46) des Halbleiterkörpers jeweils verschieden positioniert ist, derart, dass eine Änderung der an den elektrischen Anschlüssen messbaren elektrische Eigenschaft bewirkt wird, dadurch gekennzeichnet, dass die Teststrukturen (Pn) jeweils in Form einer Struktur mit vergrabenen Dotierungsgebieten ausgebildet sind, welche als erstes Strukturelement wenigstens zwei innerhalb eines ersten Dotierungsgebiets (42) von dem einen Leitungstyp geformte zweite Dotierungsgebiete (43) vom anderen Leitungstyp und als zweites Strukturelement ein innerhalb des ersten Dotierungsgebiets (42) geformtes stärker dotiertes drittes Dotierungsgebiet (44) von dem einen Leitungstyp umfasst.
  5. Teststrukturanordnung nach einem der Ansprüche 1 bis 4, bei welcher die Teststrukturen in einer Reihe entlang der Richtung (x) in der in den Teststrukturen das zweite Strukturelement in Bezug auf das erste Strukturelement jeweils verschieden positioniert ist, angeordnet sind.
  6. Teststrukturanordnung nach Anspruch 5, bei welcher in zwei benachbarten Teststrukturen das zweite Strukturelement in Bezug auf das erste Strukturelement um ein wählbares Inkrement (Δx) entlang der Richtung (x) in der in den Teststrukturen das zweite Strukturelement in Bezug auf das erste Strukturelement jeweils verschieden positioniert ist, versetzt positioniert ist.
DE200710033810 2007-07-19 2007-07-19 Teststruktur-Anordnung eines Halbleiterbauelements Expired - Fee Related DE102007033810B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200710033810 DE102007033810B4 (de) 2007-07-19 2007-07-19 Teststruktur-Anordnung eines Halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200710033810 DE102007033810B4 (de) 2007-07-19 2007-07-19 Teststruktur-Anordnung eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102007033810A1 DE102007033810A1 (de) 2009-01-29
DE102007033810B4 true DE102007033810B4 (de) 2012-08-02

Family

ID=40157059

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710033810 Expired - Fee Related DE102007033810B4 (de) 2007-07-19 2007-07-19 Teststruktur-Anordnung eines Halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE102007033810B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617340A (en) * 1994-04-28 1997-04-01 The United States Of America As Represented By The Secretary Of Commerce Method and reference standards for measuring overlay in multilayer structures, and for calibrating imaging equipment as used in semiconductor manufacturing
US6242757B1 (en) * 1999-06-14 2001-06-05 Taiwan Semiconductor Manufacturing Company Capacitor circuit structure for determining overlay error
US6716653B2 (en) * 2000-02-25 2004-04-06 Xilinx, Inc. Mask alignment structure for IC layers
DE10247486A1 (de) * 2002-10-11 2004-04-22 Infineon Technologies Ag Teststruktur und Verfahren zum Erfassen einer Prozeßgenauigkeit bei einer Herstellung von aufeinander ausgerichteten Strukturen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617340A (en) * 1994-04-28 1997-04-01 The United States Of America As Represented By The Secretary Of Commerce Method and reference standards for measuring overlay in multilayer structures, and for calibrating imaging equipment as used in semiconductor manufacturing
US6242757B1 (en) * 1999-06-14 2001-06-05 Taiwan Semiconductor Manufacturing Company Capacitor circuit structure for determining overlay error
US6716653B2 (en) * 2000-02-25 2004-04-06 Xilinx, Inc. Mask alignment structure for IC layers
DE10247486A1 (de) * 2002-10-11 2004-04-22 Infineon Technologies Ag Teststruktur und Verfahren zum Erfassen einer Prozeßgenauigkeit bei einer Herstellung von aufeinander ausgerichteten Strukturen

Also Published As

Publication number Publication date
DE102007033810A1 (de) 2009-01-29

Similar Documents

Publication Publication Date Title
DE2214935C2 (de) Integrierte MOS-Schaltung
DE102008064686B4 (de) Halbleitervorrichtung
EP1540748B1 (de) Magnetfeldsensor mit einem hallelement
DE112009004595B4 (de) Halbleitervorrichtung
EP0179828B1 (de) Grossflächiger halbleiterstrahlungsdetektor niedriger kapazität
DE19701189B4 (de) Halbleiterbauteil
DE112010005546B4 (de) Halbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE112015006474T5 (de) Halbleitereinheit und Verfahren zum Herstellen einer Halbleitereinheit
DE102014100877B4 (de) Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102013111004A1 (de) Ausrichtungsmarken und Halbleiter-Werkstück
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
DE102007033810B4 (de) Teststruktur-Anordnung eines Halbleiterbauelements
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102006013460B3 (de) Photodetektoranordnung, Messanordnung mit einer Photodetektoranordnung und Verfahren zum Betrieb einer Messanordnung
DE1614250B2 (de) Halbleiteranordnung mit gruppen von sich kreuzenden verbindungen
EP0656659A2 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE2855816A1 (de) Integrierte halbleiterschaltungsanordnung mit einer schottky-sperrschichtdiode
DE212017000319U1 (de) Halbleiterbauelement
DE102019135495B3 (de) Halbleiteranordnung mit integriertem temperatursensor und verfahren zu ihrer herstellung und anwendung
DE112021002247B4 (de) Halbleiterbauelement
DE102021116596B4 (de) Seitlich diffundierte Metalloxidhalbleitervorrichtung für elektrostatische Entladungsschutzanwendungen
DE3626858A1 (de) Schutzstruktur fuer integrierte schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SICED ELECTRONICS DEVELOPMENT GMBH & CO. KG, 91058 ERLANGEN, DE

Effective date: 20110315

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20121103

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee