DE102006055788B4 - HF-Verstärker mit variabler Verstärkung und Verfahren zu dessen Steuerung - Google Patents

Abstract

Verstärkerschaltung mit einer linearen einstellbaren Verstärkung, aufweisend:einen ersten Verstärkungstransistor (M1) mit einem Gatepol, einem ersten Ende und einem zweiten Ende;einen zweiten Verstärkungstransistor (M2) mit einem Gatepol, einem ersten Ende und einem zweiten Ende;eine Stromspiegelschaltung, die zum Empfangen eines Eingangssteuerstroms und zum Ausgeben eines ersten Bezugsstroms an den ersten Verstärkungstransistor (M1) zum Steuern einer Spannungsdifferenz zwischen dem Gatepol und dem ersten Ende des ersten Verstärkungstransistors (M1) angeordnet ist, wobei die Stromspiegelschaltung ferner zum Ausgeben eines zweiten Bezugsstroms an den zweiten Verstärkungstransistor (M2) zum Steuern einer Spannungsdifferenz zwischen dem Gatepol und dem ersten Ende des zweiten Verstärkungstransistors (M2) angeordnet ist;einen ersten Kaskodentransistor (M3) mit einem ersten Ende und einem zweiten Ende, wobei der erste Kaskodentransistor (M3) einen ersten Ausgangsstrom am zweiten Ende erzeugt, wobei der erste Kaskodentransistor (M3) am ersten Ende mit dem zweiten Ende des ersten Verstärkungstransistors (M1) verbunden ist; undeinen zweiten Kaskodentransistor (M4) mit einem ersten Ende und einem zweiten Ende, wobei der zweite Kaskodentransistor (M4) einen zweiten Ausgangsstrom am zweiten Ende erzeugt, wobei der zweite Kaskodentransistor (M4) am ersten Ende mit dem zweiten Ende des zweiten Verstärkungstransistors (M2) verbunden ist;wobei der erste Ausgangsstrom und der zweite Ausgangsstrom linear mit dem Steuerstrom in Beziehung stehen;dadurch gekennzeichnet, dass die Stromspiegelschaltung ferner aufweist:einen ersten Spiegeltransistor (M5) mit einem Gatepol, einem ersten Ende und einem zweiten Ende;einen dritten Kaskodentransistor (M6) mit einem Gatepol, einem ersten Ende und einem zweiten Ende; undeinen zweiten Spiegeltransistor (M7) mit einem Gatepol, einem ersten Ende und einem zweiten Ende, wobeider Gatepol des ersten Spiegeltransistors (M5) mit dem Gatepol des ersten Verstärkungstransistors (M1), dem Gatepol des zweiten Verstärkungstransistors (M2) und dem ersten Ende des zweiten Spiegeltransistors (M7) gekoppelt ist,das zweite Ende des ersten Spiegeltransistors (M5) mit dem ersten Ende des dritten Kaskodentransistors (M6) gekoppelt ist undder Gatepol des zweiten Spiegeltransistors (M7) mit dem zweiten Ende des dritten Kaskodentransistors (M6) gekoppelt ist.

Description

• Die Erfindung betrifft einen Verstärker und insbesondere einen Verstärker mit variabler Verstärkung.
• Verstärker sind aus dem Stand der Technik bekannt. Eine Verstärkerschaltung mit einstellbarer Verstärkung ist beispielsweise aus der Offenlegungssschrift DE 102 31 181 A1 bekannt. Die Verstärkerschaltung mit einstellbarer Verstärkung umfasst mehrere parallel geschaltete Differenzverstärker, die an eine gemeinsame Kaskodestufe angeschlossen sind. Mit einer Ansteuereinheit werden die Differenzverstärker unabhängig voneinander in Abhängigkeit von einem anliegenden Steuersignal aktiviert. Das beschriebene Prinzip ermöglicht bei hoher Linearität zum einen den Verzicht auf Induktivitäten im Differenzverstärker und damit eine Verringerung unerwünschten Übersprechens. Zum anderen ist gemäß dem vorgestellten Prinzip der Stromverbrauch des Verstärkers an die jeweils abgreifbare Ausgangsleistung angepasst.
• Im U.S. Patent 6,144,233 ( US 6 144 233 A ) wird ferner ein regelbarer linearer HF-Verstärker mit Temperaturkompensation gezeigt.
• Es ist Aufgabe der Erfindung eine verbesserte Verstärkerschaltung bereitzustellen.
• Diese Aufgabe wird mit den Merkmalen der Ansprüche 1, 5 bzw. 9 gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
• Gemäß einem Aspekt stellt die Erfindung eine Verstärkerschaltung mit einer linearen einstellbaren Verstärkung bereit, die umfasst: einen ersten Verstärkungstransistor mit einem Gate, einem ersten Ende und einem zweiten Ende; einen zweiten Verstärkungstransistor mit einem Gate, einem ersten Ende und einem zweiten Ende; eine Stromspiegelschaltung, die zum Empfangen eines Eingangssteuerstroms und zum Ausgeben eines ersten Bezugsstroms an den ersten Verstärkungstransistor zum Steuern einer Spannungsdifferenz zwischen dem Gate und dem ersten Ende des ersten Verstärkungstransistors angeordnet ist, wobei die Stromspiegelschaltung ferner zum Ausgeben eines zweiten Bezugsstroms an den zweiten Verstärkungstransistor zum Steuern einer Spannungsdifferenz zwischen dem Gate und dem ersten Ende des zweiten Verstärkungstransistors angeordnet ist; einen ersten Kaskodentransistor mit einem ersten Ende und einem zweiten Ende, wobei der erste Kaskodentransistor in der Lage ist, einen ersten Ausgangsstrom am zweiten Ende zu erzeugen, wobei der erste Kaskodentransistor am ersten Ende mit dem zweiten Ende des ersten Verstärkungstransistors verbunden ist; und einen zweiten Kaskodentransistor mit einem ersten Ende und einem zweiten Ende, wobei der zweite Kaskodentransistor in der Lage ist, einen zweiten Ausgangsstrom am zweiten Ende zu erzeugen, wobei der zweite Kaskodentransistor am ersten Ende mit dem zweiten Ende des zweiten Verstärkungstransistors verbunden ist; wobei der erste Ausgangsstrom und der zweite Ausgangsstrom mit dem Steuerstrom linear in Beziehung stehen.
• Gemäß einem weiteren Aspekt stellt die Erfindung eine HF-Verstärkerschaltung mit variabler Verstärkung zum Ermöglichen einer linearen Steuerung eines Ausgangsverstärkungsstroms bereit, die umfasst: einen linearen Spannungs-Strom-Wandler zum linearen Transformieren einer Steuerspannung in einen Zwischenstrom, wobei der Zwischenstrom zur Steuerspannung linear proportional ist; eine Stromsteuerschaltung zum Aufteilen des Zwischenstroms in einen ersten Steuerstrom und einen zweiten Steuerstrom, wobei der Zwischenstrom gleich einer Differenz zwischen dem ersten Steuerstrom und einem zweiten Steuerstrom ist; und eine Verstärkerschaltung zum Ausgeben eines Ausgangsverstärkungsstroms gemäß dem ersten Steuerstrom und dem zweiten Steuerstrom.
• Die Erfindung stellt auch ein Verfahren zum Ermöglichen einer linearen Steuerung eines Ausgangsverstärkungsstroms bereit, mit den Schritten: lineares Transformieren einer Steuerspannung in einen Zwischenstrom, wobei der Zwischenstrom zur Steuerspannung linear proportional ist; Umwandeln des Zwischenstroms in einen ersten Steuerstrom und einen zweiten Steuerstrom, wobei der Zwischenstrom gleich einer Differenz zwischen dem ersten Steuerstrom und dem zweiten Steuerstrom ist; und Ausgeben des Ausgangsverstärkungsstroms gemäß der Differenz.
• In den zugehörigen Zeichnungen gilt:
• 1a und 1b stellen Architekturen für einen einstufigen WCDMA-Sender bzw. einen zweistufigen WCDMA-Sender dar.
• 2a und 2b stellen Signale an verschiedenen Knoten eines zweistufigen WCDMA-Senders dar.
• 3 stellt einen Transistor mit variabler Verstärkung in einer translinearen Ausbildung dar.
• 4 stellt einen Transistor mit variabler Verstärkung in einer Stromsteuerausbildung dar.
• 5 stellt ein Blockdiagramm für eine HF-Steuereinheit mit variabler Verstärkung dar.
• 6 stellt ein Abtastausgangssignal dar, das eine Beziehung zwischen Verstärkungs- und Steuerströmen zeigt.
• 7 stellt einen Vergleich zwischen einer idealen Verstärkungssteuerung und einer nicht-linearen Verstärkungssteuerung dar.
• 8 stellt einen HF-VGA gemäß einem Ausführungsbeispiel der Erfindung dar.
• 9 ist eine Steilheit (g_m) gegen den Strom (I) eines HF-VGA über verschiedene Temperaturen und Herstellungsprozesse.
• 10 stellt eine HF-Schaltung gemäß einem alternativen Ausführungsbeispiel der Erfindung dar.
• 11 stellt einen Diagrammvergleich der Steilheit als Funktion des Stroms zwischen zwei Ausführungsbeispielen der Erfindung dar.
• 12 stellt einen Linear-dB-Spannungs-Strom-Wandler dar.
• 13 stellt eine Temperaturkompensationsschaltung unter Verwendung eines Stromvervielfachers und einer PTAT-Schaltung dar.
• 14 stellt einen hinsichtlich der Temperatur kompensierten Linear-dB-Spannungs-Strom-Wandler dar.
• Eine der Hauptherausforderungen von beispielsweise den Breitband-Codemultiplex-Vielfachzugriffs- (WCDMA) Systemen stellt der Bedarf für eine genaue Linear-dB-Verstärkungssteuerung über 74 dB eines Verstärkungsabstimmbereichs dar. Für einen WCDMA-Sender (TX) werden die zwei Systemarchitekturen, wie in 1 gezeigt, üblicherweise verwendet: direkte Umwandlung 100 und 2-stufige Umwandlung 150. Im Vergleich zur 2-stufigen Umwandlung 150 stellt die direkte Umwandlung 100 eine bessere Lösung sowohl aus der Bild- (Seitenband) Unterdrückungs- als auch der Leistungseinsparungsperspektive bereit. Das Ausgangssignal eines Mischers umfasst ein gewünschtes Signal und ein unerwünschtes Seitenband. Die Verstärkungssteueranforderungen für die hohe Genauigkeit und den breiten Abstimmbereich verhindern jedoch die Popularität der direkten Umwandlung. Die Architektur 100 für die direkte Umwandlung in 1a kann verwendet werden, um einen Verstärkungssteuerbereich von 90 dB bereitzustellen. Die IQ-Basisbandeingangssignale werden von Basisbandverstärkern 102 mit variabler Verstärkung mit Tiefpasskennlinien empfangen, durch Hochfrequenz- (HF) Signale an HF-Modulationsmischern 104 moduliert, in einem Kombinator 106 kombiniert und schließlich durch einen HF-Verstärker mit variabler Verstärkung (HF-VGA) 108 geleitet. Die Verstärkungssteuerung wird gewöhnlich zwischen den IQ-Basisband-Tiefpassfiltern (LPF) 102 und dem HF-VGA 108 geteilt. Für den HF-VGA 108 ist der maximale Verstärkungssteuerbereich ungefähr 30 dB aufgrund einer begrenzten Bauelementisolation am HF-VGA 108. Daher muss eine Verstärkungssteuerung von mindestens 60 dB den Tiefpassverstärkern 102 zugewiesen werden. Dies erlegt den IQ-Mischern 106 eine sehr strenge Ableitungsanforderung des lokalen Oszillators (LO) auf, welche eine LO-Unterdrückung von mindestens 80 dB aufweisen müssen, um einen Trägerpegel von -20 dBc bei der minimalen Verstärkungseinstellung zu erreichen. Trägerableitungskalibrierungsverfahren können verwendet werden, aber die meisten Verfahren erfordern einen sehr genauen und empfindlichen HF-Detektor und einen komplexen Digitalsignalprozessor (DSP), was die direkte Umwandlung zu einer weniger attraktiven Lösung macht.
• Um den Bedarf für eine hohe Verstärkungssteuerung im IQ-LPF zu mildern, kann eine Architektur unter Verwendung eines Zwischenfrequenz- (ZF) VGA, wie in 1b gezeigt, hinzugefügt werden, um eine zusätzliche Verstärkungssteuerung und eine genauere Verstärkungsabstimmung bereitzustellen. Ferner löst diese Architektur auch das LO-Ableitungsproblem durch externe Filterung. In 1b werden die IQ-BasisbandEingangssignale von Basisband-Tiefpassfiltern 154 mit variabler Verstärkung empfangen, durch Zwischenfrequenz-(ZF) Signale an ZF-Modulationsmischern 156 moduliert, in einem Kombinator 158 kombiniert und schließlich durch einen ZF-Verstärker mit variabler Verstärkung (ZF-VGA) 160 geleitet. Nach dem ZF-VGA 160 beginnt eine Umwandlung der zweiten Stufe mit einem HF-Aufwärtsumsetzungsmischer 162, in dem das Signal aus der ersten Stufe mit der HF gemischt wird und dann das Ergebnis durch einen HF-VGA 164 läuft.
• Die Signale an den Knoten vor und nach dem HF-Mischer 162 (Knoten X bzw. Y) sind in 2 gezeigt, wobei der Träger durch einen Pfeil 202 dargestellt ist und das Signal durch ein Dreieck 204 dargestellt ist. Nach dem ZF-VGA bei X skalieren sowohl das Signal 204 als auch der Träger 202 gemäß der VGA-Verstärkung und die ZF-LO-Unterdrückung bleibt dieselbe, da die Dämpfung nach der ZF-Mischstufe stattfindet. Die LO-Unterdrückung ist die Differenz zwischen dem Signal und der Trägerableitung und der VGA nach dem HF-Mischer 162 dämpft sowohl das Signal als auch die Trägerableitung um dasselbe Ausmaß, so dass die LO-Unterdrückung dieselbe bleibt. Beispielsweise gilt für eine VGA-Verstärkung = -10 dB, Signal = 10 dBm, Träger = -10 dBm:
1. 1. Ohne den VGA gilt LO-Unterdrückung = 10 dBm - (-10 dBm, Träger) = 20 dB
2. 2. Wenn der VGA vor dem Mischer angeordnet ist, gilt LO-Unterdrückung = 10 dBm - 10 dB (aufgrund des VGA) - (-10 dBm, Trägerleistung) = -10 dBm.
3. 3. Wenn der VGA nach dem Mischer angeordnet ist, gilt LO-Unterdrückung = 10 dBm - 10 dB (aufgrund des VGA) - [(-10 dBm, Träger) - 10 dB (aufgrund des VGA)]= 20 dB.
• Das Ergebnis ist dasselbe wie im ersten Fall, da sowohl das Signal als auch der Träger durch den VGA gedämpft werden.
• Ein HF-Mischer 162 führt einen HF-LO-Ton ein, der eine ZF vom Signal entfernt ist, da, wenn die Frequenz am Mischer die ZF ist und das Ausgangssignal LO+ZF und LO-ZF ist. Durch Wählen einer genügend breiten ZF (z.B. 400 MHz) kann der HF-LO-Ton durch ein externes SAW-Filter vor dem Leistungsverstärker entfernt werden. In der Theorie kann die ganze Verstärkungssteuerung dem ZF-VGA zugewiesen werden, dies erfordert jedoch, dass der HF-Treiber eine sehr geringe Rauschleistung aufweist. Folglich wird die Zuweisung der variablen Verstärkung in einer praktischen Implementierung immer noch über alle drei Stufen (LPF, ZF-VGA und HF-VGA) zugewiesen, was die Abstimmung schwierig macht.
• Weitere zwei üblicherweise verwendete Architekturen mit variabler Verstärkung sind: (a) eine translineare Zelle (3) und (b) eine Stromsteuerschaltung (4). Beide besitzen jedoch eine relativ schlechte Leistung hinsichtlich der Isolation bei hoher Frequenz. Die Isolation ist eine wichtige Erwägung, da der gesamte VGA-Abstimmbereich 90 dB ist und daher mindestens 90 dB Isolation über der TX-Kette erforderlich ist. Eine typische Bauelementsperrisolation ist ungefähr 30 dB für Hochfrequenzbauelemente (HF-Bauelemente), was die Schaltungen, wie in 3 und 4 gezeigt, für HF-Anwendungen aufgrund der begrenzten Isolation weniger attraktiv macht.
• Daher ist es ein HF-VGA, der einen genauen linearen Verstärkungsabstimmbereich ermöglicht, ohne das Isolationsproblem zu vergrößern, auf den sich die vorliegende Erfindung hauptsächlich richtet.
• Kurz beschrieben, stellt die Erfindung ein CMOS-HF-Verstärker mit variabler Verstärkung mit einem erweiterten linearen Abstimmbereich dar. Der Verstärker mit variabler Verstärkung verwendet einen Kaskodenspiegel mit breitem Hub, der durch zwei Kaskodentransistoren und zwei Verstärkungstransistoren gebildet ist, und die Verstärkungstransistoren arbeiten im Sättigungsbereich. Die zwei Kaskodentransistoren laufen einander nach; ebenso wie die zwei Verstärkungstransistoren.
• Diese Erfindung verwendet vorzugsweise einen komplementären HF-Metalloxid-Halbleiter- (CMOS) VGA, der in der Lage ist, einen genauen linearen Verstärkungssteuerungsbereich über eine Temperaturschwankung bei 2 GHz bereitzustellen. Ein HF-VGA besteht im Allgemeinen aus drei Hauptschaltungskomponenten: einem Kern-VGA, der bei 2 GHz arbeitet und über 650 dB Verstärkungsabstimmbereich bereitstellt (was eine Prozesstoleranz von 15 dB ermöglicht), einer linearen Stromsteuerung, die einen Steuerstrom zu jeder VGA-Zelle liefert, und einem Linear-dB-Spannungs-Strom-Wandler (LDB). Mit diesem HF-CMOS-VGA kann die Linear-dB-Funktion leicht unter Verwendung von vertikalen Bipolartransistoren für WCDMA-Anwendungen implementiert werden und die Architektur mit direkter Umwandlung kann verwendet werden, da der HF-VGA nach der Mischstufe angeordnet ist.
• Ein Blockdiagramm der oberen Ebene eines HF-VGA ist in 5 gezeigt. Eine Steuerspannung und ein Bezugsstrom werden von einem linearen Spannungs-Strom- (LDB) Wandler 506 empfangen und ein Zwischen- (Dezibel) Strom, der eine Funktion des Bezugsstroms und der Steuerspannung ist, wird vom LDB-Wandler 506 ausgegeben. Die Steuerspannung wird durch eine lineare Funktion in den Zwischenstrom transformiert und wird durch eine Stromsteuerschaltung in zwei Steuerströme aufgeteilt. Diese zwei Ströme werden separat zwei Verstärkerschaltungen 502, 504 zugeführt. Die Steuerströme werden separat zwei Verstärkerschaltungen 502, 504 zugeführt. Jede der Verstärkerschaltungen nimmt zwei Spannungseingaben und den Steuerstrom und gibt zwei Ausgangsströme aus. Jede der Verstärkerschaltungen ist in 8 und 10 weiter erweitert. Durch Parallelschalten der zwei identischen Verstärker 502, 504 beruht der HF-VGA nicht auf der Bauelementsperrisolation, um die erforderliche Isolation bereitzustellen. Irgendein Mitkopplungssignal wird durch das negative Differentialgegenstück am Ausgang aufgehoben, was ihn für die HF-Implementierung brauchbar macht. Unter Verwendung dieser Schaltungsanordnung ist das Ausgangssignal des HF-VGA gegeben durch $${\text{I}}_{\text{out}}=\left({\text{g}}_{\text{m}1}-{\text{g}}_{\text{m}2}\right)\cdot {\text{V}}_{\text{in}}$$

  

  wobei g_m1 und g_m2 die Steilheiten der beiden Verstärker 502 bzw. 504 sind und g_m eine Funktion des Stroms ist.
• Die Schaltung von 5 besitzt einen signifikanten Vorteil gegenüber anderen, wie z.B. der in 3 gezeigten translinearen Zelle und der in 4 gezeigten Stromsteuerschaltung hinsichtlich der Isolation. Der vorgeschlagene HF-VGA beruht jedoch nicht auf der Bauelementsperrisolation, um die erforderliche Isolation bereitzustellen. Irgendein Mitkopplungssignal wird meistens durch das negative Differentialgegenstück am Ausgang aufgehoben, wenn auch nicht vollständig, da (a) die Eingangssignale nicht vollständig differentiell sind und (b) die Bauelementsperrisolation von der Vorspannung abhängt, so dass das Differentialableitungssignal nicht vollständig aufgehoben werden kann, wenn sie zusammensummiert werden. Trotzdem stellt diese Anordnung eine überlegene Isolationsleistung gegenüber den anderen zwei Anordnungen bereit, die in 3 und 4 gezeigt sind.
• Aus Gleichung (1) beruht der HF-VGA auf der Differenz der Steilheit g_m zwischen den zwei Verstärkern, um die Verstärkungsteuerung durchzuführen. Im Gegensatz zur Verstärkung eines Bipolartransistors wird jedoch g_m im MOSFET durch ein Quadratgesetz gesteuert: $${\text{g}}_{\text{m}}=\surd \left(2{\text{K}}_{\text{p}}\cdot {\text{I}}_{\text{ctrl}}\right)$$

  

  wobei k_p eine Konstante ist, die gegeben ist durch $${\text{k}}_{\text{p}}={\mathrm{\mu }}_{\text{n}}\cdot {\text{C}}_{\text{ox}}\cdot \text{W}/\text{L}$$

  

  wobei µ_η die Beweglichkeit ist, C_ox die Gateoxid-Kapazität pro Fläche ist und W/L das Verhältnis der Breite über die Länge des MOSFET ist. Die Steuerströme I_ctrlp und I_ctlm sind gegeben durch $${\text{I}}_{\text{ctrlp}}-{\text{I}}_{\text{ctrlm}}={\text{I}}_{\text{db}}$$

  

  wobei Idb der Zwischen- oder „Dezibel“-Strom ist.
• Die maximalen und minimalen Verstärkungen treten auf bei: $${\text{I}}_{\text{ctrlp}}={\text{I}}_{\text{dB}};{\text{I}}_{\text{ctrlm}}=0\left(\text{max}.\text{Verst}\ddot{\text{a}}\text{rkung}\right)$$

  

  $${\text{I}}_{\text{ctrlp}}={\text{I}}_{\text{ctrlm}}\mathrm{0,5}{\text{I}}_{\text{db}}\left(\text{min}.\text{Verst}\ddot{\text{a}}\text{rkung}\right)$$

  
• Eine Abtastwertausgangskurve, die die Beziehung zwischen der Verstärkung und den Steuerströmen zeigt, ist in 6 gezeigt. Um eine lineare Verstärkung bereitzustellen, ist eine lineare g_m-I-Beziehung für die Verstärkungssteuerung erforderlich. Wenn der VGA auf der Basis der Gleichungen (1) und (2) konstruiert ist, führt im Gegensatz zu Bipolartransistoren, bei denen g_m zum Strom linear proportional ist, die Quadratwurzelbeziehung zu einer Verstärkungssteuerungsabweichung, wie in 7 gezeigt. Wie in 7 zu sehen ist, ist der brauchbare lineare Steuerbereich ungefähr 70 % bei 50 % Verstärkung. Der brauchbare lineare Steuerbereich ist um 30 % verringert und die Hälfte der Verstärkung wird verschwendet. Dies ist in beweglichen HF-Schaltungen geringer als erwünscht, da die Verschwendung von Verstärkung bei HF zu einem unannehmbaren hohen Leistungsverbrauch führt.
• Die Verringerung der brauchbaren Verstärkung und des Abstimmbereichs kann unter Verwendung eines Stromspiegel-Vorspannungsschemas gelöst werden. Für den Kaskodenverstärker, wie in 8 gezeigt, sind M1 und M2 die Verstärkungstransistoren, M3 und M4 die Kaskodentransistoren und ist M5 der als Diode verbundene MOSFET, der den Bezugsstrom auf die Transistoren M1 und M2 spiegelt. Die Transistoren M3 und M4 befinden sich in einer Kaskodenbildung in Bezug auf M1 bzw. M2. Die Gates der Transistoren M1 und M2 sind mit dem MOSFET M5 über Widerstände R2 bzw. R1 verbunden. Die Transistoren M1 und M2 sind auch mit V_inp und V_inm über die Kondensatoren C1 bzw. C2 verbunden. Die Widerstände R1 und R2 sind die Wechselspannungsblöcke und die Kondensatoren C1 und C2 dienen als Gleichspannungsblöcke. Die im als Diode verbundenen MOSFET M5 bei X zu sehende Impedanz von einer Gleichspannungs- und Wechselspannungsperspektive ist: $${\text{Z}}_{\text{x}}={\text{V}}_{\text{gs}5}/{\text{I}}_{\text{ctrl}}=1/{\text{g}}_{\text{m}5}$$

  

  wobei V_gs5 die Spannung zwischen dem Gate und dem Sourcepol des Transistors M5 ist und I_ctrl hinsichtlich V_gs5 ausgedrückt werden kann, wobei er gegeben ist durch $${\text{I}}_{\text{ctrl}}-{\text{K}}_{\text{p}}{\left({\text{V}}_{\text{gs}5}-{\text{V}}_{\text{th}}\right)}^2$$

  

  wobei Vth die Schwellenspannung des Transistors M5 ist. Die Empfindlichkeit von V_gs5 aufgrund von I_ctrl ist daher gegeben durch $${\text{dV}}_{\text{gs}5}/{\text{dI}}_{\text{ctrl}}=1/\left[2{\text{K}}_{\text{p}}\left({\text{V}}_{\text{gs}5}-{\text{V}}_{\text{th}}\right)\right]$$

  
• Wenn k_p → ∞, kann V_gs5 als Konstante betrachtet werden. Wenn dies in Gleichung (5) impliziert wird, ergibt dies eine lineare g_m-I-Beziehung, die gegeben ist durch: $${\text{g}}_{\text{m}5}={\text{k}}_1\cdot {\text{I}}_{\text{ctrl}}$$

  

  wobei k₁ die Konstante 1/V_gs5 ist. Wenn die Transistoren M1, M2 und M5 im Gleichlauf sind, dann sind die Steilheiten der Stromverstärkungstransistoren M1 und M2 gegeben durch: $${\text{g}}_{\text{m}1}={\text{g}}_{\text{m}2}={\text{ng}}_{\text{m}5}=\text{n}\cdot {\text{k}}_1\cdot {\text{I}}_{\text{ctrl}}$$

  

  wobei n das numerische Fingerverhältnis zwischen den Transistoren M1, M2 und M5 ist. Das Fingerverhältnis stellt ein Größenverhältnis dar, d.h. die Größe eines MOSFET kann als n x W/L ausgedrückt werden.
• Wenn zwei Transistoren einander nachlaufen und wenn das W/L eines Transistors gleich fünfmal dem W/L des anderen Transistors ist, ist der Strom des ersten Transistors gleich fünfmal der Strom des zweiten Transistors. Um die Annahme k_p → ∞ zu prüfen, betrachte man einen HF-Verstärkungstransistor, der durch die Transistoren M1 und M2 gebildet ist, um eine Verstärkung bei HF zu erreichen; ein großes W/L-Verhältnis, eine minimale Gatelänge Lmin und ein dünnes Gateoxid (großes C_ox) werden für diese Transistoren verwendet. Alle diese maximieren k_p, was die Gleichung (8) zu einer gültigen Näherung macht. Dies kann durch Simulation überprüft werden, wie in 9 gezeigt.
• Die Schaltung von 8 verbessert den linearen Steuerbereich, besitzt jedoch immer noch ihre Grenzen. 9 ist eine Darstellung eines g_m-I-Diagramms für den Transistor M5 über die Temperatur und Prozessecken.
• Die Gleichung (9) nimmt an, dass die Transistoren M1, M2 und M5 einander nachlaufen. Der Nachlauf unter Verwendung von L_min-Bauelementen ist jedoch aufgrund der Kanalmodulation herausfordernd, die gegeben ist durch $${\text{L}}_{\text{ctrl}}={\text{k}}_{\text{p}}{\left({\text{V}}_{\text{gs}}-{\text{V}}_{\text{th}}\right)}^2\left(1+\mathrm{\lambda }{\text{V}}_{\text{ds}}\right)$$

  

  wobei λ der Kanalmodulationsindex ist, der zur Kanallänge umgekehrt proportional ist, und V_ds die Spannung zwischen dem Drainpol und dem Sourcepol ist. Aus Gleichung (10) ist offensichtlich, dass, damit Bauelemente mit kurzem Kanal nachlaufen, nicht nur ihr V_gs, sondern auch ihr V_ds für eine genaue Stromspiegelung gleich sein müssen.
• Um die Transistoren M1, M2 und M5 dazu zu bringen, sowohl hinsichtlich V_gs als auch V_ds einander nachzulaufen, kann der Verstärker die Kaskodentransistoren (M3, M4) verwenden, um einen Kaskodenspiegel mit breitem Hub zu bilden, wie in 10 gezeigt. In der in 10 gezeigten Schaltung bleiben die Transistoren M1 und M3 in derselben Kaskodenanordnung und die Transistoren M2 und M4 bleiben auch in derselben Kaskodenanordnung. Ein weiterer Kaskodentransistor M6 wird eingeführt, um eine Kaskodenanordnung mit dem Transistor M5 zu bilden. Die Gates der Transistoren M3, M4 und M6 sind miteinander verbunden und diese Gates sind mit einem als Diode verbundenen MOSFET M8 verbunden. Ein Transistor M6 wird eingeführt, um die V_ds von M5 zu definieren. Die Transistoren {M1, M2, M5} besitzen dieselbe Gatelänge und dieselbe Stromdichte. Die Transistoren {M3, M4, M6, M8} besitzen auch dieselbe Gatelänge und dieselbe Stromdichte. Da die Kaskodentransistoren {M3, M4, M6} skaliert (im Gleichlauf) sind, ist die Vgs über diesen Transistoren für einen gegebenen I_ctrl gleich. Dies bringt die V_ds über den Transistoren {M1, M2, M5} dazu, gleich zu sein, solange die MOSFETs M3, M4, M6 und M8 im Sättigungsbereich arbeiten. Der Transistor M7 wird verwendet, um den Transistor M6 dazu zu bringen, im Sättigungsbereich zu arbeiten, und LREF x RREF definiert die V_ds der Transistoren {M1, M2, M5}, um einen Sättigungsbetrieb sicherzustellen. Man beachte, dass für einen Betrieb mit niedriger Spannung M8, LREF und RREF entfernt werden können, wobei VREF direkt auf V_DD gesetzt wird.
• In 10 werden zwei Steuerströme I_ctrlp und I_ctrlm empfangen und zwei Eingangsspannungen V_inp und V_inm werden empfangen. Die zwei Ausgangsströme I_outm und I_outp werden von der Schaltung von 10 ausgegeben. Ein Gleichvorspannungsstrom wird auf zwei Verstärkungstransistoren M1 und M2 gespiegelt.
• Die Verbesserung der Verwendung einer Kaskodenvorspannung mit breitem Hub gegenüber der Stromspiegelvorspannung kann durch Simulation untersucht werden, wie durch 11 gezeigt. Die Kaskodenvorspannung besitzt einen mindestens 5 mal größeren nutzbaren Abstimmbereich im Vergleich zur Stromspiegelvorspannung. Man beachte, dass bei einem niedrigen I_ctrl-Bereich aufgrund von kleiner V_ds (man erinnere sich, dass V_gs = V_ds für M5) die Leistung etwa dieselbe ist.
• Der Linear-dB-Spannungs-Strom-Wandler (LDB), der in 5 gezeigt ist, kann eine externe Eingangssteuerspannung V_ctrl nehmen und einen logarithmischen skalierten Steuerstrom Idb ausgeben, der gegeben ist durch $${\text{I}}_{\text{db}}={\text{I}}_{\text{ref}}\cdot \text{exp}\left({\text{K}}_{\text{LDB}}{\text{V}}_{\text{ctrl}}\right)$$

  

  wobei K_LDB die Spielsteigung des Wandlers ist. Um die Exponentialfunktion zu erzeugen, wird ein vertikaler NPN-(VNPN)-Bipolartransistor verwendet, da er die Form $${\text{I}}_{\text{c}}={\text{I}}_{\text{S}}\cdot \text{exp}\left({\text{V}}_{\text{be}}{\text{V}}_{\text{T}}\right)$$

  

  aufweist, wobei I_c der Kollektorstrom ist, I_S der Sättigungsstrom ist, Vbe die Basis-Emittier-Spannung ist und V_T die thermische Spannung ist, die gegeben ist durch: $${\text{V}}_{\text{T}}=\text{kT}/\text{q}$$

  

  wobei k die Boltzmann-Konstante ist, T die Temperatur ist und q die Einheitsladungskonstante ist. Eine Stromspiegelarchitektur, wie in 12 gezeigt, kann verwendet werden, um den Wandler zu implementieren. OP1, OP2 und OP3 sind Operationsverstärker, Q1 und Q2 sind VNPN-Transistoren und M1 und M2 sind PMOS. Der Ausgangssteuerstrom ist gegeben durch $${\text{I}}_{\text{dB}}={\text{I}}_{\text{S}}\cdot \text{exp}\left[\left({\text{V}}_{\text{be}1}+\mathrm{\Delta }\text{V}\right)/\text{VT}\right]$$

  

  wobei ΔT der durch I_add·R₂ gegebene Spannungsabfall ist, da das Ausgangssignal des OP2 eine analoge Erdung ist. Indem die Transistoren M1 und M2 gleich gemacht werden, ist I_add durch V_ctrl/R₁ gegeben und daher gilt $$\mathrm{\Delta }\text{V}=\text{Vctrl}\cdot {\text{R}}_2/{\text{R}}_1$$

  
• Das Einsetzen von (15) wieder in (14) ergibt $$\begin{array}{l}{\text{I}}_{\text{ctrl}}={\text{I}}_{\text{S}}\cdot \text{exp}\left[\left({\text{V}}_{\text{be}1}+{\text{V}}_{\text{T}}\right)+\left({\text{R}}_2/{\text{R}}_1\right)\cdot \left({\text{V}}_{\text{ctrl}}/{\text{V}}_{\text{T}}\right)\right]\\ ={\text{I}}_{\text{ref}}\cdot \text{exp}\left[\left({\text{R}}_2/{\text{R}}_1\right)\cdot \left({\text{V}}_{\text{ctrl}}/{\text{V}}_{\text{T}}\right)\right]\end{array}$$

  
• Dies ergibt die Gleichung (11) $${\text{I}}_{\text{db}}=\text{Iref}\cdot \text{exp}\left({\text{k}}_{\text{LDB}}\cdot {\text{V}}_{\text{ctrl}}\right)$$

  

  wobei k_LDB gegeben ist durch $${\text{k}}_{\text{LDB}}={\text{R}}_2/\left({\text{V}}_{\text{T}}\cdot {\text{R}}_1\right)$$

  
• Der Operationsverstärker OP1 ist ein Eingangsfolger, der V_ctrl auf den Plus-Anschluss von R1 kopiert; die Operationsverstärker OP2 und OP3 sind Einheitsverstärkungspuffer, um das niedrige β in VNPN-Transistoren zu kompensieren.
• Man beachte, dass k_LDB von der Temperatur abhängt, aber die automatische Verstärkungssteuerung (AGC) des WCDMA ein konstantes k_LDB über die Temperatur erfordert. Das erneute Ausdrücken des Exponententerms k_LDB ^•V_ctrl in (16) ergibt: $${\text{K}}_{\text{LDB}}\cdot {\text{V}}_{\text{ctrl}}=\left({\text{R}}_2{\text{R}}_1\right)\cdot {\text{V}}_{\text{ctrl}}/{\text{V}}_{\text{T}})=\left({\text{I}}_{\text{dd}}\cdot {\text{R}}_2\right)/{\text{V}}_{\text{T}}$$

  
• Daher kann die Temperaturabhängigkeit kompensiert werden, indem I_add zur Temperatur proportional gemacht wird. Dies kann durch Multiplizieren von I_add mit einem zur absoluten Temperatur proportionalen (PTAT) Strom erreicht werden, wie in der Schaltung gezeigt, wie in 13 gezeigt. Der hinsichtlich der Temperatur kompensierte Strom I_addT ( 13) ist gegeben durch $${\text{I}}_{\text{addT}}={\text{I}}_{\text{add}}\cdot \left({\text{I}}_{\text{PTAT}}/{\text{I}}_{\text{BG}}\right)$$

  

  wobei I_BG der von der Temperatur unabhängige Bandlückenstrom ist. I_PTAT (13) ist gegeben durch $${\text{I}}_{\text{PTAT}}={\text{k}}_{\text{PTAT}}\cdot {\text{V}}_{\text{T}}$$

  

  wobei das von der Temperatur unabhängige k_PTAT gegeben ist durch $${\text{k}}_{\text{PTAT}}=\left(\text{l}/\text{R}\right)\text{ln}\left({\text{J}}_{\text{c}1}/{\text{J}}_{\text{c}2}\right)$$

  

  wobei J_c1 und J_c2 die Stromdichten von Q1 bzw. Q2 sind. Das Ersetzen von I_addT in Gleichung (18) ergibt: $$\begin{array}{l}{\text{k}}_{\text{LDB}}\cdot {\text{V}}_{\text{CTRL}}=\left({\text{I}}_{\text{addT}}\cdot {\text{R}}_2\right)/{\text{V}}_{\text{T}}={\text{I}}_{\text{add}}\cdot \left({\text{k}}_{\text{PTAT}}\cdot {\text{V}}_{\text{T}}\right)/{\text{I}}_{\text{BG}}\cdot \left({\text{R}}_2/{\text{V}}_{\text{T}}\right)\\ ={\text{I}}_{\text{add}}\cdot \left({\text{k}}_{\text{PTAT}}\cdot {\text{R}}_2\right)/{\text{I}}_{\text{BG}}\end{array}$$

  

  was von der Temperatur unabhängig ist. Die hinsichtlich der Temperatur kompensierte endgültige LDB-Schaltung ist in 14 gezeigt, wobei k_LDB gegeben ist durch $${\text{k}}_{\text{LDB}}=\left({\text{R}}_2\cdot {\text{k}}_{\text{PTAT}}\right)/\left({\text{R}}_1\cdot {\text{I}}_{\text{BG}}\right)$$

  
• Die hinsichtlich der Temperatur kompensierte LDB-Schaltung wird simuliert und das Ergebnis zeigt, dass der Ziel-V_ctrl-Abstimmbereich 0,4 V bis 1,4 V ist und der Zielausgabe-I_ctrl 1 µA bis 100 µA ist. Die gesamte Steigungsänderung ist nur 2 dB (+/- 1 dB) von 0 bis 120 °C, aber die Änderung verschlechtert sich auf 6 dB, wenn die Schaltung bis auf -40°C betrieben wird. Dies liegt daran, dass β um mehr als 3 mal von einer Temperatur von 120 °C bis -40°C abfällt. Daher verschlechtert sich die Genauigkeit des VGA bei äußerst niedrigem Temperaturen.
• Obwohl die Erfindung insbesondere mit Bezug auf ein Ausführungsbeispiel derselben gezeigt und beschrieben wurde, ist es für Fachleute selbstverständlich, dass viele Modifikationen und andere Ausführungsbeispiele der Erfindung in den Sinn kommen. Insbesondere kann die Erfindung, obwohl sie unter Verwendung von MOSFET-Transistoren beschrieben wurde, gleichermaßen mit anderen Arten von Transistoren implementiert werden. Jeder in der Erfindung beschriebene Transistor kann ein Transistor entweder vom N-Typ oder P-Typ sein. Obwohl die Erfindung durch Probleme motiviert ist, mit denen man während Entwicklungen eines WCDMA-Projekts konfrontiert ist, ist es für Fachleute selbstverständlich, dass die durch die Erfindung dargestellte Lösung gleichermaßen auf ein Globalvermittlungs-Mobil- (GSM) System, ein weiträumiges lokales Netzwerk (WLAN) oder andere Anwendungen, bei denen eine Linear-dB-Steuerung wichtig ist, anwendbar ist.

Claims (12)

1. Verstärkerschaltung mit einer linearen einstellbaren Verstärkung, aufweisend: einen ersten Verstärkungstransistor (M1) mit einem Gatepol, einem ersten Ende und einem zweiten Ende; einen zweiten Verstärkungstransistor (M2) mit einem Gatepol, einem ersten Ende und einem zweiten Ende; eine Stromspiegelschaltung, die zum Empfangen eines Eingangssteuerstroms und zum Ausgeben eines ersten Bezugsstroms an den ersten Verstärkungstransistor (M1) zum Steuern einer Spannungsdifferenz zwischen dem Gatepol und dem ersten Ende des ersten Verstärkungstransistors (M1) angeordnet ist, wobei die Stromspiegelschaltung ferner zum Ausgeben eines zweiten Bezugsstroms an den zweiten Verstärkungstransistor (M2) zum Steuern einer Spannungsdifferenz zwischen dem Gatepol und dem ersten Ende des zweiten Verstärkungstransistors (M2) angeordnet ist; einen ersten Kaskodentransistor (M3) mit einem ersten Ende und einem zweiten Ende, wobei der erste Kaskodentransistor (M3) einen ersten Ausgangsstrom am zweiten Ende erzeugt, wobei der erste Kaskodentransistor (M3) am ersten Ende mit dem zweiten Ende des ersten Verstärkungstransistors (M1) verbunden ist; und einen zweiten Kaskodentransistor (M4) mit einem ersten Ende und einem zweiten Ende, wobei der zweite Kaskodentransistor (M4) einen zweiten Ausgangsstrom am zweiten Ende erzeugt, wobei der zweite Kaskodentransistor (M4) am ersten Ende mit dem zweiten Ende des zweiten Verstärkungstransistors (M2) verbunden ist; wobei der erste Ausgangsstrom und der zweite Ausgangsstrom linear mit dem Steuerstrom in Beziehung stehen; dadurch gekennzeichnet, dass die Stromspiegelschaltung ferner aufweist: einen ersten Spiegeltransistor (M5) mit einem Gatepol, einem ersten Ende und einem zweiten Ende; einen dritten Kaskodentransistor (M6) mit einem Gatepol, einem ersten Ende und einem zweiten Ende; und einen zweiten Spiegeltransistor (M7) mit einem Gatepol, einem ersten Ende und einem zweiten Ende, wobei der Gatepol des ersten Spiegeltransistors (M5) mit dem Gatepol des ersten Verstärkungstransistors (M1), dem Gatepol des zweiten Verstärkungstransistors (M2) und dem ersten Ende des zweiten Spiegeltransistors (M7) gekoppelt ist, das zweite Ende des ersten Spiegeltransistors (M5) mit dem ersten Ende des dritten Kaskodentransistors (M6) gekoppelt ist und der Gatepol des zweiten Spiegeltransistors (M7) mit dem zweiten Ende des dritten Kaskodentransistors (M6) gekoppelt ist.
2. Verstärkerschaltung nach Anspruch 1, welche ferner aufweist: einen ersten Kondensator (C1), der mit dem Gatepol des ersten Verstärkungstransistors (M1) gekoppelt ist; und einen zweiten Kondensator (C2), der mit dem Gatepol des zweiten Verstärkungstransistors (M2) gekoppelt ist, wobei der erste Kondensator (Cl) eine erste Wechseleingangsspannung empfängt, und der zweite Kondensator (C2) eine zweite Wechseleingangsspannung empfängt.
3. Verstärkerschaltung nach Anspruch 1 oder 2, welche ferner aufweist: einen Bezugstransistor (M8) mit einem Gatepol, einem ersten Ende und einem zweiten Ende, wobei der Gatepol des Bezugstransistors (M8) mit dem Gatepol des dritten Kaskodentransistors (M6), dem Gatepol des ersten Kaskodentransistors (M3), dem Gatepol des zweiten Kaskodentransistors (M4) und dem zweiten Ende des Bezugstransistors (M8) gekoppelt ist, wobei das zweite Ende des Bezugstransistors (M8) einen Bezugsstrom empfängt; und ein Bezugswiderstand mit dem ersten Ende des Bezugstransistors (M8) gekoppelt ist.
4. Verstärkerschaltung nach einem der Ansprüche 1-3, wobei jeder Transistor in der Verstärkerschaltung entweder ein Transistor vom n-Typ ist, wobei das erste Ende von jedem Transistor ein Sourcepol ist und das zweite Ende von jedem Transistor ein Drainpol ist, oder ein Transistor vom p-Typ ist, wobei das erste Ende von jedem Transistor ein Drainpol ist und das zweite Ende von jedem Transistor ein Sourcepol ist.
5. HF-Verstärkerschaltung mit variabler Verstärkung zum Ermöglichen einer linearen Steuerung eines Ausgangsverstärkungsstroms, aufweisend: einen linearen Spannungs-Strom-Wandler (506) zum linearen Transformieren einer Steuerspannung in einen Zwischenstrom, wobei der Zwischenstrom zur Steuerspannung linear proportional ist; eine Stromsteuerschaltung zum Aufteilen des Zwischenstroms in einen ersten Steuerstrom und einen zweiten Steuerstrom, wobei der Zwischenstrom gleich einer Differenz zwischen dem ersten Steuerstrom und dem zweiten Steuerstrom ist; einen ersten Verstärker (502) zum Empfangen des ersten Steuerstroms und zum Empfangen einer ersten Eingangsspannung, wobei der erste Verstärker die erste Eingangsspannung in einen ersten Ausgangsstrom gemäß der Differenz transformiert; wobei der erste Verstärker (502) ferner aufweist: einen ersten Verstärkungstransistor (M1) mit einem Gatepol, einem ersten Ende und einem zweiten Ende, wobei der erste Verstärkungstransistor (M1) die erste Eingangsspannung empfängt, wobei der erste Steuerstrom vom zweiten Ende des ersten Verstärkungstransistors (M1) zum ersten Ende des ersten Verstärkungstransistors (M1) fließen kann, und einen ersten Kaskodentransistor (M3) mit einem ersten Ende und einem zweiten Ende, wobei der erste Kaskodentransistor (M3) den ersten Ausgangsstrom ausgibt, wobei das erste Ende des ersten Kaskodentransistors (M3) mit dem zweiten Ende des ersten Verstärkungstransistors (M1) verbunden ist; und einen zweiten Verstärker (504) zum Empfangen des zweiten Steuerstroms und zum Empfangen einer zweiten Eingangsspannung, wobei der zweite Verstärker die zweite Eingangsspannung in einen zweiten Ausgangsstrom gemäß der Differenz transformiert, wobei die Differenz zwischen dem ersten und dem zweiten Ausgangsstrom zum Ausgangsverstärkungsstrom proportional ist; wobei der zweite Verstärker ferner aufweist: einen zweiten Verstärkungstransistor (M2) mit einem Gatepol, einem ersten Ende und einem zweiten Ende, wobei der zweite Verstärkungstransistor (M2) die zweite Eingangsspannung empfängt, wobei der zweite Steuerstrom vom zweiten Ende des zweiten Verstärkungstransistors (M2) zum ersten Ende des zweiten Verstärkungstransistors (M2) fließen kann; und einen zweiten Kaskodentransistor (M4) mit einem ersten Ende und einem zweiten Ende; wobei der zweite Kaskodentransistor (M4) den zweiten Ausgangsstrom ausgibt, wobei das erste Ende des zweiten Kaskodentransistors (M4) mit dem zweiten Ende des zweiten Verstärkungstransistors (M2) verbunden ist; und daduch gekennzeichnet, dass die Stromsteuerschaltung ferner aufweist: einen ersten Spiegeltransistor (M5) mit einem Gatepol, einem ersten Ende und einem zweiten Ende; einen dritten Kaskodentransistor (M6) mit einem Gatepol, einem ersten Ende und einem zweiten Ende; und einen zweiten Spiegeltransistor (M7) mit einem Gatepol, einem ersten Ende und einem zweiten Ende, wobei: der Gatepol des ersten Spiegeltransistors (M5) mit dem Gatepol des ersten Verstärkungstransistors (M1), dem Gatepol des zweiten Verstärkungstransistors (M2) und dem ersten Ende des zweiten Spiegeltransistors (M7) gekoppelt ist, das zweite Ende des ersten Spiegeltransistors (M5) mit dem ersten Ende des dritten Kaskodentransistors (M6) gekoppelt ist, und der Gatepol des zweiten Spiegeltransistors (M7) mit dem zweiten Ende des dritten Kaskodentransistors (M6) gekoppelt ist.
6. HF-Verstärkerschaltung mit variabler Verstärkung nach Anspruch 5, wobei der erste Verstärker (502) zum zweiten Verstärker (504) identisch ist.
7. HF-Verstärkerschaltung mit variabler Verstärkung nach Anspruch 5 oder 6, wobei der lineare Spannungs-Strom-Wandler (506) einen ersten Bezugsstrom empfängt und den Zwischenstrom als Funktion des ersten Bezugsstroms und der Steuerspannung erzeugt.
8. HF-Verstärkerschaltung mit variabler Verstärkung nach einem der Ansprüche 5-7, wobei jeder Transistor in der HF-Verstärkerschaltung mit variabler Verstärkung entweder: ein Transistor vom n-Typ ist, wobei das erste Ende von jedem Transistor ein Sourcepol ist und das zweite Ende von jedem Transistor ein Drainpol ist, oder ein Transistor vom p-Typ ist, wobei das erste Ende von jedem Transistor ein Drainpol ist und das zweite Ende von jedem Transistor ein Sourcepol ist.
9. Verfahren zum Ermöglichen einer linearen Steuerung eines Ausgangsverstärkungsstroms mit den Schritten: lineares Transformieren einer Steuerspannung in einen Zwischenstrom, wobei der Zwischenstrom zur Steuerspannung linear proportional ist; Umwandeln des Zwischenstroms in einen ersten Steuerstrom und einen zweiten Steuerstrom, wobei der Zwischenstrom gleich einer Differenz zwischen dem ersten Steuerstrom und dem zweiten Steuerstrom ist; Spiegeln eines Vorspannungsgleichstroms auf einen ersten Verstärkungstransistor (M1) und einen zweiten Verstärkungstransistor (M2), wobei der Vorspannungsgleichstrom zur Differenz proportional ist; Verbinden eines ersten Endes eines ersten Kaskodentransistors (M3) mit einem zweiten Ende des ersten Verstärkungstransistors (M1) ; Verbinden eines ersten Endes eines zweiten Kaskodentransistors (M4) mit einem zweiten Ende des zweiten Verstärkungstransistors (M2); und wobei eine Verstärkung des ersten Verstärkungstransistors (M1) und eine Verstärkung des zweiten Verstärkungstransistors (M2) durch den Vorspannungsgleichstrom definiert ist; gekennzeichnet durch Vorsehen eines dritten Kaskodentransistors (M6) mit einem Gatepol, einem ersten Ende und einem zweiten Ende; Vorsehen eines ersten und zweiten Spiegeltransistors (M5 und M7) mit jeweils einem Gatepol, einem ersten Ende und einem zweiten Ende; Koppeln des Gatepols des ersten Spiegeltransistors (M5) mit dem Gatepol des ersten Verstärkungstransistors (M1), dem Gatepol des zweiten Verstärkungstransistors (M2) und dem ersten Ende des zweiten Spiegeltransistors (M7); Koppeln des zweiten Endes des ersten Spiegeltransistors (M5) mit dem ersten Ende des dritten Kaskodentransistors (M6); und Koppeln des Gatepols des zweiten Spiegeltransistors (M7) mit dem zweiten Ende des dritten Kaskodentransistors (M6).
10. Verfahren nach Anspruch 9, mit den weiteren Schritten: Empfangen des ersten Steuerstroms und des zweiten Steuerstroms; Empfangen einer ersten Eingangsspannung und einer zweiten Eingangsspannung; Transformieren der ersten Eingangsspannung in einen ersten Ausgangsstrom gemäß der Differenz; und Transformieren der zweiten Eingangsspannung in einen zweiten Ausgangsstrom gemäß der Differenz, wobei die Differenz zwischen dem ersten Ausgangsstrom und dem zweiten Ausgangsstrom zum Ausgangsverstärkungsstrom proportional ist.
11. Verfahren nach Anspruch 9 oder 10, wobei der Schritt des Transformierens einer Steuerspannung in einen Zwischenstrom ferner den Schritt des Empfangens eines ersten Bezugsstroms umfasst, wobei der Zwischenstrom eine Funktion des ersten Bezugsstroms und der Steuerspannung ist.
12. Verfahren nach Anspruch 11, mit den weiteren Schritten: Empfangen eines zweiten Bezugsstroms zum Erzeugen einer festen Spannung; und Sättigen des ersten Kaskodentransistors (M3) und des zweiten Kaskodentransistors (M4), um einen brauchbaren Abstimmbereich des Vorspannungsgleichstroms zu vergrößern.

Images