DE102006014580A1 - Randabschluss für vertikales Hochvolt-Halbleiterbauelement und Verfahren zu dessen Herstellung für einen IGBT - Google Patents

Randabschluss für vertikales Hochvolt-Halbleiterbauelement und Verfahren zu dessen Herstellung für einen IGBT Download PDF

Info

Publication number
DE102006014580A1
DE102006014580A1 DE200610014580 DE102006014580A DE102006014580A1 DE 102006014580 A1 DE102006014580 A1 DE 102006014580A1 DE 200610014580 DE200610014580 DE 200610014580 DE 102006014580 A DE102006014580 A DE 102006014580A DE 102006014580 A1 DE102006014580 A1 DE 102006014580A1
Authority
DE
Germany
Prior art keywords
edge
semiconductor device
region
semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200610014580
Other languages
English (en)
Other versions
DE102006014580B4 (de
Inventor
Michael Dr. Rüb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE200610014580 priority Critical patent/DE102006014580B4/de
Publication of DE102006014580A1 publication Critical patent/DE102006014580A1/de
Application granted granted Critical
Publication of DE102006014580B4 publication Critical patent/DE102006014580B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft einen Randabschluss für ein Hochvolt-Halbleiterbauelement, bei dem im Randbereich (R) ein laterales Halbleiterbauelement vorgesehen ist, das im eingeschalteten Zustand des Hochvolt-Halbleiterbauelements zu dessen Stromtragfähigkeit beiträgt.

Description

  • Die vorliegende Erfindung betrifft einen Randabschluss für vertikales Hochvolt-Halbleiterbauelement mit einem eine Halbleiterschicht des einen Leitungstyps aufweisenden Halbleiterkörper, der einen inneren Bereich mit einem Zellenfeld in seiner Vorderseite und einen den inneren Bereich wenigstens teilweise umgebenden Randbereich aufweist, sowie ein Verfahren zum Herstellen eines solchen Randabschlusses für einen vertikalen IGBT (Bipolartransistor mit isoliertem Gate).
  • Hochvolt-Halbleiterbauelemente, wie beispielsweise Hochvolt-MOS-Transistoren, die auch als Kompensationsbauelemente gestaltet sein können, benötigen am Rand ihres Halbleiterkörpers oder -chips aufwendige Randkonstruktionen, die als Randabschluss bezeichnet werden, um eine geforderte Spannungsfestigkeit zu erreichen. Hauptaufgabe eines solchen, für Hochvolt-Anwendungen geeigneten Chiprandes ist die Steuerung der elektrischen Feldstärke, die im Bereich zwischen dem aktiven Gebiet des Halbleiterbauelements, auch Zellenfeld genannt, und dem durch Sägen erzeugten Chiprand, der so genannten Sägekante, des Halbleiterbauelements auftritt. Um einen verfrühten Durchbruch im Sperrfall des Halbleiterbauelements zu vermeiden, darf in dem Randbereich die elektrische Feldstärke nicht die maximalen Werte von dieser übersteigen, welche im Zellenfeld auftreten.
  • Um dies zu erreichen, ist es Ziel aller Randkonstruktionen, im Sperrfall des Halbleiterbauelements Äquipotenziallinien definiert aus dem Inneren des Halbleiterkörpers (Chips) im Randbereich an die Oberfläche zu führen, also ein hierfür ge eignetes Feldlinien- bzw. Äquipotenziallinien-Management einzustellen.
  • Für die Einstellung dieses Feldlinien- bzw. Äquipotenziallinien-Managements ist zu beachten, dass Krümmung und Dichte der Äquipotenziallinien keine Feldüberhöhungen verursachen, die das Halbleiterbauelement zu einem vorzeitigen Spannungsdurchbruch bringen, nämlich zu einem Avalanche-Durchbruch im Halbleitermaterial des Halbleiterkörpers oder zu einem dielektrischen Durchbruch in Isolier- und Passivierungsschichten.
  • Schließlich soll noch ein Randabschluss den äußeren Bereich eines Halbleiterkörpers gegen Ladungen und chemische Einflüsse abschirmen, welche sonst lokale Feldstärkeerhöhungen und damit eine Erniedrigung der maximalen Sperrspannung des Halbleiterbauelements bewirken können.
  • Kompensationsbauelemente nutzen bekanntlich in ihrer Driftzone das Ladungskompensationsprinzip aus, um so das Produkt aus Einschaltwiderstand Ron und aktiver Chipfläche A, also die Größe Ron × A, zu optimieren. Bevorzugte Beispiele für Kompensationsbauelemente sind MOS-Transistoren in der so genannten "CoolMOS-Technologie".
  • Die im ausgeschalteten Zustand von solchen Kompensations-MOS-Transistoren zu sperrenden Spannungen liegen je nach der Klasse des Transistors bei 500 V, 600 V, 650 V oder sogar 800 V.
  • Nun kann bei Kompensations-MOS-Transistoren aufgrund der Optimierung des Produkts aus Einschaltwiderstand und Fläche, also der Größe Ron × A, ein bestimmter Einschaltwiderstand mit einer kleineren aktiven Fläche als bei Transistoren ohne Kompensationsprinzip, also bei herkömmlichen Leistungs- MOSFETs, realisiert werden. Dies bedeutet aber wiederum, dass bei Kompensations-MOS-Transistoren der anteilmäßige Flächenverbrauch für den Randabschluss deutlich stärker ins Gewicht fällt als bei herkömmlichen MOS-Transistoren. Als Beispiel sei angegeben, dass es derzeit Kompensations-MOS-Transistoren gibt, bei denen bis zu 50 % der Gesamtfläche eines Chips für den Randabschluss benötigt wird.
  • Zusammenfassend ist also festzustellen, dass der Randabschluss für Kompensationsbauelemente von besonderer Bedeutung ist, da bei diesen der Randbereich einen großen Flächenanteil an deren Chip hat.
  • Es ist Aufgabe der vorliegenden Erfindung, für ein vertikales Hochvolt-Halbleiterbauelement einen Randabschluss anzugeben, welcher mit besonders wenig Fläche auskommt; außerdem soll ein Verfahren zum Herstellen eines solchen Randabschlusses für einen vertikalen IGBT geschaffen werden.
  • Diese Aufgabe wird bei einem Randabschluss der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass im Randbereich angrenzend an das Zellenfeld ein laterales Halbleiterbauelement vorgesehen ist, das in eingeschaltetem Zustand des Hochvolt-Halbleiterbauelements zu dessen Stromtragfähigkeit beiträgt und im ausgeschaltetem Zustand des Hochvolt-Halbleiterbauelements in vertikaler und lateraler Richtung sperrfähig ist.
  • Ein vorteilhaftes Verfahren zum Herstellen eines Randabschlusses für einen vertikalen IGBT ist im Patentanspruch 20 angegeben.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Mit dem erfindungsgemäßen Randabschluss wird ein vom Stand der Technik grundsätzlich abweichender Weg bestritten: während der Stand der Technik den Randbereich so gestaltet, dass dieser bei eingeschaltetem Halbleiterbauelement inaktiv ist und im ausgeschalteten Zustand die volle Sperrspannung aufnehmen kann, wird beim erfindungsgemäßen Randabschluss im eingeschalteten Zustand der Randbereich ausgenutzt, so dass er signifikant zum Stromfluss beiträgt, während er im ausgeschalteten Zustand – hier wie der Stand der Technik – die volle Sperrspannung aufnehmen kann. Mit anderen Worten, der erfindungsgemäße Randabschluss ermöglicht ein vertikales Hochvolt-Halbleiterbauelement, das in seiner Zuverlässigkeit bestehenden Hochvolt-Halbleiterbauelementen nicht nachsteht, sich aber im eingeschalteten Zustand – infolge der Ausnutzung des Randbereiches – eine erheblich verbesserte Stromtragfähigkeit hat.
  • Durch die Verwendung eines ausreichend sperrfähigen lateralen Halbleiterbauelements für den Randabschluss wird so in einem vertikalen Hochvolt-Halbleiterbauelement im eingeschalteten Zustand auch der Randbereich ausgenutzt, während im ausgeschalteten Zustand sich sowohl in lateraler Richtung zum Rand des Halbleiterkörpers bzw. Chips hin als auch in vertikaler Richtung die geforderte Sperrfähigkeit durch das laterale Halbleiterbauelement einstellt.
  • Der erfindungsgemäße Randabschluss ist sowohl bei "herkömmlichen" Hochvolt-Halbleiterbauelementen als auch bei Hochvolt-Kompensationsbauelementen in vorteilhafter Weise anwendbar. Dies gilt insbesondere für Kompensationsbauelemente, da bei diesen – wie oben erläutert wurde – der Randbereich besonders viel Chipfläche beansprucht.
  • Bevorzugte Halbleiterbauelemente, auf die der erfindungsgemäße Randabschluss anwendbar ist, sind MOS-Feldeffekttransistoren, IGBTs, Thyristoren usw.
  • Der Halbleiterkörper besteht bei dem erfindungsgemäßen Randabschluss vorzugsweise aus Silizium. Es sind aber auch andere Halbleitermaterialien möglich, wie beispielsweise Siliziumcarbid, Verbindungshalbleiter AIII, BV usw.
  • Bei dem erfindungsgemäßen Randabschluss besteht in vorteilhafter Weise im Randbereich zwischen der Vorderseite des Halbleiterkörpers und dessen Rückseite eine elektrisch gut, das heißt metallisch oder nahezu metallisch leitende Verbindung aus beispielsweise einem hoch dotierten Bereich des einen Leitungstyps, in welchem die Dotierungskonzentration im Idealfall von Kompensationsbauelementen beispielsweise um wenigstens einen Faktor 10 höher ist als die Dotierungskonzentration des Halbleiterkörpers im Driftgebiet. Dadurch ist gewährleistet, dass das laterale Halbleiterbauelement im eingeschalteten Zustand des Hochvolt-Halbleiterbauelements voll zur Stromtragfähigkeit beiträgt.
  • Für das laterale Halbleiterbauelement wird vorzugsweise ein Lateral-Feldeffekttransistor verwendet, der eine an den hochdotierten Bereich angrenzende Drainzone des einen Leitungstyps aufweist, während die Sourcezone dieses Lateral-Feldeffekttransistors durch die Sourcezone der an den Randbereich angrenzenden Zelle des Zellenfeldes gebildet ist. Auf diese Weise ist der Lateral-Feldeffekttransistor zusammen mit dem Zellenfeld auf einfache Weise herstellbar.
  • In einer anderen Weiterbildung der Erfindung ist vorgesehen, dass im Randbereich eine dicke Isolierschicht auf der Vorderseite des Halbleiterkörpers vorgesehen ist, wobei sich eine Gateelektrode des Lateral-Feldeffekttransistors bis über diese dicke Isolierschicht erstreckt, welche eine Schichtdicke von beispielsweise 2 bis 3 μm hat. Durch diese Gestaltung des Lateral-Feldeffekttransistors wird gewährleistet, dass dieser die an die Sperrfähigkeit des Hochvolt-Halbleiterbauelements zu stellenden Forderungen erfüllt.
  • Die Breite des Lateral-Feldeffekttransistors kann für ein 600 V-Halbleiterbauelement beispielsweise 50 bis 60 μm betragen. Für ein 800 V-Halbleiterbauelement ist diese Breite etwas größer und durch etwa 80 bis 90 μm gegeben.
  • Ist das Hochvolt-Halbleiterbauelement als Kompensationsbauelement gestaltet, so können Gebiete des anderen Leitungstyps in Längsrichtung des Randbereichs, also senkrecht zur Verbindungsrichtung zwischen Zellenbereich und Randbereich, abschnittsweise in den sonst durch den Halbleiterkörper gebildeten Randbereich eingelagert sein. Diese Gebiete des anderen Leitungstyps können an ihrem in den Halbleiterkörper hinein ragenden Ende einen Teilbereich mit einem Raster aufweisen, das kleiner ist als das Raster der Kompensationsgebiete im Zellenfeld. Dadurch kann die Sperrfähigkeit des Hochvolt-Halbleiterbauelements optimiert werden.
  • Ein Verfahren zum Herstellen eines Randabschlusses für einen Hochvolt-IGBT zeichnet sich schließlich noch dadurch aus, dass in den Randbereich des Halbleiterkörpers ein Trench eingebracht wird, in dessen Randbereich Dotierstoff des anderen Leitungstyps implantiert wird, dass anschließend der Halbleiterkörper von seiner Rückseite aus dünn geschliffen wird, bis der Boden des Trenches erreicht ist, und dass schließlich als Rückseitenemitter Dotierstoff des anderen Leitungstyps in die Rückseite des Halbleiterkörpers implantiert wird.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Schnittdarstellung durch einen Standard-MOS-Transistor mit einem Randabschluss gemäß der vorliegenden Erfindung,
  • 2 eine Draufsicht auf einen MOS-Transistor in Kompensationstechnik mit einem Randabschluss gemäß der vorliegenden Erfindung,
  • 3 einen Schnitt AA durch den MOS-Transistor mit Randabschluss von 2,
  • 4 eine Abwandlung des Ausführungsbeispiels der 2 und 3 und
  • 5 und 6 Schnittdarstellungen zur Erläuterung der Herstellung eines IGBT mit einem Randabschluss gemäß der vorliegenden Erfindung.
  • In den Figuren werden einander entsprechende Bauteile jeweils mit dem gleichen Bezugszeichen versehen.
  • 1 zeigt einen monokristallinen Siliziumkörper (Chip) 1, der aus einem Siliziumsubstrat 2 und einer darauf abgeschiedenen epitaktischen Siliziumschicht 3 besteht. Das Siliziumsubstrat 2 ist beispielsweise n+-dotiert, während die Siliziumschicht 3 eine geringere Dotierungskonzentration als das Siliziumsubstrat 2 aufweist und n--dotiert ist.
  • Es sei bereits an dieser Stelle angemerkt, dass die jeweils angegebenen Leitungstypen auch umgekehrt sein können. Das heißt, die n-Dotierung kann ohne weiteres durch die p-Dotierung ersetzt werden, wenn die p-Dotierung ihrerseits durch die n-Dotierung ersetzt wird.
  • Im Bereich einer Vorderseite 4 des Siliziumkörpers 1 sind in diesen p-dotierte Bodyzonen 5 eingebracht, in denen n-dotierte Sourcezonen 6, angrenzend an die Vorderseite 4, enthalten sind.
  • Auf der Vorderseite 4 des Siliziumkörpers 1 sind noch Gateelektroden 7 aus beispielsweise dotiertem polykristallinem Silizium vorgesehen, die von der Vorderseite 4 des Siliziumkörpers 1 durch eine Isolierschicht 8 aus beispielsweise Siliziumdioxid oder Siliziumnitrid elektrisch getrennt sind.
  • Die von der Siliziumschicht 3 abgewandte Oberfläche des Siliziumsubstrats 2 bildet eine Rückseite 9 des Siliziumkörpers 1, auf der eine in den Figuren nur schematisch veranschaulichte Drainelektrode D angebracht ist.
  • Die Sourcezonen 6 sind mit einer Sourceelektrode auf der Vorderseite 4 des Siliziumkörpers 1 versehen. Diese Sourceelektrode ist zur Vereinfachung der Darstellung in den Figuren nicht näher gezeigt.
  • Damit liegt im Bereich eines Doppelpfeils "vertikaler Transistor" der klassische Aufbau eines MOS-Transistors vor, bei dem für einen eingeschalteten Zustand der Elektronenfluss durch Pfeile 10 veranschaulicht ist.
  • Dieser "klassische" MOS-Transistor ist mit einem erfindungsgemäßen Randabschluss in der Form eines lateralen Transistors versehen. Dieser laterale Transistor weist eine Drainzone 11 und eine Gateelektrode 12 aus polykristallinem Silizium auf. Eine dicke Isolierschicht 13 aus Siliziumdioxid ist im Bereich der Gateelektrode 12 und teilweise unterhalb von dieser vorgesehen. Diese Isolierschicht 13 weist eine Schichtdicke von 2 bis 3 μm auf und ist damit dicker als die Isolierschicht 8, deren Schichtdicke unter 1 μm liegen kann.
  • Die n+-hochdotierte Drainzone 11 ist über einen n+-dotierten Drain-Tiefdiffusionsbereich 14 mit dem Siliziumsubstrat 2 leitend verbunden.
  • Damit liegt ein lateraler Transistor vor, dessen Sourcezone durch die in 1 ganz links liegende Sourcezone 6 des vertikalen Transistors gebildet ist und so eine Sourcezone 6' des lateralen Transistors darstellt. Der laterale Transistor besteht also aus der Sourcezone 6', der durch die Isolierschichten 8, 13 von der Vorderseite 4 des Siliziumkörpers 1 elektrisch getrennten Gateelektrode 12 und der Drainzone 11. Diese Drainzone 11 ist wiederum über den Drain-Tiefdiffusionsbereich 14 und das Siliziumsubstrat 2 mit der Drainelektrode D auf der Rückseite 9 des Halbleiterkörpers verbunden.
  • Im eingeschalteten Zustand des vertikalen Transistors trägt dieser laterale Transistor zur Stromtragfähigkeit bei, was durch einen zusätzlichen Elektronenfluss mit Pfeilen 15 veranschaulicht ist.
  • Im ausgeschalteten Zustand liefert der laterale Transistor die geforderte Sperrfähigkeit und sorgt dafür, dass die Äquipotenziallinien im Bereich der dicken Isolierschicht 13 aus der Vorderseite 7 des Siliziumkörpers 1 austreten (vgl. hierzu auch 3).
  • Wesentlich an dem Ausführungsbeispiel der 1 ist neben dem lateralen Transistor mit der Sourcezone 6', der Gateelektrode 12 und der Drainzone 11 der durch den Drain-Tiefdiffusionsbereich 14 gebildete niederohmsche Strompfad zu dem Siliziumsubstrat 2. Dieser Drain-Tiefdiffusionsbereich 14 kann kostengünstig beispielsweise durch eine n+-Tiefdiffusion im Randbereich des Wafers hergestellt werden, was insbesondere dann gilt, wenn keine Kompensationsgebiete vorliegen.
  • Die 2 und 3 zeigen ein weiteres Ausführungsbeispiel für den erfindungsgemäßen Randabschluss bei einem vertikalen MOS-Feldeffekttransistor in Kompensationstechnik. Dieser vertikale Transistor weist in der n--dotierten Siliziumschicht 3 p-dotierte Kompensationsgebiete 16 auf, die sich vom Boden der Bodyzonen 5 in die Siliziumschicht 3 hinein bis in die Nähe einer n-dotierten Sockelepitaxie-Schicht 17 erstrecken, welche auf dem n-dotierten Siliziumsubstrat 2 vorgesehen ist. Die Dotierungskonzentration in der Sockelepitaxie-Schicht 17 ist niedriger als die Dotierungskonzentration im Siliziumsubstrat 2 und höher als die Dotierungskonzentration in der Siliziumschicht 3. Die Sockelepitaxie-Schicht 17 besteht aus dem gleichen Material wie das Siliziumsubstrat 2, also aus Silizium.
  • Im Randbereich sind p-dotierte mauerförmige Bereiche 18 in die sonst n--dotierte Siliziumschicht 3 eingelagert. Durch diese Bereiche 18 wird wie durch die Kompensationsgebiete 16 im Zellenbereich auch im Randbereich Ladungskompensation bewirkt.
  • Für die Gestaltung der einzelnen Transistorzellen im Zellenfeld und ebenso für die Kompensationssäulen aus den Gebieten 16 und für die Bereiche 18 können auch andere geometrische Strukturen gewählt werden. So können beispielsweise die einzelnen Transistorzellen und die Kompensationsgebiete 16 in einem hexagonalen Raster, in einem quadratischen Raster oder in einem Streifendesign ausgelegt sein.
  • Der Randabschluss mit dem lateralen Transistor kann, wie in den 2 und 3 gezeigt ist, aus den mauerförmigen Bereichen 18 in der Siliziumschicht 2 bestehen. Ebenso können aber auch streifenförmige p-leitende Gebiete in den Randbereich eingelagert sein. Diese p-leitenden Gebiete können einen kreisförmigen oder auch vieleckigen Querschnitt aufweisen und mehr oder weniger in einer Linie – wie die Bereiche 18 – angeordnet sein.
  • Schließlich ist es auch möglich, die Kompensationsgebiete im Randbereich für den lateralen Transistor als nicht ausräumbare kreisförmige Gebiete zu konzipieren, die inselförmig gestaltet und durch ein oberflächennahes ausräumbares Gebiet angeschlossen sind.
  • 3 zeigt auch den Verlauf von Äquipotenziallinien 19, die sich im ausgeschalteten Zustand (Sperrzustand) des vertikalen Transistors einstellen. Deutlich ist zu ersehen, wie diese Äquipotenziallinien 19 im Bereich der dicken Isolierschicht 13 aus der Oberfläche des Halbleiterbauelements austreten.
  • 4 zeigt eine Variante des Ausführungsbeispiels der 2 und 3. Diese Variante unterscheidet sich vom Ausführungsbeispiel der 2 und 3 dadurch, dass hier der mauerförmige Kompensationsbereich 18 im Randabschluss mit streifenförmigen Gebieten 20 versehen ist, welche sich vom unteren Ende des Bereiches 18 aus noch tiefer in die Schicht 3 erstrecken. Diese Gebiete 20 können beispielsweise das halbe Raster der Gebiete 16 haben, wodurch im Bereich dieser Gebiete 20 die Leitfähigkeit stark reduziert wird. Auf diese Weise kann eine Optimierung der Sperrfähigkeit des Halbleiterbauelements erreicht werden. Im Ausführungsbeispiel von 4 ist der laterale Transistor so in vertikaler Richtung, bedingt durch die streifenförmigen Gebiet 20, nur teilweise aktiv gemacht.
  • Die 5 und 6 veranschaulichen schließlich noch ein Ausführungsbeispiel für den erfindungsgemäßen Randabschluss bei einem IGBT sowie ein Verfahren zur Herstellung eines solchen Halbleiterbauelements.
  • Wie in der 5 veranschaulicht ist, wird in dem Randbereich ein tiefer Trench (Graben) 21 eingebracht. Sodann wird eine n+-dotierte Feldstoppzone 22 (entsprechend dem Drain-Tiefdiffusionsbereich 14) durch Schrägimplantation, Ausdiffusion nach Belegung oder Ausdiffusion aus der Gasphase in den Rändern des Trenches und bis zur Sägekante des Chips gebildet. Es sei angemerkt, dass der Trench 21 den IGBT bzw. dessen Zellenfeld nicht vollständig, sondern lediglich abschnittsweise umgibt. Schließlich wird durch Implantation eines p-leitenden Dotierstoffes, wie beispielsweise Bor, noch eine p-leitende Zone 23 direkt im Randbereich des Trenches 21 gebildet.
  • Es schließt sich sodann ein Dünnschleifen von der Rückseite aus an, das so lange fortgesetzt wird, bis der Boden des Trenches 21 erreicht ist.
  • Sodann werden von der dünn geschliffenen Rückseite des Halbleiterkörpers aus durch Implantation oder Diffusion auch auf der Rückseite des Halbleiterkörpers die Feldstoppzone 22 und eine p-leitende Emitterzone 24 gebildet. Die p-leitende Emitterzone 24 ist elektrisch mit der p-leitenden Zone 23 im Rand des Trenches 21 verbunden.
  • Auf diese Weise sind die n-dotierte Feldstoppzone 22 und die p-dotierte Emitterzone 24 im Randbereich des Halbleiterchips zur Drainzone 11 des lateralen Transistors geführt.
  • Als p-leitender Dotierstoff kann beispielsweise Bor verwendet werden, während für den n-Leitungstyp geeignete Dotierstoffe Phosphor oder Arsen sind. Selbstverständlich können aber auch andere Dotierstoffe Verwendung finden.
  • Nach Herstellung der jeweiligen Anordnungen, wie diese in den 1, 2 und 3, 4 und 6 gezeigt sind, werden noch die übli chen Metallisierungen für die Drainelektrode auf die Rückseite 9 und für die Sourcezonen 6 aufgebracht.
    • 1
    Halbleiterkörper
    2
    Halbleitersubstrat
    3
    epitaktische Halbleiterschicht
    4
    Vorderseite
    5
    Bodyzonen
    6
    Sourcezone
    6'
    Sourcezone des lateralen Halbleiterbauelements
    7
    Gateelektrode
    8
    Isolierschicht
    9
    Rückseite
    10
    Elektronenfluss
    11
    Drainzone
    12
    Gateelektrode
    13
    Isolierschicht
    14
    Drain-Tiefdiffusionsbereich
    15
    zusätzlicher Elektronenfluss
    16
    Kompensationsgebiete
    17
    Sockelepitaxieschicht
    18
    mauerförmige Bereiche
    19
    Äquipotenziallinien
    20
    streifenförmige Gebiete
    21
    Trench
    22
    Feldstoppzone
    23
    p-leitende Zone
    24
    Rückseitenemitter

Claims (21)

  1. Randabschluss für vertikales Hochvolt-Halbleiterbauelement mit einem eine Halbleiterschicht (3) des einen Leitungstyps aufweisenden Halbleiterkörper (1), der einen inneren Bereich mit einem Zellenfeld (Z) in seiner Vorderseite (4) und einen den inneren Bereich wenigstens teilweise umgebenden Randbereich (R) aufweist, dadurch gekennzeichnet, dass im Randbereich (R) angrenzend an das Zellenfeld (Z) ein laterales Halbleiterbauelement vorgesehen ist, das in eingeschaltetem Zustand des Hochvolt-Halbleiterbauelements zu dessen Stromtragfähigkeit beiträgt und im ausgeschalteten Zustand des Hochvolt-Halbleiterbauelements in vertikaler und lateraler Richtung sperrfähig ist.
  2. Randabschluss nach Anspruch 1, dadurch gekennzeichnet, dass im Randbereich (R) zwischen der Vorderseite (4) des Halbleiterkörpers (1) und dessen Rückseite (9) eine elektrisch leitende Verbindung (14; 22) besteht.
  3. Randabschluss nach Anspruch 2, dadurch gekennzeichnet, dass die elektrisch leitende Verbindung (14; 22) aus einem hoch dotierten Halbleiterbereich des einen Leitungstyps besteht.
  4. Randabschluss nach Anspruch 3, dadurch gekennzeichnet, dass der hochdotierte Bereich eine Dotierungskonzentration aufweist, die um wenigstens einen Faktor 10 höher ist als die Dotierungskonzentration des Halbleiterkörpers (1).
  5. Randabschluss nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das laterale Halbleiterbauelement ein Lateral-Feldeffekttransistor ist.
  6. Randabschluss nach den Ansprüchen 3 und 5, dadurch gekennzeichnet, dass der Lateral-Feldeffekttransistor eine an den hochdotierten Bereich (14; 22) angrenzende Drainzone (11) des einen Leitungstyps aufweist.
  7. Randabschluss nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die Sourcezone des Lateral-Feldeffekttransistors durch die Sourcezone (6, 6') der an dem Randbereich (R) angrenzenden Zelle des Zellenfeldes (Z) gebildet ist.
  8. Randabschluss nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass im Randbereich (R) eine im Vergleich zur Schichtdicke eines Gateoxids von Feldeffekttransistoren des Zellenfeldes (2) dicke Isolierschicht (13) auf der Vorderseite (4) des Halbleiterkörpers (1) vorgesehen ist.
  9. Randabschluss nach Anspruch 8, dadurch gekennzeichnet, dass sich wenigstens eine Gateelektrode (12) des Lateral-Feldeffekttransistors bis über die dicke Isolierschicht (13) erstreckt.
  10. Randabschluss nach Anspruch 9, dadurch gekennzeichnet, dass die Schichtdicke der dicken Isolierschicht (13) wenigstens 2 bis 3 μm beträgt.
  11. Randabschluss nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Breite des lateralen Halbleiterbauelements für ein 600 V-Halbleiterbauelement etwa 60 μm beträgt.
  12. Randabschluss nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass im Halbleiterkörper (1) Kompensationsgebiete (16) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps vorgesehen sind.
  13. Randabschluss nach Anspruch 12, dadurch gekennzeichnet, dass Gebiete (18) des anderen Leitungstyps in Längsrichtung des Randbereichs (R), also senkrecht zur Verbindungsrichtung zwischen Zellenfeld (Z) und Randbereich (R), abschnittsweise in den sonst hier durch die Halbleiterschicht (3) gebildeten Randbereich (R) eingelagert sind.
  14. Randabschluss nach Anspruch 13, dadurch gekennzeichnet, dass die Gebiete (18) des anderen Leitungstyps an ihrem in die Halbleiterschicht (3) hinein ragenden Ende einen Teilbereich (20) mit einem Raster aufweisen.
  15. Randabschluss nach Anspruch 14, dadurch gekennzeichnet, dass das Raster des Teilbereichs (20) kleiner als das Raster der Kompensationsgebiete (16) im Zellenfeld (Z) ist.
  16. Randabschluss nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das Hochvolt-Halbleiterbauelement ein Feldeffekttransistor ist.
  17. Randabschluss nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das Hochvolt-Halbleiterbauelement ein IGBT ist.
  18. Randabschluss nach Anspruch 17, dadurch gekennzeichnet, dass ein Oberflächenbereich eines im Randbereich zwischen Vorderseite (4) und Rückseite (9) des Halbleiterkörpers (1) geführten Trenches (21) mit einem Gebiet (23) des anderen Leitungstyps versehen ist, das mit einem Rückseitenemitter (24) des IGBTs verbunden ist.
  19. Randabschluss nach Anspruch 18, dadurch gekennzeichnet, dass der IGBT mit einer Feldstoppzone (22) versehen ist.
  20. Verfahren zum Herstellen eines Randabschlusses für einen IGBT nach Anspruch 18 oder 19, gekennzeichnet durch die folgenden Verfahrensschritte: – Prozessieren der Vorderseite (4) des Halbleiterkörpers (1) – Einbringen eines Trenches (21) in die Halbleiterschicht (3) bis zum Halbleitersubstrat (2), – Einbringen einer hochdotierten Zone (22) des einen Leitungstyps in Randbereiche des Trenches (21), – Einbringen einer hochdotierten Zone (23) des anderen Leitungstyps direkt in die Wand des Trenches (21), – Dünnschleifen des Halbleiterkörpers (1) von dessen Rückseite (9), bis der Boden des Trenches (21) erreicht ist, und – Einbringen eines Rückseitenemitters (24) des anderen Leitungstyps in die Rückseite des Halbleiterkörpers.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der hochdotierte Bereich (22) des einen Leitungstyps, die Zone (23) des anderen Leitungstyps und der Rückseitenemitter (24) durch Diffusion und/oder Ionenimplantation eingebracht werden.
DE200610014580 2006-03-29 2006-03-29 Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT Expired - Fee Related DE102006014580B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610014580 DE102006014580B4 (de) 2006-03-29 2006-03-29 Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610014580 DE102006014580B4 (de) 2006-03-29 2006-03-29 Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT

Publications (2)

Publication Number Publication Date
DE102006014580A1 true DE102006014580A1 (de) 2007-10-11
DE102006014580B4 DE102006014580B4 (de) 2011-06-22

Family

ID=38513165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610014580 Expired - Fee Related DE102006014580B4 (de) 2006-03-29 2006-03-29 Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT

Country Status (1)

Country Link
DE (1) DE102006014580B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108097A (ja) * 2015-11-30 2017-06-15 良孝 菅原 半導体素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000038243A1 (fr) * 1998-12-18 2000-06-29 Centre National De La Recherche Scientifique Structure peripherique pour dispositif monolithique de puissance
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
WO2000038243A1 (fr) * 1998-12-18 2000-06-29 Centre National De La Recherche Scientifique Structure peripherique pour dispositif monolithique de puissance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108097A (ja) * 2015-11-30 2017-06-15 良孝 菅原 半導体素子

Also Published As

Publication number Publication date
DE102006014580B4 (de) 2011-06-22

Similar Documents

Publication Publication Date Title
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102005014714B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE102018203693A1 (de) Halbleitervorrichtung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102012204420A1 (de) Halbleitervorrichtung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102019216131A1 (de) Halbleitervorrichtung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE10312911B4 (de) Halbleiterbauelement mit platzsparendem Randabschluss
DE102007013848A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102011079768A1 (de) Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten
DE102019106087B3 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid und verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20110923

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee