DE102005058794A1 - Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung - Google Patents

Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung Download PDF

Info

Publication number
DE102005058794A1
DE102005058794A1 DE102005058794A DE102005058794A DE102005058794A1 DE 102005058794 A1 DE102005058794 A1 DE 102005058794A1 DE 102005058794 A DE102005058794 A DE 102005058794A DE 102005058794 A DE102005058794 A DE 102005058794A DE 102005058794 A1 DE102005058794 A1 DE 102005058794A1
Authority
DE
Germany
Prior art keywords
substrate
components
protective film
pressure
conveyor belt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005058794A
Other languages
English (en)
Inventor
Christian Göbel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE102005058794A priority Critical patent/DE102005058794A1/de
Priority to DK06023023T priority patent/DK1796137T3/en
Priority to ES06023023.2T priority patent/ES2534205T3/es
Priority to EP06023023.2A priority patent/EP1796137B1/de
Priority to US11/636,845 priority patent/US20070131353A1/en
Publication of DE102005058794A1 publication Critical patent/DE102005058794A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53187—Multiple station assembly apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung beschreibt eine Vorrichtung und ein getaktetes Verfahren zur Drucksinterverbindung in einer Mehrzahl von chipförmigen Bauelementen mit Leiterbahnen eines Substrats. Hierbei weist die Vorrichtung eine Pressvorrichtung, ein Transportband und eine weitere Vorrichtung zur Abdeckung des Substrats mit einer Schutzfolie auf. Hierbei ist die Pressvorrichtung für den getakteten Betrieb geeignet, weist einen Pressstempel und einen beheizbaren Presstisch auf. Das Transportband ist ausreichend druckstabil und direkt oberhalb des Presstisches verlaufend angeordnet. Die Schutzfolie ist zwischen dem Substrat mit den hierauf angeordneten Bauelementen und dem Pressstempel angeordnet. Während des getakteten Verfahrens wird die Oberseite des Substrats mit der Schutzfolie bedeckt und anschließend der Drucksintervorgang gestartet.

Description

  • Die Erfindung beschreibt eine Vorrichtung und ein Verfahren zur gleichzeitigen Drucksinterverbindung einer Mehrzahl von chipförmigen Bauelementen auf einem Substrat. Unter einem getakteten Drucksinterverfahren soll im Weiteren verstanden werden, dass hierbei nacheinander eine Mehrzahl von Substraten mit den jeweiligen Bauelementen einem zyklischen Verfahren in definierter Zeitabfolge mittels einer geeigneten Vorrichtung verbunden werden.
  • Grundlegenden Stand der Technik hierzu bilden die DE 34 14 065 C2 sowie die EP 0 242 626 B1 . Die DE 34 14 065 C2 offenbart ein Verfahren, das durch folgende wesentliche Verarbeitungsschritte gekennzeichnet ist:
    • • Aufbringen einer Mischung aus einem Metallpulver und einem Lösungsmittel, im weiteren als Sintermetall bezeichnet, bestehenden pastösen Schicht auf die zu verbindende Kontaktfläche des Bauelements oder des Substrats;
    • • Aufbringen des Bauelements auf das Substrat, wobei die pastöse Schicht zwischen dem Bauelement und dem Substrat angeordnet ist;
    • • Austreiben des Lösungsmittels aus dem Verbund aus Bauelement, pastöser Schicht und Substrat;
    • • Druckbeaufschlagung des Verbunds, vorzugsweise unter zusätzlicher Erwärmung auf Sintertemperatur, wobei die Drucksinterverbindung ausgebildet wird.
  • Dieses Verfahren ist hierbei für die Verbindung von genau einem Bauelement und einem zugeordneten Substrat offenbart. Die EP 0 242 626 B1 offenbart ein weiteres optimiertes Verfahren hierzu. Dieses Verfahren vermeidet Nachteile des erstgenannten Stands der Technik. Allerdings weist dieses Verfahren, wie auch das erstgenannte den Nachteil auf, dass es sich um ein rein serielles Verfahren handelt, das einer modernen und rationellen Fertigung derartiger Verbindungen entgegen steht.
  • Die ebenso zum Stand der Technik zählende DE 10 2004 019 567 offenbart Ansätze, das bis dato auf Einzelbauelemente und Einzelverbindungen beschränkte Drucksinterverfahren, einer automatisierbaren Fertigung leichter zugänglich zu machen. Hierbei wird in dieser Druckschrift speziell auf die Beschichtung der Bauelemente oder der Substrate mit dem Sintermetall abgestellt.
    •
  • Der Erfindung liegt die Aufgabe zugrunde eine Vorrichtung und ein zugehöriges Verfahren vorzustellen, welche ein getaktetes Drucksinterverfahren einer Mehrzahl von Substraten mit jeweils einer Mehrzahl von chipförmigen Bauelementen erlauben.
  • Die Aufgabe wird erfindungsgemäß gelöst, durch die Maßnahmen der Merkmale der Ansprüche 1 und 5. Bevorzugte Ausführungsformen sind in den Unteransprüchen beschrieben.
  • Der erfinderische Gedanke geht aus von einem Substrat, vorzugsweise bestehend aus einem Grundkörper und einer hierauf angeordneten metallischen Schicht. Diese metallische Schicht weist vorzugsweise an ihrer Oberseite eine dünne Lage eines Edelmetalls auf, wie es als Basis von Drucksinterverbindungen besonders bevorzugt ist. Auf der metallischen Schicht des Substrats ist eine in einer Mehrzahl von chipförmigen Bauelementen angeordnet. Zwischen den Bauelementen und der metallischen Schicht ist gemäß dem Stand der Technik das Sintermetall in bekannter Schichtdicke und Ausprägung angeordnet.
  • Die Vorrichtung, die für ein getakteten Herstellungsverfahren von Drucksinterverbindungen geeignet ist, weist mindestens eine Pressvorrichtung, ein Transportband und einer Vorrichtung zur Abdeckung des Substrats mit einer Schutzfolie auf.
  • Die Pressvorrichtung ist derart ausgebildet, dass sie für den getakteten Betrieb geeignet ist. Sie weist hierzu einen Pressstempel und einen beheizbaren Presstisch auf. Das Transportband ist ausreichend druckstabil ausgebildet um während des Drucksinterprozesses zwischen dem Presstisch und dem Substrat zu verbleiben. Um die Substrate befördern zu können ist es direkt oberhalb des Presstischs verlaufend angeordnet. Die Schutzfolie ist zwischen dem Substrat mit den hierauf angeordneten Bauelementen und dem Pressstempel angeordnet ist.
  • Das zugehörige getaktete Verfahren zur Drucksinterverbindung einer Mehrzahl von chipförmigen Bauelementen mit einem Substrat mittels der genannten Vorrichtung besteht pro Taktzyklus aus den wesentlichen Schritten:
    • • Ein Substrat mit hierauf angeordneten Bauelementen wird mittels des Transportbands auf den Presstisch befördert.
    • • Mittels der Vorrichtung zur Abdeckung der Oberseite des Substrats mit hierauf angeordneten Bauelementen wird dieses mit einer Schutzfolie bedeckt. Der Pressstempel drückt auf den Verbund aus Folie, Bauelementen und Substrat wobei mittels des Gegendrucks durch den Presstisch die Drucksinterverbindung hergestellt wird.
    • • Anschließend wird der Druck gelöst und das Substrat wird mittels des Transportbands weiterbefördert.
  • Diese Verfahrensschritte werden zyklisch wiederholt, wodurch eine laufende Fertigung von Substraten mit hierauf mittels Drucksinterverfahren angeordneten Bauelementen erreicht wird.
    •
  • Die erfinderische Lösung wird an Hand der Ausführungsbeispiele der 1 bis 3 weiter erläutert.
  • 1 zeigt eine Ausgestaltung einer erfindungsgemäßen Vorrichtung.
  • 2 zeigt ein Stadium des erfindungsgemäßen Verfahrens.
  • 3 zeigt ein weiteres Stadium des erfindungsgemäßen Verfahrens.
  • 1 zeigt eine Ausgestaltung einer erfindungsgemäßen Vorrichtung. Dargestellt ist hier die Pressvorrichtung (10), bestehend aus dem Pressstempel (12) und dem beheizbaren Presstisch (14), wobei dieser in seiner Lage unveränderbar ist und den Körper für Gegendruck für den beweglichen Pressstempel (12) bildet. Unmittelbar oberhalb des Presstischs (14) verläuft das Transportband (20), welches hier als Endlosband mit zwei Umlenkrollen dargestellt ist.
  • Weiterhin dargestellt ist die Vorrichtung (30) zur Abdeckung des Substrats (50) und der hierauf angeordneten chipförmigen Bauelemente (56) mit einer Schutzfolie (32). Diese Abdeckung dient dem Schutz des Pressstempels (12) vor Verunreinigung mit Sintermetall (vgl. 2, 58). in einem getakteten Verfahren würde diese Verschmutzung sich auf dem nächsten Substrat niederschlagen und somit zu einer Verunreinigung der Anlage und/oder der prozessierten Substrate und somit letztendlich zu einer Unterbrechung des kontinuierlichen Fertigungsverfahrens führen. Ein besonders geeignetes Verfahren für das Applizieren der Schutzfolie (32) ist hier dargestellt. Dabei ist die Schutzfolie (32) in einer Vorrichtung angeordnet, bei der sie von einer Seite der Pressvorrichtung (10) abgerollt und auf der anderen Seite wieder aufgerollt wird. Jedes Substrat (50) wird somit mit einem neuen Abschnitt der Schutzfolie (32) bedeckt.
  • Weiterhin dargestellt sind vorteilhafte Stationen der Vorrichtung. Zur Beladung des Transportbands dient eine Beladestation (60). Daran anschießend ist eine Vorheizstation (62) zum Temperatureintrag in das Substrat (50) vor der eigentlichen Pressvorrichtung (10) angeordnet. Nach der Pressvorrichtung (10) sind eine Abkühlstation (6) und eine anschließende Entladestation (66) angeordnet. All dieses Stationen sind mittels des Transportbands (20) verbunden.
  • 2 zeigt ein Stadium des erfindungsgemäßen Verfahrens. Dargestellt ist der Zeitpunkt an dem ein Substrat (50) bereits auf den Presstisch (14) befördert wurde. Das Substrat (50) ist hier ein Keramiksubstrat (52) mit metallischen Kaschierungen (54) auf beiden Hauptflächen. Derartige Substrate (50) werden vielfach für Leistungshalbleitermodule eingesetzt. Hierzu ist in der Regel die metallische Kaschierung (54) der den Bauelementen (56) zugeordnete Hauptfläche in sich strukturiert und bildet somit Leiterbahnen aus.
  • Auf diesen Leiterbahnen sind die chipförmigen Bauelemente (56) angeordnet. In Leistungshalbleitermodulen handelt es sich hierbei um Leistungshalbleiterbauelemente, wie Leistungsdioden, Leistungsthyristoren und/oder Leistungstransistoren.
  • Zwischen der metallischen Kaschierung (54) und den Bauelementen (56) ist das Sintermetall (58) angeordnet. Zur Drucksinterverbindung ist es besonders bevorzugt, wenn sowohl die metallische Kaschierung (54) und auch die zu verbindende Seite des Bauelements (56) eine Edelmetalloberfläche aufweisen.
  • Weiterhin ist ein Abschnitt des Transportbands (20) dargestellt. Dieses verläuft direkt oberhalb des Presstischs (14) und ist vorzugsweise als ein Edelstahlband mit einer Dicke zwischen 0,2 mm und 1 mm ausgestaltet.
  • Oberhalb des Substrats (50) ist die Schutzfolie (32) dargestellt, die vorzugsweise als eine Teflonfolie mit einer Dicke zwischen 50 μm und 300 μm ausgestaltet ist. Es ist besonders bevorzugt, wenn die Schutzfolie (32) erst im Inneren der Pressvorrichtung (10) auf dem Substrat (50) mit den hierauf befindlichen Bauelementen (56) angeordnet wird. Alternativ kann die Schutzfolie (32) auch bereits vor der Pressvorrichtung (10) mittels einer zugeordneten Vorrichtung (30) angeordnet werden.
  • Der Pressstempel (12) der Pressvorrichtung (10) weist einen beweglichen Rahmen (120) und ein davon unabhängiges bewegliches an einem Stempel (122) angeordnetes Druckkissen (124) aus einer Silikonverbindung auf.
  • 3 zeigt einen weiteren Schritt des erfindungsgemäßen Verfahrens. Hierbei ist der bewegliche Rahmen (120) des Pressstempels (12) bis auf das Transportband (20) abgesenkt. Hierbei wird das Transportband (20) auf den Presstisch (14) gedrückt und in einem weiteren Schritt erfolgt die Absenkung des Druckkissens (122) auf die Schutzfolie (32), die hierbei an die Kontur des Substrats (50) mit darauf angeordneten Bauelementen (56) angepasst wird. Durch weitere Druckerhöhung auf das Druckkissen (122) von 30 bis 60 N/mm2 wird die Drucksinterverbindung zwischen den Bauelementen (56) und den Leiterbahnen (54) gebildet.
  • Hierbei erfolgt die Druckeinleitung quasihydrostatische, da das Druckkissen (122) aus einer Silikonverbindung besteht und diese unter Druck ein Fließverhalten zeigt das mit einer Flüssigkeit vergleichbar ist. Diese quasihydrostatische Druckverteilung auf alle Oberflächen bewirkt einerseits eine Drucksinterverbindung aller Bauelemente (56) ohne anderseits das Substrat (50) zu beschädigen.

Claims (7)

  1. Vorrichtung für ein getaktetes Verfahren zur Drucksinterverbindung von chipförmigen Bauelementen (56) mit Leiterbahnen (54) eines jeweiligen Substrats (50), mindestens bestehend aus einer Pressvorrichtung (10), einem Transportband (20) und einer Vorrichtung (30) zur Abdeckung des Substrats (50) mit einer Schutzfolie (32), wobei die Pressvorrichtung (10) für den getakteten Betrieb geeignet ist, einen Pressstempel (12) und einen beheizbaren Presstisch (14) aufweist, das Transportband (20) ausreichend druckstabil und oberhalb des Presstischs (14) verlaufend angeordnet ist und die Schutzfolie (32) zwischen dem Substrat (50) mit den hierauf angeordneten Bauelementen (56) und dem Pressstempel (12) angeordnet ist.
  2. Vorrichtung nach Anspruch 1, wobei der Pressstempel (12) einen beweglichen Rahmen (120) und ein davon unabhängig bewegliches Druckkissen (122) aus einer Silikonverbindung aufweist, die eine quasihydrostatische Druckverteilung auf alle Oberflächen aufweist.
  3. Vorrichtung nach Anspruch 1, wobei die chipförmigen Bauelemente (56) Leistungshalbleiterbauelemente, wie Leistungsdioden, Leistungsthyristoren und/oder Leistungstransistoren sind, das Substrat (50) ein Keramiksubstrat (52) mit metallischen Kaschierungen (54) auf beiden Hauptflächen ist, das Transportband (20) ein Edelstahlband mit einer Dicke zwischen 0,2 mm und 1 mm ist und die Schutzfolie (32) eine Teflonfolie mit einer Dicke zwischen 50 μm und 300 μm ist.
  4. Vorrichtung nach Anspruch 1, wobei vor der Pressvorrichtung (10) eine Beladestation (60), eine Vorheizstation (62) zum Temperatureintrag in das Substrat (50) und nach der Pressvorrichtung (10) eine Abkühlstation (64) und eine Entladestation (66) angeordnet sind und all dieses Stationen mittels des Transportbands (20) verbunden sind.
  5. Getaktetes Verfahren zur Drucksinterverbindung einer Mehrzahl von chipförmigen Bauelementen (56) mit einer Leiterbahn (54) des Substrats (50) mittels einer Vorrichtung gemäß den Ansprüchen 1 bis 4, wobei pro Taktzyklus • ein Substrat (50) mit auf dessen Leiterbahnen (54) angeordneten Bauelementen (56) mittels des Transportbands (20) auf den Presstisch (14) befördert wird; • mittels der Vorrichtung (30) zur Abdeckung der Oberseite des Substrats (50) mit hierauf angeordneten Bauelementen (56) diese mit einer Schutzfolie (32) bedeckt werden; • der Pressstempel (12) auf den Verbund aus Folie (32), Bauelementen (56) und Substrat (50) drückt und mittels des Gegendrucks durch den Presstisch (14) die Drucksinterverbindung hergestellt wird; • der Druck gelöst wird und mittels des Transportbands (20) das Substrat (50) weiterbefördert wird; und wobei sich diese Verfahrensschritte zyklisch wiederholen.
  6. Verfahren nach Anspruch 5, wobei das Substrat (50) mit den hierauf angeordneten Bauelementen (56) mittels der zugeordneten Vorrichtung (30) vor der Pressvorrichtung (10) oder im Inneren der Pressvorrichtung (10) mit der Schutzfolie (32) bedeckt wird.
  7. Verfahren nach Anspruch 5, wobei der bewegliche Rahmen (120) des Pressstempel (12) bis auf das Transportband (20) abgesenkt wird und anschließend das Druckkissen (122) auf die Schutzfolie (32) abgesenkt wird und mittels dieses Druckkissens (122) eine quasihydrostatische Druckeinleitung über die Schutzfolie (32) auf die Bauelemente (56) und das Substrat (50) eingeleitet wird.
DE102005058794A 2005-12-09 2005-12-09 Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung Withdrawn DE102005058794A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102005058794A DE102005058794A1 (de) 2005-12-09 2005-12-09 Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung
DK06023023T DK1796137T3 (en) 2005-12-09 2006-11-06 A device and method for pulsed pressure inter-connection
ES06023023.2T ES2534205T3 (es) 2005-12-09 2006-11-06 Dispositivo y procedimiento temporizado de unión por sinterización a presión
EP06023023.2A EP1796137B1 (de) 2005-12-09 2006-11-06 Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung
US11/636,845 US20070131353A1 (en) 2005-12-09 2006-12-11 Apparatus and clocked method for pressure-sintered bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005058794A DE102005058794A1 (de) 2005-12-09 2005-12-09 Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung

Publications (1)

Publication Number Publication Date
DE102005058794A1 true DE102005058794A1 (de) 2007-06-14

Family

ID=37896075

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005058794A Withdrawn DE102005058794A1 (de) 2005-12-09 2005-12-09 Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung

Country Status (5)

Country Link
US (1) US20070131353A1 (de)
EP (1) EP1796137B1 (de)
DE (1) DE102005058794A1 (de)
DK (1) DK1796137T3 (de)
ES (1) ES2534205T3 (de)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009019091A1 (de) * 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie herstellung einer baugruppe
EP2148363A2 (de) 2008-07-26 2010-01-27 Semikron Elektronik GmbH & Co. KG Patentabteilung Edelmetall basiertes Verbindungsmittel mit einem Feststoffanteil und einem Flüssiganteil und Verwendungsverfahren hierzu
EP2148556A2 (de) 2008-07-26 2010-01-27 Semikron Elektronik GmbH & Co. KG Patentabteilung Edelmetallverbindungsmittel und Verwendungsverfahren hierzu
EP2147739A2 (de) 2008-07-26 2010-01-27 Semikron Elektronik GmbH & Co. KG Patentabteilung Edelmetall basiertes Verbindungsmittel in Folienform mit einem Feststoffanteil und einem Flüssiganteil, sowie Herstellungs- und Verwendungsverfahren hierzu
DE102010020696A1 (de) 2010-05-17 2011-11-17 Danfoss Silicon Power Gmbh Verfahren zum NTV-Sintern eines drei-dimensionale Konturen aufweisenden Halbleiterbauelementes
EP2390914A1 (de) 2010-05-27 2011-11-30 SEMIKRON Elektronik GmbH & Co. KG Anordnung zweier Verbindungspartner mit einer Niedertemperatur-Drucksinterverbindung und Herstellungsverfahren hierzu
EP2390904A2 (de) 2010-05-27 2011-11-30 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung
DE102007022338B4 (de) * 2007-07-26 2013-12-05 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht
DE102012222791A1 (de) 2012-12-11 2014-06-12 Robert Bosch Gmbh Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102013101124A1 (de) 2013-02-05 2014-08-07 Seho Systemtechnik Gmbh Vorrichtung und Verfahren zum Sintern eines Sinterproduktes
DE102014103013A1 (de) * 2014-03-06 2015-09-10 Infineon Technologies Ag Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Durchlaufanlage
DE102014114095A1 (de) * 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sintervorrichtung
DE102015120156A1 (de) 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils
DE102019105465B3 (de) * 2019-03-04 2020-07-23 Danfoss Silicon Power Gmbh Drucksintervorrichtung und Verfahren zum Herstellen eines elektronischen Bauteils

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293586B2 (en) * 2008-09-25 2012-10-23 Infineon Technologies Ag Method of manufacturing an electronic system
SE537052C2 (sv) * 2012-08-28 2014-12-16 Copolia Company Sa Anordning och förfarande för avvattning av vedflis
DE102014114093B4 (de) * 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102014114096A1 (de) 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sinterwerkzeug für den Unterstempel einer Sintervorrichtung
DE102014114097B4 (de) 2014-09-29 2017-06-01 Danfoss Silicon Power Gmbh Sinterwerkzeug und Verfahren zum Sintern einer elektronischen Baugruppe
DE102015107712B3 (de) * 2015-05-18 2016-10-20 Danfoss Silicon Power Gmbh Verfahren zur Herstellung eines Schaltungsträgers
NL2015895B1 (en) * 2015-12-02 2017-06-28 Besi Netherlands Bv Device and method for thermal compression bonding electronic components on a carrier.
DE102017116372B3 (de) * 2017-07-20 2018-10-18 Semikron Elektronik Gmbh & Co. Kg Drucksinterverfahren und Druckübertragungseinrichtung hierfür
DE102019204683A1 (de) * 2019-04-02 2020-10-08 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum stoffschlüssigen Verbinden mindestens eines Halbleitermoduls mit mindestens einem Gehäuseteil eines Kühlmoduls
DE102019206896A1 (de) * 2019-05-13 2020-11-19 Siemens Aktiengesellschaft Verbesserungen bei Leistungshalbleiterbauelementen auf Wärmerohren
US11676937B2 (en) * 2021-05-04 2023-06-13 Asmpt Singapore Pte. Ltd. Flexible sinter tool for bonding semiconductor devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065C2 (de) * 1984-04-13 1989-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
EP0242626B1 (de) * 1986-04-22 1991-06-12 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
EP1282162A2 (de) * 2001-08-03 2003-02-05 Matsushita Electric Industrial Co., Ltd. Verfahren und Apparat zum Herstellen von Halbleiterpackungen
US6544377B1 (en) * 1997-11-20 2003-04-08 Matsushita Electric Industrial Co., Ltd. Heating and pressurizing apparatus for use in mounting electronic components, and apparatus and method for mounting electronic components
DE10245398B3 (de) * 2002-09-28 2004-06-03 Mühlbauer Ag Vorrichtung und Verfahren zur Aufbringung von Halbleiterchips auf Trägern
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330896A3 (de) * 1988-03-03 1991-01-09 Siemens Aktiengesellschaft Verfahren zum Befestigen von Halbleiterbauelementen auf Substraten und Anordnungen zur Durchführung desselben
DE58908749D1 (de) * 1988-03-03 1995-01-26 Siemens Ag Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben.
DK168368B1 (da) * 1988-06-30 1994-03-21 Milliken Denmark Etiket til mærkning af et vulkaniserbart kautsjukemne
US6152353A (en) * 1999-01-14 2000-11-28 Celestica International Inc. Printed circuit board header attachment station
JP3949072B2 (ja) 2003-03-26 2007-07-25 日機装株式会社 加圧装置
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065C2 (de) * 1984-04-13 1989-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
EP0242626B1 (de) * 1986-04-22 1991-06-12 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
US6544377B1 (en) * 1997-11-20 2003-04-08 Matsushita Electric Industrial Co., Ltd. Heating and pressurizing apparatus for use in mounting electronic components, and apparatus and method for mounting electronic components
EP1282162A2 (de) * 2001-08-03 2003-02-05 Matsushita Electric Industrial Co., Ltd. Verfahren und Apparat zum Herstellen von Halbleiterpackungen
DE10245398B3 (de) * 2002-09-28 2004-06-03 Mühlbauer Ag Vorrichtung und Verfahren zur Aufbringung von Halbleiterchips auf Trägern
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022338B4 (de) * 2007-07-26 2013-12-05 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht
US9233436B2 (en) 2007-08-09 2016-01-12 Robert Bosch Gmbh Assembly and production of an assembly
US8552306B2 (en) 2007-08-09 2013-10-08 Robert Bosch Gmbh Assembly and production of an assembly
WO2009019091A1 (de) * 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie herstellung einer baugruppe
DE102008034952A1 (de) 2008-07-26 2010-01-28 Semikron Elektronik Gmbh & Co. Kg Edelmetallverbindungsmittel und Verwendungsverfahren hierzu
DE102008034953A1 (de) 2008-07-26 2010-01-28 Semikron Elektronik Gmbh & Co. Kg Edelmetallverbindungsmittel und Verwendungsverfahren hierzu
DE102008034946A1 (de) 2008-07-26 2010-01-28 Semikron Elektronik Gmbh & Co. Kg Edelmetallverbindungsmittel sowie Herstellungs- und Verwendungsverfahren hierzu
EP2147739A2 (de) 2008-07-26 2010-01-27 Semikron Elektronik GmbH & Co. KG Patentabteilung Edelmetall basiertes Verbindungsmittel in Folienform mit einem Feststoffanteil und einem Flüssiganteil, sowie Herstellungs- und Verwendungsverfahren hierzu
EP2148556A2 (de) 2008-07-26 2010-01-27 Semikron Elektronik GmbH & Co. KG Patentabteilung Edelmetallverbindungsmittel und Verwendungsverfahren hierzu
EP2148363A2 (de) 2008-07-26 2010-01-27 Semikron Elektronik GmbH & Co. KG Patentabteilung Edelmetall basiertes Verbindungsmittel mit einem Feststoffanteil und einem Flüssiganteil und Verwendungsverfahren hierzu
DE102010020696A1 (de) 2010-05-17 2011-11-17 Danfoss Silicon Power Gmbh Verfahren zum NTV-Sintern eines drei-dimensionale Konturen aufweisenden Halbleiterbauelementes
CN102263068A (zh) * 2010-05-27 2011-11-30 赛米控电子股份有限公司 带低温压力烧结连接的两个连接配对件系统及其制造方法
DE102010021764A1 (de) 2010-05-27 2011-12-01 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung
EP2390904A2 (de) 2010-05-27 2011-11-30 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung
EP2390914A1 (de) 2010-05-27 2011-11-30 SEMIKRON Elektronik GmbH & Co. KG Anordnung zweier Verbindungspartner mit einer Niedertemperatur-Drucksinterverbindung und Herstellungsverfahren hierzu
DE102010021765A1 (de) 2010-05-27 2011-12-01 Semikron Elektronik Gmbh & Co. Kg Anordnung zweier Verbindungspartner mit einer Niedertemperatur Druckinterverbindung Herstellungsverfahren hierzu
CN102263068B (zh) * 2010-05-27 2015-08-26 赛米控电子股份有限公司 带低温压力烧结连接的两个连接配对件系统及其制造方法
DE102010021765B4 (de) * 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE102012222791A1 (de) 2012-12-11 2014-06-12 Robert Bosch Gmbh Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
EP2743973A2 (de) 2012-12-11 2014-06-18 Robert Bosch Gmbh Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102013101124B4 (de) * 2013-02-05 2020-12-03 Seho Systemtechnik Gmbh Vorrichtung und Verfahren zum Sintern eines Sinterproduktes
DE102013101124A1 (de) 2013-02-05 2014-08-07 Seho Systemtechnik Gmbh Vorrichtung und Verfahren zum Sintern eines Sinterproduktes
DE102014103013A1 (de) * 2014-03-06 2015-09-10 Infineon Technologies Ag Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Durchlaufanlage
DE102014103013B4 (de) * 2014-03-06 2017-09-21 Infineon Technologies Ag Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren
DE102014114095B4 (de) * 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Sintervorrichtung
DE102014114095A1 (de) * 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sintervorrichtung
DE102015120156A1 (de) 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils
DE102015120156B4 (de) 2015-11-20 2019-07-04 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils und Verwendung einer solchen Vorrichtung
US10603741B2 (en) 2015-11-20 2020-03-31 Semikron Elektronik Gmbh & Co., Kg Apparatus for the material-bonded connection of connection partners of a power-electronics component
DE102019105465B3 (de) * 2019-03-04 2020-07-23 Danfoss Silicon Power Gmbh Drucksintervorrichtung und Verfahren zum Herstellen eines elektronischen Bauteils

Also Published As

Publication number Publication date
EP1796137B1 (de) 2015-01-07
EP1796137A2 (de) 2007-06-13
ES2534205T3 (es) 2015-04-20
DK1796137T3 (en) 2015-04-13
EP1796137A3 (de) 2011-05-04
US20070131353A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
EP1796137B1 (de) Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung
DE102015120156B4 (de) Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils und Verwendung einer solchen Vorrichtung
DE102013216633B4 (de) Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen
DE102014103013B4 (de) Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren
DE102004019567B3 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102010021764B4 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
DE102016208196B4 (de) Verfahren zur generativen Herstellung von dreidimensionalen Verbundbauteilen
WO2007137547A1 (de) Verfahren und vorrichtung zur temperaturbehandlung, insbesondere lotverbindung
EP3123500A1 (de) Träger und clip jeweils mit sinterbarer, verfestigter paste zur verbindung mit einem halbleiterelement, entsprechende sinterpaste und entsprechendes herstellungsverfahren und verwendung
DE2359154C2 (de) Lötanordnung
DE2357625A1 (de) Verfahren und vorrichtung zum herstellen von keramik-metall-bauteilen
EP2205391B1 (de) Verfahren zum betrieb einer wellenlötanlage unter verwendung von perflouriertem polyether zum reagieren mit bleibehaltigen verunreinigungen
WO2010083976A1 (de) Vorrichtung zum auflöten eines leiters auf einen schaltungsträger
DE102011005322B4 (de) Verfahren zur Herstellung eines Leistungshalbleitersubstrates
DE2358279C3 (de) Reaktionsgefäß zum Abscheiden von Halbleitermaterial auf erhitzte Trägerkörper
EP3639950A1 (de) Vorrichtung zur herstellung metallischer oder keramischer teile
DE102007022338B4 (de) Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht
DE102014114096A1 (de) Sinterwerkzeug für den Unterstempel einer Sintervorrichtung
WO2019115557A1 (de) Verfahren und vorrichtung zur bestückung einer antennenstruktur mit einem elektronischen bauelement
EP3720639B1 (de) Verfahren zum herstellen einer baueinheit sowie verfahren zum verbinden eines bauteils mit einer solchen baueinheit
DE1564770B2 (de) Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
DE102022102745A1 (de) Vorrichtung und Verfahren zur Drucksinterverbindung
EP1514302B1 (de) VORRICHTUNG FÜR DIE HERSTELLUNG EINES ELEKTRONISCHEN BAUTEILS MIT AUSSENKONTAKTFLÄCHEN UND VERWENDUNG DER vORRICHTUNG ZUR HERSTELLUNG EINES ELEKTRONISCHEN BAUTEILS
DE2722140C2 (de) Verfahren und Vorrichtung zum Metallisieren der Stirnflächen von keramischen Vielschichtkondensatoren o.a. elektrischen Bauelementen
EP3785829A1 (de) Substrathalbzeug mit einem sinterwerkstoff

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R130 Divisional application to

Ref document number: 102005063643

Country of ref document: DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee