-
Die
vorliegende Erfindung betrifft Verfahren und Vorrichtungen zum Einschalten
und Ausschalten von schaltbaren Spannungsversorgungen von Spannungsdomänen einer
Halbleiterschaltung und eine entsprechend ausgestaltete Halbleiterschaltung.
-
Die
DE 10 2004 016 920
A1 , bei welcher es sich um nachveröffentlichten Stand der Technik
mit älterem
Zeitrang gemäß § 3(2) Nr.
1 PatG handelt, beschreibt ein Verfahren und eine entsprechend ausgestaltete
Halbleiterschaltung, wobei zum Schalten einer Spannungsversorgung
von mindestens einer Spannungsdomäne einer Halbleiterschaltung
mehrere Mikroschalter eingesetzt werden, welche im Standardzellendesign
entworfen sind.
-
Die
DE 696 23 394 T2 beschreibt
eine Einschaltstrombegrenzerschaltung mit einem Vorwiderstand parallel
zu einem Schalter, wobei der Schalter zeitverzögert durchgeschaltet wird und
den Vorwiderstand überbrückt.
-
Das
Abschalten nicht benötigter
Schaltungsblöcke
einer Halbleiterschaltung ist ein bewährtes Verfahren, um Leckstromverluste
in zeitweise nicht benötigten
Schaltungsteilen drastisch zu reduzieren. Dieses Verfahren ist gerade
bei hinsichtlich eines Stromverbrauchs kritischen Schaltungen, wie
z.B. bei Basisbandschaltungen, um eine lange Standby-Zeit zu erreichen, äußerst wichtig.
Nach dem Stand der Technik wird dazu heutzutage meist eine Verbindung
zwischen einer lokalen Masse des abzuschaltenden Schaltungsteils
von der Masse der Halbleiterschaltung mittels eines einzelnen Schalters
unterbrochen, wobei dieser Schalter in der Regel ein großer nMOSFET-Transistor
mit einem geringeren Leckstrom ist, welcher über ein zentrales Spannungsversorgungssignal
gesteuert wird. (Analoge Lösungen
sind auch mittels eines pMOSFET-Transistors und Schalten von VDD möglich.)
Nach dem Abschalten laden sich die inneren Kapazitäten der
abgeschalteten Schaltungsblöcke
auf VDD. Nach dem Wiedereinschalten müssen diese
Kapazitäten
wieder entladen werden. Dabei können
während
des Wiedereinschaltprozesses unkontrollierte Schaltvorgänge (Glitches,
Spikes) auftreten, welche neben dem Entladestrom für die Kapazitäten einen
zusätzlichen Strom
auf Versorgungsleitungen der Halbleiterschaltung verursachen. Folglich
muss kurz nach dem Wiedereinschalten eines Schaltungsblocks mit
hohen Stromspitzen gerechnet werden.
-
Diese
Stromspitzen sorgen zusammen mit den Induktivitäten und den Widerständen des
Versorgungsspannungsnetzes der Halbleiterschaltung für einen übermäßigen Anstieg
und/oder Abfall der Versorgungsspannung (RLC-Schwingkreis) und stören dabei
auch benachbarte Logikschaltungen, welche nicht abgeschaltet worden
sind. Aber auch das Ausschalten der Spannungsversorgung einer Spannungsdomäne kann
zu hohen Spannungsspitzen führen,
da abrupte Änderungen
eines Stromes, welche beim Ausschalten auftreten, bei entsprechend großen Induktivitäten und
geringer resistiver Dämpfung
zu Spannungsspitzen führen.
Aus diesem Grund ist es von entscheidender Bedeutung, die Strom-
und Spannungsspitzen beim Ein- und Ausschalten von zeitweilig ausgeschalteten
Schaltungsblöcken
zu kontrollieren und möglichst
klein zu halten.
-
Daher
liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren
und eine Vorrichtung bereitzustellen, welche in der Lage sind, eine Spannungsversorgung
einer Spannungsdomäne
einer Halbleiterschaltung derart ein- und auszuschalten, dass dabei
geringere Strom- und Spannungsspitzen auftreten, als es nach dem
Stand der Technik üblich
ist.
-
Diese
Aufgabe wird erfindungsgemäß durch ein
Verfahren zum Einschalten einer Spannungsversorgung nach Anspruch
1, ein Verfahren zum Ausschalten einer Spannungsversorgung nach
Anspruch 11, eine Vorrichtung zum Einschalten einer Spannungsversorgung
nach Anspruch 22 und eine Vorrichtung zum Ausschalten einer Spannungsversorgung
nach Anspruch 32 gelöst.
Die abhängigen
Ansprüche
definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.
-
Im
Rahmen der vorliegenden Erfindung wird ein Verfahren zum Einschalten
einer Spannungsversorgung einer Spannungsdomäne bzw. eines bezüglich seiner
Versorgungsspannung abschaltbaren Schaltungsteils einer Halbleiterschaltung
bereitgestellt. Dabei wird zuerst ein erstes schaltbares Element, insbesondere
ein Transistor, und eine gewisse Zeitspanne später ein zweites schaltbares
Element, insbesondere ein Transistor, durchgängig geschaltet, wobei die
Spannungsdomäne
mit diesen beiden schaltbaren Elementen zur Spannungsversorgung mit
einer Versorgungsspannung der Halbleiterschaltung verbunden wird.
Dabei ist die Treiberfähigkeit des
ersten schaltbaren Elements kleiner als die Treiberfähigkeit
des zweiten schaltbaren Elements. Anders ausgedrückt wird die Spannungsversorgung
der Spannungsdomäne
mit diesen beiden schaltbaren Elementen eingeschaltet, indem diese
beiden schaltbaren Elemente nacheinander die Spannungsversorgung
der Spannungsdomäne
mit der Versorgungsspannung der Halbleiterschaltung verbinden.
-
Indem
zuerst das schaltbare Element mit der geringeren Treiberfähigkeit
eingeschaltet wird, werden Strom- und Spannungsspitzen, welche gerade sofort
nach dem Einschalten der Spannungsversorgung auftreten, gering gehalten,
da der Strom durch das erste schaltbare Elements aufgrund seiner
geringen Treiberfähigkeit
begrenzt ist. Durch das Einschalten des zweiten schaltbaren Elements
mit der höheren
Treiberfähigkeit
wird dann dafür
gesorgt, dass eine Verbindung zwischen der Spannungsdomäne und der
Versorgungsspannung der Halbleiterschaltung ausreichend dimensioniert
ist, damit alle Schaltungsteile innerhalb der Spannungsdomäne ordnungsgemäß arbeiten
können.
Beim späteren Einschalten
des zweiten schaltbaren Elements treten im Vergleich zum Einschalten
des ersten schaltbaren Elements keine größeren Strom- oder Spannungsspitzen
auf, da die Spannungsdomäne
durch das erste schaltbare Element quasi bereits voreingeschaltet ist,
wodurch ein Spannungsunterschied zwischen der Spannungsdomäne, d.h.
einer ein Versorgungsspannungspotenzial tragenden Leiterbahn der
Spannungsdomäne,
und der Versorgungsspannung der Halbleiterschaltung geringer ist,
als wenn das erste schaltbare Element nicht vorab eingeschaltet
worden wäre.
-
Vorteilhafter
Weise nimmt die Treiberfähigkeit
des ersten schaltbaren Elements umso mehr ab, je geringer die betragsmäßige Differenz
des Potenzials der Spannungsversorgung der Spannungsdomäne und des
Potenzials der Versorgungsspannung der Halbleiterschaltung wird.
-
Indem
die Treiberfähigkeit
des ersten schaltbaren Elements umso mehr abnimmt, je kleiner die betragsmäßige Differenz
der Potenziale der Spannungsversorgung der Spannungsdomäne und der Versorgungsspannung
der Halbleiterschaltung ist, wird eine Ausbildung von Strom- und
Spannungsspitzen beim Einschalten besser gedämpft, als wenn die Treiberfähigkeit
des ersten schaltbaren Elements konstant bliebe.
-
Darüber hinaus
kann das Verfahren zum Einschalten der Spannungsversorgung einer
Spannungsdomäne
derart beschaffen sein, dass beim Einschalten der Spannungsversorgung
der Spannungsdomäne
in einem ersten Schritt eine betragsmäßige Differenz zwischen den
Potenzialen der Spannungsversorgung der Spannungsdomäne und der
Versorgungsspannung der Halbleiterschaltung nicht unterschritten
wird.
-
Dadurch
wird vorteilhafter Weise dafür
gesorgt, dass die Spannungsversorgung der Spannungsdomäne in dem
ersten Schritt nicht vollständig eingeschaltet
wird, da nur die Differenz zwischen den Potenzialen der Spannungsversorgung
der Spannungsdomäne
und der Versorgungsspannung der Halbleiterschaltung in dem ersten
Schritt auf einen gewissen Wert größer als 0 abgesenkt und erst
in einem weiteren Schritt vollständig
abgebaut wird. Auch dieses Merkmal sorgt erfindungsgemäß dafür, dass die
Ausbildung von Strom- und Spannungsspitzen beim Einschalten noch
besser gedämpft
werden.
-
Wenn
die zu schaltende Versorgungsspannung im eingeschalteten Zustand
auf VSS liegt bzw. VSS ist,
ist vorzugsweise das erste schaltbare Element ein Transistor vom
P-Leitungstyp und das zweite schaltbare Element ein Transistor von
N-Leitungstyp. Dabei werden insbesondere zum Einschalten der Spannungsversorgung
der Steuereingang des Transistors vom P-Leitungstyp mit VSS und
eine gewisse Zeitspanne später
der Steuereingang des Transistors vom N-Leitungstyp mit VDD angesteuert.
-
Der
Einsatz eines Transistors vom P-Leitungstyp als zuerst eingeschaltetem
Transistor weist Vorteile auf, wenn eine Masse der Spannungsdomäne mit der
Masse bzw. VSS der Halbleiterschaltung verbunden
wird, da die Leitfähigkeit
des Transistors vom P-Leitungstyp im Vergleich zu einem Transistor vom
N-Leitungstyp eher abfällt,
wenn die Masse der Spannungsdomäne,
welche vor dem Einschalten als auf VDD liegend
angenommen werden kann, sich VSS nähert. Daher
sorgen die inhärenten
Eigenschaften des Transistors vom P-Leitungstyp beim Einschalten der Spannungsversorgung,
wenn es sich dabei um VSS handelt, dafür, dass
Strom- und Spannungsspitzen besser unterdrückt werden, als dies beispielsweise
bei einem Transistor vom N-Leitungstyp der Fall wäre. Genau
umgekehrt verhält
es sich beim als zweiten eingeschalteten Transistor. Hier ist es
vorteilhaft, als zweiten eingeschalteten Transistor den Transistor
vom N-Leitungstyp
einzusetzen, da seine Leitfähigkeit
auch dann nahezu nicht abfällt,
wenn die Masse der Spannungsdomäne
aufgrund des Einschaltvorgangs bereits nahe VSS liegt,
wodurch der Transistor vom N-Leitungstyp optimal dafür sorgt, dass
die Masse der Spannungsdomäne
auf VSS verbleibt, solange die Spannungsversorgung
der Spannungsdomäne über die
beiden Transistoren eingeschaltet ist.
-
Wenn
die Versorgungsspannung auf VDD liegt bzw.
VDD ist, ist vorzugsweise das erste schaltbare
Element ein Transistor vom N-Leitungstyp und das zweite schaltbare
Element ein Transistor von P-Leitungstyp. Dabei werden insbesondere
zum Einschalten der Spannungsversorgung der Steuereingang des Transistors
vom N-Leitungstyp mit VDD und eine gewisse Zeitspanne
später
der Steuereingang des Transistors vom P-Leitungstyp mit VSS angesteuert.
-
Aus
den gleichen Gründen,
welche vorab für den
Fall aufgeführt
wurden, dass die Versorgungsspannung auf VSS liegt,
ist es nun aufgrund der inhärenten
Eigenschaften der Transistoren vom P-Leitungstyp und N-Leitungstyp
von Vorteil, dass der zuerst eingeschaltete Transistor vom N-Leitungstyp und
der danach geschaltete Transistor vom P-Leitungstyp ist, wenn die
Versorgungsspannung VDD geschaltet wird.
-
Wenn
die Halbleiterschaltung nicht eine Spannungsdomäne sondern mehrere Spannungsdomänen, deren
Spannungsversorgung jeweils durch ein erstes und ein zweites schaltbares
Element schaltbar ist, umfasst, ist es vorteilhaft, in einem ersten
Schritt nacheinander (Prinzip Daisy Chain) alle ersten schaltbaren
Elemente durchgängig
zu schalten und anschließend
in einem zweiten Schritt nacheinander (Prinzip Daisy Chain) alle
zweiten schaltbaren Elemente durchgängig zu schalten.
-
Indem
zuerst alle ersten schaltbaren Elemente aller Spannungsdomänen nacheinander
eingeschaltet werden, liegt automatisch eine bestimmte Zeitspanne
zwischen dem Einschalten des ersten und des zweiten schaltbaren
Elements für
eine Spannungsdomäne.
Darüber
hinaus sorgt das nacheinander durchgeführte Einschalten der ersten
und zweiten schaltbaren Elemente dafür, dass sich die durch die
schaltbaren Elemente fließenden
Ströme
nicht negativer Weise zu einem zu großen zeitgleichen Gesamtstrom
aufaddieren.
-
Eine
Spannungsdomäne
kann auch mehrere Bereiche umfassen, wobei jeder Bereich jeweils
ein erstes und ein zweites schaltbares Element zum Schalten der
Spannungsversorgung der Spannungsdomäne umfasst. Anders ausgedrückt ist
die Spannungsdomäne
durch mehrere erste und mehrere zweite schaltbare Elemente zur Spannungsversorgung
mit einer Versorgungsspannung der Halbleiterschaltung verbunden.
Dann ist es vorteilhaft, in einem ersten Schritt nacheinander (Prinzip
Daisy Chain) alle ersten schaltbaren Elemente durchgängig zu
schalten und anschließend
in einem zweiten Schritt nacheinander (Prinzip Daisy Chain) alle
zweiten schaltbaren Elemente durchgängig zu schalten.
-
Indem
zuerst alle ersten schaltbaren Elemente aller Bereiche nacheinander
eingeschaltet werden, liegt analog zu der oben beschriebenen Variante
der Halbleiterschaltung mit mehreren Spannungsdomänen automatisch
eine bestimmte Zeitspanne zwischen dem Einschalten des ersten und des
zweiten schaltbaren Elements für
einen Bereich. Darüber
hinaus sorgt das nacheinander durchgeführte Einschalten der ersten
und zweiten schaltbaren Elemente dafür, dass sich die durch die
schaltbaren Elemente fließenden
Ströme
nicht negativer Weise zu einem zu großen zeitgleichen Gesamtstrom
aufaddieren.
-
Selbstverständlich kann
die Halbleiterschaltung auch mehrere Spannungsdomänen umfassen, wobei
jede Spannungsdomäne
wiederum mehrere Bereiche aufweist, wobei jeder Bereich jeweils
ein erstes und ein zweites schaltbares Element zum Schalten der
Spannungsversorgung der jeweiligen Spannungsdomäne umfasst. Dabei ist es vorteilhaft, in
einem ersten Schritt nacheinander alle ersten schaltbaren Elemente
durchgängig
zu schalten und anschließend
in einem zweiten Schritt nacheinander alle zweiten schaltbaren Elemente
durchgängig
zu schalten.
-
Im
Rahmen der vorliegenden Erfindung wird auch ein Verfahren zum Ausschalten
einer Spannungsversorgung einer Spannungsdomäne einer Halbleiterschaltung
bereitgestellt. Dabei wird ähnlich wie
bei dem Verfahren zum Einschalten einer Spannungsversorgung die
Spannungsdomäne
durch ein erstes und ein zweites schaltbares Element mit einer Versorgungsspannung
der Halbleiterschaltung verbunden. Zum Ausschalten der Spannungsversorgung
wird zuerst das erste schaltbare Element, insbesondere ein Transistor,
und eine vorbestimmte Zeitspanne später das zweite schaltbare Element, insbesondere
ein Transistor, nicht durchgängig
geschaltet. Dabei liegt die Treiberfähigkeit des ersten schaltbaren
Elements über
der Treiberfähigkeit
des zweiten schaltbaren Elements.
-
Da
in der Regel die größten Strom-
und Spannungsspitzen auftreten, wenn die Verbindung der Spannungsdomäne mit der
Versorgungsspannung der Halbleiterschaltung vollständig unterbrochen
wird, ist es vorteilhaft erst das schaltbare Element mit der größeren Treiberfähigkeit
abzuschalten bzw. nicht durchgängig
zu schalten und anschließend
eine bestimmte Zeitspanne später
die Spannungsversorgung mittels des schaltbaren Elements mit der
geringeren Treiberfähigkeit
vollständig
abzuschalten.
-
Vorteilhafter
Weise kann beim Ausschalten der Spannungsversorgung der Spannungsdomäne nach
Erreichen einer betragsmäßigen Differenz
zwischen den Potenzialen der Spannungsversorgung der Spannungsdomäne und der
Versorgungsspannung der Halbleiterschaltung eine Änderungsgeschwindigkeit
der betragsmäßigen Differenz
zwischen den Potenzialen der Spannungsversorgung der Spannungsdomäne und der
Versorgungsspannung der Halbleiterschaltung abgeschwächt werden. Das
bedeutet, dass beim Abschalten ausgehend von nahezu gleichen Potenzialen
der Spannungsversorgung der Spannungsdomäne und der Versorgungsspannung
der Halbleiterschaltung zuerst eine gewisse betragsmäßige Differenz
dieser Potenziale erreicht wird, bevor ein weiterer Anstieg dieser
betragsmäßigen Differenz
erfindungsgemäß gedämpft wird.
-
Aufgrund
der inhärenten
Eigenschaften der Transistoren vom P-Leitungstyp und N-Leitungstyp ist es
für den
Fall, dass die Versorgungsspannung auf VSS liegt,
vorteilhaft, dass der erste Transistor, welcher zuerst abgeschaltet
wird, vom N-Leitungstyp ist,
und dass der zweite Transistor, welcher eine vorbestimmte Zeitspanne
nach dem ersten Transistor abgeschaltet wird, vom P-Leitungstyp
ist. Genauso ist es vorteilhaft, dass für den Fall, dass die Versorgungsspannung
auf VDD liegt, der erste Transistor vom
P-Leitungstyp und der zweite Transistor vom N-Leitungstyp sind.
-
Da
die Gründe
für die
Wahl der Transistoren vom P-Leitungstyp und N-Leitungstyp für das Ausschalten
der Spannungsversorgung mit den Gründen für die Wahl der Leitungstypen
für das
Einschalten der Spannungsversorgung äquivalent sind und diese Gründe bei
der Beschreibung des Verfahrens zum Einschalten der Spannungsversorgung
ausführlich diskutiert
wurden, wird hier auf eine Wiederholung verzichtet und gegebenenfalls
auf die folgende Beschreibung bestimmter Ausführungsformen verwiesen.
-
Im
Rahmen der vorliegenden Erfindung wird auch eine Vorrichtung zum
Einschalten einer Spannungsversorgung einer Spannungsdomäne einer Halbleiterschaltung
bereitgestellt. Dabei umfasst die Vorrichtung ein erstes und ein
zweites schaltbares Element sowie Steuermittel. Die Spannungsdomäne ist mittels
des ersten und des zweiten schaltbaren Elements, welche jeweils
insbesondere ein Transistor sind, mit einer Versorgungsspannung
der Halbleiterschaltung verbunden. Die Steuermittel schalten zuerst
das erste schaltbare Element, welches eine geringere Treiberfähigkeit
als das zweite schaltbare Element aufweist, durchgängig, bevor
sie nach einer vorbestimmten Zeitspanne das zweite schaltbare Element
durchgängig
schalten.
-
Darüber hinaus
wird im Rahmen der vorliegenden Erfindung eine Vorrichtung zum Ausschalten einer
Spannungsversorgung einer Spannungsdomäne einer Halbleiterschaltung
bereitgestellt. Genau wie die Vorrichtung zum Einschalten der Spannungsversorgung
umfasst diese Vorrichtung ein erstes und ein zweites schaltbares
Elemente sowie Steuermittel. Die Spannungsdomäne ist über das erste und das zweite
schaltbare Element mit der Versorgungsspannung der Halbleiterschaltung
verbunden. Die Steuermittel unterbrechen zuerst eine Verbindung
zwischen der Spannungsdomäne
und der Versorgungsspannung, welche über das erste schaltbare Element, welches
eine höhere
Treiberfähigkeit
als das zweite schaltbare Element aufweist, verläuft, indem das erste schaltbare
Elemente hochohmig geschaltet wird. Anschließend schalten die Steuermittel
nach einer vorbestimmten Zeitdauer das zweite schaltbare Element
nicht durchgängig.
-
Die
Vorteile der Vorrichtung zum Einschalten und der Vorrichtung zum
Ausschalten der Spannungsversorgung entsprechen den Vorteilen der
Verfahren zum Einschalten und Ausschalten der Spannungsversorgung,
welche vorab beschrieben sind und aus diesem Grund im Folgenden
nicht wiederholt werden.
-
Es
sei darauf hingewiesen, dass im Rahmen der vorliegenden Erfindung
auch ein Verfahren und eine Vorrichtung zum Ein- und Ausschalten einer Spannungsversorgung
einer Spannungsdomäne
einer Halbleiterschaltung offenbart sind, welche eine Kombination
der entsprechenden Verfahren und Vorrichtungen zum Ein- oder Ausschalten
einer Spannungsversorgung einer Spannungsdomäne einer Halbleiterschaltung
darstellen.
-
Die
vorliegende Erfindung eignet sich vorzugsweise zum Einsatz in mikroelektronischen Schaltungen,
welche durch Akkus oder Batterien versorgt werden, wie beispielsweise
Laptops oder Handys. Selbstverständlich
ist die vorliegende Erfindung jedoch nicht auf diesen bevorzugten
Anwendungsbereich beschränkt,
sondern kann auch allgemein eingesetzt werden, um den Stromverbrauch
mikroelektronischer Schaltungen zu verringern.
-
Die
vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die
beigefügte
Zeichnung an Hand bevorzugter Ausführungsbeispiele erläutert.
-
1 stellt
zwei schaltbare Elemente dar, welche eine Verbindung zwischen einer
Versorgungsspannung einer Halbleiterschaltung und einer Versorgungsspannung
einer Spannungsdomäne
erfindungsgemäß schaltbar
ausgestalten.
-
2 stellt
eine erfindungsgemäße Ausführungsform
einer Vorrichtung zum Ein- oder Ausschalten einer Spannungsversorgung
dar, wobei die beiden schaltbaren Elemente mittels einer lokalen
Steuerlogik gesteuert sind.
-
3 stellt
eine erfindungsgemäße Ausführungsform
einer Vorrichtung zum Ein- und Ausschalten von Spannungsversorgungen
mehrerer Spannungsdomänen
einer Halbleiterschaltung dar, wobei die beiden schaltbaren Elemente
pro Spannungsdomäne
von Steuermitteln gesteuert sind.
-
4 stellt
eine erfindungsgemäße Variante für ein erstes
schaltbares Element dar.
-
In 1 ist
eine Versorgungsspannung 4 einer Spannungsdomäne einer
Halbleiterschaltung bzw. eine die Versorgungsspannung der Spannungsdomäne tragende
Leiterbahn 4 und eine Versorgungsspannung 3 der
Halbleiterschaltung bzw. eine die Versorgungsspannung der Halbleiterschaltung tragende
Leiterbahn 3 dargestellt, welche mit einem PMOS-Transistor 1 und
einem NMOS-Transistor 2 verbunden sind.
-
Im
ersten Fall sei angenommen, dass die Versorgungsspannung 3 der
Halbleiterschaltung VSS sei. In diesem Fall
weist der PMOS-Transistor 1 erfindungsgemäß eine geringere
Treiberfähigkeit
als der NMOS-Transistor 2 auf. Dies wird z.B. dadurch realisiert,
dass das W/L-Verhältnis
(Kanalweite zu Kanallänge)
bei dem NMOS-Transistor 2 größer als bei dem PMOS-Transistor 1 gewählt wird.
-
Nachdem
eine Spannungsdomäne
(nicht in 1 dargestellt), welche durch
die Versorgungsspannung 4 versorgt wird, längere Zeit
abgeschaltet ist, liegt das Potenzial der Versorgungsspannung 4 der
Spannungsdomäne
näherungsweise
auf VDD. Wenn dann erfindungsgemäß ein Steuereingang bzw.
Gate-Anschluss des
PMOS-Transistors 1 mit VSS angesteuert
wird, um die Spannungsversorgung der Spannungsdomäne einzuschalten,
liegt die Gate-Source-Spannung des PMOS Transistors oberhalb der
Einsatzspannung des PMOS-Transistors 1, so dass der PMOS-Transistor 1 durchgängig geschaltet
ist. Da der PMOS-Transistor 1 durchgängig geschaltet
ist, wird das Potenzial der Versorgungsspannung 4 mehr
und mehr auf das Potenzial der Versorgungsspannung 3 der
Halbleiterschaltung, nämlich
VSS gezogen. Dadurch sinkt die Gate-Source-Spannung
des PMOS-Transistors 1 ab
(da der Source-Anschluss des PMOS-Transistors 1 als der Anschluss
angesehen werden muss, welcher mit der Versorgungsspannung 4 der
Spannungsdomäne
verbunden ist) und nähert
sich der Einsatzspannung, wodurch die Leitfähigkeit des PMOS-Transistors 1 stark
abnimmt. Dadurch wird vorteilhafter Weise etwaigen Stromspitzen
entgegengewirkt. Eine vorbestimmte Zeitspanne nachdem der Gate-Anschluss 11 des
PMOS-Transistors 1 mit VSS angesteuert
worden ist, wird der Gate-Anschluss 21 des NMOS-Transistors 2 mit
VDD angesteuert. Da der Source-Anschluss des
NMOS-Transistors 2 mit
der Versorgungsspannung 3 der Halbleiterschaltung, also
mit VSS, verbunden ist, verbleibt bei dem
NMOS-Transistor die Gate-Source-Spannung unabhängig von dem Potenzial der
Versorgungsspannung 4 der Spannungsdomäne oberhalb der Einsatzspannung,
wodurch der NMOS-Transistor ständig
durchgängig
geschaltet ist. Dadurch ist gewährleistet,
dass die Versorgungsspannung 4 der Spannungsdomäne vollständig auf das
Potenzial VSS der Versorgungsspannung 3 der Halbleiterschaltung
gezogen wird.
-
Beim
Ausschalten der Spannungsversorgung der Spannungsdomäne wird
zuerst der NMOS-Transistor 2 nicht durchgängig geschaltet,
in dem der Gate-Anschluss 21 mit VSS angesteuert
wird. Eine vorbestimmte Zeitspanne später wird auch der PMOS-Transistor 1 nicht
durchgängig
geschaltet, indem sein Gate-Anschluss
mit VDD angesteuert wird.
-
Im
zweiten Fall sei angenommen, dass die Versorgungsspannung 3 der
Halbleiterschaltung auf VDD liegt. In diesem
Fall besitzt erfindungsgemäß der PMOS-Transistor 1 eine
größere Treiberfähigkeit
als der NMOS-Transistor 2. Wenn die Spannungsdomäne lang
genug abgeschaltet ist, liegt das Potenzial der Versorgungsspannung 4 der
Spannungsdomäne näherungsweise
auf VSS. Wenn dann der Gate-Anschluss des
NMOS-Transistors 2 mit VDD angesteuert wird,
liegt die Gate-Source-Spannung
des NMOS-Transistors oberhalb der Einsatzspannung des NMOS-Transistors 2,
da der Source-Anschluss des
NMOS-Transistors 2 in diesem Fall als mit der Versorgungsspannung 4 der
Spannungsdomäne
verbunden anzunehmen ist. Je mehr das Potenzial der Versorgungsspannung 4 der
Spannungsdomäne
auf das Potenzial der Versorgungsspannung 3 der Halbleiterschaltung,
nämlich
VDD, gezogen wird, um so mehr sinkt die
Gate-Source-Spannung des NMOS-Transistors 2, wodurch die
Leitfähigkeit
des NMOS-Transistors 2 stark
abnimmt. Auch dies wirkt vorteilhafter Weise Stromspitzen des Stroms
durch den NMOS-Transistor 1 entgegen. Eine vorbestimmte
Zeitspanne nach dem Einschalten des NMOS-Transistors 2 wird
der Gate-Anschluss 11 des PMOS-Transistors 1 mit VSS angesteuert, wodurch der PMOS-Transistor 1 durchgängig geschaltet
ist. Da die Gate-Source-Spannung
des PMOS-Transistors 1 in diesem Fall ständig oberhalb
der Einsatzspannung liegt, da der Source-Anschluss des PMOS-Transistors 1 als
mit der Versorgungsspannung 3 der Halbleiterschaltung verbunden
anzusehen ist, sinkt die Gate-Source-Spannung
des PMOS-Transistors 1 nie unter die Einsatzspannung. Dadurch
ist gewährleistet,
dass durch den PMOS-Transistor 1 das Potenzial der Versorgungsspannung 4 der Spannungsdomäne auf dem
Potenzial der Versorgungsspannung 3 der Halbleiterschaltung
gehalten wird.
-
Zum
Abschalten der Versorgungsspannung wird zuerst der PMOS-Transistor 1 abgeschaltet,
indem sein Gate-Anschluss 11 mit VDD angesteuert wird.
Eine vorbestimmte Zeitspanne später
wird auch der NMOS-Transistor 2 abgeschaltet, indem sein Gate-Anschluss 21 mit
VSS angesteuert wird.
-
4 stellt
eine erfindungsgemäße Variante der
in 1 dargestellten Anordnung dar. Dabei wird im Folgenden
nur auf die Unterschiede und Besonderheiten der Anordnung der 4 im
Vergleich zur Anordnung der 1 eingegangen.
Im Vergleich zu 1 ist in 4 die Versorgungsspannung 4 der Spannungsdomäne und die
Versorgungsspannung 3 der Halbleiterschaltung anstelle
des PMOS-Transistors 1 mit einem schaltbaren Element 1' verbunden, welches
einen ersten NMOS-Transistor 5 und
einen zweiten NMOS-Transistor 6 umfasst. Dabei ist der Drain-Anschluss
und der Gate-Anschluss des ersten NMOS-Transistors 5 mit
der Versorgungsspannung 4 der Spannungsdomäne verbunden,
während
der Source-Anschluss des ersten NMOS-Transistors 5 mit
dem Drain-Anschluss des zweiten NMOS-Transistors 6 verbunden
ist. Der Source-Anschluss des zweiten NMOS-Transistors 6 ist
mit der Versorgungsspannung 3 der Halbleiterschaltung verbunden.
Somit weist der erste NMOS-Transistor 5 die Funktionalität einer
Diode auf.
-
Im
Folgenden sei angenommen, dass die Versorgungsspannung 3 der
Halbleiterschaltung VSS sei. In diesem Fall
weist das schaltbare Element 1' bzw. die NMOS-Transistoren 5, 6 eine
geringere Treiberfähigkeit
auf als der NMOS-Transistor 2. Zum Einschalten der Versorgungsspannung 4 der
Spannungsdomäne
wird der Gate-Anschluss 11 des zweiten NMOS-Transistors 6 mit
VDD angesteuert. Dabei liegt die Gate-Source-Spannung
des zweiten NMOS-Transistors 6 oberhalb dessen Einsatzspannung,
so dass der zweite NMOS-Transistor 6 durchgängig geschaltet
ist. Dadurch wird das Potenzial der Versorgungsspannung 4 genau
wie bei der Anordnung der 1 mehr und
mehr auf das Potenzial der Versorgungsspannung 3 der Halbleiterschaltung, nämlich VSS gezogen. Dadurch sinkt die Gate-Source-Spannung
des ersten NMOS-Transistors 5 ab, wodurch die Treiberfähigkeit
bzw. Leitfähigkeit
des ersten NMOS-Transistors 5 mehr
und mehr abnimmt. Wenn die Differenz zwischen dem Potenzial der
Versorgungsspannung 4 der Spannungsdomäne und dem Potenzial der Versorgungsspannung 3 der
Halbleiterschaltung im Bereich der Einsatzspannung des ersten NMOS-Transistors 5 liegt,
sperrt der erste NMOS-Transistor 5 vollständig. Damit
verhält
sich das schaltbare Element 1' in 4 wie der PMOS-Transistor 1 in 1.
-
In 2 sind
zusätzlich
zu dem PMOS-Transistor 1 und dem NMOS-Transistor 2 Steuermittel 12–14 dargestellt,
mit welchen der PMOS-Transistor 1 und der NMOS-Transistor 2 zum
Ein- oder Ausschalten der Versorgungsspannung 4 der Spannungsdomäne angesteuert
werden. Dabei bestehen die Steuermittel aus einem ersten Inverter 12,
einem Verzögerungsglied 13 und
einem zweiten Inverter 14. Ein Eingang 22 ist
mit dem Eingang des ersten Inverters 12 verbunden, dessen
Ausgang mit dem Gate-Anschluss 11 des
PMOS-Transistors 1 und dem Eingang des Verzögerungsglieds 13 verbunden ist.
Der Ausgang des Verzögerungsglieds 13 ist
wiederum mit dem Eingang des zweiten Inverters 14 verbunden,
dessen Ausgang zum einen mit dem Gate-Anschluss 21 des
NMOS-Transistors 2 und mit einem Ausgang 23 verbunden
ist. Zum Einschalten der Spannungsversorgung wird der Eingang 22 mit VDD angesteuert, so dass über den ersten Inverter 12 der
Gate-Anschluss 11 des PMOS-Transistors 1 mit VSS angesteuert wird. Nach einer durch das
Verzögerungsglied 13 vorgegebenen
Zeitspanne wird der Gate-Anschluss 21 des NMOS-Transistors 2 über den
zweiten Inverter 14 mit VDD angesteuert,
so dass zu diesem Zeitpunkt beide Transistoren 1, 2 durchgeschaltet
sind, wodurch die Spannungsversorgung der Spannungsdomäne eingeschaltet
ist.
-
Zum
Ausschalten wird der Eingang 22 mit VSS angesteuert,
so dass an dem Gate-Anschluss 11 des PMOS-Transistors 1 VDD und die vorgegebene Zeitspanne später an dem
Gate-Anschluss 21 des NMOS-Transistors 2 VSS anliegt, wodurch die Spannungsversorgung
der Spannungsdomäne
abgeschaltet ist.
-
Es
sei darauf hingewiesen, dass der Ausgang 23 mit einem Eingang 22 einer
gleichartigen ausgestalteten Vorrichtung zum Ein- oder Ausschalten
einer weiteren Spannungsdomäne
verbunden sein kann, so dass durch einfaches Verbinden beliebig
viele Spannungsdomänen
einer Halbleiterschaltung angesteuert werden können.
-
In 3 ist
eine Halbleiterschaltung 10 dargestellt, welche mehrere
Spannungsdomänen 20 umfasst.
Dabei umfasst jede Spannungsdomäne 20 einen
ersten Eingang 41, einen zweiten Eingang 42, einen
ersten Ausgang 43 und einen zweiten Ausgang 44.
In jeder Spannungsdomäne
ist ein erster Treiber 31, ein zweiter Treiber 32,
ein PMOS-Transistor 1 und ein NMOS-Transistor 2 einer Vorrichtung
zum Ein- und Ausschalten der Spannungsversorgung der Spannungsdomänen 20 angeordnet.
Der erste Eingang 41 ist mit dem Eingang des ersten Treibers 31 verbunden,
dessen Ausgang mit dem ersten Ausgang 43 und mit dem Gate-Anschluss 21 des NMOS-Transistors 2 verbunden
ist. Der zweite Eingang 42 ist mit dem Eingang des zweiten
Treibers verbunden, dessen Ausgang mit dem zweiten Ausgang 44 und
dem Gate-Anschluss 11 des PMOS-Transistors 1 verbunden
ist. Genau wie in den 1 und 2 verbinden
der PMOS-Transistor 1 und
der NMOS-Transistor 2 die Versorgungsspannung 4 der
Spannungsdomäne 20 mit
der Versorgungsspannung 3 der Halbleiterschaltung 10,
welche auf VSS liegt. Da VSS als
Versorgungsspannung 4 der Spannungsdomäne 20 geschaltet wird,
besitzen die PMOS-Transistoren 1 der
Spannungsdomänen 20 eine
geringere Treiberfähigkeit
als die NMOS-Transistoren 2.
-
Zusätzlich umfasst
die Vorrichtung Steuermittel, welche aus einem NOR-Gatter 15,
einem AND-Gatter 16 und einem Inverter 17 bestehen.
Ein Schaltsignal 18 ist mit einem ersten Eingang des NOR-Gatters 15 und
einem ersten Eingang des AND-Gatters 16 verbunden. Der
Ausgang des NOR-Gatters 15 ist mit dem ersten Eingang 41 einer ersten
der Spannungsdomänen 20 verbunden,
während
der Ausgang des AND-Gatters 16 mit einem zweiten Eingang 42 der
ersten Spannungsdomäne 20 verbunden
ist. Der erste Ausgang 43 der ersten Spannungsdomäne 20 ist
mit dem ersten Eingang 41 einer nächsten Spannungsdomäne 20 verbunden, deren
erster Ausgang 43 wieder mit dem ersten Eingang 41 einer übernächsten Spannungsdomäne 20 verbunden
ist usw. Der erste Ausgang 43 einer letzten Spannungsdomäne 20 wird über den
Inverter 17 auf einen zweiten Eingang des AND-Gatters 16 zurückgekoppelt.
In ähnlicher
Weise wird der zweite Ausgang 44 der ersten Spannungsdomäne 20 mit dem
zweiten Eingang 42 der nächsten Spannungsdomäne 20 gekoppelt,
deren zweiter Ausgang 44 mit dem zweiten Eingang 42 der übernächsten Spannungsdomäne 20 verbunden
ist usw., wobei der zweite Ausgang 44 der letzten Spannungsdomäne 20 auf
einen zweiten Eingang des NOR-Gatters 15 zurückgekoppelt
ist.
-
Es
sei angenommen, dass der Wert des Schaltsignals 18 auf
1 bzw. VDD liegt, was bedeutet, dass die
Spannungsversorgung der Spannungsdomänen unterbrochenen bzw. abgeschaltet
ist. Nun wird die Spannungsversorgung der Spannungsdomänen 20 eingeschaltet,
indem der Wert des Schaltsignals 18 auf 0 bzw. VSS eingestellt wird. Dadurch ergibt sich
auch an dem Ausgang des AND-Gatters 16 eine 0, wodurch
der Gate-Anschluss 11 des PMOS-Transistors 1 der
ersten Spannungsdomäne 20 mit
VSS angesteuert wird, wodurch das Potenzial der
Versorgungsspannung 4 der ersten Spannungsdomäne 20 langsam
auf VSS gezogen wird, ohne Strom- oder Spannungsspitzen
zu verursachen. Über
den zweiten Treiber 32 und den zweiten Ausgang 44 wird
der Wert 0 jeweils nacheinander zu den folgenden Spannungsdomänen 20 weitergeschaltet, wobei
nacheinander nach der Funktionsweise einer Daisy Chain in den Spannungsdomänen 20 der PMOS-Transistor 1 durchgängig geschaltet
wird und dadurch mit der Einschaltung der Versorgungsspannung 4 der
jeweiligen Spannungsdomäne 20 begonnen
wird. Über
den zweiten Ausgang 44 der letzten Spannungsdomäne 20 wird
der Wert 0 zu dem NOR-Gatter 15 zurückgekoppelt, so dass nun an
beiden Eingängen
des NOR-Gatters 15 der
Wert 0 anliegt. Daher kippt der Wert am Ausgang des NOR-Gatters 15 auf
den Wert 1, was über
den ersten Treiber 31 der ersten Spannungsdomäne 20 den Gate-Anschluss 21 des
NMOS-Transistors 2 mit VDD ansteuert,
wodurch die Spannungsversorgung 4 der ersten Spannungsdomäne 20 vollständig eingeschaltet
ist. In ähnlicher
Weise, wie der Wert 0 über
die jeweiligen zweiten Treiber 32 nacheinander an die Spannungsdomänen 20 weitergegeben
wird, wird nun der Wert 1 über
die ersten Treiber 31 der Spannungsdomänen 20 nacheinander
nach dem Prinzip der Daisy Chain weitergegeben, so dass nacheinander
die NMOS-Transistoren 2 der Spannungsdomäne 20 durchgängig geschaltet
werden, wodurch nacheinander die Versorgungsspannung 4 der
Spannungsdomänen 20 vollständig eingeschaltet
wird. Abschließend
wird der Wert 1 über
den ersten Ausgang 43 der letzten Spannungsdomäne 20 durch
den Inverter 17 zum Wert 0 invertiert und an den zweiten Eingang
des AND-Gatters 16 zurückgekoppelt,
wodurch die Steuermittel bzw. die erfindungsgemäße Vorrichtung ihren Endzustand
beim Einschalten annehmen.
-
Zum
Ausschalten der Spannungsversorgung der Spannungsdomänen 20 wird
der Wert des Schaltsignals 18 von dem Wert 0 auf den Wert
1 gesetzt. Dadurch kippt der Wert am Ausgang des NOR-Gatters 15 von
1 auf 0, wodurch der Gate-Anschluss 21 des NMOS-Transistors 2 der
ersten Spannungsdomäne 20 über den
ersten Treiber 31 mit VSS angesteuert
wird, wodurch der NMOS-Transistor 2 sperrt.
Da angenommen werden kann, dass zu diesem Zeitpunkt sowohl die Versorgungsspannung 4 der
Spannungsdomäne 20 als
auch die Versorgungsspannung 3 der Halbleiterschaltung 10 auf
VSS liegt, sperrt auch der PMOS-Transistor 1,
so dass anfänglich
die Spannungsversorgung der Spannungsdomäne vollständig unterbrochen ist. Erst
wenn eine Differenz zwischen der Versorgungsspannung 4 der Spannungsdomäne 20 und
der Versorgungsspannung 3 der Halbleiterschaltung 10 größer als
die Einsatzspannung des PMOS-Transistors 1 ist, ist der PMOS-Transistor 1 wieder
durchgängig,
um das transiente Verhalten beim Ausschalten der Spannungsversorgung
der Spannungsdomäne 20 zu dämpfen.
-
Der
Wert 0 wird nun über
die ersten Ausgänge 43,
ersten Eingänge 41 und
ersten Treiber 31 nacheinander an die folgenden Spannungsdomänen 20 weitergegeben,
wodurch die jeweiligen NMOS-Transistoren 2 abgeschaltet
werden und das oben beschriebene Verhalten der entsprechenden PMOS-Transistoren 1 auftritt. Über den
Inverter 17 wird dann der Wert 0 von dem ersten Ausgang 43 der letzten
Spannungsdomäne 20 invertiert
auf den zweiten Eingang des AND-Gatters 16 geleitet, wodurch der
Wert am Ausgang des AND-Gatters 16 auf den Wert 1 kippt.
Der Wert 1 wird nun über
die Treiber 32 nacheinander an alle Spannungsdomänen 20 weitergeleitet,
wodurch nacheinander alle PMOS-Transistoren der Spannungsdomänen 20 mit
VDD angesteuert werden, wodurch der PMOS-Transistor 1 und
die Spannungsversorgung der jeweiligen Spannungsdomäne 20 endgültig vollständig abgeschaltet
wird. Abschließend
wird der Wert 1 über
den zweiten Ausgang 44 der letzten Spannungsdomäne 20 an
den zweiten Eingang des NOR-Gatters
zurückgekoppelt, wodurch
die Steuermittel bzw. die erfindungsgemäße Vorrichtung ihren endgültigen Zustand
beim Ausschalten erreichen.
-
Es
sei darauf hingewiesen, dass die Steuermittel derart ausgestaltet
sind, dass das endgültige Abschalten
eines der PMOS-Transistoren 1 erst erfolgt, nachdem die
Einsatzspannung des jeweiligen PMOS-Transistors 1 wieder
erreicht worden ist, der jeweilige PMOS-Transistor 1 also
durchgängig
geschaltet ist.
-
Die
in 3 dargestellte Vorrichtung zum Ein- und Ausschalten
der Spannungsversorgung von Spannungsdomänen 20 erledigt das
Trennen bzw. Wiederverbinden der Versorgungsspannung 4 der einzelnen
Spannungsdomänen 20 von
der Versorgungsspannung 3 der Halbleiterschaltung in einer sehr
eleganten und problemlosen Art und Weise, wobei die Vorrichtung
im Vergleich zum Stand der Technik wenig Fläche beansprucht. Beispielsweise
ist es problemlos möglich,
weitere Spannungsdomänen, welche
in der gleichen Weise wie die dargestellten Spannungsdomänen, ausgestaltet
sind (Ausgestaltung und Verbindung der Treiber 31, 32 und
Transistoren 1, 2), derart zu integrieren, dass
sie ebenfalls mit demselben Mechanismus ein- und ausgeschaltet werden.
Dabei müssen
einfach nur die Verbindungen zwischen dem ersten/zweiten Ausgang
einer bestimmten Spannungsdomäne
und dem ersten/zweiten Eingang einer mit der bestimmten Spannungsdomäne benachbarten
Spannungsdomäne
aufgetrennt und die neu zu integrierende Spannungsdomäne derart
integriert werden, dass ihr erster/zweiter Eingang mit dem ersten/zweiten
Ausgang der bestimmten Spannungsdomäne und ihr erster/zweiter Ausgang
mit dem ersten/zweiten Eingang der mit der bestimmten Spannungsdomäne benachbarten
Spannungsdomäne
verbunden ist.
-
Es
sei darauf hingewiesen, dass das Prinzip der Ansteuerung von Spannungsdomänen, welches in 3 dargestellt
ist, auch verwendet werden kann, wenn die einzuschaltende Versorgungsspannung VDD ist. In diesem Fall kann das NOR-Gatter 15 durch ein
OR-Gatter und das AND-Gatter 16 durch ein NAND-Gatter ersetzt
werden. Zusätzlich
wird der Inverter 17 in diesem Fall eingangsseitig mit
dem zweiten Ausgang 44 der letzten Spannungsdomäne 20 gekoppelt,
so dass sein Ausgang mit dem zweiten Eingang des OR-Gatters verbunden
ist und der erste Ausgang 43 der letzten Spannungsdomäne 20 direkt mit
dem zweiten Eingang des NAND-Gatters gekoppelt ist. Beim Ein- und Ausschalten
der Versorgungsspannung VDD weist dann erfindungsgemäß der PMOS-Transistor 1 eine
höhere Treiberfähigkeit
als der NMOS-Transistor 2 in jeder Spannungsdomäne 20 auf.
-
Darüber hinaus
sei angemerkt, dass eine vom Prinzip her gleiche Vorrichtung zur
Schaltung einer Versorgungsspannung VSS,
wie die in 3 dargestellte, anstelle des
NOR-Gatters 15 ein AND-Gatter und anstelle des AND-Gatters 16 ein
NOR-Gatter aufweisen
kann, wobei der erste Ausgang 43 der letzten Spannungsdomäne direkt
mit dem zweiten Eingang des NOR-Gatters
und der zweite Ausgang 44 der letzten Spannungsdomäne invertiert
mittels des Inverters 17 auf den zweiten Eingang des AND-Gatters
rückgekoppelt
wird. Bei einer derart ausgestalteten erfindungsgemäßen Vorrichtung weist
das Schaltsignal 18 zum Einschalten der Spannungsversorgung
den Wert 1 bzw. VDD und zum Ausschalten
den Wert 0 bzw. VSS auf.
-
Abschließend sei
erwähnt,
dass auch die oben beschriebene aber nicht explizit dargestellte Vorrichtung
zum Schalten der Versorgungsspannung VDD realisiert
werden kann, indem anstelle des OR-Gatters ein NAND-Gatter und anstelle
des NAND-Gatters ein OR-Gatter eingesetzt wird. Dabei wird der erste
Ausgang 43 der letzten Spannungsdomäne mit dem Eingang des Inverters 17 verbunden und
der Ausgang des Inverters 17 auf den zweiten Eingang des
OR-Gatters rückgekoppelt,
während
der zweite Ausgang der letzten Spannungsdomäne direkt, d.h. nicht invertiert,
auf den zweiten Eingang des NAND-Gatters rückgekoppelt wird. Dabei muss
das Schaltsignal 18 zum Einschalten der Spannungsversorgung
der Spannungsdomänen
auf den Wert 1 bzw. VDD und zum Ausschalten
auf den Wert 0 bzw. VSS gelegt werden.