DE102005018736A1 - Versorgungsleitungsanordnung, Off-Chip-Treiberanordnung und Halbleiterschaltungsmodul - Google Patents

Versorgungsleitungsanordnung, Off-Chip-Treiberanordnung und Halbleiterschaltungsmodul Download PDF

Info

Publication number
DE102005018736A1
DE102005018736A1 DE102005018736A DE102005018736A DE102005018736A1 DE 102005018736 A1 DE102005018736 A1 DE 102005018736A1 DE 102005018736 A DE102005018736 A DE 102005018736A DE 102005018736 A DE102005018736 A DE 102005018736A DE 102005018736 A1 DE102005018736 A1 DE 102005018736A1
Authority
DE
Germany
Prior art keywords
supply
chip
supply line
supply lines
line arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005018736A
Other languages
English (en)
Inventor
Aaron Nygren
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102005018736A1 publication Critical patent/DE102005018736A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Versorgungsleitungsanordnung (10) angegeben, wobei Trennvorrichtungen (C1, C2, C3, C4) vorgesehen sind, die zum Unterteilen und elektrischen Isolieren von Untermengen oder Gruppen (S1, S2, S3, S4) von vorgesehenen Off-Chip-Treibern (O) geeignet sind, wobei die Trennvorrichtung (C1, C2, C3, C4) innerhalb interner erster und zweiter Versorgungsleitungen (I1, I2) zum internen Versorgen der Mehrzahl von Off-Chip-Treibern (O) mit Leistung oder Signalen bereitgestellt werden.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft eine Versorgungsleitungsanordnung, eine Off-Chip-Treiberanordnung sowie ein Halbleiterschaltungsmodul.
  • HINTERGRUND DER ERFINDUNG
  • Zur Weitergabe und Kommunikation dienen intern abgeleitete und erzeugte Signale, weshalb Halbleiterschaltungsmodule mit einer Anordnung von so genannten Off-Chip-Treibern ausgestattet werden. Diese Off-Chip-Treiber empfangen die intern abgeleiteten und/oder erzeugten Signale und geben diese über eine Gehäuseanordnung und über sogenannte Chip-Pads an so genannte Gehäusepins weiter. Die einzelnen Treiber oder Off-Chip-Treiber der Off-Chip-Treiberanordnung müssen mit Energie versorgt werden um ordnungsgemäß betrieben zu werden. Aus diesem Grund ist eine Versorgungsleitungsanordnung mit einer Mehrzahl von internen Versorgungsleitungen vorgesehen. Die internen Versorgungsleitungen stellen entsprechenden Versorgungsanschlüssen der Off-Chip-Treiber jeweils Spannungen und Ströme bereit.
  • Jedoch sind in bekannten Versorgungsleitungsanordnungen die ersten und zweiten internen Versorgungsleitungen gemeinsame Versorgungsleitungen für eine Mehrzahl oder die Gesamtheit der gegebenen Off-Chip-Treiber. Aus diesem Grund können Rauschprobleme auftreten, welche die Abhängigkeit der bereitgestellten Spannung oder des Stroms von der Anzahl der zu treibenden Off-Chip-Treiber und von den Signalen, welche von den entsprechenden Off-Chip-Treibern getrieben werden müssen, widerspiegeln.
  • AUFGABE DER ERFINDUNG
  • Es ist eine Aufgabe der Erfindung eine Versorgungsleitungsanordnung, eine Off-Chip-Treiberanordnung sowie ein Halbleiterschaltungsmodul anzugeben, wodurch die oben genannten Rauschprobleme auf den Versorgungsleitungen reduziert oder vermieden werden können.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Zur Lösung des obigen Problems stellt die Erfindung eine Versorgungsleitungsanordnung gemäß dem unabhängigen Anspruch 1 bereit. Darüber hinaus stellt die Erfindung eine Off-Chip-Treiberanordnung gemäß dem unabhängigen Anspruch 7 bereit. Zusätzlich stellt die Erfindung ein Halbleiterschaltungsmodul gemäß Anspruch 8 bereit. Bevorzugte Ausführungsformen der erfindungsgemäßen Versorgungsleitungsanordnung sind im Schutzumfang der abhängigen Ansprüche erfasst.
  • Erfindungsgemäß und gemäß einem ersten Best Mode zur Ausführung der Erfindung ist die erfindungsgemäße Versorgungsleitungsanordnung zum internen Versorgen einer Mehrzahl von Off-Chip-Treibern mit Leistung oder Signalen geeignet. Die erfindungsgemäße Versorgungsleitungsanordnung weist wenigstens ein Paar von ersten und zweiten internen Versorgungsleitungen auf, wobei die ersten und zweiten internen Versorgungsleitungen derart gestaltet sind, dass diese intern an erste und zweite Versorgungsanschlüsse der Off-Chip-Treiber angeschlossen werden können. Zusätzlich sind Trennvorrichtungen innerhalb oder in den ersten und zweiten Versorgungsleitungen bereitgestellt, wobei die Trennvorrichtungen zum Unterteilen und elektrischen Isolieren von Gruppen oder Untermengen der Mehrzahl von Off-Chip-Treibern geeignet sind.
  • Aus diesem Grund ist ein Hauptaspekt der Erfindung, Trennvorrichtungen in oder innerhalb der internen ersten und zweiten Versorgungsleitungen bereitzustellen. Durch Isolieren oder Trennen der ersten und zweiten internen Versorgungsleitungen zum Unterteilen und elektrischen Isolieren von Gruppen der Mehrzahl von Off-Chip-Treibern wird eine Wechselwirkung der verschiedenen Strompfade und damit eine Rückkopplung bei der Strombereitstellung an eine erste Gruppe von Treibern auf die Strombereitstellung an eine weitere oder verschiedene Gruppe von Treibern oder selbst auf die Erzeugung von Signalen und deren Bereitstellung für die Verpackungs-Pins reduziert oder sogar vermieden.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung und gemäß einem weiteren Best Mode werden Paare von benachbarten Off-Chip-Treibern als Gruppen von Off-Chip-Treibern verwendet. Zusätzlich oder alternativ hierzu werden die ersten und zweiten internen Versorgungsleitungen an die ersten und zweiten externen Versorgungsleitungen zum Bereitstellen von externer Leistung oder Signalen extern verbunden oder diese können extern verbunden werden.
  • Gemäß einer weiteren bevorzugten und vorteilhaften Ausführungsform der Erfindung und gemäß einem weiteren Best Mode zum Ausführen der Erfindung werden dieselben ersten und zweiten Versorgungspunkte zum Bereitstellen der entsprechenden Verbindung zwischen den ersten und zweiten internen Versorgungsleitungen und ersten und zweiten externen Versorgungsleitungen bereitgestellt.
  • Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung und gemäß einem weiteren Best Mode zum Ausführen der Erfindung werden dieselben einfachen Trennungen oder Unterbrechungen als Trennvorrichtungen verwendet. Dadurch wird vom allgemeinen Prinzip des Bereitstellens von gemeinsamen ersten und zweiten Versorgungsleitungen, welche jedem der Off-Chip-Treiber gemeinsam sind, Abstand genommen.
  • Alternativ hierzu können Paare von komplementären Dioden, welche antiparallel in oder innerhalb der ersten und zweiten internen Versorgungsleitungen bereitgestellt werden als Trennvorrichtungen verwendet werden.
  • Zusätzlich oder alternativ hierzu können Schalter, Transistoren und/oder Kondensatoren als Trennvorrichtung verwendet werden.
  • Gemäß einem weiteren Aspekt der Erfindung wird eine Off-Chip-Treiberanordnung für ein Halbleiterschaltungsmodul bereitgestellt, welches eine Mehrzahl von Off-Chip-Treiber und eine Versorgungsleitungsanordnung gemäß der oben beschriebenen Erfindung zum internen Versorgen der Off-Chip-Treiber mit Leistung und/oder Signalen bereitgestellt.
  • Es ist ein weiterer Aspekt der Erfindung ein Halbleiterschaltungsmodul bereitzustellen, welches eine Off-Chip-Treiberanordnung gemäß der oben beschriebenen Erfindung aufweist.
  • Diese und weitere Aspekte werden mit Bezug zu den folgenden Ausführungen verständlich:
    Die Erfindung löst unter anderem das mit dem Verbinden von mehreren Off-Chip-Treibern (OCDs) an hierfür bestimmte Versorgungsleitungen verbundene Rauschproblem.
  • Rauschen auf den Versorgungsleitungen wird erzeugt, falls Strom durch die Gehäuseinduktivitäten hinein- oder herausgetrieben wird. Der Spannungsabfall/-spike auf den Versorgungsleitungen steht in Bezug zur Gleichung dv=Ldi/dt, wobei L die Gehäuseinduktivität, di/dt die Rate der Änderung des Stroms durch die Induktivität und dv die resultierende Änderung der Versorgungsspannung ist. Ein musterabhängiges Rauschen tritt auf, sobald mehr oder weniger OCDs zum selben Zeitpunkt (als simultanes Schaltrauschen (SSO) bezeichnet) aktiv sind. Falls ein OCD ein Signal für eine Periode treibt und maximal alle OCDs die nächste Periode treiben oder falls beliebige Kombinationen bei denen verschiedene Mengen von OCDs von Periode zu Periode treiben vorliegen, treten am Versorgungsnetzwerk verschieden große Strom- und Spannungsabfälle von Periode zu Periode auf. Hierdurch werden Zeitsteuerungsfehler zwischen den verschiedenen Signalen verursacht.
  • Bei den meisten integrierten Schaltungen sind alle OCDs mit einem Satz von Versorgungsnetzen verbunden, diese werden als VDDQ für Leistung und VSSQ für GND bezeichnet. Das Versorgungsnetz wird durch ein Gehäuse und eine Induktivität über eine Mehrzahl von Versorgungspins verbunden. Es kann ein OCD pro Versorgungspin vorgesehen sein, jedoch sind öfters zwei oder mehrere OCDs pro Versorgungspin vorgesehen. Wichtiger ist jedoch, dass alle Pins mit einem gemeinsamen Versorgungsnetzwerk verbunden sind und somit alle OCDs dieses Netzwerk teilen. Darin liegt das Problem. Es sei beispielsweise angenommen, dass 16 OCDs ein außerhalb des Chips (Off-Chip) über acht VDDQ und acht VSSQ Pins verbundenes Versorgungsnetzwerk teilen. Im Mittel versorgt jeder Satz von Versorgungspins zwei OCDs mit Strom. Jedoch versorgen im Extremfall acht Sätze von Versorgungspins ein OCD mit Strom. Dies führt zu einem Differenzfaktor von 16 hinsichtlich des verfügbaren Versorgungsstroms zwischen dem besten und dem schlechtesten Fall unter Annahme einer idealen Versorgungsleitungsverteilung.
  • Diese Erfindung adressiert unter anderem das Problem durch Isolieren der Versorgungsnetze für eine gewisse Anzahl von OCDs. Bei Betrachtung des vorherigen Beispiels könnte man die Versorgungsleitung zwischen den 16 OCDs trennen, so dass lediglich acht OCDs mit vier Sätzen von Versorgungsleitungen verbunden sind. Dies führt zu einem Versorgungsspannungsfaktor von acht im besten/schlechtesten Fall. Diese Aufteilung lässt sich bis zu einem gewünschten Grad von im besten Falle einem Satz von Versorgungen für zwei OCDs wiederholen, was zu einem Verhältnis von zwei bei diesem Beispiel führt. Selbstverständlich kann dieses Verhältnis verbessert werden, falls mehr Versorgungen bereitstehen.
  • Die Trennung der Versorgungsleitungen kann jedoch nicht ohne weitere Betrachtungen ausgeführt werden. Schutz gegen elektrostatische Entladungen (ESD) wird vermindert, falls die Leitungen einfach getrennt werden. Verschiedene Alternativen sind zur Verbesserung dieses Aspektes möglich. Eine Möglichkeit besteht in der Verwendung von komplementären Dioden zum Verbinden der getrennten Netze. Während eines ESD Vorfalls werden die Dioden kurzgeschlossen und stellen einen ESD Pfad für das gesamte VDDQ oder VSSQ Netzwerk bereit. Eine weitere Alternative besteht in dem Verbinden der Netzwerke im Gehäuse außerhalb des Chips. Jedoch ist diese Lösung nicht optimal, da ein Teil der verteilten Gehäuseinduktivität nicht wie gewünscht isoliert wird.
  • Ein Kerngedanke ist die Isolation der Versorgungsleitungen in eine Untermenge oder Gruppe von OCDs und speziell die Verbindung des Versorgungsnetzes über Dioden.
  • 3 zeigt eine Konfiguration gemäß dem Stand der Technik. Dargestellt sind acht OCDs, welche alle ein gemeinsames Versorgungsnetzwerk auf dem Chip teilen. Die beiden Extremfälle wären beispielsweise gegeben, falls der am weitesten links liegende Treiber eine „1" und alle weiteren Treiber eine „0" treiben. In diesem Falle zieht der am weitesten links liegende Treiber Strom durch VDDQ nicht über die 4 dargestellten Gehäusepins sowie einem beliebigen weiteren Gehäusepin, welcher zusätzlich in einer weiteren Richtung (nicht dargestellt) bereitsteht. Die anderen OCDs teilen das VSSQ Netz, was bedeutet, dass 7 OCDs sich 4 Pins teilen. Dies bedeutet, dass der Span nungsabfall, welcher auf dem VSSQ Netz wegen der Gehäuseinduktivität auftritt, um einen Faktor 7 größer ist.
  • 1 zeigt die durch diese Erfindung vorgeschlagene Ausführung. Die auf den Versorgungsleitungen der Chip-Seite dargestellten weißen Quadrate kennzeichnen die „Trennungen" der Versorgung. In dem dargestellten Beispiel werden miteinander gekreuzte Dioden zum dynamischen Verbinden der Netze im Falle eines ESD Vorfalls verwendet. Treibt in diesem Beispiel nun wieder der am weitesten links liegende OCD eine „1" und alle weiteren eine „0", so entspricht die Stromdifferenz (und damit der Spannungsabfall) im schlechtesten Falle einem Faktor von 2.
  • KURZE BESCHREIBUNG DER FIGUREN
  • 1 ist ein schematisches Blockdiagramm zur Beschreibung einer ersten Ausführungsform der erfindungsgemäßen Versorgungsleitungsanordnung und der diese Versorgungsleitungsanordnung aufweisenden erfindungsgemäßen Off-Chip-Treiberanordnung.
  • 2 ist ein schematisches Blockdiagramm einer bevorzugten Ausführungsform für die Trennvorrichtung.
  • 3 ist ein schematisches Blockdiagramm einer bekannten Versorgungsleitungsanordnung und einer bekannten Off-Chip-Treiberanordnung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden sich ähnliche oder gleiche Strukturen und Elemente mit denselben Referenzzeichen versehen. Nicht in jedem Fall ihres Auftretens wird eine detaillierte Beschreibung wiederholt.
  • Bevor mit der Beschreibung der bevorzugten Ausführungsformen begonnen wird, wird in 3 Bezug auf ein schematisches Blockdiagramm einer bekannten Versorgungsleitungsanordnung 10' als auch auf eine bekannte Off-Chip-Treiberanordnung 100' eines bekannten Halbleiterschaltermoduls genommen.
  • In 3 wird zwischen einem externen Bereich E und einem internen Bereich I eines gewöhnlichen Halbleiterschaltungsmoduls unterschieden. Die Unterscheidung des internen Bereichs I vom externen Bereich E ist durch ein Gehäuse P gegeben, welches gestrichelt dargestellt ist. Innerhalb des internen Bereichs I ist eine Anordnung 100' von Off-Chip-Treibern O in paarweiser Anordnung in Gruppen S1', S2', S3', S4' bereitgestellt. Selbstverständlich können mehr als 4 Gruppen auftreten.
  • Jeder Off-Chip-Treiber O weist erste und zweite Leistungsversorgungsanschlüsse T1 und T2 auf, zusätzliche Signalanschlüsse T3, T4 und T5 sind für jeden der Off-Chip-Treiber O jeweils zum Empfangen von Eingangssignalen und zum Ausgeben eines erzeugten Ausgangssignals vorgesehen. Das Ausgangssignal wird über einen Anschluss T5 an ein sogenanntes Chip-Pad CP1, CP2 ausgegeben. Das Ausgangssignal wird jeweils über das Gehäuse P an einen externen Gehäusepin PP1, PP2 ausgegeben. LP kennzeichnet eine Induktivität, welche durch die Verdrahtung zwischen den Chip-Pads CPj und den Gehäusepins PPj als auch durch das Gehäuse P selbst verursacht wird.
  • Die Leistungsversorgungsanschlüsse T1 und T2 sind jeweils an Versorgungspunkte SP3, SP4 und SP5 angeschlossen und damit mit jeweils ersten und zweiten bereitgestellten internen Versorgungsleitungen I1, I2 verbunden.
  • Die erste interne Versorgungsleitung I1 kann eine erste Spannung VDDQ und die zweite interne Versorgungsleitung I2 kann eine zweite Spannung VSSQ bereitstellen. Die erste Spannung VDDQ wird von extern über den Versorgungspunkt SP1 und entsprechende Chip-Pads CP3 sowie Gehäusepins PP3 empfangen, so dass eine elektrische Verbindung an eine erste externe Versorgungsleitung E1 bereitgestellt wird. Ebenso wird über einen ersten Versorgungspunkt SP2 eine Verbindung zwischen der zweiten internen Versorgungsleitung I2 und einer entsprechenden zweiten externen Versorgungsleitung E2 über ein entsprechendes Chip-Pad CP4 und einen entsprechenden Gehäusepin PP4 zum Empfangen der zweiten Spannung VSSQ von extern bereitgestellt.
  • Wie der bekannten Ausführungsform in 3 entnommen werden kann verbinden die ersten und zweiten Versorgungsleitungen I1 und I2 gemeinsam die Versorgungsleitungen für alle der Off-Chip-Treiber O der Off-Chip- Treiberanordnung 100', da keine elektrisch isolierte Unterteilung der Gruppen S1' bis S4' vorliegt.
  • Im Gegensatz hierzu ist die Ausführungsform gemäß der Erfindung in 1 bezüglich einiger grundlegender Elemente sehr ähnlich zur bekannten Ausführungsform in 3 bis auf die erfindungsgemäße Bereitstellung der Trennvorrichtungen C1 bis C4, welche zur elektrischen Isolation und damit zur elektrischen Trennung der vorhergehend gemeinsamen internen Versorgungsleitungen I1 und I2 zwischen benachbarten Paaren von Off-Chip-Treibern O angeordnet und bereitgestellt sind und damit der elektrischen Isolation der entsprechenden Off-Chip-Treiber O dienen. Aus diesem Grund sind die internen Versorgungsleitungen I1 und I2 praktisch lokal ausgebildet zur Vermeidung einer Wechselwirkung zwischen den Versorgungsleitungssektionen, welche mit verschiedenen Gruppen S1 bis S4 von Paaren von Off-Chip-Treibern O verknüpft sind.
  • 2 ist ein schematisches Blockdiagramm zur Darstellung einer Ausführungsform für die Trennvorrichtungen C1 bis C4. Hierbei werden die Trennvorrichtungen allgemein mit Cj gekennzeichnet, wobei j=1, ...., 4 gilt.
  • Jede Trennvorrichtung Cj weist jeweils ein erstes und ein zweites Paar DP1, DP2 von ersten und zweiten Dioden D1, D3 und D2, D4 auf. Jede der ersten und zweiten Dioden D1, D3 und D2, D4 sind anti-parallel innerhalb der ersten und zweiten internen Versorgungsleitungen I1 und I2 angeordnet und verbunden und bilden somit komplementäre Dioden aus.
  • 10
    Erfindungsgemäße Versorgungsleitungsanordnung
    10'
    Bekannte Versorgungsleitungsanordnung
    100
    Erfindungsgemäße Off-Chip-Treiberanordnung
    100'
    Bekannte Off-Chip-Treiberanordnung
    C1
    Trennvorrichtung
    C2
    Trennvorrichtung
    C3
    Trennvorrichtung
    C4
    Trennvorrichtung
    CP1
    Chippad
    CP2
    Chippad
    CP3
    Chippad
    CP4
    Chippad
    D1
    Diode
    D2
    Diode
    D3
    Diode
    D4
    Diode
    DP1
    Paar von Dioden
    DP2
    Paar von Dioden
    E1
    Erste externe Versorgungsleitung
    E2
    Zweite externe Versorgungsleitung
    I1
    Erste interne Versorgungsleitung
    I2
    Zweite interne Versorgungsleitung
    LP
    Gehäuseinduktivität
    O
    Off-Chip-Treiber
    P
    Gehäuse
    PP1
    Gehäusepin
    PP2
    Gehäusepin
    PP3
    Gehäusepin
    PP4
    Gehäusepin
    S1
    Erste Gruppe
    S2
    Zweite Gruppe
    S3
    Dritte Gruppe
    S4
    Vierte Gruppe
    S1'
    Erste Gruppe
    S2'
    Zweite Gruppe
    S3'
    Dritte Gruppe
    S4'
    Vierte Gruppe
    SP1
    Erster Versorgungspunkt
    SP2
    Zweiter Versorgungspunkt
    SP3
    Dritter Versorgungspunkt
    SP4
    Vierter Versorgungspunkt
    SP5
    Fünfter Versorgungspunkt
    T1
    Erster Versorgungsanschluss
    T2
    Zweiter Versorgungsanschluss
    T3
    Dritter Versorgungsanschluss
    T4
    Vierter Versorgungsanschluss
    T5
    Fünfter Versorgungsanschluss

Claims (8)

  1. Versorgungsleitungsanordnung (10), die zum internen Versorgen einer Mehrzahl von Off-Chip-Treibern (O) mit Leistung oder Signalen geeignet ist: – mit wenigstens einem Paar von ersten und zweiten internen Versorgungsleitungen (I1, I2), – wobei die ersten und zweiten Versorgungsleitungen (I1, I2) intern mit ersten und zweiten Versorgungsanschlüssen (T1, T2) von Off-Chip-Treibern (O) verbunden werden können, und – mit Trennvorrichtungen (C1, C2, C3, C4) in oder innerhalb den internen ersten und zweiten Versorgungsleitungen (I1, I2), – wobei die Trennvorrichtungen (C1, C2, C3, C4) zum Unterteilen und elektrischen Isolieren von Gruppen (S1, S2, S3, S4) der Mehrzahl von Off-Chip-Treibern (O) geeignet sind.
  2. Versorgungsleitungsanordnung gemäß Anspruch 1, wobei die Gruppen (S1, S2, S3, S4) der Off-Chip-Treiber (O) Paare von benachbarten Off-Chip-Treibern (O) bilden.
  3. Versorgungsleitungsanordnung gemäß einem der vorangehenden Ansprüche, wobei die ersten und zweiten internen Versorgungsleitungen (I1, I2) extern mit entsprechenden ersten und zweiten externen Versorgungsleitungen (E1, E2) verbunden sind oder verbunden werden können zum jeweiligen Bereitstellen entsprechender Leistung oder Signale.
  4. Versorgungsleitungsanordnung gemäß Anspruch 3, mit zusätzlich ersten und zweiten Versorgungspunkten (SP1, SP2) zum Bereitstellen der entsprechenden Verbindung zwischen den ersten und zweiten internen Versorgungsleitungen (I1, I2) und den ersten und zweiten externen Versorgungsleitungen (E1, E2).
  5. Versorgungsleitungsanordnung gemäß einem der vorangehenden Ansprüche, wobei einfache Trennungen als Trennvorrichtungen (C1, C2, C3, C4) vorgesehen sind.
  6. Versorgungsleitungsanordnung gemäß einem der vorangehenden Ansprüche, wobei die Trennvorrichtung (C1, C2, C3, C4) einem Element aus der Gruppe bestehend aus Paaren (DP1, DP2) von komplementären Dioden (D1, D2; D3, D4), Schalter, Transistoren und Kondensatoren entspricht.
  7. Off-Chip-Treiberanordnung (100) für ein Halbleiterschaltkreismodul mit einer Mehrzahl von Off-Chip-Treibern (O) und einer Versorgungsleitungsanordnung (10) gemäß einem der Ansprüche 1 bis 6 zum internen Versorgen der Off-Chip-Treiber (O) mit Leistung und/oder Signalen.
  8. Halbleiterschaltkreismodul mit einer Off-Chip-Treiberanordnung (100) gemäß Anspruch 7.
DE102005018736A 2004-04-30 2005-04-22 Versorgungsleitungsanordnung, Off-Chip-Treiberanordnung und Halbleiterschaltungsmodul Ceased DE102005018736A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/835389 2004-04-30
US10/835,389 US20050253256A1 (en) 2004-04-30 2004-04-30 Supply line arrangement, off chip driver arrangement, and semiconductor circuitry module

Publications (1)

Publication Number Publication Date
DE102005018736A1 true DE102005018736A1 (de) 2005-11-24

Family

ID=35220123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005018736A Ceased DE102005018736A1 (de) 2004-04-30 2005-04-22 Versorgungsleitungsanordnung, Off-Chip-Treiberanordnung und Halbleiterschaltungsmodul

Country Status (2)

Country Link
US (1) US20050253256A1 (de)
DE (1) DE102005018736A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006014733A1 (de) * 2006-03-30 2007-10-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einer Mehrzahl extern gespeister Stromversorgungsnetze

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137316A (en) * 1998-06-09 2000-10-24 Siemens Aktiengesellschaft Integrated circuit with improved off chip drivers
US6078068A (en) * 1998-07-15 2000-06-20 Adaptec, Inc. Electrostatic discharge protection bus/die edge seal
US6104588A (en) * 1998-07-31 2000-08-15 National Semiconductor Corporation Low noise electrostatic discharge protection circuit for mixed signal CMOS integrated circuits
US6335494B1 (en) * 2000-06-23 2002-01-01 International Business Machines Corporation Multiple power distribution for delta-I noise reduction
JP2002109888A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体集積回路装置
US6617649B2 (en) * 2000-12-28 2003-09-09 Industrial Technology Research Institute Low substrate-noise electrostatic discharge protection circuits with bi-directional silicon diodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006014733A1 (de) * 2006-03-30 2007-10-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einer Mehrzahl extern gespeister Stromversorgungsnetze
DE102006014733B4 (de) * 2006-03-30 2010-09-23 Qimonda Ag Chip mit einer Mehrzahl extern gespeister Stromversorgungsnetze

Also Published As

Publication number Publication date
US20050253256A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
DE112012004377B4 (de) Leistungswandler mit integrierten Kondensatoren
DE69430492T2 (de) Eingangs-Buffer und bidirektionaler Buffer für Systeme mit mehreren Spannungen
DE102005055185B4 (de) Halbleiterspeichermodul
DE102013202355B4 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips, bauelement und verfahren zur herstellung eines bauelements
DE112011105909B4 (de) Speichergerät mit Speicherchiplagenschichten, Speicherchiplagenelement mit Kopplungsstrukturen und System umfassend Speicherstapel, Prozessor und Systemelement
DE112016006565T5 (de) Hochgeschwindigkeits- und Hochspannungs-Treiber
CN101753008A (zh) 集成电路去耦电容器
DE102006051514A1 (de) Speichermodul und Verfahren zum Betreiben eines Speichermoduls
DE102008055157A1 (de) Ansteuerschaltung für eine Leistungshalbleiteranordnung und Leistungshalbleiteranordnung
DE10238323A1 (de) Integrierte Halbleiterschaltung und Mehrfachchip-Gerätebaugruppe
EP0736904B1 (de) Integrierte Halbleiterschaltung mit einem Schutzmittel
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE102008048845A1 (de) Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen
EP2871766A1 (de) Ansteuerschaltung für Drei-Level-Inverter
DE19704289B4 (de) Integrierte Halbleiterschaltung, die separat zu Eingangsschaltungen geführte Netzleitungen hat und Schaltungseinheit damit
DE102004060345A1 (de) Halbleitervorrichtung mit geschichteten Chips
EP1661048B1 (de) Verfahren zum entwurf von integrierten schaltkreisen mit ersatz-logikgattern
DE19706798B4 (de) Halbleiter-Leistungsmodul
DE102006017947A1 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
DE102005018736A1 (de) Versorgungsleitungsanordnung, Off-Chip-Treiberanordnung und Halbleiterschaltungsmodul
DE202006014573U1 (de) Schnittstellenschaltung für eine Funktionseinheit eines Multichip-Systems
DE102014111438B4 (de) Leistungsbaustein und Verfahren zu dessen Herstellung
EP3281289B1 (de) Leistungsstromrichter mit parallel geschalteten halbleiterschaltern
DE102010040512B4 (de) Chip mit einer Hochfrequenzschalteranordnung und Schaltungsanordnung, Verfahren zur Herstellung einer Hochfrequenzschaltungsanordnung
DE10135812C1 (de) Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection