DE102005004709A1 - Verfahren zur Herstellung integrierter Schaltungen - Google Patents
Verfahren zur Herstellung integrierter Schaltungen Download PDFInfo
- Publication number
- DE102005004709A1 DE102005004709A1 DE200510004709 DE102005004709A DE102005004709A1 DE 102005004709 A1 DE102005004709 A1 DE 102005004709A1 DE 200510004709 DE200510004709 DE 200510004709 DE 102005004709 A DE102005004709 A DE 102005004709A DE 102005004709 A1 DE102005004709 A1 DE 102005004709A1
- Authority
- DE
- Germany
- Prior art keywords
- module
- modules
- region
- collector
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 137
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000002019 doping agent Substances 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Abstract
Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren, indem DOLLAR A das Herstellungsverfahren in mehrere Verfahrensmodule (Modul 1a, 1b, 2, 3a, 3b) aufgegliedert ist, wobei als Verfahrensmodule (Modul 1a, 1b, 2, 3a, 3b) DOLLAR A - ein Anschlussmodul zur Erzeugung eines Anschlussgebietes, DOLLAR A - ein Kollektor-Emitter-Modul zur Erzeugung eines, an das Anschlussgebiet angrenzenden Kollektorgebietes und/oder eines, an das Anschlussgebiet angrenzenden Emittergebietes, und DOLLAR A - ein Basismodul zur Erzeugung eines Basisgebietes DOLLAR A definiert sind und wobei die Verfahrensmodule (Modul 1a, 1b, 2, 3a, 3b) zueinander derartige Verfahrensschnittstellen (I¶12¶, I¶23¶) aufweisen, dass zur Entwicklung einer von der bestehenden Technologieversion abweichenden Technologieversion DOLLAR A zumindest ein Prozessschritt (P1, P2, P3, P4, P5, P6, P7, P8 oder P9) eines Verfahrensmoduls (Modul 1a, 1b, 2, 3a, 3b) unter Einhaltung der Verfahrensschnittstelle (I¶12¶, I¶23¶) unabhängig von den Prozessschritten (P1, P2, P3, P4, P5, P6, P7, P8 oder P9) der übrigen Verfahrensmodule (Modul 1a, 1b, 2, 3a, 3b) geändert wird.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung integrierter Schaltungen.
- Aus dem Stand der Technik sind integrierte Halbleiterschaltkreise und Verfahren zur Herstellung derselben bekannt, die Heterobipolartransistoren mit einem Silizium-Germanium-Mischkristall im Basishalbleitergebiet aufweisen.
- Aufgabe der vorliegenden Erfindung ist es das Verfahren zur Herstellung von integrierten Schaltkreisen weiter zu entwickeln. Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
- Demgemäß ist ein Verfahren zur Herstellung integrierter Schaltkreise mit Silizium – Germanium – Heterobipolartransistoren vorgesehen. Das Herstellungsverfahren ist in mehrere Verfahrensmodule aufgegliedert. Ein Verfahrensmodul weist dabei einen, vorzugsweise jedoch zumindest zwei Prozessschritte des Herstellungsverfahrens auf. Zur Aufgliederung sind gemäß der Erfindung mehrere oder alle Prozessschritte in Modulen zusammengefasst.
- Als Verfahrensmodule sind
- – ein Anschlussmodul zur Erzeugung eines insbesondere vergrabenen Anschlussgebietes,
- – ein Kollektor-Emitter-Modul zur Erzeugung eines, an das Anschlussgebiet angrenzenden Kollektorgebietes und/oder eines, an das Anschlussgebiet angrenzenden Emittergebietes, und
- – ein Basismodul zur Erzeugung eines Basisgebietes
- Unter einem insbesondere vergrabenen Anschlussgebiet wird ein leitfähiges Gebiet zum Anschluss eines halbleitenden, vorzugsweise aktiven Gebietes verstanden, das vorzugsweise bezüglich der Waferoberfläche zumindest teilweise unterhalb eines aktiven Halbleitergebiets insbesondere des Heterobipolartransistors angeordnet ist. Vorzugsweise ist das aktive Halbleitergebiet zumindest teilweise monokristallin. Das Halbleitergebiet der Basis grenzt bevorzugt unmittelbar an das Kollektorgebiet und/oder an das Emittergebiet, das zumindest an der Grenzfläche monokristallin ausgebildet ist. Dabei können im Herstellungsprozess zusätzliche dünne intrinsische Schichten vorgesehen sein, die beispielsweise während des weiteren Verfahrensverlaufs durch Diffusion von Dotanden als Basisgebiet, als Kollektorgebiet oder als Emittergebiet dotiert werden.
- Das Wesen der Erfindung liegt dabei in der Entwicklung einer von der bestehenden Technologieversion abweichenden Technologieversion, indem die Verfahrensmodule zueinander derartige Verfahrensschnittstellen aufweisen, dass zumindest ein Prozessschritt eines Verfahrensmoduls unter Einhaltung der Verfahrensschnittstelle unabhängig von den Prozessschritten der übrigen Verfahrensmodule für die abweichende Technologieversion geändert wird.
- Die Verfahrenschnittstellen weisen vorzugsweise eine oder mehrere Verfahrensbedingungen auf, die Prozesse von mindestens zwei Modulen betreffen. Beispielsweise betrifft ein Hochtemperatur-Epitaxie-Prozessschritt im Kollektor-Emitter-Modul sowohl die Diffusion und somit die Dotierstoffverteilung der im Anschlussmodul als auch die Diffusion und somit die Dotierstoffverteilung der im Kollektor-Emitter-Modul eingebrachten Dotierstoffe, die während des Hochtemperatur-Epitaxie-Prozessschritts diffundieren.
- Technologieversionen unterscheiden sich dann, wenn sich die elektrischen Eigenschaften zumindest eines integrierten Bauelementes mit dem Technologiewechsel ändern. Vorzugsweise wird mit der neuen Technologieversion der Heterobipolartransistor den gewünschten Spezifikationen angepasst.
- Die Erzeugung der vorzugsweise hochdotierten, metallischen und/oder silizidierten Zuleitungen für die zuvor genannten Gebiete kann dabei ein Bestandteil des jeweiligen Verfahrensmoduls sein und/oder ein oder mehrere separate Verfahrensmodule bilden.
- Das Basismodul kann in einer ersten Erfindungsvariante dabei die Ausbildung des Basishalbleitergebietes als auch das Aufbringen des nachfolgend auf das Basishalbleitergebiet aufgebrachte Emitterhalbleitergebiet aufweisen. In diesem Fall werden die Verfahrensschnittstellen des Basismoduls auch für die Ausbildung des Emitterhalbleitergebietes definiert.
- Dagegen sieht eine alternative zweite Erfindungsvariante vor, dass neben dem Basismodul ein zusätzliches Emittermodul vorgesehen ist, wobei in dem Emittermodul das Emitterhalbleitergebiet ausgebildet wird. Hierbei ist eine zusätzliche Verfahrensschnittstelle zum Basismodul definiert.
- Analoges gilt für die Ausbildung eines Kollektorhalbleitergebiet innerhalb eines Kollektormoduls analog der ersten beziehungsweise zweiten Erfindungsvariante, wenn im Kollektor-Emitter-Modul bereits ein Emitterhalbleitergebiet ausgebildet worden ist.
- Gemäß einer vorteilhaften Weiterbildung der Erfindung weist zumindest ein Verfahrensmodul zumindest zwei Modulvarianten auf. Die Modulvarianten werden dabei in ein und derselben Technologieversion verwendet, um unterschiedliche Bauelemente mit einer reduzierten Anzahl von nötigen Prozessschritten zu erzeugen. Bevorzugt werden die zumindest zwei Modulvarianten auf demselben integrierten Schaltkreis durchgeführt. Beispielsweise kann eine erste Modulvariante zur Erzeugung eines Kollektorgebietes und eine zweite Modulvariante zur zumindest teilweise parallelen Erzeugung eines Emittergebietes ausgestaltet werden.
- Eine besonders bevorzugte Weiterbildung der Erfindung sieht vor, dass zur Entwicklung einer von einer bestehenden Technologiegeneration abweichenden neuen Technologiegeneration zumindest eine Verfahrensschnittstellenbedingung zumindest einer der Verfahrensschnittstellen geändert wird. In diesem Fall führt diese Änderung dazu, dass keine Versionierung mehr erfolgt. Eine durch die Versionierung mögliche Kompatibilität der Technologieversionen untereinander wird dabei aufgegeben, um signifikantere Anpassungen des Herstellungsgesamtprozesses an neue Anforderungen an die elektrischen Eigenschaften mit zusätzlichen Freiheitsgraden zu ermöglichen. Um die Überprüfung der neuen Technologiegeneration weitestgehend zu vereinfachen ist dabei vorzugsweise vorgesehen, dass höchstens drei Verfahrensschnittstellenbedingungen der Verfahrensschnittstellen geändert werden.
- In einer anderen besonders vorteilhaften Weiterbildung der Erfindung ist vorgesehen, dass zumindest eine der Verfahrensschnittstellen zumindest eine Verfahrensschnittstellenbedingung aufweist, die von zumindest zwei innerhalb bestimmter Bereiche variabler Verfahrensparameter abhängig ist. Deren Variabilität ist dabei vorzugsweise durch die Verfahrensschnittstellenbedingung oder durch andere Prozessbedingungen begrenzt. Verfahrensparameter können dabei alle innerhalb eines oder mehrerer Prozessschrite einstellbare Parameter der Herstellungsverfahrens sein, wie beispielsweise eine Implantationsdosis, eine Implantationsenergie, die Dauer eines Temperschrittes oder die Dauer einer Ätzung.
- Die Verfahrensschnittstellenbedingung ermöglicht dabei weiterhin eine Änderung der Verfahrensparameter für die abweichende Technologieversion, wobei die Verfahrensparameter in Kombination jedoch die Verfahrensschnittstellenbedingung weiterhin erfüllen müssen. Die Kombination der Verfahrensparameter kann beispielsweise durch einen Algorithmus, in einfachsten Fällen durch eine Summation oder Multiplikation festgelegt sein. Vorzugsweise ist dabei die Verfahrensschnittstellenbedingung mehrdimensional. Vorteilhafterweise ermöglicht die Verfahrensschnittstellenbedingung durch entsprechende Freiheitsgrade in der Variabilität der Verfahrensparameter eine Flexibilität in der Ausgestaltung der abweichenden Technologieversion.
- Eine bevorzugte Ausgestaltung dieser Weiterbildung der Erfindung sieht vor, dass die Verfahrensschnittstellenbedingung eine Diffusionslänge ist, die von einem Dotierstoff, einer Dotierstoffkonzentration und einem thermischen Budget nachfolgender Verfahrensmodule als variable Verfahrensparameter abhängig ist. Demgemäß können unter Einhaltung der Bedingung der Diffusionslänge sowohl der Dotierstoff, die Dotierstoffkonzentration als auch das thermische Budget in Kombination geändert und hierdurch die Technologie versioniert werden.
- Eine weitere bevorzugte Weiterbildung der Erfindung sieht vor, dass eine Erste der Verfahrensschnittstellen zwischen Anschlussmodul und Kollektor-Emitter-Modul in einer Abfolge der Prozessschritte vor einem epitaktischen Aufbringen von Halbleitermaterial des Kollektorgebietes und/oder des Emittergebietes gesetzt ist. Dabei ist die erste Verfahrenschnittstelle zeitlich vor der Epitaxie angeordnet, so dass zwischen der Verfahrenschnittstelle und der Epitaxie weitere Prozessschritte, wie ein Reinigungsätzen erfolgen können. Bevorzugt ist die erste Verfahrensschnittstelle jedoch zeitlich unmittelbar vor der Epitaxie gesetzt.
- Die Erfindung weiterbildend ist die erste Verfahrensschnittstelle durch einen Dotierstoff, eine Dotierstoffkonzentration, das thermische Budget nachfolgender Verfahrensmodule und/oder einer Diffusionslänge als Schnittstellenbedingung definiert. Weitere Schnittstellenbedingungen sind beispielsweise die Oberflächenbeschaffenheit vor dem zweiten Modul oder definierte Isolatorgebiete.
- Ein weiterer Aspekt der Erfindung ist, dass vorzugsweise das Anschlussmodul die Prozessschritte
- – Ätzen eines Grabens in ein Halbleitersubstrat und
- – Erzeugen von isolierenden Wänden des Grabens mittels eines Dielektrikums
- Vorteilhafterweise weist das Anschlussmodul zusätzlich die Prozessschritte
- – Verfüllen des Grabens durch Aufbringen einer Siliziumschicht,
- – anisotropes Rückätzen der Siliziumschicht bis auf eine außerhalb des Grabens verbleibende Restschicht und
- – Oxidieren der Restschicht und Planarisieren der Oxidschicht auf.
- In einer bevorzugten Ausgestaltung der Erfindung wird in einer ersten Modulvariante in ein erstes, insbesondere vergrabenes Anschlussgebiet eine höhere Dotierstoffkonzentration eingebracht als in ein zweites vergrabenes Anschlussgebiet einer zweiten Modulvariante, so dass durch die größere Diffusionslänge der ersten Modulvariante eine Kollektordriftzone verkürzt ist.
- Ein weiterer Aspekt der Erfindung sind Halbleiterschaltkreise unterschiedlicher Technologieversionen, die Silizium-Germanium-Hetero bipolartransistoren mit mehreren unterschiedlichen Strukturmodulen aufweisen.
- Als Strukturmodule sind
- – ein Anschluss-Strukturmodul mit einem vergrabenen Anschlussgebiet,
- – ein Kollektor-Emitter-Strukturmodul mit einem, an das Anschlussgebiet angrenzenden Kollektorgebiet und/oder einem, an das Anschlussgebiet angrenzenden Emittergebiet und
- – ein Basis-Strukturmodul mit einem, ein Silizium-Germanium-Mischkristall aufweisendes Basisgebiet
- Die Strukturmodule weisen zueinander derartige Strukturschnittstellen auf, dass zur Entwicklung einer von der bestehenden Technologieversion abweichenden Technologieversion zumindest eine elektrische Eigenschaft eines Strukturmoduls unter Einhaltung der Strukturschnittstelle unabhängig von den elektrischen Eigenschaften der übrigen Strukturmodule geändert ist.
- Ein wiederum anderer Aspekt der Erfindung ist eine Verwendung eines zuvor beschriebenen Verfahrens zur Herstellung integrierter Schaltkreise oder zuvor beschriebener Halbleiterschaltkreise zur Anpassung der Technologieversion an applikationsspezifische Randbedingungen.
- Im Folgenden wird die Erfindung durch Ausführungsbeispiele anhand zeichnerischer Darstellungen näher erläutert.
- Es zeigen
-
1 Verfahrensmodule mit zugeordneten Verfahrensschnittstellen, -
2a eine erste schematische Schnittansicht nach Prozessschritten der Herstellung eines integrierten Schaltkreises, -
2b eine zweite schematische Schnittansicht nach Prozessschritten der Herstellung eines integrierten Schaltkreises, -
2c eine dritte schematische Schnittansicht nach Prozessschritten der Herstellung eines integrierten Schaltkreises, und -
2d eine vierte schematische Schnittansicht nach Prozessschritten der Herstellung eines integrierten Schaltkreises. - Gemäß
1 ist das Herstellungsverfahren für einen integrierten Schaltkreis mit einem Silizium-Germanium-Heterobipolartransistor in mehrere Verfahrensmodule Modul1a , Modul1b , Modul2 , Modul3a und Modul3b unterteilt. Dabei zeigt die Modulaufteilung des Ausführungsbeispiels der1 sowohl für das erste Modul (Modul1a /Modul1b ) eine erste Modulvariante Modul1a und eine zweite Modulvariante Modul1b als auch für das dritte Modul die Modulvarianten Modul3a und Modul3b . - Das Ausführungsbeispiel der
1 zeigt beispielhaft die vorteilhafte Aufteilung in drei Verfahrensmodule, wobei sowohl die Modulvariante1a mit dem Modul2 und der Modulvariante3a , die Modulvariante1a mit dem Modul2 und der Modulvariante3b , die Modulvariante1b mit dem Modul2 und der Modulvariante3a als auch die Modulvariante1b mit dem Modul2 und der Modulvariante3b kombiniert werden können, um Transistoren mit unterschiedlichen elektrischen Eigenschaften auf einem Halbleiterchip zu erzeugen. Das erste Modul (Modul1a , Modul1b ), das zweite Modul2 und das dritte Modul (Modul3a ,3b ) folgen gemäß dem Ausführungsbeispiel der1 aufeinander nach der Zeit t. - Die Module Modul
1a , Modul1b , Modul2 , Modul3a und Modul3b weisen jeweils einen mehrere Prozessschritte P1 bis P3, P4 bis P7, beziehungsweise P8 bis P9 des Herstellungsverfahrens auf, die auch für unterschiedliche Modulvarianten identisch sind. Varianten der Module können beispielsweise durch eine entsprechende Maskierung und somit durch einen seitlichen Versatz s auf dem Wafer erzeugt werden. - Die Module Modul
1a , Modul1b , Modul2 , Modul3a und Modul3b sind dabei durch Verfahrenschnittstellen I12, I23 zueinander definiert. In dem Ausführungsbeispiel der1 sind die Verfahrensschnittstellen I12, I23 zeitlich zwischen dem ersten Modul Modul1a , Modul1b und dem zweiten Modul Modul2 und zwischen dem zweiten Modul Modul2 und dem dritten Modul Modul3a und Modul3b angeordnet. Auch ist eine, in1 nicht dargstellte Schnittstelle zwischen dem ersten Modul Modul1a , Modul1b und dem dritten Modul Modul3a , Modul3b möglich. - Die Erfindung ist dabei nicht auf das in
1 dargestellte Ausführungsbeispiel beschränkt. Durch entsprechende Definition können weitere Module und Schnittstellen hinzugefügt werden. Weitere Module sind in1 durch Punkte angedeutet. - Beispielsweise ist das Modul
1 ein vergrabenes Anschlussgebiet zur elektrischen Kontaktierung eines Kollektorhalbleitergebietes oder eines Emitterhalbleitergebietes des Heterobipolartransistors. Modulvariante1a weist dabei gegenüber der Modulvariante1b eine geringere Dotierstoffkonzentration oder einen anderen Dotierstoff auf, so dass das in nachfolgenden Modulen2 und3 definierte thermische Budget zu einer unterschiedlichen Ausdiffusion des im Modul1 eingebrachten Dotierstoffes in darüber angeordnete Halbleiterschichten während der Module2 und3 führt. Ist diese Halbleiterschicht beispielsweise ein aktives Kollektorhalbleitergebiet, erzeugen die beiden Modulvarianten1a und1b demzufolge unterschiedliche Kollektordriftzonen für Heterobipolartransistoren mit unterschiedlichen Hochfrequenzeigenschaften. Weiterhin können die Modulvarianten3a und3b beispielsweise unterschiedliche Basisgebiete erzeugen. - Wird ausgehend von den, den Modulen zugeordneten Prozessschritten P1 bis P9 eine neue Technologiegeneration mit neuen Heterobipolartransistoren mit beispielsweise einer höheren Durchbruchspannungsfestigkeit gewünscht, werden in diesem Fall lediglich die Prozessschritte P4 bis P7 des Moduls
2 geändert. Die übrigen Prozessschritte P1 bis P3 und P8 bis P9 verbleiben unverändert. Die Änderungsmöglichkeiten der Prozessschritte P4 bis P7 des Moduls2 sind dabei durch die definierten Schnittstellen I12 und I23 begrenzt. D.h. die durch die Schnittstellen definierten Randbedingungen der Prozessschritte P4 bis P7 bleiben unverändert. - Beispielsweise benötigt Modul
1 gemäß der Verfahrensschnittstelle I12 durch das nachfolgende Modul2 ein bestimmtes thermische Budget. Werden die Prozessschritte P4 bis P7 für die neue Technologieversion in neue Prozessschritte (P4' bis P7', in1 nicht dargstellt) verändert, ist auf Einhaltung des thermischen Budgets zwingend zu achten. Ist das thermische Budget beispielsweise zu niedrig muss ein thermischer Ersatz-Prozess hinzugefügt werden, der ausschließlich zur Einhaltung der Verfahrensschnittstellenbedingung dient. - In den
2a bis2d werden Prozesse eines ersten Moduls dargestellt, die ein strukturelle Bedingungen einer Verfahrensschnittstelle definieren. Diese fügt daher die Randbedingung hinzu, dass für Prozessschritte des nachfolgenden Moduls die in2d schematisch dargestellte, geometrische Schnittstelle voraus zu setzen ist. - In
2a ist ein Ausschnitt einer Schnittansicht durch einen zu prozessierenden Wafer gezeigt. Ein Substrat10 aus Silizium ist mit einem Dielektrikum20 aus Siliziumdioxid und mit einem Photolack30 beschichtet. Mittels einer Belichtung des Fotolacks und nachfolgender Ätzschritte ist eine Grabenstruktur40 in das Substrat10 und in das Dielektrikum20 geätzt. Dieser Prozesszustand ist in2a dargstellt. Die Grabenstrukturen40 sollen einen später zu erzeugenden Heterobipolartransistor von anderen Bauelementen lateral isolieren. - Nachfolgend werden die Wände der Grabenstruktur
40 durch Oxidation mit einem Dielektrikum21 (aus Siliziumdioxid) beschichtet. Nachfolgend werden die Grabenstrukturen40 mit Polysilizium50 verfüllt. Die Grabenstruktur40 zeichnet sich dabei an einer Oberflächenstruktur41 des abgeschiedenen Polysiliziums50 ab. - Als Verfahrensschnittstelle ist eine planarisierte Oberfläche definiert, die durch nachfolgende Prozessschritte erzeugt wird. Zunächst wird, wie in
2c dargstellt die Polysiliziumschicht50 anisotrop derart zurückgeätzt, dass das obere Niveau der Polysiliziumschicht50' innerhalb der Grabenstruktur50 nicht unter das Niveau des Substratsiliziums10 geätzt wird. Dabei verbleibt eine dünne Restschicht des Polysiliziums50 außerhalb der Grabenstruktur40 auf dem Dielektrikum20 . - Die dünne Restschicht aus Polysilizium
50' wird nachfolgend oxidiert, so dass die Oberfläche durch eine nicht planare Oberfläche aus dem Dielektrikum gebildet wird. Durch nachfolgendes chemisch-mechanisches Polieren der Oberfläche wird eine Planarität des Dielektrikums200 erzeugt. Nachfolgend kann noch ein Fenster100 in das Oberflächendielektrikum200 geätzt werden, wie in2d dargestellt. Vor oder nach dem Ätzen des Fensters100 ist dabei die Verfahrensschnittstelle definiert, die neben möglichen weiteren Bedingungen, wie beispielsweise eine Dotierstoffkonzentration durch die Bedingung einer planaren Dielektrikumoberfläche mit oder ohne geätztem Fenster definiert ist. - Die in den
2a bis2d dargestellten Prozessschritte sind zwar nicht auf eine Nutzung innerhalb des Modulverfahrens beschränkt, in diesem jedoch vorteilhaft zu verwenden.
Claims (12)
- Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren, indem das Herstellungsverfahren in mehrere Verfahrensmodule (Modul
1a ,1b ,2 ,3a ,3b ) aufgegliedert ist, wobei als Verfahrensmodule (Modul1a ,1b ,2 ,3a ,3b ) – ein Anschlussmodul zur Erzeugung eines Anschlussgebietes, – ein Kollektor-Emitter-Modul zur Erzeugung eines, an das Anschlussgebiet angrenzenden Kollektorgebietes und/oder eines, an das Anschlussgebiet angrenzenden Emittergebietes, und – ein Basismodul zur Erzeugung eines Basisgebietes definiert sind und wobei die Verfahrensmodule (Modul1a ,1b ,2 ,3a ,3b ) zueinander derartige Verfahrensschnittstellen (I12, I23) aufweisen, dass zur Entwicklung einer von der bestehenden Technologieversion abweichenden Technologieversion zumindest ein Prozessschritt (P1, P2, P3, P4, P5, P6, P7, P8 oder P9) eines Verfahrensmoduls (Modul1a ,1b ,2 ,3a ,3b ) unter Einhaltung der Verfahrensschnittstelle (I12, I23) unabhängig von den Prozessschritten (P1, P2, P3, P4, P5, P6, P7, P8 oder P9) der übrigen Verfahrensmodule (Modul1a ,1b ,2 ,3a ,3b ) geändert wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zumindest ein Verfahrensmodul zumindest zwei Modulvarianten (Modul
1a ,1b ,3a ,3b ) aufweist. - Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die zumindest zwei Modulvarianten (Modul
1a ,1b ,3a ,3b ) auf demselben integrierten Schaltkreis durchgeführt werden. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zur Entwicklung einer von einer bestehenden Technologiegeneration abweichenden neuen Technologiegeneration zumindest eine Verfahrensschnittstellenbedingung zumindest einer der Verfahrensschnittstelle (I12, I23) geändert wird, vorzugsweise höchstens drei Verfahrensschnittstellenbedingungen der Verfahrensschnittstellen (I12, I23) geändert werden.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest eine der Verfahrensschnittstellen (I12, I23) zumindest eine Verfahrensschnittstellenbedingung aufweist, die von zumindest zwei innerhalb bestimmter Bereiche variabler Verfahrensparameter abhängig ist.
- Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Verfahrensschnittstellenbedingung eine Diffusionslänge ist, die von einem Dotierstoff, einer Dotierstoffkonzentration und einem thermischen Budget nachfolgender Verfahrensmodule als variable Verfahrensparameter abhängig ist.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Erste der Verfahrensschnittstellen zwischen Anschlussmodul und Kollektor-Emitter-Modul in einer Abfolge der Prozessschritte vor einem epitaktischen Aufbringen von Halbleitermaterial des Kollektorgebietes und/oder des Emittergebietes gesetzt ist.
- Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die erste Verfahrensschnittstelle durch einen Dotierstoff, eine Dotierstoffkonzentration, das thermische Budget nachfolgender Verfahrensmodule und/oder einer Diffusionslänge als Verfahrensschnittstellenbedingungen definiert ist.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Anschlussmodul die Prozessschritte – Ätzen eines Grabens (
40 ) in ein Halbleitersubstrat (10 ) und – Erzeugen von isolierenden Wänden (21 ) des Grabens (40 ) mittels eines Dielektrikums (21 ) aufweist. - Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Anschlussmodul zusätzlich die Prozessschritte – Verfüllen des Grabens (
40 ) durch Aufbringen eines Siliziumschicht (50 ), – anisotropes Rückätzen der Siliziumschicht (50 ) bis auf eine außerhalb des Grabens (40 ) verbleibende Restschicht (50' ) und – Oxidieren der Restschicht (50' ) und Planarisieren der Oxidschicht (200 ) aufweist. - Verfahren zumindest nach Anspruch 3, dadurch gekennzeichnet, dass in einer ersten Modulvariante in ein erstes vergrabenes Anschlussgebiet eine höhere Dotierstoffkonzentration eingebracht wird als in ein zweites vergrabenes Anschlussgebiet einer zweiten Modulvariante, so dass durch die größere Diffusionslänge der ersten Modulvariante eine Kollektordriftzone verkürzt ist.
- Verwendung eines Verfahrens zur Herstellung integrierter Schaltkreise nach Anspruch 1 zur Anpassung der Technologieversion an applikationsspezifische Randbedingung.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510004709 DE102005004709A1 (de) | 2005-02-02 | 2005-02-02 | Verfahren zur Herstellung integrierter Schaltungen |
PCT/EP2006/000661 WO2006081974A1 (de) | 2005-02-02 | 2006-01-26 | Verfahren zur herstellung integrierter schaltungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510004709 DE102005004709A1 (de) | 2005-02-02 | 2005-02-02 | Verfahren zur Herstellung integrierter Schaltungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005004709A1 true DE102005004709A1 (de) | 2006-08-10 |
Family
ID=36061424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200510004709 Ceased DE102005004709A1 (de) | 2005-02-02 | 2005-02-02 | Verfahren zur Herstellung integrierter Schaltungen |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102005004709A1 (de) |
WO (1) | WO2006081974A1 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912678A (en) * | 1997-04-14 | 1999-06-15 | Texas Instruments Incorporated | Process flow design at the module effects level through the use of acceptability regions |
WO2002103776A2 (en) * | 2001-06-18 | 2002-12-27 | Advanced Micro Devices, Inc. | Method for relating photolithography overlay target damage and chemical mechanical planarization (cmp) fault detection to cmp tool identification |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58153349A (ja) * | 1982-03-08 | 1983-09-12 | Nec Corp | 半導体装置の製造方法 |
US4819052A (en) * | 1986-12-22 | 1989-04-04 | Texas Instruments Incorporated | Merged bipolar/CMOS technology using electrically active trench |
US5248894A (en) * | 1989-10-03 | 1993-09-28 | Harris Corporation | Self-aligned channel stop for trench-isolated island |
US5385861A (en) * | 1994-03-15 | 1995-01-31 | National Semiconductor Corporation | Planarized trench and field oxide and poly isolation scheme |
JP2002270815A (ja) * | 2001-03-14 | 2002-09-20 | Hitachi Ltd | 半導体装置及びその半導体装置により構成された駆動回路 |
-
2005
- 2005-02-02 DE DE200510004709 patent/DE102005004709A1/de not_active Ceased
-
2006
- 2006-01-26 WO PCT/EP2006/000661 patent/WO2006081974A1/de not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912678A (en) * | 1997-04-14 | 1999-06-15 | Texas Instruments Incorporated | Process flow design at the module effects level through the use of acceptability regions |
WO2002103776A2 (en) * | 2001-06-18 | 2002-12-27 | Advanced Micro Devices, Inc. | Method for relating photolithography overlay target damage and chemical mechanical planarization (cmp) fault detection to cmp tool identification |
Also Published As
Publication number | Publication date |
---|---|
WO2006081974A1 (de) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60132994T2 (de) | Verfahren zur herstellung eines leistungs-mosfets | |
EP0010596B1 (de) | Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen | |
DE102011088584B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE102005030585A1 (de) | Halbleiterbauelement mit einem vertikalen Entkopplungskondensator | |
DE102004009597A1 (de) | Verfahren zur Herstellung einer Halbleiterbaugruppe | |
DE10219107A1 (de) | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben | |
DE102004028709B4 (de) | Vertikaldoppelkanal-Silicon-on-Insulator-Transistor und Verfahren zu seiner Herstellung | |
WO2006094495A1 (de) | Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen | |
DE102020008064B4 (de) | Tiefe grabenisolationsstruktur und verfahren zu deren herstellung | |
WO2008058829A1 (de) | Verfahren zur herstellung eines halbleiterbauelements mit zwei gräben | |
DE10233208A1 (de) | Halbleiterbauelement mit Grabenisolierung sowie zugehöriges Herstellungsverfahren | |
DE102011010112A1 (de) | Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation | |
DE4130890A1 (de) | Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur | |
DE10303926B4 (de) | Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement | |
DE3842749A1 (de) | Verfahren zum herstellen einer integrierten schaltung | |
DE19538005A1 (de) | Verfahren zum Erzeugen einer Grabenisolation in einem Substrat | |
DE60120897T2 (de) | Herstellung eines CMOS-Kondensators | |
DE10147120B4 (de) | Grabenkondensator und Verfahren zur Herstellung desselben | |
DE69937106T2 (de) | Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat | |
DE19843160B4 (de) | Halbleitervorrichtung mit Grabentrennung und Verfahren zu dessen Herstellung mittels Vorplanarisierung | |
DE102005004709A1 (de) | Verfahren zur Herstellung integrierter Schaltungen | |
DE102005004707B4 (de) | Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren | |
DE102005004708B4 (de) | Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor | |
EP1636846A1 (de) | Integrierte schaltungsanordnung mit npn- und pnp-bipolartransistoren sowie herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |