DE102004047957A1

DE102004047957A1 - Verstärker-Vorverzerrung mittels Verbund-Aufsuchtabellen

Info

Publication number: DE102004047957A1
Application number: DE102004047957A
Authority: DE
Inventors: Robert E. Johnson; Ruikang Yang
Original assignee: Andrew AG; Andrew LLC
Current assignee: Commscope Technologies AG; Commscope Technologies LLC
Priority date: 2003-10-22
Filing date: 2004-10-01
Publication date: 2005-09-29
Also published as: US20050088230A1; US6963243B2; KR20050039659A; GB2407443A; CN1610249A; GB0420827D0

Abstract

Aus Meßwerten für die aktuelle und eine frühere Signalleistung wird ein kombinierter Indexwert generiert, der an eine oder mehr Verbund-Aufsuchtabellen (bspw. eine I- und Q-Aufsuchtabelle bzw. -LUT) gelegt wird, um einen oder mehr Vorverzerrungsparameter (bspw. I und Q) auszulesen. In einer Ausführungsform wird ein kombinierter Indexwert durch Verketten des aktuellen und eines früheren Leistungsmaßes erzeugt, wobei jede Verbund-LUT alle möglichen Kombinationen von aktuellen mit früheren Leistungsmaßen auf die Werte der entsprechenden Vorverzerrungsparameter abbildet. Indem man für die I- und Q-Komponente jeweils eine Verbund-LUT verwendet, lässt die Gesamtbearbeitungsdauer des Vorverzerrungsprozesses sich gegenüber dem Stand der Technik erheblich verkürzen, so dass sich zum Verzögern des Eingangssignals signifikant kleinere HF-Verzögerungsleitungen einsetzen und so ein weniger kostenaufwendiges und effizienteres Verstärkersystem erreichen lassen.

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft die Signalverarbeitung und insbesondere Verfahren zum Linearisieren von Verstärkern mittels Vorkompensation.

HINTERGRUND DER ERFINDUNG

Verstärker wie bspw. Leistungsverstärker in den Basisstationen von Funk-Übertragungssystemen arbeiten typischerweise über ihre Arbeitsbereiche nicht linear. Diese Nichtlinearität kann zu Störungen führen, die die Übertragung beschädigt oder sie sonstwie beeinträchtigt. Zur Abhilfe kann man einem Verstärker Schaltungsteile hinzufügen in dem Versuch, das effektive Arbeitsverhalten des Verstärkers zu linearisieren. Herkömmliche Verfahren zum Linearisieren von Verstärkern arbeiten typischerweise mit Vorkompensation und/oder Mitkoppelkompensation.

Bei der Linearisierung von Verstärkern mittels Vorkompensation wird das zu verstärkende Signal, bevor es an den Verstärker gelegt wird vorverzerrt, um das Eingangssignal anzupassen, und zwar unter Berücksichtigung bekannter Nichtlinearitäten der Übertragungsfunktion des Verstärkers. Bei der Mitkoppelkompensation wird ein Hilfssignal vorwärts durchgereicht und mit dem Ausgangssignal des Verstärkers verknüpft, um das Ausgangssignal den Nichtlinearitäten der Übertragungsfunktion des Verstärkers anzupassen.

Die 1 zeigt ein Prinzip-Blockschaltbild eines bekannten Verstärkersystems 100, das mittels Vorkompensation linearisiert wird. Insbesondere wird ein Proben- bzw. Abtastwert eines HF-Eingangssignals x(t) auf einen Hüllkurvendetektor 102 gegeben, der eine Spannung erzeugt, die dem momentanen Leistungsniveau der Hüllkurve des Eingangssignals entspricht. Das analoge Leistungssignal p(t) wird mit dem Analog/Digital-Wandler (ADC) 104 digitalisiert. Das resultierende digitale Leistungssignal p(n) geht an einen Vorverzerrer 106, der ein vorverzerrtes Signal in Form der digitalen Komponentensignale I(n) und Q(n) liefert. Diese digitalen Vorverzerrungssignale I(n), Q(n) werden von Digital/Analog-Wandlern (DAC) 108 zu den Vorverzerrungssignalen I(t), Q(t) analogisiert, mit denen der Vektormodulator 110 eine mit dem Verzögerungsglied 114 verzögerte Version des HF-Eingangssignals x(t) moduliert, um ein vorverzerrtes HF-Signal y(t) zu erzeugen, das dann auf den Verstärker 112 geht, der ein verstärktes HF-Ausgangssignal z(t) abgibt. Dabei soll die HF-Verzögerungsleitung 114. die Verarbeitungsdauer der Elemente 102–108 ausgleichen, um zu gewährleisten, dass der Vektormodulator 110 zum Modulieren des HF-Eingangssignals x(t) mit ihm synchrone Vorverzerrungssignale I(t), Q(t) verwendet. Obgleich die 1 das Anwenden der Vorverzerrung auf das Eingangssignal im Analogbereich unter Verwendung eines Vektormodulators zeigt, ist in alternativen Ausführungsformen das Vorverzerren auch einer Basisband-Version des Eingangssignals im Digitalbereich möglich.

Das Verzögern von HF-Signalen kann teuer sein (bspw. etwa ein US-Dollar pro Nanosekunde Verzögerung). Eines der Ziele bei der Realisierung des Verstärkersystems 100 ist, die Gesamtverarbeitungsdauer der Elemente 102–108 zu verkürzen, um die vom HF-Verzögerungsglied 114 geforderte Verzögerung möglichst kurz zu halten. Je größer weiterhin das Verzögerungsglied, desto höher die Dämpfung des HF-Signals. Typischerweise wird dem Verstärker Verstärkung hinzugefügt, um die Dämpfung zu berücksichtigen, was zu weiteren Kosten und stärkeren Verzerrungen führt.

KURZBESCHREIBUNG DER ZEICHNUNGEN
Aspekte, Besonderheiten und Vorteile der vorliegenden Erfindung ergeben sich ausführlicher aus der folgenden Beschreibung, den beigefügten Ansprüchen sowie den Zeichnungen, in denen gleiche Bezugszeichen ähnliche oder identische Elemente bezeichnen.
1 zeigt ein Prinzip-Blockschaltbild eines bekannten, mittels Vorkompensation linearisierten Verstärkersystems;
2 zeigt ein Blockschaltbild eines zum Realisieren des Vorverzerrers der 1 geeigneten Vorverzerrers;
3 zeigt ein Blockschaltbild eines alternativen Vorverzerrers, der zum Realisieren des Vorverzerrers der 1 einsetzbar ist;
4 zeigt ein Blockschaltbild eines anderen alternativen Vorverzerrers zum Realisieren des Vorverzerrers der 1; und
5 zeigt ein Blockdiagramm eines Vorverzerrers auf RAM-Basis zum Realisieren des Vorverzerrers der 1.
AUSFÜHRLICHE BESCHREIBUNG
2 zeigt als Blockschaltbild einen bekannten, als Vorverzerrer der 1 geeigneten Vorverzerrer 206. Insbesondere zeigt die 2 einen ADC 204 (ähnlich dem ADC 104 der 1), der ein von einem Hüllkurvendetektor (ähnlich dem Hüllkurvendetektor 102 der 1) erzeugtes analoges Spannungssignal p(t) übernimmt und ein digitales Signal p(n) erzeugt, das der empfangenen Spannung entspricht und das momentane Leistungsniveau der HF-Hüllkurve darstellt. Das digitale Leistungssignal p(n) wird an den Vorverzerrer 206 gegeben, der zwei digitale Vorverzerrungskomponenten I(n), Q(n) erzeugt, die jeweils an einen DAC 208 (ähnlich den DACs 108 der 1) gehen, um analoge Vorverzerrungssignale I(t), Q(t) zu erzeugen, aus denen mit einem Vektormodulator (ähnlich dem Vektormodulator 110 der 1) ein vorverzerrts Signal erzeugt wird, das ein Verstärker (ähnlich dem Verstärker 112 der 1) verstärkt.
Der Vorverzerrer 206 der 2 lässt sich in einem FPGA-Baustein oder mit einem anderen geeigneten Prozessor realisieren. Wie in 2 gezeigt, hat der Vorverzerrer 206 ein Eingangs-Verzögerungsmodul 216 (bspw. ein Flipflop) als optionalen Teil der Ein-/Ausgangs-Schaltung des FPGA. Das Hüllkurven-Leistungssignal aus dem Modul 216 wird parallel an die Primär-I-Aufsuchtabelle (LUT) 218, die Differenzial-I-LUT 220, die Primär-Q-LUT 222 und die Difterenzial-Q-LUT 224 gelegt, in denen jeweils ein anderer Satz von digitalen Vorverzerrungsparameterwerten (d.h. Korrekturkoeffizienten) gespeichert ist, die zuvor nach Off-line-Kalibrierverfahren unter verschiedenen Arbeitsbedingungen abgeleitet worden sind. Die Primär-LUTs 218, 222 enthalten vorzugsweise frequenzunabhängige I- bzw. Q-Vorverzerrungsparameter (auch als "Schicht-1 "-Parameter bezeichnet), während die Differenzial-LUTs 220, 224 vorzugsweise frequenzabhängige I- bzw. Q-Vorverzerrungsparameter (auch als "Schicht-2"-Parameter bezeichnet) enthalten. Das Hüllkurvenleistungssignal p(n) dient als Index zum Auslesen der Vorverzerrungsparameter in den LUTs.
Die Verzögerungsmodule 226, 228 und 230, der Differenzknoten 232 und der Summenknoten 234 sind so aufgebaut, dass sie eine digitale Vorverzerrungskomponente I(n) nach der Gleichung (1) wie folgt generieren: I(n) = Ip1(p(n)) + (Id1(P(n + 1)) – Id1(p(n – 1))) (1) in der I_p1(p(n)) der Primär-I-Vorverzerrungsparameter für den aktuellen Leistungsprobenwert p(n) aus der LUT 218, I_d1(p(n – 1)) der Differenz-I-Vorverzerrungspameter für den vorhergehenden Leistungsprobenwert p(n – 1) aus der LUT 220 und I_d1(p(n + 1) der Differenz-I-Vorverzerrungsparameter für den nächsten Leistungsprobenwert p(n + 1) aus der LUT 220 sind.
Entsprechend sollen die Verzögerungsmodule 236, 238 und 240, der Differenzknoten 242 und der Summenknoten 244 eine digitale Vorverzerrungskomponente Q(n) nach der Gleichung (2) wie folgt erzeugen: Q(n) = Qp1(P(n)) + (Qd1(p(n + 1)) – Qd1(p(n – 1))) (2)in der Q_p1(p(n)) der Primär-Q-Vorverzerrungsparameter für den aktuellen Leistungsprobenwert aus der LUT 222, Q_d1(p(n – 1)) der Differenzial-Q-Vorverzerrungsparameter für den vorhergehenden Leistungsprobenwert aus der LUT 224 und Q_d1(p(n + 1)) der Differenzial-Q-Vorverzerrungsparameter für den nächsten Leistungsprobenwert aus der LUT 224 sind.
Der Zweck der Verzögerungsglieder 226–230 und 236–240 ist, die verschiedenen Vorverzerrungsparameter für die Ausführung der gewünschten Gleichungen zu synchronisieren.
Die resultierenden Vorverzerrungskomponenten I(n), Q(n) werden an die Ausgangs-Verzögerungsglieder 246, 248 gelegt, die optionale Teile der Ein-/Ausgangs-Schaltung des FPGAs sind, und dort von DACs 208 zu analogen Vorverzerrungssignalen I(t), Q(t) umgewandelt, die an den Vektormodulator gehen.
Wegen der von der Signalverarbeitung verursachten Verzögerungen fügt die Schaltung nach 2 zwischen dem ADC und den DACs eine Verzögerung ein. Eine HF-Verzögerungsleitung wie die HF-Verzögerungsleitung 114 zum Kompensieren dieser Verzögerung kann untragbar teuer sein.
Die 3 zeigt ein Blockschaltbild eines alternativen Vorverzerrers 306, der zum Realisieren des Vorverzerrers der 1 mit kürzerer Verzögerung einsetzbar ist. Insbesondere zeigt die 3 einen ADC 304, der aus einem Hüllkurvendetektor ein analoges Spannungssignal p(t) übernimmt und ein digitales Signal p(n) erzeugt, das der übernommenen Spannung entspricht und das momentane Leistungsniveau der HF-Hüllkurve darstellt. Das digitale Leistungssignal p(n) geht an den Vorverzerrer 306, der zwei digitale Vorverzerrungskomponenten I(n), Q(n) erzeugt, die jeweils an einen DAC 308 gelegt werden, der die analogen Vorverzerrungssignale I(t), Q(t) erzeugt, aus denen ein Vektormodulator ein vorverzerrtes Signal als Eingangssignal eines Verstärkers erzeugt.
Wie der Vorverzerrer 206 der 2 weist der Vorverzerrer 306 ein Eingangs-Verzögerungsmodul 316 und zwei Ausgangs-Verzögerungsmodule 346, 348 als optionale Teile der Ein-/Ausgangs-Schaltung des FPGA-Bausteins auf. Zusätzlich weist – wie der Vorverzerrer 206 – der Vorverzerrer 306 Primär- und Differenzial-LUTs 318–324 auf, in denen (frequenzabhängige und frequenzunabhängige) Vorverzerrungsparameterwerte abgelegt sind.
Im Gegensatz zum Vorverzerrer 206, der Schaltungsteile zum Realisieren der Gln. (1) und (2) aufweist, enthält der Vorverzerrer 306 Schaltungsteile, die die Gleichungen (3) und (4) wie folgt realisieren: I(n) = Ip2(p(n)) + Id2(p(n) – p(n – 1)) (3) Q(n) = Qp2(p)n)) + Qd2(p(n) – p(n – 1)) (4) in denen I_p2(p(n)) der Primär-I-Vorverzerrungspameter für den aktuellen Leistungsprobenwert aus der LUT 318, I_d2(p(n) – p(n – 1)) der Differenzial-I-Vorverzerrungsparameter für die Differenz zwischen dem aktuellen und dem vorhergehenden Leistungsprobenwerf aus der LUT 320, Q_p2(p(n)) der Primär-Q-Vorverzerrungsparameter für den aktuellen Leistungsprobenwert aus der LUT 322 und Q_d2(p(n) – p(n – 1)) der Differenzial-Q-Vorverzerrungsparameter für die Differenz zwischen dem aktuellen und dem vorherigen Leistungsprobenwert aus der LUT 324 sind. Es sei darauf hingewiesen, dass zwar die Vorverzerrungsparameter in den Primär-LUTs 318, 322 typischerweise identisch zu den in den Primär-LUTs 218, 222 der 2 gespeicherten sind, die Differenzial-LUTs 320, 324 I- und Q-Parameterdaten speichern, die sich von denen der Differenzial-LUTs 220, 224 der 2 unterscheiden, da die LUTs 320, 324 mit Leistungsdifferenzen indiziert werden.
Der Vorverzerrer 306 weist ein Verzögerungsglied 328 und einen Differenzknoten 332 auf, die die Differenz zwischen der aktuellen und der vorherigen Leistungsprobe p(n) bzw. p(n – 1) erzeugen. Diese Differenz wird an die Differenzial-I- und -Q-LUTs 320, 324 gelegt. Weiterhin weist der Vorverzerrer 306 die Summierknoten 334, 344, die die Ausgangssignale der beiden I-LUTs bzw. die der beiden Q-LUTs summieren.
Vergleicht man die 2 und 3, ergibt sich, dass der Vorverzerrer 306 mit zwei Verzögerungselementen weniger, d.h. mit jeweils einem Verzögerungselement weniger im I- und im Q-Zweig realisiert ist. Im Ergebnis kann die Verarbeitungsdauer des Vorverzerrers 306 über Alles kürzer sein als die des Vorverzerrers 206 der 2, so dass man mit einer weniger kostspieligen HF-Verzögerungsleitung für das Verstärkersystem auskommt. Die kürzere Verarbeitungszeit kann auch das Arbeitsverhalten verbessern – bspw. in Anwendungen, in denen eine Verkürzung der Signallatenz vorteilhaft ist.
Obgleich der Vorverzerrer 306 der 3 Summenknoten 334, 344 enthält, lässt sich ein analoger Vorverzerrer mit Differenzknoten realisieren, wenn man in den jeweiligen LUTs die Daten mit entgegengesetztem Vorzeichen ablegt.
Die 4 zeigt ein Blockschaltbild eines anderen alternativen Vorverzerrers 406, der zum Realisieren des Vorverzerrers der 1 einsetzbar ist. Insbesondere zeigt die 4 einen ADC 404, der aus einem Hüllkurvendetektor ein analoges Spannungssignal p(t) übernimmt und ein digitales Signal p(n) erzeugt, das der übernommenen Spannung entspricht und das momentane Leistungsniveau der HF-Hüllkurve darstellt. Das digitale Leistungsssignal p(n) wird an den Vorverzerrer 406 gelegt, der zwei digitale Vorverzerrungskomponenten I(n), Q(n) erzeugt, die an je einen DAC 408 gehen, der analoge Vorverzerrungssignale I(t), Q(t) erzeugt, aus denen ein Vektormodulator ein vorverzerrtes Signal für einen Verstärker ableitet.
Wie der Vorverzerrer 206 der 2 und der Vorverzerrer 306 der 3 hat der Vorverzerrer 406 ein Eingangs-Verzögerungsmodul 416 sowie zwei Ausgangs-Verzögerungsmodule 446, 448 als optionale Teile der Ein-/Ausgangs-Beschaltung des FPGA-Bausteins. Zusätzlich hat wie die Vorverzerrer 206 und 306 der Vorverzerrer 406 Primär- und Differenzial-LUTs 418–424, in denen Werte für die Vorverzerrungsparameter abgelegt sind.
Im Gegensatz zum Vorverzerrer 206, dessen Schaltung die Gln. (1) und (2) realisiert, und zum Vorverzerrer 306, dessen Schaltung die Gln. (3) und (4) realisiert, realisiert eine Schaltung des Vorverzerrers 406 die Gleichungen (5) und (6): I(n) = Ip3(p(n)) – Id3(p(n – 1 )) (5) Q(n) = Qp3(p(n)) – Qd3(p(n – 1)) (6)wo I_p3(p(n)) der Primär-I-Vorverzerrungsparameterwert für den aktuellen Leistungsprobenwert aus der LUT 418, I_d3(p(n – 1)) der Differenzial-I-Vorverzerrungsparameterwert für den vorgehenden Leistungsprobenwert aus der LUT 420, Q_p3(p(n)) der Primär-Q-Vorverzerrungsparameterwerte für den akutellen Leistungsprobenwert aus der LUT 422 und Q_d3(p(n – 1)) der Differenzial-Q-Vorverzerrungsparameterwert für den vorhergehenden Leistungsprobenwert aus der LUT 424 sind. Wie zuvor können die in diesen LUTs gespeicherten Werte der Vorverzerrungsparameter sich von den in den LUTs der anderen Ausführungsformen abgelegten unterscheiden.
Vorverzerrer 406 hat das Verzögerungsglied 428 und die Differenzknoten 432, 442, die die Differenzen zwischen den Werten der Primär-I- und -Q-Vorverzerrungsparameter für die aktuelle Leistungsprobe p(n) bzw. den Differenz-I- und – Q-Vorverzerrungsparametern für die vorige Leistungsprobe p(n – 1) erzeugen.
Vergleicht man die 3 und 4, wird der Vorverzerrer 306 mit einem Differenzknoten (332) und zwei Summenknoten (334 und 344) realisiert, der Vorverzerrer 406 jedoch mit zwei Differenzknoten (432 und 442) und keinem Summenknoten. Zusätzlich zu dem einen Knoten weniger findet im Vorverzerrer 406 in jedem I- und Q-Verarbeitungszweig eine Subtraktion/Summation weniger statt. Folglich kann die Gesamt-Bearbeitungszeit für den Vorverzerrer 406 kürzer sein als die des Vorverzerrers 306, so dass man eine noch kostengünstigere HF-Verzögerungsleitung für das Verstärkersystem erhält. Wie oben bedeutet die kürzere Gesamt-Verarbeitungszeit ein besseres Arbeitsverhalten – bspw. in Anwendungen, bei denen eine geringere Signallatenz vorteilhaft ist.
Obgleich der Vorverzerrer 406 der 4 Differenzknoten 432, 442 aufweist, lässt sich ein entsprechender Vorverzerrer auch mit Summenknoten realisieren, wenn man in den jeweiligen LUTs Daten mit entgegengesetztem Vorzeichen ablegt.
Die Gln. (5) und (6) und die Architektur nach 4 ermöglichen eine RAM-basierte Realisierung – im Gegensatz zu der FPGA-basierten Realisierung der 2–4.
Die 5 zeigt ein Blockschaltbild eines RAM-basierten Vorverzerrers 506, mit dem sich der Vorverzerrer der 1 realisieren lässt. Insbesondere zeigt die 5 den ADC 504, der ein von einem Hüllkurvendetektor generiertes analoges Spannungssignal p(t) übernimmt und zwei digitale Wert abgibt, von denen einer (550) dem aktuellen Leistungsniveau p(n) und der andere (552) dem vorigen Leistungsniveau p(n – 1) der HF-Hüllkurve entspricht. In einer bestimmten Realisierung ist der ADC 504 konstruiert, um in jedem ADC-Arbeitszyklus den aktuellen und den vorigen Probenwert auszugeben. Zusätzlich gibt der ADC 504 ein Taktsignal 554 aus, mit dem die DACs 508 aktiviert werden.
Im Herzen der Vorverzerrers 506 arbeiten zwei asynchrone RAM-Speicher 556 jeweils mit Einzelausgang, und zwar einer zur Aufnahme von I-Vorverzerrungsparametern in einer einzigen Verbund-I-LUT und einer zur Aufnahme von Q-Vorverzerrungsparameter in einer einzigen Verbund-Q-LUT. Nach dieser Realisierung werden beide Verbund-LUTs mit einem einzigen kombinierten Indexwert adressiert, wobei die Hälfte der Bits dem aktuellen digitalen Leistungsniveau p(n) und die übrigen Bits dem vorigen digitalen Leistungsniveau p(n – 1) jeweils aus dem ADC 504 entsprechen; beide Leistungsniveaus werden verkettet bzw. aneinandergehängt, um den kombinierten Index zu bilden. Im wesentlichen bildet jede Verbund-LUT alle mögliche Kombinationen aufeinanderfolgen der Leistungsniveaus auf die entsprechenden Vorverzerrungsparameter ab; so wird die Notwendigkeit zusätzlicher Rechenschaltungen, wie sie bspw. die 2–4 zeigen, vermieden. Insbesondere bilden mit m Bits für aktuelle und vorige Leistungsniveaus die RAM-basierten LUTs 556 insgesamt 2^2m verschiedene kombinierte Indizes auf entsprechende I(n)- und Q(n)-Vorverzerrungskomponenten ab.
Diese I(n)-, Q(n)-Vorverzerrungskomponenten werden auf die DACs 508 gegeben, die aus ihnen analoge Vorverzerrungssignale I(t), Q(t) generieren, aus denen ein Vektormodulator ein vorverzerrtes Signal erzeugt, das auf einen Verstärker gegeben wird.
Zusätzlich weist der Vorverzerrer 506 einen Controller 558, Schalter 560, 562, das Verzögerungsglied 564 und den Inverter 566 auf, die es ermöglichen, während der Initialisierung und ggf. bei der intermittierenden dynamischen LUT-Aktualisierung die I-, Q-Vorverzerrungsparameterwerte in die RAM-Speicher 556 zu laden. Insbesondere deaktiviert hierzu der Controller 558 die Schalter 560, 562, so dass die ADC-Ausgangssignale die RAM-Speicher 556 nicht erreichen können. Gleichzeitig konfiguriert der Controller 558 die RAM-Speicher 556, so, dass sie auf der Datenleitung 568 I- und Q-Vorverzerrungsparameterwerte übernehmen können, während die Taktsteuerleitung 570 die DACs 508 sperrt.
Abhängig von der jeweiligen Realisierung kann es sich beim Controller 558 um einen DSP, ein CPLD, ein FPGA oder jede andere geeignete Verarbeitungseinrichtung handeln. Die Schalter 560, 562 lassen sich mit FET-Schaltern realisieren, die RAM-Speicher 556 mit zwei asynchronen RAMs.
Die Realisierung nach 5 ermöglicht eine erhebliche Verkürzung der Gesamt-Verarbeitungsdauer des Vorverzerrers und damit signifikant reduzierte Kosten für die Realisierung eines derartigen Verstärkersystems.
In allen Realisierungen gem. 2–5 lassen die DACs sich durch digitale Modulatoren ersetzen.
Die vorliegende Erfindung lässt sich im Kontext von Funksignalen realisieren, die eine Basisstation an eine oder mehr tragbare bzw. Mobileinheiten eines Funk-Übertragungsnetzes sendet. Theoretisch lassen sich Ausführungsformen der vorliegenden Erfindung auch für Funksignale realisieren, die eine tragbare bzw. Mobileinheit an eine oder mehr Basisstationen sendet. Die vorliegende Erfindung lässt sich auch im Kontext anderer Funk- oder auch leitungsgebundener Übertragungsnetze realisieren, um Störausstrahlungen abzuschwächen.
Ausführungsformen der vorliegenden Erfindung lassen sich als schaltungsbasierte Prozesse realisieren – einschl. eines einzigen integrierten Schaltkreises (bspw. ein ASIC oder FPGA), eines Multichip-Moduls, einer einzigen Karte oder einer Schaltungspakets mit mehreren Karten. Wie der Fachmann einsehen wird, lassen sich verschiedene Funktionen von Schaltungselementen auch als Prozessschritte in Software realisieren, die dann bspw. in einem DSP, einem Mikrocontroller oder einem Allzweck-Computer laufen kann.
Es ist weiterhin einzusehen, dass sich an den Einzelheiten, Werkstoffen und Anordnungen der Teile, die beschrieben und dargestellt wurden, um das Wesen der Erfindung zu erläutern, vom Fachmann verschiedene Änderungen durchführen lassen, ohne den Umfang der Erfindung, wie sie in den folgenden Ansprüchen ausgedrückt ist, zu verlassen.

Fig. 1

Prior art: Stand der Technik
RF input signal: HF-Eingangssignal
Amplified RF output signal: Verstärktes HF-Ausgangssignal
102: Hüllkurvendetektor
104: Analog/Digital-Wandler
106: Vorverzerrer
108: Digital/Analog-Wandler
110: Vektormodulator
112: Verstärker
114: HF-Verzögerungsleitung

Fig. 2

Prior art: Stand der Technik
From envelope detector: Vom Hüllkurvendetektor
Sys.Clk.: Systemtakt
To Vector Modulator: Zum Vektormodulator
204: Analog/Digital-Wandler
208: Digital/Analog-Wandler

Fig. 3

From envelope detector: Vom Hüllkurvendetektor
Sys.Clk.: Systemtakt
To Vector Modulator: Zum Vektormodulator
304: Analog/Digital-Wandler
308: Digital/Analog-Wandler

Fig. 4

From envelope detector: Vom Hüllkurvendetektor
Sys.Clk.: Systemtakt
To Vector Modulator: Zum Vektormodulator
404: Analog/Digital-Wandler
408: Digital/Analog-Wandler

Fig. 5

504: Analog/Digital-Wandler
508: Digital/Analog-Wandler
556: RAM-Speicher
High: hohe Adress-Bits
Low: niedrige Adressbits
558: Controller
564: 270°-Verzögerung
566: Takt-Deaktivierung
568: Daten
570: Taktsteuerung

Claims

Verfahren zum Bearbeiten eines Eingangssignals für einen Verstärker, der ein verstärktes Ausgangssignal erzeugt, mit folgenden Schritten: Generieren eines Maßes, das eine frühere Leistung des Eingangssignals kennzeichnet; Generieren eines Maßes, das die aktuelle Leistung des Eingangssignals kennzeichnet; Generieren eines kombinierten Indexwertes aus den Maßen für die frühere und die aktuelle Leistung des Eingangssignals; Anlegen des kombinierten Indexwerts an eine oder mehr Aufsuchtabellen (LUTs), um einen oder mehr Vorverzerrungsparameter auszulesen; Anwenden des einen oder der mehreren Vorverzerrungsparameter auf das Eingangssignal, um ein vorverzerrtes Eingangssignal zum Anlegen an den Verstärker zu erzeugen.
Erfindung nach Anspruch 1, bei der man weiterhin das vorverzerrte Eingangssignal mit dem Verstärker verstärkt, um das verstärkte Ausgangssignal zu erzeugen.
Erfindung nach Anspruch 1, bei der: das Maß der aktuellen Leistung ein Maß der momentanen Hüllkurvenleistung des Eingangssignals und das Maß der früheren Leistung das Maß der momentanen Hüllkurvenleistung des Eingangssignals in einem früheren Verarbeitungszyklus sind.
Erfindung nach Anspruch 1, bei der der kombinierte Indexwert eine Verkettung der Maße für die momentane und für die frühere Leistung ist.
Erfindung nach Anspruch 4, bei der die LUTs alle möglichen Kombinationen der Maße für die momentane und die frühere Leistung abbilden.
Erfindung nach Anspruch 1, bei der der kombinierte Indexwert einer Verkettung des Maßes für die momentane Leistung mit einer Differenz zwischen dem Maß für die momentane und dem für die frühere Leistung entspricht.
Erfindung nach Anspruch 6, bei der die LUTs alle möglichen Kombinationen des Maßes für die momentane Leistung mit der Leistungsmaßdifferenz abbildet.
Erfindung nach Anspruch 1, bei der die LUTs jeweils in einem RAM-Speicher abgelegt sind, wobei der kombinierte Indexwert an jeden RAM-Speicher gelegt wird, um den einen oder einen der mehreren Vorverzerrungsparameter auszulesen.
Erfindung nach Anspruch 1, bei der die eine oder die mehreren LUTs eine Verbund-I-LUT und eine Verbund-Q-LUT aufweisen.
Erfindung nach Anspruch 9, bei der das Vorverzerrungssignal generiert wird, indem man das Eingangssignal sowie I- und Q-Vorverzerrungsparameter aus den Verbund-I- und -Q-LUTs an einen Vektormodulator legt.
Vorrichtung zum Bearbeiten eines Eingangssignals, das zum Erzeugen eines verstärkten Ausgangssignals an einen Verstärker gelegt werden soll, mit: einem Leistungsdetektor, mit dem ein die Leistung des Eingangssignalkennzeichnendes Maß generierbar ist; einer oder mehr Aufsuchtabellen (LUTs), die einen oder mehr Vorverzerrungsparameter liefern können, wobei die LUTs jeweils einen kombinierten In dexwert übernehmen können, der auf Grund eines Maßes für eine momentane und eines Maßes für eine frühere Leistung des Eingangssignals generiert wurde; und einem Modulator, mit dem der eine oder die mehreren Vorverzerrungsparameter auf das Eingangssignal anwendbar sind, um ein vorverzerrtes Eingangssignal zu erzeugen, das an den Verstärker gelegt werden soll.
Erfindung nach Anspruch 11 weiterhin mit dem Verstärker, mit dem das vorverzerrte Eingangssignal zu dem verstärkten Ausgangssignal verstärkt werden kann.
Erfindung nach Anspruch 11, bei der der Leistungsdetektor die momentane Hüllkurvenleistung des Eingangssignals messen kann.
Erfindung nach Anspruch 13 weiterhin mit einem Analog/Digital-Wandler (ADC), mit dem ein analoges Leistungsmaß aus dem Leistungsdetektor in ein digitales Leistungsmaß umwandelbar ist.
Erfindung nach Anspruch 14, bei der der ADC in jedem Arbeitszyklus ein digitales Maß für die aktuelle Leistung sowie ein digitales Maß für eine frühere Leistung liefern kann.
Erfindung nach Anspruch 11, bei der der kombinierte Indexwert einer Verkettung des Maßes für die aktuelle Leistung mit dem für die frühere Leistung entspricht.
Erfindung nach Anspruch 16, bei der die LUTs jeweils alle möglichen Kombinationen des Maßes für die aktuelle mit dem für die frühere Leistung abbilden.
Erfindung nach Anspruch 11, bei der der kombinierte Indexwert einer Verkettung des Maßes für die aktuelle Leistung mit einer Differenz zwischen den Maßen für die aktuelle und einer früheren Leistung entspricht.
Erfindung nach Anspruch 18, bei der die LUTs jeweils alle möglichen Kombinationen des Maßes für die aktuelle Leistung mit der Differenz der Leistungsmaße abbildet.
Erfindung nach Anspruch 11, bei der jede LUT in einem RAM-Speicher gespeichert ist, wobei der kombinierte Indexwert an jeden RAM-Speicher gelegt wird, um den einen oder einen der mehreren Vorverzerrungsparameter auszulesen.
Erfindung nach Anspruch 11, bei der die eine oder mehr LUTs eine Verbund-I- und eine Verbund-Q-LUT aufweisen.
Erfindung nach Anspruch 21, bei der der Modulator ein Vektormodulator ist, mit dem aus den Verbund-I- und -Q-LUTs ausgelesene I- und Q-Vorverzerrungsparameter auf das Eingangssignal anwendbar sind, um ein vorverzerrtes Eingangssignal zu erzeugen.
Erfindung nach Anspruch 11, bei der: der Leistungsdetektor die momentane Hüllkurvenleistung des Eingangssignals misst; weiterhin ein Analog/Digital-Wandler (ADC) vorgesehen ist, der ein analoges Leistungsmaß aus dem Leistungsdetektor in ein digitales Leistungsmaß umwandelt, wobei der ADC in jedem Arbeitszyklus ein digitales Maß für die aktuelle Leistung und ein digitales Maß für eine frühere Leistung ausgibt; der kombinierte Indexwert einer Verkettung des Maßes für die aktuelle mit dem für eine frühere Leistung entspricht; jede LUT alle möglichen Kombinationen des Maßes für die aktuelle mit dem für eine frühere Leistung abbildet; jede LUT in einem RAM-Speicher abgelegt ist, wobei der kombinierte Indexwert an jeden RAM-Speicher gelegt wird, um den einen oder einen der mehreren Vorverzerrungsparameter auszulesen; die eine oder die mehreren LUTs jeweils eine Verbund-I- und eine Verbund-Q-LUT aufweisen; und der Modulator ein Vektormodulator ist, mit dem aus den Verbund-1- und – Q-LUTs ausgelesene I- und Q-Vorverzerrungsparameter auf das Eingangssignal anwendbar sind, um das vorverzerrte Eingangssignal zu erzeugen.
Erfindung nach Anspruch 23 weiterhin mit dem Verstärker, der das vorverzerrte Eingangssignal zu dem verstärkten Ausgangssignal verstärkt.