DE102004045944A1 - MOS-Feldeffekttransistor - Google Patents

MOS-Feldeffekttransistor Download PDF

Info

Publication number
DE102004045944A1
DE102004045944A1 DE102004045944A DE102004045944A DE102004045944A1 DE 102004045944 A1 DE102004045944 A1 DE 102004045944A1 DE 102004045944 A DE102004045944 A DE 102004045944A DE 102004045944 A DE102004045944 A DE 102004045944A DE 102004045944 A1 DE102004045944 A1 DE 102004045944A1
Authority
DE
Germany
Prior art keywords
semiconductor
zones
effect transistor
mos field
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004045944A
Other languages
English (en)
Other versions
DE102004045944B4 (de
Inventor
Jenö Dr.-Ing. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004045944.4A priority Critical patent/DE102004045944B4/de
Publication of DE102004045944A1 publication Critical patent/DE102004045944A1/de
Application granted granted Critical
Publication of DE102004045944B4 publication Critical patent/DE102004045944B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Abstract

Ein MOS-Feldeffekttransistor weist einen Halbleiterkörper (1) auf, in dem mehrere Trenches (23) vorgesehen sind. Die Trenches (23) sind als Verlängerungen von Kontaktlöchern zur Kontaktierung von Source- und Bodygebieten (7, 6) ausgestaltet. Innerhalb der Gräben (23) sind Hilfselektroden (25) vorgesehen, die mit einer auf dem Halbleiterkörper (1) vorgesehenen Elektrode (10) elektrisch verbunden sind.

Description

  • Die Erfindung betrifft einen MOS-Feldeffekttransistor, der:
    • – einen Halbleiterkörper des einen Leitungstyps, der eine erste und eine zweite Hauptoberfläche aufweist,
    • – erste Halbleiterzonen des anderen Leitungstyps, die in den Halbleiterkörper auf der Seite der ersten Hauptoberfläche eingebettet sind, wobei in jeder ersten Halbleiterzone eine zweite Halbleiterzone des einen Leitungstyps eingebettet ist,
    • – Driftzonen des einen Leitungstyps, die jeweils an wenigstens eine erste Halbleiterzone angrenzen,
    • – Gateelektroden, die oberhalb der ersten Hauptoberfläche vorgesehen, von dem Halbleiterkörper isoliert und jeweils so gegenüber ersten und zweiten Halbleiterzonen ausgerichtet ist, dass Stromflüsse von den zweiten Halbleiterzonen durch die ersten Halbleiterzonen hindurch in die Driftzonen hinein erzeugbar sind,
    • – eine erste Elektrode, die auf der Seite der ersten Hauptoberfläche angeordnet ist, und die wenigstens die zweiten Halbleitzerzonen kontaktiert,
    • – eine zweite Elektrode, die den Halbleiterkörper auf der zweiten Hauptoberfläche kontaktiert, und
    • – Hilfselektroden, die innerhalb des Halbleiterkörpers ausgebildet sind, im Wesentlichen senkrecht zur ersten Hauptoberfläche verlaufen und und mittels einer Isolierschicht gegenüber dem Halbleiterkörper isoliert sind, aufweist.
  • MOS-Feldeffekttransistoren sind in einer Vielzahl von Ausführungsformen bekannt. So ist beispielsweise in der Druckschrift US 5,216,275 eine Leistungs-Halbleitervorrichtung beschrieben, deren Driftstrecke mit einer so genannten "Spannungshalteschicht" (voltage sustaining layer) versehen ist. Die Spannungshalteschicht ist aus vertikalen, nebeneinander liegenden p- und n-leitenden Gebieten zusammengesetzt, welche einander abwechseln, wobei zwischen den Gebieten eine Isolierschicht aus Siliziumdioxid vorgesehen ist. Ein Beispiel einer derartigen Halbleitervorrichtung ist der in 4 gezeigte MOSFET (MOS-Feldeffekttransistor).
  • Der in 4 gezeigte MOSFET besteht aus einem Halbleiterkörper 1 mit einer n+-leitenden Drain-Kontaktzone 2, einander abwechselnden n-leitenden und p-leitenden Halbleiterzonen 3 bzw. 4, die voneinander durch eine Isolierschicht 5, die beispielsweise aus Siliziumdioxid besteht, getrennt sind, p-leitenden Halbleiterzonen ("Body"-Zonen) 6 und n-leitenden Halbleiterzonen 7, die in die Zonen 6 eingebettet sind. Für den Halbleiterkörper 1 wird in üblicher Weise Silizium verwendet, obwohl gegebenenfalls auch andere Materialien eingesetzt werden können. Auch können gegebenenfalls die angegebenen Leitungstypen umgekehrt sein. Gateelektroden 9 aus dotiertem polykristallinem Silizium sind in eine Isolierschicht 8 aus beispielsweise Siliziumdioxid oder Siliziumnitrid eingebettet und mit einem Anschluss G versehen. Eine Metallschicht 10 aus beispielsweise Aluminium kontaktiert die n-leitenden Zonen 7 und ist mit einem Sourceanschluss S versehen, der geerdet sein kann. An der n+-leitenden Halbleiterschicht 2, die mit einem Drainanschluss D versehen ist, liegt eine Drainspannung +UD an.
  • Bei angelegter Spannung +UD wird bewirkt, dass eine gegenseitige Ladungsträger-Ausräumung der Zonen 3 und 4 erfolgt. Ist in diesen Zonen 3, 4, die zwischen den beiden Hauptoberflächen des Halbleiterkörpers 1 säulenförmig verlaufen, die Gesamtmenge der n-Dotierung und der p-Dotierung etwa gleich oder so gering, dass diese Zonen 3, 4 vollständig an Ladungsträgern ausgeräumt sind, bevor ein Durchbruch eintritt, so kann ein solcher MOSFET hohe Spannungen sperren und dennoch einen niedrigen Einschaltwiderstand Ron aufweisen. Infolge der Isolierschicht 5 zwischen den n-leitenden Zonen 3 und den p-leitenden Zonen 4 dienen hier die p-leitenden Zonen 4, die unterhalb der Zonen 6 angeordnet sind, als geerdete Feldplatten für die n-leitenden Zonen 3, solange diese nicht vollständig an Ladungsträgern ausgeräumt sind.
  • Der in 4 beschriebene MOSFET weist den Nachteil auf, dass seine Herstellung relativ aufwändig ist, was insbesondere auf die Bildung der Isolierschichten 5 und der von diesen umgebenen p-leitenden Zonen 4 in einem n-leitenden Halbleiterkörper 1 zurückzuführen ist.
  • Zur Vereinfachung des Herstellungsprozesses wurde der in 3 gezeigte MOSFET vorgeschlagen.
  • Im Unterschied zu dem herkömmlichen MOSFET nach 4 sind hier keine p-leitende Zonen 4, die von einer Isolierschicht 5 umgeben sind, vorgesehen. Vielmehr sind bei dem in 3 gezeigten MOSFET Hilfselektroden 11 vorgesehen, die jeweils aus n+- oder p+-dotiertem polykristalinem Silizium 12 bestehen und mit der Isolierschicht 5 umgeben sind.
  • Diese Hilfselektroden haben einen ähnlichen Effekt wie die p-leitenden Zonen 4 bei dem herkömmlichen MOSFET, der in 4 gezeigt ist: bei angelegter Drainspannung +UD an den Drainanschluss D werden die n-leitenden Zonen 3 von Ladungsträgern befreit. Auf der Isolierschicht 5 tritt dabei eine größere elektrische Feldstärke als bei dem MOSFET mit dem in 4 gezeigten Aufbau auf. Dies hat aber keine Auswirkung auf die angestrebte Ausräumung an Ladungsträgern.
  • Ein wesentlicher Vorteil des in 3 gezeigten MOSFETs gegenüber dem in 4 gezeigten MOSFET besteht darin, dass dieser wesentlich einfacher herzustellen ist: es müssen lediglich Gräben (Trenches) 13 in den Halbleiterkörper 1 geätzt werden, deren Wände anschließend mittels eines Oxidationsprozesses mit der Isolierschicht 5 aus Siliziumdioxid ausgeklei det werden. Anschließend werden verbleibende Freiräume innerhalb der Trenches 13 mit polykristallinem Silizium 12 gefüllt, das p+- oder n+-dotiert sein kann.
    •
  • Die der Erfindung zugrunde liegende Aufgabe ist, einen MOS-Feldeffekttransistor bereitzustellen, dessen Herstellungsprozess gegenüber dem in 3 gezeigten MOS-Feldeffekttransistor weiter vereinfacht ist.
  • Zur Lösung dieser Aufgabe stellt die Erfindung einen MOS-Feldeffekttransistor gemäß Patentanspruch 1 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Der erfindungsgemäße Feldeffekttransistor weist einen Halbleiterkörper des einen Leitungstyps, der eine erste und eine zweite Hauptoberfläche aufweist, erste Halbleiterzonen des anderen Leitungstyps, die in den Halbleiterkörper auf der Seite der ersten Halbleiteroberfläche eingebettet sind, und zweite Halbleiterzonen des einen Halbleitertyps auf, die in die ersten Halbleiterzonen eingebettet sind (in jede erste Halbleiterzone ist eine zweite Halbleiterzone eingebettet). Weiterhin sind innerhalb des Halbleiterkörpers Driftzonen des einen Leitungstyps ausgebildet, wobei jede Driftzone an wenigstens eine erste Halbleiterzone angrenzt. Oberhalb der ersten Hauptoberfläche sind Gateelektroden vorgesehen, die von dem Halbleiterkörper isoliert und jeweils so gegenüber ersten und zweiten Halbleiterzonen ausgerichtet ist, dass Stromflüsse von den zweiten Halbleiterzonen durch die ersten Halbleiterzonen hindurch in die Driftzonen hinein erzeugbar sind. Auf der Seite der ersten Hauptoberfläche ist eine erste Elektrode, die wenigstens die zweiten Halbleiterzonen kontaktiert, angeordnet. Eine zweite Elektrode kontaktiert den Halbleiterkörper auf der zweiten Hauptoberfläche. Des weiteren sind Hilfselektroden vorgesehen, die innerhalb des Halbleiterkörpers ausgebildet sind und im Wesentlichen senkrecht zur ersten Hauptoberfläche verlaufen. Die Hilfselektroden sind mittels einer Isolierschicht gegenüber dem Halbleiterkörper isoliert. Ein wesentlicher Aspekt der Erfindung ist, dass die Hilfselektroden innerhalb von Gräben ausgebildet sind, wobei die Gräben Verlängerungen von Kontaktlöchern zur Kontaktierung der ersten und zweiten Halbleiterzonen darstellen und mit der ersten Elektrode elektrisch verbunden sind.
  • Unter "Gräben" können hier beliebige Vertiefungen, beispielsweise säulenförmige Vertiefungen, verstanden werden.
  • In einer besonders bevorzugten Ausführungsform grenzen die Hilfselektroden direkt an die erste Elektrode an.
  • Die Dicke der Isolierschicht kann konstant bzw. einen stufenförmigen oder einen sich kontinuierlich ändernden Verlauf aufweisen. Beispielsweise ist es möglich, dass die Dicke der Isolierschicht in Richtung der ersten Elektrode kontinuierlich zunimmt.
  • Der Herstellungsprozess des erfindungsgemäßen MOS-Feldeffekttransistors ist einfach: nach Ausbilden von Kontaktlöchern werden die ersten Halbleiterzonen innerhalb von Bereichen des Halbleiterkörpers, die unterhalb der Kontaktlöcher liegen, ausgebildet, beispielsweise auf Basis von Diffusionsprozessen. Anschließend werden in den ersten Halbleiterzonen die zweiten Halbleiterzonen ausgebildet. Anschließend werden die Kontaktlöcher "verlängert", das heißt es werden Gräben ("Trenches") ausgebildet, die direkt unterhalb der Kontaktlöcher liegen und in ihren Querschnittsflächen-Ausmaßen (zumindest in den oberen Trench-Bereichen) den Querschnittsflächen-Ausmaßen der Kontaktlöcher entsprechen. Dies kann beispielsweise durch Ätzprozesse geschehen. Dabei wird ein Teil der ersten Halbleiterzonen sowie ein Teil der zweiten Halbleiterzonen (die Teile der Halbleiterzonen, die direkt unter dem Kontaktloch liegen) entfernt. Anschließend werden Teile der Innenwände der Gräben mit einer Isolierschicht ausgekleidet, beispielsweise mittels eines Oxidationsprozesses. Nun werden die verbleibenden Freiräume innerhalb der Trenches mit leitfähigem Material, das die Hilfselektroden bildet, aufgefüllt. Abschließend wird auf der Bauteiloberseite, d.h. oberhalb der ersten Hauptoberfläche, eine Metallisierung oder ein anderes leitfähiges Material abgeschieden, die/das die Hilfselektroden innerhalb der Trenches kontaktiert.
  • In einer bevorzugten Ausführungsform sind die Ausgestaltungen der Isolierschichten innerhalb der Trenches und der Hilfselektroden so aufeinander abgestimmt, dass jede Hilfselektrode und/oder jeder Teil der ersten Elektrode, der an eine Hilfselektrode angrenzt, zwei erste und zwei zweite Halbleiterzonen kontaktiert. Alternativ können Isolierschichten und Hilfselektroden auch so ausgestaltet werden, dass jede Hilfselektrode und/oder jeder Teil der ersten Elektrode, der an eine Hilfselektrode angrenzt, genau eine erste und genau eine zweite Halbleiterzone kontaktiert. Beispielsweise ist es möglich, die Isolierschicht so auszugestalten, dass die entsprechende Hilfselektrode oder erste Elektrode gegenüber einer ersten und einer zweiten an das Kontaktloch angrenzenden Halbleiterzone isoliert ist, jedoch eine weitere erste und eine weitere zweite an das Kontaktloch angrenzende Halbleiterzone kontaktiert.
  • Zwischen den Hilfselektroden und den entsprechenden, durch die Hilfselektrode zu kontaktierenden ersten und zweiten Halbleiterzonen kann eine Silizidschicht angeordnet sein.
  • Die Dicke der Isolationsschicht liegt vorzugsweise in einem Bereich von 0,1 μm bis 1 μm. Die Erfindung ist jedoch nicht auf diesen Bereich beschränkt. In diesem Zusammenhang sei erwähnt, dass der erfindungsgemäße MOS-Feldeffekttransistor keine dünnen Trench-Gateoxidschichten, die relativ schwierig herzustellen sind, benötigt, womit sich der Herstellungsprozess des Transistors weiter vereinfacht.
  • Die Tiefe der Hilfselektroden kann beispielsweise 5 μm bis 40 μm betragen. Die Erfindung ist jedoch nicht auf diesen Bereich beschränkt.
  • Ist zwischen den Driftzonen und der zweiten Elektrode innerhalb des Halbleiterkörpers eine hochdotierte Zone des einen Leitungstyps vorgesehen, so reichen die Hilfselektroden vorzugsweise bis zu dieser Zone beziehungsweise in diese Zone hinein. Jedoch sind beliebige andere Trenchtiefen bzw. Hilfselektrodentiefen ebenfalls möglich.
  • Vorzugsweise weisen die Bereiche jedes Driftgebiets, die sich nahe der ersten Hauptoberfläche befinden, eine hohe Dotierung, und der Rest jedes Dotiergebiets eine schwache Dotierung auf. Durch die hohe Dotierung nahe der ersten Hauptoberfläche kann ein gutes "Anbinden" der ersten Halbleiterzonen an die Driftzonen bewirkt werden.
    •
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert.
  • Es zeigen:
  • 1 erste mögliche Ausführungsformen des erfindungsgemäßen MOS-Feldeffekttransistors in Querschnittsdarstellung,
  • 2 eine weitere Ausführungsmöglichkeit des erfindungsgemäßen MOS-Feldeffekttransistors in Querschnittsdarstellung,
  • 3 eine Querschnittsdarstellung eines bekannten MOS-Feldeffekttransistors,
  • 4 eine Querschnittsdarstellung eines weiteren bekannten MOS-Feldeffekttransistors.
  • In den Zeichnungen sind identische bzw. einander entsprechende Bauteile bzw. Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet. Weiterhin können sämtliche Ausführungsformen invers dotiert sein, das heißt n- und p-Gebiete können miteinander vertauscht sein.
  • Die in 1 gezeigte Ausführungsform des erfindungsgemäßen MOS-Feldeffekttransistors zeigt einen Halbleiterkörper 1 des einen Leitungstyps (n), der eine erste und eine zweite Hauptoberfläche 20, 21 aufweist. Innerhalb des Halbleiterkörpers 1 sind erste Halbleiterzonen 6 des anderen Leitungstyps (p), die auf der Seite der ersten Hauptoberfläche 20 in den Halbleiterkörper 1 eingebettet sind, vorgesehen, wobei in jeder ersten Halbleiterzone 6 eine zweite Halbleiterzone 7 des einen Leitungstyps eingebettet ist. Weiterhin sind innerhalb des Halbleiterkörpers 1 Driftzonen 22 des einen Leitungstyps vorgesehen. Jede Driftzone 22 grenzt an zwei erste Halbleiterzonen 6 an. Oberhalb der ersten Hauptoberfläche 20 sind Gateelektroden 9 vorgesehen, die durch die Isolierschicht 8 von dem Halbleiterkörper 1 isoliert sind und gegenüber den ersten und zweiten Halbleiterzonen 6, 7 so ausgerichtet sind, dass Stromflüsse von den zweiten Halbleiterzonen 7 durch die ersten Halbleiterzonen 6 hindurch in die Driftzonen 22 hinein erzeugbar sind. Diese Stromflüsse sind im Wesentlichen parallel zur ersten Hauptoberfläche 20 und verlaufen nach Eintritt in die Driftzonen 22 im Wesentlichen vertikal nach unten in Richtung der zweiten Elektrode 27. In dem Halbleiterkörper 1 sind weiterhin Trenches (Vertiefungen) 23 vorgesehen, die Verlängerungen von Kontaktlöchern 24 zur Kontaktierung der ersten und zweiten Halbleiterzonen darstellen. Innerhalb der Trenches 23 sind Hilfselektroden 25 vorgesehen, die vom Halbleiterkörper 1 durch eine Isolierschicht 5 isoliert sind. Die Hilfselektroden 25 stehen mit einer ersten Elektrode 10, die auf der Seite der ersten Hauptoberfläche 20 angeordnet ist und die ersten und zweiten Halbleiterzonen 6, 7 kontaktiert, in direktem elektrischem Kontakt.
  • Unterhalb der Driftzonen 22 ist ein Substrat 26 des einen Leitertyps (n++-dotiert) vorgesehen, das mit den Driftzonen 22 sowie der auf der Unterseite des Substrats 26 aufgebrachten zweiten Elektrode 27 in elektrischem Kontakt steht.
  • Die Trenches 23 ragen in dieser Ausführungsform bis in das Substrat 26 hinein. Die Hilfselektroden 25 können beispielsweise aus Metall, Polysilizium oder einem hochdotierten Siliziummaterial bestehen, und können die Trenches 23 ganz bzw. teilweise auffüllen. Je nach Auffüllgrad werden die ersten und zweiten Halbleiterzonen 6, 7 durch die erste Elektrode 10 (die beiden rechten Trenches 23) oder durch die Hilfselektrode 25 (linker Trench 23) kontaktiert. Im linken Trench 23 ist zwischen den ersten und zweiten Halbleiterzonen 6, 7 und den Hilfselektroden 25 jeweils eine Silizidschicht 28 vorgesehen. Derartige Silizidschichten könnten bei Bedarf auch entfallen bzw. in den beiden rechten Trenches 23 vorgesehen werden.
  • In 1 sind drei mögliche Ausführungsfromen (jeder Trench veranschaulicht eine andere Ausführungsform) der Erfindung zusammengefasst. Zweckmäßigerweise sollte ein erfindungsgemäßer MOS-Transistor einheitliche Trenchausgestaltungen aufweisen. Es können jedoch in einer Ausführungsform auch unterschiedliche Trenchausgestaltungen kombiniert werden.
  • Die Isolierschichten 5 können konstante Dicken (linker Trench 23), sich kontinuierlich ändernde Dickeverläufe (mittlerer Trench) oder stufenförmige Dickeverläufe (rechter Trench) aufweisen.
  • Obere Bereiche 29 der Driftzonen 22 können hochdotiert ausgestaltet sein, um eine bessere "Anbindung" der ersten Halb leiterzonen 6 an die Driftzonen 22 zu gewährleisten. Die Dotierung des unteren Teils der Driftzonen 22 kann beispielsweise weniger als 2 × 1012 × cm–2 betragen.
  • In der in 2 gezeigten Ausführungsform kontaktiert jede der Hilfselektroden 25 lediglich eine erste Halbleiterzone 6 und eine zweite Halbleiterzone 7. Dies wird dadurch erreicht, dass die Isolierschicht 5 innerhalb eines Trenchs 23 unterschiedliche Höhen aufweist. Durch die in 2 gezeigte Ausführungsform kann ein MOS-Feldeffekttransistor mit einem kleineren Pitch realisiert werden.
  • Der hier vorgeschlagene MOS-Feldeffekttransistor eignet sich für Spannungsklassen > 50 V (der beispielsweise in Automobilen eingesetzt wird), da der Kanalwiderstand in diesem Fall eine untergeordnete Rolle spielt und somit auf die Trench-Gate-Technologie verzichtet werden kann. In der vorangehenden Beschreibung wurden Ausführungsbeispiele mit gitterförmigem Gate beschrieben. Ausführungsformen mit streifenförmigem Gate sind ebenfalls möglich. Die Hilfselektroden 25 (Feldplatten) können aus n+- oder p+-Polysilizium oder aus Metall sein. Die Isolierschicht 5 sollte lediglich im unteren Bereich (vorzugsweise im Substratbereich) dick ausgestaltet sein, da dort viel Spannung abfällt. Die hochdotierten Gebiete 29 gewährleisten, dass ohne Durchbruch Überschwemmungsladungen ausgeräumt werden können. Da der Seitenwandanteil der Isolierschicht 5 sehr dünn ausgestaltet werden kann, können beliebig kleine Schrittweiten ("Pitches") realisiert werden. Erfindungsgemäß kann also auf ein Trench-Gate verzichtet werden.
    • 1
    Halbleiterkörper
    2
    Drain-Kontaktzone
    3
    Halbleiterzone
    4
    Halbleiterzone
    5
    Isolierschicht
    6
    Halbleiterzone
    7
    Halbleiterzone
    8
    Isolierschicht
    9
    Gateelektrode
    10
    Metallschicht
    11
    Hilfselektrode
    12
    polykristallines Silizium
    13
    Trench
    14
    Halbleiterschicht
    20
    erste Hauptoberfläche
    21
    zweite Hauptoberfläche
    22
    Driftzone
    23
    Trench
    24
    Kontaktloch
    25
    Hilfselektrode
    26
    Substrat
    27
    zweite Elektrode
    28
    Silizidschicht
    29
    oberer Bereich der Driftzone

Claims (12)

  1. MOS-Feldeffekttransistor, mit: – einem Halbleiterkörper (1) des einen Leitungstyps (n), der eine erste und eine zweite Hauptoberfläche (20, 21) aufweist, – ersten Halbleiterzonen (6) des anderen Leitungstyps (p), die in den Halbleiterkörper (1) auf der Seite der ersten Hauptoberfläche (20) eingebettet sind, wobei in jeder ersten Halbleiterzone (6) eine zweite Halbleiterzone (7) des einen Leitungstyps eingebettet ist, – Driftzonen (22) des einen Leitungstyps, die jeweils an wenigstens eine erste Halbleiterzone (6) angrenzen, – Gateelektroden (9), die oberhalb der ersten Hauptoberfläche (20) vorgesehen, von dem Halbleiterkörper (1) isoliert und jeweils so gegenüber ersten und zweiten Halbleiterzonen (6, 7) ausgerichtet ist, dass Stromflüsse von den zweiten Halbleiterzonen (7) durch die ersten Halbleiterzonen (6) hindurch in die Driftzonen (22) hinein erzeugbar sind, – einer ersten Elektrode (10), die auf der Seite der ersten Hauptoberfläche (20) angeordnet ist, und die wenigstens die zweiten Halbleitzerzonen (7) kontaktiert, – einer zweiten Elektrode (27), die den Halbleiterkörper (1) auf der zweiten Hauptoberfläche (21) kontaktiert, – Hilfselektroden (25), die innerhalb des Halbleiterkörpers (1) ausgebildet sind, im Wesentlichen senkrecht zur ersten Hauptoberfläche (20) verlaufen und und mittels einer Isolierschicht (5) gegenüber dem Halbleiterkörper (1) isoliert sind, dadurch gekennzeichnet, dass die Hilfselektroden (25) innerhalb von Gräben (23) ausgebildet sind, die Verlängerungen von Kontaktlöchern (24) zur Kontaktierung der ersten und zweiten Halbleiterzonen (6, 7) darstellen, und mit der ersten Elektrode (10) elektrisch verbunden sind.
  2. MOS-Feldeffekttransistor gemäß Anspruch 1, dadurch gekennzeichnet, dass die Hilfselektroden aus dotiertem Silizium, Polysilizium oder Metall bestehen.
  3. MOS-Feldeffekttransistor gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Dicke der Isolierschicht (5) konstant ist beziehungsweise einen stufenförmigen oder einen sich kontinuierlich ändernden Verlauf aufweist.
  4. MOS-Feldeffekttransistor gemäß Anspruch 3, dadurch gekennzeichnet, dass die Dicke der Isolierschicht (5) in Richtung der ersten Elektrode (10) zunimmt.
  5. MOS-Feldeffekttransistor gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass jede Hilfselektrode (25) zwei erste und zwei zweite Halbleiterzonen (6, 7) kontaktiert.
  6. MOS-Feldeffekttransistor gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass jede Hilfselektrode (25) genau eine erste und genau eine zweite Halbleiterzone (6, 7) kontaktiert.
  7. MOS-Feldeffekttransistor gemäß Anspruch 6, dadurch gekennzeichnet, dass wenigstens eine Isolierschicht (5) so ausgestaltet ist, dass die Hilfselektrode (25) gegenüber einer ersten und einer zweiten an das Kontaktloch (24) angrenzenden Halbleiterzone (6, 7) isoliert ist, jedoch eine weitere erste und eine weitere zweite an das Kontaktloch angrenzende Halbleiterzone (6, 7) kontaktiert.
  8. MOS-Feldeffekttransistor gemäß einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zwischen den Hilfselektroden (25) und den entsprechenden zu kontaktierenden Halbleiterzonen (6, 7) eine Silizidschicht (28) angeordnet ist.
  9. MOS-Feldeffekttransistor gemäß einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Dicke der Isolationsschicht (5) 0,1 μm bis 1 μm beträgt.
  10. MOS-Feldeffekttransistor gemäß einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Tiefe der Hilfselektroden (25) 5 μm bis 40 μm beträgt.
  11. MOS-Feldeffekttransistor gemäß einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Hilfselektroden (25) bis zu einer hochdotierten Zone (26) des einen Leitungstyps innerhalb des Halbleiterkörpers (1) reichen, das an die Driftzonen (22) und die zweite Elektrode (27) angrenzt.
  12. MOS-Feldeffekttransistor gemäß einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der Bereiche jedes Driftgebiets (22), der sich nahe der ersten Hauptoberfläche (20) befindet, eine hohe Dotierung aufweist, und dass der Rest jedes Driftgebiets (22) eine schwache Dotierung aufweist.
DE102004045944.4A 2004-09-22 2004-09-22 MOS-Feldeffekttransistor Expired - Fee Related DE102004045944B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004045944.4A DE102004045944B4 (de) 2004-09-22 2004-09-22 MOS-Feldeffekttransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004045944.4A DE102004045944B4 (de) 2004-09-22 2004-09-22 MOS-Feldeffekttransistor

Publications (2)

Publication Number Publication Date
DE102004045944A1 true DE102004045944A1 (de) 2006-05-24
DE102004045944B4 DE102004045944B4 (de) 2018-08-16

Family

ID=36313493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004045944.4A Expired - Fee Related DE102004045944B4 (de) 2004-09-22 2004-09-22 MOS-Feldeffekttransistor

Country Status (1)

Country Link
DE (1) DE102004045944B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579311A (zh) * 2012-07-27 2014-02-12 株式会社东芝 半导体装置
CN105009296A (zh) * 2013-03-06 2015-10-28 德克萨斯仪器股份有限公司 垂直mosfet中的双resurf沟槽场板
WO2017007584A1 (en) 2015-07-08 2017-01-12 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
CN106505106A (zh) * 2016-10-11 2017-03-15 东南大学 一种高雪崩耐量的屏蔽栅功率晶体管及其制备方法
DE102016106346B4 (de) 2015-04-08 2018-10-31 Infineon Technologies Austria Ag Feldplattengraben-Halbleitervorrichtung mit planarem Gate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
EP1168455A2 (de) 2000-06-30 2002-01-02 Kabushiki Kaisha Toshiba Leistungshalbleiter-Schaltelement
DE10026925C2 (de) 2000-05-30 2002-04-18 Infineon Technologies Ag Feldeffektgesteuertes, vertikales Halbleiterbauelement
DE19854915C2 (de) 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US20030102486A1 (en) 1999-09-30 2003-06-05 Tomoki Inoue Semiconductor device with trench gate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19854915C2 (de) 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
US20030102486A1 (en) 1999-09-30 2003-06-05 Tomoki Inoue Semiconductor device with trench gate
DE10026925C2 (de) 2000-05-30 2002-04-18 Infineon Technologies Ag Feldeffektgesteuertes, vertikales Halbleiterbauelement
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
EP1168455A2 (de) 2000-06-30 2002-01-02 Kabushiki Kaisha Toshiba Leistungshalbleiter-Schaltelement

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579311A (zh) * 2012-07-27 2014-02-12 株式会社东芝 半导体装置
CN105009296A (zh) * 2013-03-06 2015-10-28 德克萨斯仪器股份有限公司 垂直mosfet中的双resurf沟槽场板
EP2992560A4 (de) * 2013-03-06 2017-02-15 Texas Instruments Incorporated Dual-resurf-grabenfeldplatte bei einem vertikalen mosfet
DE102016106346B4 (de) 2015-04-08 2018-10-31 Infineon Technologies Austria Ag Feldplattengraben-Halbleitervorrichtung mit planarem Gate
WO2017007584A1 (en) 2015-07-08 2017-01-12 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
KR20180042847A (ko) * 2015-07-08 2018-04-26 비쉐이-실리코닉스 불균일 트렌치 산화물 층을 갖는 반도체 디바이스
EP3320564A4 (de) * 2015-07-08 2018-12-19 Vishay-Siliconix Halbleiterbauelement mit ungleichmässiger grabenoxidschicht
KR102631737B1 (ko) * 2015-07-08 2024-02-01 비쉐이-실리코닉스 불균일 트렌치 산화물 층을 갖는 반도체 디바이스
CN106505106A (zh) * 2016-10-11 2017-03-15 东南大学 一种高雪崩耐量的屏蔽栅功率晶体管及其制备方法

Also Published As

Publication number Publication date
DE102004045944B4 (de) 2018-08-16

Similar Documents

Publication Publication Date Title
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE10220810B4 (de) Halbleiterbauteil
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE10203164B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102008023349B4 (de) Halbleitervorrichtung
DE102005012217B4 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE102007033839B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10026740C2 (de) Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
DE10153315B4 (de) Halbleiterbauelement
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE102004045944B4 (de) MOS-Feldeffekttransistor
EP1157425A1 (de) Igbt mit pn-isolation
DE102004056772B4 (de) Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE10122846C2 (de) Halbleiterbauelement mit hochspannungstauglichem Randabschluss
DE102004041892B4 (de) Trenchtransistor
EP1186052B1 (de) Source-down-leistungstransistor
DE19755868C1 (de) Hochvolt-SOI-Dünnfilmtransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee