DE102004040973A1 - Integrierte Schaltkreis-Anordnung und Schaltkreis-Array - Google Patents

Integrierte Schaltkreis-Anordnung und Schaltkreis-Array Download PDF

Info

Publication number
DE102004040973A1
DE102004040973A1 DE102004040973A DE102004040973A DE102004040973A1 DE 102004040973 A1 DE102004040973 A1 DE 102004040973A1 DE 102004040973 A DE102004040973 A DE 102004040973A DE 102004040973 A DE102004040973 A DE 102004040973A DE 102004040973 A1 DE102004040973 A1 DE 102004040973A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
integrated circuit
arrangement according
inductance
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004040973A
Other languages
English (en)
Inventor
Marc Tiebout
Martin Dr. Streibl
Christoph Kienmayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004040973A priority Critical patent/DE102004040973A1/de
Priority to PCT/DE2005/001405 priority patent/WO2006021181A1/de
Priority to US11/574,066 priority patent/US8098471B2/en
Publication of DE102004040973A1 publication Critical patent/DE102004040973A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Abstract

Die Erfindung betrifft eine integrierte Schaltkreis-Anordnung, mit einem ersten Anschluss, der auf ein erstes Versorgungspotential bringbar ist, mit einem zweiten Anschluss, der auf ein zweites Versorgungspotential bringbar ist, wobei zwischen dem ersten Anschluss und dem zweiten Anschluss ein Versorgungspotentialpfad gebildet ist, mit einem Electrostatic-Discharge-Element zumindest in dem Versorgungspotentialpfad, mit einem Signaleingangspad, an dem ein Eingangssignal anlegbar ist, mit einem Signalausgang, an dem ein Ausgabesignal bereitstellbar ist, mit einer ersten Induktivität, die zwischen dem Signaleingangspad und dem Signalausgang angeordnet ist, und mit einer zweiten Induktivität, die zwischen dem Signalausgang und dem ersten Anschluss angeordnet ist.

Description

  • Die Erfindung betrifft eine integrierte Schaltkreis-Anordnung und ein Schaltkreis-Array.
  • "Electro Static Discharge" (ESD) bedeutet elektrostatische Entladung und beschreibt die Vorgänge und Auswirkungen beim Ausgleich von elektrischen Ladungen zwischen zwei unterschiedlich geladenen Komponenten. Kommen diese in Berührung miteinander, werden positive und negative Ladungen ausgetauscht, und es kann dadurch zu Schäden in einem elektrischen Schaltkreis kommen.
  • In einem integrierten Schaltkreis sind häufig ein oberes Betriebspotential VDD und ein unteres Betriebspotential VSS vorgesehen, zwischen welchen Schutzmechanismen zum Vermeiden von Schäden infolge von ESD vorgesehen sind.
  • ESD, das heißt elektrostatische Entladungen, sind häufig die Ursache für eine Schädigung oder Zerstörung einer integrierten Schaltung und verursachen somit hohe finanzielle Schäden. Mit der Entwicklung der MOS-Technologie ("metal oxide semiconductor") in der Mikroelektronik ging eine Miniaturisierung der Halbleiterbauelemente bei zunehmend hohen Taktraten einher. Daraus resultiert eine steigende Empfindlichkeit gegenüber ESD-Impulsen, also hohen Spannungs- und Stromspitzen solcher Taktsignale. Unter ESD-Stress stehende Halbleiterbauelemente können in einem integrierten Schaltkreis Fehler verursachen. ESD kann zu einem Totalausfall oder zu einer Beschädigung des Bauelements führen. Daher ist der Schutz vor elektrostatischen Entladungen (ESD-Schutz) heute in allen Bereichen der Mikroelektronik wichtig.
  • ESD-Schutz bei Hochfrequenzschaltungstechnik-Anwendungen ist ein schwieriges technisches Problem, da die hohe parasitäre Kapazität von ESD-Schutzelementen die erreichbare maximale Betriebsfrequenz der Schaltung inhärent stark einschränkt. Solche ESD-Schutzelemente sind zum Beispiel eine Diode, ein Thyristor oder ein "grounded n-MOS"-Bauelement (d.h. ein n-MOS-Feldeffekttransistor mit einem auf dem elektrischen Massepotential befindlichem Gate-Anschluss). Kleinere ESD-Schutzelemente würden höhere Frequenzen ermöglichen, erfüllen aber die Funktionalität als ESD-Schutz nicht in ausreichendem Maße, sind also nicht in ausreichendem Maße in der Lage, ESD-Ströme abzuführen.
  • Im Weiteren wird bezugnehmend auf 1 eine Schaltkreis-Anordnung 100 mit ESD-Schutz gemäß dem Stand der Technik beschrieben.
  • Bei der Schaltkreis-Anordnung 100 kann an einem Signaleingangs-Pad 101 ein Eingangssignal bereitgestellt werden und einem Eingabe-/Ausgabe-Schaltkreis 102 zugeführt werden. Zur Versorgung der Schaltkreis-Anordnung 100 mit elektrischer Energie ist ein Versorgungspotential 103 VDD vorgesehen, und ein elektrisches Massepotential 104 GND. Zwischen dem Signaleingangs-Pad 101 und dem Versorgungspotential VDD ist eine erstes ESD-Schutzelement 106 vorgesehen. Ferner ist zwischen dem Signaleingangs-Pad 101 und dem elektrischen Massepotential 104 ein zweites ESD-Schutzelement 106 vorgesehen.
  • Darüber hinaus ist in 1 eine Schaltkreis-Anordnung 110 gezeigt, die zusätzlich zu den Komponenten der Schaltkreis-Anordnung 100 einen ohmschen Widerstand 111 zwischen dem Signaleingangs-Pad 101 und dem Eingabe-/Ausgabe-Schaltkreis 102 aufweist.
  • Anschaulich zeigt 1 Schaltkreis-Anordnungen 100, 110, die einen Schutz gegen hohe Spannungen durch das Vorsehen der ESD-Schutzelemente 105, 106 aufweisen, da diese das Versorgungspotential 103 VDD von dem Massepotential 104 GND elektrisch entkoppeln.
  • Im Fall einer großen elektrischen Stromstärke müssen die ESD-Elemente 105, 106 ausreichend groß sein. Bei Hochfrequenzanwendungen führen große ESD-Elemente allerdings zu einer unerwünschten großen parasitären Kapazität.
  • Ansätze für ESD-Schutz-Schaltkreis-Anordnungen für Hochfrequenzschaltkreise sind in [1] bis [8] offenbart.
  • Der in [5] bis [7] offenbarte Ansatz besteht im Wesentlichen darin, kleinere ESD-Schutzelemente zu verwenden.
  • In 2 ist ein ESD-Schutz-Schaltkreis 200 gezeigt, wie er in [7] offenbart ist.
  • In 3 ist eine in [6] offenbarte ESD-Schutz-Schaltkreis-Anordnung 300 gezeigt, bei welcher der ESD-Schutz mittels einer ersten ESD-Schutzdiode 301 und mittels einer zweiten ESD-Schutzdiode 302 realisiert ist.
  • Die Ansätze gemäß [5] bis [7] haben allerdings den Nachteil, dass sie zumeist eine nur geringe ESD-Festigkeit aufweisen und dass der Bereich verarbeitbarer Hochfrequenzen eingeschränkt ist, mit welchen die Schaltkreis-Anordnungen betreibbar sind. Bei höheren Frequenzen wie 5GHz oder 17GHz, wie sie für WLAN-Systeme ("wireless local area network") verwendet werden, kommen diese Ansätze somit nur schlecht oder gar nicht mehr in Frage.
  • Ein alternativer Ansatz gemäß [1] bis [4] besteht im Wesentlichen darin, dass unter Verwendung von On-Chip realisierten LC-Resonanzkreisen die ESD-Schutzelemente entkoppelt werden, oder dass die Kapazität eines jeden ESD-Elements in einem LC-Resonanzkreis abgestimmt wird.
  • Die in 4 gezeigte ESD-Schutz-Schaltkreis-Anordnung 400 stellt eine Lösung dar, wie sie in [4] offenbart ist. Bei der ESD-Schutz-Schaltkreis-Anordnung 400 sind ein erster ESD-Schutz-Teilschaltkreis 401 und ein zweiter ESD-Schutz-Teilschaltkreis 402 vorgesehen, wobei eine ESD-Kapazität 403 eine (parasitäre) Kapazität der ESD-Schutzelemente 401, 402 darstellt.
  • Nachteilig bei dem Ansatz gemäß [1] bis [4] ist der hohe Flächenbedarf der integrierten Induktivitäten.
  • Bei der in [8] offenbarten ESD-Schutz-Schaltkreis-Anordnung 500, die in 5 gezeigt ist, wird anstelle klassischer ESD-Schutzelemente eine Induktivität verwendet. ESD-Schutz wird anschaulich durch die mit der Versorgungsspannung gekoppelten Standard-ESD-Schutzelemente erreicht.
  • Somit sind bei der ESD-Schutz-Schaltkreis-Anordnung 500 eine erste Induktivität 501 und eine zweite Induktivität 502 vorgesehen, sowie eine Kapazität 503. Ferner ist eine Mehrzahl von Signaleingängen 101 vorgesehen, und eine Mehrzahl von Signalausgängen 102.
    •
  • Der Erfindung liegt das Problem zugrunde, eine Schaltkreis-Anordnung bereitzustellen, welche auch für Hochfrequenzanwendungen einen zuverlässigen ESD-Schutz ermöglicht.
  • Das Problem wird durch eine Schaltkreis-Anordnung und durch ein Schaltkreis-Array mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
  • Die erfindungsgemäße integrierte Schaltkreis-Anordnung enthält einen ersten Anschluss, der auf ein erstes Versorgungspotential bringbar ist, und einen zweiten Anschluss, der auf ein zweites Versorgungspotential bringbar ist, wobei zwischen dem ersten Anschluss und dem zweiten Anschluss ein Versorgungspotentialpfad gebildet ist. Ferner ist ein Electrostatic-Discharge-Element in dem Versorgungspotentialpfad vorgesehen. Darüber hinaus ist ein Signaleingangspad bereitgestellt, an dem ein Eingangsignal anlegbar ist, und ein Signalausgang, an dem ein Ausgabesignal bereitstellbar ist. Darüber hinaus enthält die Schaltkreis-Anordnung eine erste Induktivität, die zwischen dem Signaleingangspad und Signalausgang angeordnet ist, und eine zweite Induktivität, die zwischen dem Signalausgang und dem ersten Anschluss angeordnet ist.
  • Das erfindungsgemäße Schaltkreis-Array enthält eine integrierte Schaltkreis-Anordnung mit den oben beschriebenen Merkmalen sowie einen mit der integrierten Schaltkreis-Anordnung gekoppelten Nutzschaltkreis.
  • Eine Grundidee der Erfindung ist darin zu sehen, einen wirkungsvollen ESD-Schutz, der sich auch für einen Hochfrequenzschaltkreis eignet, dadurch zu realisieren, dass ein Electrostatic-Discharge-Element (ESD-Schutzelement) in den Versorgungspotentialpfad zwischen ein oberes Versorgungspotential und ein unteres Versorgungspotential verschaltet wird. Diese Verschaltung wird kombiniert mit einer geschickten Verkopplung der ersten Induktivität und der zweiten Induktivität (vorzugsweise unter Bildung einer Koppelinduktivität), welche Induktivitäten zwischen Signalausgang einerseits und einem der beiden Versorgungspotentiale sowie dem Signaleingangspad andererseits vorgesehen werden. Bei der erfindungsgemäßen Lösung sind klassische Schutzelemente und eine zugehörige (parasitäre) Kapazität komplett vermieden, und anschaulich durch einen Gleichstromkurzschluss (DC-Kurzschluss) zur Versorgungsspannung über die Spulen (Induktivitäten) ersetzt. Mittels geeigneten Auswählens von Entwurfvariablen der Schaltung (Werte von Induktivitäten, Auswahl und Auslegung von ESD-Schutzelementen, Einrichtung von Hilfskapazitäten) ist es leicht möglich, die Struktur derart abzustimmen, dass ein Hochfrequenz-Bandpass-Durchlassbereich gewährleistet ist, der Hochfrequenzen in einem Bereich von Interesse annähernd ungedämpft passieren lässt. Durch diese Bandpasscharakteristik kann ferner Rauschen unterdrückt werden.
  • Die Schaltkreis-Anordnung der Erfindung ist als (vorzugsweise in einem Silizium-Chip) monolithisch integrierter Schaltkreis realisiert, bei dem ein wirkungsvoller ESD-Schutz on-chip ermöglicht ist.
  • Anschaulich kann ein wichtiger Aspekt der Erfindung auch darin gesehen werden, dass RF-Bandpass-ESD-Schutz geschaffen ist, mit dem auch sehr hohe Hochfrequenzen bei minimalem Flächenbedarf realisierbar sind. Simulationen haben gezeigt, dass mit kleinen Spulen (zum Beispiel Spulen mit einer Gesamtinduktivität von 300pH und einer Layout-Fläche von 40×40μm2) Hochfrequenzen von 1GHz bis 17GHz problemlos durch die Schaltkreis-Anordnung hindurchgeführt werden können bzw. von dieser verarbeitet werden können.
  • Die Bandpass-Charakteristik der erfindungsgemäßen Schaltkreis-Anordnung ist vorteilhaft und in vielen Fällen besonders gewünscht, da konkrete Anwendungen der Schaltkreis-Anordnung (d.h. mit dieser gekoppelte Nutzschaltkreise basierend auf Technologien wie GSM ("global system for mobile communications"), UMTS ("universal mobile telecommunication system") oder WLAN ("wireless local area network")) ohnehin in einem bandbegrenzten Frequenzspektrum definiert sind.
  • Im Unterschied zu der Lösung gemäß [4] wird der ohmsche Widerstand RT aus 4 eingespart. Ferner sind die ESD-Schutz-Teilschaltkreise 401, 402 bzw. die ESD-Schutz-Elemente CL 900 aus 4 durch einen DC-Kurzschluss über die Induktivitäten ersetzt.
  • Ein wichtiger Aspekt der Erfindung kann daher darin gesehen werden, dass eine Kombination aus einem niederfrequenten Kurzschluss einer Induktivität als ESD-Schutz mit einer geschickten Spulenverkopplung und Spulenverschaltung, vorzugsweise mit Kapazitäten, zu einem Bandpass-Durchlassbereich für RF-Frequenzen verschaltet werden.
  • Die Induktivität bzw. die Induktivitäten dient oder dienen anschaulich für die ESD-Pulse als Kurzschluss zu einer Versorgungsspannung.
  • Die Erfindung kann mit einer geringen Dimensionierung der verkoppelten Spule realisiert werden, eine Spulenfläche von nur 40×40 μm2 ist problemlos erreichbar.
  • Ein anderer Aspekt der Erfindung ist darin zu sehen, dass gemäß dem Stand der Technik häufig das ESD-Element im Hochfrequenzpfad untergebracht ist, wohingegen erfindungsgemäß das ESD-Element zumindest auch im Versorgungspfad angeordnet ist.
  • Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Das erste Versorgungspotential kann ein oberes Betriebspotential sein (zum Beispiel ein Betriebspotential VDD), und das zweite Versorgungspotential kann ein unteres Betriebspotential (zum Beispiel das elektrische Massepotential VSS) sein.
  • Alternativ kann das erste Versorgungspotential ein unteres Betriebspotential (zum Beispiel das elektrische Massepotential VSS) sein, und das zweite Versorgungspotential kann ein oberes Betriebspotential (zum Beispiel VDD) sein.
  • Das Electrostatic-Discharge-Element kann als Diode realisiert werden. Ferner kann das Electrostatic-Discharge-Element auch aus einer Mehrzahl von Bauelementen, zum Beispiel aus einer Mehrzahl von Dioden, gebildet sein.
  • Das Electrostatic-Discharge-Element kann alternativ oder ergänzend einen Thyristor (oder mehrere Thyristoren) aufweisen.
  • Alternativ oder ergänzend kann das Electrostatic-Discharge-Element einen oder mehrere Feldeffekttransistoren aufweisen. Der Feldeffekttransistor kann ein sogenannter grounded-n-MOS Feldeffekttransistor sein. Bei einem grounded-n-MOS Feldeffekttransistor ist der Gate-Anschluss geerdet, d.h. er ist auf das elektrische Massepotential gebracht.
  • Anschaulich können an sich bekannte ESD-Schutzelemente mit der neuartigen Architektur der erfindungsgemäßen Schaltkreis-Anordnung in vorteilhafter Weise kombiniert werden, woraus ein geringer Flächenbedarf der Schaltkreis-Anordnung resultiert.
  • Das an das Signaleingangspad anlegbare Eingangssignal kann ein Hochfrequenzsignal sein. Die integrierte Schaltkreis-Anordnung ist auch zum Verarbeiten von Hochfrequenzsignalen hervorragend geeignet und stellt eine geschickte Lösung des schwierigen technischen Problems der Implementierung von ESD-Schutz bei Hochfrequenzanwendungen dar.
  • Bei der erfindungsgemäßen Schaltkreis-Anordnung kann ein Hochfrequenzverarbeitungsschaltkreis vorgesehen sein, der an den Signalausgang angeschlossen ist, zum Beispiel ein Eingabe-/Ausgabe-RF-Schaltkreis.
  • Die erste Induktivität und die zweite Induktivität können als gemeinsame Induktivität vorgesehen sein.
  • Insbesondere kann die gemeinsame Induktivität eine Spule mit Mittelabgriff sein, wobei der Mittelabgriff mit dem Signalausgang gekoppelt ist, ein erster Spulenendabschnitt mit dem Signaleingangspad gekoppelt ist und ein zweiter Spulenendabschnitt mit dem Electrostatic-Discharge-Element gekoppelt ist.
  • Darüber hinaus kann erfindungsgemäß ein erster Kondensator einer Schaltkreis-Anordnung verschaltet sein, der zwischen dem ersten Anschluss und dem Signaleingangspad angeordnet ist.
  • Auch kann ein zweiter Kondensator einer Schaltkreis-Anordnung vorgesehen sein, der zwischen dem zweiten Anschluss und dem Signaleingangspad angeordnet ist.
  • Die Schaltkreis-Anordnung kann als Bandpassfilter für ein an dem Signaleingangspad bereitgestelltes Hochfrequenzsignal eingerichtet sein. Dadurch können niederfrequente oder hochfrequente Rauschbeiträge herausgefiltert werden und ein in einem Bandpass definiertes Signal sicher durch die Schaltkreis-Anordnung geleitet werden, wobei simultan ein sicherer ESD-Schutz bereitgestellt ist.
  • Die Schaltkreis-Anordnung ist als monolithisch integrierter Schaltkreis eingerichtet. Daher kann die Schaltkreis-Aordnung in einem Substrat, zum Beispiel in einem Halbleiter-Substrat, insbesondere in einem Silizium-Substrat (zum Beispiel in einem Silizium-Chip) monolithisch integriert sein. Daher kann bei der Herstellung der erfindungsgemäßen Schaltkreis-Anordnung von den Vorteilen der ausgereiften Silizium-Mikrotechnologie profitiert werden, und es kann die Schaltkreis-Anordnung in miniaturisierter Größe vorgesehen sein.
  • Bei der integrierten Schaltkreis-Anordnung kann die erste Induktivität und die zweite Induktivität jeweils als (monolithisch) integrierte Induktivität eingerichtet sein. Mit dieser Maßnahme kann die gesamte Schaltkreis-Anordnung miniaturisiert vorgesehen werden und mit minimalem Platzbedarf und somit kostengünstig gefertigt werden.
  • An dem Signalausgang kann ein Signalausgangspad bereitgestellt sein.
  • Ferner kann bei der integrierten Schaltkreis-Anordnung die erste Induktivität und die zweite Induktivität derart verkoppelt sein, dass eine Koppelinduktivität gebildet ist ("mutual inductance"). Anders ausgedrückt werden die erste Induktivität und die zweite Induktivität räumlich derart zueinander angeordnet, dass diese beiden Bauelemente miteinander funktionell gekoppelt werden bzw. in gewisser Weise wechselwirken können. Zum Beispiel können die beiden Induktivitäten in unterschiedlichen aber räumlich ausreichend dicht benachbarten Prozessierungsebenen vorgesehen werden, so dass sie sich hinsichtlich ihrer Funktionalität gegenseitig beeinflussen. Es ist auch möglich, zum Verkoppeln der Induktivitäten dieselben als Spule mit Mittelabgriff vorzusehen.
  • Im Weiteren werden Ausgestaltung des erfindungsgemäßen Schaltkreis-Arrays, das eine erfindungsgemäße integrierte Schaltkreis-Anordnung aufweist, beschrieben. Ausgestaltungen des Schaltkreis-Arrays gelten auch für die integrierte Schaltkreis-Anordnung und umgekehrt.
  • Unter einem Nutzschaltkreis wird insbesondere ein Schaltkreis verstanden, die mit der erfindungsgemäßen Schaltkreis-Anordnung koppelbar ist bzw. mit dieser gemeinsam betreibbar ist. Ein solches Schaltkreissystem enthält dann die für den EDS-Schutz eingerichtete erfindungsgemäße Schaltkreis-Anordnung und zusätzlich den Nutzschaltkreis, der die eigentliche Funktionalität erfüllt, insbesondere ein Hochfrequenzsignal in vorgebbarer Weise verarbeiten kann.
  • Der Nutzschaltkreis kann einen GSM-Schaltkreis ("global system for mobile communications") aufweisen. Mit der GSM-Technologie wird ein Mobilfunkstandard bezeichnet, der hauptsächlich für die Telefonie eingesetzt wird. GSM stellt somit einen genormten Standard für digitalen Mobilfunk dar.
  • Alternativ kann der Nutzschaltkreis ein UMTS-Schaltkreis ("universal mobile telecommunications system") sein. UMTS ist ein Mobilfunkstandard einer neueren Generation und umfasst erweiterte multimediale Dienste, Satelliten und erdgestützte Sendeanlagen. Über UMTS können zu Beispiel zwischenmenschliche Kommunikation (Audio- und Videotelefonie), Nachrichtendienste (zum Beispiel Chats), Informationsverteilung (zum Beispiel World Wide Web Browsing), erweiterte Positionsanwendungen (persönliche Navigation, Fahrerunterstützung), Geschäftsdienste (Mobilität in geschlossenen Räumen) oder Massendienste (zum Beispiel Bankdienste, E-Commerce), etc. realisiert werden.
  • Der Nutzschaltkreis kann darüber hinaus als WLAN-Schaltkreis ("wireless local area network") realisiert sein. WLAN steht für ein drahtloses lokales Netzwerk.
  • Der Nutzschaltkreis kann ferner einen DCS-Schaltkreis ("Dynamic Channel Selection"), einen DECT-Schaltkreis ("Digital Enhanced Cordless Telecommunications"), einen Bluetooth-Schaltkreis, einen UWB-Schaltkreis ("Ultra Wide Band"), einen PCS-Schaltkreis und/oder einen RADAR-Schaltkreis aufweisen.
  • Für all diese Nutzschaltkreisanwendungen ist die erfindungsgemäße Lösung ein sicherer Schutz gegen ESD und kann damit dazu beitragen, die Funktionalität dieser Nutzschaltkreise zu verbessern.
    •
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
  • Es zeigen:
  • 1 eine erste ESD-Schutz-Schaltkreis-Anordnung gemäß dem Stand der Technik,
  • 2 eine zweite ESD-Schutz-Schaltkreis-Anordnung gemäß dem Stand der Technik,
  • 3 eine dritte ESD-Schutz-Schaltkreis-Anordnung gemäß dem Stand der Technik,
  • 4 eine vierte ESD-Schutz-Schaltkreis-Anordnung gemäß dem Stand der Technik,
  • 5 eine fünfte ESD-Schutz-Schaltkreis-Anordnung gemäß dem Stand der Technik,
  • 6 eine ESD-Schutz-Schaltkreis-Anordnung gemäß einem ersten Ausführungsbeispiel der Erfindung,
  • 7 eine ESD-Schutz-Schaltkreis-Anordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung,
  • 8 eine andere Darstellung eines Teils der ESD-Schutz-Schaltkreis-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung.
  • Gleiche oder ähnliche Komponenten in unterschiedlichen Figuren sind mit gleichen Bezugsziffern versehen.
  • Die Darstellungen in den Figuren sind schematisch nicht maßstäblich.
  • Im Weiteren wird bezugnehmend auf 6 eine ESD-Schutz-Schaltkreis-Anordnung 600 gemäß einem ersten Ausführungsbeispiel der Erfindung beschrieben.
  • Die in einem Silizium-Chip monolithisch integrierte ESD-Schutz-Schaltkreis-Anordnung 600 aus 6 enthält einen ersten Anschluss, der auf ein oberes Versorgungspotential VDD 603 gebracht ist, und einen zweiten Anschluss, der auf ein unteres Versorgungspotential VSS (das Massepotential 604) gebracht ist. Zwischen dem ersten Anschluss und dem zweiten Anschluss ist ein Versorgungspotentialpfad gebildet. Darüber hinaus ist ein ESD-Schutzelement 605 (zum Beispiel eine Diode, ein Thyristor oder ein grounded-n-MOS) in dem Versorgungspotentialpfad verschaltet, das heißt zwischen dem Versorgungspotential 603 und dem Massepotential 604. Darüber hinaus ist ein Signaleingang 601 vorgesehen, an dem ein (zu verarbeitendes) Eingangssignal anlegbar ist. An einem Signalausgang 602 ist ein (verarbeitetes) Ausgabesignal bereitgestellt. Darüber hinaus enthält die ESD-Schutz-Schaltkreis-Anordnung 600 eine erste Induktivität 606, die zwischen dem Signaleingang 601 und dem Signalausgang 602 angeordnet ist. Eine zweite Induktivität 607 ist zwischen dem Signalausgang 602 und dem ersten Anschluss, an dem das Versorgungspotential 603 bereitgestellt ist, angeordnet. Die erste Induktivität 606 und die zweite Induktivität 607 sind jeweils als in dem Silizium-Chip monolithisch integrierte Bauelemente vorgesehen. Die erste Induktivität 606 ist mit der zweiten Induktivität 607 derart verkoppelt, dass dadurch eine Koppelinduktivität 608 gebildet ist, was in der Zeichnung auch mit dem Buchstaben "k" gekennzeichnet ist.
  • Im Weiteren wird bezugnehmend auf 7 eine in einem Silizium-Chip monolithisch integrierte ESD-Schutz-Schaltkreis-Anordnung 700 gemäß einem zweiten Ausführungsbeispiel der Erfindung beschrieben.
  • Bei der ESD-Schutz-Schaltkreis-Anordnung 700 ist ein erster Anschluss vorgesehen, der auf das Versorgungspotential 703 gebracht ist. Ferner ist ein zweiter Anschluss vorgesehen, der auf das Massepotential 704 gebracht ist. Zwischen dem Versorgungspotential 703 und dem Massepotential 704 ist ein Versorgungspotentialpfad gebildet. Darüber hinaus ist ein Signaleingangspad 701 (Signaleingang) vorgesehen, an dem ein zu verarbeitendes Eingangssignal anlegbar ist. An einem Signalausgang ist ein Ausgabesignal bereitgestellt, das dem Eingabe-/Ausgabe-Schaltkreis 702 zugeführt wird. Der Eingabe-/Ausgabe-Schaltkreis 702 ist durch eine Kapazität CRF und durch eine Impedanz ZRF gekennzeichnet.
  • Darüber hinaus ist eine monolithisch integrierte erste Induktivität 706 vorgesehen, die zwischen dem Signaleingangs-Pad 701 und dem Eingabe-/Ausgabe-Schaltkreis 702 vorgesehen ist. Eine monolithisch integrierte zweite Induktivität 707 ist zwischen dem Versorgungspotential 703 und dem Eingabe-/Ausgabe-Schaltkreis 702 angeordnet. Die erste Induktivität 706 ist mit der zweiten Induktivität 707 derart verkoppelt, dass dadurch eine Koppelinduktivität 711 gebildet ist, was in der Zeichnung auch mit dem Buchstaben "k" gekennzeichnet ist. Ein erster Kondensator 705 (der eine Pad-Kapazität darstellen soll) ist mit einem Anschluss auf das elektrische Massepotential 704 gebracht und ist mit dem anderen Anschluss mit dem Signaleingangs-Pad 701 sowie mit einem ersten Anschluss eines zweiten Kondensators 708 gekoppelt, dessen zweiter Anschluss auf das Versorgungspotential 703 gebracht ist. Ein dritter Kondensator 709 ist als Teil des Eingabe-/Ausgabe-Schaltkreises 702 gebildet. In einem Pfad zwischen der Versorgungsspannung 703 und dem Massepotential 704 ist ein ESD-Schutzelement 710 vorgesehen.
  • Mittels der Induktivitäten 706, 707 und mittels des ersten Kondensators 705 als ESD-Schutzelement ist mit der ESD-Schutz-Schaltkreis-Anordnung 700 ein sicherer ESD-Schutz realisiert.
  • Der Wert der Kapazität CF, der Wert L der Spuleninduktivität, sowie die Werte der Kapazität CRF und der Impedanz ZRF sind Entwurfsvariablen, mittels welcher die Eingangsstruktur so abgestimmt werden kann, dass ein RF-Bandpass-Durchlassbereich gewährleistet werden kann.
  • Ein Knoten 712 ist zwischen den beiden integrierten Induktivitäten 706, 707 lokalisiert.
  • Im Weiteren wird bezugnehmend auf 8 ein Ersatzschaltkreis eines Teils der in 7 gezeigten Konfiguration beschrieben, das heißt eine exemplarische Auslegung von einem Teil der Komponenten der ESD-Schutz-Schaltkreis-Anordnung 700.
  • Eine parasitäre Spulenkapazität 800 der Induktivitäten 706, 707 ist mit einem Wert von 4fF gebildet, ferner ist ein zugehöriger ohmscher Widerstand von 800Ω eingezeichnet. Die erste Induktivität 706 ist mittels einer Spule mit einer Induktivität von 102pH realisiert, darüber hinaus ist ein ohmscher Widerstand von 1.1Ω vorgesehen. Die zweite Induktivität 707 ist mit einem Wert von 102pH gebildet, darüber hinaus ist ein ohmscher Widerstand von 1.1Ω gezeigt. Der zweite Kondensator 708 ist mit einer Kapazität von 12fF realisiert. Darüber hinaus sind zusätzliche Widerstände von 800Ω bzw. 400Ω und zusätzliche Kapazitäten von 4fF bzw. 8fF zwischen dem Massepotential 704 und den beiden Spulenanschlüssen der zweiten Induktivität 707 gezeigt.
  • In diesem Dokument sind folgende Veröffentlichungen zitiert:
    • [1] Ming-Dou Ker et al., EOS/ESD-Symp. Proceedings 2003, Seiten 204-213
    • [2] Vassilev, V et al., EOS/ESD-Symp. Proceedings 2003, Seiten 195-203
    • [3] Hyvonen et al., EOS/ESD-Symp. Proceedings 2003, Seiten 188-194
    • [4] Galai, S, Razavi, B "Broadband ESD Protection Circuits in CMOS-Technology", Proceedings ISSCC 2003, Paper 10.5
    • [5] Leroux, P, Steyaert, M "A high performance 5.2GHz LNA with an on-chip inductor to provide EDS-protection", IEE Electronics Letters, Band 37, Nr.1, Seiten 467-469, März 2001
    • [6] Leroux, P, Janssens, J, Steyaert, M "A 0.8dB NF ESD-protected 9mW CMOS LNA", ISSCC Dig. Tech. Papers, Band 26, Seiten 410-411, 2001
    • [7] Mahdavi, S, Abidi, A "Fully integrated 2.2-mW CMOS Front End for a 900-MHz Wireless Receiver", IEEE JSSC, 05/2002
    • [8] Liebermann, T, Tiebout, M "A Low Phasenoise, Differentially Tuned, 1.8GHz Power VCO with an ESD-compatible 14dBm Output Stage in Standard Digital CMOS", ESSCIRC Proceedings, Villach, 09/2001
    • 100
    Schaltkreis-Anordnung
    101
    Signaleingangs-Pad
    102
    Eingabe-/Ausgabe-Schaltkreis
    103
    Versorgungspotential
    104
    Massepotential
    105
    erstes ESD-Schutzelement
    106
    zweites ESD-Schutzelement
    110
    Schaltkreis-Anordnung
    111
    ohmscher Widerstand
    200
    ESD-Schutz-Schaltkreis-Anordnung
    300
    ESD-Schutz-Schaltkreis-Anordnung
    301
    erste ESD-Schutz-Diode
    302
    zweite ESD-Schutz-Diode
    400
    ESD-Schutz-Schaltkreis-Anordnung
    401
    erster ESD-Schutz-Teilschaltkreis
    402
    zweiter ESD-Schutz-Teilschaltkreis
    403
    ESD-Kapazität
    500
    ESD-Schutz-Schaltkreis-Anordnung
    501
    erste Induktivität
    502
    zweite Induktivität
    503
    Kapazität
    600
    ESD-Schutz-Schaltkreis-Anordnung
    601
    Signaleingangs-Pad
    602
    Eingabe-/Ausgabe-Schaltkreis
    603
    Versorgungspotential
    604
    Massepotential
    605
    ESD-Schutzelement
    606
    erste Induktivität
    607
    zweite Induktivität
    608
    Koppelinduktivität
    700
    ESD-Schutz-Schaltkreis-Anordnung
    701
    Signaleingangs-Pad
    702
    Eingabe-/Ausgabe-Schaltkreis
    703
    Versorgungspotential
    704
    Massepotential
    705
    erster Kondensator
    706
    erste Induktivität
    707
    zweite Induktivität
    708
    zweiter Kondensator
    709
    dritter Kondensator
    710
    ESD-Schutzelement
    711
    Koppelinduktivität
    712
    Knoten
    800
    Spulenkapazität

Claims (19)

  1. Integrierte Schaltkreis-Anordnung • mit einem ersten Anschluss, der auf ein erstes Versorgungspotential bringbar ist, mit einem zweiten Anschluss, der auf ein zweites Versorgungspotential bringbar ist, wobei zwischen dem ersten Anschluss und dem zweiten Anschluss ein Versorgungspotentialpfad gebildet ist; • mit einem Electrostatic-Discharge-Element zumindest in dem Versorgungspotentialpfad; • mit einem Signaleingangspad, an dem ein Eingangssignal anlegbar ist; • mit einem Signalausgang, an dem ein Ausgabesignal bereitstellbar ist; • mit einer ersten Induktivität, die zwischen dem Signaleingangspad und dem Signalausgang angeordnet ist, • mit einer zweiten Induktivität, die zwischen dem Signalausgang und dem ersten Anschluss angeordnet ist.
  2. Integrierte Schaltkreis-Anordnung nach Anspruch 1, bei der das erste Versorgungspotential ein oberes Betriebspotential und bei dem das zweite Versorgungspotential ein unteres Betriebspotential ist.
  3. Integrierte Schaltkreis-Anordnung nach Anspruch 1, bei der das erste Versorgungspotential ein unteres Betriebspotential und bei dem das zweite Versorgungspotential ein oberes Betriebspotential ist.
  4. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 3, bei der das Electrostatic-Discharge-Element eine Diode aufweist.
  5. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 4, bei der das Electrostatic-Discharge-Element einen Thyristor aufweist.
  6. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 5, bei der das Electrostatic-Discharge-Element einen Feldeffekttransistor aufweist.
  7. Integrierte Schaltkreis-Anordnung nach Anspruch 6, bei welcher der Feldeffekttransistor ein grounded n-MOS-Feldeffekttransistor ist.
  8. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 7, bei der das an den Signaleingangspad anlegbare Eingangssignal ein Hochfrequenzsignal ist.
  9. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 8, mit einem Hochfrequenz-Verarbeitungsschaltkreis, der an den Signalausgang angeschlossen ist.
  10. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 9, bei dem die erste Induktivität und die zweite Induktivität als gemeinsame Induktivität vorgesehen sind.
  11. Integrierte Schaltkreis-Anordnung nach Anspruch 10, bei der die gemeinsame Induktivität eine Spule mit Mittelabgriff ist, wobei der Mittelabgriff mit dem Signalausgang gekoppelt ist, ein erster Spulenendabschnitt mit dem Signaleingangspad gekoppelt ist und ein zweiter Spulenendabschnitt mit dem Electrostatic-Discharge-Element gekoppelt ist.
  12. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 11, mit einem ersten Kondensator, der zwischen dem ersten Anschluss und dem Signaleingangspad angeordnet ist.
  13. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 12, mit einem zweiten Kondensator, der zwischen dem zweiten Anschluss und dem Signaleingangspad angeordnet ist.
  14. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 13, der als Bandpassfilter für ein an dem Signaleingangspad bereitgestelltes Hochfrequenzsignal eingerichtet ist.
  15. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 14, bei der die erste Induktivität und die zweite Induktivität jeweils als integrierte Induktivität eingerichtet sind.
  16. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 15, bei der an dem Signalausgang ein Signalausgangspad bereitgestellt ist.
  17. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 16, bei der die erste Induktivität und die zweite Induktivität derart verkoppelt sind, dass eine Koppelinduktivität gebildet ist.
  18. Schaltkreis-Array, • mit einer integrierten Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 17; • mit einem mit der integrierten Schaltkreis-Anordnung gekoppelten Nutzschaltkreis.
  19. Schaltkreis-Array nach Anspruch 18, bei dem der Nutzschaltkreis • einen GSM-Schaltkreis; • einen UMTS-Schaltkreis; • einen WLAN-Schaltkreis; • einen DCS-Schaltkreis; • einen DECT-Schaltkreis; • einen Bluetooth-Schaltkreis; • einen UWB-Schaltkreis; • einen PCS-Schaltkreis; und/oder • einen RADAR-Schaltkreis aufweist.
DE102004040973A 2004-08-24 2004-08-24 Integrierte Schaltkreis-Anordnung und Schaltkreis-Array Ceased DE102004040973A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004040973A DE102004040973A1 (de) 2004-08-24 2004-08-24 Integrierte Schaltkreis-Anordnung und Schaltkreis-Array
PCT/DE2005/001405 WO2006021181A1 (de) 2004-08-24 2005-08-09 Integrierte schaltkreis-anordnung und schaltkreis-array
US11/574,066 US8098471B2 (en) 2004-08-24 2005-08-09 Integrated circuit arrangement and circuit array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004040973A DE102004040973A1 (de) 2004-08-24 2004-08-24 Integrierte Schaltkreis-Anordnung und Schaltkreis-Array

Publications (1)

Publication Number Publication Date
DE102004040973A1 true DE102004040973A1 (de) 2006-03-02

Family

ID=35453556

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004040973A Ceased DE102004040973A1 (de) 2004-08-24 2004-08-24 Integrierte Schaltkreis-Anordnung und Schaltkreis-Array

Country Status (3)

Country Link
US (1) US8098471B2 (de)
DE (1) DE102004040973A1 (de)
WO (1) WO2006021181A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7551414B2 (en) * 2005-12-15 2009-06-23 Lsi Corporation Electrostatic discharge series protection
US11418026B1 (en) * 2021-03-22 2022-08-16 International Business Machines Corporation Electrostatic protection device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214068A1 (de) * 2002-03-28 2003-10-23 Advanced Micro Devices Inc ESD-Schutzschaltung für Radiofrequenz- Ein/Ausgangsanschlüsse in einer integrierten Schaltung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021621A (en) * 1976-05-07 1977-05-03 International Telephone And Telegraph Corporation Automatic group exclusion circuit for a key telephone system
EP0638818B1 (de) * 1993-08-09 1999-05-26 Siemens Aktiengesellschaft Dopplerradarmodul in Mikrostreifenleitungstechnik
US5610425A (en) * 1995-02-06 1997-03-11 Motorola, Inc. Input/output electrostatic discharge protection circuit for an integrated circuit
US5637887A (en) * 1995-06-07 1997-06-10 Lsi Logic Corporation Silicon controller rectifier (SCR) with capacitive trigger
US6233130B1 (en) * 1998-07-30 2001-05-15 Winbond Electronics Corp. ESD Protection device integrated with SCR
US6873505B2 (en) * 1999-09-14 2005-03-29 United Microelectronics Corp. Electrostatic discharge protective circuitry equipped with a common discharge line
US6771475B2 (en) 2002-06-17 2004-08-03 Broadcom Corporation Electrostatic protection circuit with impedance matching for radio frequency integrated circuits
US6885534B2 (en) * 2002-10-21 2005-04-26 Silicon Integrated Systems Corporation Electrostatic discharge protection device for giga-hertz radio frequency integrated circuits with varactor-LC tanks

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214068A1 (de) * 2002-03-28 2003-10-23 Advanced Micro Devices Inc ESD-Schutzschaltung für Radiofrequenz- Ein/Ausgangsanschlüsse in einer integrierten Schaltung

Also Published As

Publication number Publication date
WO2006021181A1 (de) 2006-03-02
US8098471B2 (en) 2012-01-17
US20080055803A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
EP1816742B1 (de) Differenzverstärker und Funksystem mit Differenzverstärker
DE10214068B4 (de) ESD-Schutzschaltung für Radiofrequenz-Ausgangsanschlüsse in einer integrierten Schaltung
US7262681B2 (en) Integrated semiconductor inductor and method therefor
DE60302831T2 (de) Halbleiterschalter mit isolierten MOS-Transistoren
DE102007046883B4 (de) Systeme, Verfahren und Vorrichtungen für CMOS-Antennenschalter unter Verwendung von Body Switching in einer Mehrstapelstruktur
DE69631451T2 (de) Monolithische integrierte Schaltungsanordnung hoher Frequenz und Verfahren zur Herstellung
DE102006019888B4 (de) Verstärker mit ESD-Schutz
US7751164B1 (en) Electrostatic discharge protection circuit
DE102004011719A1 (de) Halbleitervorrichtung mit symmetrischer Schaltung zur Verwendung in einem Hochfrequenzband
DE102014103344A1 (de) Halbleiterchipkonfiguration mit Koppler
DE10239230A1 (de) Hochfrequenz-Halbleitervorrichtung
DE10139956A1 (de) ESD Schutz für CMOS-Ausgangsstufe
DE102008039732A1 (de) Halbleiter-Herstellungsprozess-Ladungsschutz-Schaltkreise
DE60133088T2 (de) Eingangsstufe und hochfrequenzempfänger mit rauscharmem quadraturverstärker
US20190378793A1 (en) Integration of guard ring with passive components
DE102008061634A1 (de) Integrierter HF-ESD-Schutz für Hochfrequenzschaltungen
DE102016218598B4 (de) Vorrichtung und Verfahren für einen ESD-Schutz eines Halbleiters
WO2006021181A1 (de) Integrierte schaltkreis-anordnung und schaltkreis-array
KR100589094B1 (ko) 반도체 장치
DE112020002866T5 (de) Verteiltes fet-rückseitenvorspannungsnetzwerk
DE102004052868B4 (de) Integrierte Schaltkreis-Anordnung und Schaltkreis-Array
EP1360726B1 (de) Halbleiter-Bauelement mit ESD-Schutz
EP1559200A2 (de) Schaltungsanordnung zum bergrenzen einer überspannung
DE102006019887B4 (de) Multifunktions-RF-Schaltung
DE102005021571B4 (de) Integrierte Schaltungsanordnungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection