DE102004009037A1 - Verfahren und Anordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge - Google Patents

Verfahren und Anordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge Download PDF

Info

Publication number
DE102004009037A1
DE102004009037A1 DE102004009037A DE102004009037A DE102004009037A1 DE 102004009037 A1 DE102004009037 A1 DE 102004009037A1 DE 102004009037 A DE102004009037 A DE 102004009037A DE 102004009037 A DE102004009037 A DE 102004009037A DE 102004009037 A1 DE102004009037 A1 DE 102004009037A1
Authority
DE
Germany
Prior art keywords
voltage
output
pulse train
input
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004009037A
Other languages
English (en)
Other versions
DE102004009037B4 (de
Inventor
Michael Dr. Gieseler
Manfred Sorst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IDT Europe GmbH
Original Assignee
Zentrum Mikroelektronik Dresden GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zentrum Mikroelektronik Dresden GmbH filed Critical Zentrum Mikroelektronik Dresden GmbH
Priority to DE102004009037A priority Critical patent/DE102004009037B4/de
Priority to JP2006534564A priority patent/JP2007508754A/ja
Priority to PCT/DE2004/001383 priority patent/WO2005046094A1/de
Publication of DE102004009037A1 publication Critical patent/DE102004009037A1/de
Priority to US11/405,023 priority patent/US7536114B2/en
Application granted granted Critical
Publication of DE102004009037B4 publication Critical patent/DE102004009037B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

Der Erfindung, die ein Verfahren und eine Anordnung zur Wandlung der optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge betrifft, liegt die Aufgabe zugrunde, ein Verfahren und eine zugehörige Schaltungsanordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge zu schaffen, womit eine Verbesserung der Übertragungsqualität und eine Verkürzung der Latenzzeit erreicht werden soll. Gemäß der Erfindung wird die Aufgabe verfahrensseitig dadurch gelöst, dass die Stromimpulsfolge geregelt in eine erste Spannungsimpulsfolge umgesetzt wird, dass die erste Spannungsimpulsfolge in eine zweite Spannungsimpulsfolge umgesetzt wird, indem sie in ihrer Amplitude regelbar begrenzt wird, dass in Abhängigkeit der Amplitude der zweiten Spannungsimpulsfolge unterhalb einer ersten Amplitudengröße eine dritte Spannungsimpulsfolge erzeugt wird, die von einem statistischen Offset der zweiten Spannungsimpulsfolge frei ist, und oberhalb einer zweiten Amplitudengröße, die größer als die erste Amplitudengröße ist, die dritte Spannungsimpulsfolge frei von einem dynamischen Offset erzeugt wird, dass beim Auftreten einer Paketpause die Amplitude der dritten Spannungsimpulsfolge auf Null gesetzt wird und dass aus der dritten Spannungsimpulsfolge die Ausgangsimpulsfolge erzeugt wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge, wobei die optische Empfangsimpulsfolge Impulspakete und Paketpausen aufweist und wobei eine Wandlung der optischen Empfangsimpulsfolge in eine lichtabhängige Stromimpulsfolge erfolgt, die in eine Spannungsimpulsfolge umgesetzt wird, deren Amplitude geregelt wird und deren Impulse in digitale Ausgangsimpulse der Ausgangsimpulsfolge umgesetzt werden.
  • Die Erfindung betrifft auch eine Anordnung zur Umsetzung des Verfahrens zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge.
  • Nach dem Stand der Technik ist bekannt, dass ein Infrarot-Empfänger aus einer Vorspannungserzeugung für die Fotodiode, einem Transimpedanzverstärker zur Umsetzung des Fotostromes in eine Spannung, sowie einem Komparator zur Formung eines digitalen Signals für die Weiterverarbeitung besteht.
  • Derartige Lösungen nutzen dabei DC-Regelschleifen zur Kompensation des bei Schaltungen zur Verarbeitung von Differenzsignalen durch Unsymmetrien auftretenden Offsets oder zur Kompensation eines eventuell vorhandenen Gleichlichts.
  • Die bei der Verwendung eines DC-gekoppelten-Verstärkers sehr langsame Regelschleife erzeugt in der Gesamtübertragungsfunktion Polstellen, welche ein Polynom höherer Ordnung (> 2) erzeugen.
  • Ein Grundsatz jeder Infrarotübertragung beispielsweise nach dem IrDA-Standard ist es, ausschließlich die gesendeten Lichtimpulse umzusetzen. Weitere Impulse können aber durch das System höherer Ordnung insbesondere nach langen Datenübertragungen, welche durch lange Impulspakete gekennzeichnet sind, bei dem durch die Art der Informationsübertragung bzw. das Übertragungsprotokoll bedingten unsymmetrischen Signalcharakter und/oder hohem Fotostrom zustande kommen.
  • Der unsymmetrische Signalcharakter wird verursacht durch die Tatsache, dass Energie nur durch die Lichtimpulse in das System eingebracht wird, die Rückkehr in den Arbeitspunkt aber als ein Eigenvorgang mit systemeigener Zeitkonstante erfolgt.
  • Die beschriebene Regelanordnung wird daher mit einer Richtspannung beaufschlagt, welche dem Integral des Eingangssignals in Abhängigkeit der Signalstärke und des Tastverhältnisses entspricht. Nach dem Empfang eines Impulspaketes, wenn kein Lichtimpuls mehr am Eingang des Empfängers anliegt, wird diese Ladung in Form eines Verstärkerüberschwingens ausgeglichen und führt zu einem oder auch mehreren zusätzlichen Impulsen, den so genannten 'Satelliten'.
  • Ein weiterer Nachteil des Standes der Technik liegt darin, dass nach einer Übertragung mit hoher Lichtintensität der Verstärker für relativ lange Zeit nicht in der Lage ist, ein Signal mit kleiner Signalintensität zu empfangen. Es entsteht die so genannte Latenzzeit, in der das System in den Grundzustand zurückkehrt.
  • Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren und eine zugehörige Schaltungsanordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge zu schaffen, womit eine Verbesserung der Übertragungsqualität und eine Verkürzung der Latenzzeit erreicht werden soll.
  • Gemäß der Erfindung wird die Aufgabe bei einem Verfahren zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge der eingangs genannten Art dadurch gelöst, dass die Stromimpulsfolge geregelt in eine erste Spannungsimpulsfolge umgesetzt wird, dass die erste Spannungsimpulsfolge in eine zweite Spannungsimpulsfolge umgesetzt wird, indem sie in ihrer Amplitude regelbar begrenzt wird, dass in Abhängigkeit der Amplitude der zweiten Spannungsimpulsfolge unterhalb einer ersten Amplitudengröße eine dritte Spannungsimpulsfolge erzeugt wird, die von einem statischen Offset der zweiten Spannungsimpulsfolge frei ist, dass oberhalb der ersten Amplitudengröße die dritte Spannungsimpulsfolge nur reduziert vom statischen Offset der zweiten Spannungsimpulsfolge frei ist, dass oberhalb einer zweiten Amplitudengröße, die größer als die erste Amplitudengröße ist, die dritte Spannungsimpulsfolge frei von einem dynamischen Offset erzeugt wird, dass unterhalb der zweiten Amplitudengröße die dritte Spannungsimpulsfolge nur reduziert vom dynamischen Offset der zweiten Spannungsimpulsfolge frei ist, dass beim Auftreten einer Paketpause die Amplitude der dritten Spannungsimpulsfolge auf Null gesetzt wird und dass aus der dritten Spannungsimpulsfolge die Ausgangsimpulsfolge erzeugt wird.
  • Die Empfangsimpulsfolge, welche in Form von Lichtimpulsen zur Empfängerdiode gelangt, besteht aus Impulspaketen und Paketpausen. Dabei kann ein Impulspaket einen oder mehrere Einzelimpulse, welche eine Impulsdauer und eine Impulspause aufweisen, beinhalten, so dass für den Fall, dass ein Impulspaket nur einen Impuls enthält, die Impulsdauer der Impulspaketdauer und die Impulspause der Paketpause entspricht.
  • Die empfangenen optischen Empfangsimpulse werden in eine lichtabhängige Stromimpulsfolge gewandelt und nachfolgend, durch einen Transimpedanzverstärker, in die erste Spannungsimpulsfolge umgesetzt. Diese Umsetzung erfolgt unter Regelung der Verstärkung des Transimpedanzverstärkers. Die so erzeugte erste Spannungsimpulsfolge wird in einem nachfolgenden Schritt, ebenfalls unter Regelung der Verstärkung, in die zweite Spannungsimpulsfolge umgesetzt. Ziel der Verstärkungsregelung bei beiden Umsetzvorgängen ist es, die zweite Spannungsimpulsfolge für alle auftretenden Signalintensitäten mit einer identischen Spannungsamplitude zu erzeugen.
  • Die Umsetzung der zweiten Spannungsimpulsfolge in die dritte Spannungsimpulsfolge erfolgt in Abhängigkeit der Signalamplitude der zweiten Spannungsimpulsfolge auf unterschiedlichen Verfahrenswegen.
  • Unterhalb einer ersten Amplitudengröße wird die dritte Spannungsimpulsfolge frei von einem statischen Offset erzeugt, das heißt, der durch die Umsetzung der Impulsfolgen bis zur zweiten Spannungsimpulsfolge erzeugte unerwünschte Offset wird vom Nutzsignal abgetrennt und hat somit keinen Einfluss mehr auf die nachfolgenden Verfahrenschritte, beispielsweise auf einen nachgeordneten Komparator, dessen Signalumsetzung durch einen eingangsseitigen Offset verfälscht wird.
  • Oberhalb einer zweiten Amplitudengröße wird die dritte Spannungsimpulsfolge frei von einem dynamischen Offset erzeugt, das heißt der durch die Umsetzung der Impulsfolgen bis zur zweiten Spannungsimpulsfolge erzeugte statische Offset wird nicht vom Nutzsignal getrennt. Die Umsetzung dieses Verfahrensschrittes erfolgt beispielsweise durch eine Hochpassschaltung. Bei der Übertragung eines Signals mit unsymmetrischem Signalcharakter kommt es am Hochpassausgang zum unerwünschten Aufintegrieren der Mittelwerte der Spannungsimpulsfolgen. Zur Vermeidung dieses, hier als dynamischer Offset bezeichneten, Effektes wird die Integration für die oberhalb der zweiten Amplitudengröße liegenden Spannungsimpulsfolgen beseitigt.
  • Im Bereich oberhalb der ersten Amplitudengröße nimmt die Wirkung der statischen Offsetabtrennung mit zunehmender Größe der Amplitude der zweiten Spannungsimpulsfolge ab. Ebenso nimmt die Wirkung der dynamischen Offsetreduktion unterhalb der zweiten Amplitudengröße mit kleiner werdender Amplitude der zweiten Spannungsimpulsfolge immer weiter ab. Diese Abnahme kann einen linearen oder nichtlinearen Funktionsverlauf aufweisen.
  • Die auf diese Arten erzeugte dritte Spannungsimpulsfolge wird bei einem Auftreten einer Paketpause in der Signalübertragung auf Null gesetzt, das heißt zur Verbesserung der Genauigkeit von nachfolgenden Verfahrensschritten wird ein eventuell auftretender Fehler der Signalamplitude beseitigt.
  • Im letzten Verfahrensschritt wird die dritte Spannungsimpulsfolge in die Ausgangsimpulsfolge umgesetzt. Dabei werden beispielsweise die für nachgeordnete Schritte notwendigen Signalbedingungen erzeugt.
  • In einer Ausgestaltung der Erfindung ist vorgesehen, dass alle elektrischen Impulsfolgen Differenzsignalimpulsfolgen sind.
  • In dem erfindungsgemäßen Verfahren kann die Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge sowohl unter der Verwendung von Eintaktsignalen als auch mit Differenzsignalen erfolgen.
  • In einer weiteren Ausgestaltung der Erfindung ist vorgesehen, dass für unsymmetrische Impulsfolgen der zweiten Spannungsimpulsfolge eine dynamische Offsetabtrennung zur Erzeugung der dritten Spannungsimpulsfolge durchgeführt wird, dass die zweite Spannungsimpulsfolge einer Hochpassfilterung mittels einer Kapazität unterzogen wird und dass in jeder Impulspause eine Entladung der Kapazität um einen in Abhängigkeit von der Größe der Amplitude der zweiten Spannungsimpulsfolge stehenden Betrag erfolgt.
  • Die Umsetzung der zweiten Spannungsimpulsfolge in die dritte Spannungsimpulsfolge erfolgt durch eine Anordnung mit Hochpasscharakter. Bei der Übertragung von Signalen mit unsymmetrischem Signalcharakter kommt es aber an einem Hochpassausgang zu einem unerwünschten Aufintegrieren der Spannungsimpulsfolgen. Zur Vermeidung dieses dynamischen Offsets wird dem Vorgang der Integration erfindungsgemäß gegengesteuert. Dazu wird jeweils in den Impulspausen eine, zumindest teilweise, Entladung der Hochpasskapazität durchgeführt. Die Intensität der Entladung wird durch die Amplitude der zweiten Spannungsimpulsfolge in einer direkten Proportionalität bestimmt.
  • In einer besonderen Ausführung der Erfindung ist vorgesehen, dass jeder Impuls der Ausgangsimpulsfolge einen Zeitvergleich mit einer definierten Zeitlänge startet, wobei nach dem Ablauf der definierten Zeitlänge ein das Ende eines Impulspaketes kennzeichnendes „Lock"-Signal erzeugt wird.
  • Das erfindungsgemäße Verfahren führt eine stetige Erkennung einer laufenden Datenübertragung und somit des Endes der Datenübertragung durch. Zur Umsetzung dieser Erkennung wird durch jeden Impuls der Ausgangsimpulsfolge ein Zeitvergleich mit einer definierten Zeitlänge gestartet. Hat beispielsweise der letzte Impuls eines Ausgangsimpulsfolgepaketes den Zeitvergleich gestartet und vor dem Ablauf des Zeitvergleiches trifft kein weiterer Impuls ein, dann wird mit dem Ablauf des Zeitvergleiches ein Signal erzeugt, welches das Ende der laufenden Datenübertragung anzeigt. Trifft innerhalb des Zeitvergleichs ein weiterer Impuls ein, erfolgt die Rücksetzung des Vergleichsvorgangs und der Zeitvergleich beginnt wieder von vorn.
  • In einer Ausgestaltungsform der Erfindung ist vorgesehen, dass die Zeitlänge kleiner als eine Latenzzeit und größer als die längste auftretende Impulspause ist.
  • Beispielsweise nach einer Datenübertragung mit hoher Lichtintensität ist ein Verstärker einer Wandlungseinheit für eine von der Anordnung abhängige Zeit nicht in der Lage, ein Signal mit kleiner Signalintensität ordnungsgemäß zu verarbeiten. Diese Zeitspanne ist die Latenzzeit, deren Definition die Obergrenze für den Zeitbereich der Zeitlänge festlegt. Bei der Dimensionierung der Obergrenze der Zeitlänge ist weiterhin die maximale Pausendauer im Protokoll SIR mit 115kBit/s zu beachten.
  • Die Untergrenze für die Zeitlänge wird durch die Impulsbreite des langsamsten zu unterstützenden Übertragungsmodes bestimmt. Wird die Datenübertragung beispielsweise im Protokoll SIR mit 9,6 kBit/s durchgeführt, liegt die maximal auftretende Impulsbreite bei 22μs. Die Zeitlänge muss demzufolge größer als diese 22μs sein um auszuschließen, dass das Lock-Signal noch während der Impulsdauer eines langen Impulses erzeugt wird.
  • In einer Ausführung der Erfindung ist vorgesehen, dass eine von der Amplitude der zweiten Spannungsimpulsfolge abhängige erste Steuerspannung „AGCSH" zur Regelung der Amplitude der bei der Umsetzung der Stromimpulsfolge in eine Spannungsimpulsfolge erzeugten ersten Spannungsimpulsfolge erzeugt wird.
  • Erfindungsgemäß ist vorgesehen, dass mindestens die Umsetzung der Stromimpulsfolge in die erste Spannungsimpulsfolge regelbar erfolgt. Die Steuerspannung „AGCSH" wird als graduierte also analoge Spannung zur Vermeidung abrupter Änderungen der Impulslage, Impulsbreite oder der Bildung von Satelliten-Impulsen, erzeugt.
  • In einer Ausführungsform der Erfindung ist vorgesehen, dass eine von der ersten Steuerspannung „AGCSH" abhängige zweite Steuerspannung „Zero" zur Null-Setzung der Amplitude der dritten Spannungsimpulsfolge beim Auftreten einer Paketpause erzeugt wird, wenn die Amplitude der zweiten Spannungsimpulsfolge oberhalb einer ersten Amplitudengröße liegt und das Lock-Signal aktiv ist.
  • Gesteuert durch die erzeugte Steuerspannung „AGCSH", wird die zweite Steuerspannung „Zero" gebildet. Aufgabe dieser Steuerspannung ist die Null-Setzung der Amplitude der dritten Spannungsimpulsfolge beim Auftreten einer Paketpause, wobei das Steuersignal „Zero" nur dann gebildet wird, wenn die Amplitude der zweiten Spannungsimpulsfolge oberhalb der ersten Amplitudengröße liegt und durch das Lock-Signal das Ende der Datenübertragung angezeigt wird. Durch das Nullsetzen der Amplitude der dritten Spannungsimpulsfolge wird zum einen die Reduktion der Hochpass-Zeitkonstante und zum andern die Verhinderung jeglicher Differenzsignalansteuerung einer nachgeordneten Anordnung zur Erzeugung der digitalen Ausgangsimpulsfolge bei der Verwendung des Differenzsignalverfahrens erreicht.
  • In einer besonderen Ausführungsform der Erfindung ist vorgesehen, dass eine von der ersten Steuerspannung „AGCSH" abhängige dritte Steuerspannung „Limiter" erzeugt und damit die Amplitude der zweiten Spannungsimpulsfolge begrenzt wird.
  • Neben der geregelten Umsetzung der Stromimpulsfolge in die erste Spannungsimpulsfolge erfolgt auch die nachfolgende Umsetzung der ersten Spannungsimpulsfolge in die zweite Spannungsimpulsfolge in geregelter Weise. Diese Regelung erfolgt durch das Steuersignal „Limiter" in idealer Weise so, dass die zweite Spannungsimpulsfolge für alle Signalintensitäten eine identische Amplitude aufweist. Die Steuerspannung „Limiter" wird dabei in Abhängigkeit der Steuerspannung „AGCSH" erzeugt, so dass beispielsweise zur Vermeidung von bei großen Signalen auftretenden störenden nichtlinearen Großsignaleffekten, nach dem Erreichen des minimalen Verstärkungswertes der Steuerspannung „AGCSH", die Regelung durch die Veränderung der Steuerspannung „Limiter" zur weiteren Amplitudenreduzierung fortgesetzt wird.
  • In einer anderen Ausführung der Erfindung ist vorgesehen, dass eine von der ersten Steuerspannung „AGCSH" abhängige vierte Steuerspannung „Short" und damit eine vom statischen oder vom dynamischen Offset freie dritte Spannungsimpulsfolge erzeugt wird.
  • In Abhängigkeit der Größe der Signalamplitude erfolgt auch die Erzeugung der vierten Steuerspannung „Short". Diese Steuerspannung steuert die Erzeugung der dritten Spannungsimpulsfolge, die beim Auftreten von kleinen Signalamplituden der zweiten Spannungsimpulsfolge frei von einem statischen Offset erzeugt wird, das heißt der Gleichanteil der zweiten Spannungsimpulsfolge wird eliminiert.
  • Für große Signalamplituden der zweiten Spannungsimpulsfolge wird die statische Offsetabtrennung mittels „Short" abgeschaltet. Dadurch wird beispielsweise eine Reduktion der dominanten Polstellen von zwei auf eine realisiert, was zu einer Verbesserung des Rückkehrverhaltens in den Arbeitspunkt der dritten Spannungsimpulsfolge nach einer Auslenkung führt.
  • In einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass eine von der ersten Steuerspannung „AGCSH" abhängige fünfte Steuerspannung „Level" erzeugt und damit die Schaltschwelle und die Hysterese eines Komparators bei der Umsetzung der dritten Spannungsimpulsfolge in die Ausgangsimpulsfolge gesteuert werden.
  • Bedingt durch das optische Übertragungsprinzip, erfolgt die Auslenkung eines Verstärkers in der Wandlungseinheit nur in positiver Richtung durch einen „Licht an" Vorgang, wobei die Rückführung des Signalpegels ausschließlich durch den Eigenvorgang des Verstärkers erfolgt. Aus diesem Grund muss die Komparatorschwelle asymmetrisch und positiv bezüglich des Differenznullpunktes liegen. Zur Vermeidung von Fehldetektionen erfolgt mittels „Level" eine Anpassung der Ansprechschwelle und der Hysterese, einer die Ausgangsimpulsfolge erzeugenden Komparatoranordnung.
  • Gemäß der Erfindung wird die Aufgabe bei einer Anordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge der eingangs genannten Art dadurch gelöst, dass die Fotodiode mit ihren Elektroden jeweils über eine Kapazität mit den Eingängen des Transimpedanzverstärkers verbunden ist, dass der Ausgang des Transimpedanzverstärkers mit dem Eingang eines Bufferverstärkers verbunden ist, dass der Ausgang des Bufferverstärkers über eine Hochpassschaltung mit dem Eingang eines Komparators verbunden ist, wobei die Kapazität der Hochpassschaltung durch ein steuerbares Element überbrückt ist, dass der Eingang einer die Verstärkung des Transimpedanzverstärkers regelnden Verstärkungsregelungsanordnung mit dem Ausgang des Bufferverstärkers und der Ausgang der Verstärkungsregelungsanordnung mit einem Steuersignaleingang des Transimpedanzverstärkers verbunden ist.
  • Eine, die optischen Empfangsimpulse empfangende, Fotodiode ist mit einer Anordnung zur Vorspannungserzeugung verbunden. Mittels dieser Anordnung wird eine negative Vorspannung der Fotodiode realisiert.
  • Die Anode und die Kathode der Fotodiode sind weiterhin über je eine Kapazität mit den Eingängen eines Transimpedanzverstärkers verbunden. Durch die Kapazitäten erfolgt die Abtrennung der Gleichlicht- oder Gleichstromkomponente des Empfangssignals vor der Strom-/Spannungswandlung im Transimpedanzverstärker, welcher somit die erste Spannungsimpulsfolge bereitstellt.
  • Der Ausgang des Transimpedanzverstärkers ist mit dem Eingang eines Bufferverstärkers verbunden, welcher die Wandlung der ersten in die zweite Spannungsimpulsfolge, mit einer determinierten Verstärkung V vornimmt und an seinem Ausgang ausgibt.
  • Der Ausgang des Bufferverstärkers ist mit dem Eingang einer nachgeordneten Hochpassschaltung verbunden. Diese Hochpassschaltung weist erfindungsgemäß die Besonderheit auf, dass die Kapazität der Hochpassschaltung durch ein steuerbares Element überbrückt ist. Dieses steuerbare Element kann beispielsweise ein Transistor sein, mit dem es dann möglich ist, die Kapazität des Hochpasses im Signalweg zur Gleichspannungsabtrennung wirken zu lassen oder seine Funktion aufzuheben. Durch die Kennlinie des Transistors und eine entsprechende Ansteuerung sind zwischen diesen zwei Extremzuständen weitere Zustände möglich. Die Hochpassschaltung wandelt die zweite Spannungsimpulsfolge in die dritte Spannungsimpulsfolge um.
  • Der Ausgang der Hochpassschaltung ist mit dem Eingang eines Komparators verbunden, welcher die Wandlung der dritten Spannungsimpulsfolge in die Ausgangsimpulsfolge durchführt und am Ausgangsimpulsfolge-Ausgang ausgibt.
  • Zur geregelten Wandlung der Impulse ist eine Verstärkungs regelungsanordnung eingangsseitig mit dem Ausgang des Bufferverstärkers und ausgangsseitig mit einem AGC-Eingang des Transimpedanzverstärkers verbunden. Mit der Verstärkungsregelungsanordnung erfolgt die Regelung der Amplitude der ersten Spannungsimpulsfolge mit dem Ziel, die Amplitude bei verschiedenen Empfangslichtintensitäten konstant zu halten.
  • In einer anderen Ausführungsform der Erfindung ist vorgesehen, dass Verbindungen zwischen den Baugruppen Transimpedanzverstärker und Bufferverstärker, Bufferverstärker und Hochpassschaltung sowie Hochpassschaltung und Komparator aus zwei Signalpfaden zur Übertragung von Differenzsignalen bestehen.
  • Die erfindungsgemäße Anordnung kann für die Verarbeitung von Eintaktsignalen oder durch entsprechende Auslegung der Baugruppen für die Verarbeitung von Differenzsignalen ausgelegt werden.
  • In einer weiteren Ausgestaltungsform der Erfindung ist vorgesehen, dass die Hochpassschaltung zwei Eingänge aufweist, wobei ein Eingang IN mit einem ersten Anschluss einer ersten Kapazität und ein Eingang IP mit einem ersten Anschluss einer zweiten Kapazität verbunden ist, dass der zweite Anschluss der ersten Kapazität mit einem Ausgang ON und ein zweiter Anschluss der zweiten Kapazität mit einem Ausgang OP der Hochpassschaltung verbunden ist, dass ein eingangsseitiger erster Spannungsteiler und ein ausgangsseitiger zweiter Spannungsteiler angeordnet ist, deren jeweilige Mittelabgriffe miteinander verbunden sind, dass die erste und die zweite Kapazität durch eine Source-Drain-Strecke je eines MOS-FETs – als das jeweilige steuerbare Element – überbrückt ist, dass die Gate-Anschlüsse beider Transistoren mit einem Eingang „Short" verbunden sind, dass die Ausgänge ON und OP mit je einem Anschluss einer Source-Drain-Strecke eines dritten MOS-FETs verbunden sind, dessen Gate-Anschluss mit dem „Zero"-Eingang verbunden ist.
  • Die erfindungsgemäße Hochpassschaltung besteht, bei der Signalverarbeitung nach dem Differenzsignalverfahren, aus zwei symmetrischen Hochpassschaltungen mit je einer, mit einem Eingang und dem Ausgang der Anordnung verbundenen Kapazität und je einem Widerstand, wobei die beiden Widerstände miteinander verbunden zwischen den beiden Ausgängen der Hochpassschaltung angeordnet sind und einen ersten Mittelabgriff aufweisen. Weiterhin besteht die Schaltung aus einem eingangsseitigen, aus zwei Widerständen bestehenden Spannungsteiler, welcher zwischen den beiden Eingängen der Schaltung angeordnet ist und einen zweiten Mittelabgriff aufweist. Der erste und der zweite Mittelabgriff sind miteinander verbunden. Erfindungsgemäß stellt sich am zweiten Mittelabgriff ein Mittel der Spannung des vorgeschalteten Bufferverstärkers ein, welche durch die Verbindung der Mittelabgriffe über den ausgangsseitigen Spannungsteiler dem Signal am Ausgang der Hochpassschaltung überlagert wird, ohne dass dadurch der Effekt der Offsetabtrennung für das Differenzsignal durch die Anordnung negativ beeinflusst wird. Diese Übertragung des Buffer-Arbeitspunktes auf den Eingang des Komparators stellt eine effektive Methode zur Generierung des Arbeitspunktes für den Komparatoreingang dar.
  • Die beiden Hochpasskapazitäten sind jeweils mit einer Source-Drain-Strecke eines MOS-FETs, welcher beispielsweise ein pKanal-Transistor sein kann, überbrückt, deren Gates mit dem Steuersignal „Short", beispielsweise zur Überbrückung der Hochpasskapazität bei großen Eingangssignalintensitäten, welche zu einer Polreduktion des Gesamtsystems führt, verbunden sind.
  • Ein weiterer MOS-FET ist mit seiner Source-Drain-Strecke zwischen beide Ausgänge ON und OP der Hochpassschaltung geschaltet. Sein Gateanschluss ist mit dem Steuersignal „Zero" verbunden. Mit diesem Steuersignal ist es beispielsweise möglich, nach der Erkennung eines Übertragungssendes das Ausgangsignal für eine definierte Zeit zu Null zu reduzieren, so dass keine Fehlimpulse vom nachgeordneten Komparator detektiert werden können. Gleichzeitig erfolgt hierdurch eine Reduktion der Zeitkonstante des Hochpasses, womit ein schnelles Rückladen des statischen Offsets des vorgeschalteten Bufferverstärkerausganges auf die Hochpasskapazitäten ermöglicht wird.
  • In einer weiteren Ausgestaltungsform der Erfindung ist vorgesehen, dass ein Ausgang des Komparators mit einem Eingang einer ein Impulspaketende signalisierenden Verriegelungslogik verbunden ist und dass ein erster Ausgang („Time") der Verriegelungslogik mit einem zweiten Eingang („Time") der Verstärkungsregelungsanordnung verbunden ist.
  • Ein die Ausgangsimpulsfolge ausgebender Ausgang des Komparators ist mit dem „Comp"-Eingang einer Verriegelungslogik verbunden. Die Aufgabe dieser Verriegelungslogik besteht in der Erkennung des Endes einer laufenden Datenübertragung und der Erzeugung eines das Ende anzeigenden „Time"-Ausgangssignals. Zu diesem Zweck beinhaltet die Anordnung einen Timer, welcher einen Zeitvergleich mit einer definierten Zeitlänge durchführt. Der Timer wird mit jedem detektierten und ausgegebenen Ausgangsimpuls neu gestartet, so dass das „Time"-Ausgangssignal erst nach dem Ablauf des Zeitvergleichs nach einem zumindest vorläufig letzten Ausgangsimpuls ausgegeben wird. Der „Time" Ausgang der Verriegelungslogik ist mit einem zugeordneten Eingang der Verstärkungsregelungsanordnung verbunden. Durch dieses Signal ist es möglich, die Verstärkungsregelung gezielt zu beeinflussen, beispielsweise zur Beschleunigung der Verstärkungsaufregelung in den Paketpausen zum Zweck der Verkürzung der Latenzzeit des Systems.
  • In einer weiteren Ausgestaltungsform der Erfindung ist vorgesehen, dass ein zweiter Ausgang („Lock") der Verriegelungslogik mit einem ersten Eingang („Lock") einer Ende- Steuerungsanordnung verbunden ist, dass ein zweiter Eingang („AGCSH") der Ende-Steuerungsanordnung mit dem Ausgang der Verstärkungsregelungsanordnung verbunden ist und dass ein erster Ausgang („Zero") der Ende-Steuerungsanordnung mit dem „Zero"-Eingang der Hochpassschaltung verbunden ist.
  • Ein weiteres Ausgangssignal der Verriegelungslogik ist das „Lock"-Ausgangssignal. Dieses Ausgangssignal wird durch Kombinatorik der Ausgangsimpulsfolge des Komparators mit dem „Time"-Signal erzeugt und am Lock-Ausgang ausgegeben. Dieses Signal dient ebenfalls der Erkennung eines Datenübertragungsendes. Der „Lock"-Ausgang der Verriegelungslogik ist mit dem „Lock"-Eingang der erfindungsgemäßen Ende-Steuerungsanordnung verbunden, deren „AGCSH"-Eingang mit dem „AGCSH"-Ausgang der Verstärkungsregelungsanordnung verbunden ist. Mittels dieser Anordnung wird, ebenfalls durch Kombinatorik, das „Zero"-Ausgangssignal für die Hochpassschaltung erzeugt und am „Zero"-Ausgang der Anordnung ausgegeben. Das von der Verstärkungsregelungsanordnung gelieferte „AGCSH"-Signal wird mittels eines Komparators mit einem Sollwert verglichen. Nach der Erkennung des Übertragungsendes wird das Signal „Zero" an die Hochpassschaltung zur bereits beschriebenen Endebehandlung ausgegeben. Gleichzeitig wird der aktuelle Amplitudenwert der „AGCSH"-Spannung mit dem Sollwert verglichen und bei dessen Erreichen der logische Zustand des „Zero"-Signals verändert und damit die laufende Endebehandlung abgebrochen.
  • In einer weiteren Ausgestaltungsform der Erfindung ist vorgesehen, dass ein zweiter Ausgang („Intens") der Ende-Steuerungsanordnung mit einem dritten Eingang („Intens") der Verstärkungsregelungsanordnung verbunden ist.
  • Ein weiteres von der Ende-Steuerungsanordnung erzeugtes Ausgangssignal ist das „Intens"-Signal. Dieses gibt Auskunft über den Zustand des in der Anordnung durchgeführten Vergleiches der „AGCSH"-Spannung mit dem Sollwert. Durch die Verbindung dieses Signalausganges mit dem „Intens"-Eingang der Verstärkungsregelungsanordnung ist es in Verknüpfung mit dem „Time"-Signal möglich, die Endebehandlungsvorgänge in der Verstärkungsregelungsanordnung nach dem Erkennen des Endes der Datenübertragung zu starten und nach Erreichen des Sollwertes des Komparators in der Ende-Steuerungsanordnung gezielt zu beenden. Somit ist es möglich, die Latenzzeit der Anordnung zu minimieren.
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden. In den zugehörigen Zeichnungen zeigt
  • 1 eine Empfängeranordnung aus dem Stand der Technik,
  • 2 eine allgemeine erfindungsgemäße Empfängeranordnung,
  • 3 eine detailliertere erfindungsgemäße Empfängeranordnung zur Verarbeitung von Differenzsignalen,
  • 4 eine Fotodioden-Bias-Schaltung,
  • 5 eine Anordnung eines Transimpedanzverstärkers,
  • 6 ein Realisierungsbeispiel für den Operationsverstärker im Transimpedanzverstärker,
  • 7 eine Anordnung für den erfindungsgemäßen Buffer-Verstärker,
  • 8 ein Realisierungsbeispiel für den Operationsverstärker im Buffer-Verstärker,
  • 9 eine erfindungsgemäße regelbare Hochpassanordnung mit steuerbaren Elementen,
  • 10 eine Anordnung eines erfindungsgemäßen Komparator,
  • 11 eine Anordnung einer Steuerschaltung für den Komparator zur Beeinflussung der Schaltschwelle und der Hysterese des Komparators,
  • 12 eine graphische Darstellung der Anpassung der unteren und der oberen Komparatorschaltschwellen,
  • 13 eine Anordnung einer erfindungsgemäßen Verstärkungsregelungsanordnung,
  • 14 eine Anordnung eines Rail-to-Rail-Verstärkers für die Verstärkungsregelungsanordnung,
  • 15 eine Anordnung zur Erzeugung einer adaptiven Spannung für die Verstärkungsregelungsanordnung,
  • 16 eine Verriegelungslogik-Anordnung,
  • 17 eine digitale Differenzierschaltung,
  • 18 eine Timerschaltung,
  • 19 eine Anordnung einer Ende-Steuerungsanordnung,
  • 20 Diagramme für einen typischen Signalverlauf am Beispiel des Empfangs von drei FIR-Präambeln und dem Startflag,
  • 21 Diagramme für einen typischen Signalverlauf beim Beginn einer Signalübertragung im FIR-Mode und
  • 22 Diagramme für einen typischen Signalverlauf am Ende einer FIR-Signalübertragung.
  • Die 1 zeigt eine Anordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge nach dem Stand der Technik. Diese besteht aus der die Lichtimpulse empfangenden Fotodiode 1, einer Vorspannungserzeugung 2 für die Fotodiode 1, einem nachgeordneten Transimpedanzverstärker 3 und einem Komparator 4 zur Erzeugung der Ausgangsimpulsfolge.
  • Die erfindungsgemäße Wandlungsanordnung ist in der 2 dargestellt. Diese besteht aus der mit der Vorspannungserzeugung 2 verbundenen Fotodiode 1, wobei die Elektroden der Fotodiode 1 jeweils über eine Kapazität 5 mit den Eingängen eines Transimpedanzverstärkers 3 verbunden sind. Der Ausgang des Transimpedanzverstärkers 3 ist mit dem Eingang des nachgeordneten Bufferverstärkers 6 verbunden. Der Ausgang des Bufferverstärker 6 ist mit dem Eingang der erfindungsgemäßen Hochpassschaltung 7 und der Ausgang der Hochpassschaltung 7 ist mit dem Eingang des Komparators 4 verbunden. Der Komparator 4 weist einen Ausgang zur Ausgabe der Ausgangsimpulsfolge auf. Zur Regelung der Verstärkung des Transimpedanzverstärkers 3 weist dieser einen Steuersignaleingang („AGCSH") auf, welcher mit dem Ausgang einer Verstärkungsregelungsanordnung 8 verbunden ist. Der Eingang der Verstärkungsregelungsanordnung 8 ist beispielsweise mit dem Ausgang des Bufferverstärker 6 verbunden. Weitere Regelungen oder Steuerungen, beispielsweise des Bufferverstärker 6, der Hochpassschaltung 7 und des Komparators 4, sind in besonders günstigen Ausführungen der Anordnung vorgesehen.
  • Das erfindungsgemäße Verfahren soll an einer speziellen Ausführung der Anordnung zur Wandlung der optischen Empfangsimpulse in elektrische Ausgangsimpulse zur Differenzsignalverarbeitung nach 3 erläutert werden.
  • Der Signalweg beginnt mit der Vorspannungserzeugung 2, welche zur negativen Vorspannungserzeugung einer, optische Empfangsimpulse beispielsweise nach dem IrDA-Protokoll empfangenden Fotodiode 1 dient.
  • Nachfolgend erfolgt die Abtrennung der Gleichlicht- oder Gleichstromkomponenten durch Hochpasskapazitäten 5 am Eingang des Transimpedanzverstärkers 3. Dieser arbeitet als Strom-Spannungswandler und wandelt die von der Fotodiode 1 erzeugte lichtabhängige Stromimpulsfolge in die erste Spannungsimpulsfolge um. Als Transimpedanzleitwerte zur Umwandlung des Fotostromsignals der Fotodiode werden beispielsweise Depletiontransistoren verwendet, deren Leitwert mittels Spannungssteuerung am Gate verändert werden kann.
  • Der im Signalweg nachfolgende Bufferverstärker 6 mit einer determinierten Verstärkung ,V' ist gleichspannungsmäßig an den Transimpedanzverstärker 3 angekoppelt. Damit liegt am Ausgang des Bufferverstärkers 6 neben der impulsförmigen Signalspannung der zweiten Spannungsimpulsfolge auch eine Offsetgleichspannung an.
  • Zur Minimierung der statischen Offsetspannung und deren Temperaturgang werden sowohl Transimpedanzverstärker 3 als auch Bufferverstärker 6 als bipolare Differenzverstärkerstufen ausgeführt.
  • Die erfindungsgemäße Hochpassschaltung 7 wird zwischen den die Offsetspannung führenden Bufferverstärker 6 und den Komparator 4 geschaltet. Diese ist derart in die Gesamt-Schaltungsanordnung eingebunden, dass für kleine Signalamplituden der zweiten Spannungsimpulsfolge, welche unterhalb einer ersten Amplitudengröße liegen, mittels der innerhalb der Hochpassschaltung 7 realisierten symmetrischen Hochpassanordnung eine Offsetabtrennung erfolgt. Um auch Offsetwerte des Transimpedanzverstärkers 3 in Verbindung mit dem Bufferverstärker 6 zuzulassen, die in der Größenordnung der Ansprechschwelle des Komparators 4 liegen, ist diese Offsetabtrennung notwendig.
  • Für kleine Eingangssignale werden somit die dominanten Polstellen beider Hochpässe, also die des von den Kapazitäten 5 bestimmten Gleichlichtabtrenn-Hochpasses und die der in der Hochpassschaltung 7 selbst angeordneten Kapazitäten, toleriert. Dies ist möglich, da die Pausen eines jeden IrDA- Protokolls ausreichen, den Zustand der Differenz- Ausgangsspannung der Hochpassschaltung 7 zum Aussteuer-Nullpunkt zurückzuführen.
  • Demgegenüber wird bei großen Eingangssignalamplituden der zweiten Spannungsimpulsfolge, welche oberhalb einer zweiten Amplitudengröße liegen, wobei die Ausgangsdifferenzspannung des Bufferverstärkers 6 deutlich über der Offsetspannung liegt, der in der Hochpassschaltung 7 integrierte symmetrische Hochpass mit Hilfe der vierten Steuerspannung „Short" unwirksam gemacht. Auf diese Weise wird eine Reduktion der dominanten Polstellen von ursprünglich zwei auf eine realisiert. Diese Reduktion ist deshalb günstig, da jegliche Annäherung an den Aussteuer-Nullpunkt der Differenz-Ausgangsspannung der Hochpassschaltung 7 asymptotisch erfolgt.
  • Am Ende eines jeden Impulspaketes mit großen Eingangssignalamplituden sorgt ein weiterer Eingriff in die Hochpassschaltung 7 mittels der zweiten Steuerspannung „Zero" dafür, dass die durch die vierte Steuerspannung „Short" entladenen Hochpasskapazitäten innerhalb kurzer Zeit wieder auf das Niveau der Offset-Ausgangsspannung des Bufferverstärkers 6 aufgeladen werden können. Hierzu wird während einer bestimmten Zeit nach einem Impulspaketende die Differenzausgangsspannung der Hochpassschaltung 7 zu Null gebrückt. Auf diese Weise werden zweierlei Effekte erzielt. Zum Einen wird eine extreme Reduktion der Hochpasszeitkonstante erreicht, wodurch der Offset des Bufferverstärkers 6 unmittelbar auf die Hochpasskapazitäten der Hochpassschaltung 7 übertragen wird, und zum Anderen wird jegliche Differenzsignalansteuerung des Komparators 4 vermieden.
  • Im Bereich zwischen der ersten und der zweiten Amplitudengröße ist es ebenso zweckmäßig, nach einem Impulspaketende mittels der zweiten Steuerspannung „Zero" eine Ansteuerung des Komparators 4 zu verhindern. Bei sehr kleinen Eingangssignalen, welche unterhalb der ersten Amplitudengröße liegen, ist die zweite Steuerspannung „Zero" nicht aktiv, da durch die parasitären Elemente des die Differenzausgangsspannung der Hochpassschaltung 7 zu Null brückenden MOS-FETs Störungen eingekoppelt werden können.
  • Aus Effektivitätsgründen wird der ausgangsseitige Common-Mode-Arbeitspunkt beider Ausgänge des Bufferverstärkers 6 gemittelt und als eingangsseitiger Arbeitspunkt an den Komparator 4 übertragen.
  • Die Erkennung der Spannungsimpulsfolgen und deren Umwandlung in die digitale Ausgangsimpulsfolge erfolgt mit einem am Ausgang der Hochpassschaltung 7 angeschlossenem Komparator 4. Bedingt durch die Art der Ansteuerung der Verstärkeranordnung und der Signalverarbeitung nach dem Differenzprinzip, wobei eine Auslenkung des Verstärkers ausschließlich in positiver Richtung durch den Zustand „Licht an" und das Rückführen in den Arbeitspunkt nur durch den Eigenvorgang des Verstärkers erfolgt, muss die Komparatorschaltschwelle des Komparators 4 asymmetrisch positiv zum Differenznullpunkt der Spannung liegen. Der Komparator 4 weist einen Steuergang „Level" auf, über den erfindungsgemäß mittels der fünften Steuerspannung „Level" eine Steuerung der Ansprechschwelle und der Hysterese des Komparators 4 zur Vermeidung von Fehldetektionen entsprechend der Signalintensität realisiert wird.
  • Der IrDA-Standard sieht vor, dass Infrarotsignale in einem sehr hohen Dynamikbereich übertragen werden. Die äquivalenten, von der empfangenden Fotodiode erzeugten elektrischen Ströme, bewegen sich im Bereich von ca. 50 nA bis zu mehr als 10 mA.
  • Dies entspricht einem Dynamikbereich von mehr als 5 Zehnerpotenzen.
  • Damit die Wandlungsanordnung alle auftretenden in Spannungsimpulsfolgen gewandelten Signalströme IrDA-gerecht, entsprechend der für den jeweiligen Geschwindigkeitsbereich definierten Protokolle, übertragen und in eine digitale Ausgangsimpulsfolge mit definierten Eigenschaften bezüglich Impulsdauer und Impulslage umwandeln kann, sind eine Verstärkungsregelung und – sofern der zur Verfügung stehende Regelbereich des Transimpedanzverstärkers 3 dies nicht verhindern kann – zur Vermeidung von Übersteuerungseffekten, eine Begrenzung des Signals vorgesehen.
  • Die Amplitudenregelung der Spannungsimpulsfolgen wird von einer Verstärkungsregelungsanordnung 8 übernommen. Diese bezieht ihre Eingangsinformation aus dem Signalweg. In der erfindungsgemäßen Anordnung nach 3 ist hierfür der Ausgang des Bufferverstärkers 6 mit dem ersten Eingang der Verstärkungsregelungsanordnung 8 verbunden. Der die erste Steuerspannung ausgebende erste Ausgang der Verstärkungsregelungsanordnung 8 ist mit dem Steuersignaleingang „AGCSH" des Transimpedanzverstärkers 3 und der die dritte Steuerspannung ausgebende zweite Ausgang der Verstärkungsregelungsanordnung 8 ist mit dem Steuersignaleingang „Limiter" des Bufferverstärkers 6 verbunden.
  • Die sich somit ergebende Regelschleife hat die Aufgabe, die Übertragungsparameter des Transimpedanzverstärkers 3 und/oder des Bufferverstärkers 6 in idealer Weise so zu beeinflussen, dass am Ausgang des Bufferverstärkers 6 für alle Signalintensitäten der Spannungsimpulsfolgen ein identisches Signal entsteht.
  • Da dieser Idealfall wegen der Kennlinieneigenschaften der zur Schaltungsintegration zur Verfügung stehenden Bauelemente einerseits und durch den wegen der sehr kleinen Betriebsspannungen, welche je nach Spezifikation oder Anforderung zwischen 1,8V und 2,4V liegen, begrenzten Aussteuerbereiche sowie technisch bedingte Offsets der Teilschaltungen andererseits praktisch nicht realisierbar ist, kann diese Regelung nur bis zu einer oberen Fotostromgrenze wirken. Zur Vermeidung von den bei großen Signalen auftretenden störenden nichtlinearen Großsignaleffekten wird der Signalweg in Kenntnis der Protokolldefinitionen des IrDA-Standards erfindungsgemäß durch die nachfolgend beschriebenen Steuerungen weiterhin beeinflusst.
  • Um negative Auswirkungen, beispielsweise abrupte Änderungen der Impulslage und/oder der Impulsbreite der Impulsfolgen oder gar Fehlimpulse, so genannte Satelliten, die sowohl durch Änderung der Eingangssignalintensität als auch durch Veränderung der Eigenschaften des Signalweges durch den Regelvorgang hervorgerufen werden können, während der Signalübertragung zu vermeiden, müssen möglichst alle in der Verstärkungsregelungsanordnung 8 erzeugten Steuersignale durch graduierte, d.h. analoge Signale erfolgen.
  • Aus dem in der Verstärkungsregelungsanordnung 8 gewonnenen ersten Steuersignal „AGCSH", welches die Information zur Signalintensität enthält und zur Verstärkungsregelung genutzt wird, die im vorliegenden Falle eine Regelung der Transimpedanzsteilheit im Transimpedanzverstärker 3 darstellt, werden erfindungsgemäß auch die analogen Steuersignale zur Signalbegrenzung „Limiter" für den Bufferverstärker 6, „Short" zur entsprechenden Offsetreduktion innerhalb der Hochpassschaltung 7 und „Level" zur Beeinflussung der Ansprechschwelle und/oder der Hysterese des Komparators 4 gewonnen.
  • Die dritte Steuerspannung „Limiter" wird derart generiert, dass nach dem Erreichen der Aussteuergrenze für die Regelung der Steilheit des Transimpedanzverstärkers 3 die Begrenzung des Ausgangssignals des Bufferverstärker 6 beginnt.
  • Darüber hinaus gibt es in der Schaltungsanordnung erfindungsgemäß zwei weitere Baugruppen: Verriegelungslogik 9 und Ende-Steuerungsanordnung 10. In Abhängigkeit der während der Signalübertragung aus der Verstärkungsregelungsanordnung 8 gewonnenen Intensitätsinformation „AGCSH" und mittels eines geeigneten Signalmanagements werden durch diese Baugruppen 9, 10 die digitalen Signale „Zero" und „Intens" erzeugt. Mit dem Signal „Zero" erfolgt die Steuerung der Rückladung des Offsets auf die Kapazitäten der Hochpassschaltung 7 und mit „Intens" eine kontrollierte Veränderung des Zeitverhaltens des zuvor beschriebenen Ausgangssignals „AGCSH" und somit auch der von „AGCSH" abhängigen Signale „Limiter", „Short" und „Level". Infolgedessen ist es mit dieser erfindungsgemäßen Anordnung möglich, die Zeit, nach welcher die Anordnung nach beliebig intensiver Aussteuerung wieder in der Lage ist, Signale an der Empfindlichkeitsgrenze zu empfangen, die so genannte Latenzzeit, zu minimieren.
  • An den Ausgang des Komparators 4 kann sich eine, hier nicht näher dargestellte Schaltungsanordnung zur Anpassung der vom Komparator 4 ausgegebenen Ausgangsimpulsfolge an die Impulserfordernisse der verschiedenen IrDA-Protokolle anschließen.
  • Nachfolgend erfolgt die Beschreibung der in der Anordnung verwendeten Teilbaugruppen und ihrer Funktionsmerkmale.
  • In 4 ist ein Ausführungsbeispiel für eine Vorspannungserzeugung 2 zur Erzeugung einer negativen Vorspannung der Fotodiode 1 gezeigt. In dieser wird die maximal mögliche Vorspannung durch eine, mittels eines Depletiontransistors realisierte Spannungsquelle 11 erzeugt, deren Arbeitspunkt mittels einer gestapelten, aus zwei Depletiontransistoren bestehenden, Stromquelle 12 eingestellt wird.
  • Die Katode der Fotodiode 1 ist zwischen dem Sourceanschluss der Spannungsquelle 11 und dem Drainanschluss der Stromquelle 12 geschaltet. Die Nutzung einer Spannungsquelle 11 an der Katode der Fotodiode 1 ist zweckmäßig, da dadurch gleichzeitig eine hohe Betriebsspannungsunterdrückung bezüglich der externen Versorgungsspannung „VDDext" erreicht wird.
  • Die Anode der Fotodiode 1 ist an die Verbindung zwischen dem Sourceanschluss der Stromquelle 12 und erfindungsgemäß an eine massebezogene Parallelschaltung eines linearen Widerstands 13 und einer Diode 14 angeschaltet. Diese Parallelschaltung 13, 14 bewirkt, dass ein kleiner Fotostrom weitgehend ungehindert in den Eingang des Transimpedanzverstärkers 3 fließen kann. Dies kann nur dann der Fall sein, wenn der Stromteiler bestehend aus Widerstand 13 der Vorspannungserzeugung 2 und dem Strom in den Summenknoten des Transimpedanzverstärkers 3 über die Kapazität 5 zugunsten des Eingangsstromes des Transimpedanzverstärkers 3 ausfällt.
  • Die Diode 14 sichert bei großen Fotoströmen, welche der Transimpedanzverstärker 3 auf Grund seines Aussteuerbereiches nicht mehr aufnehmen kann, dass die maximale Eingangsspannung des Transimpedanzverstärkers 3 im Großsignalfall die Höhe der Diodenflussspannung nicht übersteigt. Durch die erfindungsgemäße Teillösung innerhalb der Bias-Schaltung wird gesichert, dass für kleine Fotoströme bei Beachtung der Regel R(13) >> Zin(3) der Stromteiler stets zugunsten des Eingangsstroms ausfällt.
  • Wird bei größerem Fotostrom hingegen der Flussspannungswert der Diode 14 erreicht, ist dadurch weiterhin gewährleistet, dass eine negative Vorspannung der Fotodiode 1 erhalten bleibt. Unabhängig von der Größe des Fotostromes ist der lineare Anteil 13 notwendig, um eine maximale negative Vorspannung der Fotodiode 1 an der Empfindlichkeitsgrenze zu ermöglichen. Durch Umverteilung der Stromteilung bei steigendem Fotostrom wird ein zunehmender Anteil von diesem direkt nach Masse abgeleitet und kann demzufolge nicht zu einer Übersteuerung des Transimpedanzverstärkers 3 beitragen.
  • In 5 ist ein detaillierteres Beispiel für eine Schaltungsanordnung des Transimpedanzverstärkers 3 aus 3 gezeigt. Dieser besteht aus einem Differenzverstärker 15, dessen jeweils invertierende Signalpfade mittels je eines steuerbaren Leitwertes, welche im Ausführungsbeispiel als nDepletion-Transistoren 16 ausgeführt sind, realisiert sind. Die Gates dieser nDepletion-Transistoren 16 sind mit dem Ausgang für die erste Steuerspannung „AGCSH" der Verstärkungsregelungsanordnung 8 verbunden.
  • Auf diese Weise wird die Umsetzungssteilheit der Strom-Spannungs-Wandlung intensitätsabhängig nachgeführt. Somit ergibt eine minimale erste Steuerspannung „AGCSH" eine maximale Steilheit der Strom-Spannungs-Wandlung. Damit ist die Empfindlichkeitsgrenze definiert. Der Minimalwert der mit den nDepletion-Transistoren 16 realisierbaren Umsetzungssteilheit ist mit der Aussteuergrenze der ersten Steuerspannung „AGCSH" erreicht.
  • 6 zeigt eine zweckmäßige Innenschaltung für den Differenzverstärker 15 aus 5. Wie bereits ausgeführt, ist dieser aus Offsetgründen mittels Bipolartransistoren 17 ausgeführt. Die Anforderungen an die Stabilität der Kollektor-Arbeitspunkte für die Signale „OUTP" und „OUTN" sind durch die sourceseitig auf diesen aufgesetzten nDepletion-Transistoren 16 zu begründen. Deshalb wird in der praktischen Ausführung eine Kompensation des Temperaturbeiwertes der Basis-Emitterspannung der Transistoren 17 durch unterschiedliche Vorzeichen der Temperaturbeiwerte der Lastwiderstände 18, welcher einen negativen Temperaturkoeffizienten TK1 aufweist, gegenüber dem Strom bestimmenden Widerstand 19, welcher einen positiven Temperaturkoeffizienten TK2 aufweist, durchgeführt.
  • Zur Verbesserung der Bandbreite bei vertretbarem Betriebsstrom wird das Prinzip der Feed-Forward-Technik in Gestalt der Kapazitäten 20 eingesetzt.
  • Ein Ausführungsbeispiel für den Bufferverstärker 6 aus 1 ist in der 7 und 8 gezeigt. Der Operationsverstärker 21 ist entsprechend 8 wieder als bipolarer Differenzverstärker ausgeführt. Mit den linearen Elementen 22 und 23 ist dieser als Spannungsverstärker für Differenzsignale appliziert. Die Kapazitäten 24 dienen der Kompensation der Differenzverstärker-Eingangskapazität. Dies dient der Optimierung des Stromverbrauchs bei vorgegebener oberer 3dB-Frequenz. Erfindungsgemäß sind parallel zu den die Verstärkung „V" bestimmenden Rückführwiderständen 22 pKanal-Transistoren 25 geschaltet, deren Gates mit der analogen dritten Steuerspannung „Limiter", welche von der Verstärkungsregelungsanordnung 8 erzeugt wird, verbunden sind. Auf diese Weise ist es möglich, die Verstärkung und die Bandbreite des Bufferverstärkers 6 gleichzeitig aussteuerungsabhängig zu beeinflussen.
  • 8 zeigt eine Ausgestaltung des Operationsverstärkers 21 aus 7. Auch dieser Verstärker ist als bipolarer Differenzverstärker realisiert. Die Stabilisierung des Ausgangs-Arbeitspunktes erfolgt unter Beachtung der Eingangs-Arbeitspunktgenerierung für den Komparator 4 und der DC-Ankopplung an den Transimpedanzverstärker 3.
  • Kernstück der in 9 gezeigten Schaltungsanordnung, welche die erfindungsgemäße Schaltungsanordnung der Hochpassschaltung 7 darstellt, ist ein symmetrischer Hochpass, bestehend aus den Widerständen 26 und den Kapazitäten 27.
  • Erfindungsgemäß wird dieser durch einen Spannungsteiler 28 zur Mittelung des Arbeitspunktes des Bufferverstärkers 6 und einer Verbindung zu einem Anzapfungspunkt zwischen den Hochpass- Widerständen 26 realisiert, über die sich identische Gleichspannungssignale auf die beiden Ausgänge „OP" und „ON" der Anordnung dem Nutzsignal derart überlagern, dass dadurch der Effekt der Offsetabtrennung nicht negativ beeinflusst wird.
  • Weiterhin sind erfindungsgemäß die Anschlüsse der beiden Kapazitäten 27 mit jeweils dem Source- bzw. Drainanschluss eines pKanal-Transistors 29 verbunden, deren Gates mit der ebenfalls in der Verstärkungsregelungsanordnung 8 erzeugten vierten Steuerspannung „Short" angesteuert werden. Dieses Steuersignal dient für große Eingangssignalamplituden der zweiten Spannungsimpulsfolge dem Überbrücken der Kapazitäten 27 und damit der bereits beschriebenen Polreduktion des Gesamtsystems.
  • Darüber hinaus sind die beiden Ausgangsknoten „OP" und „ON" der Hochpassschaltung 7 in der 9 mit jeweils dem Source- bzw. Drainanschluss eines weiteren pKanal-Transistors 30 verbunden, dessen Gateanschluss mit dem von der Ende-Steuerungsanordnung 10 erzeugten zweiten Steuerspannung „Zero" angesteuert wird. Der Transistor 30 dient dazu, nach dem Erkennen einer Paketpause das Ausgangsdifferenzsignal der Hochpassschaltung 7 für eine definierte Zeit auf Null zu reduzieren, so dass keinerlei Fehlimpulse vom angeschlossenen Komparator 4 detektiert werden können.
  • Gleichzeitig erfolgt durch die damit einhergehende drastische Reduktion der Zeitkonstante des symmetrischen Hochpasses 26, 27, dessen Widerstände 26 durch den Transistor 30 überbrückt werden, ein schnelles Rückladen des am Ausgang des Bufferverstärker 6 vorhandenen statischen Offsets auf die Hochpass-Kapazitäten 27.
  • Die genannte definierte Zeit wird adaptiv mittels der Teilschaltungen 8, 9 und 10 aus 3 in Abhängigkeit der Größe der ersten Steuerspannung „AGCSH" ermittelt. Auf diese Weise werden die Zeitvorgänge, welche während der so genannten Latenzzeit ablaufen, zueinander synchronisiert.
  • Der Hochpassschaltung 7 ist der Komparator 4 nachgeschaltet. Dessen Prinzip ist in 10 dargestellt. Der Komparator ist in seinen verstärkenden Komponenten in einer dem Stand der Technik entsprechenden Schaltungstechnik ausgeführt. Diese Komponenten sind ein nKanal-Eingangsdifferenzverstärker 31 mit dessen Stromquelle 32 und Lastelementen 33 und 34, sowie einem ebenfalls in CMOS-Schaltungstechnik ausgeführten Nachverstärker 35.
  • Ebenso dem Stand der Technik entsprechend, wird eine Schaltpunktverschiebung bezüglich des Differenz-Eingangssignals an 31 durch definierte Arbeitspunktströme durch die Lastelemente 33 und 34 vorgenommen. Die Stromquelle 36 führt zu einer positiven Verschiebung des Schaltpunktes hinsichtlich des Differenz-Eingangssignals. Parallel dazu wird eine Stromquelle 37 zur Erzeugung der Hysterese des Komparators verwendet, indem mittels eines Stromschalters 38 in Abhängigkeit vom digitalen Ausgangssignal eine Richtungsinformation in gleicher Weise auf das eine oder andere Lastelement aufgeprägt wird. Damit diese Verschiebung determiniert ist, müssen die Ströme von 36 und 37 in einem festen Verhältnis zur Stromquelle 32 des Eingangsdifferenzverstärkers 31 stehen, dabei gilt die Beziehung I(36) + I(37) < I(32).
  • Die Kapazitäten 39 sind Feed-Forward-Kapazitäten und dienen der Kompensation der Eingangskapazität des Differenzverstärkers. Die beiden Biopolartransistoren 40 sorgen für eine Begrenzung des maximalen Ausgangshubs des Verstärkers 31. Beide Maßnahmen sind für eine Verbesserung der Reaktionszeit des Komparators von Vorteil.
  • Um eine erfindungsgemäße Adaption der Schaltschwellen an die Eingangsintensität der dritten Spannungsimpulsfolge auszu führen, werden die Ströme von 36 und 37 mit steigender Eingangsintensität vergrößert, wobei weiterhin die Proportionalität zum Strom der Stromquelle 32 des Eingangsdifferenzverstärkers 31 gewahrt bleiben muss. Als Intensitätsinformation wird als analoge Spannung die fünfte Steuerspannung „Level" verwendet, welche von der Verstärkungsregelungsanordnung 8 erzeugt wird.
  • Die 11 zeigt eine erfindungsgemäße Schaltungsanordnung für die Erzeugung der Ströme 32, 36 und 37. Ausgangspunkt für die Generierung der Ströme ist ein Biasstrom „I". Mit „I" sei zunächst ein bei Raumtemperatur definierter Stromwert bezeichnet. Im einfachen Falle werden alle Ströme „I" aus einer gemeinsamen Strombank gewonnen, welche die Ströme der Stromquellen 42, 43 und 44 bereitstellt. Da insbesondere die Lastelemente 33, 34 aus der Komparatorteilschaltung 41 in 10 bezüglich des durch diese einzustellenden Schaltpunktes eine Temperaturabhängigkeit aufweisen, kann die Bereitstellung der Biasströme für den Eingangsdifferenzverstärker 31 und den Nachverstärker 35 aus der Komparatorteilschaltung 41 des Komparators 4 mittels eines Heißleiter-Widerstands 45 anstelle der Stromquelle 42 erfolgen, welcher so zu gestalten ist, dass eine Kompensationswirkung entsteht.
  • Zur erfindungsgemäßen intensitätsabhängigen Nachführung der Ansprechschwelle und der Hysterese des Komparators 4 werden die Ströme der Stromquellen 36 und 37 aus den Teilströmen in 11 erzeugt. Hierzu werden die Ströme durch die Transistoren 46 und 47 zum Strom 36 sowie die Ströme der Transistoren 48 und 49 zum Strom 37 summiert. Dabei sind die Transistoren 46 und 48 an die direkt vom Grundstrom „I" gespeiste Strombank angeschlossen. Diese Zusammenschaltung definiert somit sowohl die Schwellverschiebung, als auch die Hysterese an der Empfindlichkeitsgrenze.
  • Die Schaltungsanordnung aus den Elementen 43 sowie 50 bis 54 generiert im Transistor 55 in Abhängigkeit der fünften Steuerspannung „Level" einen Teilstrom aus dem Grundstrom „I" der Stromquelle 43. Mit steigender fünfter Steuerspannung „Level" wird ein wachsender Anteil des im Stromspiegel 50 fließenden Stromes an den Stromspiegel 54 weitergeleitet zum Einspiegeltransistor 55, welcher die Ausspiegelströme der Transistoren 47 und 49 beeinflusst. Ist an der Empfindlichkeitsgrenze die Steuerspannung „Level" Null, wird kein Strom in den Stromspiegel 54 geleitet und der Komparator 4 besitzt die durch die in den Transistoren 46 und 48 fließenden Ströme definierte Ansprechschwelle und Hysterese.
  • Durch Ansprechschwelle und Hysterese entstehen eine obere Schaltschwelle „UTHO" und eine untere Schaltschwelle „UTHU". Die Referenzspannung „VREF" 56 in 11 definiert den Punkt, an welchem 50% des Stromes „I" in den Stromspiegel 54 geleitet werden. Die Spannung „VREF" wird durch den Spannungsteiler 51 aus einer stabilisierten Versorgungsspannung „VDDa" erzeugt. Der Maximalwert ist dann erreicht, wenn 100% des Stromes „I" in den Stromspiegel 54 gelangen. Wie groß die maximale Verschiebung der Ansprechschwelle und der Hysterese ist, hängt von den gewählten Stromspiegelverhältnissen der Transistoren 47 zu 55 und 49 zu 55 ab.
  • Transistor 104 arbeitet als Einspiegeltransistor eines Stromspiegels für den alternativ wählbaren Strom über die Elemente 42 oder 45. Über den Ausspiegeltransistor 105 wird der Strom 32 für die Komparatorteilschaltung 41 erzeugt.
  • Die 12 zeigt die Wirkung der erfindungsgemäßen Schaltungsanordnung auf die obere bzw. untere Schaltschwelle „UTHO" und/oder „UTHU" in Abhängigkeit von der fünften Steuerspannung „Level".
  • Das Ausgangssignal des DC-gekoppelten Bufferverstärkers 6 im Signalweg in 3 ist mit den Eingängen INP und INN der Verstärkungsregelungsanordnung 8 verbunden. 13 zeigt die erfindungsgemäße Schaltungsanordnung zur Erzeugung der analogen Steuerspannungen „AGCSH", „Level", „Limiter" und „Short". Des Weiteren werden der Verstärkungsregelungsanordnung 8 die in den in der Verriegelungslogik 9 und Ende-Steuerungsanordnung 10 erzeugten digitalen Steuersignale „Time" und „Intens" zugeführt.
  • Der Eingangsteil der Schaltungsanordnung besteht aus einem mittels der Elemente 57 und 58 als Differenzbildner applizierten CMOS-HF-Verstärker 59 mit den beiden Koppelkapazitäten 60. Da die Eingangselemente zur Offsetabtrennung des Bufferverstärker 6 Hochpassverhalten aufweisen, wird der eingangsseitige Arbeitspunkt des Verstärkers 59 mittels der Elemente 61, 62 und 63 gebildet und über die Widerstände 64 dem Summenpunkt zugeführt.
  • Die Spannungsquelle 65, welche beispielsweise in der praktischen Anwendung mittels eines Spannungsteilers aus der stabilisierten Spannung „VDDa" gewonnen wird, hebt den Ausgangs-Arbeitspunkt des Verstärkers 59 um einen kleinen Betrag an und sichert somit die Hochfrequenztauglichkeit der Anordnung bis zur unteren Aussteuergrenze, indem der Verstärker 59 bereits in einen aktiven Bereich gebracht wird. In der praktischen Anwendung ist der Wert der Spannungsquelle 65 beispielsweise 50 mV, um einen Kompromiss zwischen HF-Tauglichkeit einerseits und vertretbarer Einschränkung der Aussteuerbarkeit andererseits zu erzielen.
  • Aufgabe dieser Eingangsschaltung der Verstärkungsregelungsanordnung 8 ist es, aus dem Eingangs-Differenzsignal der zweiten Spannungsimpulsfolge ein Single-Ended-Signal zu formieren, welches massebezogen ist und nur die positive Halbwelle des Eingangsdifferenzsignals überträgt. Voutp(59) = |k·(V(INP)-V(INN))|+V(65)
  • Wobei k = R(58)/R(57) den Dämpfungsfaktor des Limiters 1/k ausgleicht.
  • Dies ist das alleinige Maß für die eingangsseitige Lichtintensität bzw, den in die Gesamtschaltung 3 von der Fotodiode 1 eingespeisten Strom. Die mit dem Widerstandsverhältnis 58 zu 57 fixierte Verstärkung ist >1 und so ausgelegt, dass die positive Aussteuergrenze der ersten Steuerspannung „AGCSH" auch dann erreicht wird, wenn mittels der dritten Steuerspannung „Limiter" die Begrenzung des Ausgangssignals des Bufferverstärkers 6 aktiviert ist, welches seinerseits als Eingangssignal für die in 13 dargestellte Verstärkungsregelungsanordnung 8 verwendet wird. Um eine offsetbedingte Fehlspannung auf dem Signal „AGCSH" zu vermeiden, wird dieser Offset mittels der Elemente 66 und 67 eliminiert. Erfindungsgemäß ist der zum Hochpass gehörende als Leitwert arbeitende Transistor 67 nicht als linearer Widerstand ausgeführt, sondern hat die Eigenschaft, für Spannungen VINP(68) > 0V, die vom Verstärker 59 erzeugten Impulse nahezu verlustfrei zu übertragen, da der Transistor 67 in diesem Fall invers und demzufolge hochohmig ist.
  • Damit gilt nach jedem Impuls für die Ladung Q auf der Kapazität 66: Q(66) = 0.
  • Transistor 67 öffnet genau dann, wenn die Emitterspannung von 67 auf Grund des Basisbezugs zu der bipolaren Flussspannung aus Transistor 62 die „Null Volt-Grenze" unterschreitet. Damit sichert die erfindungsgemäße Lösung, dass trotz Offsetabtrennung die Impulse mit voller Amplitude auf die sich anschließende Sample-and-Hold-Schaltung übertragen werden.
  • Der folgende Rail-to-Rail Operationsverstärker 68 ist ein- und ausgangsseitig vollständig zwischen „VSS" und „VDDa" aussteuerbar. Dieser führt gemeinsam mit mindestens der Stromquelle 69 und der Tiefpasskapazität 70 des aus Widerstand 71 und Kapazität 70 gebildeten Tiefpasses eine Sample- and Holdähnliche Funktion aus. Somit steht am Ausgang des Tiefpasses 70, 71 eine erste Steuerspannung „AGCSH" zur Verfügung, welche im Mittel dem Spitzenwert der vom Operationsverstärker 59 bereitgestellten Impulse entspricht.
  • Die Negatoren 107 und 108 passen die Polarität der entsprechenden Steuersignale an.
  • 14 zeigt ein Ausführungsbeispiel für den Rail-to-Rail Operationsverstärker 68. Dieser ist aus einer Kombination von pKanal-Differenzverstärker 72 mit zugehörigem Lastelement 73 und nKanal-Differenzverstärker 74 mit Lastelement 75 aufgebaut. Beide Differenzverstärker sind an deren Eingängen miteinander verbunden und bilden die gemeinsamen Eingänge „INP" und „INN" des Operationsverstärkers 68. Die Unterstützung der erfindungsgemäßen Applikation von 68 erfolgt durch die Gestaltung des Ausgangs. Um den Sample-and-Hold Charakter zu erreichen, darf der Ausgang von 68 die Ausgangsspannung nur in positiver Richtung treiben. Um ein möglichst schnelles Sampling zu gewährleisten, wird im unteren Teil des ausgangsseitigen Aussteuerbereiches ein nKanal-Sourcefolger 76 aktiv, welcher aus dem pKanal-Differenzverstärker 72 angesteuert wird, wobei dieser auch eingangsseitig die Aussteuerung im unteren Bereich zulässt. Der obere Teil des Aussteuerbereiches wird ausgangsseitig mit einem pKanal-Transistor 77 realisiert, welcher von nKanal-Differenzverstärker 74 angesteuert wird.
  • In der erfindungsgemäßen Applikation der Schaltung nach 14 wird dessen Ausgang, wie in 13 gezeigt, mit der Stromquelle 69 oder der Parallelschaltung der Quellen 69 und 78 nach Masse „VSS" beschaltet. Durch die Eigenschaften des Operationsverstärkers 68 kann die Sampling-Kapazität 70 einerseits schnell auf den aktuellen Spitzenwert der Impulse am Eingang des Operationsverstärkers 68 aufgeladen werden, andererseits ist über die Stromquelle 69 und 78 ein gezielt steuerbares Entladen der Kapazität 70 möglich. Diese Funktionalität des schnellen Aufladens der Sampling-Kapazität 70 während der Fotostromimpulsdauer und deren sehr langsame Entladung in den Impulspausen ermöglicht es, dass die Gesamtschaltungsanordnung nach 3 kleine Intensitätsänderungen während der Datenübertragung tolerieren kann. Der Strom der Stromquelle 78 wird während der Endebehandlung nach jeder Datenübertragung genutzt, indem das nachfolgend beschriebene Signalmanagement während der Endebehandlung den Analogschalter 79 öffnet und somit mit diesem zusätzlichen Strom die Entladung der Kapazität 70 beschleunigt.
  • Da die erste Steuerspannung „AGCSH" in der Regelschleife nach 3 bei ihrem Anstieg eine Amplitudenreduktion des Ausgangssignals am Bufferverstärkers 6 bewirkt, indem die Steilheit des Transimpedanzverstärkers 3 reduziert wird, besteht die potentielle Gefahr des Abrisses der Übertragung. Daher muss sich die erste Steuerspannung „AGCSH" sukzessive mit definierter Zeitkonstante auf die Eingangsintensität der Fotostrom-Impulse einstellen können. Hierfür ist der Widerstand 71 in 13 zwischen den Ausgang des Rail-to-Rail Operationsverstärker 68 und der Sampling-Kapazität 70 geschaltet.
  • Das Signal „AGCSH" der Anordnung ist das zentrale Regelsignal für die Amplitudenregelung und wird am „AGCSH"-Ausgang der Anordnung ausgegeben. Während die dritte Steuerspannung „Limiter" sowohl regelnde, als auch steuernde Einflüsse auf das Verhalten der erfindungsgemäßen Anordnung hat, besitzen alle weiteren Ausgangssignale der Verstärkungsregelungsanordnung 8 einen Steuersignal-Charakter. Alle weiteren Steuerspannungen werden erfindungsgemäß aus der ersten Steuerspannung „AGCSH" abgeleitet.
  • Die für die adaptive Steuerung der Komparatorschaltschwellen verwendete fünfte Steuerspannung „Level" entsteht nach weiterer Glättung der „AGCSH"-Spannung mittels eines aus dem Widerstand 80 und der Kapazität 81 bestehenden Tiefpasses und einer Spannungsverstärkung mit einem Faktor >1 im mit den Widerständen 82 und der Kapazität 83 applizierten Operationsverstärker 84. Die Verstärkung muss >1 sein, um nach einer Datenübertragung bei bereits sinkender „AGCSH"-Steuerspannung über Kapazität 70 die Komparatorschwellen auf dem für die Übertragung fixierten Wert zur Erhöhung der Störsicherheit zu halten. Dabei wird bewusst die obere Aussteuergrenze des Operationsverstärkers 84 benutzt. In der praktischen Ausführung ist ein Spannungsverstärkungswert von 2 zweckmäßig. Somit beginnt bei „AGCSH"-Steuerspannungswerten oberhalb der halben Betriebsspannung „VDDa" die Rückführung der Komparatorschwellen erst dann, wenn die „AGCSH"-Steuerspannung bereits auf 50% abgesunken ist.
  • Gleichzeitig wird mit dem dominanten Pol des nach dem Stand der Technik ausgeführten Operationsverstärkers 84 und der in der Applikation enthaltenen Kapazität 83 eine weitere Glättung der fünften Steuerspannung „Level" vorgenommen. Dies ist notwendig, um bei einmal erkannter Signalintensität die Komparatorschwellen und damit die Impulslage bezüglich der Abtastung durch den Komparator 4 stabil zu halten. Dies bedeutet eine Reduktion des Jitters hinsichtlich der fallenden Flanke des Ausgangssignals „OUTN" des Komparator 4 in 3.
  • Die dritte Steuerspannung „Limiter" wird erfindungsgemäß generiert, um die Verstärkung des Bufferverstärker 6 bei großer Eingangsintensität amplitudenabhängig zu reduzieren. Das heißt, es erfolgt sowohl eine Spitzenwertbegrenzung, als auch eine Reduktion der statischen Verstärkung des Bufferverstärker 6. Dies reduziert für große Signalintensitäten gleichzeitig die Offsetverstärkung und hat somit günstige Auswirkungen auf das Verhalten der Schaltung. Das Eingangssignal der Generierungsschaltung für die dritte Steuerspannung „Limiter", welche aus einer Spannungsquelle 85 sowie den Transistoren 86 und 87 besteht, wird einem Tiefpass 2. Ordnung, welcher aus den Elementen 71, 80, 70 und 81 besteht, entnommen und den zusammengeschalteten Gates des pKanal-Transistors 87 und des nKanal-Transistors 86 zugeführt. Am Source- Anschluss des Transistors 86 ist eine Gleichspannungsquelle 85 angeschlossen.
  • Diese legt den Pegel des Ausgangsdifferenzsignals des Bufferverstärker 6 fest, ab dem eine Begrenzung stattfindet. Der Wert der Spannungsquelle 85 hängt dabei vom Arbeitspunkt der Ausgänge „OP" und „ON" des Bufferverstärkers 6 und von der Schwellspannung der zur Begrenzung verwendeten pKanal-Transistoren 25 ab. Zu beachten ist bei der Dimensionierung der Spannungsquelle 85, dass sich die pKanal-Schwellspannung durch die Kontaktierung von deren Bulk-Anschlüssen an „VDDa" durch den Substratsteuerfaktor der Transistoren 25 erhöht. In der praktischen Realisierung kann die Spannung der Spannungsquelle 85 auf unterschiedlichem Wege erzeugt werden.
  • Als konstante Spannung mittels eines ohmschen Spannungsteilers aus der stabilisierten Versorgungsspannung „VDDa", oder Adaptiv, mittels Schaltungsanordnung nach 15.
  • Bei einer Realisierung nach 15 wird der gemittelte Arbeitspunktanschluss „CM" der Ausgänge des Bufferverstärker 6 in der Hochpassschaltung 7 9 verwendet. Dieser trägt in beiden Teilschaltungen, 9 und 15 die Bezeichnung „CM". In Abhängigkeit von den Genauigkeitsforderungen hinsichtlich der Impulslage, dem zulässigen Jitter, werden die verbundenen Gates der Transistoren 86 und 87 entweder bei hoher Genauigkeitsforderung mit dem Signal „AGCSH" aus 13 oder bei geringerer Genauigkeit unter Einsparung des 2. Tiefpasses, mit der Steuerspannung „AGCSH" verbunden.
  • Das statisch nicht belastbare Ausgangssignal „CM" aus 9 wird mittels des Elektrometerverstärkers 88 entkoppelt und einer Pegelverschiebestufe 89, 90 zugeführt, wobei der pKanal-Transistor 89 die gleiche Dimensionierung und den gleichen Arbeitspunkt aufweist, wie die Transistoren 25 nach 7. Die Begrenzerspannung kann mittels Spannungsteiler 91 justiert werden. Die so gewonnene Spannung am Ausgang des Spannungsteilers 91 ersetzt die konstante Spannung 85 aus 13.
  • Zweckmäßiger Weise werden die beiden Transistoren 86 und 87 so dimensioniert, dass die Überblendung und damit die Inbetriebnahme der Begrenzerschaltung in der Mitte des durch „VDDa" definierten Aussteuerbereiches beginnt. Diese Schwelle ist notwendig, um bei kleinen Fotoströmen ein sicheres Sperren der Begrenzer-Transistoren 25 und somit die volle Verstärkung des Bufferverstärkers 6 zu gewährleisten.
  • Die vierte Steuerspannung „Short" dient erfindungsgemäß der Polreduktion durch Überbrücken der Kapazitäten 27 aus 9. Da die dafür vorgesehenen Aktorelemente 29, basierend auf den Spannungsverhältnissen bezüglich dem Arbeitspunkt und den Schwellspannungen, mittels pKanal-Transistoren realisiert sind, muss dieses Signal bezüglich der ersten Steuerspannung „AGCSH" negativ gehend sein. Eine einfache Lösung stellt die mittels nKanal-Transistor 92 und ohmschen Lastelement 93 realisierte Umkehrstufe dar. Eine besonders vorteilhafte Wirkung wird dadurch erzielt, dass der Umkehrprozess erst bei Erreichen der nKanal-Schwellspannung von Transistor 92 einsetzt. Das Brücken der Offsetabtrennung beginnt demzufolge erst bei mittleren Fotoströmen, bei welchen die Differenz-Amplitude am Komparator 4 bereits so groß ist, dass der am Ausgang des Bufferverstärkers 6 auftretende statische Offset keine Rolle mehr spielt. Dies geht weiterhin einher mit dem Beginn des Verschiebens der Schwellen des Komparator 4.
  • Parallel zum Lastelement 93 ist ein pKanal-Schalttransistor 94 geschaltet, welcher die schnelle Rückführung der Hochpassschaltung 7 in den Modus der Offsetabtrennung nach dem Ende einer Datenübertragung erlaubt, indem die zur Überbrückung der Hochpassschaltung 7 dienenden Transistoren 29 bei schnell steigender vierter Steuerspannung „Short" schnell gesperrt werden. Die Auslösung dieses Vorgangs erfolgt durch das erfindungsgemäße Signalmanagement mit dem Signal „Time", welches in der Verriegelungslogik 9 nach 3 mit der Schaltung nach 16 erzeugt wird.
  • Des Weiteren wird das Signal „Time", getort mit dem Signal „Intens" im NAND-Gatter 95, erfindungsgemäß dazu benutzt, die Stromquelle 78 aus 13 zur schnelleren Entladung der „AGCSH"-Kapazität 70 zuzuschalten. Sowohl die schnelle Reaktivierung der Offsetabtrennschaltung, als auch die schnelle Rückführung der ersten Steuerspannung „AGCSH" ermöglichen eine Verkürzung der Zeit nach einer jeden Datenübertragung beliebiger Intensität, nach welcher der Empfänger wieder in der Lage ist, Signale an der Empfindlichkeitsgrenze zu empfangen, die im IrDA-Standard als Latenzzeit oder „Latency-Zeit" bezeichnet wird.
  • Die erfindungsgemäße Schaltung nach 16 dient dem Erkennen einer laufenden Datenübertragung bzw. dem Erkennen einer Paketpause. Diese Paketpause einer Übertragung ist genau dann erreicht, wenn nach einer Low-High-Flanke am Ausgang des Komparators 4 die definierte Zeitlänge im Timer 96 abgelaufen ist und keine weitere steigende Flanke am Ausgang des Komparators 4 erscheint.
  • Die vorgeschaltete digitale Differenzierung 97 aus 16 ist in der 17 ausführlich dargestellt. Diese Anordnung bewirkt eine Differenzierung des positiven Komparator-Signals „Comp", welches beispielsweise aus dem Ausgang „OUTP" des Komparators 4 bezogen wird und sorgt für die gleichartige Behandlung von Impulsen mit unterschiedlichen Breiten, wie sie am Komparatorausgang entstehen.
  • Der Start des Zeitvergleichs mit der definierten Zeitlänge erfolgt mit dem Beginn eines jeden Lichtimpulses neu. Die Dimensionierung der Zeitlänge mit dem Strom der Stromquelle 98 bzw. der Kapazität 99 in 18 erfolgt so, dass im langsamsten unterstützten Protokoll SIR / 9.6 kBit/s, in dem eine maximale Impulsbreite von 22 μs auftreten kann, folgendes gilt:
    Zeitlänge > 22 μs und Zeitlänge < tLatenzzeit – tZero
  • Dabei ist „tLatenzzeit" eine zu definierende Eigenschaft des Produkts, wobei diese vom IrDA-Standard in verschiedene Klassen unterteilt wird. Der anzustrebende Minimalwert für die Latenzzeit sollte danach in der besten Klasse für eine effektive Protokollübertragung < 50 μs sein. Die maximale Zeit zum Entladen der „AGCSH"-Kapazität 70 von einem beliebigen, also auch dem durch „VDDa" bestimmten maximalen, Wert bis zu einem unteren Schwellwert, der durch eine High-Low-Flanke des Signals „Intens" der Ende-Steuerungsanordnung 10 aus 3 angezeigt wird, ist mit „tZero" bezeichnet und muss bei der Dimensionierung der Zeitlänge beachtet werden.
  • Die so definierte Zeitlänge führt dazu, dass bei einer Übertragung mit 9,6 kBit/s jeder Impuls, damit auch Impulse mit 22μs Impulslänge, als Einzelimpuls erkannt wird und nach jedem dieser Impulse das erfindungsgemäße Signalmanagement der Endebehandlung in Kraft tritt. Bei derart langen Impulsen besteht die größte Gefahr, dass sich ein statischer Offset der gesamten im Signalweg liegenden Verstärkeranordnung bei hohem Energieinhalt der Impulse, in einem Überschwingen am Eingang des Komparators 4 und somit gegebenenfalls einem schädlichen Fehlimpuls äußert. In den schnelleren Modi wird das Endebehandlungsmanagement immer nur während größerer Übertragungspausen in Gang gesetzt. Dies ist besonders für Modi wie FIR (4 MBit/s) und VFIR (16 MBit/s) günstig, damit möglichst alle Steuerspannungen während der Datenübertragung weitestgehend konstant sind und somit ein möglichst kleiner Jitter der Ausgangsimpulse des Komparators entsteht, denn alle Veränderungen der Verstärkereigenschaften, die von diesen Steuerspannungen beeinflusst werden, bedeuten gleichzeitig eine Änderung der Zeitlage der Spannungsimpulsfolgen am Verstärkerausgang.
  • Das aus dem invertierten Ausgang des statischen Master-Slave-Flipflop 100 aus 16 abgeleitete Signal „Lock" dient als Flag für eine laufende Datenübertragung. Das heißt, eine laufende Übertragung wird mit einem Low-Pegel an „Lock" angezeigt. Nach Ablauf des Timers 96, d.h., wenn während der Zeitlänge kein Impuls detektiert worden ist, wird das Flag „Lock" gleich High und markiert das Ende der Übertragung für die angeschlossene Ende-Steuerungsanordnung 10 in 3. Auf diese weise wird verhindert, dass während einer Datenübertragung irrtümlicher Weise mit einer Endebehandlung entsprechend der erfindungsgemäßen Endebehandlungsprozedur begonnen wird. Die Negatoren 109 und 110 passen die Signalpegel an die zur Steuerung notwendigen logischen Zustände an.
  • Der Zeitunterschied zwischen den High-Low-Flanken der beiden Ausgangssignale „Time" und „Lock" der Anordnung in 16, welcher mittels des D-Flipflops 100 markiert wird, kann in einer erweiterten Schaltungsanordnung dazu genutzt werden, den jeweils ersten Impuls einer jeden Übertragung einer gesonderten Behandlung zu unterziehen, beispielsweise alle Impulse im SIR-9kBit/s-Mode.
  • Die Anordnung der Ende-Steuerungsanordnung 10 aus 3 dient der erfindungsgemäßen Erzeugung der Steuersignale „Intens" und „Zero", und ist in 19 dargestellt. Während mit dem Signal „Intens" in der Verstärkungsregelungsanordnung 8 die Stromquelle 78 beeinflusst wird, dient das Signal „Zero" der Beeinflussung der Hochpassschaltung 7.
  • Das Signal „Intens" sorgt dafür, dass die vom Timer während der Endebehandlung ausgelöste schnelle Entladung der „AGCSH"-Kapazität 70 nur bis zu einem durch die Referenzspannung „VREF" in 19 definierten Minimalwert erfolgt. Dies ist notwendig, da einerseits jede Änderung der „AGCSH"-Steuerspannung vom Transimpedanzverstärker 3 als Signal interpretiert wird, und andererseits der Wert der „AGCSH"-Steuerspannung dem laut IrDA-Standard definierten Wert von 1.1 * idfmin (mit idfmin: Fotostrom an der Empfindlichkeitsgrenze) entsprechen soll.
  • Während des schnellen Entladeprozesses von Kapazität 70, d.h., wenn die Ende-Erkennung durch das Signal „Lock" freigegeben wurde, wird ein Low-Pegel am Signal „Zero" erzeugt. Dieser öffnet in der Hochpassschaltung 7 nach 9 den pKanal-Transistor 30 und verkleinert die Zeitkonstante zum Rückladen der Verstärker-Offsetspannung auf die Kapazitäten 27 drastisch. Auf diese Weise wird gleichzeitig während der schnellen Entladephase der „AGCSH"-Steuerspannung verhindert, dass jegliche, ungewollte Ausgangsspannungsänderungen am Ausgang des Bufferverstärkers 6 vom Komparator 4 erkannt werden können.
  • Die beschriebenen Steuerspannungen werden gebildet, indem ausgehend von der Erkennung eines Paketendes das Signal „Lock" am Flipflop 101 als Takt interpretiert wird und damit einen Low-Pegel am Ausgang „Zero" ausgibt. Der Abschluss der schnellen Entladephase der Kapazität 70 und der Klemmung des Komparatoreingangs wird durch einen Low-Pegel am Ausgang "Intens" angezeigt. Dieser setzt Flipflop 101 zurück und erzeugt wieder einen High-Pegel an Ausgang „Zero".
  • Das Signal „Intens" wird mittels des Komparators 102 gebildet, indem der aktuelle Wert der „AGCSH"-Steuerspannung am Anschluss „AGCSH" des Komparators 102 mit der durch Spannungsteiler 103 aus der stabilisierten Betriebsspannung „VDDa" bereitgestellten Referenzspannung „VREF" verglichen wird.
  • Die 20 bis 22 zeigen typische Signalverläufe der für die erfindungsgemäße Lösung wichtigen Signale. Während in 20 ein Gesamtüberblick über den gesamten Zeitbereich eines FIR-Patterns, welcher aus 3 Präambeln und einen Teil des sich anschließenden Startflags dargestellt ist, zeigt 21 die Signalverläufe während der ersten Impulse der Präambel. Die Figur zeigt deutlich, wie mit steigender „AGCSH"-Steuerspannung an „AGCSH" zunächst durch die Regelwirkung die Impulsamplitude an „vdout" kontinuierlich reduziert und nach Einsetzen der Wirkung von „Limiter" auf einen konstanten Wert begrenzt wird. Der rechte Teil der Figur zeigt die Verläufe der Signale des Zeitmanagements.
  • Die Wirkung des erfindungsgemäßen Signalmanagements während der Endebehandlung ist in 22 gezeigt. Darin ist sichtbar, dass am Ausgang der Hochpassschaltung 7 „vdout" zunächst der Wert der Offsetspannung anliegt. Während dieser Phase ist die Komparatorschwelle maximal, wie im mittleren Teil der Figur aus dem Signal „Level" ersichtlich ist. Mit „Zero" wird „vdout" gleich Null, um danach nach einem kleinen und unkritischen Schalteroffset wieder sehr schnell zum Nullwert zurückzukehren.
    • 1
    Fotodiode
    2
    Vorspannungserzeugung
    3
    Transimpedanzverstärker
    4
    Komparator
    5
    Kapazität
    6
    Bufferverstärker
    7
    Hochpassschaltung
    8
    Verstärkungsregelungsanordnung
    9
    Verriegelungslogik
    10
    Ende-Steuerungsanordnung
    11
    Spannungsquelle
    12
    Stromquelle
    13
    linearer Widerstand
    14
    Diode
    15
    Differenzverstärker
    16
    nDepletion-Transistor
    17
    Bipolartransistor
    18
    Lastwiderstand
    19
    Widerstand
    20
    Kapazität
    21
    Operationsverstärker
    22
    Lineares Element
    23
    Lineares Element
    24
    Kapazitäten
    25
    pKanal-Transistoren
    26
    Hochpass-Widerstand
    27
    Hochpass-Kapazität
    28
    Spannungsteiler
    29
    pKanal-Transistor
    30
    pKanal-Transistor
    31
    Eingangsdifferenzverstärker
    32
    Stromquelle
    33
    Lastelement
    34
    Lastelement
    35
    Nachverstärker
    36
    Stromquelle
    37
    Stromquelle
    38
    Stromschalter
    39
    Kapazitäten
    40
    Biopolartransistoren
    41
    Komparatorteilschaltung
    42
    Stromquelle
    43
    Stromquelle
    44
    Stromquelle
    45
    Heißleiter-Widerstand
    46
    Transistor
    47
    Transistor
    48
    Transistor
    49
    Transistor
    50
    Stromspiegel
    51
    Spannungsteiler
    52
    Transistor
    53
    Widerstand
    54
    Stromspiegel
    55
    Transistor
    56
    Referenzspannung „VREF"
    57
    Widerstand
    58
    Widerstand
    59
    CMOS-HF-Verstärker
    60
    Kapazität
    61
    Stromquelle
    62
    Transistor
    63
    Transistor
    64
    Widerstände
    65
    Spannungsquelle
    66
    Kapazität
    67
    Transistor
    68
    Operationsverstärker
    69
    Stromquelle
    70
    Kapazität
    71
    Widerstand
    72
    pKanal-Differenzverstärker
    73
    Lastelement
    74
    nKanal-Differenzverstärker
    75
    Lastelement
    76
    nKanal-Sourcefolger
    77
    pKanal-Transistor
    78
    Stromquelle
    79
    Analogschalter
    80
    Widerstand
    81
    Kapazität
    82
    Widerstand
    83
    Kapazität
    84
    Operationsverstärker
    85
    Spannungsquelle
    86
    nKanal-Transistor
    87
    pKanal-Transistor
    88
    Elektrometerverstärker
    89
    pKanal-Transistor
    90
    Widerstand
    91
    Spannungsteiler
    92
    nKanal-Transistor
    93
    ohmsches Lastelement
    94
    pKanal-Schalttransistor
    95
    NAND-Gatter
    96
    Timer
    97
    digitale Differenzierung
    98
    Stromquelle
    99
    Kapazität
    100
    Flipflop
    101
    Flipflop
    102
    Komparator
    103
    Spannungsteiler
    104
    Transistor
    105
    Transistor
    106
    Transistor
    107
    Negator
    108
    Negator
    109
    Negator
    110
    Negator

Claims (16)

  1. Verfahren zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge, wobei die optische Empfangsimpulsfolge Impulspakete und Paketpausen aufweist und wobei eine Wandlung der optischen Empfangsimpulsfolge in eine lichtabhängige Stromimpulsfolge erfolgt, die in eine Spannungsimpulsfolge umgesetzt wird, deren Amplitude geregelt wird und deren Impulse in digitale Ausgangsimpulse der Ausgangsimpulsfolge umgesetzt werden, dadurch gekennzeichnet, dass die Stromimpulsfolge geregelt in eine erste Spannungsimpulsfolge umgesetzt wird, dass die erste Spannungsimpulsfolge in eine zweite Spannungsimpulsfolge umgesetzt wird, indem sie in ihrer Amplitude regelbar begrenzt wird, dass in Abhängigkeit der Amplitude der zweiten Spannungsimpulsfolge unterhalb einer ersten Amplitudengröße eine dritte Spannungsimpulsfolge erzeugt wird, die von einem statischen Offset der zweiten Spannungsimpulsfolge frei ist, dass oberhalb der ersten Amplitudengröße die dritte Spannungsimpulsfolge nur reduziert vom statischen Offset der zweiten Spannungsimpulsfolge frei ist, dass oberhalb einer zweiten Amplitudengröße, die größer als die erste Amplitudengröße ist, die dritte Spannungsimpulsfolge frei von einem dynamischen Offset erzeugt wird, dass unterhalb der zweiten Amplitudengröße die dritte Spannungsimpulsfolge nur reduziert vom dynamischen Offset der zweiten Spannungsimpulsfolge frei ist, dass beim Auftreten einer Paketpause die Amplitude der dritten Spannungsimpulsfolge auf Null gesetzt wird und dass aus der dritten Spannungsimpulsfolge die Ausgangsimpulsfolge erzeugt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass alle elektrischen Impulsfolgen Differenzsignalimpulsfolgen sind.
  3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, dass für unsymmetrische Impulsfolgen der zweiten Spannungsimpulsfolge eine dynamische Offsetabtrennung zur Erzeugung der dritten Spannungsimpulsfolge durchgeführt wird, dass die zweite Spannungsimpulsfolge einer Hochpassfilterung mittels einer Kapazität (27) unterzogen wird und dass in jeder Impulspause eine Entladung der Kapazität (27) um einen in Abhängigkeit von der Größe der Amplitude der zweiten Spannungsimpulsfolge stehenden Betrag erfolgt.
  4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass jeder Impuls der Ausgangsimpulsfolge einen Zeitvergleich mit einer definierten Zeitlänge startet, wobei nach dem Ablauf der definierten Zeitlänge ein das Ende eines Impulspaketes kennzeichnendes „Lock"-Signal erzeugt wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Zeitlänge kleiner als eine Latenzzeit und größer als die längste auftretende Impulspause ist.
  6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, dass eine von der Amplitude der zweiten Spannungsimpulsfolge abhängige erste Steuerspannung „AGCSH" zur Regelung der Amplitude der bei der Umsetzung der Stromimpulsfolge in eine Spannungsimpulsfolge erzeugten ersten Spannungsimpulsfolge erzeugt wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass eine von der ersten Steuerspannung „AGCSH" abhängige zweite Steuerspannung „Zero", zur Null-Setzung der Amplitude der dritten Spannungsimpulsfolge beim Auftreten einer Paketpause erzeugt wird, wenn die Amplitude der zweiten Spannungsimpulsfolge oberhalb einer ersten Amplitudengröße liegt und das Lock-Signal aktiv ist.
  8. Verfahren nach Anspruch 6 und 7, dadurch gekennzeichnet, dass eine von der ersten Steuerspannung „AGCSH" abhängige dritte Steuerspannung „Limiter" erzeugt und damit die Amplitude der zweiten Spannungsimpulsfolge begrenzt wird.
  9. Verfahren nach Anspruch 6 und 8, dadurch gekennzeichnet, dass eine von der ersten Steuerspannung „AGCSH" abhängige vierte Steuerspannung „Short" und damit eine vom statischen oder vom dynamischen Offset freie dritte Spannungsimpulsfolge erzeugt wird.
  10. Verfahren nach Anspruch 6 und 9, dadurch gekennzeichnet, dass eine von der ersten Steuerspannung „AGCSH" abhängige fünfte Steuerspannung „Level" erzeugt und damit die Schaltschwelle und die Hysterese eines Komparators bei der Umsetzung der dritten Spannungsimpulsfolge in die Ausgangsimpulsfolge gesteuert werden.
  11. Anordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge, wobei die Anordnung aus einer mit einer Fotodiode verbundenen Vorspannungserzeugung, einem eingangsseitig mit der Fotodiode verbundenem Transimpedanzverstärker sowie einem dem Transimpedanzverstärker nachgeschalteten Komparator, welcher einen Ausgang zur Ausgabe der Ausgangsimpulsfolge aufweist, besteht, dadurch gekennzeichnet, dass die Fotodiode (1) mit ihren Elektroden jeweils über eine Kapazität (5) mit den Eingängen des Transimpedanzverstärkers (3) verbunden ist, dass der Ausgang des Transimpedanzverstärkers (3) mit dem Eingang eines Bufferverstärkers (6) verbunden ist, dass der Ausgang des Bufferverstärkers (6) über eine Hochpassschaltung (7) mit dem Eingang eines Komparators (4) verbunden ist, wobei die Kapazität (27) der Hochpassschaltung (7) durch ein steuerbares Element (29) überbrückt ist, dass der Eingang einer die Verstärkung des Transimpedanzverstärkers (3) regelnden Verstärkungsregelungsanordnung (8) mit dem Ausgang des Bufferverstärkers (6) und der Ausgang der Verstärkungsregelungsanordnung (8) mit einem Steuersignaleingang des Transimpedanzverstärkers (3) verbunden ist.
  12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass Verbindungen zwischen den Baugruppen Transimpedanzverstärker (3) und Bufferverstärker (6), Bufferverstärker (6) und Hochpassschaltung (7) sowie Hochpassschaltung (7) und Komparator (4) aus zwei Signalpfaden zur Übertragung von Differenzsignalen bestehen.
  13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, dass die Hochpassschaltung (7) zwei Eingänge aufweist, wobei ein Eingang IN mit einem ersten Anschluss einer ersten Kapazität (27) und ein Eingang IP mit einem ersten Anschluss einer zweiten Kapazität (27) verbunden ist, dass der zweite Anschluss der ersten Kapazität (27) mit einem Ausgang ON und ein zweiter Anschluss der zweiten Kapazität (27) mit einem Ausgang OP der Hochpassschaltung (7) verbunden ist, dass ein eingangsseitiger erster Spannungsteiler (28) und ein ausgangsseitiger zweiter Spannungsteiler (26) angeordnet ist, deren jeweilige Mittelabgriffe miteinander verbunden sind, dass die erste und die zweite Kapazität (27) durch eine Source-Drain-Strecke je eines MOS-FETs (29), als das jeweilige steuerbare Element, überbrückt ist, dass die Gate-Anschlüsse beider Transistoren (29) mit einem Eingang „Short" verbunden sind, dass die Ausgänge ON und OP mit je einem Anschluss einer Source-Drain-Strecke eines dritten MOS-FETs (30) verbunden sind, dessen Gate-Anschluss mit dem „Zero"-Eingang verbunden ist.
  14. Anordnung nach Anspruch 11 bis 13, dadurch gekennzeichnet, dass ein Ausgang des Komparators (4) mit einem Eingang einer ein Impulspaketende signalisierenden Verriegelungslogik (9) verbunden ist und dass ein erster Ausgang („Time") der Verriegelungslogik (9) mit einem zweiten Eingang („Time") der Verstärkungsregelungsanordnung (8) verbunden ist.
  15. Anordnung nach Anspruch 13 und 14, dadurch gekennzeichnet, dass ein zweiter Ausgang („Lock") der Verriegelungslogik (9) mit einem ersten Eingang („Lock") einer Ende-Steuerungsanordnung (10) verbunden ist, das ein zweiter Eingang („AGCSH") der Ende-Steuerungsanordnung (10) mit dem Ausgang („AGCSH") der Verstärkungsregelungsanordnung (8) verbunden ist und dass ein erster Ausgang („Zero") der Ende-Steuerungsanordnung (10) mit dem „Zero"-Eingang der Hochpassschaltung (7) verbunden ist.
  16. Anordnung nach Anspruch 11 bis 15, dadurch gekennzeichnet, dass ein zweiter Ausgang („Intens") der Ende-Steuerungsanordnung (10) mit einem dritten Eingang („Intens") der Verstärkungsregelungsanordnung (8) ver bunden ist.
DE102004009037A 2003-10-17 2004-02-23 Verfahren und Anordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge Expired - Fee Related DE102004009037B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004009037A DE102004009037B4 (de) 2003-10-17 2004-02-23 Verfahren und Anordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge
JP2006534564A JP2007508754A (ja) 2003-10-17 2004-07-01 光学的受信パルス列を電気的出力パルス列に変換する方法および装置
PCT/DE2004/001383 WO2005046094A1 (de) 2003-10-17 2004-07-01 Verfahren und anordnung zur wandlung einer optischen empfangsimpulsfolge in eine elektrische ausgangsimpulsfolge
US11/405,023 US7536114B2 (en) 2003-10-17 2006-04-14 Method and system for converting an optical received pulse train into an electrical output pulse train

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10349130 2003-10-17
DE10349130.9 2003-10-17
DE102004009037A DE102004009037B4 (de) 2003-10-17 2004-02-23 Verfahren und Anordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge

Publications (2)

Publication Number Publication Date
DE102004009037A1 true DE102004009037A1 (de) 2005-06-09
DE102004009037B4 DE102004009037B4 (de) 2006-09-21

Family

ID=34559185

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004009037A Expired - Fee Related DE102004009037B4 (de) 2003-10-17 2004-02-23 Verfahren und Anordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge

Country Status (1)

Country Link
DE (1) DE102004009037B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007016523A1 (de) * 2007-04-05 2008-10-09 Texas Instruments Deutschland Gmbh Ladungspumpen-CMOS-Schaltkreis
DE102007040856A1 (de) * 2007-08-29 2009-03-05 Texas Instruments Deutschland Gmbh Komparator mit Empfindlichkeitssteuerung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508836A (en) * 1994-09-13 1996-04-16 Irvine Sensors Corporation Infrared wireless communication between electronic system components

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007016523A1 (de) * 2007-04-05 2008-10-09 Texas Instruments Deutschland Gmbh Ladungspumpen-CMOS-Schaltkreis
DE102007016523B4 (de) * 2007-04-05 2014-09-04 Texas Instruments Deutschland Gmbh Ladungspumpen-CMOS-Schaltkreis
DE102007040856A1 (de) * 2007-08-29 2009-03-05 Texas Instruments Deutschland Gmbh Komparator mit Empfindlichkeitssteuerung
DE102007040856B4 (de) * 2007-08-29 2009-04-23 Texas Instruments Deutschland Gmbh Komparator mit Empfindlichkeitssteuerung
US7868690B2 (en) 2007-08-29 2011-01-11 Texas Instruments Deutschland Gmbh Comparator with sensitivity control

Also Published As

Publication number Publication date
DE102004009037B4 (de) 2006-09-21

Similar Documents

Publication Publication Date Title
EP1622257B1 (de) Verstärkerschaltung zur Umwandlung des Stromsignals eines optischen Empfangselements in ein Spannungssignal
WO2005046094A1 (de) Verfahren und anordnung zur wandlung einer optischen empfangsimpulsfolge in eine elektrische ausgangsimpulsfolge
DE3233146C2 (de)
DE60223713T2 (de) Leistungsverstärkerregelung
DE2712292A1 (de) Regenerator fuer ein optisches uebertragungs-system
EP1587214B1 (de) Schaltungsanordnung zur Regelung eines Parameters eines elektrischen Signals
DE60303700T2 (de) Vorrichtung zur automatischen Anpassung der Entscheidungsschwelle in einem optischen Empfänger für Burstbetrieb
EP0361342A2 (de) Optischer Empfänger mit erweitertem Dynamikbereich
DE60303237T2 (de) Niedrigstwertdetektor für einen optischen Empfänger im Burstbetrieb
EP1545028B1 (de) Optischer Empfänger mit Regeleinrichtung mit einer schaltbaren Bandbreite
DE102004052174A1 (de) Verstärker mit tiefpassgefilterter Rückkopplung
WO2018215030A1 (de) Transimpedanzverstärker-schaltung
DE102004009037B4 (de) Verfahren und Anordnung zur Wandlung einer optischen Empfangsimpulsfolge in eine elektrische Ausgangsimpulsfolge
DE60013190T2 (de) Ein Verfahren und eine Vorrichtung zum Kompensieren der Temperaturdrift eines Detektors und ein Steuersignal für eine periodische Ansteuerung
DE1951295C3 (de) Regelbarer Transistorverstärker
DE60122646T2 (de) Signalkompensierungsschaltung und Demodulatorschaltung
EP1662625A1 (de) Treiberschaltung mit selbständiger Offsetkompensation eines Verstärkers und Verfahren zur Offsetkompensation eines Verstärkers einer Treiberschaltung
DE19526028A1 (de) Potentialschieberschaltung
DE2459496C3 (de) Schaltungsanordnung zur Verstärkung von impulsförmigen Signalen
DE4212934A1 (de) Schaltungsanordnung für einen optischen Empfänger
DE3223218A1 (de) Transimpedanz-verstaerker
EP1405399A2 (de) Empfängeranordnung mit wechselstrom-kopplung
DE10029609A1 (de) Hochgeschwindigkeits-Optokoppler-Detektor
DE102004060212A1 (de) Pegelumsetzer
DE3339194A1 (de) Signalabtastschaltung mit verrringertem offsetfehler und pegelverschiebungsschaltung fuer ein automatisches bildroehrenvorspannungs-abtastsystem

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: IDT EUROPE GMBH, DE

Free format text: FORMER OWNER: ZENTRUM MIKROELEKTRONIK DRESDEN AG, 01109 DRESDEN, DE

R082 Change of representative

Representative=s name: LIPPERT STACHOW PATENTANWAELTE RECHTSANWAELTE , DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04B0010060000

Ipc: H04B0010600000

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee