DE10160614A1 - Halbleiterchip, Schaltungsanordnung und Verwendung - Google Patents
Halbleiterchip, Schaltungsanordnung und VerwendungInfo
- Publication number
- DE10160614A1 DE10160614A1 DE10160614A DE10160614A DE10160614A1 DE 10160614 A1 DE10160614 A1 DE 10160614A1 DE 10160614 A DE10160614 A DE 10160614A DE 10160614 A DE10160614 A DE 10160614A DE 10160614 A1 DE10160614 A1 DE 10160614A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- voltage
- programming voltage
- programming
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000015654 memory Effects 0.000 claims description 17
- 230000007547 defect Effects 0.000 abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 230000006870 function Effects 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Bei dem Halbleiterchip wird die Programmierspannung auf dem Chip erzeugt, und in der Schaltung ist ein Sensor oder Detektor integriert, mit dem die Erzeugung der Programmierspannung ebenfalls auf dem Chip verifiziert wird. Die Schaltungsanordnung umfasst einen Transistor (1) oder ein XOR-Gatter, mit dem ein Signal (S) an eine Steuereinheit ausgegeben wird, falls die Programmierspannung (HV) nicht stimmt. Hierdurch ist es möglich, technische Defekte zu erkennen oder gezielte Angriffe auf die Funktionsfähigkeit des Chips zu verhindern oder zu vereiteln. Verwendung bei Chipkarten mit Speicher.
Description
- Die vorliegende Erfindung betrifft einen Halbleiterchip mit einem programmierbaren nichtflüchtigen Speicher mit einer Schaltungsanordnung zur Verifizierung einer auf dem Chip erzeugten Programmierspannung und eine Schaltungsanordnung zur Verifizierung einer auf einem Chip erzeugten Spannung, insbesondere für die Verwendung mit einer Chipkarte.
- Auf Halbleiterbauelementen mit veränderbaren, nichtflüchtigen Speichern, z. B. EEPROMS, ist im Regelfall eine Ladungspumpe integriert, die der Erzeugung der Programmierspannung aus einer üblicherweise niedrigeren Versorgungsspannung dient. Ein solcher Speicherchip ist besonders geeignet, auf einer Chipkarte angebracht zu werden, um veränderbar Daten in der Karte speichern zu können. Es können jedoch technische Defekte auftreten oder Manipulationen an dem Chip vorgenommen werden, was dazu führt, dass die Programmierspannung nicht mehr erzeugt und damit eine Änderung des Speicherinhaltes nicht mehr vorgenommen werden kann.
- In der DE 27 60 486 C2 ist eine Einrichtung zur Durchführung von Bearbeitungsvorgängen mit wenigstens einem Identifikanden und einer Vorrichtung beschrieben, bei der unter einem Identifikanden insbesondere eine Kreditkarte oder eine Scheckkarte verstanden wird. In dieser Schrift ist angeben, dass in der integrierten Schaltung des Identifikanden ein Programmierteil vorgesehen sein kann, das in der Lage ist, die nichtflüchtigen Speicher zu programmieren, d. h. Daten in die Speicher einzuschreiben. Damit erübrigt es sich, die zur Programmierung des nichtflüchtigen Speichers notwendige Programmierspannung separat von außen zuzuführen. Eine von außen eingespeiste Versorgungsspannung wird in die für eine Zentraleinheit der Schaltung vorgesehenen Werte umgeformt. In dem betreffenden Versorgungsteil wird deshalb überprüft, ob die Versorgungsspannung hoch genug ist, um stets die Zentraleinheit der Schaltung betätigen zu können. Zur Benutzung einer in dieser Weise ausgestalteten Chipkarte wird diese in ein Prüfgerät eingeführt, in dem zunächst innerhalb des Chips geprüft wird, ob die Versorgungsspannung die erforderliche Höhe hat. Insbesondere ist eine eventuell notwendig werdende Selbstzerstörung des ICs vorgesehen.
- Aufgabe der vorliegenden Erfindung ist es, die Sicherheit eines mit einem nichtflüchtigen programmierbaren Speicher versehenen Chips auf einer Chipkarte zu erhöhen. Eine weitere Aufgabe ist es, eine Schaltungsanordnung anzugeben, mit der eine auf einem IC-Chip erzeugte Spannung verifiziert werden kann. Eine weitere Aufgabe ist es, die Sicherheit von Chipkarten mit programmierbaren nichtflüchtigen Speichern zu verbessern.
- Diese Aufgaben werden mit dem Halbleiterchip mit den Merkmalen des Anspruches 1, mit der Schaltungsanordnung mit den Merkmalen des Anspruches 2 bzw. 4 und mit der Verwendung eines solchen Halbleiterchips oder einer solchen Schaltungsanordnung gemäß einem der Ansprüche 5 bis 8 gelöst. Ausgestaltungen ergeben sich aus dem abhängigen Anspruch.
- Bei dem erfindungsgemäßen Halbleiterchip wird die Programmierspannung auf dem Chip erzeugt, und in der Schaltung ist ein Sensor oder Detektor integriert, mit dem die Erzeugung der Programmierspannung ebenfalls auf dem Chip verifiziert wird. Hierdurch ist es möglich, sowohl technische Defekte zu erkennen als auch gezielte Angriffe auf die Funktionsfähigkeit des Chips zu verhindern oder zu vereiteln.
- Bei der erfindungsgemäßen Schaltung ist ein Schalter, insbesondere ein Transistor oder ein XOR-Gatter vorhanden, mit dem bei einer Initialisierung der Erzeugung der Programmierspannung das Vorhandensein der Programmierspannung in vorgesehener Höhe festgestellt und gegebenenfalls ein Alarmsignal oder Reset-Signal an eine Steuereinheit ausgegeben werden kann. Damit ist es möglich, statt einer Verifizierung der Programmierspannung in einem Terminal oder einer anderen externen Steuereinheit, die mit dem IC-Chip verbunden sein muss, und anstelle einer bloßen Verifizierung der Höhe der Versorgungsspannung auf dem Chip direkt die korrekte Programmierspannung auf dem Chip zu überprüfen. Fehlfunktionen infolge technischer Defekte oder unerlaubter Manipulationen des Chips können damit weitgehend ausgeschlossen werden.
- Eine Verwendung eines erfindungsgemäßen Halbleiterchips oder einer erfindungsgemäßen Schaltungsanordnung in einer für Anwendungen mit programmierbarem nichtflüchtigem Speicher vorgesehenen Chipkarte erhöht deren Sicherheit beträchtlich. Die Verwendung erstreckt sich auf SmartCards, MultiMediaCards, Ident-Systeme, ContactlessCards, Tags (elektronische Etiketten), Stand-alone-EEPROMs/EPROMs/FLASH, embedded Systems und dergleichen.
- Es folgt eine genauere Beschreibung der erfindungsgemäßen Schaltungsanordnungen anhand der in den Figuren dargestellten Ausführungsbeispiele.
- Die Fig. 1 zeigt eine prinzipielle Anordnung der Schaltungskomponenten, die in dem Halbleiterchip integriert sind.
- Die Fig. 2 und 3 zeigen zwei Ausführungsbeispiele der erfindungsgemäßen Schaltungsanordnung.
- In der Fig. 1 ist ein Schema dargestellt, das die auf dem Chip vorhandenen Schaltungskomponenten versinnbildlicht. Eine zentrale Steuereinheit U ist dafür vorgesehen, die im Zusammenhang mit der Nutzung des in dem Chip integrierten Speichers stehenden Vorgänge zu steuern. Von dieser zentralen Steuereinheit wird im Falle einer ausgeführten Programmierfunktion ein Initialisierungssignal HV-enable an eine Ladungspumpe HVU ausgegeben, in der eine für die Programmierung erforderliche Hochspannung HV erzeugt und an den Speicher EEPROM ausgegeben wird. Die genaue Ausgestaltung des Speichers ist für die Erfindung im Prinzip unerheblich. Wesentlich ist hier nur, dass eine bestimmte Programmierspannung erzeugt wird, die innerhalb eines vorgegebenen Bereiches liegen muss.
- Diese Programmierspannung HV wird an einen Detektor D ausgegeben, der ebenfalls über das HV-enable-Signal mitgeteilt bekommt, dass die Programmierspannung in der vorgesehenen Höhe erzeugt werden soll. Falls der Detektor feststellt, dass die Programmierspannung nicht anliegt oder nicht in der vorgesehenen Höhe vorhanden ist, sendet er ein Signal S an die Steuereinheit aus, das als Alarmsignal oder Reset-Signal eine vorgesehene Alarmfunktion oder Rücksetzfunktion auslöst. Im Extremfall kann hier auch die Sperrung des Chips vorgesehen sein.
- Die Programmierspannung HV kann durch eine der in den Fig. 2 und 3 angegebenen erfindungsgemäßen Schaltungen überprüft werden. Diese Schaltungen fungieren einerseits als Detektor D gemäß Fig. 1 und andererseits als Schaltung zur Bereitstellung eines Alarmsignales oder eines Reset-Signales.
- Bei dem ersten Ausführungsbeispiel gemäß der Fig. 2 wird das von der Steuereinheit ausgegebene HV-enable-Signal einem Schalter 1 zugeführt, der vorzugsweise durch einen MOS-Transistor, hier einen P-MOS-Transistor, gebildet ist. Der Ausgang dieses Transistors ist mit einer Signalleitung 2 verbunden, an der ein Signal S anliegt. Der Schalter wird mittels der Programmierspannung HV betätigt, die in dem Beispiel eines MOS-Transistors an den Gate-Anschluss des Transistors angelegt wird, und ist dafür vorgesehen, die Signalleitung mit der Steuereinheit zu verbinden, falls nach einer Initialisierung der Spannungserzeugung die erzeugte Programmierspannung außerhalb des vorgegebenen Bereiches liegt.
- Der Transistor wird in seinen Eigenschaften so gewählt bzw. die Schwellenspannung des Transistors wird so eingestellt, dass der Transistor nur bei Vorhandensein einer ausreichend hohen Programmierspannung HV geschlossen ist. In diesem Fall wird das Signal S der Signalleitung 2, vorzugsweise über einen Pull-down-Widerstand 3 auf Masse gezogen oder mit anderen Schaltungsteilen kurzgeschlossen. Falls die Programmierspannung HV nicht in dem vorgesehenen Bereich liegt, ist der Schalter 1 geöffnet, und die Signalleitung 2 wird mit der Steuereinheit derart verbunden, dass das HV-enable-Signal als Signal S dort anliegt und eine für diesen Fall vorgesehene Funktion auslösen kann.
- Bei dem Ausführungsbeispiel gemäß der Fig. 3 sind das von der Steuereinheit erzeugte HV-enable-Signal und die Programmierspannung HV an die Eingänge eines XOR-Gatters (mit der Funktion "entweder oder") geführt, an dessen Ausgang das Signal S bereitgestellt wird, wenn entweder nur das HV-enable- Signal an dem betreffenden Eingang des XOR-Gatters anliegt oder nur die Programmierspannung HV in vorgesehener Höhe an dem zweiten Eingang des XOR-Gatters anliegt. Damit kann zusätzlich eine weitergehende Fehlfunktion des Chips überprüft werden, da hier auch festgestellt werden kann, ob die Programmierspannung HV trotz Fehlens des HV-enable-Signales erzeugt wird. Nur in denjenigen Fällen, in denen das HV-enable- Signal fehlt und dementsprechend keine Programmierspannung HV erzeugt wird oder das HV-enable-Signal ausgegeben wird und entsprechend eine Programmierspannung HV vorgesehener Höhe erzeugt wird, fehlt das Signal S. mit dem andernfalls eine Alarmfunktion oder Resetfunktion ausgelöst wird.
- Das XOR-Gatter wird so ausgestaltet, dass die darin enthaltenen Schaltungsteile, üblicherweise Gatter-Transistoren, nur in dem für die Programmierspannung HV vorgesehenen Bereich in der vorgesehenen Weise ansprechen. Wenn eine Hochspannung als Programmierspannung erzeugt werden soll, werden die Schaltschwellen dieser Transistoren entsprechend hoch ausgelegt. Bezugszeichenliste 1 Schalter
2 Signalleitung
3 Pull-down-Widerstand
S Signal
U Steuereinheit
D Detektor
HVU Ladungspumpe
XOR XOR-Gatter
Claims (8)
1. Halbleiterchip mit
einer integrierten Schaltung,
einem mittels besagter Schaltung programmierbaren nichtflüchtigen Speicher und
einem Spannungserzeuger (HVU) für eine zum Programmieren des Speichers vorgesehene Programmierspannung (HV) aus einer Versorgungsspannung,
dadurch gekennzeichnet, dass
in der Schaltung ein Sensor oder Detektor (D) integriert ist, mit dem die Erzeugung der Programmierspannung (HV) verifiziert wird.
einer integrierten Schaltung,
einem mittels besagter Schaltung programmierbaren nichtflüchtigen Speicher und
einem Spannungserzeuger (HVU) für eine zum Programmieren des Speichers vorgesehene Programmierspannung (HV) aus einer Versorgungsspannung,
dadurch gekennzeichnet, dass
in der Schaltung ein Sensor oder Detektor (D) integriert ist, mit dem die Erzeugung der Programmierspannung (HV) verifiziert wird.
2. Schaltungsanordnung zur Verifizierung einer
Programmierspannung auf einem IC-Chip, die umfasst:
einen IC-Chip,
einen Spannungserzeuger (HVU) zur Erzeugung einer Programmierspannung (HV) aus einer Versorgungsspannung auf dem IC- Chip,
eine Steuereinheit (U) zur Initialisierung der Spannungserzeugung auf dem IC-Chip,
eine Signalleitung (2) für ein Alarmsignal oder ein Reset- Signal (S) und
einen Schalter (1), der dafür vorgesehen ist, falls nach einer Initialisierung der Spannungserzeugung eine erzeugte Programmierspannung außerhalb eines vorgegebenen Bereiches liegt, besagte Signalleitung mit besagter Steuereinheit zu verbinden.
einen IC-Chip,
einen Spannungserzeuger (HVU) zur Erzeugung einer Programmierspannung (HV) aus einer Versorgungsspannung auf dem IC- Chip,
eine Steuereinheit (U) zur Initialisierung der Spannungserzeugung auf dem IC-Chip,
eine Signalleitung (2) für ein Alarmsignal oder ein Reset- Signal (S) und
einen Schalter (1), der dafür vorgesehen ist, falls nach einer Initialisierung der Spannungserzeugung eine erzeugte Programmierspannung außerhalb eines vorgegebenen Bereiches liegt, besagte Signalleitung mit besagter Steuereinheit zu verbinden.
3. Schaltungsanordnung nach Anspruch 2, bei der
der Schalter ein MOS-Transistor ist, der mit Source und Drain
zwischen die Signalleitung (2) und die Steuereinheit
geschaltet ist und dessen Gate-Anschluss mit der erzeugten
Programmierspannung (HV) verbunden ist.
4. Schaltungsanordnung zur Verifizierung einer
Programmierspannung auf einem IC-Chip, die umfasst:
einen IC-Chip,
einen Spannungserzeuger (HVU) zur Erzeugung einer Programmierspannung (HV) aus einer Versorgungsspannung auf dem IC- Chip,
eine Steuereinheit (U) zur Initialisierung der Spannungserzeugung auf dem IC-Chip,
eine Signalleitung für ein Alarmsignal oder ein Reset- Signal (S) und
ein XOR-Gatter (XOR) mit Eingängen, die mit besagter Steuereinheit und mit besagtem Spannungserzeuger verbunden sind, und mit einem Ausgang, der mit besagter Signalleitung verbunden ist.
einen IC-Chip,
einen Spannungserzeuger (HVU) zur Erzeugung einer Programmierspannung (HV) aus einer Versorgungsspannung auf dem IC- Chip,
eine Steuereinheit (U) zur Initialisierung der Spannungserzeugung auf dem IC-Chip,
eine Signalleitung für ein Alarmsignal oder ein Reset- Signal (S) und
ein XOR-Gatter (XOR) mit Eingängen, die mit besagter Steuereinheit und mit besagtem Spannungserzeuger verbunden sind, und mit einem Ausgang, der mit besagter Signalleitung verbunden ist.
5. Verwendung eines Halbleiterchips nach Anspruch 1 oder
einer Schaltungsanordnung nach einem der Ansprüche 2 bis 4 in
einer für Anwendungen mit programmierbarem nichtflüchtigem
Speicher vorgesehenen SmartCard.
6. Verwendung eines Halbleiterchips nach Anspruch 1 oder
einer Schaltungsanordnung nach einem der Ansprüche 2 bis 4 in
einer für Anwendungen mit programmierbarem nichtflüchtigem
Speicher vorgesehenen MultiMediaCard.
7. Verwendung eines Halbleiterchips nach Anspruch 1 oder
einer Schaltungsanordnung nach einem der Ansprüche 2 bis 4 in
einer für Anwendungen mit programmierbarem nichtflüchtigem
Speicher vorgesehenen ContactlessCard.
8. Verwendung eines Halbleiterchips nach Anspruch 1 oder
einer Schaltungsanordnung nach einem der Ansprüche 2 bis 4 in
einem für Anwendungen mit programmierbarem nichtflüchtigem
Speicher vorgesehenen Ident-System oder Tag.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10160614A DE10160614B4 (de) | 2001-12-11 | 2001-12-11 | Halbleiterchips mit integrierter Schaltung und deren Verwendung |
PCT/DE2002/004348 WO2003054918A2 (de) | 2001-12-11 | 2002-11-27 | Halbleiterchip und schaltungsanordnung mit programmierspannungsüberwachung und deren verwendung |
TW091135420A TW200303613A (en) | 2001-12-11 | 2002-12-06 | Semiconductor chip, circuit arrangement and use |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10160614A DE10160614B4 (de) | 2001-12-11 | 2001-12-11 | Halbleiterchips mit integrierter Schaltung und deren Verwendung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10160614A1 true DE10160614A1 (de) | 2003-06-26 |
DE10160614B4 DE10160614B4 (de) | 2008-04-30 |
Family
ID=7708677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10160614A Expired - Fee Related DE10160614B4 (de) | 2001-12-11 | 2001-12-11 | Halbleiterchips mit integrierter Schaltung und deren Verwendung |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE10160614B4 (de) |
TW (1) | TW200303613A (de) |
WO (1) | WO2003054918A2 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4794236A (en) * | 1985-10-29 | 1988-12-27 | Casio Computer Co., Ltd. | IC card system |
US6027029A (en) * | 1997-04-21 | 2000-02-22 | Samsung Electronics Co., Ltd | Smart card capable of adjusting voltages supplied from external device |
US6237848B1 (en) * | 1993-04-01 | 2001-05-29 | Mondex International Limited | Reading data from a smart card |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4105156A (en) * | 1976-09-06 | 1978-08-08 | Dethloff Juergen | Identification system safeguarded against misuse |
JPH02183496A (ja) * | 1989-01-07 | 1990-07-18 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
KR950002015B1 (ko) * | 1991-12-23 | 1995-03-08 | 삼성전자주식회사 | 하나의 오실레이터에 의해 동작되는 정전원 발생회로 |
JPH11298277A (ja) * | 1998-04-10 | 1999-10-29 | Citizen Watch Co Ltd | 電源電圧クランプ回路 |
JP3773089B2 (ja) * | 1999-10-05 | 2006-05-10 | 株式会社ルネサステクノロジ | 定電圧発生回路および不揮発性メモリ並びに半導体集積回路 |
-
2001
- 2001-12-11 DE DE10160614A patent/DE10160614B4/de not_active Expired - Fee Related
-
2002
- 2002-11-27 WO PCT/DE2002/004348 patent/WO2003054918A2/de not_active Application Discontinuation
- 2002-12-06 TW TW091135420A patent/TW200303613A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4794236A (en) * | 1985-10-29 | 1988-12-27 | Casio Computer Co., Ltd. | IC card system |
US6237848B1 (en) * | 1993-04-01 | 2001-05-29 | Mondex International Limited | Reading data from a smart card |
US6027029A (en) * | 1997-04-21 | 2000-02-22 | Samsung Electronics Co., Ltd | Smart card capable of adjusting voltages supplied from external device |
Also Published As
Publication number | Publication date |
---|---|
WO2003054918A3 (de) | 2003-12-24 |
DE10160614B4 (de) | 2008-04-30 |
TW200303613A (en) | 2003-09-01 |
WO2003054918A2 (de) | 2003-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10324875B4 (de) | Störimpuls-Detektionsschaltung und intelligente Karte | |
DE10305587B4 (de) | Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren | |
EP0891601B1 (de) | Chipkarte | |
DE102006016246A1 (de) | Schaltung zum Detektieren einer abnormalen Bedingung, integrierte Schaltungskarte und Betriebsverfahren | |
DE102006010514B4 (de) | Elektrische Schaltung und Terminal | |
EP1177628A1 (de) | Schaltungsanordnung zur erzeugung von strompulsen im versorgungsstrom integrierter schaltungen | |
DE60312704T2 (de) | Elektronische Datenverarbeitungseinrichtung | |
DE102005056940A1 (de) | Vorrichtung und Verfahren zum nicht-flüchtigen Speichern eines Statuswertes | |
DE102004015546B4 (de) | Halbleiterchip mit integrierter Schaltung und Verfahren zum Sichern einer integrierten Halbleiterschaltung | |
DE102004014644A1 (de) | Integrierter Schaltkreis | |
EP2019996A1 (de) | Sensor mit einer schaltungs anordnung | |
DE112019000488T5 (de) | Speichervorrichtung, Speicheradressdecoder, System und zugehöriges Verfahren zur Erfassung eines Speicherangriffs | |
EP1664978B1 (de) | Vorrichtung und verfahren zur sicheren ausführung eines programmes | |
DE10160614A1 (de) | Halbleiterchip, Schaltungsanordnung und Verwendung | |
DE69032753T2 (de) | Integrierter Schaltkreis mit CPU und Speicheranordnung | |
DE102006048969B4 (de) | Schaltungsanordnung und Verfahren zum Unterbinden eines Schaltungsbetriebs | |
DE69720029T2 (de) | Lichterkennungsvorrichtung | |
WO2018086785A1 (de) | Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen | |
DE60114007T2 (de) | Verwendungserkennungsschaltung | |
DE102017214057A1 (de) | Verfahren zum Prüfen der Integrität von Systemkomponenten eines Systems und Anordnung zur Durchführung des Verfahrens | |
DE3916811A1 (de) | Integrierte halbleiterschaltung mit einer internen nicht-wiederprogrammierbaren speichereinrichtung | |
DE602005006340T2 (de) | Prüfklemmen-Signalnegierschaltung | |
DE102022102312B3 (de) | Integrierte schaltung und verfahren zum schutz einer integrierten schaltung gegen reverse engineering | |
DE10360998A1 (de) | Schutz von Chips gegen Attacken | |
DE10217289B4 (de) | Speichervorrichtung und Verfahren zum Betreiben einer Speichervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0027115000 Ipc: H01L0027115170 |