-
Die
Erfindung betrifft ein Verfahren zur gesicherten Identifizierung
und empfängerseitigen
Selektion der Kanäle
für STM-1-Signale (Synchrone
Transport Module), welche nach dem SDH-Prinzip (Synchronous Digital Hierarchy)
nach ETSI- (European Telecommunication Standards Institute) oder
SONET-Norm (Synchronous Optical Network (Bellcore, ANSI)) von einem
Sender zu einem Empfänger
multiplex übertragen
werden. Weiterhin umfasst die Erfindung eine hierzu geeignete Schaltungseinheit.
-
Für die digitale
Signalübertragung,
insbesondere in Telekommunikationseinrichtungen, haben sich Formate
wie STM und SONET etabliert. Zur Kommunikation zwischen Baugruppen
oder Schaltungseinheiten hat das STM-n-Format auf Basis von STM-1
als n-Vielfaches (gebräuchliche
Werte für
n = 1, 4, 16, 64, 256, ...) eine starke Verbreitung gefunden. Nach
dem STM-n-Format werden die zu übertragenden
Informationen in binären
Rahmen, so genannten Frames, zusammengefasst. Das STM-1-Format entspricht
einem Frame. Ein derartiger Rahmen besteht aus einer Anzahl Steuerbytes (Overhead)
und einer Vielzahl von Bytes (Payload) zur Aufnahme der eigentlichen
Nutzinformation. Ein STM-1-Rahmen besteht aus neun Zeilen und 270 Byte-Spalten.
Die ersten neun Byte einer jeden Zeile bilden den Overhead, während die übrigen Bytes
die Payload darstellen. Innerhalb des Overhead beinhaltet die erste
Zeile des STM-1-Signals am Anfang ein sechs Byte langes Rahmenkennwort.
Bei der Kommunikation zwischen komplexen Schaltungen muss häufig eine
Vielzahl derartiger STM-1-Rahmen quasi gleichzeitig über eine
pysikalische Verbindungsleitung (elektrisch, optisch oder via Funkwellen) übertragen
werden. Dabei muss die Übertragung
der STM-1-Rahmen unter Ausnutzung der vorhandenen Übertragungsrate
in zeitlich geeigneter Abfolge geschehen. Hierzu bedient man sich
des SDH-Prinzips. Nach diesem Prinzip werden n STM-1-Signale in
vorbestimmter Reihenfolge zueinander ausgerichtet byteweise gemultiplext
und als ein serieller STM-n-Datenstrom übertragen. An der empfängerseitigen
Einheit, zum Beispiel einem ASIC oder FBGA, müssen die einzelnen die STM-1-Signale
enthaltenden Kanäle
für die
weitere Verarbeitung im Baustein-Core wieder voneinander getrennt,
also identifiziert und selektiert werden.
-
Hierzu
sind die Druckschriften
EP
0 486 874 A2 und WO 00/72 526 A1 bekannt. Aus der erstgenannten
Druckschrift ist ein Multiplex-Kommunikationssystem zur Übertragung
verschiedener Signale über
eine Vielzahl von Kanälen
offenbart, das über Sender
und Empfänger
verfügt.
Der Sender umfasst einen Übertragungsteil
für das
Multiplexing und für die Übertragung
der verschiedenen Signale über
die Vielzahl von Kanäle
und einen Addierer zum Hinzufügen
eines Kanalidentifikationssignals zum Identifizieren des entsprechenden
Kanals zu dem Signal, das durch über
diesen Kanal übertragen
wird. Der Empfänger
umfasst einen Zuordner zum Zuordnen des gewünschten Kanals, einen Detektor
zum Detektieren des Kanalidentifikationssignals von dem von dem Sender übertragenen
Signal und einen Kanalwähler zum
Auswählen
der Kanalsignalsvorwahl durch das Auswahlgerät in Übereinstimmung mit der Ausgabe des
Kanalwählers
und des Detektors. In Zusammenschau mit der oben zweitgenannten
Druckschrift kann der Fachmann nun in naheliegender Weise dazu veranlasst
werden, den Teil des Verfahrens, in dem die Identifikationscodes
ermittelt werden, so durchzuführen,
dass die Identifikationscodes nacheinander in einen RAM-Speicher
abgespeichert werden und dann die weiteren im Frame folgenden Identifikationscodes
vor dem Empfang mit den bereits im RAM-Speicher gespeicherten Identifikationscodes verglichen
werden.
-
Eine
weitere Möglichkeit
besteht in der Verwendung so genannter Zeiger oder Pointer, welche senderseitig
in den Overhead eingefügt
werden und in Form eines sich verzweigenden Baumes auf einzelne
STM-1-Grundmodule des SDH-Datenstroms verweisen. Unter http://130.75.73.55/Lehre/Kn/Skripte/Nvt1HTML/n1_07_1
wird beispielsweise eine solche Vorgehensweise beschrieben. Mit
zunehmender Datenübertragungsrate
und Anzahl gleichzeitig multiplex übertragener STM-1-Signale erhöht sich
jedoch ohne besondere Maßnahmen,
beispielsweise auf Grund von Bit-slip-Fehlern, die Fehlerrate bei der Auswertung,
was schließlich
zu einer falschen Zuordnung der Kanäle führen kann.
-
Aufgabe
der Erfindung ist es, ein Verfahren bereitzustellen, welches eine
fehlertolerante Identifizierung und Selektion der Kanäle ermöglicht,
und dabei ein schnelles Synchronisieren zwischen Sender und Empfänger nach
einem Rücksetzen
des Empfängers
oder einem Markierungswechsel im Eingangssignal bewerkstelligt.
Weiterhin besteht die Aufgabe in der Schaffung einer zur Durchführung des Verfahrens
geeigneten, empfängerseitig
zur Identifizierung der Kanäle
verwendbaren Schaltungseinheit mit einem einfachen Aufbau, die zudem
auch in der Lage ist, die Identifikationscodes effizient zu speichern,
miteinander zu vergleichen und einer Plausibilitätskontrolle zu unterziehen.
-
Die
Aufgabe wird durch ein Verfahren mit den Merkmalen des Hauptanspruchs
gelöst.
Eine zur Durchführung
des Verfahrens geeignete Schaltungseinheit zur Identifizierung der
Kanäle
für die STM-1-Signale
wird durch die Merkmale des Anspruchs 10 charakterisiert. Vorteilhafte
Ausgestaltungen bzw. Weiter bildungen der Erfindung sind durch die
jeweiligen Unteransprüche
gegeben.
-
Das
erfindungsgemäße Verfahren
geht von der Zuordnung eines MID-Code-Wertes im Overhead mindestens
eines der nach dem SDH-Prinzip übertragenen
STM-1-Signale von n zusammen gemultiplexten STM-1-Signalen aus.
Nach dem Verfahren wird ein neuer MID-Code-Wert empfängerseitig,
veranlasst durch ein von einem FAS-Modul (Frame Align Sequence-Module)
bei der Erkennung des im Overhead des entsprechenden STM-1-Signals
enthaltenen Rahmenkennwortes generiertes positionsrichtiges MID-Enable-Signal, aus
dem Datenstrom herausgefiltert und in einem Eingangsshiftregister
aufgesammelt. In einer hierfür
geeigneten Schaltungsanordnung (im MID-Detection-Module) werden
dazu die MID-Code-Werte im Overhead mehrerer aufeinanderfolgender
STM-1-Rahmen eines STM-1-Signals auf Identität miteinander verglichen. Der
als gültig
erkannte, den jeweiligen Kanal direkt oder indirekt eindeutig identifizierende
MID-Code-Wert wird
zur Bildung einer Zielkanalnummer vom MID-Detection-Modul dem Core
des Empfängers
zur Steuerung der Auswahl des für
diesen Kanal bestimmten weiteren Signalweges zugeführt. Als
gültig
wird ein MID-Code-Wert aufgrund seines sich in vorgegebener Anzahl
wiederholenden Auftretens erkannt.
-
Im
Sinne des erfindungsgemäßen Verfahrens
kann es sich bei dem als gültig
erkannten und markierten MID-Code Wert um eine festgelegte Kanalnummer
i (z.B. i = 0) handeln. Für
die übrigen
nicht als gültig
markiert erkannten und gegenüber
dem mit der eindeutig markiert erkannten Kanalnummer i im Abstand
a benachbarten n-1 Kanäle
wird dann dem Core des Empfängers
vom MID-Detection-Modul einfach eine um diesen Abstand a modifizierte
Kanalnummer (ia = (0 + a) mod n = a) übergeben.
Zur Steuerung der Auswahl des für
den jeweiligen Kanal bestimmten weiteren Signalweges wird somit
auch für alle
nicht markierten STM-1-Signale jeweils eine eindeutige, von allen
anderen verschiedene Kanalnummer ia dem
Core zugeführt.
-
Zur
Erhöhung
der Sicherheit wird gemäß einer
vorteilhaften Ausbildung des Verfahrens dem Overhead aller STM-1-Signale
der n zusammen gemultiplexten STM-1-Signale senderseitig ein Identifikationscode
(MID-Code) zur eindeutigen Markierung zugeordnet. Empfängerseitig
werden dann, wiederum veranlasst durch ein von einem FAS-Modul bei der
Erkennung des im Overhead eines STM-1-Signals enthaltenen Rahmenkennwortes
generiertes MID-Enable-Signal die MID-Code-Werte im Overhead mehrerer
aufeinanderfolgender STM-1-Rahmen eines STM-1-Signals auf Identität miteinander verglichen und
der als gültig
erkannte, den jeweiligen Kanal eindeutig identifizierende MID-Code-Wert
vom MID-Detection-Modul dem Core des Empfängers zur Steuerung der Auswahl
des für
diesen Kanal bestimmten weiteren Signalweges zugeführt, wobei
die benachbarten MID-Detection-Module in diesem Fall keinen Einfluß nehmen
müssen,
aber können.
-
Eine
Möglichkeit
die Sicherheit des Verfahrens noch zusätzlich zu erhöhen, besteht
in einer weiteren Erhöhung
der Redundanz durch Wiederholung des oder der MID-Code-Werte. Vorteilhaft
kann dabei der MID-Code-Wert innerhalb des Overheads in einem oder
mehreren der auf das Rahmenkennwort unmittelbar folgenden drei Byte
aufgenommen werden.
-
Aber
auch durch eine zweckmäßige Auswahl des
MID-Code-Wertes selbst läßt sich
die Zuverlässigkeit
des Verfahrens noch steigern. Dies ist möglich, wenn der MID-Code-Wert
nicht durch triviale Übernahme
der Zielkanalnummer, sondern durch eine redundante Kodierung gebildet
wird. Dadurch kann der MID-Code-Wert im MID-Detection-Module auf
Plausibilität überprüft werden.
Im Ergebnis erhöht sich
durch diese Kodierungs-Redundanz
die Fehlersicherheit weiter.
-
Vorzugsweise
und gemäß einer
Weiterbildung des Verfahrens, wird der MID-Code-Wert dabei durch
eine Bit-slip-feste redundante Kodierung gebildet. Es handelt sich
in diesem Falle um eine spezielle Kodierungs-Redundanz, welche eine
besonders hohe Fehlersicherheit bewirkt. Gemäß einer praxisgerechten, dieses
Ziel verfolgenden Ausgestaltung des Verfahrens wird dazu der MID-Code-Wert
aus der Zielkanalnummer durch coderedundante („1" aus „n")-Kodierung gebildet. Ein MID-Code-Wert
für n =
4 wird hierbei als „1" aus „4" Code durch eine
Hexade (code-aufnehmende Hexade) aufgenommen.
-
Zusätzliche
Sicherheit im Hinblick auf die zuverlässige Selektion der Kanäle wird
weiterhin dadurch erreicht, dass ein Bit-slip-fester MID-Code-Wert
verwendet wird. Hierzu ist es entsprechend einer besonders vorteilhaften
Verfahrensgestaltung vorgesehen, den MID-Code-Wert durch eine code-redundante
(„1" aus „n")-Kodierung der Zielkanalnummer
und eine invertierte Wiederholung dieses Codes auszubilden.
-
Für n = 4
Kanäle
wird der MID-Code-Wert entsprechend einer bevorzugten Verfahrensführung von
einer code-aufnehmenden Hexade mit einer „1" aus „4" Codierung der jeweiligen Kanalnummer
und einer die bitweise Invertierung der code-aufnehmenden Hexade
darstellenden weiteren Hexade (abbild-aufnehmende Hexade) gebildet.
-
Gemäß den vorstehenden
Ausführungen gibt
es demnach für
das erfindungsgemäße Verfahren
drei Grundvarianten der Kanal-Zuordnung,
welche jeweils zum Zweck der zugleich notwendigen Korrektheits-Überprüfung, mit
dem Ziel der Vermeidung unzulässiger
Umschaltvorgänge
bei der Kanal-Zuordnung (beispielsweise verursacht durch Bit-Fehler
im Übertragungssignal)
durch einzelne oder eine Kombination der erläuterten Maßnahmen (z.B. code-redundante
Kodierung) ausgestaltet werden.
-
Erstens:
Es ist ausreichend einen der n STM-1-Rahmen je STMn-Verbindung eindeutig
mittels eines MID-Codes zu markieren. Dieser markierte STM-1-Rahmen
wird einem Empfangs-Kanal fest zugeordnet, zum Beispiel dem Empfangs-Kanal
0. Die übrigen
nicht markierten STM-1-Rahmen werden dann in der Reihenfolge ihres
Eintreffens fortlaufend den nachfolgenden Empfangs-Känalen 1, 2, ..., n-1 zugeordnet.
Wird senderseitig in allen STM-1-Rahmen ein eindeutiger MID-Code
eingesetzt, zum Bei spiel die Nummern 0, 1, ..., n–1, dann
ist dies ein redundantes Verfahren. Die empfangenen STM-1-Rahmen
können
aufgrund ihrer MID-Codes unmittelbar ihren Empfangs-Kanälen zugeordnet
werden. Zudem muß ihre
Reihenfolge rundum fortfolgend modulo n aufsteigend sein, d.h. auf
den STM-1-Rahmen mit MID = i folgt der STM-1-Rahmen mit MID =((i
+ 1) mod n). Bitfehler im MID-Code oder Bit-slip-Fehler sind somit
feststellbar und Fehlreaktionen können somit verhindert werden.
-
Zweitens:
Jeder MID-Code kann durch einen redundanten Wert codiert werden.
Je nach Verfahrensführung
können
somit 1- oder Mehr-Bit-Fehler, bzw.
1- oder Mehr-Bit-slip-Fehler erkannt, bzw. korrigiert werden. Zudem
kann der MID-Code wiederholt, also mehrfach identisch im Overhead
eingetragen werden.
-
Drittens:
Unabhängig
vom ersten und zweiten Mechanismus gibt es noch einen Dritten – die Überprüfung der
korrekten Wiederholung von Rahmen zu Rahmen. In allen STM-1-Rahmen
muß im Overhead
der gleiche MID-Code eingesetzt werden (markiert oder nicht markiert,
bzw. die gleiche Zielkanalnummer; mit oder ohne redundante MID-Kodierung).
Bit- und Bit-slip-Fehler werden so entdeckt und Fehlreaktionen sind
auch so verhinderbar. Im später erläuterten
Beispiel wird ein MID-Wechsel nur übernommen, wenn der neue MID-Wert
in drei aufeinanderfolgenden STM-1-Rahmen immer den identischen
Wert besitzt und dieser zudem nach dem ersten und zweiten Mechanismus
korrekt ist.
-
Eine
zur Durchführung
des Verfahrens geeignete Schaltungseinheit, welche dem Herausfiltern eines
gültigen,
dem Overhead eines jeden STM-1-Rahmens zugeordneten MID-Code-Wertes dient,
umfasst ein Eingangsregister (MID-Shift-Reg), ein Zwischenregister
(MID-Buffer-Reg), ein Ausgangsregister (MID-Code-Reg), Vergleichereinheiten und
logische Gatter sowie Einheiten zur Plausibilitätsprüfung. Dabei ist eine erste
Vergleichereinheit mit dem Eingangs- und dem Zwischenregister verbunden, welche
jeweils bytebreit ausgeführt
sind. Diese Vergleichereinheit dient dem Vergleich der Registerinhalte
der beiden genannten Register. Eine der Einheiten zur Plausbilitätsprüfung ist
mit dem Zwischenregister zum Vergleich der oberen und der unteren
Hexade seines Registerinhaltes verbunden, während eine zweite, mit dem
Zwischenregister und dem 4 Bits breiten oder ebenfalls bytebreiten,
aber nur zu 4 Bits genutzten, Ausgangsregister verbundene Vergleichereinheit
zum Vergleich der jeweils gleichen Hexade der Registerinhalte beider
genannten Register dient. Die beiden letztgenannten Einheiten (Einheit
zur Plausibilitätsprüfung und
zweite Vergleichereinheit) können
auch gemeinsam innerhalb einer Baugruppe ausgebildet sein. Mittels
einer weiteren Einheit zur Plausibilitätsprüfung erfolgt eine Überprüfung der
später
mit der entsprechenden Hexade des Registerinhalts des Ausgangsregisters
zu vergleichenden Hexade des Zwischenregisterinhalts auf das Vorhandensein
eines zulässigen „1" aus "4" Codes.
-
Entsprechend
einer möglichen
Ausgestaltung der Schaltungseinheit ist das Eingangsregister MID-Shift-Reg
als ein Schieberegister ausgebildet. Diesem wird der empfängerseitig
eingehende Datenstrom zur Kanalidentifizierung in Bit-Gruppen zugeführt. Dabei
erfolgt die Übernahme
der Daten in das Eingangsregister takt- bzw. enable-gesteuert durch eine
UND-Verknüpfung eines
von der Schaltungsanordnung zur Detektion eines Rahmenkennwortes
bei der Erkennung des Rahmenkennwortes abgegebenen Signals (MID-Enable-Signal)
und eines aus der Übertragungsrate
für die
SDH-Übertragung
abgeleiteten Taktes. Bei der Ausbildung der erfindungsgemäßen Schaltungseinheit
kann das Eingangsregister zum Beispiel am Ausgang in den Bits (3
...0) die unveränderte
Hexade (code-aufnehmende Hexade) des MID-Bytes mit der Zielkanalnummer
abgeben und die intern erhaltene Hexade (abbild-aufnehmende Hexade)
in den Bits (7 ...4) soll innerhalb des MID-Shift-Reg invertiert
und speziell zurückgeändert am
MID-Shift-Reg-Ausgang erscheinen. Damit müssen beide Hexaden am MID-Shift-Reg-Ausgang
den identischen Wert besitzen, wenn der MID-Code korrekt empfangen
wur de. Bei einer vorteilhaften Ausbildung der erfindungsgemäßen Schaltungseinheit
ist dem Zwischenregister ein Flip-Flop zugeordnet. Dieses Flip-Flop
wird bei einem System- oder Modul-Reset zurückgesetzt und es wird gesetzt,
wenn ein vollständiger
Wert aus dem Eingangsregister in das Zwischenregister übernommen
wurde, um den Vergleich der oberen und der unteren Hexade des Registerinhalts
des Zwischenregisters mittels der zugehörigen Vergleichereinheit und
das Ergebnis der Plausibilitätsprüfung freizugeben.
Gemäß einer
weiteren Ausbildungsform der Schaltungseinheit ist dem Ausgangsregister
ebenfalls ein Flip-Flop zugeordnet, wobei dieses Flip-Flop bei einem
System- oder Modul-Reset zurückgesetzt
wird. Gesetzt wird es, wenn in dem Ausgangsregister ein als gültig angesehener MID-Code-Wert abgespeichert
wurde. Der gültige MID-Code-Wert
kann dann dem Core des Empfängers
zugeführt
werden.
-
Die
Erfindung soll nachfolgend anhand eines Ausführungsbeispieles nochmals näher erläutert werden.
In den zugehörigen
Zeichnungen zeigen:
-
1:
Eine Ausführungsmöglichkeit
der zur Identifizierung der Kanäle
geeigneten Schaltungsanordnung;
-
2:
Die Verfahrensgestaltung am Beispiel der Schaltungsanordnung nach 1 in
der Automatendarstellung bzw. in Form eines Graphen.
-
Das
erfindungsgemäße Verfahren
zeichnet sich durch eine klare Struktur, die erfindungsgemäße Schaltungsanordnung
durch ein einfaches Design aus. Bei einem eventuellen Wechsel des
Markierungswertes wird dieser neue Markierungswert nach einem Prozess
durch die Pipeline hindurch und in die letzte Pipeline-Stufe übernommen.
-
Die
in dem Beispiel nach der 1 dargestellte Schaltungsanordnung 1 (MID-Detection-Module)
umfasst das Eingangsregister 2 (MID-Shift-Reg) mit der
internen Ausgangsaufbereitung der Hexade (7 ...4), das Zwischenregister 3 (MID-Buffer-Reg), das
Ausgangsregister 4 (MID-Code-Reg), die Vergleichereinheiten 5, 7,
Einheiten 6, 8 zur Plausibilitätsprüfung, die logischen Gatter 9, 9' sowie die Flip-Flops 10, 11.
Die Einheiten 6 und 8 können auch, wie angedeutet,
durch eine gemeinsame Einheit 8' realisiert sein. Die gezeigte
Schaltungsanordnung 1 wird zwischen eine Schaltungsanordnung 12 zur
Detektion der Rahmenkennwörter (FAS-Modul)
und den Core 13 des Empfängers geschaltet. Alle Register 2, 3, 4 der
Schaltungseinheit 1 können
jeweils ein Byte aufnehmen, wobei ersichtlich wird, dass für das Ausgangsregister 4 auch
eine 4 Bits breite Ausbildung genügt. Die mit dem Eingangsregister 2 und
dem Zwischenregister 3 verbundene Vergleichereinheit 5 dient
dem Vergleich des Inhalt der beiden Register 2, 3,
wobei am Ausgang des Registers 2 beide Hexaden-Werte identisch
sind, wenn der empfangene MID-Code korrekt ist. Mittels der Einheit 6 werden
die obere und die untere Hexade des Registerinhaltes des Registers 3 verglichen.
Die Vergleichereinheit 7, welche, wie ersichtlich, mit
den Registern 3, 4 verbunden ist, dient dem Vergleich
der jeweils unteren Hexade ihres Inhalts, welche jeweils die unverschlüsselte Zielkanalnummer
enthalten sollen. Durch die Einheit 8 zur Plausibilitätsprüfung erfolgt
eine Überprüfung der
später
mit der entsprechenden Hexade des Registerinhalts des Ausgangsregisters
zu vergleichenden Hexade des Zwischenregisterinhalts auf das Vorhandensein
eines zulässigen „1" aus "4" Codes. In dem dargestellten Beispiel
ist das Eingangsregister 2 als Schieberegister ausgebildet.
Ihm werden die Bytes des am Empfänger
eingehenden Datenstroms (DualDaten) in Gruppen zu je zwei Bits zugeführt.
-
Das
MID-Enable-Signal [a], welches durch die Schaltungsanordnung 12 bei
Detektion eines Rahmenkennwortes (MID-positionsrichtig gestartet) abgegeben
wird, ist 4 Takte lang aktiv und bewirkt die Eintaktung
von 4×2
Bit des entsprechenden Kanal-DualDaten-Stroms
in das Schieberegister 2 (MID-Shift-Reg). Dieses Eingangsregister
ist, wie bereits ausgeführt,
8 Bits breit und enthält
in seiner höheren
(7 ...4) und seiner niederwertigen (3 ...0) Hexade jeweils einen „1" aus "4" Code (in der unteren Hexade den „1" aus "4" Code und in der oberen dessen, in diesem
Fall identisches Abbild), der angibt, welche Kanalnummer der jeweilige
STM-1-Rahmen hat. Sollte, wie alternativ möglich und besonders vorteilhaft,
das in der hören
Hexade enthaltene Abbild eine Invertierung des in der unteren Hexade
enthaltenen „1" aus "4" Codes darstellen, müsste der MID-Shift-Reg-Ausgang
7 ...4 invertiert weitergeführt werden,
damit die obere Hexade wieder als nicht-invertierter „1" aus "4" Code für die nachfolgende Vergleicherschaltung 5 bzw.
das Zwischenregister 3 zur Verfügung steht.
-
Der
Inhalt des Eingangsregisters 2 wird in das ebenfalls 8-Bit
breite Zwischenregister 3 (MID-Buffer-Reg) übernommen
[b]. Dies ist ein Hilfsregister, ein Zwischenpuffer. Parallel zum
Zwischenregister 3 wird nach Kanal/System-Reset das Flip-Flop 10 h_aktiv gesetzt.
Der Setzvorgang erfolgt nach Erkennung eines ersten Rahmenkennwortes durch
die Schaltungsanordnung 12. Durch dieses Flip-Flop 10 wird
registriert, dass nach dem Reset in das Zwischenregister 3 ein
Wert eingespeichert wurde. Somit darf jetzt mit dem h_aktiven Flip-Flop 10 die
mittels der Einheiten 6 und 8 zur Plausibilitätsprüfung sowie
dem UND- bzw. AND-Gatter 9' erfolgende hit_1-Bildung aktiviert
werden.
-
Der
Inhalt der unteren Hexade des Zwischenregisters 3 kann
in das Ausgangsregister 4 übernommen werden [c]. Dies
ist das eigentliche Register zum Speichern des gültigen MID-Codes, mit dessen
Wert dieser Kanal im Switch des nachfolgenden Core 13 durchgeschaltet
zum internen Zielkanal für
die Weiterverarbeitung im Core wird. Parallel zum Ausgangsregister 4 wird
nach einem Kanal/System-Reset das Flip-Flop 11 aktiv gesetzt.
Durch dieses Flip-Flop 11 wird registriert, dass nach dem
Reset in das Ausgangsregister ein gültiger Wert eingespeichert
wurde. Mit dem aktiven Flip-Flop 11 wird die Switch-Ansteuerung
und die MID-Control-Logik des Core 13 ak tiviert. Diese
Gültigkeit
hat nur aus der subjektiven Kanal-Sicht eine Aussagekraft; sie sagt also
nichts darüber
aus, ob sie auch bezüglich
seiner Kanal-Nachbarn korrekt ist.
-
Systeme
von Telekommunikationseinrichtungen werden nur äußerst selten neu initialisiert.
Die beiden Flip-Flops 10, 11 für die Signale h_aktiv und eventuell
auch aktiv können
daher entfallen, wenn Fehlzustände
beim System-Hochlauf (start-up) anderweitig unterdrückt werden,
bzw. die Auswirkungen vernachlässigt
werden können.
-
Die
Identifizierung eines Kanals geschieht mittels der Hit-Logik in folgender
Weise. Das Signal hit_1 ist das erste, das Verwendung findet. Wurde
in das Zwischenregister 3 ein Wert eingetragen, das Flip-Flop 10 h_aktiv
ist somit gesetzt, dann wird überprüft, ob in
der unteren Hexade dieses Registers 3 ein korrekter „1" aus "4" Code steht und ob die obere Hexade
mit der unteren identisch ist. Das Signal hit_1 ist also gesetzt,
wenn in MID-Buffer-Reg 3 ein korrekter MID-Code-Wert enthalten
ist. Dieses ist Voraussetzung, dass der Wert dieses Zwischenregisters 3 in das
Ausgangsregister 4 (MID-Code-Reg) übernommen wird.
-
Das
Signal hit_2 gibt Auskunft, ob der Inhalt des Eingangsregisters 2 mit
dem des Zwischenregisters 3 übereinstimmt. Es ist notwendig
zum Zählen der
identischen MID-Code-Sequenz, um innerhalb des IF-State (InFrame-Status – im FRS-Module
generiert) einen eventuellen MID-Code-Wertewechsel vorzunehmen.
-
Mit
dem hit_3-Signal wird festgestellt, ob die untere Hexade im Zwischenregister 3 identisch
mit dem aktuellen Wert im Ausgangsregister 4 ist, oder ob
sich die unteren Hexaden der Register 3, 4 unterscheiden.
Im letzteren Fall müssen
einzelne Fehlwerte vom Übernahme-Prozess
ausgeblendet werden, nur bei einem echten Wertewechsel darf der
aktuelle Inhalt des Ausgangsregisters 4 ersetzt werden.
-
Die
Funktionen (=Einzel-Prozesse, Eigenschaften) des MID-Detection-Moduls
sind durch den Graph bzw. das Zustands-Automaten-Bild in der 2 nochmals
graphisch anschaulich beschrieben. In der linken Spalte stehen die
Zustände
(mit dickem Rand), in denen auf das Eintreffen des nächsten MID-Code-Wertes im Datenstrom
gewartet wird (idle-states). Trifft ein neuer MID-Code-Wert ein,
wird in den nächsten
Zustand Shi gewechselt; hier wird das Eingangsregister 2 geladen.
Ist dieses voll, wird eventuell in den Bufi-Zustand weitergeschaltet,
das Zwischenregister 3 wird hier geladen. In der letzten rechten
Spalte wird das Ausgangsregister 4 beschrieben.
-
In
der ersten Zeile sind die Zustände
des non-IF-State aufgeführt.
Alle ab der zweiten Zeile dargestellten Zustände betreffen Zustände im IF-State.
In der zweiten Zeile bewegt man sich, solange sich im IF-State die
MID-Code-Werte nicht ändern. Dies
sollte der normale Betrieb sein. In die dritte Zeile wird gewechselt,
wenn innerhalb des IF-State ein anderer gültiger MID-Code-Wert empfangen
wird. Ist das ein einmaliges Ereignis, dann wird wieder zurückgekehrt
in die zweite Zeile. Werden weitere solche (d.h. identische) MID-Code-Werte
empfangen, dann werden sie gezählt
(durch Absteigen in tiefere Zeilen des Automatenbildes {diese Methode
ist hier realisiert} – oder
durch Verwendung eines Zählers {diese
mögliche
Alternative ist nicht realisiert aber ebenso leicht realisierbar}).
Ist die nötige
Anzahl anderer, aber in der Sequenz gleichwertiger MID-Code-Werte
eingegangen, dann wird der neue „1" aus "4" Code übernommen
(oben rechts) und man kehrt in den Normalbetrieb, die zweite Zeile,
zurück.
Geht der IF-State
verloren, dann wird aus allen Zeilen, von den linken idle-states
in den Urzustand OOF (Out Of Frame = not IF) zurück gewechselt. Der Automat
beschreibt folgenden Ablauf:
- 1) Bei einem Reset
des Systems/Kanals wird in den Out-Of-Frame-Zustand OOF gewechselt. Dieser
Zustand des MID-Detection-Modul
darf nicht gleichgesetzt werden mit dem gleichnamigen der Rahmenkennwort-Erkennung
(RKW-Erkennung) der Schaltungsanordnung 12. Im OOF wird
solange verblieben (mit kurzen "->Sh0->Buf0->Code"-Unterbrechungen),
bis die RKW-Erkennung in den In-Frame-State IF wechselt.
- 2) Wird vom FAS-Modul 12 das MID-Enable-Signal [a]
gesetzt, dann wird in den Sh0-Zustand gewechselt. Während dieses
Zustands wird das Eingangsregister 2 gefüllt.
- 3) Ist dieses voll, d.h. das MID-Enable-Signal [a] wird zurückgesetzt,
dann wird direkt in den Zustand Buf0 weitergeschaltet. Hier wird
das Zwischenregister 3 gesetzt [b].
Nun gibt es in
Abhängigkeit
vom Inhalt des Zwischenregisters 3 zwei Fortsetzungsalternativen:
• hit_1 ist
nicht gesetzt, der MID-Buffer-Reg-Wert ist ungültig oder falsch; meistens
wird hier das FAS-Module 12 auf ein falsches Pseudo-RKW-Muster
synchronisiert sein. Rückkehr
zu OOF
• hit_1
ist gesetzt, der MID-Buffer-Reg-Wert ist gültig. Weiter zum Zustand Code.
- 4) Zustand Code: Die untere Hexade des Zwischenregisters 3 wird
in das Ausgangsregister eintragen [c].
• non-IF-State, Rückkehr zu
OOF. Außerhalb
des IF-State werden besonders vorteilhaft alle (vermeintlich bzw.
vorübergehend)
gültigen
MID-Code-Werte quasi „unmittelbar" in das Ausgangsregister 4 eingetragen
(d.h. der Wert wird durch das MID-Shift-Reg und MID-Buffer-Reg nur
hindurchgereicht). Das Ausgangsregister wird damit bei der Inbetriebnahme
und einer Frame-Neusynchronisierung stets so schnell als möglich mit
dem höchstwahrscheinlich
richtigen „1" aus "4" Code geladen.
• IF-State, weiter zu CodeFixed.
In
der Darstellung der 2 bedeutet [a] in den Shi-Zuständen, dass
die [a]-Signallänge
die Shi-State-Verweildauer bestimmt und dass [a] auch zeitgleich
an die Ansteuerung des Eingangsregisters 2 angelegt ist.
Hingegen bedeutet [b] in den Bufi-Zuständen und (c] im Code-Zustand, dass
im State dieser [b]- bzw. [c]-Puls auszulösen ist für die zugehörige Registerübernahme.
- 5) CodeFixed-Zustand: Im Ausgangsregister 4 steht ein „fixierter" Wert. D.h. im Gegensatz
zur ersten Zeile der Automatendarstellung werden jetzt innerhalb
des IF-State nicht ständig
alle gültigen
MID-Code-Werte in das MID-Code-Reg eingetragen, es bedarf hierzu
der nachfolgenden Prozeß-Schritte.
- 6) Wird vom FAS-Module das MID-Enable-Signal [a] gesetzt, erfolgt
ein Wechsel in den Sh1-Zustand. Während dieses Zustands wird
das MID-Shift-Reg erneut gefüllt
[a].
- 7) Ist dieses voll, d.h. das MID-Enable-Signal [a] ist nicht
mehr aktiv, dann wird in den Zustand Buf1 weitergeschaltet. Hier
wird das Zwischenregister 3 gesetzt [b]. Nun gibt es in
Abhängigkeit
vom Inhalt des Zwischenregisters 3 und des Ausgangsregisters 4 drei
Fortsetzungsalternativen:
• hit_3
ist gesetzt: dies sollte der Regelfall sein, der aktuelle Frame-MID-Code-Wert
stimmt überein
mit dem Wert im Ausgangsregister. Rückkehr zu CodeFixed.
• hit_1 ist
nicht gesetzt, der Inhalt des Zwischenregisters 3 und damit
der aktuelle Frame-MID-Code-Wert ist ungültig; entweder es trat im MID-Code-Wert
des aktuellen Frames ein Bit-Fehler auf oder ein Bit-slip ist aufgetreten.
Das FAS-Module muss dann z.Z. noch auf die alte Dual-Daten-Position oder
ein falsches RKW-Muster synchronisieren. Zunächst läuft hier alles unverändert weiter,
solange IF-State besteht. Rückkehr
zu CodeFixed.
• hit_1
ist gesetzt and hit_3 ist nicht gesetzt: eigentlich sollte es nie
eintreten, dass mitten im Betrieb der MID-Code-Wert im Datenstrom wechselt, aber
es bringt eine ganz wesentliche Sicherheitssteigerung, wenn man
das Schnittstellenmodul gegen diesen „unmöglichen" Fall trotzdem absichert. Der neue MID-Code-Wert
wird erst einmal im Zwischenregister 3 festgehalten. Mit
den nachfolgenden Automatenzuständen überprüft man die
MID-Code-Werte der nachströmenden
Frames, zählt
sie. Dies geschieht mit Hilfe der nachfolgenden Zustände. Wechsel
zu BufFixed.
- 8) BufFixed-Zustand: Im Ausgangsregister 4 steht ein „fixierter" Wert, während im
Zwischenregister 3 ein neuer gültiger MID-Code-Wert steht
und dort kurzfristig „festgehalten" wird. Dieser Wert
muss mit den nachfolgenden aktuellen Frame-MID-Code-Werten verglichen werden. Das Zählen dieser identischen
neuen Code-Werte geschieht nun hier, einer ist bereits geladen,
auf den zweiten identischen wird gewartet (identisch mit der Ziffer i
im Zustandsname Shi bei dessen Eintreffen).
- 9) Wird vom FAS-Modul 12 das MID-Enable-Signal [a]
gesetzt, dann wird in den Sh2-Zustand gewechselt. Während dieses
Zustands wird das Eingangsregister 2 neu gefüllt [a]. • hit_2 ist
gesetzt: das Datum im Eingangsregister 2 ist identisch
mit dem des Zwischenregisters 3. Dies ist der zweite unmittelbar
folgende identische Frame-MID-Code-Wert. Es bieten sich hier zwei Möglichkeiten an:
Einen Zähler
inkrementieren (zusätzliche Flip-Flops)
und nach BufFixed zurückspringen oder
ohne zusätzliche
Flip-Flops im Automaten zählen
durch weitere Zustände,
hier nach Cnt2 wechseln (Counter=2). • hit_2 ist nicht gesetzt: das
Datum im Eingangsregister 2 ist nicht identisch mit dem
des Zwischenregisters 3; Abbrechen des Zählvorgangs,
der neue Wert muss in das Zwischenregister 3 zur weiteren
Untersuchung übertragen
werden. Wechsel nach Buf1.
Die beiden letzten Zustände können entfallen, wenn
nur 2 identisch folgende MID-Code-Werte gefordert sind. Andererseits
können
die beiden letzten Zustände
mehrfach wiederholt eingefügt werden,
wenn mehr als 3 identisch folgende MID-Code-Werte gefordert sind.
Die
Anzahl neuer identischer MID-Code-Werte vor der Übernahme ins MID-Code-Reg ist
gekoppelt mit dem ähnlichen
Vorgang der RKW-Erkennung im FAS-Module. Der Wert sollte in der
Spezifikation gleich groß oder
kleiner festgelegt werden.
- 10) Cnt2-Zustand: Im Ausgangsregister 4 steht ein „fixierter" Wert, während im
Zwischenregister 3 ein neuer gültiger MID-Code-Wert steht und dort kurzfristig „festgehalten" wird. Dabei wird
auf den dritten identischen Frame-MID-Code-Wert gewartet.
- 11) Wird vom FAS-Module das MID-Enable-Signal gesetzt [a], dann
wird in den Sh3-Zustand gewechselt. Während dieses Zustands wird
das Eingangsregister 2 gefüllt [a].
• hit_2 ist
gesetzt: das Datum im Eingangsregister 2 ist wiederholt
identisch mit dem des Zwischenregisters 3. Dies ist der
dritte unmittelbar folgende identische Frame-MID-Code-Wert. Nun ist die Anzahl der geforderten
identischen Frame-MID-Code-Werte erreicht, der Inhalt der unteren
Hexade des Zwischenregisters 3 ist in das Ausgangsregister 4 zu übernehmen.
Wechsel nach Code.
• hit_2
ist nicht gesetzt: das Datum im Eingangsregister 2 ist
nicht identisch mit dem des Zwischenregisters 3; Abbrechen
des Zählvorgangs, der
neue Wert muss in das Zwischenregister 3 übertragen
werden zur weiteren Untersuchung. Wechsel nach Buf1.
-
Die
erfindungsgemäße Schaltungsanordnung
zeichnet sich durch ein einfaches Design und eine klare Strukturierung
der Abläufe
aus. Bei der Inbetriebnahme und bei einer Neusynchronisation wird der
MID-Code-Wert schnellst möglich übernommen.
-
Dies
gilt ebenso bei einem Markierungswechsel im Eingangssignal, wobei
ein klarer Prozess für
den Markierungswechsel gegeben ist, der hier allerdings länger dauert,
um bis zu zwei identische MID-Code-Wertefehler zu übergehen.
Die Anordnung ist bitfehlertolerant.