DE10146900A1 - Schaltungsanordnung und Verfahren zur potentialgetrennten Ansteuerung in Serie geschalteter, abschaltbarer Halbleiterschaltelemente - Google Patents

Schaltungsanordnung und Verfahren zur potentialgetrennten Ansteuerung in Serie geschalteter, abschaltbarer Halbleiterschaltelemente

Info

Publication number
DE10146900A1
DE10146900A1 DE2001146900 DE10146900A DE10146900A1 DE 10146900 A1 DE10146900 A1 DE 10146900A1 DE 2001146900 DE2001146900 DE 2001146900 DE 10146900 A DE10146900 A DE 10146900A DE 10146900 A1 DE10146900 A1 DE 10146900A1
Authority
DE
Germany
Prior art keywords
semiconductor switching
switch
switching element
phase
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2001146900
Other languages
English (en)
Inventor
Jochen Mast
Thomas Naeger
Andreas Kreitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Research Ltd Switzerland
Original Assignee
ABB Research Ltd Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Research Ltd Switzerland filed Critical ABB Research Ltd Switzerland
Priority to DE2001146900 priority Critical patent/DE10146900A1/de
Publication of DE10146900A1 publication Critical patent/DE10146900A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur potentialgetrennten Ansteuerung von mindestens zwei elektrisch in Serie geschalteten Halbleiterschaltelementen (5.1, 5.2 bis 5.n), wobei die Halbleiterschaltelemente (5.1, 5.2 bis 5.n) jeweils mittels einer Treiberschaltung ((4.1, 4.2 bis 4.n) angesteuert sind und zur Ansteuersignaleingabe einen potentialtrennenden Übertrager (T1) aufweisen. DOLLAR A Eine gemeinsame Einrichtung zur Ansteuersignalerzeugung (2) erzeugt ein Schaltsignal (v¶drive¶) für einen Treiberstromkreis (3), der durch eine Reihenschaltung der Primärwicklungen der Übertrager (T1) gebildet ist. DOLLAR A Die Beschaltungsmittel (RT1, DT1, DT2 und DZ1), die jeweils auf der Sekundärseite der Übertrager (T1) vorhanden sind, erzeugen für das zugehörige Halbleiterschaltelement (5.1, 5.2 bis 5.n) während einer Einschaltphase (t1-t2) einen positiven Spannungsimpuls und während einer Ausschaltphase (t1-t2) einen negativen Spannungsimpuls, sowie während einer zwischen der Ausschaltphase (t2-t3) und der nächsten Einschaltphase liegenden Phase (t3-t4) eine Bedämpfung und ein Abfallen des Schaltsignals auf 0V.

Description

  • Die Erfindung bezieht sich auf eine Schaltungsanordnung und ein Verfahren zur potentialgetrennten Ansteuerung elektrisch in Serie geschalteter, abschaltbarer Halbleiterschaltelemente, insbesondere MOSFET'-s (metal oxide semiconductor field effect transistor) und IGBT'-s (insulated gate bipolar transistor).
  • Solche Schaltungsanordnungen mit schnell schaltenden Halbleiterbauelementen, wie sie in der Hochspannungstechnik bzw. Leistungselektronik vorzugsweise im Bereich von 1 kV bis 100 kV zum Einsatz kommen, benötigen für ihren Betrieb eine Ansteuerung mit schnellen Anstiegszeiten für die Gateansteuerimpulse der Halbleiterbauelemente.
  • Der Einsatz dieser Schaltungsanordnungen ist dort zu sehen, wo die Sperrfähigkeit eines einzelnen Halbleiterbauelementes nicht ausreicht bzw. verfügbare Einzelhalbleiter keine zufriedenstellenden Eigenschaften des Schaltverhaltens aufweisen und damit die angestrebten Schaltfrequenzen nicht erreichen.
  • Bekannt sind potentialgetrennte Ansteuerungen durch optische Kopplung mittels Lichtwellenleitersystemen. Weitere bekannte Konzepte ergeben sich durch magnetische Kopplung oder kapazitive Kopplung über eine Kondensatorkette.
  • Eine Ansteuerung von in Reihe geschalteten Halbleiterbauelementen über eine kapazitive Kopplung ist in Raulet, C.: Interrupteur à 5 MOSFET série 2000 V/15 A, Electronique 3/1990 beschrieben. Dabei stellt die Ansteuerschaltung einen kapazitiven Spannungsteiler dar, dessen Knotenpunkte über MOSFET'-s als Source- Folger gepuffert werden. Die Kondensatorkette ist dabei mit einem kapazitiven Snubber (Überspannungsschutzelement) vergleichbar. Das Ansteuerverhalten wird dabei durch Push- pull-Treiber (Gegentakttreiber) auf jeder Spannungsstufe zwar verbessert, Resonanzen innerhalb des gesamten Schalters sind jedoch kaum vermeidbar und machen sich insbesondere bei einer großen Anzahl von Stufen (> ca. 5) durch unpräzises Schalten der Einzelelemente, d. h. durch unterschiedliche Schaltzeitpunkte bemerkbar. Da der Ansteuerkreis direkt mit dem Lastkreis gekoppelt ist, erweist sich eine präzise Ansteuerung der in Reihe geschalteten Halbleiterbauelemente somit als schwierig. Die Schaltung ist nur für den Bereich kleiner Ausschaltströme und einer geringen Anzahl von Einzelelementen geeignet.
  • Eine weitere Schaltung ist in der Offenlegungsschrift DE 10 02 7819 A1 beschrieben. Dabei wird eine Schaltungsanordnung zum determinierten Einschalten schnell schaltender Thyristoren angegeben. Der Nachteil dieser Schaltungsanordnung besteht darin, daß sie nur zum Einschalten nicht abschaltbarer Halbleiterbauelemente einsetzbar ist.
  • Ausgehend von der Verwendung schnell schaltender Halbleiterbauelemente, ergibt sich die Notwendigkeit auch abschaltbare Halbleiterbauelemente einzusetzen. Dabei stellen sich hohe Anforderungen an die Ansteuerung der abschaltbaren Halbleiterbauelemente, die mit bisher bekannten Konzepten nicht oder nur unzureichend realisierbar sind.
  • Als besonders kritisch ist dabei die Sicherstellung einer exakt symmetrischen Sperrspannungsaufteilung auf die einzelnen in Reihe geschalteten Halbleiterbauelemente im dynamischen Betriebsfall während der Ein- und Ausschalttransienten anzusehen, d. h. beim Übergang vom eingeschalteten in den ausgeschalteten Zustand und umgekehrt. Ein direkter Einfluß auf die Sperrspannungsverteilung ergibt sich durch Abweichungen der individuellen Schaltzeitpunkte der Einzelelemente.
  • Da die Sperrspannungstragfähigkeit für viele Anwendungen in den genannten Bereichen nicht ausreichend ist, bzw. die Einzelhalbleiterbauelemente keine zufriedenstellenden Eigenschaften bezüglich ihres Schaltverhaltens aufweisen, sind die angestrebten hohen Schaltfrequenzen mit den bekannten Schaltungsanordnungen nicht oder nur schwer erreichbar.
  • Deshalb müssen üblicherweise zusätzliche Schaltungsmaßnahmen im Lastkreis erfolgen, beispielsweise durch RC, RCD-Snubber, um die Spannungsanstiegsgeschwindigkeit auf niedrige Werte zu begrenzen.
  • Nachteilig an diesem Konzept ist neben einem zusätzlichen Bauelementeaufwand im Lastkreis, auch die durch diese Technik anfallende Verlustleistung. Da die Verlustleistung proportional zur Schaltfrequenz wächst, ist diese Technik nur bei relativ niedrigen Schaltfrequenzen einsetzbar.
  • Zur signifikanten Verringerung bzw. Vermeidung der genannten Nachteile ist eine möglichst präzise Ansteuerung der einzelnen in Reihe geschalteten Halbleiterbauelemente mit einem exakt definierten Schaltpunkt sowohl beim Einschalten als auch beim Ausschalten erforderlich.
  • Ausgehend von der aus DE 10 02 7819 A1 bekannten Schaltungsanordnung, liegt der Erfindung daher die Aufgabe zugrunde, eine Reihenschaltung aus einer beliebigen Anzahl von abschaltbaren Halbleiterschaltementen wie MOSFET'-s oder IGBT'-s mit einem Ansteuerkonzept anzugeben, mit dem ein ausreichend präziser Schaltpunkt für schnell schaltenden Halbleiterschaltelemente mit möglichst geringem schaltungstechnischen Aufwand erreicht wird.
  • Diese Aufgabe wird durch eine Schaltungsanordnung zur potentialgetrennten Ansteuerung von mindestens zwei elektrisch in Serie geschalteten Halbleiterschaltelementen, die jeweils mittels einer Treiberschaltung angesteuert werden und eine gemeinsame Einrichtung zur Ansteuersignalerzeugung aufweisen, mit den im Anspruch 1 angegebenen Merkmalen gelöst. Vorteilhafte Ausgestaltungen und ein Verfahren zur potentialgetrennten Ansteuerung der Halbleiterschaltelemente sind in weiteren Ansprüchen angegeben.
  • Die der Erfindung zugrundeliegende Anordnung ist eine Reihenschaltung aus einer beliebigen Anzahl von abschaltbaren Halbleiterschaltelementen wie MOSFET'-s und IGBT'-s. Aus der genannten Reihenschaltung von Halbleiterschaltelementen ergibt sich eine gesamte Sperrspannungstragfähigkeit, welche über der Sperrspannungstragfähigkeit des Einzelelementes liegt. Durch die Verwendung schneller Halbleiterschaltelemente ist prinzipiell eine hohe Schaltfrequenz erreichbar.
  • Die erfindungsgemäße Schaltungsanordnung läßt sich auf vorteilhafte Weise für abschaltbare Halbleiterschaltelemente, wie beispielsweise MOSFET'-s und IGBT'-s, einsetzen. Weitere Vorteile zeigen sich in einem überschaubaren und kostengünstigen Aufbau der Schaltungsanordnung.
  • Eine weitere Beschreibung der Erfindung erfolgt anhand der Ausführungsbeispiele, die in Zeichnungsfiguren näher erläutert sind.
  • Es zeigen:
  • Fig. 1 eine Schaltungsanordnung zur potentialgetrennten Ansteuerung von abschaltbaren Halbleiterschaltelementen mit in Reihe geschalteten Treiberschaltungen,
  • Fig. 2 eine Einrichtung zur Ansteuersignalerzeugung,
  • Fig. 3 eine erste Ausführungsvariante einer Treiberschaltung,
  • Fig. 4 eine zweite Ausführungsvariante einer Treiberschaltung,
  • Fig. 5 eine dritte Ausführungsvariante einer Treiberschaltung,
  • Fig. 6 ein Ersatzschaltbild der Schaltungsanordnung zur Ansteuerung der Halbleiterschaltelemente während der Einschaltphase,
  • Fig. 7 ein Ersatzschaltbild der Schaltungsanordnung zur Ansteuerung der Halbleiterschaltelemente während der Ausschaltphase, und
  • Fig. 8 eine Darstellung der relevanten Spannungs- und Stromverläufe in der Schaltungsanordnung zur Ansteuerung der Halbleiterschaltelemente.
  • Fig. 1 zeigt eine Schaltungsanordnung zur potentialgetrennten Ansteuerung von abschaltbaren Halbleiterschaltelementen 5.1, 5.2 bis 5.n, die mittels Treiberschaltungen 4.1, 4.2 bis 4.n angesteuert werden, wobei die Halbleiterschaltelemente 5.1, 5.2 bis 5.n mit einer einem Treiberstromkreis 3 in Reihe geschalteten Einrichtung zur Ansteuersignalerzeugung 2 geschaltet werden. Dabei wird der Treiberstromkreis 3 von einem Strom idrive durchflossen.
  • Die den Treiberschaltungen 4.1, 4.2 bis 4.n nachgeschalteten Halbleiterschaltelemente 5.1, 5.2 bis 5.n, welche insbesondere MOSFET'-s oder IGBT'-s sind, werden mittels eines Signals vgate angesteuert.
  • In Fig. 2 ist eine erfindungsgemäße Ausführung einer Einrichtung zur Ansteuersignalerzeugung 2 für den Treiberstromkreis 3 (vergl. Fig. 1) aufgezeigt, die mit einer Spannung UForward gespeist wird, und die einen Gate-Treiber 21 aufweist, an dessen Eingang eine rechteckförmige Spannung uPWM zugeführt wird. Der Gate-Treiber 21 ist an eine Versorgungsspannung sowie an einen Masseanschluß angeschlossen.
  • Der Ausgang des Gate-Treibers 21 ist über einen Widerstand RB mit einem Halbleiterschaltelement Q1 an dessen Gate-Eingang verbunden.
  • Zum Einschalten der Reihenschaltung der Halbleiterschaltaltelemente 5.1, 5.2 bis 5.n wird das Halbleiterschaltelement Q1 mittels des rechteckigen Spannungsimpulses uPWM über den Gate-Treiber 21 eingeschaltet, wodurch ein Strom idrive von der Spannungsquelle uForward durch die Primärwicklungen jeweils eines in den Treiberschaltungen 4.1, 4.2 bis 4.n (vergl. Fig. 3, 4 und 5) befindlichen Übertragers T1 fließt. Dabei bildet sich an den Sekundärseiten der jeweiligen Übertrager T1 eine Rechteckspannung, mit einer positiven Polarität, die nachfolgend als Schaltsignal vpulse bezeichnet wird. Der primärseitige Strom idrive setzt sich dabei aus einem rechteckförmigen Anteil einer Stromkomponente mit dem Betrag ü.iRT1, wobei ü das Übersetzungsverhältnis zwischen Primär- und Sekundärwicklung beschreibt, und einem dreieckförmigen Magnetisierungsstrom Imag über der Übertrager-Reihenschaltung zusammen.
  • Beim Ausschalten des Halbleiterschaltelementes Q1 kommutiert der Magnetisierungsstrom auf die Sekundärseiten der Übertrager T1 der Treiberschaltungen 4.1, 4.2 bis 4.n (vergl. Fig. 3, 4 und 5) und erzwingt damit an allen Sekundärwicklungen der jeweiligen Übertrager T1 ein Schaltsignal vpüIse mit einer negativen Polarität. Dies geschieht in allen Übertragern T1 exakt zum gleichen Zeitpunkt, so daß die jeweiligen Halbleiterschaltelemente 5.1, 5.2 bis 5.n ebenso exakt zum gleichen Zeitpunkt ausgeschaltet werden.
  • Um eine schnelle Kommutierung der Magnetisierungsströme der in Fig. 3, 4 und 5 aufgeführten einzelnen Übertrager T1 der Treiberschaltung 4.1, 4.2 bis 4.n in deren Sekundärstromkreisen zu erzielen, muß die Sperrspannung am Halbleiterschaltelement Q1 ungehindert überschwingen, was bedeutet, daß die üblicherweise eingesetzten Netzwerke zur Sperrspannungsbegrenzung hier nicht angewendet werden können. Die Höhe des Überschwingens der Sperrspannung am Halbleiterschaltelement Q1 wird allein durch eine parasitäre Kapazität Coss und die Streuinduktivität Lσ zwischen dem Emitteranschluß und dem Kollektoranschluß des Halbleiterschaltelementes Q1 bestimmt.
  • Ein unkontrolliertes Ausschwingen dieses Schwingkreises wird somit sehr vorteilhaft durch eine Beschaltung mit einer ersten Dioden D1, einer zweiten Diode Dd und einem Widerstand RD verhindert.
  • Am Kollektoranschluß des Halbleiterschaltelementes Q1 ist die erste von einem Primärstrom idrive durchflossene Diode D1 vorhanden, welche einen Rückfluß der Energie aus der parasitären Kapazität Coss nach der Streuinduktivität Lσ am Halbleiterschaltelement Q1 verhindert.
  • Nach dem Ausschalten des Halbleiterschaltelementes Q1 bewirkt die Schaltungsanordnung aus der ersten vom Primärstrom idrive durchflossene Diode D1, sowie der zweite Diode Dd und dem Widerstand RD, die dem Treiberstromkreis 3 parallel geschaltet ist, ein exponentielles Abklingen der Sperrspannung am Halbleiterschaltelement Q1 mit etwa der Zeitkonstante von RD.Coss. Damit wird ein parasitäres Wiedereinschalten der Serienschaltung aus den Halbleiterschaltelementen 5.1, 5.2 bis 5.n sicher verhindert.
  • Der Emitteranschluß des Halbleiterschaltelementes Q1 ist mit dem Masseanschluß verbunden.
  • In den Fig. 3, 4 und 5 sind verschiedene Ausführungsvarianten einer Treiberschaltung 4.1, 4.2 bis 4.n zur potentialgetrennten Ansteuerung der nachgeschalteten Halbleiterschaltelemente 5.1, 5.2 bis 5.n aufgezeigt. Die Funktion der Schaltungen und der einzelnen Bauelemente wird im Folgenden detailliert erläutert.
  • Jede Treiberschaltung 4.1, 4.2 bis 4.n besitzt am Eingang einen potentialtrennenden Übertrager T1. Die Reihenschaltung aller Primärwicklungen der einzelnen Übertrager T1 bildet den in Fig. 1 gezeigten Treiberstromkreis 3.
  • Die in den Fig. 3 und 4 aufgezeigten Ausführungsvarianten mit einer dem Übertrager T1 nachfolgenden jeweils parallelen Beschaltung aus einem Widerstand RT1, der mit einer Diode DT1 in Reihe geschaltet ist, einem Widerstand R2 und zweier in Reihe geschalteter Dioden DT2, DZ1, erfüllen drei unterschiedliche Funktionen innerhalb eines Schaltzyklus, die in der Beschreibung der Fig. 6, 7 und 8 näher erläutert werden.
  • In der in Fig. 3 dargestellten ersten Ausführungsvariante der Treiberschaltung 4.1, 4.2 bis 4.n wird das Schaltsignal vulse, welches über der Diode DT2 und der Diode DZ1, die insbesondere eine Zenerdiode ist, abfällt, zur Ansteuerung eines Gate- Treibers 23, der beispielsweise als integrierter Schaltkreis ausgeführt ist, verwendet. Der Ausgang des Gate-Treibers 23 ist über einen Widerstand RG mit dem Eingang des jeweiligen Halbleiterschaltelementes 5.1, 5.2 bis 5.n verbunden. Somit erfolgt die Gateansteuerung des jeweiligen Halbleiterschaltelementes 5.1, 5.2 bis 5.n mit dem Signal vgate des Gate-Treibers 23, d. h. das jeweilige Halbleiterschaltelement 5.1, 5.2 bis 5.n wird über den Gate-Treiber 23 ein- und ausgeschaltet.
  • Bei der in Fig. 4 dargestellten zweiten Ausführungsvariante ist der Eingang des jeweiligen Halbleiterschaltelementes 5.1, 5.2 bis 5.n über den Widerstand RG direkt mit dem Schaltsignal vpulse gekoppelt. Somit steuert das Schaltsignal vpulse das Halbleiterschaltelementes 5.1, 5.2 bis 5.n, d. h. am Gate des Halbleiterschaltelementes 5.1, 5.2 bis 5.n liegt das Signal vgate direkt an.
  • In Fig. 5 ist eine dritte Ausführungsvariante einer Treiberschaltung 4.1, 4.2 bis 4.n aufgezeigt. Dabei weist der potentialtrennende Übertrager T1 im sekundärseitigen Strompfad eine Anordnung aus den miteinander parallelgeschalteten Dioden DT1 und DZ1, sowie einen dem Übertrager T1 parallelgeschalteten Widerstand RT1 und einer dem Übertrager T1 parallelgeschalteten Diode DT2 auf, die dafür eingerichtet sind, das Einschalten des Halbleiterschaltelementes 5.1, 5.2 bis 5.n über den Strompfad der Diode DZ1 und dem Widerstand RT1, das Ausschalten des Halbleiterschaltelementes 5.1, 5.2 bis 5.n über den Strompfad der Dioden DT1 und DT2, sowie das Sperren über den Widerstand RT1 und optional über den Widerstand R2 zu realisieren.
  • In der Fig. 6 ist das gültige Ersatzschaltbild der Schaltungsanordnung zur Ansteuerung der Halbleiterschaltelemente 5.1, 5.2 bis 5.n während der Einschaltphase angegeben. Eine Darstellung der dazu relevanten Spannungs- und Stromverläufe ist in Fig. 8 aufgezeigt.
  • Die Ansteuersignalerzeugung 2 generiert während einer Einschaltphase t1-t2 einen rechteckförmigen Spannungsimpuls vdrive an den Klemmen des Treiberstromkreises 3 durch das Einschalten des Halbleiterschaltelementes Q1, das einen Strom idrive im Treiberstromkreis 3 zur Folge hat. Der Strom idrive wird der Treiberschaltung 4.1, 4.2 bis 4.n zugeführt, welche damit die daran angeschlossenen Halbleiterschaltelemente 5.1, 5.2 bis 5.n mit dem Schaltsignal vgate schaltet.
  • Während der Einschaltphase t1-t2 addieren sich jeweils ein rechteckförmiger Anteil einer Stromkomponente mit dem Betrag ü.iRT1 und einer zweiten Stromkomponenten Imag,max. Das Spannungssignal vdrive bewirkt über der Summe der Hauptinduktivitäten Lm der Übertrager T1 nach dem Induktionsgesetz einen linearen Stromanstieg mit der Steigung vdrive/-(n.Lm), wobei n die Anzahl der Treiberschaltungen 4.1, 4.2 bis 4.n bzw. die Anzahl der Halbleiterschaltelemente 5.1, 5.2 bis 5.n darstellt. Über die zeitliche Integration ergibt sich somit eine dreieckförmige Magnetisierungsstromkomponente, die quadratisch proportional zur im magnetischen Kreis des Übertragers T1 gespeicherten Energie ist. Durch die im Ansteuerstromkreis vorhandene unvermeidbare parasitäre Streuinduktivität Lσ wird die Anstiegsgeschwindigkeit des Stromes nach dem Einschalten herabgesetzt.
  • In der Fig. 7 ist das gültige Ersatzschaltbild der Schaltungsanordnung zur Ansteuerung der Halbleiterschaltelemente 5.1, 5.2 bis 5.n während der Ausschaltphase t2-t3 angegeben. Eine Darstellung der dazu relevanten Spannungs- und Stromverläufe ist in Fig. 8 aufgezeigt.
  • Das Ausschalten t2-t3 des Treiberstromkreises 3 erzwingt eine eindeutig zeitlich determinierte Kommutierung des primärseitigen Magnetisierungsstromes auf die Sekundärseite der Treiberschaltung 4.1, 4.2 bis 4.n. Dieser sekundärseitige Magnetisierungsstrom idemag, der die in den Fig. 3, 4 und 5 dargestellte Diode DT2 durchfließt, ergibt sich nach dem Übersetzungsverhältnis ü zwischen Primär- und Sekundärwicklungen des Übertragers T1. Er bewirkt den Vorzeichenwechsel des Schaltsignals vpulse. Der negative Betrag der Spannungen UDT2, UDZ1 des Schaltsignals vpulse ist durch die Dioden DT2 und DZ1 festgelegt. Die Dauer der Ausschaltphase t2-t3 ist bestimmt durch die im magnetischen Kreis des Übertragers T1 gespeicherte Energie, die auf die Sekundärseite reflektierte Hauptinduktivität Lm sowie den negativen Betrag des Schaltsignals vpulse. Nach dem Induktionsgesetz ergibt sich dabei ein Abfallen des Stromes idemag.
  • Nachfolgend wird die Funktion Sperren t3-t4, die zwischen der Ausschaltphase t2-t3 und der nächsten Einschaltphase t1-t2 liegt, mittels des optional verwendeten Widerstandes R2 beschrieben. Nach der Ausschaltphase dämpft der Widerstand R2 das Abklingen des Schaltsignals vpulse, unterdrückt ein eventuelles Überschwingen, das durch Resonanzeffekte bedingt ist, zu positiven Werten und verhindert somit ein erneutes Wiedereinschalten. Anschließend bewirkt der Widerstand R2, daß das Schaltsignal auf 0 V gesetzt wird.
  • In der Fig. 8 sind die relevanten Spannungs- und Stromverläufe des Schaltsignals vpulse, des Primärstromes idrive und des induzierten Sekundärstromes während des Einschaltens t1-t2, des Ausschaltens t2-t3 sowie während des Sperrens t3-t4 der Halbleiterschaltelemente 5.1, 5.2 bis 5.n aufgeführt.
  • Der Verlauf des Schaltsignals vpulse ist in der Kurve a bei einer Beschaltung der Treiberschaltung 4.1, 4.2 bis 4.n mit dem Widerstand R2 und in der Kurve b ohne die Verwendung des Widerstandes R2 aufgeführt. Dabei zeigt die Verwendung des Widerstandes R2 eine bessere Dämpfung des Schaltsignals vpulse nach der Ausschaltphase, wodurch ein eventuelles Überschwingen des Schaltsignals vpulse zu positiven Werten unterdrückt wird und somit ein eventuelles Wiedereinschalten der Halbleiterschaltelemente 5.1, 5.2 bis 5.n verhindert wird. Bezugszeichenliste 2 Ansteuersignalerzeugung
    3 Treiberstromkreis
    4.1 bis 4.n Treiberschaltung
    5.1 bis 5.n Halbleiterschaltelement
    21 Gate-Treiber
    23 Gate-Treiber
    D1 Diode
    Dd Diode
    DT1 Diode
    DT2 Diode
    DZ1 Diode
    Lm Hauptinduktivität
    Lσ Streuinduktivität
    Q1 Halbleiterschaltelement
    R2 Widerstand
    RB Widerstand
    RD Widerstand
    RG Widerstand
    RT1 Widerstand
    T1 Übertrager
    t1-t2 Einschalten
    t2-t3 Ausschalten
    t3-t4 Sperren
    UDT2 Spannung über der Diode DT2
    UDz1 Spannung über der Diode DZ1
    ü Übersetzungsverhältnis zwischen Primär- und Sekundärwicklung

Claims (16)

1. Schaltungsanordnung zur potentialgetrennten Ansteuerung von mindestens zwei elektrisch in Serie geschalteten Halbleiterschaltelementen (5.1, 5.2 bis 5.n), wobei
a) die Halbleiterschaltelemente (5.1, 5.2 bis 5.n) jeweils mittels einer Treiberschaltung (4.1, 4.2 bis 4.n) angesteuert sind, die zur Ansteuersignaleingabe einen potentialtrennenden Übertrager (T1) aufweisen,
b) eine gemeinsame Einrichtung zur Ansteuersignalerzeugung (2) vorhanden ist, deren rechteckförmiges Ausgangssignal als Schaltsignal (vdrive) in einen Treiberstromkreis (3) eingespeist ist, der durch eine Reihenschaltung der Primärwicklungen der Übertrager (T1) gebildet ist,
dadurch gekennzeichnet, daß jeweils auf der Sekundärseite der Übertrager (T1) Beschaltungsmittel (RT1, DT1, DT2 und DZ1) vorhanden sind, die als Schaltsignal (vpulse) für das zugehörige Halbleiterschaltelement (5.1, 5.2 bis 5.n) während einer Einschaltphase (t1-t2) einen positiven Spannungsimpuls und während einer Ausschaltphase (t1-t2) einen negativen Spannungsimpuls erzeugen, sowie während einer zwischen der Ausschaltphase (t2-t3) und der nächsten Einschaltphase liegenden Phase (t3-t4) eine Bedämpfung und ein Abfallen des Schaltsignals (vpulse) auf 0 V bewirken.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Übertrager (T1) eine Beschaltung aus einem Widerstand (RT1), der mit einer Diode (DT1) in Reihe geschaltet ist und zweier in Reihe geschalteter Dioden (DT2, DZ1) parallel geschaltet ist, die dafür eingerichtet ist, den Schaltzyklus für die Halbleiterschaltelemente (5.1, 5.2 bis 5.n) mittels eines Schaltsignals (vgate) zu realisieren.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die jeweiligen Treiberschaltungen (4.1, 4.2 bis 4.n) einen Gate-Treiber (23) aufweist, der dafür eingerichtet ist, ein Schaltsignal (vpulse), welches über den Dioden (DT2, DZ1) abfällt, zur Ansteuerung des Gate-Treiber (23) zu verwenden und mittels des Ausgangssignals (vgate) des Gate-Treibers (23), der über einen Widerstand (RG) mit dem Eingang des jeweiligen Halbleiterschaltelementes (5.1, 5.2 bis 5.n) verbunden ist, das Halbleiterschaltelement (5.1, 5.2 bis 5.n) zu steuern.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Gate- Treiber (23) als integrierter Schaltkreis ausgeführt ist.
5. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Eingang des jeweiligen Halbleiterschaltelementes (5.1, 5.2 bis 5.n) über einen Widerstand (RG) direkt mit dem Schaltsignal (vpulse) der jeweiligen Treiberschaltung (4.1, 4.2 bis 4.n) gekoppelt ist und das Schaltsignal (vpulse) dafür eingerichtet ist, das Halbleiterschaltelement (5.1, 5.2 bis 5.n) direkt anzusteuern.
6. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß dem Übetrager (T1) sekundärseitig ein Widerstand (R2) parallelgeschaltet ist, der dafür eingerichtet ist, nach der Ausschaltphase das Abklingen des Schaltsignals (vpulse) zu dämpfen, ein eventuelles Überschwingen zu positiven Werten zu unterdrücken und somit ein eventuelles Wiedereinschalten des Halbleiterschaltelementes (5.1, 5.2 bis 5.n) zu verhindern.
7. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschaltelemente (5.1, 5.2 bis 5.n) abschaltbare, schnell schaltende Halbleiterbauelemente der Leistungselektronik, insbesondere MOSFET'-s (metal oxide semiconductor field effect transistor) oder IGBT'-s (insulated gate bipolar transistor) sind.
8. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Einrichtung zur Ansteuersignalerzeugung (2) für den Treiberstromkreis (3) einen Gate-Treiber (21) aufweist, an dessen Eingang eine Spannung (uPWM) anliegt, der Gate-Treiber (21) an eine Versorgungsspannung sowie an einen Masseanschluß angeschlossen ist, dessen Ausgang über einen Widerstand (RB) mit einem Halbleiterschaltelement (Q1) an dessen Gate-Eingang verbunden ist, und der Emitteranschluß des Halbleiterschaltelementes (Q1) mit dem Masseanschluß verbunden ist.
9. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß am Kollektoranschluß des Halbleiterschaltelementes (Q1) eine erste vom Primärstrom (idrive) durchflossene Diode (D1) vorhanden ist, welche dafür eingerichtet ist, einen Rückfluß der Energie aus der parasitären Kapazität (Coss) nach der Streuinduktivität (Lσ) am Halbleiterschaltelement (Q1) zu verhindern und die erste Diode (D1), sowie eine zweiten Diode (Dd) und ein Widerstand (RD), die dem Treiberstromkreis (3) parallelgeschaltet sind, dafür eingerichtet sind, nach dem Ausschalten des Halbleiterschaltelementes (Q1) ein exponentielles Abklingen der Sperrspannung am Halbleiterschaltelement (Q1) zu bewirken und ein parasitäres Wiedereinschalten der Serienschaltung der Halbleiterschaltelemente (5.1, 5.2 bis 5.n) sicher zu vermeiden.
10. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß das Halbleiterschaltelement (Q1) aus einer Vielzahl von elektronischen Schalterelementen aufgebaut ist, die insbesondere MOS-gesteuerte Leistungsschalter, wie FET's, IGBT's oder MCT's (MOS-controlled thyristor) sind.
11. Verfahren zur potentialgetrennten Ansteuerung von mindestens zwei elektrisch in Serie geschalteten, insbesondere abschaltbaren Halbleiterschaltelementen (5.1, 5.2 bis 5.n), wobei
a) die Halbleiterschaltelemente (5.1, 5.2 bis 5.n) jeweils mittels einer Treiberschaltung (4.1, 4.2 bis 4.n) angesteuert werden, die zur Ansteuersignaleingabe einen potentialtrennenden Übertrager (T1) aufweisen,
b) mittels einer Einrichtung zur Ansteuersignalerzeugung (2) ein rechteckförmiges Schaltsignal (vdrive) erzeugt wird, welches in einen Treiberstromkreis (3) eingespeist wird und der Treiberstromkreis (3) von einem Strom (idrive) durchflossenen wird, dadurch gekennzeichnet, daß jeweils auf der Sekundärseite der Übertrager (T1) mittels von Beschaltungesmitteln (RT1, DT1, DT2 und DZ1) während einer Einschaltphase (t1-t2) ein positiver Spannungsimpuls und während einer Ausschaltphase (t2-t3) ein negativer Spannungsimpuls erzeugt wird, sowie während einer zwischen der Ausschaltphase und der nächsten Einschaltphase liegenden Phase (t3-t4) eine Bedämpfung und ein Abfallen des Schaltsignals (vpulse) auf 0 V bewirkt wird, und diese Impulse als Schaltsignal (vpulse) dem zugehörigen Halbleiterschaltelement (5.1, 5.2 bis 5.n) zum Ein- und Ausschalten zugeführt werden.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß mittels eines Gatetreibers (23) der jeweiligen Treiberschaltung (4.1, 4.2 bis 4.n) das Schaltsignal (vpulse) erzeugt wird, daß über einen Widerstand (RG) als Schaltsignal (vgate) dem jeweiligen Halbleiterschaltelement (5.1, 5.2 bis 5.n) zugeführt wird und das jeweilige Halbleiterschaltelement (5.1, 5.2 bis 5.n) damit gesteuert wird.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das jeweilige Halbleiterschaltelement (5.1, 5.2 bis 5.n) über einen Widerstand (RG) direkt mit dem Schaltsignal (vpulse) der jeweiligen Treiberschaltung (4.1, 4.2 bis 4.n) gesteuert wird.
14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß das Einschalten der mindestens zwei Halbleiterschaltelemente (5.1, 5.2 bis 5.n) über einen Strompfad, der eine Diode (DZ1) und einen Widerstand (RT1) enthält, das Ausschalten der mindestens zwei Halbleiterschaltelemente (5.1, 5.2 bis 5.n) über einen Strompfad, der eine erste Diode (DT1) und eine zweite Diode (DT2) enthält, das Sperren über den Widerstand (RT1) und optional über den Widerstand (R2) realisiert wird.
15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß zum Einschalten der Reihenschaltung der mindestens zwei Halbleiterschaltemente (5.1, 5.2 bis 5.n) das Halbleiterschaltelement (Q1) mittels des rechteckigen Spannungsimpulses (UPWM) eingeschaltet wird, wodurch ein Strom (idrive) durch die Primärwicklungen jeweils eines Übertragers (T1) fließt und dabei an den Sekundärseiten der jeweiligen Übertrager (T1) ein rechteckförmiges Schaltsignal (vpulse) mit einer positiven Polarität gebildet wird.
16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß beim Ausschalten des Halbleiterschaltelementes (Q1) der Magnetisierungsstrom auf die Sekundärseiten der Übertrager (T1) kommutiert und damit an allen Sekundärwicklungen der jeweiligen Übertrager (T1) ein Schaltsignal (vpulse) mit einer negativen Polarität exakt zum gleiche Zeitpunkt erzwungen wird, wodurch die jeweiligen Halbleiterschaltelemente (5.1, 5.2 bis 5.n) ebenso exakt zum gleichen Zeitpunkt ausgeschaltet werden.
DE2001146900 2001-09-24 2001-09-24 Schaltungsanordnung und Verfahren zur potentialgetrennten Ansteuerung in Serie geschalteter, abschaltbarer Halbleiterschaltelemente Withdrawn DE10146900A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001146900 DE10146900A1 (de) 2001-09-24 2001-09-24 Schaltungsanordnung und Verfahren zur potentialgetrennten Ansteuerung in Serie geschalteter, abschaltbarer Halbleiterschaltelemente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001146900 DE10146900A1 (de) 2001-09-24 2001-09-24 Schaltungsanordnung und Verfahren zur potentialgetrennten Ansteuerung in Serie geschalteter, abschaltbarer Halbleiterschaltelemente

Publications (1)

Publication Number Publication Date
DE10146900A1 true DE10146900A1 (de) 2003-04-10

Family

ID=7700017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001146900 Withdrawn DE10146900A1 (de) 2001-09-24 2001-09-24 Schaltungsanordnung und Verfahren zur potentialgetrennten Ansteuerung in Serie geschalteter, abschaltbarer Halbleiterschaltelemente

Country Status (1)

Country Link
DE (1) DE10146900A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104370A1 (de) * 2004-04-21 2005-11-03 Austriamicrosystems Ag Ausgangsstufenanordnung
CN110149110A (zh) * 2018-02-11 2019-08-20 陶顺祝 一种电子开关串联结构的驱动电路
CN113169732A (zh) * 2018-11-05 2021-07-23 大众汽车股份公司 用于控制负载电流的电路单元和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0967722A2 (de) * 1998-06-23 1999-12-29 Eev Limited Schaltanordnung
DE19838389C1 (de) * 1998-08-24 2000-03-09 Siemens Ag Verfahren und Vorrichtung zur Steuerung eines abschaltbaren Stromrichterventils mit der Reihenschaltzahl Zwei oder größer
DE4403941C2 (de) * 1994-02-08 2000-05-18 Abb Schweiz Ag Verfahren und Schaltungsanordnung zur Ansteuerung von Halbleiterschaltern einer Reihenschaltung
DE19963330C1 (de) * 1999-02-10 2000-09-21 Michael Klemt Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines Leistungstransistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4403941C2 (de) * 1994-02-08 2000-05-18 Abb Schweiz Ag Verfahren und Schaltungsanordnung zur Ansteuerung von Halbleiterschaltern einer Reihenschaltung
EP0967722A2 (de) * 1998-06-23 1999-12-29 Eev Limited Schaltanordnung
DE19838389C1 (de) * 1998-08-24 2000-03-09 Siemens Ag Verfahren und Vorrichtung zur Steuerung eines abschaltbaren Stromrichterventils mit der Reihenschaltzahl Zwei oder größer
DE19963330C1 (de) * 1999-02-10 2000-09-21 Michael Klemt Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines Leistungstransistors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104370A1 (de) * 2004-04-21 2005-11-03 Austriamicrosystems Ag Ausgangsstufenanordnung
US8063689B2 (en) 2004-04-21 2011-11-22 Austriamicrosystems Ag Output stage system
CN110149110A (zh) * 2018-02-11 2019-08-20 陶顺祝 一种电子开关串联结构的驱动电路
CN110149110B (zh) * 2018-02-11 2020-08-25 陶顺祝 一种电子开关串联结构的驱动电路
CN113169732A (zh) * 2018-11-05 2021-07-23 大众汽车股份公司 用于控制负载电流的电路单元和方法

Similar Documents

Publication Publication Date Title
DE19710319B4 (de) Schaltung zum Sperren einer Halbleiterschaltvorrichtung bei Überstrom
DE4210092A1 (de) Daempfungsschaltung fuer leistungswandler
DE102011076573A1 (de) Snubberschaltung für Gleichspannungswandler
DE10231198A1 (de) Verfahren und Schaltungsanordnung zum Begrenzen einer Überspannung
EP1500196B1 (de) Halbbrückenschaltung
DE2221225B2 (de) Einrichtung zur Gewinnung abgestufter Spannungswerte einer hohen Gleichspannung für den Betrieb einer Mehrschicht-Kathodenstrahlröhre o.dgl
EP0287166B1 (de) Schaltungsanordnung zur Begrenzung der Einschaltstromspitzen bei einem Schalttransistor
DE3905645C2 (de)
EP0652639B1 (de) Treiberschaltung
DE4421249A1 (de) Schaltstromversorgungsgerät mit Snubber-Schaltung
EP0464246B1 (de) Schaltungsanordnung für ein freischwingendes Sperrwandler-Schaltnetzteil
DE10146900A1 (de) Schaltungsanordnung und Verfahren zur potentialgetrennten Ansteuerung in Serie geschalteter, abschaltbarer Halbleiterschaltelemente
DE3611297C2 (de)
DE3931729C1 (de)
DE102008035075A1 (de) Schalteinrichtung und Schaltungsanordnungen zum Schalten bei einer hohen Betriebsspannung
DE4313882C1 (de) Halbleiterrelais zum Schalten einer Wechselstromlast
EP0613232B1 (de) Sperrwandler-Schaltnetzteil mit einem Halbleiterschaltelement geringer Spannungsfestigkeit
DE19943127C1 (de) Vorrichtung und Verfahren zum Erzeugen eines kurzen Strompulses
DE4240647C1 (de) Hochspannungsschalter mit kurzer Schaltzeit und potentialfreier Ansteuerung
DE4410211B4 (de) Schaltungsanordnung zur schaltbaren Ansteuerung einer Last
EP0163299B1 (de) Umrichterschaltung mit einem Übertrager
DE10048404A1 (de) Synchrongleichrichterschaltung
EP0418408B1 (de) Verfahren und Schaltungsanordnung zum Ansteuern eines Halbleiterschalters unter Verwendung eines induktiven Übertragers
DE4135569C1 (de)
DE102005030831B3 (de) Gate-Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee