DE10140344A1

DE10140344A1 - Vorrichtung zum Treiben eines Signals

Info

Publication number: DE10140344A1
Application number: DE2001140344
Authority: DE
Inventors: Andre Schaefer; Wolfgang Nikutta; Mathias Von Borcke; Helmut Kandolf
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-08-17
Filing date: 2001-08-17
Publication date: 2003-03-06

Abstract

Die vorliegende Erfindung schafft eine Vorrichtung (100) zum Treiben eines Signals (V¶OUT¶) von einem ersten Signalpegel (V¶OUT,1¶) auf einen zweiten Signalpegel (V¶OUT,2¶), mit einer ersten Einrichtung (102) zum Treiben des Signals (V¶OUT¶) von dem ersten Signalpegel (V¶OUT,1¶) auf einen, in Richtung zu dem zweiten Signalpegel (V¶OUT,2¶), ersten Zwischenpegel (V¶INT,1¶) einer Reihe (V¶INT,1¶, V¶INT,2¶) von Zwischenpegeln, die mindestens einen Zwischenpegel, der ungleich einem Referenzpegel (V¶REF¶) ist, aufweist, wobei der Referenzpegel (V¶REF¶) pegelmäßig zwischen dem ersten Signalpegel (V¶OUT,1¶) und dem zweiten Signalpegel (V¶OUT,2¶) liegt, und einer zweiten Einrichtung (106) zum Treiben des Signals von dem, in Richtung zu dem zweiten Signalpegel (V¶OUT,2¶), letzten Zwischenpegel (V¶INT,2¶) der Reihe (V¶INT,1¶, V¶INT,2¶) von Zwischenpegeln auf den zweiten Signalpegel (V¶OUT,2¶).

Description

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zum Treiben eines Signals und insbesondere auf eine Vorrichtung zum Treiben eines Signals von einem ersten Signalpegel auf einen zweiten Signalpegel.

Zur Übertragung von Signalen werden in integrierten Schaltungen, wie z. B. Speicherbauelementen, Treiberschaltungen verwendet. Eine wünschenswerte Eigenschaft von Treiberschaltungen besteht darin, dass der Anstieg oder das Umschalten eines Signals möglichst schnell erfolgt, d. h. das beispielsweise die Flanken von Signalen möglichst steil sind. Sehr hohe Anstiegsgeschwindigkeiten bzw. Slew Rates von Signalen führen in integrierten Schaltungen allerdings zu verschiedenen Problemen. Daher besteht der Wunsch die Anstiegsgeschwindigkeit zu kontrollieren.

Ein Problem, das durch hohe Anstiegsgeschwindigkeiten von Signalen verursacht wird, besteht darin, dass durch die Induktivität von Leitungen in den Treiberschaltungen Ausgleichsvorgänge verursacht werden. Treiberschaltungen weisen beispielsweise Masseverbindungsleitungen mit einer bestimmten Induktivität, die durch die Länge derselben bestimmt ist, auf. Schnelle Signalübergänge führen bei solchen Leitungen zu einem Phänomen, das als Ground-Bouncing bekannt ist, bei dem durch Ausgleichsvorgänge bedingt das Massepotential schwankt. Dies führt dazu, dass Schaltpegel von Eingangsschaltungen auf demselben Schaltkreis verschoben werden, was zu Unsicherheiten in dem von diesen bestimmten Schaltzeitpunkten führt. Bedingt durch parasitäre Kapazitäten und Induktivitäten kommt es zudem zu einem Einschwingvorgang: Beispielsweise führt ein Übergang eines Signals von einem logisch niedrigen Pegel (Low) auf einen logisch hohen Pegel (High) zu einem Schwingen der Amplitude im High-Pegel, das die Erfassung des Auftretens des High-Pegels, je nach der Stärke des Schwingens, erschwert.

Ein weiteres Problem, dass durch hohe Anstiegsgeschwindigkeiten der Signale verursacht wird, besteht darin, das schnellere Signale, d. h. sowohl mit hoher Frequenz als auch hoher Anstiegsgeschwindigkeit bzw. Steilheit, in einem Leitungssystem, wie z. B. in einem Datenbus, zu stärkeren Reflexionen von Signalen führen. Dies ist dadurch bedingt, das in realen Leitungssystemen an verschiedenen Übergangsstellen oder auch entlang der Leitungen Impedanzschwankungen auftreten, die als Reflexionsstellen für vor allem höherfrequente Signale oder höherfrequente Signalanteile wirken.

Um das Ground-Bouncing, das Einschwingen und die Reflexionen in Leitungen zu verringern, werden im Stand der Technik Treiberschaltungen typischerweise zweistufig aufgebaut.

Fig. 5 zeigt eine typische Treiberanordnung mit zwei Treiberstufen zum Treiben eines Signals. Die Treiberanordnung 500 weist eine erste Treiberstufe mit einem ersten Treiber 502 und eine zweite Treiberstufe mit einem zweiten Treiber 504 auf. Die Treiber 502, 504 weisen jeweils einen Eingang und einen Ausgang auf. Die Ausgänge der Treiber 502, 504 sind miteinander verbunden und bilden einen Ausgang 510 der Treiberanordndung 510, an dem ein Ausgangssignal V_OUT anliegt. An dem ersten Treiber 502 ist eine Spannung V_IN,1 angelegt, die für einen ersten Spannungshub des Ausgangssignals V_OUT der Treiberanordnung 500 von einem ersten Signalpegel auf einen Zwischenpegel verwendet wird. An dem zweiten Treiber 504 ist eine Spannung V_IN,2 angelegt, die für einen zweiten Spannungshub des Ausgangssignals V_OUT der Treiberanordnung 500 von dem Zwischenpegel auf einen zweiten Signalpegel verwendet wird. Der Ausgang 510 der Treiberanordnung 500 ist mit einer Last 512, wie z. B. einer resistiven oder kapazitiven Last, bzw. einem Abschluss verbunden. Das Ausgangssignal V_OUT fällt über die Last 512 auf ein Bezugspotential V_TT, z. B. ein Bezugspotential auf einem Chip einer integrierten Schaltung oder ein Bezugspotential einer Leiterplatte, ab. Die Treiber 502 und 504 der Treiberanordnung 500 weisen typischerweise transistorbasierte Open-Drain-Treiber oder Push-Pull-Treiber auf. Es sei bemerkt, dass im Stand der Technik nur zweistufige Treiberanordnungen mit gleicher Treiberstärke, d. h. beispielsweise mit gleichen Ausgangsspannungshüben der Treiber, verwendet werden und daher der Zwischenpegel in der Mitte zwischen dem ersten Signalpegel und dem zweiten Signalpegel liegt.

Fig. 6 zeigt das Ausgangssignal der Treiberanordnung von Fig. 5. In dem oberen Teil der Figur ist der Signalhub des Ausgangssignals V_OUT der Treiberanordnung 500 gezeigt. Das Ausgangssignal V_OUT wird hier von einem ersten Signalpegel V_OUT,1 auf einen zweiten Signalpegel V_OUT,2 getrieben. In der Mitte zwischen dem ersten Signalpegel V_OUT,1 und dem zweiten Signalpegel V_OUT,2 liegt der Zwischenpegel V_INT. Das Ausgangssignal V_OUT wird durch den ersten Treiber 502 von dem ersten Signalpegel V_OUT,1 durch den Spannungshub V_IN,1 bzw. einen Signalhub auf den Zwischenpegel V_INT getrieben. Anschließend wird das Ausgangssignal V_OUT nach einem kurzen Verweilen auf dem Zwischenpegel V_INT bzw. nach einer kurzen Verzögerung Δt durch den zweiten Treiber 504 mit dem Signalhub V_IN,2 von dem Zwischenpegel V_INT auf den zweiten Signalpegel V_OUT,2 angehoben.

Die Treiberanordnung von Fig. 5 ermöglicht, dass der Anstieg eines Signals in zwei Stufen durchgeführt wird. Dadurch wird das Problem des Ground-Bouncings auf zwei Treiberstufen verteilt, in denen das Ground-Bouncing dann jeweils eine geringere Auswirkung hat, da jede Stufe nun einen kleineren Signalhub bewirkt. Weiterhin können durch das Verweilen Δt des Ausgangssignals V_OUT auf dem Zwischenpegel V_INT die Ausgleichsvorgänge durch parasitäre Induktivitäten und Kapazitäten in den einzelnen Stufen verkleinert werden und damit größtenteils abklingen. Weiterhin wird die Anstiegsgeschwindigkeit reduziert, was zu einer Reduzierung von Reflexionen in Leitungssystemen beiträgt.

Bei Anwendungen, bei denen die Gültigkeit eines Signals zu einem bestimmten Zeitpunkt festgestellt werden muss, und bei Messungen, bei denen z. B. die zeitliche Steuerung bzw. das Timing getestet werden muss oder der Zeitabstand zwischen zwei Signalen bestimmt werden muss, wird häufig auf den Zeitpunkt einer Signalflanke Bezug genommen, zu dem ein bestimmter Bezugspegel oder Referenzpegel erreicht ist. Dieser Referenzpegel wird üblicherweise in die Mitte eines Signalspannungshubs gelegt, da dort eine Bestimmung eines Signalübergangs bzw. des Zeitpunkts einer Signalflanke am sichersten ist. Der Grund dafür ist darin zu suchen, dass in der Mitte eines Signalspannungshubs keine induktiven oder kapazitiven Ausgleichsvorgänge oder z. B. Störsignale anderer Schaltvorgänge (Noise), wie z. B. bei niedrigen oder hohen Referenzpegeln, störend eine Signalflankenbestimmung beeinflussen. Liegt ein Referenzpegel beispielsweise zu nahe zu einem hohen Pegel eines Signals, der u. a. bedingt durch z. B. Störsignale anderer Schaltvorgänge (Noise), Ground-Bouncing oder Einschwingvorgänge schwankt, so kann das Signal aufgrund dieses Schwankens beim Wechsel zu einem hohen Pegel den Referenzpegel mehrmals unterschreiten und überschreiten, bis es schließlich auf den hohen Pegel eingeschwungen ist. Eine eindeutige Bestimmung des Zeitpunkts einer Signalflanke wäre daher nicht mehr möglich.

Im Stand der Technik liegt wie erwähnt der Zwischenpegel V_INT von zweistufigen Treiberanordnungen nach Fig. 5 in der Mitte zwischen dem ersten Signalpegel und dem zweiten Signalpegel. Da der Referenzpegel zur Bestimmung des Zeitpunkts einer Signalflanke im Stand der Technik wie gerade beschrieben auch in die Mitte eines Signals gelegt wird, treten verschiedene Probleme auf.

Ein Problem der Treiberanordnung 500 von Fig. 5 besteht darin, dass das Ausgangssignal V_OUT derselben in der Signalflanke im Durchgang durch den Referenzpegel V_REF eine flache Stufe aufweist, wie es in Fig. 6 zu sehen ist. Dieser flache Durchgang verringert zwar einerseits nach geeigneter Wahl seiner Dauer Δt das Auftreten von Reflexionen in Leitungssystemen und reduziert das Ground-Bouncing und durch parasitäre Induktivitäten und Kapazitäten bedingte Ausgleichsvorgänge gefährdet jedoch andererseits eine genaue Bestimmung des Zeitpunkts, zu dem der Referenzpegel V_REF durchlaufen wird, da aufgrund von Schwankungen der Treibersignale die flache Stufe des Treibersignals einmal etwas höher oder niedriger als der Referenzpegel V_REF liegen kann und daher der Durchgang des Treibersignals durch den Referenzpegel V_REF einmal vor der flachen Stufe oder ein anderes Mal nach der flachen Stufe erfolgt. Der Zeitpunkt des Durchgangs des Referenzpegels V_REF ist somit für Schaltungen, die das Signal empfangen sollen, nicht eindeutig definiert.

Um dieses Problem zu beheben, wird im Stand der Technik versucht, den Übergang bei V_REF bzw. den flachen Verlauf des Ausgangssignals V_OUT bei dem Referenzpegel V_REF zu verschleifen. Dies geschieht dadurch, dass die Treiber geeignet zeitversetzt zueinander geschaltet werden, die Zeit Δt (Fig. 6) zwischen den Einschaltvorgängen der Treiber relativ gut an die Ansteuerungsschaltung von Ausgangstransistoren angepasst ist, beide Flanken der Treiber flach ansteigen, und weitere andere Maßnahmen vorgenommen werden. Wünschenswert ist dabei eine Anstiegsflanke des Ausgangssignals V_OUT, die einer einfachen S-Kurve ähnelt, so dass sich keine Ebene bei dem Referenzpegel V_REF ausbildet. Es ist daher eine genaue Steuerung der Verzögerungen, des zeitlichen Verhaltens und der Treiberstärken der einzelnen Treiber notwendig, was den Schaltungs- und Simulationsaufwand erheblich vergrößert.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Vorrichtung zum Treiben eines Signals, die eine genaue Bestimmung eines Signalübergangs mit wenig Aufwand ermöglicht, und eine integrierte Schaltung, die eine solche Vorrichtung aufweist, zu schaffen.

Diese Aufgabe wird durch eine Vorrichtung zum Treiben eines Signals nach Anspruch 1 und durch eine integrierte Schaltung nach Anspruch 11 gelöst.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen der in Anspruch 1 angegebenen Vorrichtung und der in Anspruch 11 angegebenen integrierten Schaltung.

Gemäß einer bevorzugten Weiterbildung der Vorrichtung der vorliegenden Erfindung weist die Vorrichtung mindestens eine weitere Einrichtung zum Treiben des Signals von einem Zwischenpegel der Reihe von Zwischenpegeln auf einen weiteren Zwischenpegel der Reihe von Zwischenpegeln, der näher zu dem zweiten Signalpegel liegt, auf.

Gemäß einer weiteren bevorzugten Weiterbildung weist die Reihe von Zwischenpegeln einen ersten und einen letzten Zwischenpegel auf, und die Vorrichtung weist eine dritte Einrichtung zum Treiben des Signals von dem ersten Zwischenpegel zu dem letzten Zwischenpegel auf.

Gemäß einer weiteren bevorzugten Weiterbildung weist die Reihe von Zwischenpegeln einen ersten, einen zweiten und einen letzten Zwischenpegel auf, und die Vorrichtung weist eine dritte Einrichtung zum Treiben des Signals von dem ersten Zwischenpegel auf den zweiten Zwischenpegel und eine vierte Einrichtung zum Treiben des Signals von dem zweiten Zwischenpegel auf den letzten Zwischenpegel auf.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Anzahl der Einrichtungen zum Treiben des Signals ungerade.

Gemäß einer weiteren bevorzugten Weiterbildung weisen die Einrichtungen zum Treiben des Signals unterschiedliche Treiberstärken auf.

Gemäß einer weiteren bevorzugten Weiterbildung liegt der Referenzpegel in der Mitte zwischen dem ersten und dem zweiten Signalpegel.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Vorrichtung derart angeordnet, um ein Signal für eine differentielle Signalübertragung von einem ersten Signalpegel auf einen zweiten Signalpegel und ein dazu invertiertes Signal von dem zweiten Signalpegel auf den ersten Signalpegel zu treiben.

Gemäß einer weiteren bevorzugten Weiterbildung weisen die Einrichtungen zum Treiben des Signals Open-Drain-Treiber auf.

Gemäß einer weiteren bevorzugten Weiterbildung weisen die Einrichtungen zum Treiben des Signals Push-Pull-Treiber auf.

Gemäß einer bevorzugten Weiterbildung der integrierten Schaltung der vorliegenden Erfindung weist die integrierte Schaltung einen Direktzugriffsspeicher (RAM) oder einen dynamischen Direktzugriffsspeicher (DRAM) auf.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung sind nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 ein erstes Ausführungsbeispiel einer Vorrichtung zum Treiben eines Signal gemäß der Erfindung;
Fig. 2 ein Ausgangssignal einer Vorrichtung von Fig. 1;
Fig. 3 ein zweites Ausführungsbeispiel einer Vorrichtung zum Treiben eines Signals gemäß der Erfindung;
Fig. 4 ein Ausgangssignal einer Vorrichtung von Fig. 3;
Fig. 5 eine typische Treiberanordnung mit zwei Treiberstufen; und
Fig. 6 ein Ausgangssignal einer typischen Treiberanordnung von Fig. 5.
Fig. 1 zeigt ein erstes Ausführungsbeispiel einer Vorrichtung zum Treiben eines Signals gemäß der Erfindung, und Fig. 2 zeigt das Ausgangssignal einer Vorrichtung nach Fig. 1. Die Vorrichtung 100 ist eine dreistufige Treiberanordnung 100, die ein Signal bzw. ein Ausgangssignal V_OUT der Treiberanordnung 100 von einem ersten Signalpegel V_OUT,1 auf einen zweiten Signalpegel V_OUT,2 treibt. Die Treiberanordnung 100 weist einen ersten Treiber 102, einen zweiten Treiber 104 und einen dritten Treiber 106 auf, die mit den Ausgängen derselben mit einem Ausgang 110 der Treiberanordnung 100, an dem das Ausgangssignal V_OUT anliegt, verbunden sind. Der Ausgang 110 der Treiberanordnung 100 liefert das Ausgangssignal V_OUT an eine Last 112, wie z. B. einen Datenbus von Speicherbauelementen. Die Last kann beispielsweise eine resistive oder kapazitive Last sein und ist mit einem ersten Ende derselben mit der Treiberanordnung 100 und mit einem zweiten Ende derselben mit einem Bezugspotential V_TT, wie z. B. einem internen Bezugspotential einer integrierten Schaltung auf einem Chip oder einem Bezugspotential einer Leiterplatte, verbunden. Das Ausgangssignal V_OUT fällt über die Last 112 ab.
Die Treiber 102, 104 und 106 der Treiberanordnung 100 weisen vorzugsweise transistorbasierte Open-Drain- oder Push-Pull- Treiber auf. Eine integrierte Schaltung, in der die Treiberanordnung 100 verwendet wird, weist vorzugsweise ein Speicherbauelement, wie z. B. einen Direktzugriffsspeicher (RAM; RAM = Random Access Memory) oder einen dynamischen Direktzugriffsspeicher (DRAM; DRAM = Dynamic RAM), auf.
Der erste Treiber 102 treibt das Ausgangssignal V_OUT von dem ersten Signalpegel V_OUT,1 auf einen ersten Zwischenpegel V_TNT,1, der in Richtung zu dem zweiten Signalpegel V_OUT,2 liegt. Dazu ist an den ersten Treiber 102 eine Spannung V_IN,1 angelegt, die für einen ersten Spannungshub des Ausgangssignals V_OUT von dem ersten Signalpegel V_OUT,1 auf den ersten Zwischenpegel V_INT,1, der dann beispielsweise V_INT,1 = V_OUT,1 + V_IN,2 beträgt, verwendet wird. Der erste Zwischenpegel V_INT,1 ist ungleich, d. h. kleiner oder größer, einem Referenzpegel V_REF, bei dem der Zeitpunkt einer Signalflanke des Ausgangssignals V_OUT bestimmt wird. Der Referenzpegel V_REF liegt vorzugsweise in der Mitte zwischen dem ersten Signalpegel V_OUT,1 und dem zweiten Signalpegel V_OUT,2.
Der zweite Treiber 104 treibt nach einer Verzögerung Δt₁ das Ausgangssignal V_OUT von dem ersten Zwischenpegel V_INT,1 in Richtung des zweiten Signalpegels V_OUT,2 auf einen zweiten Zwischenpegel V_INT,2, der ungleich, d. h. kleiner oder größer, dem Referenzpegel V_REF ist. Dazu ist an einem Eingang des zweiten Treibers 104 eine Spannung V_IN,2 angelegt, die für einen zweiten Spannungshub des Ausgangssignals V_OUT verwendet wird, so dass sich beispielsweise ein zweiter Zwischenpegel V_INT,2 von V_INT,2 = V_INT,1 + V_IN,2 ergibt. Der dritte Treiber 106 treibt schließlich nach einer Verzögerung Δt₂ das Ausgangssignal V_OUT von dem zweiten Zwischenpegel V_INT,2 auf den zweiten Signalpegel V_OUT,2 des Ausgangssignals V_OUT. Dazu ist an den dritten Treiber 106 eine Spannung V_IN,3 angelegt, die für einen dritten Spannungshub des Ausgangssignals V_OUT verwendet wird.
Unter Bezugnahme auf Fig. 2, ist in dem oberen Teil der Figur zu sehen, dass das Ausgangssignal V_OUT durch den ersten Treiber 102 mit Hilfe der Spannung V_IN,1 auf den ersten Zwischenpegel V_INT,1 getrieben wird, wobei dann eine kurze Verzögerung Δt₁ mit einem flachen Verlauf in dem Ausgangssignal V_OUT auftritt und das Signal anschließend von dem ersten Zwischenpegel V_INT,1 durch den zweiten Treiber 104 mit Hilfe der Spannung V_IN,2 auf einen zweiten Zwischenpegel V_INT,2 getrieben wird. Es tritt dann wiederum eine Verzögerung Δt₂ mit einem flachen Verlauf des Ausgangssignals V_OUT auf, bis dasselbe schließlich durch den dritten Treiber 106 von dem zweiten Zwischenpegel V_INT,2 auf den zweiten Signalpegel V_OUT,2 des Ausgangssignals V_OUT getrieben wird.
Wie erwähnt, werden die Zwischenpegel V_INT,1 und V_INT,2 des Ausgangssignals V_OUT ungleich der Referenzspannung V_REF unabhängig davon gewählt, ob die Referenzspannung V_REF zur Bestimmung des Zeitpunkts einer Signalflanke in die Mitte zwischen den ersten Signalpegel und den zweiten Signalpegel gelegt wird oder an eine andere Stelle im Signalverlauf des Ausgangssignals gelegt wird. Dies wird dadurch erreicht, dass entweder Treiberanordnungen mit einer ungeraden Anzahl von Treibern bzw. Treiberstufen verwendet werden, wobei die Treiber gleiche Treiberstärken aufweisen und beispielsweise gleiche Spannungshübe in dem Ausgangssignal bewirken, oder dass Treiber mit unterschiedlichen Treiberstärken und gerader oder ungerader Anzahl von Treibern verwendet werden. Es ist für die Erfindung lediglich entscheidend, dass die flachen Stufen im Signalverlauf des Ausgangssignals V_OUT nicht auf dem Niveau des Referenzpegels V_REF liegen. Bei dem in Fig. 2 gezeigten Ausführungsbeispiel ist dies deutlich erkennbar, so dass die im Stand der Technik bekannten Probleme durch die Erfindung vermieden werden.
Bei einer Alternative der Treiberanordnung 100 von Fig. 1 können die Treiber 102, 104 und 106 mit einer gemeinsamen Spannungsquelle verbunden sein, die verzögert über Verzögerungselemente, wie z. B. Inverterketten, die Spannung der Spannungsquelle an die einzelnen Treiber anlegt und diese damit verzögert einschaltet bzw. aktiviert, wodurch die in Fig. 2 gezeigten Schaltverzögerungen zwischen den einzelnen Treibern erreicht werden. Es sei ferner bemerkt, dass die Ausgangsspannungen der Treiber 102, 104 und 106, je nach Aufbau, Anordnung und Stärke der Treiber, alternativ auch ungleich den Einganssignalen V_IN,1, V_IN,2, V_IN,3 derselben sein können.
Die Verzögerungen Δt₁ und Δt₂ in Fig. 2 sind geeignet gewählt, um das Ground-Bouncing, durch parasitäre Induktivitäten und Kapazitäten hervorgerufene Ausgleichsvorgänge (Einschwingvorgänge) und Reflexionen, z. B. von Leitungssystemen, in denen die Vorrichtung von Fig. 1 verwendet wird, zu reduzieren.
Fig. 3 zeigt ein zweites Ausführungsbeispiel einer Vorrichtung zum Treiben eines Signals von einem ersten Signalpegel auf einen zweiten Signalpegel gemäß der Erfindung, und Fig. 4 zeigt das Ausgangssignal der Vorrichtung von Fig. 3. Die Vorrichtung 300 bzw. die Treiberanordnung 300 weist vier Treiberstufen bzw. vier Treiber, einen ersten Treiber 302, einen zweiten Treiber 304, einen dritten Treiber 306 und einen vierten Treiber 308 auf. Die Ausgänge der Treiber 302, 304, 306 und 308 sind miteinander verbunden, um einen Ausgang 310 der Treiberanordnung 300 zu bilden, an dem das Ausgangssignal V_OUT der Treiberanordnung 300 anliegt. Der Ausgang 310 der Treiberanordnung 300 ist mit einem ersten Ende einer Last 312, vorzugsweise einer kapazitiven oder resistiven Last, verbunden. Die Last 312 ist mit dem zweiten Ende derselben mit einem Bezugspotential V_TT, vorzugsweise einem Bezugspotential einer integrierten Schaltung auf einem Chip oder alternativ einem Bezugspotential einer Leiterplatte, verbunden. Der Signalpegel des Ausgangssignals V_OUT der Treiberanordnung 300 fällt über die Last 312 ab.
Der erste Treiber 302 der Treiberanordnung 300 ist vorgesehen, um das Ausgangssignal V_OUT von dem ersten Signalpegel des Ausgangssignals hin zu dem zweiten Signalpegel V_OUT,2 auf einen ersten Zwischenpegel V_INT,1 des Ausgangssignals V_OUT zu treiben, der ungleich dem Referenzpegel V_REF ist, der zur Bestimmung des Zeitpunkts einer Signalflanke des Ausgangssignals V_OUT verwendet wird. Der Referenzpegel V_REF ist vorzugsweise wieder in die Mitte zwischen den ersten Signalpegel V_OUT,1, z. B. einen unteren Signalpegel, und den zweiten Signalpegel V_OUT,2, z. B. einen oberen Signalpegel, gelegt, kann aber alternativ einen beliebigen Pegelwert zwischen dem ersten und dem zweiten Signalpegel aufweisen. An den ersten Treiber 302 ist zur Erzeugung eines Pegelhubs bzw. Spannungshubs von dem ersten Signalpegel V_OUT,1 auf den ersten Zwischenpegel V_INT,1 eine Spannung V_IN,1 angelegt. Der erste Zwischenpegel beträgt dann beispielsweise V_INT,1 = V_OUT,1 + V_IN,1. Der Eingangsspannungshub V_IN,1 und die Treiberstärke des ersten Treibers 302 bestimmen den Ausgangsspannungshub V_INT,1.
Der zweite Treiber 304 der Treiberanordnung 300 ist vorgesehen, um die Ausgangsspannung V_OUT nach einer Verzögerung Δt₁ von dem ersten Zwischenpegel hin zu dem zweiten Signalpegel V_OUT,2 auf einen zweiten Zwischenpegel V_INT,2, der ungleich dem Referenzpegel V_REF ist, zu treiben. Dazu ist zum Erzeugen eines Spannungshubs zwischen dem ersten und dem zweiten Zwischenpegel eine Spannung V_IN,2 an einen Eingang des zweiten Treibers 304 angelegt. Der zweite Zwischenpegel V_INT,2 ist dann beispielsweise V_INT,2 = V_INT,1 + V_IN,2. Die Größe des Eingangsspannungshubs V_IN,2 und die Treiberstärke des zweiten Treibers 304 bestimmen den Ausgangsspannungshub (V_INT,2 - V_INT,1) des zweiten Treibers, der bei dem in Fig. 3 gezeigten Ausführungsbeispiel ungleich bzw. größer als der durch den ersten Treiber bedingten Ausgangsspannungshub ist.
Der dritte Treiber 306 ist vorgesehen, um das Ausgangssignal VouT nach einer Verzögerung Δt₂ von dem zweiten Zwischenpegel V_INT,2 hin zu dem zweiten Signalpegel V_OUT,2 auf einen dritten Zwischenpegel V_INT,3 des Ausgangssignals V_OUT zu treiben, der ebenfalls ungleich dem Referenzpegel, d. h. kleiner oder größer, V_REF ist. Dazu ist an den Eingang des dritten Treibers 306 eine Spannung V_IN,3 angelegt, um den Spannungshub von dem zweiten Zwischenpegel V_INT,2 auf den dritten Zwischenpegel V_INT,3 zu erzeugen. Der dritte Zwischenpegel V_INT,3 ist dann beispielsweise V_INT,3 = V_INT,2 + V_IN,3. Der Eingangsspannungshub V_IN,3 und die Treiberstärke des Treibers 306 bestimmen wiederum den Ausgangsspannungshub (V_INT,3 - V_INT,2) des zweiten Treibers, der bei diesem Beispiel kleiner als der durch den ersten und zweiten Treiber 302, 304 bedingten Ausgangsspannungshub ist.
Der vierte Treiber 308 ist schließlich vorgesehen, um das Ausgangssignal V_OUT der Treiberanordnung nach einer Verzögerung Δt₃ von dem dritten Zwischenpegel V_INT,3 auf den zweiten Signalpegel V_OUT,2 des Ausgangssignals V_OUT zu treiben. Dazu ist zur Erzeugung des Spannungshubs des Ausgangssignals V_OUT von dem dritten Zwischenpegel V_INT,3 auf den zweiten Signalpegel V_OUT,2 an einem Eingang des vierten Treibers 308 eine Spannung V_IN,4 angelegt. Der Eingangsspannungshub V_IN,4 und die Treiberstärke des Treibers 308 bestimmen wiederum den Ausgangsspannungshub (V_OUT,2 - V_INT,3) des vierten Treibers, der bei diesem Beispiel ebenfalls kleiner als der durch den ersten und zweiten Treiber 302, 304 bedingten Ausgangsspannungshub ist.
Unter Bezugnahme auf Fig. 4 ist erkennbar, dass das Ausgangssignal V_OUT durch den ersten Treiber 302 von dem ersten Signalpegel V_OUT,1 des Ausgangssignals V_OUT auf den ersten Zwischenpegel V_INT,1 getrieben wird. Bis zu dem Einschalten des zweiten Treibers 304 tritt die Verzögerung Δt₁ auf, wodurch sich eine Stufe in dem Ausgangssignal V_OUT bei dem ersten Zwischenpegel V_INT,1 bildet. Der zweite Treiber 304 treibt dann das Ausgangssignal V_OUT von dem ersten Zwischenpegel V_INT,1 auf den zweiten Zwischenpegel V_INT,2, wobei deutlich zu erkennen ist, dass der Ausgangsspannungshub durch den zweiten Treiber 304 wesentlich größer als der durch den ersten Treiber 302 ist. Auf dem zweiten Zwischenpegel V_INT,2 entsteht durch die Verzögerung Δt₂ wiederum eine Ebene in dem Signalverlauf, bis der dritte Treiber 306 das Ausgangssignal von dem zweiten Zwischenpegel V_INT,2 auf den dritten Zwischenpegel V_INT,3 mit einem kleineren Ausgangsspannungshub treibt. Auch auf dem dritten Zwischenpegel V_INT,3 entsteht durch die Verzögerung Δt₃ ein kurzer ebener Verlauf des Ausgangssignals V_OUT, bis schließlich die vierte Treiberstufe bzw. der vierte Treiber 308 das Ausgangssignal mit einem wiederum kleineren Ausgangsspannungshub auf den zweiten Signalpegel V_OUT,2 des Ausgangssignals V_OUT treibt.
Wie in Fig. 4 erkennbar ist, tritt keiner der flachen Verläufe bzw. Zwischenstufen des Ausgangssignals V_OUT bei dem Referenzpegel V_REF, sondern nur bei den Zwischenpegeln V_INT,1, V_INT,2, V_INT,3, auf, die ungleich dem Referenzpegel V_REF gewählt sind. Fig. 4 zeigt somit ein Beispiel, bei dem die Verwendung von unterschiedlichen Treiberstärken bei einer geraden Anzahl von Treibern das Problem des Auftretens einer Stufe im Ausgangssignal V_OUT bei dem Referenzpegel V_REF vermeidet. Dies ist bereits ab Treiberanordnungen mit zwei Treiberstufen möglich. Zur Erinnerung sei erwähnt, dass das im Stand der Technik auftretende Problems des nicht eindeutigen Zeitpunkts einer Signalflanke bezüglich der Referenzschwelle lediglich bei Treiberanordnungen mit einer geraden Anzahl von Treibern mit gleicher Treiberstärke auftritt und somit durch die Erfindung vermieden wird.
Bei einer Alternative der Treiberanordnung 300 von Fig. 3 können die Treiber 302, 304, 306 und 308 mit einer gemeinsamen Spannungsquelle verbunden sein, die verzögert über Verzögerungselemente, wie z. B. Inverterketten, die Spannung der Spannungsquelle an die einzelnen Treiber anlegt und diese damit verzögert einschaltet bzw. aktiviert, wodurch die in Fig. 4 gezeigten Schaltverzögerungen zwischen den einzelnen Treibern erreicht werden. Es sei ferner bemerkt, dass die Ausgangsspannungen der Treiber 302, 304, 306 und 308, je nach Aufbau, Anordnung und Stärke der Treiber, alternativ auch ungleich den Einganssignalen V_IN,1, V_IN,2, V_IN,3, V_IN,4 derselben sein können.
Die Verzögerungen Δt₁, Δt₂ und Δt₃ in Fig. 4 sind geeignet gewählt, um das Ground-Bouncing, durch parasitäre Induktivitäten und Kapazitäten verursachte Einschwingvorgänge und Reflexionen, z. B. von Leitungssystemen, in denen die Vorrichtung von Fig. 3 verwendet wird, zu reduzieren.
Bei alternativen Ausführungsbeispielen der Erfindung können Treiberanordnungen mit einer beliebigen Anzahl von Treiberstufen und/oder unterschiedlichen Treiberstärken realisiert werden, ohne dass das referenzspannungsbedingte Problem auftritt. Als Treiber werden vorzugsweise Open-Drain-Treiber oder Push-Pull-Treiber, die vorzugsweise als Datentreiber in Speicherbauelementen, wie z. B. Direktzugriffsspeichern (RAM) oder dynamischen Direktzugriffsspeichern (DRAM) verwendet werden, eingesetzt.
Die erfindungsgemäße Vorrichtung kann sowohl zum Treiben eines Signals von einem niedrigen Signalpegel auf einen hohen Signalpegel als auch zum Treiben von einem hohen Signalpegel auf einen niedrigen Signalpegel verwendet werden. Die erfindungsgemäße Vorrichtung ist außerdem für eine differentielle Signalübertragung anwendbar, bei der zu jedem (positiven) Signal, z. B. einem Taktsignal (CLK+), auch ein invertiertes (negatives) Signal, z. B. ein invertiertes Taktsignal (CLK-), existiert und im korrespondierenden Empfänger die Differenz dieser Signale gebildet wird, um Schwankungen der Signale, wie z. B. durch Ground-Bouncing und Störungen durch andere Schaltvorgänge, aus den Signalen zu entfernen. Die Signale werden wie bei der normalen Signalverarbeitung in Stufen geschaltet, die nicht mit dem Referenzpegel zusammenfallen. Der Referenzpegel ist bei der differentiellen Signalverarbeitung der Kreuzungszeitpunkt der zueinander invertierten Signalpegel bzw. Signalspannungen, d. h. der Punkt an dem sich z. B. die steigende Flanke eines Signals und die fallende Flanke eines dazu invertierten Signals schneiden.
Ein Vorteil der vorliegenden Erfindung besteht darin, dass dieselbe eine einfache und genaue Bestimmung des Zeitpunkts einer Signalflanke eines Signals bei einer Reduktion der Signal-Anstiegsgeschwindigkeit ermöglicht.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben ist, ist dieselbe nicht darauf beschränkt, sondern auf vielfältige Art und Weise modifizierbar. Die Erfindung kann beispielsweise für jede Art von Signalübertragung, insbesondere für eine Signalübertragung bei integrierten Schaltungen, aber auch für eine Signalübertragung zwischen und innerhalb von elektrischen und elektronischen Bauelementen, Geräten und Vorrichtungen verwendet werden. Die Erfindung kann beispielsweise auch für die Signalübertragung bei Computer-Netzwerken verwendet werden. Bezugszeichenliste 100 Treiberanordnung
102 erster Treiber
104 zweiter Treiber
106 dritter Treiber
110 Ausgang von 100
112 Last
300 Treiberanordnung
302 erster Treiber
304 zweiter Treiber
306 dritter Treiber
308 vierter Treiber
310 Ausgang von 300
312 Last
500 Treiberanordnung
502 erster Treiber
504 zweiter Treiber
510 Ausgang von 500
512 Last

Claims

1. Vorrichtung (100; 300) zum Treiben eines Signals (V_OUT) von einem ersten Signalpegel (V_OUT,1) auf einen zweiten Signalpegel (V_OUT,2), mit:
einer ersten Einrichtung (102; 302) zum Treiben des Signals (V_OUT) von dem ersten Signalpegel (V_OUT,1) auf einen, in Richtung zu dem zweiten Signalpegel (V_OUT,2), ersten Zwischenpegel (V_INT,1) einer Reihe (V_INT,1, V_INT,2; V_INT,1, V_INT,2, V_INT,3) von Zwischenpegeln, die mindestens einen Zwischenpegel, der ungleich einem Referenzpegel (V_REF) ist, aufweist, wobei der Referenzpegel (V_REF) pegelmäßig zwischen dem ersten Signalpegel (V_OUT,1) und dem zweiten Signalpegel (V_OUT,2) liegt; und
einer zweiten Einrichtung (106; 308) zum Treiben des Signals von dem, in Richtung zu dem zweiten Signalpegel (V_OUT,2), letzten Zwischenpegel (V_INT,2; V_INT,3) der Reihe (V_INT,1, V_INT,2; V_INT,1, V_INT,2, V_INT,3) von Zwischenpegeln auf den zweiten Signalpegel (V_OUT,2).

2. Vorrichtung (100; 300) nach Anspruch 1, dadurch gekennzeichnet, dass die Vorrichtung (100; 300) mindestens eine weitere Einrichtung (104; 304, 306) zum Treiben des Signals (V_OUT) von einem Zwischenpegel (V_INT,1; V_INT,1, V_INT,2) der Reihe (V_INT,1, V_INT,2; V_INT,1, V_INT,2, V_INT,3) von Zwischenpegeln auf einen weiteren Zwischenpegel (V_INT,2; V_INT,2, V_INT,3) der Reihe (V_INT,1, V_INT,2; V_INT,1, V_INT,2, V_INT,3) von Zwischenpegeln, der näher zu dem zweiten Signalpegel (V_OUT,2) liegt, aufweist.

3. Vorrichtung (100) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Reihe (V_INT,1, V_INT,2) von Zwischenpegeln einen ersten (V_INT,1) und einen letzten (V_INT,2) Zwischenpegel aufweist, und dass die Vorrichtung (100) eine dritte Einrichtung (104) zum Treiben des Signals (V_OUT) von dem ersten Zwischenpegel (V_INT,1) zu dem letzten Zwischenpegel (V_INT,2) aufweist.

4. Vorrichtung (300) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Reihe (V_INT,1, V_INT,2, V_INT,3) von Zwischenpegeln einen ersten (V_INT,1), einen zweiten (V_INT,2) und einen letzten (V_INT,3) Zwischenpegel aufweist, und dass die Vorrichtung (300) eine dritte Einrichtung (304) zum Treiben des Signals (V_OUT) von dem ersten Zwischenpegel (V_INT,1) auf den zweiten Zwischenpegel (V_INT,2) und eine vierte Einrichtung zum Treiben des Signals (V_OUT) von dem zweiten Zwischenpegel (V_INT,2) auf den letzten Zwischenpegel (V_INT,3) aufweist.

5. Vorrichtung (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Anzahl der Einrichtungen (102, 104, 106) zum Treiben des Signals (V_OUT) ungerade ist.

6. Vorrichtung (300) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Einrichtungen (302, 304, 306, 308) zum Treiben des Signals (V_OUT) unterschiedliche Treiberstärken aufweisen.

7. Vorrichtung (100; 300) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Referenzpegel (V_REF) in der Mitte zwischen dem ersten (V_OUT,1) und dem zweiten (V_OUT,2) Signalpegel liegt.

8. Vorrichtung (100; 300) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Vorrichtung (100; 300) derart angeordnet ist, um für eine differentielle Signalübertragung ein Signal (V_OUT) von einem ersten Signalpegel (V_OUT,1) auf einen zweiten Signalpegel (V_OUT,2) und ein dazu invertiertes Signal von dem zweiten Signalpegel auf den ersten Signalpegel zu treiben.

9. Vorrichtung (100; 300) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Einrichtungen (102, 104, 106; 302, 304, 306, 308) zum Treiben des Signals Open-Drain-Treiber aufweisen.

10. Vorrichtung (100; 300) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Einrichtungen (102, 104, 106; 302, 304, 306, 308) zum Treiben des Signals Push-Pull-Treiber aufweisen.

11. Integrierte Schaltung, die eine Vorrichtung (100) nach einem der vorhergehenden Ansprüche (100; 300) aufweist.

12. Integrierte Schaltung nach Anspruch 11, dadurch gekennzeichnet, dass die integrierte Schaltung einen Direktzugriffspeicher (RAM) oder einen dynamischen Direktzugriffspeicher (DRAM) aufweist.