DE10139882C2 - Transceivereinheit für die Datenübertragung im Zeitmultiplexverfahren - Google Patents

Description

Die Erfindung betrifft eine Transceivereinheit für die Datenübertragung im Zeitmulti­ plexverfahren.

Bei der Datenübertragung im Zeitmultiplexverfahren werden mehrere niederbitratige Datensignale zu einem Zeitmultiplexsignal zusammengefasst, wobei jeweils ein oder mehrere Bit eines niederbitratigen Signals zusammengefasst werden. Zudem wird üblicherweise das Zeitmultiplexsignal einen gewissen Overhead beinhalten, der u. a. für das Demultiplexen der einzelnen zeitlichen Kanäle bzw. Managementaufgaben in den Sende- bzw. Empfangseinheiten erforderlich ist.

Da Übertragungsstrecken üblicherweise bidirektional ausgebildet sind, werden in der Praxis eine Sendeeinheit und eine Empfangseinheit jeweils zu einer Transceivereinheit zusammengefasst. Im Folgenden werden dabei die Begriffe Sendeeinheit und Empfangseinheit jeweils in Bezug auf das Senden und Empfangen der niederbitratigen Signale verstanden.

Eine derartige Transceivereinheit umfasst an jedem Eingang für ein niederbitratiges Signal üblicherweise eine Takt- und Datenaufbereitungseinheit, mit welcher das ankommende niederbitratige Datensignal hinsichtlich des Signalverlaufs, der beispielsweise durch die Übertragungseigenschaften einer vorhergehenden Übertragungsstrecke beeinträchtigt ist, wieder aufbereitet wird. Hierzu wird aus dem Datensignal mittels einer Phasenregelschleife der Takt des Datensignals gewonnen und nach einer entsprechenden Abtastung der einzelnen Bit des Signals das Signal in seiner ursprünglichen Form regeneriert. Das so regenerierte Signal wird zusammen mit dem Takt einem Pufferspeicher zugeführt. Für das Zusammenfassen der regenerierten, niederbitratigen Datensignale zu einem Zeitmultiplexsignal werden aus jedem einem Datensignal zugeordneten Pufferspeicher ein oder mehrere Bit nacheinander ausgelesen, wobei jedes ausgelesene Bit, entsprechend der wesentlich höheren Bitrate des Zeitmultiplexsignals, einem entsprechenden Bit des Zeitmultiplexsignals zugeordnet wird. Wie bereits erwähnt, beinhaltet das Zeitmultiplexsignal nicht nur reine Datenbits der niederbitratigen Signale, sondern zusätzlich einen entsprechenden Overhead und Idle-Zellen, um eine konstante (starre) Bitrate des Zeitmultiplexsignals zu erreichen. Beispielsweise können so vier Datensignale mit einer Bitrate von je 200 Mbit/s zu einem Zeitmultiplexsignal mit einer Bitrate von 1,25 Gbit/s zusammengefasst werden.

Dabei ist es nicht zwingend erforderlich, dass die einzelnen niederbitratigen Datensignale dieselbe Bitrate aufweisen. Es ist möglich, Datensignale mit unterschiedlicher (im Wesentlichen konstanter bzw. nur innerhalb relativ enger Grenzen schwankender) Bitrate zu einem Zeitmultiplexsignal zusammenzufassen.

Datensignale können in der Praxis nicht mit vollkommen konstanter Taktrate erzeugt werden, sondern weisen vielmehr bestimmte Schwankungen der Taktrate auf. Datenübertragungseinrichtungen nach dem Stand der Technik sind in der Lage, die Taktrate von Datensignalen innerhalb von Grenzen kleiner als 200 ppm konstant zu halten. Dennoch muss in entsprechenden Sende- bzw. Empfangseinheiten dafür Sorge getragen werden, dass derartige Schwankungen der Taktrate nicht zu Datenverlusten führen. Schwankungen der Taktrate der niederbitratigen Datensignale können bei der Datenübertragung beispielsweise dadurch kompensiert werden, dass dem Zeit­ multiplexsignal Füllbits (oder Idle-Zellen) hinzugefügt werden, wenn die einzelnen niederbitratigen Signale eine Taktrate aufweisen, die geringer ist als ein maximal zulässiger Wert. Dies bedingt jedoch einen entsprechenden schaltungstechnischen oder Software-Aufwand in den Sendeeinheiten bzw. Empfangseinheiten.

Auch bei den niederbitratigen Signalen besteht die Möglichkeit, Füllbits hinzuzufügen oder (von vornherein vorgesehene) Füllbits wegzulassen, um Schwankungen in der Bitrate des Signals ausgleichen zu können.

Zur Realisierung dieser Technik, wurden für die Datenübertragung beispielsweise entsprechend dem SONET/SDH oder ATM-Standard integrierte Schaltkreise entwickelt, die sämtliche Funktionen einer Takt- und Datenaufbereitungseinheit übernehmen. Derartigen integrierten Schaltkreisen, wie beispielsweise dem Clock-and- Data-Recovery-Schaltkreis SY87701V der Firma MICREL, wird neben dem Datensignal ein hochgenauer, konstanter Referenztakt zugeführt. Das Datensignal wird einer ersten Phasenregelschleife des Schaltkreises zugeführt, mit welcher aus dem Datensignal der Takt des Datensignals regeneriert und unter Verwendung des regenerierten Taktsignals das Regenerieren des Datensignals vorgenommen wird. Mittels einer zweiten Phasenregelschleife wird der dem Schaltkreis zugeführte Referenztakt vervielfacht. Der vervielfachte Referenztakt wird ebenfalls der ersten Phasenregelschleife zugeführt und dient als "training frequency", um die erste Phasenregelschleife auch dann zentriert zu halten, wenn dieser kein Datensignal zugeführt ist. Gleichzeitig wird der vervielfachte, konstante Referenztakt einem Ausgang zugeführt, so dass das betreffende Ausgangssignal für eine nachfolgende Multiplexstufe zur Erzeugung eines Zeitmultiplexsignals nach dem betreffenden Standard mit starrer Bitrate erzeugt werden kann (Micrel, SY87701V, Clock and Data Recovery, Datasheet, April 2001).

Daneben wurden auch Übertragungsverfahren entwickelt, bei denen geringfügige Schwankungen der Bitraten der niederbitratigen Signale innerhalb bestimmter Toleranzen (z. B. 200 ppm) akzeptiert und nicht durch Füllbits ausgeglichen werden.

In der Sendeeinheit eines Transceivers für diese Technik der Datenübertragung im Zeitmultiplexverfahren werden die Daten des empfangenen Zeitmultiplexsignals zunächst in die Daten der einzelnen zu sendenden niederbitratigen Datensignale aufgesplittet und die betreffenden Daten jedes Signals bzw. jedes Kanals in jeweils einen Pufferspeicher eingelesen. Das Füllen des Pufferspeichers ist dabei auch von den Schwankungen der Bitrate des betreffenden niederbitratigen Signals abhängig. Soll das ursprüngliche niederbitratige Datensignal (ohne Füllbits) wieder gewonnen werden, so ist es erforderlich, die Auslesegeschwindigkeit des Pufferspeichers für das Erzeugen des gedemultiplexten niederbitratigen Signals der Füllgeschwindigkeit anzupassen. Hierzu wird bei bekannten Transceivereinheiten ein spannungsgesteuerter Oszillator verwendet, dessen Steuereingang eine Spannung zugeführt ist, die ein Maß für den mittleren Füllstand des Pufferspeichers ist. Das Ausgangssignal des spannungsgesteuerten Oszillators kann mittels einer Phasenregelschleife vervielfacht werden. Das in seiner Taktrate vervielfachte Ausgangssignal dem Pufferspeicher zugeführt und als Takt für das Auslesen des Pufferspeichers verwendet.

Die Taktvervielfachung ist in der Praxis oft erforderlich, da spannungsgesteuerte Oszillatoren nur für relativ niedrige Frequenzen, beispielsweise 20 MHz, zu akzeptablen Preisen erhältlich sind und zudem derartige Oszillatoren für niedrige Frequenzen eine deutlich geringere Baugröße aufweisen als entsprechende Oszillatoren für hohe Frequenzen.

Aus der DE 34 36 722 C2 ist eine Anordnung für den Breitband- und diensteintegrierten Datenverkehr über Glasfasern bekannt, welche es ermöglicht, in der vermittlungsseitigen teilnehmerindividuellen Einrichtung der Anordnung sowohl in Sende- als auch in Empfangsrichtung zwischen Breitband- und Schmalbandkoppelfeld und der Teilnehmeranschlussleitung eine Schaltungseinheit mit dem gleichen Aufbau und den gleichen Funktionen zur Aufbereitung, Multiplexbildung und zum Trennen von ISDN-Schmalbandkanal (2 Mbit/s) und Breitbandkanal (140 Mbit/s) zu verwenden. Die Struktur dieser Schaltungseinheit umfasst die erforderliche Anzahl von Phasenregelschleifen für den Sende- bzw. Empfangsteil welchen jeweils ein Taktnormal von 139 bzw. 264 Mhz zuführbar ist.

Ausgehend von dem eingangs genannten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, eine Transceivereinheit für die Datenübertragung im Zeitmultiplexverfahren zu schaffen, welche die Datenübertragung von niederbitratigen Signalen ermöglicht, deren Bitrate innerhalb zulässiger enger Grenzen schwanken kann, welche mit geringem schaltungstechnischen Aufwand und damit kostengünstig realisierbar ist und welche eine geringe Baugröße aufweist.

Die Erfindung löst diese Aufgabe mit den Merkmalen des Patentanspruchs 1.

Die Erfindung geht von der Erkenntnis aus, dass sich der schaltungstechnische Aufwand zur Realisierung einer Transceivereinheit für die Datenübertragung im Zeitmultiplex drastisch reduzieren lässt, wenn der zweiten Phasenregelschleife der Takt- und Daten-Aufbereitungseinheit der Empfangseinheit kein konstanter Referenztakt zugefügt wird, der mittels eines separaten Oszillators erzeugt werden müsste. Statt dessen wird dieser zweiten Phasenregelschleife der Takt des Oszillators der Sendeeinheit für den betreffenden Kanal zugeführt, welcher entsprechend dem Takt des gedemultiplexten empfangenen Datensignals (innerhalb gewisser relativ enger Grenzen) schwankt.

Überraschenderweise hat sich herausgestellt, dass die Funktion der ersten Phasenregelschleife der Sendeeinheit in keiner Weise beeinträchtigt wird, wenn dieser anstelle eines konstanten Referenztakts das in seiner Taktrate schwankende Ausgangssignal des Oszillators der betreffenden Sendeeinheit erhält.

Auf diese Weise kann ein separater Oszillator zur Erzeugung des Referenztakts für die erste Phasenregelschleife der Empfangseinheit eingespart werden.

Nach einer Ausführungsform der Erfindung sind die Oszillatoren der Sendeeinheit so ausgebildet, dass ihre Frequenz mittels eines digitalen Signals einstellbar ist. Hierdurch ergibt sich der Vorteil, dass der Füllstand des jeweils zugeordneten Pufferspeichers nicht mehr in ein analoges Signal, insbesondere eine analoge Steuerspannung für einen spannungsgesteuerten Oszillator umgewandelt werden muss.

Nach der bevorzugten Ausführungsform der Erfindung ist jede Takt- und Daten- Aufbereitungseinheit der Empfangseinheit der Transceivereinheit als integrierter Schaltkreis ausgebildet. Hierdurch ergibt sich ein äußerst kostengünstiger Aufbau und eine geringe Baugröße der Transceivereinheit. Es können an sich bekannte integrierte Schaltkreise verwendet werden, wie sie beispielsweise für die Datenübertragung nach dem SONET/SDH- oder ATM-Standard entwickelt wurden. Die Entwicklung neuer Schaltkreise ist nicht erforderlich.

Weitere Ausführungsformen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.

In der Zeichnung zeigen

Fig. 1 ein schematisches Blockschaltbild einer Transceivereinheit nach der Erfindung und

Fig. 2 ein schematisches Blockschaltbild einer Takt- und Datenaufbereitungseinheit.

Die in Fig. 1 dargestellte Transceivereinheit 1 umfasst eine Empfangseinheit 3 und eine Sendeeinheit 5. Eingängen E₁ bis E₄ der Empfangseinheit 3 ist jeweils ein elektrisches Signal S₁ bis S₄ niederer Bitrate zugeführt. Bei der Ausführungsform gemäß Fig. 1 ist jeder Eingang E₁ bis E₄ mit einer optisch-elektrischen Wandeleinheit 7 verbunden, welcher über einen Lichtwellenleiter 9 ein dem elektrischen Signal S₁ bis S₄ entsprechendes optisches Signal zugeführt wird. Aus Gründen einer einfacheren Darstellung ist in Fig. 1 nur für den ersten Kanal, dem der Eingang E₁ und das niederbitratige Signal S₁ zugeordnet ist, der schematische Signallauf mit den betreffenden Komponenten vollständig dargestellt. Jeder weitere Kanal weist auf der niederbitratigen Seite (vor der Multiplexereinheit bzw. nach der Demultiplexereinheit) einen identischen Signallauf und identische Komponenten auf.

Das elektrische Signal S₁ wird vom Eingang E₁ der Empfangseinheit 3 einem Eingang einer Takt- und Daten-Aufbereitungseinheit 11 zugeführt. Diese Einheit erzeugt bzw. regeneriert aus dem ihr zugeführten Datensignal S₁ den Takt dieses Signals und erzeugt nach einer entsprechenden Abtastung des Signals S₁ mittels des regenerierten Takts das aufbereitete Signal S_1r. Neben diesem regenerierten Signal S_1r führt die Takt- und Daten-Aufbereitungseinheit 11 auch das regenerierte Taktsignal T_1r einer Multiplexeinheit 13 zu.

Die Empfangseinheit 3 in Fig. 1 umfasst drei weitere Takt- und Daten- Aufbereitungseinheiten 11 (angedeutet durch die Punkte in Fig. 1), welchen über weitere Eingänge E₂ bis E₄ jeweils ein entsprechendes Datensignal niederer Bitrate S₂ bis S₄ zugeführt ist. Die Ausgangssignale S_2r, T_2r bis S_4r, T_4r werden entsprechend erzeugt und der Multiplexeinheit 13 zugeführt.

Die Multiplexeinheit 13 erzeugt aus den ihr zugeführten Signalen das Zeitmultiplexsignal S_mux, welches über einen Ausgang A_mux der Empfangseinheit 3 bei dem in Fig. 1 dargestellten Ausführungsbeispiel einer elektrisch-optischen Wandlereinheit 15 zugeführt ist. Das durch diese erzeugte optische Zeitmultiplexsignal ist einem Lichtwellenleiter 17 zugeführt.

Einem Eingang E_mux der Sendeeinheit 5 wird elektrisches Zeitmultiplexsignal S'_mux zugeführt, welches zuvor mittels einer optisch-elektrischen Wandlereinheit 19 aus einem optischen Zeitmultiplexsignal erzeugt wurde. Ausgehend vom Eingang E_mux wird das elektrische Zeitmultiplexsignal S'_mux einer Demultiplexeinheit 21 der Sendeeinheit 5 zugeführt. Die Demultiplexeinheit 21 extrahiert aus dem empfangenen Zeitmultiplexsignal S'_mux wieder die vier, den einzelnen Kanälen entsprechenden empfangenen Datensignale niederer Bitrate S'₁ bis S'₄ und führt diese jeweils einem Pufferspeicher 23 der Demultiplexeinheit 21 zu.

Jedem Pufferspeicher 23 ist ein Taktsignal T_buf,1 bis T_buf,4 zugeführt, wobei das jeweilige Taktsignal festlegt, mit welcher Taktrate die einzelnen Bits aus dem jeweiligen Pufferspeicher 23 ausgelesen werden.

Jedes aus einem Pufferspeicher 23 ausgelesene Signal S'₁ bis S'₄ wird einem Ausgang A₁ bis A₄ der Empfangseinheit 5 und anschließend einer elektrisch-optischen Wandlereinheit 25 zugeführt. Nach der elektrisch-optischen Wandlung wird jedes der Signale S'₁ bis S'₄ einem Lichtwellenleiter 27 zugeführt.

Der Vorgang des Auslesens der einzelnen Signale aus den Pufferspeichern 23 wird weiter unten anhand der Fig. 2 näher erläutert.

Fig. 2 zeigt in schematischer Darstellung das Blockschaltbild der als integrierten Schaltkreis ausgebildeten Takt- und Datenaufbereitungseinheit 11. Eine solche Takt- und Daten-Aufbereitungseinheit 11 ist in der Transceivereinheit 1 für jeden Kanal, d. h. für jedes der zu multiplexenden Signale niederer Bitrate S₁ bis S₄ vorgesehen.

Der Takt- und Daten-Aufbereitungseinheit 11 ist jeweils eines der Signale niederer Bitrate S_i (i = 1, . . ., 4) zugeführt, wobei das betreffende Signal zunächst zu einem Phasendetektor 29 einer ersten Phasenregelschleife 31 gelangt. Die Phasenregelschleife 31 umfasst des Weiteren eine Einheit 33 zur Filterung des bzw. der ihr zugeführten Signale, wodurch das Einschwingverhalten und Einrastverhalten der Phasenregelschleife bestimmt wird, einen spannungsgesteuerten Oszillator 35 sowie einen weiteren Phasen-/Frequenzdetektor 37. Der Einheit 33 ist als weiteres Eingangssignal das Ausgangssignal des Phasen-/Frequenzdetektors 37 zugeführt.

Das grundsätzliche Prinzip der Funktionsweise der ersten Phasenregelschleife 31 entspricht der Funktionsweise einer üblichen Phasenregelschleife, so dass auf eine detailliertere Erläuterung verzichtet werden kann. Am Ausgang des spannungsgesteuerten Oszillators 35 liegt das aus dem Eingangssignal S_i regenerierte Taktsignal T_ir (i = 1, . . ., 4) an. Mit Hilfe dieses regenerierten Taktsignals nimmt der Phasendetektor 29 eine Abtastung des ihm zugeführten Signals S_i vor und erzeugt an einem weiteren Ausgang das regenerierte Datensignal S_ir (i = 1, . . ., 4), welches an einem weiteren Ausgang der Takt- und Daten-Aufbereitungseinheit 11 abgegeben wird.

Im unteren Bereich der Fig. 2 ist eine zweite Phasenregelschleife 39 der Takt- und Daten-Aufbereitungseinheit 11 dargestellt, welche einen Phasen-/Frequenzdetektor 41, eine Filtereinheit 43, einen spannungsgesteuerten Oszillator 45 sowie eine Teilereinheit 47 umfasst.

Der zweiten Phasenregelschleife 39 ist, wie in Fig. 1 dargestellt, jeweils das Signal eines externen spannungsgesteuerten Oszillators 49 der Sendeeinheit 5 zugeführt. Dabei ist für jeden Kanal der Transceivereinheit 1 bzw. der Sendeeinheit 5 ein separater spannungsgesteuerter Oszillator 49 vorgesehen. Der Ausgangstakt T_ref,i (i = 1, . . ., 4) jedes externen spannungsgesteuerten Oszillators 49 ist, wie bereits erwähnt, jeweils der zweiten Phasenregelschleife 39 einer Takt- und Daten-Aufbereitungseinheit 11 zugeführt. Die zweite Phasenregelschleife fungiert durch die vorhandene Teilereinheit 47 als Frequenzvervielfacher.

Der vervielfachte Referenztakt n × T_ref,i, welcher am Ausgang der zweiten Phasenregelschleife 39 auftritt, ist einerseits als weiteres Referenzsignal dem Phasen- /Frequenzdetektor 37 der ersten Phasenregelschleife 31 und andererseits einem weiteren Ausgang der Takt- und Daten-Aufbereitungseinheit 11 zugeführt.

Der ersten Phasenregelschleife 31 dient der vervielfachte Referenztakt n × T_ref,i zur Verbesserung deren Einrastverhaltens bzw. als "Training frequency", um die Phasenregelschleife zentriert zu halten, wenn kein Datensignal S_i anliegt.

Ein derartiger integrierter Schaltkreis, der die Funktionen der Takt- und Daten- Aufbereitungseinheit 11 beinhaltet, ist beispielsweise von der Firma MICREL, Inc. erhältlich (integrierter Schaltkreistyp SY87701V). Dieser Schaltkreis ist insbesondere für SONET/SDH- bzw. ATM-Anwendungen entwickelt worden. Dabei wird dem Schaltkreis jeweils ein hochkonstanter Referenztakt zugeführt und mittels der zweiten Phasenregelschleife in seiner Taktrate vervielfacht.

Das Vervielfachen der Taktrate ist erforderlich, da quarzbasierte spannungsgesteuerte Oszillatoren für entsprechend hohe Frequenzen überhaupt nicht erhältlich oder entsprechend teuer sind. Zudem sind spannungsgesteuerte Oszillatoren für höhere Frequenzen deutlich baugrößer als solche für niedrigere Frequenzen. Es wird daher die Kombination eines preiswerten quarzbasierten spannungsgesteuerten Oszillators für niedrige Frequenzen in Verbindung mit einem Frequenzvervielfacher, z. B. einer Phasenregelschleife mit einem nicht quarzbasierten spannungsgesteuerten Oszillator verwendet.

Die Besonderheit der Schaltung gemäss Fig. 1 liegt nun darin, dass der zweiten Phasenregelschleife 39 der Takt- und Daten-Aufbereitungseinheit 11 kein konstanter Referenztakt zugeführt ist, sondern das in gewissen Grenzen in seiner Frequenz schwankende Ausgangssignal T_ref,i des betreffenden externen spannungsgesteuerten Oszillators 49 der Sendeeinheit 5. Die Schwankungen der Frequenz des Takts T_ref,i rühren daher, dass dem spannungsgesteuerten Oszillator 49 als Steuergröße die Steuerspannung U_ref,i (i = 1, . . ., 4) zugeführt ist, welche jeweils den Füllstand des betreffenden Pufferspeichers 23 der Demultiplexeinheit 21 repräsentiert.

Die Demultiplexeinheit 21 ist dabei so ausgebildet, dass die geschlossene Regelschleife, bestehend aus dem Pufferspeicher 23, dem spannungsgesteuerten Oszillator 49 und der zweiten Regelschleife der Takt- und Daten-Aufbereitungseinheit 11 versucht, den Füllstand des Pufferspeichers 23 jeweils in einem mittleren Bereich zu halten. Hierzu wird die Steuergröße U_ref,i jeweils (zeitlich) so gewählt, dass das Auslesen der Bits des Pufferspeichers mit einer solchen Taktrate des Signals T_buf,i (i = 1, . . ., 4) erfolgt, dass sich der gewünschte mittlere Füllstand des Pufferspeichers 23 einstellt. Das Signal T_buf,i ist, wie vorstehend erläutert, mit dem Ausgangssignal n × T_ref,i der zweiten Phasenregelschleife 39 der Einheit 11 identisch, das durch Frequenzvervielfachung aus dem Ausgangssignal T_ref,i des spannungsgesteuerten Oszillators 49 entsteht.

Die zweite Phasenregelschleife 39 der Takt- und Daten-Aufbereitungseinheit 11 dient somit gleichzeitig zwei unterschiedlichen Zwecken: Einerseits ist diese Phasenregelschleife 39 ohnehin erforderlich, um die "training frequency" für die erste Phasenregelschleife 31 zu erzeugen. Zum anderen dient sie zur Frequenzvervielfachung des Taktsignals T_ref,i des spannungsgesteuerten Oszillators 49, um das Taktsignal T_buf für das Auslesen der Bits des betreffenden Pufferspeichers 23 zu erzeugen.

Überraschenderweise hat sich herausgestellt, dass die erstgenannte Funktionalität, nämlich das Erzeugen der "training frequency" auch mit einem in seiner Frequenz geringfügig schwankenden Taktsignal möglich ist. Erst hierdurch kann die zweitgenannte Funktionalität gewährleistet werden.

Die Ausführungsform gemäss den Fig. 1 und 2 ermöglicht somit eine äußerst kostengünstige und baukleine Realisierung einer Transceivereinheit für die Datenübertragung im Zeitmultiplexverfahren.

Abschließend sei darauf hingewiesen, dass die Demultiplexeinheit 21 weitere Signale S_div,i (i = 1, . . ., 4) erzeugt, welche jeweils einer Teilereinheit 47 der zweiten Phasenregelschleife 39 der Einheiten 11 zugeführt sind und das Teilerverhältnis der jeweiligen Teilereinheit 47 und damit den Multiplikator n des Ausgangssignals n × T_ref,i der zweiten Phasenregelschleife 39 bestimmen.

Claims (8)

1. Transceivereinheit für die Datenübertragung im Zeitmultiplexverfahren,

• a) mit einer Empfangseinheit (3) mit N Eingängen (E₁ bis E_N) für jeweils ein Datensignal (S₁ bis S_N), wobei jeder Eingang (E₁ bis E_N) mit jeweils einer Takt- und Daten-Aufbereitungseinheit (11) verbunden ist, und mit einer Multiplexeinheit (13), welcher die aufbereiteten Datensignale (S_1r bis S_Nr) zugeführt sind und welche die aufbereiteten Datensignale zu einem Zeitmultiplexsignal (S_mux) zusammenfasst und an einem Ausgang (A_mux) zur Übertragung über eine Übertragungsstrecke abgibt,
• b) wobei die Takt- und Daten-Aufbereitungseinheit (11) eine erste Phasenregelschleife (31) umfasst, welcher das Datensignal (S₁ bis S_N) zugeführt ist und mittels welcher aus dem Datensignal der Takt (T_1r bis T_Nr) regeneriert wird, wobei der regenerierte Takt zur Aufbereitung des Datensignals verwendet wird, und
• c) wobei die Takt- und Daten-Aufbereitungseinheit (11) eine zweite Phasenregelschleife (39) zur Frequenzvervielfachung eines ihr zugeführten externen Taktsignals (T_ref,1 bis T_ref,N) aufweist, deren Ausgangs-Taktsignal (n × T_ref,1 bis n × T_ref,N) der ersten Phasenregelschleife (31) zugeführt wird und dieser zumindest dann als Trainingsfrequenz dient, wenn dieser Phasenregelschleife kein Datensignal (S₁ bis S_N) zugeführt ist oder wenn die erste Phasenregelschleife (31) nicht auf das Datensignal eingerastet ist,
• d) mit einer Sendeeinheit (5) mit einem Eingang (E_mux) für ein zu empfangendes Zeitmultiplexsignal (S'_mux), welche das empfangene Zeitmultiplexsignal in die in die einzelnen in diesem zusammengefassten Datensignale (S'₁ bis S'_N) aufsplittet und die Daten jeweils in einem Pufferspeicher (23) vorbestimmter Größe zwischenspeichert,
• e) wobei ein sequenzielles Auslesen der im Pufferspeicher (23) enthaltenen Daten zu jeweils einem von N Ausgängen (A₁ bis A_N) der Sendeeinheit (5) entsprechend einem dem Pufferspeicher (23) zugeführten Auslese- Taktsignal (T_buf,1 bis T_buf,N) erfolgt,
• f) wobei das Auslese-Taktsignal (T_buf,1 bis T_buf,N) mittels eines Ozillators (49) erzeugt wird, dessen Ausgangssignalfrequenz (T_ref,1 bis T_ref,N) mittels der zweiten Phasenregelschleife (39) auf die erforderliche Frequenz des Auslese-Taktsignals (T_buf,1 bis T_buf,N) vervielfacht und dem Pufferspeicher (23) zugeführt wird und
• g) wobei der Ausgang des Oszillators (49) mit einem Taktsignaleingang der zweiten Phasenregelschleife (39) verbunden ist, so dass das Ausgangssignal des Oszillators (T_ref,1 bis T_ref,N) als externes Taktsignal der zweiten Phasenregelschleife der Takt- und Daten-Aufbereitungseinheit (11) der Empfangseinheit (3) zugeführt wird.

2. Transceivereinheit nach Anspruch 1, dadurch gekennzeichnet, dass der Oszillator (49) als steuerbarer, spannungsgesteuerter Oszillator ausgebildet ist und dass dem Oszillator (49) eine den Füllstand des Pufferspeichers (23) darstellende Steuergröße (U_ref,1 bis U_ref,N), vorzugsweise in Form einer entsprechenden Steuerspannung, zugeführt ist.

3. Transceivereinheit nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Oszillator (49) in seiner Frequenz mittels eines digitalen Signals steuerbar ist.

4. Transceivereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Phasenregelschleife (39) der Empfangseinheit (3) eine Frequenzteilereinheit (47) umfasst, welche in ihrem Teilerverhältnis mittels eines digitalen Signals (S_div,1 bis S_div,N) steuerbar ist.

5. Transceivereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass dem Ausgang (A_mux) der Empfangseinheit (3) eine elektrisch-optische Wandlereinheit (15) nachgeschaltet und dem Eingang (E_mux) der Sendeeinheit (5) eine optisch-elektrische Wandlereinheit (19) vorgeschaltet ist.

6. Transceivereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass den N Eingängen (E₁ bis E_N) der Empfangseinheit (3) jeweils eine optisch-elektrische Wandlereinheit (7) vorgeschaltet und den N Ausgängen (A₁ bis A_N) der Sendeeinheit (5) jeweils eine elektrisch-optische Wandlereinheit (25) nachgeschaltet ist.

7. Transceivereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jede Takt- und Daten-Aufbereitungseinheit (11) als integriertes Bauelement ausgebildet ist.

8. Transceivereinheit nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass mehrere Takt- und Daten-Aufbereitungseinheiten (11) als ein einzelnes integriertes Bauelement ausgebildet ist.