DE10139061A1

DE10139061A1 - Gatterübergangszähler

Info

Publication number: DE10139061A1
Application number: DE10139061A
Authority: DE
Inventors: Shad R Shepston; Jeff Rearick; John G Rohrbaugh
Original assignee: Agilent Technologies Inc
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2000-08-11
Filing date: 2001-08-09
Publication date: 2002-02-21
Anticipated expiration: 2021-08-10
Also published as: SG106622A1; US6396312B1; JP2002116231A; DE10139061C2

Abstract

Gatterübergangszähler. Ein Ringoszillator stellt eine Mehrzahl von Ausgängen bereit, die alle bezüglich des benachbarten Ausgangs um eine Gatterverzögerung verzögert sind. Die Ausgangssignale des Ringoszillators werden auf ein Empfangen eines Haltesignals hin durch ein Array von Zwischenspeichern erfaßt. Der letzte Zwischenspeicher treibt einen Ripple-Zähler. Bei der bevorzugten Implementierung werden fünf Inverter in dem Ringoszillator verwendet, so daß jeder vollständige Zyklus des Ringoszillators zehn Gatterverzögerungen darstellt. Ein Ripple-Zähler zählt die Anzahl von Gatterverzögerungen in Zehnerschritten. Die Zwischenspeicherausgangssignale R und die Ausgänge C des Ripple-Zählers können in eine binäre Darstellung P der Anzahl von Gatterverzögerungen umgewandelt werden, um einen Zählwert in dem kleinsten Zeitinkrement bereitzustellen, das durch die Schaltung erzeugt werden kann.

Description

Diese Erfindung betrifft allgemein das Gebiet von Zeitge berschaltungen. Spezieller betrifft die Erfindung eine Vor richtung und ein Verfahren zur Verwendung eines Ringzählers zum Zählen von Gatterübergängen.

Bei vielen Schaltungsanwendungen ist es üblich, Zeit in einzelnen Zeitsegmenten zu messen, die außer Bezug zu her kömmlichen Zeitmaßen (z. B. Sekunden oder Mikrosekunden) stehen können. Ein einfaches Beispiel ist die Zahl der Taktübergänge, die ein Mikroprozessor braucht, um eine ge gebene Aufgabe (z. B. eine Additions- oder Divisionsfunkti on) auszuführen. Wenn, bei einem anderen Beispiel, eine Schaltung unter Verwendung einer konventionellen Taktgeber schaltung, die eine Taktperiode T aufweist, arbeitet, kann es nötig sein, einen logischen Übergang herzustellen, der bei ungefähr 1/16 der Zeitperiode T nach dem Taktübergang erfolgt. Als Zähler konfigurierte Zwischenspeicher (lat ches) und/oder Register können auf herkömmlichem Wege ver wendet werden, um solche Übergangszeiten zu erstellen, in dem die mehreren Zwischenspeichern oder Registern zugeord nete Zeitverzögerung angesammelt wird, um die gewünschte Zeitverzögerung zu erzeugen. Da derartige Zwischenspeicher und Register von mehreren Gatterübergängen verursachte Ver zögerungen aufweisen, können mit ihnen relativ lange Verzö gerungen zusammenhängen. Bei vielen Anwendungen, vor allem bei höheren Frequenzen, ist die mit dem Umschalten eines Zwischenspeichers oder Registers zusammenhängende Zeitver zögerung kein ausreichend kleines Zeitinkrement, um eine ausreichende Auflösung bereitzustellen, um eine gewünschte zeitliche Genauigkeit zu erzielen. Nehmen wir eine CMOS- Schaltung von 1,8 Mikrometer, bei der eine Taktperiode T 2,0 Nanosekunden und eine Gatterverzögerung 30 Pikosekunden beträgt, und ein Zwischenspeicher sechs Gatterverzögerungen oder 180 Pikosekunden erfordert. Bei diesem Beispiel gilt: T/16 = 125 Pikosekunden. Bei diesem Beispiel ist also eine Zwischenspeicherverzögerung viel zu groß, um sich dem für die meisten Anwendungen erforderlichen 1/16 einer Taktperi ode zu nähern. Bei dieser Anwendung kann die gewünschte Zeit im allgemeinen nur innerhalb ca. dreier Gatterverzöge rungen (die Hälfte der sechs Gatterverzögerungen des Zwi schenspeichers) garantiert werden.

Darüber hinaus können Abweichungen bei der Prozessierung integrierter Schaltungen die einem gegebenen Zwischenspei cher und Register zugeordnete absolute Zeit um beträchtli che Werte verändern. Dadurch wird das Problem der Verwen dung eines Zwischenspeichers oder Registers unter manchen Umständen erschwert, da der Fehler bezüglich der Auflösung durch Bearbeitungsabweichungen noch verstärkt werden kann. Wird, in Anbetracht des obigen Beispiels, die Taktperiode festgelegt (z. B. durch einen quarzgesteuerten Oszilla tor), so würde eine Prozessierungsabweichung, die nur zu einem zehnprozentigen Anstieg der Gatterverzögerungszeit führt, eine Zwischenspeicherverzögerung von 198 Pikosekun den nach sich ziehen - was sogar noch weiter von dem erfor derlichen T/16 = 125 Pikosekunden entfernt liegt.

Deshalb wäre es vorteilhaft, das kleinste zur Verfügung stehende Zeitmessungsinkrement zu verwenden, um derartige Fehler zu minimieren. Im Fall der Ausgestaltung integrier ter Schaltungen ist die kleinste Verzögerungszeit im allge meinen ein einzelner Gatterübergang. Aufgrund beträchtli cher Abweichungen bei Bearbeitungsparametern kann man die absolute Anzahl von Gatterübergängen jedoch nicht zuverläs sig wissen. Bei dem obigen Beispiel entsprechen vier Gat terübergänge 120 Pikosekunden, was den erforderlichen 125 Pikosekunden für die meisten Anwendungen ausreichend nahe kommt. Fachleute wissen jedoch, daß eine Gatterübergangs zeit für diesen Prozeß zwischen 20 und 50 Pikosekunden betragen kann. Dies bedeutet, daß die genaue Anzahl von Gatterübergängen, die erforderlich sind, um sich den 125 Pikosekunden zu nähern, zwischen zwei und sechs liegen könnte.

Es ist die Aufgabe der vorliegenden Erfindung, eine Gatter übergangszählerschaltung mit günstigen Eigenschaften und Verfahren für dieselbe zu schaffen.

Diese Aufgabe wird durch eine Schaltung zur Zählung von Gatterübergängen gemäß Anspruch 1 oder gemäß Anspruch 16 gelöst.

Bei einem Ausführungsbeispiel der vorliegenden Erfindung umfaßt eine der vorliegenden Erfindung entsprechende und Schaltung, die Gatterübergänge zählt, einen Ringoszillator mit einer Mehrzahl von N invertierenden Schaltungen, wobei N eine ungerade Ganzzahl ist und jede invertierende Schal tung einen Eingang und einen Ausgang aufweist. Die inver tierenden Schaltungen sind von Eingang zu Ausgang miteinan der verbunden, um eine Endlosschleife zu bilden. Die Schal tung umfaßt einen Eingang zum Empfangen eines Halten- Steuersignals, um die Schwingung des Ringoszillators anzu halten. Die Schaltung umfaßt ferner eine Mehrzahl von N Zwischenspeichern, wobei jeder Zwischenspeicher einen Ein gang und einen Ausgang aufweist und jeder der Eingänge der N Zwischenspeicher mit einem der Ausgänge der N invertie renden Schaltungen verbunden ist. Das Halten-Steuersignal ist mit der Mehrzahl von N Zwischenspeichern gekoppelt, um das Ausgangssignal der N invertierenden Schaltungen zu er fassen, wenn das Halten-Steuersignal empfangen wird.

Bei einem anderen Ausführungsbeispiel umfaßt eine Schal tung, die der vorliegenden Erfindung entspricht und Gatter übergängen zählt, einen Ringoszillator mit einer Mehrzahl von N invertierenden Schaltungen, wobei N eine ungerade Ganzzahl ist. Jede invertierende Schaltung weist einen Ein gang und einen Ausgang auf. Die invertierenden Schaltungen sind von Eingang zu Ausgang miteinander verbunden, um eine Endlosschleife zu bilden. Der Ringoszillator umfaßt eine Schaltung zum Empfangen eines Starten-Steuersignals, um die Schwingung des Ringoszillators zu starten, sowie eine Schaltung zum Empfangen eines Halten-Steuersignals, um die Schwingung des Ringoszillators zu stoppen. Es ist eine Mehrzahl von N Puffern vorgesehen, und bei einer Mehrzahl von N Zwischenspeichern, die jeweils einen Eingang und ei nen Ausgang aufweisen, ist jeder der N Zwischenspeicherein gänge durch einen der N Puffer mit einem der Ausgänge der N invertierenden Schaltungen verbunden. Das Halten- Steuersignal ist mit der Mehrzahl von N Zwischenspeichern gekoppelt, um den Ausgang der N invertierenden Schaltungen zu erfassen, wenn das Halten-Steuersignal empfangen wird. Bei einem Ripple-Zähler (bzw. Welligkeitszähler) ist ein Eingang mit einem der Zwischenspeicherausgängen verbunden. Der Ripple-Zähler zählt eine Anzahl von Übergängen des Zwi schenspeicherausgangs und erzeugt ein Ripple-Zähler- Ausgangssignal. Eine logische Schaltung empfängt die N Zwi schenspeicherausgangssignale und konvertiert die N Zwi schenspeicherausgangssignale in einen binären Wert.

Ein Verfahren, das mit bestimmten Ausführungsbeispielen der vorliegenden Erfindung übereinstimmt, zum Erfassen des Zu stands eines Ringoszillators, bei dem der Ringoszillator eine Mehrzahl von N invertierenden Schaltungen umfaßt, wo bei N eine ungerade Ganzzahl ist und jede invertierende Schaltung einen Eingang und einen Ausgang aufweist, die in vertierenden Schaltungen von Eingang zu Ausgang miteinander verbunden sind, um eine Endlosschleife zu bilden, umfaßt folgendes: Bewirken, daß der Ringoszillator oszilliert; Empfangen eines Halten-Steuersignals, um die Schwingung des Ringoszillators anzuhalten; und Zwischenspeichern eines Werts bei jedem Ausgang in einem der Mehrzahl von N Zwi schenspeichern, um einen zwischengespeicherten Wert R zu erhalten.

Bei einem anderen Verfahren, das mit der vorliegenden Er findung übereinstimmt, zum Erfassen des Zustands eines Rin goszillators, wobei der Ringoszillator eine Mehrzahl von N Logikgattern aufweist, jedes Gatter einen Eingang und ei nen Ausgang aufweist und die Gatter von Eingang zu Ausgang miteinander verbunden sind, um eine Endlosschleife zu bil den, umfaßt das Verfahren folgendes: Bewirken, daß der Ringoszillator oszilliert; Empfangen eines Halten- Steuersignals, um die Schwingung des Ringoszillators anzu halten; und Zwischenspeichern eines Werts bei jedem Ausgang in einem der Mehrzahl von N Zwischenspeichern, um einen zwischengespeicherten Wert R zu erhalten.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines Gatterübergangszählers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 2 eine Schaltbild des Ringoszillators, der Zwi schenspeicher und des Ripple-Zählers der Fig. 1 für ein Ausführungsbeispiel der vorliegenden Er findung;

Fig. 3 ein Ablaufdiagramm, das die Wechselwirkung des Startsignals und des Haltsignals mit dem Ringzäh ler der Fig. 1 veranschaulicht;

Fig. 4 eine Schaltungsausführung des Wandlers 70 der Fig. 1;

Fig. 5 ein Ausführungsbeispiel eines programmierbaren Teilers, der verwendet werden kann, um den Wert von F in Fig. 1 bei einem Ausführungsbeispiel der Erfindung selektiv aufzuteilen.

Während diese Erfindung in vielen verschiedenen Formen aus geführt werden kann, werden spezifische Ausführungsbeispie le in den Zeichnungen dargestellt und hierin ausführlich beschrieben, wobei es sich versteht, daß die vorliegende Patentoffenlegungsschrift als Beispiel der Prinzipien der Erfindung anzusehen ist und die Erfindung nicht auf die ge zeigten und beschriebenen spezifischen Ausführungsbeispiele beschränken soll. In der folgenden Beschreibung werden gleiche Bezugszeichen zur Beschreibung gleicher, ähnlicher oder einander entsprechender Teile in den verschiedenen An sichten der Zeichnungen verwendet.

Bezug nehmend auf Fig. 1 verwendet die vorliegende Erfin dung einen Ringoszillator 10 mit Ausgangssignalen, die an dem Ausgang jedes Inverters in dem Ring erfaßt werden, als Mechanismus zum Messen der in einem einzelnen Gatterüber gang verstrichenen Zeit für die vorliegende Erfindung. Der Ausgang jedes Inverters in dem Ringoszillator 10 ist mit einer Mehrzahl von Zwischenspeichern 20 gekoppelt. Auf ei nen Empfang eines Startsignals 30 hin beginnt der Ringos zillator 10 zu oszillieren, und auf einen Empfang eines Haltsignals 40 hin hört er auf zu oszillieren. Auf einen Empfang des Haltsignals 40 hin wird der Wert an dem Ausgang jedes Inverters in dem Ringoszillator 10 durch das Array der Zwischenspeicher 20 erfaßt, um einen Wert R zu erzeu gen. Bei dem veranschaulichten Beispiel werden fünf Inver ter verwendet, und somit werden auf einen Empfang des Halt signals 40 hin fünf Binärwerte r₁ bis r₅ in Zwischenspei chern 20 zwischengespeichert. Das Ausgangssignal des letz ten Inverters in dem Ringoszillator 10 wird als r₅ erfaßt. Dieser Wert r₅ wird verwendet, um einem Ripple-Zähler 50, der zum Zählen der Anzahl vollständiger Zyklen des Ringos zillators 10 verwendet wird, ein Eingangssignal bereitzu stellen.

Wie gezeigt stellt der Ripple-Zähler vier Zählstufen mit Ausgangssignalwerten C₀ bis C₃ bereit, wobei C₃ das höchstwertige Bit der Vier-Bit-Zählwert darstellt. Das bi näre Ausgangssignal des Ripple-Zählers C stellt daher einen Zählwert der vollständigen Zyklen des Ringoszillators 10 bereit. Da der Ringoszillator 10 über fünf Stufen verfügt, kann er in einem vollständigen Zyklus des Oszillators ins gesamt 10 Gatterübergänge erzeugen (für jedes Gatter einen nach oben gerichteten und eine nach unten gerichteten). Das heißt, daß jeder Inverter in dem Ringoszillator für jeden Zyklus des Ringoszillators 10 einen positiv laufenden Über gang und einen negativ laufenden Übergang durchläuft. Somit zählt der Ripple-Zähler 50 die Anzahl von jeweils zehn Gat terübergängen in Binärform.

Der Ausgang R der Zwischenspeicher 20 kann durch eine Lo gikmaschine 60 so manipuliert werden, daß er einen binären Wert B mit Werten b₀ mit b₃ produziert, wobei b₀ das min destwertige Bit darstellt. Die B- und C-Werte aus der Lo gikmaschine 60 bzw. dem Ripple-Zähler 50 können bei dem vorliegenden Beispiel in einem Wandler 70 kombiniert wer den, um einen Ausgang F mit Bits f₀ bis f₆ zu erzeugen, was die Anzahl der Gatterübergänge des Ringoszillators 10 in Binärform darstellt. Fachleuten leuchtet ein, daß der Rip ple-Zähler 50 um beliebig viele Stufen erweitert werden kann, wie zum Erzeugen eines für die jeweilige Aufgabe be nötigten binären Zählwerts erforderlich sind.

Bezug nehmend auf Fig. 2 werden eine detailliertere Dar stellung des Ringoszillators 10, der Zwischenspeicher 20 und des Ripple-Zählers 50 als Schaltung 100 gezeigt. Die Schaltung 100 stellt die grundlegende Zählfunktion zum Zäh len der Gatterübergänge jedes der Inverter in dem Ringos zillator 10 bereit. Bei dem Ausführungsbeispiel der Schal tung 100 sind die für den Ringoszillator 10 erforderlichen Invertierungsfunktionen durch fünf NAND-Gatter 102, 104, 106, 108 und 110 bereitgestellt (im allgemeinen kann jede beliebige ungerade Anzahl N von invertierenden Schaltungen verwendet werden. Werden in dem Ring nicht-invertierende Gatter verwendet, kann die Schwingung mit N als einer gera den Zahl stattfinden). Die NAND-Gatter 104, 106 und 108 verhalten sich wie einfache Inverter, da bei ihnen ein Ein gang mit einer logischen Eins (V_dd) verbunden ist. Nach Empfang eines Logische-Eins-Startsignals 30 an seinem zwei ten Eingang verhält sich auch das NAND-Gatter 102 als ein facher Inverter. Auf ähnliche Weise wird das Haltsignal 40 durch einen Inverter 114 bereitgestellt, so daß ein niedrig verlaufendes Signal an dem zweiten Eingang des NAND-Gatters 110 die Migration des Signals durch den Ring an dem NAND- Gatter 110 stoppt und somit bewirkt, daß der Ringoszillator aufhört zu oszillieren.

Für Fachleute wird es ersichtlich sein, daß das Schaltungs diagramm der Fig. 2 eine Vereinfachung ist, die zum Veran schaulichen des Konzepts der vorliegenden Erfindung dient. Es könnten diverse Schaltungseinstellungen zum Erleichtern der geeigneten Zeitgebung der Schaltung erforderlich sein, um die Zahl der Gatterübergänge genau zu erfassen. Zum Bei spiel sollte die Gatterverzögerung des durch den Inverter 114 geleiteten Haltsignals berücksichtigt werden, um si cherzustellen, daß ein genauer Zählwert von dem Ringoszil lator erreicht wird.

Läßt man den zweiten Eingang der NAND-Gatter 102, 104, 106, 108, und 110 außer acht, so bleibt noch ein in Reihe ge schalteter Ring aus Invertern übrig, wobei jeder Inverter eingang mit dem Ausgang des vorhergehenden Inverters ver bunden ist. Jeder Eingangs-/Ausgangsanschluß ist mit 103, 105, 107, 109 bzw. 111 bezeichnet. Das Signal an jedem die ser Anschlüsse 103, 105, 107, 109 und 111 wird jeweils ei nem Puffer 122, 124, 126, 128 bzw. 130 bereitgestellt. Die se Puffer werden verwendet, um die Eingänge eines Satzes von fünf (im allgemeinen N) Zwischenspeichern 132, 134, 136, 138 bzw. 140 zu treiben. Auch hier wird es Fachleuten einleuchten, daß jegliche mit den Puffern 122, 124, 126, 128 und 130 zusammenhängende Zeitgebung dargelegt werden sollte, indem sichergestellt wird, daß die richtige Anzahl an Gatterübergängen ordnungsgemäß erfaßt wird. Zwischen speicher 132, 134, 136, 138 und 140 empfangen alle das Haltsignal 40, das verwendet wird, um die Schwingung des Ringoszillators 10 zu stoppen. Auf einen Empfang des Halt signals 40 hin speichern die Zwischenspeicher 20 die bei den Knoten 103, 105, 107, 109 und 111 vorliegenden Werte ein, um die Werte r₁, r₂, r₃, r₄ bzw. r₅ zu erzeugen.

Das Ausgangssignal des letzten Zwischenspeichers 140 (r₅) wird durch einen Inverter 142 invertiert und als das Takt signal für die vier bei dem Ripple-Zähler 50 verwendeten Zwischenspeicher benutzt. Diese vier Zwischenspeicher sind jeweils als 152, 154, 156 und 158 dargestellt. Der Ripple- Zähler 50 kann von einer beliebigen geeigneten Ausgestal tung sein und erzeugt binäre Ausgänge c₀, c₁, c₂ und c₃, die die zehnerweise Anzahl von Gatterübergänge, die in dem Rin goszillator 10 vorkommen, darstellen. Mit anderen Worten dient das Ausgangssignal r₅ als eine Art Überlaufanzeige, wobei der Ripple-Zähler 50 die Zahl der Überläufe zählt, die bei dem durch die Zwischenspeicher 20 des Ringoszilla tors 10 erfaßten Zählwert auftreten. Die Werte c₀ bis c₃ werden rückgekoppelt und auf bekannte Weise durch EXKLUSIV- ODER-Gatter (EXOR-Gatter) 162, 164 und 166 sowie NAND- Gatter 172 und 174 zusammen mit Invertern 182, 184 und 186 kombiniert, um den binären Zählwert C bereitzustellen. Es könnte auch jede andere geeignete Ausgestaltung eines Rip ple-Zählers zum Zwecke der Verwendung adaptiert werden, oh ne von der vorliegenden Erfindung abzuweichen.

Deshalb wird im Betrieb ein Startsignal 30 an den Eingang des Gatters 102 angelegt, um die Schwingung des Ringoszil lators 10 zu starten. Auf Erhalt eines nachfolgenden Halt signals 40 hin hört der Ringoszillator auf zu oszillieren, und sein angehaltener Zustand wird in den Zwischenspeichern 20 erfaßt, wobei jeder Zyklus des Ringoszillators als Zähl wert in dem Ripple-Zähler 50 erscheint. Die Ausgangssignal werte r₁ bis r₅ (d. h. R) und c₀ bis c₃ (d. h. C) können so mit verwendet werden, um die Anzahl von Gatterübergängen darzustellen, die zwischen dem Zeitpunkt des Startsignals und dem des Haltsignals aufgetreten sind. Es wird jedoch darauf hingewiesen, daß die Werte von C in Form einer binä ren Zahl vorliegen, was nicht für die Werte von R gilt. Um den Zählwert effektiv zu nutzen, können viele Ausführungs beispiele die Umwandlung des Zählwerts C + R in eine binäre (oder dezimale oder sonstige) Darstellung erfordern. Bei anderen Ausführungsbeispielen können diese Werte R und C möglicherweise direkt verwendet werden.

Die Funktionsweise der Kombination des Ringzählers 10 und der Zwischenspeicher 20 ist in dem Ablaufdiagramm der Fig. 3 veranschaulicht, das die Werte der Knoten 103, 105, 107, 109 und 111 (oder alternativ r₁, r₂, r₃, r₄ und r₅) zeigt, wobei die Zeit von links nach rechts zunimmt. Zum Zeitpunkt t₁ wird das Startsignal an das NAND-Gatter 102 angelegt, und der bei Knoten 103 erscheinende logische Wert führt zum Zeitpunkt t₂ einen Übergang von positiv zu negativ aus. Zum Zeitpunkt t₃, eine Gatterübergangszeit nach t₂, führt das Ausgangssignal bei Knoten 105 einen Übergang von niedrig zu hoch aus. Ähnlich führt Knoten 107 einen Gatterübergang später, zum Zeitpunkt t₄, einen Übergang von hoch zu nied rig aus. Eine Gatterverzögerung später, zum Zeitpunkt t₅, führt Knoten 109 einen Übergang von niedrig zu hoch aus, und zum Zeitpunkt t₆ führt der Knoten 111 einen Übergang von hoch zu niedrig aus. Zu diesem Zeitpunkt wurde jeder der Inverter in dem Ringoszillator 10 ausgelöst und ist da bei, zu oszillieren. Der Knoten 111 legt an das Gatter 102 ein neues Eingangssignal an, um seinen nächsten Übergang zu erzeugen, usw.

Die Schwingungen setzen sich bis zum Zeitpunkt t₇ fort, zu dem das Haltsignal einen Übergang von niedrig zu hoch aus führt. Dieses Signal wird invertiert und an das UND-Gatter 110 angelegt, so daß dieser Übergang die Schwingung des Ringoszillators 10 beendet. Zusätzlich speichert das Halt signal die Werte von r₁ bis r₅ von den Knoten 103, 105, 107, 109 und 111 in die Zwischenspeicher 132, 134, 136, 138 und 140 zu dem zum Zeitpunkt des Haltsignals vorliegenden Werten ein. Wie in Fig. 3 veranschaulicht ist, durchläuft das Signal bei Knoten 111 mehr als einen vollständigen Zy klus, wobei es den Ripple-Zähler 50 veranlaßt, zu zählen. Bei diesem einfachen Beispiel wird lediglich ein Zählwert von Eins in dem Ripple-Zähler registriert. Würde das Halt signal jedoch zu einem späteren Zeitpunkt empfangen, so würde der Ripple-Zähler jeden vollständigen Zyklus des Si gnals bei Knoten 111 zählen, was dann als binärer Zählwert C erscheinen würde.

Nachdem die Werte von r durch die Zwischenspeicher 20 er faßt wurden, wandelt die Logikmaschine 60 die Werte von r unter Verwendung der folgenden Gleichungen in binäre Werte um:
b₃ = r₃.r₅
b₂ = r₃.r₄
b₁ = r₁.r₄ + r₁.r₃
b₀ = r₁.r₂ + r₃.r₄ + r₁.r₂.r₃.r₄.r₅ + r₂.r₃ + r₄.r₅

Die Logikmaschine 60 wird durch diese Gleichungen für das vorliegende Ausführungsbeispiel vollständig definiert und läßt sich auf einfache Weise für alternative Ausführungs beispiele, die weniger oder mehr Bits aufweisen, ableiten. Somit werden die fünf individuellen Bitwerte von R, die den Zustand des Ringoszillators 10 zum Zeitpunkt des Haltsi gnals darstellen, in eine oben als b₀ bis b₃ gezeigte 4- Bit-Binärdarstellung umgewandelt. Um den Zählwert von der Logikmaschine 60 (B) und den Zählwert von dem Ripple-Zähler 50 (C) zu einem einzigen binären Zählwert umzuwandeln, werden die Werte von C und B durch den Wandler 70 kombi niert. Dies wird z. B. durch ein Verwenden der in Fig. 4 gezeigten Schaltung erzielt, bei der die F-Werte als F = (10 × C) + 8 angegeben sind, wobei "10" eine dezimale Zehn (nicht eine binäre 10) ist. Dies kann in F = (2C + 8C) + B aufgespalten werden. Um dies zu implementieren, verschiebt die Schaltung 70 der Fig. 4 den Wert von C um ein Bit nach links, um eine Multiplikation mit Zwei zu erzielen. Außer dem wird der Wert von C um drei Bits nach links verschoben, um eine Multiplikation mit Acht zu erzielen. Diese beiden Werte werden durch eine Reihe von sieben Ein-Bit- Volladdierern 402 zusammenaddiert, wobei ein Ausgangssignal unter Verwendung einer zweiten Reihe von sieben Ein-Bit- Volladdierern 404 zu den Werten von B hinzuaddiert wird. Das sich ergebende Ausgangssignal ist die binäre Darstel lung F für die Anzahl von in dem Ringoszillator 10 auftre tenden Gatterübergängen.

Bei der bisher beschriebenen Schaltung wurde eine Schal tungsanordnung gezeigt, die verwendet werden kann, um die zwischen einem Startsignal 30 und einem Haltsignal 40 lie gende Zeit zu bestimmen. Die Zeit wird als F dargestellt, was bei diesem Beispiel eine Sieben-Bit-Binärzahl ist, die die Anzahl von im Ringoszillator 10 auftretenden Gatterver zögerungen darstellt. Diese Anordnung kann z. B. verwendet werden, um zu bestimmen, wie viele Gatterverzögerungen ei ner Taktperiode entsprechen, die zum Auslösen des Startsi gnals 30 am Beginn der Taktperiode und des Haltsignals 40 am Ende der Taktperiode verwendet wird. Somit treten inner halb einer Taktperiode T von 2,0 Nanosekunden und einer Gatterverzögerung von 30 Pikosekunden ca. 66 Gatterübergän ge in dem Ringoszillator 10 auf. Bei diesem Beispiel be trägt die kleinste meßbare Zeiteinheit (eine Gatterverzöge rung) 30 Pikosekunden. Ist 1/16 einer Taktperiode T erfor derlich (125 Nanosekunden), so kann dies durch vier 30 Pi kosekunden betragende Gatterverzögerungen (120 Nanosekun den) annähernd erreicht werden.

Geht man von demselben Erfordernis von 1/16 einer Taktperi ode T bei einer Gatterverzögerung von 20 Pikosekunden aus, so kann die erforderliche Verzögerungszeit durch sechs Gat terverzögerungen von 20 Pikosekunden annähernd erreicht werden. Die entsprechende Anzahl von Gatterverzögerungen kann daher unter Verwendung jedes beliebigen Verfahrens konfiguriert werden, nachdem die ordnungsgemäße Anzahl von erforderlichen Gatterübergängen bestimmt wurde. Auf jeden Fall kann die erforderliche Zeit im Gegensatz zu den drei Gatterverzögerungen des vorherigen Beispiels auf ca. eine halbe Gatterverzögerung erzeugt werden.

Bei einem Ausführungsbeispiel kann die Zeit direkt von dem Ausgangssignal des Ripple-Zählers 50 und der Zwischenspei cher 20 bestimmt werden. Dies kann durch Voreinstellen des Ripple-Zählers 50 und des Ringoszillators 10 erreicht wer den. Bei diesem Ausführungsbeispiel gilt, daß der entspre chende Zählwert erreicht wurde, wenn der Ripple-Zähler 50 überläuft. Das Voreinstellen des Ripple-Zähler 50 kann durch bekannte Voreinstellungsmethoden erreicht werden. Die Voreinstellung des Ringoszillators kann erzielt werden, in dem man die Position des zum Treiben des Ripple-Zählers verwendeten Signals verändert und/oder indem man das Halt signal an dem zweiten Eingang eines anderen der fünf NAND- Gatter eingehen läßt. Auf diese Weise beträgt der erste Zählwert des Ringzählers 10 weniger als die vollen zehn Gatterübergänge.

Die Werte von F können auch direkt verwendet werden, um ei nen Fraktionswert P des Zeitintervalls zwischen dem Start signal 30 und dem Haltsignal 40 zu berechnen. Die Schaltung 500 der Fig. 5 kann somit verwendet werden, um einen belie bigen Bruchteilwert bezüglich der Auflösung des binären Zählwerts von F auszuwählen. Die Schaltung von Fig. 5 um faßt sechs Reihen von Multiplexern 502, 504, 506, 508, 510 und 512. Diese Multiplexer werden verwendet, um fünf Reihen von Addierern 520, 522, 524, 526 und 528 bitverschobene Versionen von F bereitzustellen. Von oben bis unten bildet das Ausgangssignal jedes Addierers ein Eingangssignal für den nächsten Addierer, wobei die nächsten Multiplexeranord nung das zweite Eingangssignal für die Addierer liefert. Die erste Reihe von Multiplexern 502 stellt als die B- Eingangssignale an die Addierer 520 selektiv entweder ein Array von Nullen oder den Wert F bereit, der um ein Bit nach rechts verschoben ist. Indem der Wert von F um ein Bit nach rechts verschoben wird, wird der Wert von F/2 durch geeignete Auswahl der Zeile 530 hinzuaddiert.

Die Leitung 532 steuert das Array von Multiplexern 504, um F, das um zwei Bits nach rechts verschoben ist, oder F/4 selektiv hinzuzuaddieren. Durch die Wahl der Leitung 532 wird somit der Wert 0 oder F, um zwei nach rechts verscho ben, als die Eingangssignale a in die Addierer 520 bereit gestellt, wobei die höchstwertigen Bits von F mit Nullen gefüllt sind. Auf ähnliche Weise wird der Wert von F um ein zusätzliches Bit für jede Reihe von Multiplexern 506, die durch die Zeile 534 gesteuert werden, von Multiplexern 508, die durch die Zeile 536 gesteuert werden, von Multiplexern 510, die durch die Zeile 538 gesteuert werden und Multiple xern 512, die durch die Zeile 540 gesteuert werden, ver schoben. Eine Auswahl der Zeile 534 addiert F/8 also hinzu. Eine Auswahl der Zeile 536 addiert F/16 hinzu, während eine Auswahl von 538 bzw. 540 F/32 bzw. F/64 hinzuaddiert. Durch Kombinieren der Zeilen 530, 532, 534, 536, 538 und 540 in jeder beliebigen Kombination kann jeder beliebige Wert von 1/64 bis 63/64 als der durch Schaltung 500 bereitgestellte Bruch ausgewählt werden. Im allgemeinen Fall empfängt die programmierbare Teilerschaltung den binären Zählwert F und erzeugt einen Ausgangswert P, der den binären Zählwert F dividiert durch einen programmierten Wert gleich (2^M-1)/K darstellt, wobei K eine Ganzzahl zwischen 1 und (2^M-1-1) ist und wobei M die Anzahl von Bits des binären Zählwerts F ist.

Der geteilte Wert P kann von dem Überlaufwert extrahiert und zum Voreinstellen gemäß bestimmter Ausführungsbeispiele der vorliegenden Erfindung verwendet werden.

Während bei der obigen Offenlegungsschrift angenommen wird, daß die Schwingung bei einem Startsignal beginnt, so sollte diese keine Einschränkung darstellen, da die Schwingung auch bei dem Anlegen von Leistung an die Schaltung beginnen könnte. Die genaue Implementierung sollte jegliche Verzöge rungen bei der Schaltungsimplementierung (z. B. Erzeugung der Start- und Haltesignale, Pufferverzögerungen usw.) dar legen, um einen genauen Zählwert von Gatterübergängen zu gewährleisten. Obwohl das obige Beispiel einen Vier-Bit- Ripple-Zähler verwendet, könnte ein Ripple-Zähler jeder be liebigen Größe verwendet werden. Dementsprechend kann auch die Zahl N von bei dem Ringoszillator verwendeten invertie renden Schaltungen variiert werden, ohne daß dies eine Ab weichung von der Erfindung darstellt. Zudem kann jede ge eignete Einrichtung verwendet werden, um die Zwischenspei cher voreinzustellen, falls die Vorrichtung zum Zählen ei nes vorbestimmten Zählwerts verwendet wird. Als Ersatz für den Teiler 500 könnte eine Arithmetik-Logik-Einheit oder ein anderer Teiler verwendet werden. Außerdem legt die vor liegende Erfindung ein Signal an einen Eingang eines NAND- Gatters in dem Ringoszillator an, um das Anhalten und das Starten des Oszillators zu erzielen, jedoch können auch an dere Techniken angewandt werden. Zum Beispiel, ohne daß dies jedoch eine Einschränkung darstellt, können andere Lo gikgatter wie z. B. INVERTER-Gatter, ODER-Gatter, NOR- Gatter, UND-Gatter, EXKLUSIV-ODER-Gatter usw. sowie Kombi nationen aus denselben verwendet werden, um einen analogen Ringoszillator zu implementieren, wobei eine Eingangssteue rung für diese Gatter (einschließlich Öffnen eines Reihen schalters zum Öffnen des Rings oder Steuern des Eingangs eines Gatters) verwendet werden könnte, um die Schwingung zu starten und anzuhalten, ohne dabei von der Erfindung abzuweichen.

Claims

1. Schaltung, die Gatterübergänge zählt und folgende Merkmale aufweist:
einen Ringoszillator (10), der eine Mehrzahl von N in vertierenden Schaltungen (102, 104, 106, 108, 110) aufweist, wobei N eine ungerade Ganzzahl ist, wobei jede invertierende Schaltung einen Eingang und einen Ausgang (103, 105, 107, 109, 111) aufweist und wobei die invertierenden Schaltungen von Eingang zu Ausgang miteinander verbunden sind, um eine Endlosschleife zu bilden;
eine Einrichtung zum Empfangen eines Halten- Steuersignals (40), um die Schwingung des Ringoszilla tors anzuhalten;
eine Mehrzahl von N Zwischenspeichern (132, 134, 136, 138, 140), wobei jeder einen Eingang und einen Ausgang aufweist und wobei jeder der Eingänge der N Zwischen speicher mit einem der Ausgänge (103, 105, 107, 109, 111) der N Inverterschaltungen verbunden ist; und
wobei das Halten-Steuersignal (40) mit der Mehrzahl von N Zwischenspeichern (132, 134, 136, 138, 140) ge koppelt ist, um das Ausgangssignal der N invertieren den Schaltungen zu erfassen, wenn das Halten- Steuersignal empfangen wird.

2. Schaltung gemäß Anspruch 1, bei der mindestens eine der N invertierenden Schaltungen (102) ein NAND-Gatter (110) aufweist, das einen ersten und einen zweiten Eingang aufweist, wobei der erste Eingang mit einer vorhergehenden invertierenden Schaltung (108) verbun den ist und wobei die Einrichtung zum Empfangen des Halten-Steuersignals (40) den zweiten Eingang auf weist.

3. Schaltung gemäß Anspruch 1, bei der die Mehrzahl von N invertierenden Schaltungen (102, 104, 106, 108, 110) eine erste invertierende Schaltung (102) und eine letzte invertierende Schaltung (110) umfaßt, und bei der die letzte invertierende Schaltung ein NAND-Gatter aufweist, das zwei Eingänge aufweist, wobei ein erster der zwei Eingänge den Eingang der letzten invertieren den Schaltung aufweist und ein zweiter der zwei Ein gänge das Halten-Steuersignal empfängt.

4. Schaltung gemäß Anspruch 1, die ferner eine Mehrzahl von N Puffern aufweist, die zwischen den N invertie renden Schaltungen (102, 104, 106, 108, 110) und den N Zwischenspeichern (132, 134, 136, 138, 140) angeordnet ist.

5. Schaltung gemäß Anspruch 1, die ferner folgendes Merk mal aufweist:
eine Einrichtung zum Empfangen eines Starten- Steuersignals (30) zum Starten der Schwingung des Ringoszillators (10).

6. Schaltung gemäß Anspruch 5, bei der mindestens eine der N invertierenden Schaltungen (102) ein NAND-Gatter aufweist, das einen ersten und einen zweiten Eingang aufweist, wobei der erste Eingang mit einer vorherge henden invertierenden Schaltung (110) verbunden ist und wobei die Einrichtung zum Empfangen des Starten- Steuersignals den zweiten Eingang aufweist.

7. Schaltung gemäß Anspruch 5, bei der die Mehrzahl von N invertierenden Schaltungen (102, 104, 106, 108, 110) eine erste invertierende Schaltung (102) und eine letzte invertierende Schaltung (110) umfaßt und bei der die erste invertierende Schaltung ein NAND-Gatter aufweist, das zwei Eingänge aufweist, wobei ein erster der zwei Eingänge den Eingang der ersten invertieren den Schaltung aufweist und ein zweiter der zwei Ein gänge das Starten-Steuersignal empfängt.

8. Schaltung gemäß Anspruch 5, bei der die Mehrzahl von N invertierenden Schaltungen (102, 104, 106, 108, 110) eine erste (102) und eine letzte (110) invertierende Schaltung umfaßt,
und bei der die Mehrzahl von N Zwischenspeichern (132, 134, 136, 138, 140) einen entsprechenden ersten und letzten Zwischenspeicher umfaßt, wobei der Eingang des ersten Zwischenspeichers den Ausgang der ersten inver tierenden Schaltung (102) empfängt und der Eingang des letzten Zwischenspeichers den Ausgang der letzten in vertierenden Schaltung (110) empfängt,
und die ferner einen Ripple-Zähler aufweist, der einen Eingang aufweist, der mit dem Ausgang der letzten in vertierenden Schaltung (110) gekoppelt ist, wobei der Ripple-Zähler eine Anzahl von Übergängen der letzten invertierenden Schaltung zählt und ein Ripple-Zähler- Ausgangssignal erzeugt.

9. Schaltung gemäß Anspruch 8, bei der der Eingang des Ripple-Zählers durch den letzten Zwischenspeicher mit der letzten invertierenden Schaltung gekoppelt ist.

10. Schaltung gemäß Anspruch 9, die ferner folgendes Merk mal aufweist:
eine Logikschaltung (60), die die Ausgänge der N Zwi schenspeicher empfängt und die Ausgänge der N Zwi schenspeicher zu einem binären Wert umwandelt.

11. Schaltung gemäß Anspruch 10, bei der N = 5 und bei der die fünf Zwischenspeicherausgangssignale mit r₁, r₂, r₃, r₄ und r₅ bezeichnet sind und bei der die Logik schaltung (60) die fünf Zwischenspeicherausgangssigna le durch die folgenden Gleichungen in einen binären Wert B umwandelt, der die Bits b₀, b₁, b₂ und b₃, von dem mindestwertigen zu dem höchstwertigen Bit, auf weist:
b₃ = r₃.r₅
b₂ = r₃.r₄
b₁ = r₁.r₄ + r₁.r₃
b₀ = r₁.r₂ + r₃.r₄ + r₁.r₂.r₃.r₄ . r₅ + r₂ . r₃ + r₄.r₅

12. Schaltung gemäß Anspruch 11, bei der das Ausgangssi gnal des Ripple-Zählers (50) ein mit C bezeichneter Vier-Bit-Binärzählwert ist, der die Bits c₀, c₁, c₂ und c₃, von dem mindestwertigen bis zu dem höchstwertigen Bit, aufweist, und die ferner eine Wandlungsschaltung (70) zum Kombinieren von C mit B aufweist, um einen Sieben-Bit-Binärwert F zu erzeugen, der Bits f₀, f₁, f₂, f₃, f₄, f₅ und f₆, von dem mindestwertigen zu dem höchstwertigen Bit, aufweist, wobei F = B + 10C.

13. Schaltung gemäß Anspruch 10, die ferner folgendes Merkmal aufweist:
eine zweite Wandlungsschaltung (70), die den binären Zählwert von der Logikschaltung (60) und das Ausgangs signal des Ripple-Zählers (50) empfängt und einen bi nären Zählwert F erzeugt, der eine Anzahl von Übergän gen der invertierenden Schaltung darstellt.

14. Schaltung gemäß Anspruch 13, die ferner folgendes Merkmal aufweist:
eine programmierbare Teilerschaltung (500), die den binären Zählwert F empfängt und einen Ausgangswert er zeugt, der den binären Zählwert dividiert durch einen programmierten Wert gleich (2^M-1)/K darstellt, wobei K eine Ganzzahl zwischen 1 und (2^M-1-1) ist.

15. Schaltung gemäß Anspruch 14, bei der der Ripple-Zähler (50) ferner einen voreingestellten Eingang aufweist, der einen Anfangswert des Ripple-Zählers (50) vorein stellt, wobei der voreingestellte Eingang den Aus gangswert der programmierbaren Teilerschaltung (500) empfängt.

16. Schaltung, die Gatterübergänge zählt und folgende Merkmale aufweist:
einen Ringoszillator (10), der eine Mehrzahl von N in vertierenden Schaltungen (102, 104, 106, 108, 110) aufweist, wobei N eine ungerade Ganzzahl ist, wobei jede invertierende Schaltung einen Eingang und einen Ausgang (103, 105, 107, 109, 111) aufweist, und wobei die invertierenden Schaltungen von Eingang zu Ausgang miteinander verbunden sind, um eine Endlosschleife zu bilden;
eine Einrichtung zum Empfangen eines Starten- Steuersignals (30), um die Schwingung des Ringoszilla tors zu starten;
eine Einrichtung zum Empfangen eines Halten- Steuersignals (40), um die Schwingung des Ringoszilla tors anzuhalten;
eine Mehrzahl von N Puffern;
eine Mehrzahl von N Zwischenspeichern (132, 134; 136, 138, 140), wobei jeder einen Eingang und einen Ausgang aufweist und wobei jeder der Eingänge der N Zwischen speicher durch einen der N Puffer mit einem der Aus gänge (103, 105, 107, 109, 111) der N Inverterschal tungen verbunden ist;
wobei das Halten-Steuersignal (40) mit der Mehrzahl von N Zwischenspeichern (132, 134, 136, 138, 140) ge koppelt ist, um das Ausgangssignal der N invertieren den Schaltungen zu erfassen, wenn das Halten- Steuersignal empfangen wird;
einen Ripple-Zähler (50), der einen Eingang aufweist, der mit einem der Ausgänge der Zwischenspeicher gekop pelt ist, wobei der Ripple-Zähler eine Anzahl von Übergängen des Ausgangs des Zwischenspeichers zählt und ein Ripple-Zähler-Ausgangssignal erzeugt; und
eine Logikschaltung (60), die Ausgangssignale der N Zwischenspeicher empfängt und die Ausgangssignale der N Zwischenspeicher zu einem binären Wert umwandelt.

17. Schaltung gemäß Anspruch 16, bei der mindestens eine der N invertierenden Schaltungen ein NAND-Gatter (110) aufweist, das einen ersten und einen zweiten Eingang aufweist, wobei der erste Eingang mit einer vorherge henden invertierenden Schaltung (108) verbunden ist und wobei die Einrichtung zum Empfangen des Halten- Steuersignals (40) den zweiten Eingang aufweist.

18. Schaltung gemäß Anspruch 16, bei der die Mehrzahl von N invertierenden Schaltungen (102, 104, 106, 108, 110) eine erste invertierende Schaltung (102) und eine letzte invertierende Schaltung (110) umfaßt und bei der die letzte invertierende Schaltung ein NAND-Gatter aufweist, das zwei Eingänge aufweist, wobei ein erster der zwei Eingänge den Eingang der letzten invertieren den Schaltung aufweist und ein zweiter der zwei Ein gänge das Halten-Steuersignal (40) empfängt.

19. Schaltung gemäß Anspruch 16, bei der mindestens eine der N invertierenden Schaltungen ein NAND-Gatter (110) aufweist, das einen ersten und einen zweiten Eingang aufweist, wobei der erste Eingang mit einer vorherge henden invertierenden Schaltung verbunden ist und wo bei die Einrichtung zum Empfangen des Starten- Steuersignals (30) den zweiten Eingang aufweist.

20. Schaltung gemäß Anspruch 16, bei der die Mehrzahl von N invertierenden Schaltungen (102, 104, 106, 108, 110) eine erste invertierende Schaltung (102) und eine letzte invertierende Schaltung (110) umfaßt und bei der die erste invertierende Schaltung ein NAND-Gatter aufweist, das zwei Eingänge aufweist, wobei ein erster der zwei Eingänge den Eingang der ersten invertieren den Schaltung aufweist und ein zweiter der zwei Ein gänge das Starten-Steuersignal empfängt.

21. Schaltung gemäß Anspruch 16, bei der die N Zwischen speicherausgangssignale mit r₁, r₂, r₃, r₄ und r₅ be zeichnet sind und bei der die Logikschaltung (60) die N Zwischenspeicherausgangssignale anhand der folgenden Gleichungen in einen binären Wert B umwandelt, der die Bits b₀, b₁, b₂ und b₃, von dem mindestwertigen zu dem höchstwertigen Bit, aufweist:
b₃ = r₃.r₅
b₂ = r₃.r₄
b₁ = r₁.r₄ + r₁.r₃
b₀ = r₁.r₂ + r₃.r₄ + r₁.r₂.r₃.r₄.r₅ + r₂ . r₃ + r₄.r₅

22. Schaltung gemäß Anspruch 21, bei der das Ausgangssi gnal des Ripple-Zählers (50) ein mit C bezeichneter Vier-Bit-Binärzählwert ist, der die Bits c₀, c₁, c₂ und c₃, von dem mindestwertigen bis zu dem höchstwertigen Bit, aufweist, und die ferner eine Wandlungsschaltung (70) zum Kombinieren von C mit B aufweist, um einen Sieben-Bit-Binärwert F zu erzeugen, der Bits f₀, f₁, f₂, f₃, f₄, f₅ und f₆, von dem mindestwertigen zu dem höchstwertigen Bit, aufweist, wobei F = B + 10C.

23. Schaltung gemäß Anspruch 22, die ferner folgendes Merkmal aufweist:
eine zweite Wandlungsschaltung (70), die den binären Zählwert von der ersten Wandlungsschaltung und das Ausgangssignal des Ripple-Zählers (50) empfängt und
einen binären Zählwert F erzeugt, der eine Anzahl von Übergängen der invertierenden Schaltung darstellt.

24. Schaltung gemäß Anspruch 23, die ferner folgendes Merkmal aufweist: eine programmierbare Teilerschaltung (500), die den binären Zählwert F empfängt und einen Ausgangswert er zeugt, der den binären Zählwert dividiert durch einen programmierten Wert gleich (2 ^M-1) /K darstellt, wobei K eine Ganzzahl zwischen 1 und (2 ^M-1-1) ist.

25. Schaltung gemäß Anspruch 24, bei der der Ripple-Zähler (50) ferner einen voreingestellten Eingang aufweist, der einen Anfangswert des Ripple-Zählers (50) vorein stellt, wobei der voreingestellte Eingang den Aus gangswert der programmierbaren Teilerschaltung (500) empfängt.