DE10137341A1 - Verfahren zum Ausbilden eines Diffusionsgebiets - Google Patents

Verfahren zum Ausbilden eines Diffusionsgebiets

Info

Publication number
DE10137341A1
DE10137341A1 DE10137341A DE10137341A DE10137341A1 DE 10137341 A1 DE10137341 A1 DE 10137341A1 DE 10137341 A DE10137341 A DE 10137341A DE 10137341 A DE10137341 A DE 10137341A DE 10137341 A1 DE10137341 A1 DE 10137341A1
Authority
DE
Germany
Prior art keywords
region
area
diffusion
conductivity
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10137341A
Other languages
English (en)
Inventor
Dietrich Bonart
Peter Voigt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10137341A priority Critical patent/DE10137341A1/de
Priority to US10/210,735 priority patent/US6696335B2/en
Publication of DE10137341A1 publication Critical patent/DE10137341A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

Zur besonders einfachen und zielgerichteten Ausbildung eines Diffusionsgebiets (50) wird vorgeschlagen, einen Grenzflächenbereich (25b) eines Halbleitersubstrats (20) einem thermischen Umwandlungsprozess zuzuführen und dabei durch Wechselwirken eines vorgesehenen Dotierstoffs (P) mit dem sich umwandelnden Grenzflächenbereich (25b) das thermisch angeregte Diffundieren des Dotierstoffs (P) in im Wesentlichen gerichteter Form durchzuführen, insbesondere in im Wesentlichen einer Vorzugsrichtung.

Description

  • Die Erfindung betrifft ein Verfahren zum Ausbilden eines Diffusionsgebiets und insbesondere ein Verfahren zum Ausbilden eines Diffusionskontakts oder dergleichen in einem Halbleitersubstrat und insbesondere zum Anschließen einer DRAM- Speicherzelle an einen vertikalen MOSFET oder dergleichen.
  • Bei integrierten Halbleiterschaltungen wird eine Vielzahl von verschiedene Funktionen tragenden Bauelementen auf engstem Raum in einem Halbleitersubstrat oder dergleichen ausgebildet. Dabei müssen verschiedene Bauelemente entweder miteinander verbunden oder gegeneinander hinreichend isoliert vorgesehen sein.
  • Bestimmte Kontakte werden zum Beispiel als Diffusionskontakte geführt. Dabei wird ein an sich zunächst nicht leitender Bereich des Halbleitersubstrats vorstrukturiert und dann über einen Dotiervorgang gezielt und lokal mit einem Dotierstoff angereichert, um dabei durch Einbringen entsprechender Ladungsträger lokal die Leitfähigkeit in den zunächst nicht leitfähigen Teilbereich des Halbleitersubstrats zu erhöhen.
  • Nachteilig beim Ausbilden derartiger Kontakte über einen Diffusionsprozess ist, dass der Diffusionsprozess als solcher in der Regel mehr oder weniger isotrop verläuft. Das bedeutet, dass eine lokal eingebrachte hohe Dotierstoffkonzentration sich beim thermischen Ausdiffundieren oder Tempern mehr oder weniger gleichmäßig in alle Raumrichtungen ausbreitet. Um die Ausbildung von Kontaktbereichen durch Diffusion dennoch verwenden zu können, ist es notwendig, zwischen unbedingt zu isolierenden Bauelementen einen Mindestabstand im Halbleitersubstrat einzuführen oder eine zusätzliche elektrische Isolation, zum Beispiel in Form eines Oxidbereichs, auszubilden, damit ungewollte Kontaktierungen oder gar Kurzschlüsse vermieden werden.
  • Das Vorsehen eines zusätzlichen Isolationsbereichs, zum Beispiel in Form eines Oxids oder dergleichen, erschwert die einzelnen Prozessschritte und steigert somit die Herstellungskosten. Das Einhalten von Mindestabständen widerspricht der Zielsetzung und dem Wunsch, integrierte Halbleiterschaltungen möglichst hochintegriert und effektiv zu gestalten.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Ausbilden von Diffusionsgebieten oder Diffusionskontakten bereitzustellen, bei welchen die Gefahr von Fehlkontaktierungen oder Kurzschlüssen besonders gering ist.
  • Die Aufgabe wird bei einem Verfahren zum Ausbilden eines Diffusionsgebietes, insbesondere eines Diffusionskontaktes oder dergleichen, erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind Gegenstand der abhängigen Unteransprüche.
  • Bei dem erfindungsgemäßen Verfahren zum Ausbilden eines Diffusionsgebiets, insbesondere eines Diffusionskontakts oder dergleichen, in einem Halbleitersubstrat oder dergleichen, insbesondere zum Anschließen einer DRAM-Speicherzelle an einen vertikalen MOSFET, werden ein erstes Leitfähigkeitsgebiet und ein zweites Leitfähigkeitsgebiet durch einen Zwischenbereich des Halbleitersubstrats voneinander räumlich getrennt vorgesehen. Das Diffusionsgebiet oder der Diffusionskontakt wird zwischen dem ersten Leitfähigkeitsgebiet und dem zweiten Leitfähigkeitsgebiet ausgebildet, insbesondere im Zwischenbereich. Das Ausbilden des Diffusionsgebietes oder des Diffusionskontakts erfolgt durch thermisch angeregtes Diffundieren mindestens eines Dotierstoffes in den Zwischenbereich des Halbleitersubstrats hinein. Ferner wird zumindest in einem Teilbereich des Zwischenbereichs thermisch ein Umwandlungsprozess initiiert und/oder geführt, insbesondere im Wesentlichen gleichzeitig mit dem Anzeigen des Diffundierens, und dabei durch Wechselwirken des Dotierstoffes mit dem sich umwandelnden Teilbereich des Zwischenbereichs das thermisch angeregte Diffundieren des Dotierstoffs im Wesentlichen gerichtet durchgeführt, insbesondere im Wesentlichen in oder entlang einer Vorzugsrichtung.
  • Ein Kerngedanke der vorliegenden Erfindung besteht also darin, die Richtung der thermisch angeregten Diffusion der Dotierstoffteilchen dadurch zu steuern, dass die Dotierstoffteilchen in spezifische Wechselwirkung mit dem Teilbereich des Zwischenbereichs gebracht werden. Das Durchführen dieser Wechselwirkung erfolgt durch Initiieren und Ausführen eines Umwandlungsprozesses des Teilbereichs des Zwischenbereichs. Durch Initiieren der Umwandlungsprozesse durch thermische Anregung wird gleichzeitig auch die entsprechende Wechselwirkung der Dotierstoffteilchen mit dem Teilbereich des Zwischenbereichs und dem dort vorhandenen Material erreicht.
  • Bevorzugterweise wird ein chemischer Umsetzungsprozess, ein Kristallisationsprozess und/oder dergleichen als Umwandlungsprozess im Teilbereich des Zwischenbereichs des Halbleitersubstrats durchgeführt.
  • Dabei wird insbesondere ein Oxidationsvorgang bevorzugt, insbesondere ein Oxidationsvorgang unter Verwendung von oder mit Sauerstoff.
  • Ein besonders starker Einfluss des Umwandlungsprozesses im Teilbereich des Zwischenbereichs ergibt sich, wenn gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Ausbilden eines Diffusionsgebiets durch den Umwandlungsprozess Gitterfehlstellen, reaktive Zentren und/oder dergleichen erzeugt, mit gesteigerter Beweglichkeit versehen und/oder in Wechselwirkung mit den Dotierstoffteilchen gebracht werden.
  • Durch diese Maßnahme wird also insbesondere erreicht, dass durch thermische Anregung sowohl die Beweglichkeit der Dotierstoffteilchen als auch die Beweglichkeit möglicher Gitterfehlstellen gesteigert werden. Dadurch können entsprechend die Wahrscheinlichkeiten bestimmter Stoffaustauschvorgänge, zum Beispiel Platzwechsel oder dergleichen, erhöht werden.
  • Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist als Halbleitersubstrat, als Zwischenbereich und/oder als Teilbereich davon, ein Siliziumsubstrat vorgesehen, insbesondere ein Bulk-Siliziumsubstrat, ein p-dotiertes Silizium oder dergleichen.
  • Bei einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens wird der Dotierstoff auf das Material des Zwischenbereichs oder des Halbleitersubstrats und insbesondere auf das Material des Teilbereichs des Zwischenbereichs abgestimmt gewählt, insbesondere im Hinblick auf eine besonders hohe Beweglichkeit der Dotierstoffteilchen oder des Dotierstoffes in Bezug auf eine Vorzugsrichtung.
  • Besonders vorteilhafte Eigenschaften stellen sich ein, wenn als Dotierstoff Phosphor oder dergleichen gewählt wird. Phosphor hat zum Beispiel gegenüber Arsen ein viel stärkeres Bestreben, mit Gitterfehlstellen wechselzuwirken. Deshalb ist es sehr viel leichter, durch lokales Ausbilden beweglicher Gitterfehlstellen mit Phosphor eine gerichtete Diffusion entlang einer Vorzugsrichtung zu bewerkstelligen im Vergleich zu Arsen oder dergleichen.
  • Zwar kann der Dotierstoff in bereits bestehende Strukturen nachträglich eingebracht werden, zum Beispiel lokal durch eine entsprechende Implantation oder dergleichen. Von besonderem Vorteil ist es jedoch, wenn der Dotierstoff über einen Depotbereich, insbesondere im Halbleitersubstrat, zugeführt wird. Dieser Depotbereich wird vorteilhafterweise beim Herstellen der Grundstrukturen als ein materieller Teilbereich angelegt und dann beim thermischen Ausdiffundieren aus dem Depotbereich in gerichteter Art und Weise unter Wechselwirkung mit dem thermischen Umwandlungsbereich in gewünschter Art und Weise verteilt.
  • Dabei kann der Depotbereich als separater Bereich im Bereich des Halbleitersubstrats vorgesehen werden.
  • Auch ist es denkbar, dass der Depotbereich in im Wesentlichen unmittelbarer räumlicher Nachbarschaft zum ersten Leitfähigkeitsgebiet, zum Teilbereich und/oder Zwischenbereich des Halbleitersubstrats und/oder zum zweiten Leitfähigkeitsgebiet vorgesehen wird.
  • Bei einer besonders vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens wird der Depotbereich als erster Leitfähigkeitsbereich ausgebildet und vorgesehen oder als Teil davon, insbesondere als sogenannter Buried-Strap- Bereich oder dergleichen.
  • Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden jeweils ein Polysiliziumbereich oder dergleichen als erster Leitfähigkeitsbereich und/oder als zweiter Leitfähigkeitsbereich vorgesehen.
  • Gemäß einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass ein Grenzflächenbereich oder Randbereich des Halbleitersubstrats oder des Zwischenbereichs davon, insbesondere in Bezug auf ein Nachbarmedium, als Teilbereich für den Umwandlungsprozess vorgesehen wird, insbesondere in im Wesentlichen direkter Verbindung, insbesondere entlang einer Vorzugsrichtung, zwischen dem ersten Leitfähigkeitsbereich oder dem zweiten Leitfähigkeitsbereich.
  • Dabei wird in vorteilhafter Weise als Nachbarmedium ein ein Oxidationsmittel aufweisendes und/oder ein ein Oxidationsmittel lieferndes Medium vorgesehen, insbesondere eine Sauerstoff enthaltende Atmosphäre oder dergleichen.
  • Im Hinblick auf die Verteilung des Dotierstoffs in gerichteter Form ist es von besonderem Vorteil, dass beim Umwandlungsprozess im Teilbereich ein im Wesentlichen elektrisch isolierender Grenzbereich und/oder Randbereich gebildet wird, welcher insbesondere ein Oxid, ein Siliziumoxid und/oder dergleichen zumindest enthält.
  • Weiter von Vorteil ist, dass nach dem Umwandlungsprozess in direkter Nachbarschaft zum Teilbereich des Zwischenbereichs oder des Halbleitersubstrats ein dritter Leitfähigkeitsbereich derart vorgesehen wird, dass durch den Teilbereich und/oder den Grenzflächenbereich davon ein über den dritten Leitfähigkeitsbereich ansteuerbarer Gatebereich zwischen dem ersten Leitfähigkeitsbereich und dem zweiten Leitfähigkeitsbereich mit dem Diffusionsgebiet oder Diffusionskontakt als Anschlusskontakt ausgebildet wird, insbesondere in Form eines vertikalen MOSFETs oder dergleichen.
  • Dabei wird in vorteilhafter Weise das erste Leitfähigkeitsgebiet als eine Leitungseinrichtung, eine Topelektrodeneinrichtung, insbesondere eines Speicherkondensators oder dergleichen, als Buried-Strap-Bereich (BS-Bereich) und/oder als Teil oder Kombination davon vorgesehen.
  • Bei einer anderen Ausführungsform wird das zweite Leitfähigkeitsgebiet vorteilhafterweise als Teil einer Bitleitung oder Wortleitung ausgebildet.
  • Entsprechend kann der Depotbereich für den Dotierstoff als Teil eines Topelektrodenbereichs, eines Buried-Strap- Bereichs (BS-Bereich) oder dergleichen vorgesehen werden, insbesondere als BS-Divot-Fill-Bereich oder dergleichen.
  • Die vorgenannten und weitere Aspekte der vorliegenden Erfindung werden anhand der nachstehenden Erläuterungen weiter verdeutlicht:
    Der Anschluss von Trenchspeicherzellen an darüber angeordneten und vertikal ausgerichteten MOSFETs erfordert, dass ein Diffusionsgebiet oder Diffusionskontakt erzeugt wird. Dieses Diffusionsgebiet muss einerseits einen hinreichenden materiellen Überlapp zum Gatebereich oder Gateoxid des Vertikal- MOSFETs besitzen und andererseits aufgrund der Nachbarschaft weiterer Elemente der Schaltungsanordnung, die nicht kontaktiert werden dürfen, horizontal lokalisiert und beschränkt sein.
  • Bislang wird bei der Ausdiffusion des Buried-Strap-Bereichs zur Kontaktierung arsendotiertes Polysilizium verwendet, wobei das vorgesehene Arsen den entsprechenden Dotierstoff bildet. Dieser Dotierstoff diffundiert in vertikaler und horizontaler Richtung in gleichem Maße, so dass bei der Überbrückung einer vertikalen Distanz zur Ausbildung des Überlapps zum Gate des Vertikal-MOSFETs im Wesentlichen eine entsprechende Diffusionsstrecke auch in lateraler Richtung auf benachbarte, aber nicht zu kontaktierende Schaltungselemente zurückgelegt wird. Um eine nicht gewünschte Kontaktierung tatsächlich zu vermeiden, ist es deshalb notwendig, zwischen benachbarten Elementen der Schaltungsanordnung, die nicht miteinander kontaktiert werden dürfen, entsprechend große Abstände vorzusehen.
  • Insbesondere die Verwendung von phosphordotiertem Polysilizium im oberen Bereich der Trenchzelle mit anschließender thermisch oxidativer Erzeugung des Gatedielektrikums des Vertikal-MOSFFETs ermöglicht die Herausbildung einer anisotropen Diffusion. Somit kann der Überlapp zum Gate deutlich verbessert werden, wobei gleichzeitig die laterale Ausdiffusion in Richtung auf nicht zu kontaktierende Schaltungselemente aufgrund der verringerten notwendigen Diffusionszeit beschränkt bleibt.
  • In vorteilhafter Weise wird also Phosphor im oberen Teil einer DRAM-Trenchzelle eingebracht und unter Ausnutzung des Effekts der sogenannten Oxidation-Enhanced-Diffusion der Kontakt zum darüberliegenden Vertikal-MOSFET hergestellt.
  • Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung näher erläutert.
  • Fig. 1-3 zeigen in schematischer und geschnittener Seitenansicht zwei Strukturen, welche bei einem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens erhalten werden.
  • Fig. 4-6 zeigt in schematischer und geschnittener Seitenansicht Zwischenstufen, die beim herkömmlichen Ausbilden von Diffusionsgebieten erreicht werden.
  • Ausgangspunkt für das erfindungsgemäße Ausbilden eines Diffusionsgebiets 50 oder eines Diffusionskontakts 50 ist die in Fig. 1 in seitlicher Querschnittsansicht gezeigte Grundstruktur.
  • In einem Halbleitersubstrat 20, zum Beispiel p-dotiertem Bulk-Silizium oder dergleichen, ist in einem Graben 22 oder Trench 22 ein erstes Leitfähigkeitsgebiet 30 ausgebildet, zum Beispiel in Form von polykristallinem Silizium oder dergleichen. Dieses erste Leitfähigkeitsgebiet 30 kann zum Beispiel eine Anschlussleitung sein, oder aber, wie im Fall einer DRAM-Zelle mit vertikaler Zellenstruktur, die Zuleitung zu einer Topelektrode einer weiter unten in der Struktur vorzusehenden Kondensatoreinrichtung.
  • Dem ersten Leitfähigkeitsgebiet 30 steht vertikal beabstandet ein zweites Leitfähigkeitsgebiet 40 gegenüber, welches zum Beispiel als Teil einer Wortleitung oder Bitleitung ausgebildet sein kann. Zwischen dem ersten Leitfähigkeitsgebiet 30 und dem zweiten Leitfähigkeitsgebiet 40 ist ein Zwischenbereich 25 des Halbleitersubstrats 20 vorgesehen. In diesem Zwischenbereich 25 soll durch Einbringen eines Dotierstoffs P ein Diffusionsgebiet 50 oder Diffusionskontakt 50 erzeugt werden. Dieses Diffusionsgebiet 50 oder der Diffusionskontakt 50 dienen zur direkten und/oder schaltbaren Kontaktierung - zum Beispiel durch Kanalbildung über eine Kanalstrecke oder Gatestrecke K - des ersten Leitfähigkeitsgebiets 30 mit dem zweiten Leitfähigkeitsgebiet 40.
  • Das erste Leitfähigkeitsgebiet 30 ist seitlich gegenüber dem Halbleitersubstrat 20 durch einen ersten Isolationsbereich 24 elektrisch isoliert. Der erste Isolationsbereich 24 kann auch als Oxidkragen oder Collarbereich dienen, um das Ausbilden und Schalten parasitärer Halbleiterschaltelemente zu unterdrücken.
  • Nach oben hin ist das erste Leitfähigkeitsgebiet 30 durch einen zweiten Isolationsbereich 23 elektrisch isoliert und gegenüber dem Graben oder Trench 22 abgeschlossen. Der zweite Isolationsbereich 23 wird oft auch als Trench-Top-Oxid TTO bezeichnet und dient zur elektrischen Isolation des ersten Leitfähigkeitsgebiets 30 von dem im Graben 22 auszubildenden Gateanschluss 70.
  • Im oberen Seitenbereich des ersten Leitfähigkeitsgebiets 30 befindet sich im ersten Isolationsbereich 24 eine Aussparung, welche mit einem mit einem Dotierstoff P dotierten Polysiliziumbereich 32 gefüllt ist. Dieser Depotbereich 32 wird bei vertikalen DRAM-Zellenanordnungen als sogenannter Buried-Strap-Bereich bezeichnet, die Füllung selbst als BS- Divot-Fill-Bereich. Er dient maßgeblich der Ausbildung von Diffusionsgebieten durch Ausdiffusion des Dotiermaterials P in den Bereich des Halbleitersubstrats 20 hinein.
  • Die Anordnung der Fig. 1 ist Ausgangspunkt des erfindungsgemäßen Verfahrens. Eine ähnliche Anordnung ist Ausgangspunkt bei herkömmlichen Verfahren zum Ausbilden von Diffusionsgebieten. Dort ist der BS-Divot-Fill-Bereich 32 z. B. undotiertes Polysilizium, und das erste Leitfähigkeitsgebiet 30 ist arsendotiertes Polysilizium.
  • Mit dieser Maßgabe soll zunächst das herkömmliche Vorgehen beim Ausbilden von Diffusionsgebieten oder Diffusionskontakten erläutert werden.
  • Im Übergang von der eben beschriebenen Struktur zur Struktur der Fig. 4 wird an den Seitenwandbereichen 22b des Grabens 22 oder Trenches ein dritter Isolationsbereich 26 ausgebildet, zum Beispiel in Form eines Oxids oder dergleichen, welches dann später als sogenanntes Gateoxid dient.
  • Im Übergang zur Anordnung der Fig. 5 wird dann die freibleibende Ausnehmung des Grabens 22 mit dem sogenannten Gateanschlussbereich 70 verfüllt.
  • Dann wird im Übergang zur Struktur der Fig. 6 ein gegebenenfalls mehrschrittiges Temperverfahren durchgeführt, bei welchem die gesamte Anordnung der Fig. 5 erhitzt wird und bei welchem dadurch das Dotiermaterial P des Depotbereichs 32 zur Ausdiffusion in den Bereich des Halbleitersubstrats 20 gebracht wird.
  • In Fig. 6 sind die Diffusionsfronten I, II und III zu drei aufeinanderfolgenden verschiedenen Zeitpunkten des Diffusionsvorgangs dargestellt. Deutlich erkennbar ist, dass zwar auch eine vertikale Diffusion des Dotierstoffes P, ausgehend vom Depotbereich 32, auf den zweiten Leitfähigkeitsbereich 42 zur Ausbildung eines lokalen Diffusionsgebiets 50 erfolgt. Dennoch ist auch erkennbar, dass in Richtung der Pfeile auch eine laterale Diffusion in Richtung auf ein vorgesehenes weiteres Leitfähigkeitsgebiet 60 hin erfolgt. Dieses vierte Leitfähigkeitsgebiet 60 dient zur exemplarischen Veranschaulichung des Vorhandenseins weiterer Schaltungselemente, welche in Bezug auf das erste Leitfähigkeitsgebiet 30 oder das zweite Leitfähigkeitsgebiet 40 elektrisch isoliert sein sollen, um eine gewünschte Funktionalität der Anordnung zu gewährleisten.
  • Deutlicher erkennbar ist, dass durch die laterale Ausdiffusion des Dotierstoffes P aus dem Depotbereich 32 auf den dritten Leitfähigkeitsbereich 60 zu der isolierende Bereich zwischen dem Diffusionsgebiet 50 und dem weiteren Leitfähigkeitsgebiet 60, welches eben nicht zu kontaktieren ist, den relativ geringen Wert d aufweist, so dass bei der Anordnung der Fig. 6 eine erhebliche Gefahr des Ausbildens elektrischer Kontakte zwischen dem ersten Leitfähigkeitsgebiet 30 und dem weiteren oder vierten Leitfähigkeitsgebiet 60 besteht.
  • Beim erfindungsgemäßen Vorgehen dagegen wird, ausgehend von der Anordnung der Fig. 1, der Gateoxidbereich 26 nicht explizit abgeschieden. Sondern die gesamte Anordnung der Fig. 1 wird bei geöffnetem Graben 22 unter Anwesenheit einer sauerstoffhaltigen Atmosphäre als Nachbarmedium 100 des Zwischenbereichs 25 oder Randbereichs 25b davon ein thermischer Umwandlungsvorgang durch Aufheizen der gesamten Struktur der Fig. 1 initiiert. Dieser Umwandlungsvorgang findet vorzugsweise im Randbereich 25b des Halbleitersubstrats 20 oder des Zwischenbereichs 25 aus p-dotiertem Polysilizium statt.
  • Gleichzeitig erfolgt dann im Übergang zur Struktur der Fig. 2 eine Ausdiffusion des Dotierstoffs P aus dem Depotbereich 32 in den Bereich des Halbleitersubstrats 20 hinein.
  • In analoger Weise zu dem in Fig. 6 gezeigten Zwischenzustand sind auch bei der Anordnung der Fig. 2 verschiedene Diffusionsfronten I, II dargestellt, welche aufeinanderfolgend in verschiedenen Zeitpunkten des Diffusionsprozesses zugeordnet sind. Wie bei der Anordnung der Fig. 6 findet auch beim Vorgehen gemäß Fig. 2 eine merkliche laterale Ausdiffusion des Dotierstoffs P vom Depotbereich 32 auf den dritten Leitfähigkeitsbereich 60 zu statt.
  • Aufgrund des Oxidationsvorgangs im Randbereich 25b und der damit einhergehenden Erzeugung und/oder Beweglichmachung von Gitterfehlstellen findet aber insbesondere eine intensive Wechselwirkung der Dotierstoffteilchen P mit den Gitterfehlstellen des Umwandlungsbereichs 22b statt, so dass in vertikaler Richtung entlang des Randbereichs 25b der Dotierstoff P eine höhere Beweglichkeit aufweist, als in lateraler Richtung auf den weiteren Leitfähigkeitsbereich 60 zu. Folglich breitet sich im Vergleich zur Anordnung der Fig. 6 der Dotierstoff P in vertikaler Richtung leichter aus als in lateraler Richtung. Folglich kann der Temperprozess und damit der Diffusionsvorgang bereits beim Erreichen der Diffusionsfront II, also zu einem sehr viel früheren Zeitpunkt, abgebrochen werden, weil dann bereits ein merklicher Überlapp des Diffusionsgebiets 50 mit dem bis dahin ausgebildeten Oxidbereich 22b als umgewandelter Teilbereich 25b vorliegt.
  • Verdeutlicht wird dieser Aspekt durch die eingezeichnete Distanz D zwischen dem Diffusionsgebiet oder Diffusionskontakt 50 und dem dritten Leitfähigkeitsgebiet 60. Diese Distanz D ist sehr viel größer als die entsprechende Distanz d der Anordnung der Fig. 6.
  • Durch die Front II wird die Grenze des Diffusionskontakts oder Diffusionsgebiets 50 definiert, und diese Grenze entspricht entsprechend der Grenze des pn-Übegangs. Im oberen Bereich des Diffusionskontakts oder Diffusionsgebietes 50 in direkter Nachbarschaft zum zweiten Leitfähigkeitsgebiet 40 muss dann durch entsprechende Beaufschlagung mit einem elektrischen Potential eine entsprechende Kanalstrecke K ausgebildet werden.
  • Fig. 3 zeigt in größerem Detail die Anordnung der Fig. 2 im Bereich des Diffusionsgebiets 50, wobei bereits auch die Verfüllung des Grabens 22 mit einem entsprechenden Gatekontaktbereich in Form eines dritten Leitfähigkeitsgebiets 70 dargestellt ist. Bezugszeichenliste 1 Schaltungsanordnung, DRAM-Speicher
    20 Halbleitersubstrat, p-dotiertes Bulk-Silizium
    21 Passivierungsbereich
    22 Graben, Trench, Ausnehmung
    22a Bodenbereich
    22b Randbereich
    23 zweiter Isolationsbereich, Trench-Top-Oxid TTO
    24 erster Isolationsbereich
    25 Zwischenbereich
    25b Randbereich des Zwischenbereichs
    26 abgeschiedenes/ausgebildetes Gateoxid, dritter Isolationsbereich
    30 erstes Leitfähigkeitsgebiet, Topelektrodenbereich, Leitungseinrichtung
    32 Depotbereich
    40 zweites Leitfähigkeitsgebiet
    50 Diffusionsgebiet, Diffusionskontakt
    60 viertes Leitfähigkeitsgebiet
    70 drittes Leitfähigkeitsgebiet, Gateanschlussbereich
    100 Nachbarmedium, Atmosphäre
    d, D Distanz vom Diffusionsgebiet
    G Gatebereich
    K Kanalbereich

Claims (19)

1. Verfahren zum Ausbilden eines Diffusionsgebiets, insbesondere eines Diffusionskontakts (50) oder dergleichen, in einem Halbleitersubstrat (20) oder dergleichen, insbesondere zum Anschließen einer DRAM-Speicherzelle an einem vertikalen MOSFET,
bei welchem ein erstes Leitfähigkeitsgebiet (30, 32) und ein zweites Leitfähigkeitsgebiet (40) durch einen Zwischenbereich (25) des Halbleitersubstrats (20) voneinander räumlich getrennt vorgesehen werden,
bei welchem das Diffusionsgebiet (50) zwischen dem ersten Leitfähigkeitsgebiet (30, 32) und dem zweiten Leitfähigkeitsgebiet (40) im Zwischenbereich (25) ausgebildet wird,
bei welchem das Diffusionsgebiet (50) durch thermisch angeregtes Diffundieren zumindest eines Dotierstoffes (P) in den Zwischenbereich (25) hinein ausgebildet wird,
bei welchem zumindest in einem Teilbereich (25b) des Zwischenbereichs (25) ein Umwandlungsprozess thermisch initiiert und/oder geführt wird, insbesondere im Wesentlichen gleichzeitig mit dem Anzeigen des Diffundierens, und
bei welchem dabei durch Wechselwirken des Dotierstoffes (P) mit dem sich umwandelnden Teilbereich (25b) das thermisch angeregte Diffundieren des Dotierstoffes (P) im Wesentlichen gerichtet, insbesondere in einer Vorzugsrichtung, geführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein chemischer Umwandlungsprozess, ein Kristallisationsprozess und/oder dergleichen als Umwandlungsprozess des Teilbereichs (25b) durchgeführt werden.
3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Oxidationsprozess, insbesondere mit Sauerstoff, als Umwandlungsprozess des Teilbereichs (25b) durchgeführt wird.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass durch den Umwandlungsprozess Gitterfehlstellen, reaktive Zentren und/oder dergleichen erzeugt, mit gesteigerter Beweglichkeit versehen und/oder in Wechselwirkung mit Dotierstoffteilchen (P) gebracht werden.
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Halbleitersubstrat (20), Zwischenbereich (25) und/oder als Teilbereich (25b) davon Siliziumsubstrat verwendet wird, insbesondere ein Bulk-Siliziumsubstrat, p- dotiertes Silizium oder dergleichen.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Dotierstoff (P) auf das Material des Halbleitersubstrats (20) und insbesondere des Zwischenbereichs (25) abgestimmt gewählt wird, insbesondere im Hinblick auf eine besonders hohe Beweglichkeit des Dotierstoffes (P) in einer Vorzugsrichtung.
7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Dotierstoff (P) Phosphor oder dergleichen gewählt wird.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Dotierstoff (P) über einen Depotbereich (32), insbesondere im Halbleitersubstrat (20), zugeführt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Depotbereich (32) als separater Bereich im Halbleitersubstrat (20) vorgesehen wird.
10. Verfahren nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass der Depotbereich (32) in im Wesentlichen unmittelbarer räumlicher Nachbarschaft zum ersten Leitfähigkeitsgebiet (30, 32), zum Zwischenbereich (25) des Halbleitersubstrats (20) und/oder zum zweiten Leitfähigkeitsgebiet (40) vorgesehen wird.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass der Depotbereich (32) als das erste Leitfähigkeitsgebiet (30) oder als Teil davon vorgesehen wird, insbesondere als Buried-Strap-Gebiet oder dergleichen.
12. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Polysiliziumbereich als erstes Leitfähigkeitsgebiet (30) und/oder als zweites Leitfähigkeitsgebiet (40) vorgesehen werden.
13. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Grenzflächenbereich (25b) oder Randbereich (25b) des Halbleitersubstrats (20), insbesondere des Zwischenbereichs (25) davon und/oder insbesondere zu einem Nachbarmedium (100), für den Umwandlungsprozess vorgesehen wird, insbesondere in im Wesentlichen direkter Verbindung, nämlich in der Vorzugsrichtung, zwischen dem ersten Leitfähigkeitsgebiet (30, 32) und dem zweiten Leitfähigkeitsgebiet (40).
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass als Nachbarmedium (100) ein ein Oxidationsmittel aufweisendes und/oder lieferndes Medium vorgesehen wird, insbesondere eine Sauerstoff enthaltende Atmosphäre oder dergleichen.
15. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass durch den Umwandlungsprozess im Zwischenbereich (25) ein im Wesentlichen elektrisch isolierender Grenzflächenbereich (25b) und/oder Randbereich (25b) gebildet werden, welche insbesondere ein Oxid, Siliziumdioxid und/oder dergleichen enthalten und/oder daraus gebildet sind.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet,
dass nach dem Umwandlungsprozess in direkter Nachbarschaft zum Zwischenbereich (25) des Halbleitersubstrats (20) ein drittes Leitfähigkeitsgebiet (70) derart vorgesehen wird,
dass durch den Zwischenbereich (25) des Halbleitersubstrats (20) und/oder durch den Grenzflächenbereich (25b) davon ein über das dritte Leitfähigkeitsgebiet (70) ansteuerbarer Gatebereich (G) zwischen dem ersten Leitfähigkeitsgebiet (30, 32) und dem zweiten Leitfähigkeitsgebiet (40) mit dem Diffusionskontakt (50) als Anschlusskontaktbereich ausgebildet wird, insbesondere in Form eines vertikalen MOSFETs oder dergleichen.
17. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine Leitungseinrichtung, eine Topelektrodeneinrichtung, insbesondere eines Speicherkondensators oder dergleichen, ein Buried-Strap-Bereich und/oder ein Teil oder eine Kombination davon als erstes Leitfähigkeitsgebiet (30) vorgesehen werden.
18. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das zweite Leitfähigkeitsgebiet (40) als Teil einer Bitleitungseinrichtung und/oder einer Wortleitungseinrichtung vorgesehen wird.
19. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Depotbereich (32) für den Dotierstoff (P) als Teil eines Topelektrodenbereichs, eines Buried-Strap-Bereichs oder dergleichen vorgesehen wird, insbesondere als BS-Divot- Fill-Bereich oder dergleichen.
DE10137341A 2001-07-31 2001-07-31 Verfahren zum Ausbilden eines Diffusionsgebiets Ceased DE10137341A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10137341A DE10137341A1 (de) 2001-07-31 2001-07-31 Verfahren zum Ausbilden eines Diffusionsgebiets
US10/210,735 US6696335B2 (en) 2001-07-31 2002-07-31 Method for forming a diffusion region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10137341A DE10137341A1 (de) 2001-07-31 2001-07-31 Verfahren zum Ausbilden eines Diffusionsgebiets

Publications (1)

Publication Number Publication Date
DE10137341A1 true DE10137341A1 (de) 2003-02-27

Family

ID=7693758

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10137341A Ceased DE10137341A1 (de) 2001-07-31 2001-07-31 Verfahren zum Ausbilden eines Diffusionsgebiets

Country Status (2)

Country Link
US (1) US6696335B2 (de)
DE (1) DE10137341A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050054158A1 (en) * 2003-09-08 2005-03-10 International Business Machines Corporation Bulk contact mask process
US7979108B2 (en) 2007-08-27 2011-07-12 William Harrison Zurn Automated vessel repair system, devices and methods
KR101154006B1 (ko) * 2010-11-08 2012-06-07 에스케이하이닉스 주식회사 매몰 정션을 포함하는 수직형 트랜지스터 및 형성 방법
US8663209B2 (en) 2012-01-24 2014-03-04 William Harrison Zurn Vessel clearing apparatus, devices and methods
US9833207B2 (en) 2012-08-08 2017-12-05 William Harrison Zurn Analysis and clearing module, system and method
US9962533B2 (en) 2013-02-14 2018-05-08 William Harrison Zurn Module for treatment of medical conditions; system for making module and methods of making module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121651A (en) * 1998-07-30 2000-09-19 International Business Machines Corporation Dram cell with three-sided-gate transfer device
US6190971B1 (en) * 1999-05-13 2001-02-20 International Business Machines Corporation Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region
US6339241B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
US6441422B1 (en) * 2000-11-03 2002-08-27 International Business Machines Corporation Structure and method for ultra-scalable hybrid DRAM cell with contacted P-well

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHEN, N.K. et al., J. Electron Soc., Vol. 142, No. 6, June 1995, p. 2051-2054 *
LIU, D.G. et al., IEEE Electron Device Letters, Vol. 21, No. 12, Dec. 2000, p. 572-574 *

Also Published As

Publication number Publication date
US20030060029A1 (en) 2003-03-27
US6696335B2 (en) 2004-02-24

Similar Documents

Publication Publication Date Title
DE19807745B4 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
DE102008024827A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005038998A1 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur
DE60219300T2 (de) Halbleiteranordnungen mit graben-gateelektrode und verfahren zu deren herstellung
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102005030875A1 (de) Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102004062829A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009051745A1 (de) Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE102004041622A1 (de) Halbleiterbauteil
DE4232820B4 (de) Verfahren zur Herstellung eines MOSFET
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE102011053147A1 (de) Grabenstrukturen in direktem kontakt
DE112010001315T5 (de) LDMOS mit selbstausgerichteter vertikaler LDD und rückseitiger Drain
DE10341062A1 (de) Gate-Strukturen bei nicht-flüchtigen Speichervorrichtungen mit gekrümmten Seitenwänden, die unter Verwendung von Sauerstoffkanälen ausgebildet sind, und Verfahren zum Ausbilden derselben
DE19853684A1 (de) Verfahren zur Herstellung eines Lastwiderstands
DE19629774A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE10137341A1 (de) Verfahren zum Ausbilden eines Diffusionsgebiets
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3728849A1 (de) Mis (metallisolatorhalbleiter)-halbleitervorrichtung und verfahren zur herstellung derselben
EP0945902A1 (de) MOS-Transistor für DRAM-Speicherzelle und Herstellverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection