DE10118404C1

DE10118404C1 - Speicheranordnung

Info

Publication number: DE10118404C1
Application number: DE2001118404
Authority: DE
Inventors: Franz Hofmann; Wolfgang Roesner; Johannes R Luyken; Jessica Hartwich
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-04-12
Filing date: 2001-04-12
Publication date: 2002-11-21
Anticipated expiration: 2021-04-13

Abstract

Die Speicheranordnung weist einen Speicher mit Speicherzellen auf und eine Schreib-/Leseeinrichtung zum Schreiben und zum Lesen des Speicherinhalts der Speicherzellen. Die Schreib-/Leseeinrichtung weist eine über dem Speicher bewegbar angeordnete Rastersondenspitze auf, an deren dem Speicher zugewandten Vorderende ein Einzelelektronentransistor angeordnet ist. Mit der Rastersondenspitze ist der Speicherinhalt der Speicherzellen einschreibbar und auslesbar.

Description

Computer mit Speicheranordnungen kommen bei den unterschiedlichsten Anwendungen zum Einsatz, sei es als Großrechner, als Personal Computer, in Waschmaschinen, in Küchengeräten, in Kraftfahrzeugen, in Telefonen, in Anrufbeantwortern oder in sonstigen Anwendungen. Ein Computer ist hierbei im weitesten Sinne als eine elektronische Steuer- und/oder Recheneinrichtung zu verstehen.

Die Speicheranordnung des Computers dient zum dauerhaften oder zwischenzeitlichen Speichern von Daten, zum Beispiel von Parametern, die zum Betrieb des Computers erforderlich sind, oder von Rechenergebnissen, die beim Betrieb des Computers vom Computer erzeugt werden.

Die Speicheranordnung weist einen Speicher mit einer Mehrzahl von Speicherzellen auf. In jeder Speicherzelle ist ein Datum von den Daten als Speicherinhalt der Speicherzelle abgespeichert sind. Weiter weist die Speicheranordnung eine Leseeinrichtung zum Lesen des Speicherinhalts (ROM, s. u.), oder alternativ eine Schreib-/Leseeinrichtung zum Schreiben und Lesen des Speicherinhalts auf (RAM, s. u.).

Bei Speichern wird grundsätzlich unterschieden zwischen Nur- Lese-Speichern oder Festwertspeichern (ROM = Read Only Memory) einerseits und Schreib-Lese-Speichern oder Speichern mit wahlfreiem Zugriff (RAM = Random Access Memory) andererseits.

Bei einem Nur-Lese-Speicher (ROM) ist in jeder einzelnen Speicherzelle ein festgelegter Speicherinhalt abgespeichert. Der Speicherinhalt ist durch den Herstellungsprozess für den Speicher festgelegt und ist mittels der Leseeinrichtung auslesbar, aber nicht beschreibbar. Als Varianten des Nur- Lese-Speichers (ROM) gibt es den programmierbaren Nur-Lese- Speicher (PROM = programable ROM), bei dem der Speicherinhalt genau einmal einschreibbar ist, sowie den lösch- und wiederprogrammierbaren Nur-Lese-Speicher (EPROM = erasable programable ROM) und den elektrisch lösch- und wiederprogrammierbaren Nur-Lese-Speicher EEPROM = electrically EPROM), bei denen der Speicherinhalt mehrmals einschreibbar ist.

Bei einem Schreib-Lese-Speicher (RAM) ist der Speicherinhalt der Speicherzelle mittels einer Schreib-/Lesevorrichtung wahlweise durch einen Schreibvorgang einschreibbar oder durch einen Lesevorgang auslesbar.

Jede Speicherzelle weist zumindest ein Speicherelement auf. Der Speicherinhalt der Speicherzelle ist durch eine in dem Speicherelement gespeicherte elektrische Ladung festgelegt.

Bei einer herkömmlichen Speicheranordnung auf Halbleiterbasis kann für das Speicherelement in Abhängigkeit vom Speichertyp des Speichers zum Beispiel ein Transistor oder ein Kondensator verwendet sein.

Beim Schreiben des Speicherinhalts einer Speicherzelle wird eine vorbestimmte Ladungsmenge an elektrischer Ladung in das Speicherelement verschoben oder von dem Speicherelement entfernt. Dieses Verschieben von elektrischen Ladungen entspricht einem elektrischen Stromfluss. Um den elektrischen Stromfluss zu bewirken, muss entsprechend Energie aufgewandt werden, die umso größer ist, je größer die elektrische Ladungsmenge ist, die verschoben werden soll.

Zum Lesen des Speicherinhalts muss ebenfalls ein Stromfluss aufrechterhalten werden.

Zudem ist die zum Verschieben der Ladungsmenge erforderliche Zeit umso größer, je größer die Ladungsmenge ist.

Ein Ziel bei der Entwicklung von Speicheranordnungen ist es, den Stromverbrauch beim Schreib- und Lese-Betrieb der Speicheranordnung zu verringern.

Ein weiteres Ziel bei der Entwicklung von Speicheranordnungen ist es, die Schreib- und Lesegeschwindigkeit, mit der der Speicher beschrieben bzw. ausgelesen werden kann, zu erhöhen.

Der zum Betrieb einer Speicheranordnung erforderliche Stromverbrauch kann dadurch verringert werden, dass die elektrische Ladungsmenge, die zum Schreiben, insbesondere zum Verändern des Speicherinhalts verschoben werden muss, verringert wird.

In [1] ist eine Einzelelektronen-Speicherzelle beschrieben. Die Einzelelektronen-Speicherzelle weist als Speicherelement eine Ladungsinsel aus einem elektrisch leitfähigen Material und mit einem Durchmesser von einigen Nanometern auf. Zwei elektrische Zuleitungen aus einem elektrisch leitfähigen Material führen zu der Ladungsinsel. Die Ladungsinsel und die Zuleitungen sind jeweils durch eine 1 bis 2 nm dünne Tunnelbarriere aus einem elektrisch isolierenden Material voneinander getrennt. Alternativ sind als Speicherelement statt der einzelnen Ladungsinsel mehrere in einer Reihe angeordnete Ladungsinseln vorgesehen, die je durch eine 1 bis 2 nm dicke Tunnelbarriere voneinander getrennt sind. Der Speicherinhalt der Speicherzelle ist durch einige wenige Elektronen gebildet, die mittels Coulomb-Blockade auf der Ladungsinsel bzw. den Ladungsinseln festgehalten sind. In [1] ist weiter beschrieben, dass die Elektronen mit einer umso höheren Einschlussenergie auf den Ladungsinseln eingeschlossen sind, je größer die Anzahl von in Reihe angeordneten Ladungsinseln ist. Entsprechend sind die Speicherzeit der Elektronen auf den Ladungsinseln, nach welcher die Elektronen im Mittel aus den Ladungsinseln heraus tunneln, und die maximale Temperatur, oberhalb welcher die Elektronen aus den Ladungsinseln heraus tunneln, umso größer, je größer die Anzahl von in Reihe angeordneten Ladungsinseln ist.

Eine Einzelelektronen-Speicherzelle, deren Speicherinhalt durch nur wenige Elektronen gebildet ist, hat sehr kleine Abmessungen. Doch nicht nur um Strom beim Betrieb der Speicheranordnung zu sparen ist es ein Ziel bei der Herstellung einer Speicheranordnung, die Abmessungen der einzelnen Speicherzellen klein zu wählen.

Der Raum, der für die Speicheranordnung zur Verfügung steht, ist in der Regel begrenzt. Der begrenzte Raum wird dabei umso effizienter genutzt, je größer die Integrationsdichte, d. h. die Anzahl von Speicherzellen in einem vorgegebenen Raum oder einer vorgegebenen Fläche ist. Entsprechend ist es ein weiteres Ziel bei der Entwicklung und Herstellung von Speicheranordnungen, deren Integrationsdichte zu erhöhen. Dazu müssen zum Beispiel die einzelnen Speicherzellen verkleinert werden.

Eine herkömmliche Technologie zur Herstellung von Speicheranordnungen ist die Halbleiter-basierte CMOS- Technologie (CMOS = Complementary Metal Oxide Semiconductor) auf Siliziumbasis, bei der Schaltungsstrukturen für die Speicheranordnung lithographisch hergestellt werden. In CMOS- Technologie sind zur Zeit Speicheranordnungen mit minimalen Strukturgrößen von 130 nm standardmäßig herstellbar.

Bei einer weiteren Verkleinerung der minimalen Strukturgröße stößt die CMOS-Technologie zusehends an ihre Grenzen.

Als isolierende, halbleitende und metallisch leitende Strukturen mit sehr kleinen Abmessungen sind Nanoröhren aus Bornitrid oder aus Kohlenstoff bekannt. Nanoröhren sind Fullerene aus Atomen, welche zu einer röhrenförmigen kristallinen Struktur angeordnet sind. Sie können mit einem Durchmesser von ungefähr 0,2 (0,5) Nanometern bis zu ca. 50 Nanometern und mehr und einer Länge von bis zu mehreren Mikrometern hergestellt werden. Typischerweise beträgt der Durchmesser 1 bis 20 nm und die Länge bis zu einige hundert Nanometer.

Aus [2] ist ein Verfahren zum Herstellen von Kohlenstoff- Nanoröhren in dicht gepackter Anordnung von 1,1.10¹⁰ Röhren pro cm² bekannt. Dabei wird zuerst die Oberfläche eines dünnen Aluminiumblechs, das als Substrat dient, durch Anodisierung mit feinen Poren versehen. Am Boden jeder Pore wird eine Katalysatorfläche aus einem Katalysatormaterial abgeschieden. Anschließend wird in einem Raumbereich über dem porösen und mit Katalysatormaterial behandelten Aluminiumblech ein Schritt durchgeführt, bei dem Kohlenstoff- Nanoröhren erzeugt werden. Die Kohlenstoff-Nanoröhren entstehen dabei ausschließlich auf Oberflächen-Bereichen des Aluminiumblechs, die mit dem Katalysatormaterial bedeckt sind, d. h. ausschließlich auf Katalysatormaterial. Direkt auf dem Aluminiumblech werden keine Kohlenstoff-Nanoröhren ausgebildet. Als Katalysatormaterial kann zum Beispiel reduziertes Kupfer vorgesehen sein, das bei einer Temperatur von ungefähr 600°C in einer CO-Atmosphäre reduziert worden ist.

Als Schreib-/Leseeinrichtung zum Beschreiben und Auslesen eines Festplatten-Speichers, wie er zum Beispiel für einen Personal Computer verwendet wird, wird ein Schreib-/Lesearm verwendet, der in einem Bereich über der Festplatte so verfahrbar ist, dass er nach Wahl über jeder einzelnen Speicherzelle positioniert werden kann.

Aus [3] ist eine Speicheranordnung mit einem Speicherfeld und einer Matrix von 32 × 32 Cantilevern bekannt. Die Cantilever sind in einem Bereich über dem Speicherfeld verfahrbar. Mit der Mehrzahl von Cantilevern ist es möglich, mehrere Speicherzellen gleichzeitig auszulesen, so dass die Daten- Ausleserate gegenüber einer Speicheranordnung mit nur einem Cantilever gesteigert ist.

Aus [4] ist ein Einzelelektronentransistor-Rastermikroskop bekannt, mit dem elektrische Ladungen und Felder an einer Oberfläche mit einer Auflösung von ungefähr einem Prozent der Ladung eines einzelnen Elektrons ortsaufgelöst messbar sind. Das Einzelelektronentransistor-Rastermikroskop funktioniert ähnlich wie ein Rastertunnelmikroskop. Bei beiden wird eine Rastersondenspitze über die zu untersuchende Oberfläche gerastert und ein Signal gemessen, das durch elektrische Ladungen und Felder auf und in der Nähe der Oberfläche beeinflusst ist. Das Rastertunnelmikroskop weist als Rastersondenspitze eine feine Metallspitze, beispielsweise eine Wolframspitze, auf. Das Einzelelektronentransistor- Rastermikroskop weist als Rastersondenspitze eine am vorderen Ende angespitzte Glasfaser mit einem am angespitzten vorderen Ende angeordneten Einzelelektronentransistor (SET = single electron transistor) auf.

In [5] wird ein Einzelelektronentransistor-Rastermikroskop zum Abbilden von Objekten bei Umgebungstemperatur beschrieben. Dabei wird ein das Nahfeld abtastender Einzelelektronentransistor verwendet. Insbesondere detektiert der Einzelelektronentransistor Variationen in einem elektrischen Feld, welches das Objekt umgibt oder von diesem ausgeht, wobei das Objekt in der Umgebungstemperatur verbleiben kann, obwohl der Einzelelektronentransistor gekühlt wird.

Aus [6] sind Kohlenstofffasern bekannt, welche aus einwandigen Kohlenstoff-Nanoröhren hergestellt sind. Außerdem wird in [6] ein Verfahren zum Reinigen eines Gemisches aus einwandigen Kohlenstoff-Nanoröhren und amorpher Kohlenstoffverunreinigung offenbart.

Ein Verfahren zur Speicherung von Informationseinheiten im Nanometerbereich ist aus [7] bekannt, bei dem näpfchenförmige Vertiefungen in einer Edelmetalloberfläche erzeugt werden.

Der Erfindung liegt das Problem zugrunde, eine effiziente, kompakte und schnelle Speicheranordnung mit hoher Integrationsdichte zu schaffen.

Das Problem wird gelöst durch eine Speicheranordnung mit den Merkmalen gemäß dem unabhängigen Patentanspruch.

Die Speicheranordnung weist auf:
einen Speicher mit zumindest einer Speicherzelle mit je zumindest einem Speicherelement, wobei jede Speicherzelle einen durch einen Schreibvorgang veränderbaren Speicherinhalt aufweist, der durch eine in dem Speicherelement gespeicherte elektrische Ladung festgelegt ist, und
eine Schreib-/Leseeinrichtung zum Schreiben und Lesen des Speicherinhalts, mit zumindest einer über dem Speicher bewegbar angeordneten Rastersondenspitze mit einem am dem Speicher zugewandten Vorderende der Rastersondenspitze angeordneten Einzelelektronentransistor mit einer Source- Elektrode, einer Drain-Elektrode, einer Ladungsinsel, einer zwischen der Source-Elektrode und der Ladungsinsel angeordneten ersten Tunnelbarriere und einer zwischen der Ladungsinsel und der Drain-Elektrode angeordneten zweiten Tunnelbarriere, wobei der Einzelelektronentransistor eine veränderbare Source-Drain-Leitfähigkeit zwischen der Source- Elektrode und der Drain-Elektrode aufweist, wobei die Rastersondenspitze über der Speicherzelle zwei Stellungen einzunehmen vermag, nämlich
eine Schreibstellung, in der durch eine von der Rastersondenspitze an die Speicherzelle angelegte Spannung der Speicherinhalt der Speicherzelle in die Speicherzelle einschreibbar ist, und
eine Lesestellung, in der anhand der Source-Drain- Leitfähigkeit des Einzelelektronentransistors der Speicherinhalt der Speicherzelle auslesbar ist.

Der Einzelelektronentransistor hat gegenüber elektrischen Ladungen in der Speicherzelle eine hohe Empfindlichkeit von ungefähr 1% der Ladung eines einzelnen Elektrons. Entsprechend kann mit der Schreib-/Leseeinrichtung mit der über dem Speicher bewegbar angeordneten Rastersondenspitze, an deren dem Speicher zugewandten Vorderende der Einzelelektronentransistor angeordnet ist, auch eine Speicherzelle ausgelesen werden, deren Speicherinhalt durch eine sehr geringe Ladungsmenge gebildet ist. Darüber hinaus können mit der Rastersondenspitze kleine Ladungsmengen verschoben werden, so dass die Schreib-/Leseeinrichtung ein Schreiben und Lesen von Speicherinhalten ermöglicht, die durch sehr geringe Ladungsmengen gebildet sind.

Somit ermöglicht die Erfindung eine stromsparende und somit effiziente beschreibbare und auslesbare Speicheranordnung.

Darüber hinaus ermöglicht die Rastersondenspitze eine hohe Ortsauflösung. Folglich ist mit der Schreib-/Leseeinrichtung das Speicherzellenfeld auch dann beschreibbar und auslesbar, wenn das Speicherzellenfeld ein hochdichtes Speicherzellenfeld ist.

Das Speicherelement der Speicherzellen des Speicherfeldes kann aus einem Dielektrikum oder einer Kombination von mehreren unterschiedlichen Dielektrika gefertigt sein.

Vorzugsweise ist das Speicherelement aus einem metallisch leitfähigen Material gefertigt und derart zumindest teilweise von elektrisch isolierendem Material umgeben, dass die in dem Speicherelement gespeicherte elektrische Ladung während einer vorbestimmten Speicherzeit in dem Speicherelement verbleibt. Das Speicherelement kann beispielsweise aus Metall oder Polysilizium gefertigt sein.

Weiter bevorzugt ist die Speicherzelle als Floating-Gate- Speicherzelle ausgebildet. Bei einer Floating-Gate- Speicherzelle ist als Speicherelement ein Floating-Gate aus einem metallisch leitfähigen Material vorgesehen, das zumindest teilweise von einem elektrisch isolierenden Material umgeben ist. Mittels eines Steuer-Gates sind elektrische Ladungsträger auf das Floating-Gate ladbar und aus dem Floating-Gate wieder heraus drängbar. Der Speicherinhalt der Speicherzelle ist durch die elektrische Ladung auf dem Floating-Gate bestimmt.

Grundsätzlich sind die Abmessungen der Speicherzelle, und insbesondere des Speicherelements, frei wählbar. Damit die Integrationsdichte der Speicheranordnung hoch ist, sind die Abmessungen der Speicherzelle vorzugsweise möglichst klein gewählt.

Weiter bevorzugt ist das Speicherelement so dimensioniert und das elektrisch isolierende Material so angeordnet, dass die in dem Speicherelement gespeicherte elektrische Ladung mittels des Effektes der Coulomb-Blockade auf dem Speicherelement gespeichert gehalten ist. Bevorzugt ist dies bei Raumtemperatur und/oder bei einer Temperatur von bis zu ca. 150°C der Fall. Bevorzugt sind in dem Speicherelement, wenn es mit Ladungsträgern so vollgeladen ist, dass ein vollgeladener Speicherzustand erreicht ist, z. B. eine logische "Eins", nur einige wenige Ladungsträger gespeichert.

Mit einem solchen Speicherelement auf Coulomb-Blockade-Basis ist eine stromsparende Speicherzelle verwirklicht. Zudem ist eine schnelle Speicherzelle verwirklicht, da die Zeit, die erforderlich ist, um die nur sehr geringe Anzahl an Ladungsträgern zu verschieben, gering ist.

Das Speicherelement hat bevorzugt in zumindest eine oder in jede Raumrichtung eine Abmessung von nicht mehr als wenigen zehn Nanometern, z. B. nicht mehr als 35 nm oder 20 nm.

Weiter bevorzugt weist die Speicherzelle je zumindest eine Hetero-Nanoröhre mit zumindest einem elektrisch isolierenden ersten Nanoröhren-Abschnitt, zumindest einem metallisch leitfähigen zweiten Nanoröhren-Abschnitt und zumindest einem elektrisch isolierenden dritten Nanoröhren-Abschnitt auf. Dabei sind der erste, zweite und dritte Nanoröhren-Abschnitt so angeordnet, dass der metallisch leitfähige zweite Nanoröhren-Abschnitt an seinem ersten Ende an den elektrisch isolierenden ersten Nanoröhren-Abschnitt direkt angrenzt und an seinem zweiten Ende an den elektrisch isolierenden dritten Nanoröhren-Abschnitt direkt angrenzt. Der metallisch leitfähige Nanoröhren-Abschnitt liegt also zwischen dem elektrisch isolierenden ersten Nanoröhren-Abschnitt und dem elektrisch isolierenden dritten Nanoröhren-Abschnitt.

Der metallisch leitfähige zweite Nanoröhren-Abschnitt stellt hierbei das Speicherelement dar. Der erste und der dritte isolierende Nanoröhren-Abschnitt stellt je eine Tunnelbarriere dar. Im metallisch leitfähigen zweiten Nanoröhren-Abschnitt ist eine elektrische Ladung von einigen wenigen einzelnen Elektronen mittels Coulomb-Blockade speicherbar.

Die Hetero-Nanoröhre kann weitere isolierende und metallisch leitfähige Nanoröhren-Abschnitte aufweisen. Dabei weist die Hetero-Nanoröhre bevorzugt jeweils abwechselnd einen metallisch leitfähigen und einen isolierenden Nanoröhren- Abschnitt auf. Jeder metallisch leitfähige Nanoröhren- Abschnitt bildet eine Ladungsinsel, die durch zwei isolierende Nanoröhren-Abschnitte begrenzt ist, und auf der Ladungsträger mittels Coulomb-Blockade speicherbar sind. Der Speicherinhalt einer einzelnen Speicherzelle ist durch die Summe der insgesamt auf allen in Reihe geschalteten Ladungsinseln der entsprechenden Hetero-Nanoröhre gespeicherten Ladungsträger festgelegt. Eine solche Konfiguration der Hetero-Nanoröhre mit mehreren in Reihe geschalteten Ladungsinseln hat den Vorteil, dass die Speicherzeit erhöht ist.

Bevorzugt ist ein unterer Endabschnitt der Hetero-Nanoröhre von einem metallisch leitfähigen vierten Nanoröhren-Abschnitt gebildet und ein oberer Endabschnitt der Hetero-Nanoröhre von einem metallisch leitfähigen fünften Nanoröhren-Abschnitt gebildet. D. h. bevorzugt ist die Hetero-Nanoröhre an beiden Enden von einem metallisch leitfähigen Nanoröhren-Abschnitt begrenzt.

Elektrische Zuleitungen zur Kontaktierung des Speicherelements können ebenfalls aus metallisch leitfähigen Nanoröhren gebildet sein.

Für einen metallisch leitfähigen Nanoröhren-Abschnitt wird bevorzugt jeweils eine metallisch leitfähige Kohlenstoff- Nanoröhre verwendet.

Für zumindest einen elektrisch isolierenden Nanoröhren- Abschnitt kann eine elektrisch isolierende Bornitrid- Nanoröhre verwendet werden.

Der Einzelelektronentransistor kann so an dem dem Speicher zugewandten Vorderende der Rastersondenspitze angeordnet sein, dass entweder die Source-Elektrode oder die Drain- Elektrode dem Speicher am nächsten zugewandt ist.

Bei dieser Konfiguration sind durch den Speicherinhalt im Speicherelement einer unter der Rastersondenspitze positionierten Speicherzelle die Energieniveaus für Elektronen auf der Ladungsinsel einerseits und die zwischen der Source-Elektrode und der Drain-Elektrode tatsächlich anliegende Spannung andererseits in ähnlichem Maße beeinflusst.

Bevorzugt ist der Einzelelektronentransistor so am Vorderende der Rastersondenspitze angeordnet, dass die Ladungsinsel näher an dem Speicher angeordnet ist als die Source-Elektrode und die Drain-Elektrode. Bei dieser Konfiguration sind durch den Speicherinhalt im Speicherelement nur oder zumindest hauptsächlich die Energieniveaus für Elektronen auf der Ladungsinsel beeinflusst. Die zwischen der Source-Elektrode und der Drain-Elektrode angelegte Spannung ist nicht oder zumindest kaum beeinflusst. Dadurch ist die Speicherzelle besonders stromsparend und einfach kontrollierbar konfiguriert.

Bei einer alternativen Ausführungsform der Erfindung weist die Schreib-/Leseeinrichtung mehrere Rastersondenspitzen auf, so dass zeitgleich mehrere Speicherzellen beschreibbar bzw. auslesbar sind.

Bei einer Speicheranordnung mit Hetero-Nanoröhren als Speicherzellen können die Hetero-Nanoröhren in beliebiger Anordnung auf einem Substrat vorgesehen sein. Die Hetero- Nanoröhren können kreuz und quer zueinander angeordnet sein. Bevorzugt sind die Hetero-Nanoröhren ungefähr parallel zueinander angeordnet. Dadurch ist das Beschreiben und Auslesen der einzelnen Speicherzellen erleichtert. Die Hetero-Nanoröhren können weiter gebogen angeordnet sein. Bevorzugt sind die Hetero-Nanoröhren ungefähr aufrecht und gerade stehend ausgerichtet. Hierdurch ist wiederum das Beschreiben und Auslesen der einzelnen Speicherzellen erleichtert, da ein Übersprechen zwischen benachbarten Speicherzellen erschwert ist. Weiter bevorzugt weisen alle Hetero-Nanoröhren ungefähr die gleiche Länge auf, so dass die oberen Enden der Hetero-Nanoröhren gemeinsam eine einzige ebene Fläche bilden. Auch hierdurch ist das Beschreiben und Auslesen der einzelnen Speicherzellen erleichtert. Insbesondere kann so der Abstand der Rastersondenspitze der Schreib-/Leseinrichtung beim Lesen und Schreiben konstant gehalten werden, wodurch der apparative Aufwand bei der Schreib-/Leseinrichtung verringert ist.

Eine einzelne Speicherzelle kann jeweils durch eine einzelne Hetero-Nanoröhre gebildet sein. Alternativ kann eine einzelne Speicherzelle jeweils durch ein Bündel von mehreren benachbarten einzelnen Hetero-Nanoröhren gebildet sein. Im zweiten Fall ist der Speicherinhalt durch die Summe der Ladungen in allen einzelnen Hetero-Nanoröhren eines solchen Bündels gebildet. Daher funktioniert die Speicheranordnung selbst dann noch zuverlässig, wenn einige Hetero-Nanoröhren fehlerhaft sind. Folglich sind bei einer Verwendung von mehreren Hetero-Nanoröhren für eine einzelne Speicherzelle die Anforderungen an die Fertigungszuverlässigkeit der Hetero-Nanoröhre geringer.

Optional können die Hetero-Nanoröhren gezielt an einer Mehrzahl von vorbestimmten Orten hergestellt sein. Dies kann dadurch bewirkt sein, dass an den vorbestimmten Orten Katalysatorflächen aus einem Katalysatormaterial vorgesehen sind, die bei der Herstellung der Hetero-Nanoröhren bewirken, dass ausschließlich auf den Katalysatorflächen Nanoröhren ausgebildet werden und dass abseits der Katalysatorflächen keine Nanoröhre ausgebildet wird. Als Katalysatormaterial kann zum Beispiel reduziertes Kupfer vorgesehen sein, das bei einer Temperatur von ungefähr 600°C in einer CO-Atmosphäre reduziert worden ist. Alternativ kann als Katalysatormaterial ein beliebiges Übergangsmetall verwendet werden.

Optional kann jede Katalysatorfläche in eine Pore eingesenkt sein, so dass die Katalysatorfläche keine Erhöhung gegenüber ihrer Umgebung, die keine Katalysatorfläche aufweist, darstellt, sondern mit ihrer Umgebung, die keine Katalysatorfläche aufweist, in etwa bündig abschließt.

Im einzelnen kann ein Speicher, bei dem Hetero-Nanoröhren für die Speicherzellen verwendet werden, versehen sein mit:
einem Substrat,
einer auf dem Substrat flächig angeordneten metallisch leitfähigen Rückkontaktschicht und
zumindest einem auf der Oberfläche der Rückkontaktschicht vorgesehenen Katalysatorpartikel, wobei
auf dem zumindest einen Katalysatorpartikel eine Hetero- Nanoröhre aufrecht stehend angeordnet ist,
die Hetero-Nanoröhre an ihrer Außenwand von einer Nanoröhren-Isolierschicht aus einem ersten elektrisch isolierenden Material umgeben ist und nicht von einem Katalysatorpartikel besetzte Bereiche der Oberfläche der Rückkontaktschicht von einer Rückkontakt-Isolierschicht aus einem zweiten elektrisch isolierenden Material bedeckt sind,
auf der Rückkontakt-Isolierschicht eine Füllschicht aus einem dritten elektrisch isolierenden Material so angeordnet ist, dass die Hetero-Nanoröhre oben teilweise aus der Füllschicht hervorragt und
auf der Füllschicht eine Gegenelektrodenschicht aus einem metallisch leitfähigen Material ausgebildet ist, wobei die Gegenelektrodenschicht auf einer Höhe bezüglich der Hetero-Nanoröhre angeordnet ist, dass die Gegenelektrodenschicht zumindest teilweise auf der gleichen Höhe liegt wie der metallisch leitfähige vierte Nanoröhren- Abschnitt in dem dem Katalysatorpartikel gegenüberliegenden oberen Endabschnitt der Hetero-Nanoröhre.

Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert. Es zeigen:

Fig. 1 eine Speicheranordnung gemäß einer Ausführungsform der Erfindung, mit einem Speicher und einer Schreib-/Leseeinrichtung;

Fig. 2a eine vergrößerte Teilansicht der Schreib- /Leseeinrichtung aus Fig. 1;

Fig. 2b die Schreib-/Leseeinrichtung aus Fig. 2a im Ersatzschaltbild;

Fig. 3 eine Hetero-Nanoröhre mit abwechselnd je einem isolierenden Nanoröhren-Abschnitt, der aus einer Bornitrid- Nanoröhre gebildet ist, und einem metallisch leitfähigen Nanoröhren-Abschnitt, der aus einer metallisch leitfähigen Kohlenstoff-Nanoröhre gebildet ist;

Fig. 4 einen Speicher gemäß einer Ausführungsform der Erfindung;

Fig. 5a einen Speicher gemäß einer weiteren Ausführungsform der Erfindung in einem teilfertigen ersten Fertigungszustand;

Fig. 5b den Speicher aus Fig. 5a in einem zweiten Fertigungszustand;

Fig. 5c den Speicher aus Fig. 5a in einem dritten Fertigungszustand;

Fig. 5d den Speicher aus Fig. 5a in einem vierten, fertigen Fertigungszustand;

Fig. 5e den Speicher aus Fig. 5d zusammen mit einer Rastersondenspitze einer Schreib-/Leseeinrichtung.

Fig. 1 zeigt eine Speicheranordnung gemäß einer Ausführungsform der Erfindung, mit einem Speicher 101 und einer Schreib-/Leseeinrichtung 104.

Der Speicher 101 weist eine Mehrzahl von Speicherzellen 102 mit je zumindest einem Speicherelement 103 auf. Jede Speicherzelle 102 weist einen durch einen Schreibvorgang veränderbaren Speicherinhalt auf, der durch eine in dem Speicherelement 103 gespeicherte elektrische Ladung festgelegt ist.

Die Schreib-/Leseeinrichtung 104 ist zum Schreiben des Speicherinhalts durch den Schreibvorgang sowie zum Lesen des Speicherinhalts vorgesehen. Die Schreib-/Leseeinrichtung 104 weist eine über dem Speicher 101 bewegbar angeordnete Rastersondenspitze 105 mit einem an dem dem Speicher 101 zugewandten Vorderende der Rastersondenspitze 105 angeordneten Einzelelektronentransistor 106 auf.

Fig. 2a zeigt eine vergrößerte Teilansicht der Schreib- /Leseeinrichtung aus Fig. 1.

Der Einzelelektronentransistor 106 weist eine Source- Elektrode 201, eine Drain-Elektrode 202, eine Ladungsinsel 203, eine zwischen der Source-Elektrode 201 und der Ladungsinsel 203 angeordnete erste Tunnelbarriere 204 und eine zwischen der Ladungsinsel 203 und der Drain-Elektrode 202 angeordnete zweite Tunnelbarriere 205 auf.

Der Einzelelektronentransistor 106 weist eine veränderbare Source-Drain-Leitfähigkeit zwischen der Source-Elektrode 201 und der Drain-Elektrode 202 auf.

Die Rastersondenspitze 105 vermag über der Speicherzelle 102 zwei Stellungen einzunehmen.

Zum einen vermag die Rastersondenspitze 105 über der Speicherzelle 102 eine Schreibstellung einzunehmen, in der durch eine von der Rastersondenspitze 105 an die Speicherzelle 102 angelegte elektrische Spannung der Speicherinhalt der Speicherzelle 102 einschreibbar ist. In der Schreibstellung ist insbesondere der Abstand zwischen der Rastersondenspitze 105 und der Speicherzelle 102 so gewählt, dass mit der angelegten elektrischen Spannung der Speicherinhalt der Speicherzelle 102 veränderbar ist. Dabei können zum Beispiel durch Anlegen einer geeigneten positiven elektrischen Spannung an die Rastersondenspitze 105 Elektronen aus der Speicherzelle 102 entfernt werden. Durch Anlegen einer geeigneten negativen elektrischen Spannung an die Rastersondenspitze 105 können der Speicherzelle 102 Elektronen zugeführt werden.

Zum anderen vermag die Rastersondenspitze 105 über der Speicherzelle 102 eine Lesestellung einzunehmen, in der anhand der Source-Drain-Leitfähigkeit des Einzelelektronentransistors 106 der Speicherinhalt der Speicherzelle 102 auslesbar ist.

Fig. 2b zeigt die Schreib-/Leseeinrichtung aus Fig. 2a im Ersatzschaltbild.

Die Source-Elektrode 201 und die Ladungsinsel 203 sind über eine erste Tunnelbarriere 204 miteinander verbunden. Die Ladungsinsel 203 und die Drain-Elektrode 202 sind über eine zweite Tunnelbarriere 205 miteinander verbunden. Die Speicherzelle 102, insbesondere das Speicherelement 103 der Speicherzelle 102, hat auf die Ladungsinsel 203 eine ähnliche Wirkung wie eine gegenüber der Ladungsinsel 203 angeordnete Gate-Elektrode, mit der die Energieniveaus für Ladungsträger auf der Ladungsinsel 203 durchstimmbar (veränderbar) sind. In Abhängigkeit von von der Speicherzelle 102 ausgehenden elektrischen Feldern und dort vorhandenen elektrischen Ladungen ist die Coulomb-Blockade der Ladungsinsel 203 entweder hergestellt oder aufgehoben. Entsprechend ist der Einzelelektronentransistor 106 zwischen der Source-Elektrode 201 und der Drain-Elektrode 202 entweder gesperrt oder leitfähig. So sind anhand der zwischen der Source-Elektrode 201 und der Drain-Elektrode 202 bestehenden Leitfähigkeit des Einzelelektronentransistors 106 von der Speicherzelle 102 ausgehende elektrische Felder und in der Speicherzelle 102 gespeicherte elektrische Ladungen und detektierbar.

Zum Auslesen der Speicherzelle 102 in der Lesestellung wird zwischen der Source-Elektrode 201 und der Drain-Elektrode 202 des Einzelelektronentransistors 106 eine geeignet vorbestimmte elektrische Spannung angelegt. Zwischen der Ladungsinsel 203 und der Oberfläche des Speichers 101 wird ein geeigneter Abstand von ungefähr 1 nm bis ungefähr 10 nm, dabei typischerweise 2 nm, eingestellt. Die Rastersondenspitze 105 wird über der auszulesenden Speicherzelle 102 positioniert.

In Abhängigkeit von der in der Speicherzelle 102 gespeicherten elektrischen Ladung ist der Einzelelektronentransistor 106 leitfähig oder gesperrt. Beispielsweise ist der Einzelelektronentransistor 106 gesperrt, falls in der Speicherzelle 102 eine einer logischen "Eins" entsprechende elektrische Ladung abgespeichert ist, und ist der Einzelelektronentransistor 106 leitfähig, falls in der Speicherzelle 102 eine einer logischen "Null" entsprechende elektrische Ladung abgespeichert ist, oder umgekehrt.

Der Einzelelektronentransistor kann wie folgt hergestellt werden. Eine Glasfaser wird an ihrem einen Ende konisch angespitzt. Ein vorderster Endabschnitt der so erzeugten Spitze wird abgeflacht, so dass am Vorderende der angespitzten Glasfaser eine ebene Fläche ausgebildet wird. Die angespitzte und vorne abgeflachte Glasfaser wird in einem ersten Aufdampfschritt an ihrer konischen Längsseite mit einem Metall bedampft, so dass eine erste Metallschicht ausgebildet wird. Aufgrund der eigenen Abschattung wird nur weniger als die halbe Glasfaser in Umfangsrichtung bedampft. In einem zweiten Aufdampfschritt wird die um 180° um ihre Längsachse rotierte Glasfaser erneut bedampft, so dass die zuvor abgeschaltete Seite der Glasfaser bedampft wird und eine zweite Metallschicht ausgebildet wird. Zwischen der ersten Metallschicht und der zweiten Metallschicht verbleiben dabei zwei sich in Längsrichtung der Glasfaser erstreckende unbedampfte Flächen. Die erste Metallschicht und die zweite Metallschicht sind folglich voneinander elektrisch isoliert. Anschließend wird die ebene Fläche am vorderen Ende der abgeflachten Spitze oxidiert, so dass auf der ebenen Fläche eine Oxidschicht ausgebildet wird. In einem dritten Aufdampfschritt wird auf die Oxidschicht eine dritte Metallschicht aufgedampft, so dass die Ladungsinsel ausgebildet wird. Die erste Metallschicht dient als Source- Elektrode. Die zweite Metallschicht dient als Drain- Elektrode. Die unter der dritten Metallschicht liegende Oxidschicht erfüllt die Funktion der ersten und der zweiten Tunnelbarriere.

Fig. 3 zeigt eine Hetero-Nanoröhre 301.

Die Hetero-Nanoröhre 301 ist, mit mehreren schichtartig angeordneten Materialien mit unterschiedlichen elektrischen Leitfähigkeitseigenschaften, funktionell ähnlich aufgebaut wie eine Halbleiter-Heterostruktur, z. B. eine GaAs /AlGaAs-Heterostruktur.

Die in Fig. 3 gezeigte Hetero-Nanoröhre weist abwechselnd je einen isolierenden Nanoröhren-Abschnitt 302, 304, der aus einer Bornitrid-Nanoröhre (gestreift dargestellt) gebildet ist, und einen metallisch leitfähigen Nanoröhren-Abschnitt 303, 305, 306, der aus einer metallisch leitfähigen Kohlenstoff-Nanoröhre gebildet ist, auf. Jeder isolierende Nanoröhren-Abschnitt hat eine Dicke von ungefähr 2 nm und stellt eine Tunnelbarriere zwischen den beiden angrenzenden metallisch leitfähigen Nanoröhren-Abschnitten dar. Beispielsweise stellt der dritte Nanoröhren-Abschnitt 304 eine Tunnelbarriere zwischen dem zweiten Nanoröhren-Abschnitt 303 und dem vierten Nanoröhren-Abschnitt 305 dar.

Zum Herstellen der Hetero-Nanoröhre 301 können unterschiedliche Verfahren eingesetzt werden. Bei einem ersten Verfahren wird zuerst eine erste Nanoröhre, beispielsweise eine Kohlenstoff-Nanoröhre, hergestellt. Anschließend wird, ansetzend am oberen Ende der ersten Nanoröhre, eine zweite Nanoröhre, beispielsweise eine Bornitrid-Nanoröhre, hergestellt. Ansetzend am oberen Ende der zweiten Nanoröhre wird eine weitere Nanoröhre, beispielsweise eine Kohlenstoff-Nanoröhre, hergestellt. Weitere entsprechende Herstellungsschritte können folgen. Bei einem zweiten Verfahren werden mehrere unterschiedliche Nanoröhren gesondert hergestellt und anschließend zu einer einzigen Hetero-Nanoröhre zusammengesetzt. Bei einem dritten Verfahren wird zuerst eine Kohlenstoff-Nanoröhre hergestellt und diese in vorbestimmten Teilabschnitten in eine Bornitrid- Nanoröhre umgewandelt, so dass eine Hetero-Nanoröhre ausgebildet wird, die in den vorbestimmten Teilabschnitten aus einer Bornitrid-Nanoröhren gebildet ist und sonst aus Kohlenstoff-Nanoröhren gebildet ist.

Im Einzelnen weist die Hetero-Nanoröhre aus Fig. 3 einen elektrisch isolierenden ersten Nanoröhren-Abschnitt 302, einen metallisch leitfähigen zweiten Nanoröhren-Abschnitt 303 und einen elektrisch isolierenden dritten Nanoröhren- Abschnitt 304 auf. Dabei sind der erste, zweite und dritte Nanoröhren-Abschnitt 302, 303, 304 so angeordnet, dass der metallisch leitfähige zweite Nanoröhren-Abschnitt 303 an seinem ersten Ende an den elektrisch isolierenden ersten Nanoröhren-Abschnitt 302 direkt angrenzt und an seinem zweiten Ende an den elektrisch isolierenden dritten Nanoröhren-Abschnitt 304 direkt angrenzt. Der metallisch leitfähige Nanoröhren-Abschnitt 303 liegt also zwischen dem elektrisch isolierenden ersten Nanoröhren-Abschnitt 302 und dem elektrisch isolierenden dritten Nanoröhren-Abschnitt 304.

Der metallisch leitfähige zweite Nanoröhren-Abschnitt 303 stellt hierbei einen Teil des Speicherelements 103 dar. Der erste isolierende Nanoröhren-Abschnitt 302 und der dritte isolierende Nanoröhren-Abschnitt 304 stellen je eine Tunnelbarriere dar. Im metallisch leitfähigen zweiten Nanoröhren-Abschnitt 303 ist eine elektrische Ladung von einigen wenigen einzelnen Elektronen mittels Coulomb-Blockade speicherbar.

Die Hetero-Nanoröhre 301 weist, sich anschließend an den elektrisch isolierenden dritten Nanoröhren-Abschnitt 304, einen weiteren metallisch leitfähigen Nanoröhren-Abschnitt aus einer Kohlenstoff-Nanoröhre (weiß dargestellt) auf. An diesen schließt sich wiederum ein weiterer elektrisch isolierender Nanoröhren-Abschnitt aus einer Bornitrid- Nanoröhre (gestreift dargestellt) an.

Jeder metallisch leitfähige Nanoröhren-Abschnitt 303, . . . bildet eine Ladungsinsel, die durch zwei isolierende Nanoröhren-Abschnitte 302, 304, . . . begrenzt ist, und auf der Ladungsträger mittels Coulomb-Blockade speicherbar sind. Der Speicherinhalt der Hetero-Nanoröhre 301 ist durch die Summe der insgesamt auf allen in Reihe geschalteten Ladungsinseln 303, . . . der Hetero-Nanoröhre 301 gespeicherten Ladungsträger festgelegt.

Zusätzlich weist die Hetero-Nanoröhre 301 an ihrem einen Endabschnitt einen metallisch leitfähigen vierten Nanoröhren- Abschnitt 305 auf. An ihrem anderen Endabschnitt weist die Hetero-Nanoröhre 301 einen metallisch leitfähigen fünften Nanoröhren-Abschnitt 306 auf. Die beiden metallisch leitfähigen Nanoröhren-Abschnitte 305 und 306 können zur elektrischen Ankopplung der Hetero-Nanoröhre 301 an eine äußere Leitungsanordnung (nicht gezeigt) verwendet werden.

Insgesamt weist die Hetero-Nanoröhre so neun metallisch leitfähige Nanoröhren-Abschnitte (weiß dargestellt) 305, 303, 306 und acht elektrisch isolierende Nanoröhren- Abschnitte (gestreift dargestellt) auf. Entsprechend weist die Hetero-Nanoröhre 301 sieben Ladungsinseln 303, . . . auf, in denen elektrische Ladungsträger mittels Coulomb-Blockade speicherbar sind.

Bei alternativen Ausführungsformen der erfindungsgemäßen Hetero-Nanotube 301 sind mehr oder weniger als sieben Ladungsinseln vorgesehen. Zum Beispiel kann eine einzige Ladungsinsel vorgesehen sein, oder es können drei Ladungsinseln vorgesehen sein. Alternativ können 10 Ladungsinseln vorgesehen sein. Weiter alternativ können 20 Ladungsinseln vorgesehen sein. Auf allen Ladungsinseln gemeinsam sind typischerweise insgesamt 3 bis 10 Ladungsträger gespeichert.

Gemäß einer Ausführungsform der Erfindung ist eine Speicheranordnung mit einem Speicher 101 und einer Schreib- /Leseeinrichtung 104 vorgesehen, bei der der Speicher 101 einer Mehrzahl von Speicherzellen 102 aufweist, wobei jede Speicherzelle 102 eine einzelne Hetero-Nanoröhre 301 aufweist. Der Speicher 101 dieser Speicheranordnung ist in Fig. 4 dargestellt.

Der Speicher 101 aus Fig. 4 ist versehen mit: einem Substrat 401, einer auf dem Substrat 401 flächig angeordneten metallisch leitfähigen Rückkontaktschicht 402 und einer Mehrzahl von auf der Oberfläche 403 der Rückkontaktschicht 402 vorgesehenen Katalysatorpartikeln 404. Auf jedem Katalysatorpartikel 404 ist eine Hetero-Nanoröhre 301 aufrecht stehend angeordnet. Jede Hetero-Nanoröhre 301 ist an ihrer Außenwand 405 von einer Nanoröhren-Isolierschicht 406 aus einem Nitrid umgeben. Nicht von einem Katalysatorpartikel 402 besetzte Bereiche der Oberfläche 403 der Rückkontaktschicht 402 sind von einer Rückkontakt- Isolierschicht 407 aus einem Nitrid bedeckt. Auf der Rückkontakt-Isolierschicht 407 ist eine Füllschicht 408 aus Siliziumdioxid so angeordnet, dass die Zwischenräume zwischen den einzelnen Hetero-Nanoröhren derart fast vollständig mit Siliziumdioxid ausgefüllt sind, dass die Hetero-Nanoröhren 301 oben teilweise aus der Füllschicht 408 hervorragen. Auf der Füllschicht 408 ist eine Gegenelektrodenschicht 409 aus einem Metall, z. B. Aluminium, ausgebildet. Die Gegenelektrodenschicht 409 ist auf einer Höhe bezüglich der Hetero-Nanoröhre 301 angeordnet, dass die Gegenelektrodenschicht 409 zumindest teilweise auf der gleichen Höhe liegt wie der metallisch leitfähige vierte Nanoröhren-Abschnitt 306 in dem dem Katalysatorpartikel 404 gegenüberliegenden oberen Endabschnitt der Hetero-Nanoröhre 301. Ein zwischen dem vierten Nanoröhren-Abschnitt 306 und der Gegenelektrodenschicht 409 angeordneter Bereich der Rückkontakt-Isolierschicht 407 dient als Tunnelbarriere zwischen dem vierten Nanoröhren-Abschnitt 306 und der Gegenelektrodenschicht 409. Entsprechend hat die Rückkontakt- Isolierschicht 407 eine solche Dicke von ungefähr 2 nm, dass sie als Tunnelbarriere geeignet ist.

Wenn in einer der Hetero-Nanoröhren 301 die Coulomb-Blockade aufgehoben ist, kann ein elektrischer Strom von der Rückkontaktschicht 402 durch die Hetero-Nanoröhre 301 in die Gegenelektrodenschicht 409, und in die umgekehrte Richtung, fließen. Entsprechend kann wahlweise eine in der Hetero- Nanoröhre gespeicherte elektrische Ladung in die Rückkontaktschicht 402 oder in die Gegenelektrodenschicht 409 abfließen oder der Hetero-Nanoröhre 301 eine vorgewählte Menge an elektrischer Ladung zugeführt werden.

Gemäß einer weiteren Ausführungsform der Erfindung ist eine Speicheranordnung vorgesehen, die einen Speicher 101 aufweist, der grundsätzlich entsprechend aufgebaut ist wie der Speicher aus Fig. 4. Fig. 5e zeigt eine Speicheranordnung gemäß dieser Ausführungsform.

Bei dem Speicher aus Fig. 5e sind im Vergleich zum Speicher aus Fig. 4 zusätzlich die Katalysatorpartikel 404 am Porenboden 502 von in der Rückkontaktschicht 402 eingesenkten Poren 501 angeordnet. In jeder der Poren 501 ist ein einzelnes Katalysatorpartikel 404 angeordnet. Durch jede einzelne Pore 501 mit der darin angeordneten einzelnen Hetero-Nanoröhre 301 ist jeweils eine einzelne Speicherzelle 102 gebildet.

Bei einer alternativen Ausführungsform zu der in Fig. 5e gezeigten Ausführungsform der Erfindung sind in jeder Pore 501 fünf Hetero-Nanoröhren 301 vorgesehen.

Bei weiteren alternativen Ausführungsformen zu der in Fig. 5e gezeigten Ausführungsform der Erfindung sind in jeder Pore 501 zwei bis 30 Hetero-Nanoröhren 301 vorgesehen.

Im folgenden wird anhand der Fig. 5a bis 5d ein Verfahren zum Herstellen des in Fig. 5e dargestellten Speichers 101 erläutert.

Wie in Fig. 5a dargestellt ist, wird zuerst ein Substrat 401 bereitgestellt. Das Substrat kann aus einem Halbleitermaterial, z. B. Silizium oder einem Verbindungshalbleiter, oder z. B. aus einem Isolatormaterial, z. B. aus einem Glas, bestehen. Auf dem Substrat wird eine Aluminiumschicht ausgebildet, die die Funktion der Rückkontaktschicht 402 hat. Statt Aluminium kann für die Rückkontaktschicht alternativ ein anderes elektrisch leitfähiges Material verwendet werden, z. B. ein anderes Metall wie Titan oder Gold. In der Aluminium- Rückkontaktschicht 402 werden eine Mehrzahl von Poren 501 ausgebildet. Am Porenboden 502 einer jeden Pore 501 wird ein Katalysatorpartikel 404 aus Kupfer abgeschieden. Die Katalysatorpartikel dienen als Wachstumskeime zum nun folgenden Wachstum der Hetero-Nanoröhren 301.

Wie in Fig. 5b dargestellt ist, wird auf jedem Katalysatorpartikel 404 eine Hetero-Nanoröhre 301 ausgebildet.

Die jeweilige Hetero-Nanoröhre 301 kann dadurch hergestellt werden, dass auf dem Katalysatorpartikel 404 eine Kohlenstoff-Nanoröhre 305 ausgebildet wird, auf dem oberen Ende der Kohlenstoff-Nanoröhre 305 eine Bornitrid-Nanoröhre 302 ausgebildet wird, auf dem oberen Ende der Bornitrid- Nanoröhre 302 eine Kohlenstoff-Nanoröhre 303 ausgebildet wird, auf dem oberen Ende der Kohlenstoff-Nanoröhre 303 eine Bornitrid-Nanoröhre 304 ausgebildet wird, auf die gleiche Weise weitere Nanoröhren ausgebildet werden und schließlich eine abschließende Kohlenstoff-Nanoröhre 306 ausgebildet wird.

Alternativ kann die jeweilige Hetero-Nanoröhre 301 dadurch hergestellt werden, dass auf dem Katalysatorpartikel 404 eine Kohlenstoff-Nanoröhre 305 ausgebildet wird, die Kohlenstoff- Nanoröhre 305 in einem oberen Abschnitt in eine Bornitrid- Nanoröhre umgewandelt wird, so dass eine Bornitrid-Nanoröhre 302 ausgebildet wird, auf dem oberen Ende der Bornitrid- Nanoröhre 302 eine Kohlenstoff-Nanoröhre 303 ausgebildet wird, die Kohlenstoff-Nanoröhre 303 in einem oberen Abschnitt in eine Bornitrid-Nanoröhre umgewandelt wird, so dass eine Bornitrid-Nanoröhre 304 ausgebildet wird, auf diese Weise weitere Nanoröhren ausgebildet werden und schließlich eine abschließende Kohlenstoff-Nanoröhre 306 ausgebildet wird.

Die nächsten Prozessschritte sind in Fig. 5c veranschaulicht. So wird als nächstes Nitrid abgeschieden, so dass die Hetero- Nanoröhre 301 an ihren Außenwänden 406 von einer Nanoröhren- Isolierschicht 406 aus Nitrid umgeben ist und an ihrem oberen Ende von einer Deckelschicht 503 aus Nitrid bedeckt ist. Anschließend werden zwischen den mit Nitrid umgebenen Hetero- Nanoröhren verbliebene Zwischenräume mit Oxid (Siliziumdioxid) gefüllt, so dass eine Füllschicht 408 ausgebildet wird. Die aus der Füllschicht 408 und den Deckelschichten 503 der Hetero-Nanoröhren 301 gebildete Oberfläche wird mittels CMP planarisiert, so dass eine ebene Oberfläche erzeugt wird.

Die nun folgenden Prozessschritte sind in Fig. 5d veranschaulicht. Das Oxid der Füllschicht 408 wird zurückgeätzt, so dass bei jeder Hetero-Nanoröhre 301 ein oberer Abschnitt der Hetero-Nanoröhre 301 oben aus der Füllschicht 408 herausragt. Die Nanoröhren-Isolierschicht 406 und die Deckelschicht 503 aus Nitrid bleiben stehen. Nun wird auf der Füllschicht 408 und auf den von der jeweiligen Deckelschicht 503 zugedeckten Hetero-Nanoröhren 301 eine Gegenelektrodenschicht 409 aus Metall, z. B. Aluminium, Titan oder Gold, abgeschieden. Die Gegenelektrodenschicht 409 wird so zurückgeätzt, dass nur auf der Füllschicht 408 eine Gegenelektrodenschicht 409 verbleibt. Die Hetero-Nanoröhren 301 hingegen sind freigelegt. Anschließend wird die Deckelschicht 503 entfernt, so dass die in Fig. 5d gezeigte Anordnung entsteht.

Damit ist der Speicher 101 fertiggestellt.

Fig. 5e zeigt den Speicher 101, dessen Herstellung in Fig. 5a bis 5d veranschaulicht wurde, zusammen mit der Rastersondenspitze 105 einer Schreib-/Leseeinrichtung 104. Die Rastersondenspitze 105 ist stark schematisiert dargestellt.

In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] W. Rösner et al., "Simulation of single electron circuits", Microelectronic Engineering 27, 55-58 (1995)
[2] J. S. Suh and J. S. Lee, "Highly ordered two-dimensional carbon Nanotube arrays", Appl. Phys. Lett. 75, 2047- 2049 (1999)
[3] M. I. Lutwyche et al., "Millipede - A Highly-Parallel Dense Scanning-Probe-Based Data-Storage System", ISSCC 2000 IEEE International Solid-State Circuits Conference, 126-128 (2000)
[4] M. J. Yoo et al., "Scanning Single-Electron Transistor Microscopy: Imaging Individual Charges", Science 276, 579-582 (1997)
[5] WO 00/34796 A1
[6] WO 98/39250 A1
[7] DE 40 21 075 A1

Bezugszeichenliste

Fig.

1

101

Speicher

102

Speicherzelle

103

Speicherelement

104

Schreib-/Leseeinrichtung

105

Rastersondenspitze

106

Einzelelektronentransistor

Fig.

2

201

Source-Elektrode

202

Drain-Elektrode

203

Ladungsinsel

204

Erste Tunnelbarriere

205

Zweite Tunnelbarriere

Fig.

3

301

Hetero-Nanoröhre

302

elektrisch isolierender erster Nanoröhren-Abschnitt

303

metallisch leitfähiger zweiter Nanoröhren-Abschnitt

304

elektrisch isolierender dritter Nanoröhren-Abschnitt

305

metallisch leitfähiger vierter Nanoröhren-Abschnitt

306

metallisch leitfähiger fünfter Nanoröhren-Abschnitt

Fig.

4

401

Substrat

402

Rückkontaktschicht

403

Oberfläche der Rückkontaktschicht

404

Katalysatorpartikel

405

Außenwand der Nanoröhre

301

406

Nanoröhren-Isolierschicht

407

Rückkontakt-Isolierschicht

408

Füllschicht

409

Gegenelektrodenschicht

Fig.

5

a-

5

e

501

Pore

502

Porenboden

503

Deckelschicht

Claims

1. Speicheranordnung mit
einem Speicher (101) mit zumindest einer Speicherzelle (102) mit je zumindest einem Speicherelement (103), wobei jede Speicherzelle (102) einen durch einen Schreibvorgang veränderbaren Speicherinhalt aufweist, der durch eine in dem Speicherelement (103) gespeicherte elektrische Ladung festgelegt ist, und
einer Schreib-/Leseeinrichtung (104) zum Schreiben und zum Lesen des Speicherinhalts, mit zumindest einer über dem Speicher (101) bewegbar angeordneten Rastersondenspitze (105) mit einem an dem dem Speicher (101) zugewandten Vorderende der Rastersondenspitze (105) angeordneten Einzelelektronentransistor (106) mit einer Source-Elektrode (201), einer Drain-Elektrode (202), einer Ladungsinsel (203), einer zwischen der Source-Elektrode (201) und der Ladungsinsel (203) angeordneten ersten Tunnelbarriere (204) und einer zwischen der Ladungsinsel (203) und der Drain- Elektrode (202) angeordneten zweiten Tunnelbarriere (205), wobei der Einzelelektronentransistor (106) eine veränderbare Source-Drain-Leitfähigkeit zwischen der Source-Elektrode (201) und der Drain-Elektrode (202) aufweist,
wobei die Rastersondenspitze (105) über der Speicherzelle (102) zwei Stellungen einzunehmen vermag, nämlich
eine Schreibstellung, in der durch eine von der Rastersondenspitze (105) an die Speicherzelle (102) angelegte Spannung der Speicherinhalt der Speicherzelle (102) in die Speicherzelle (102) einschreibbar ist, und
eine Lesestellung, in der anhand der Source-Drain- Leitfähigkeit des Einzelelektronentransistors (106) der Speicherinhalt der Speicherzelle (102) auslesbar ist.

2. Speicheranordnung nach Anspruch 1, bei der das Speicherelement (103) aus einem metallisch leitfähigen Material gefertigt ist und derart zumindest teilweise von elektrisch isolierendem Material umgeben ist, dass die in dem Speicherelement (103) gespeicherte elektrische Ladung während einer vorbestimmten Speicherzeit in dem Speicherelement (103) verbleibt.

3. Speicheranordnung nach Anspruch 2, bei der die Speicherzelle (102) als Floating-Gate- Speicherzelle ausgebildet ist.

4. Speicheranordnung nach Anspruch 2 oder 3, bei der das Speicherelement (103) so dimensioniert ist und das elektrisch isolierende Material so angeordnet ist, dass die in dem Speicherelement (103) gespeicherte elektrische Ladung mittels des Effektes der Coulomb-Blockade auf dem Speicherelement (103) gespeichert gehalten ist.

5. Speicheranordnung nach Anspruch 4,
bei der die Speicherzelle (102) je zumindest eine Hetero-Nanoröhre (301) mit zumindest einem elektrisch isolierenden ersten Nanoröhren-Abschnitt (302), zumindest einem metallisch leitfähigen zweiten Nanoröhren-Abschnitt (303) und zumindest einem elektrisch isolierenden dritten Nanoröhren-Abschnitt (304) aufweist, wobei der erste, zweite und dritte Nanoröhren-Abschnitt (302, 303, 304) so angeordnet sind, dass der metallisch leitfähige zweite Nanoröhren- Abschnitt (303) an seinem ersten Ende an den elektrisch isolierenden ersten Nanoröhren-Abschnitt (302) direkt angrenzt und an seinem zweiten Ende an den elektrisch isolierenden dritten Nanoröhren-Abschnitt (304) direkt angrenzt,
wobei der metallisch leitfähige zweite Nanoröhren- Abschnitt (303) das Speicherelement (103) darstellt.

6. Speicheranordnung nach Anspruch 5, bei der ein unterer Endabschnitt der Hetero-Nanoröhre (301) von einem metallisch leitfähigen vierten Nanoröhren- Abschnitt (305) gebildet ist und ein oberer Endabschnitt der Nanoröhre (301) von einem metallisch leitfähigen fünften Nanoröhren-Abschnitt (306) gebildet ist.

7. Speicheranordnung nach Anspruch 5 oder 6, bei der für zumindest einen metallisch leitfähigen Nanoröhren-Abschnitt eine metallisch leitfähige Kohlenstoff- Nanoröhre verwendet wird.

8. Speicheranordnung nach einem der Ansprüche 5 bis 7, bei der für zumindest einen elektrisch isolierenden Nanoröhren-Abschnitt eine elektrisch isolierende Kohlenstoff- Nanoröhre verwendet wird.

9. Speicheranordnung nach einem der Ansprüche 5 bis 8, bei der für zumindest einen elektrisch isolierenden Nanoröhren-Abschnitt eine elektrisch isolierende Bornitrid- Nanoröhre verwendet wird.

10. Speicheranordnung nach einem der Ansprüche 1 bis 9, bei der die Ladungsinsel (203) näher an dem Speicher (101) angeordnet ist als jeweils die Source-Elektrode (201) und die Drain-Elektrode (202).

11. Speicheranordnung nach einem der Ansprüche 6 bis 10, mit
einem Substrat (401),
einer auf dem Substrat (401) flächig angeordneten metallisch leitfähigen Rückkontaktschicht (402) und
zumindest einem auf der Oberfläche (403) der Rückkontaktschicht (402) vorgesehenen Katalysatorpartikel (404),
wobei
auf dem zumindest einen Katalysatorpartikel (404) eine Hetero-Nanoröhre (301) aufrecht stehend angeordnet ist,
die Hetero-Nanoröhre (301) an ihrer Außenwand (405) von einer Nanoröhren-Isolierschicht (406) aus einem ersten elektrisch isolierenden Material umgeben ist und nicht von einem Katalysatorpartikel (402) besetzte Bereiche der Oberfläche (403) der Rückkontaktschicht (402) von einer Rückkontakt-Isolierschicht (407) aus einem zweiten elektrisch isolierenden Material bedeckt sind,
auf der Rückkontakt-Isolierschicht (407) eine Füllschicht (408) aus einem dritten elektrisch isolierenden Material so angeordnet ist, dass die Hetero-Nanoröhre (301) oben teilweise aus der Füllschicht (408) hervorragt und
auf der Füllschicht (408) eine Gegenelektrodenschicht (409) aus einem metallisch leitfähigen Material ausgebildet ist, wobei die Gegenelektrodenschicht (409) auf einer Höhe bezüglich der Hetero-Nanoröhre (301) angeordnet ist, dass die Gegenelektrodenschicht (409) zumindest teilweise auf der gleichen Höhe liegt wie der metallisch leitfähige vierte Nanoröhren-Abschnitt (306) in dem dem Katalysatorpartikel (404) gegenüberliegenden oberen Endabschnitt der Hetero- Nanoröhre (301).

12. Speicheranordnung nach Anspruch 11, bei der mehrere Katalysatorpartikel (404) am Porenboden (502) von in der Rückkontaktschicht (402) eingesenkten Poren (501) angeordnet sind, wobei in jeder Pore (501) zumindest ein Katalysatorpartikel (404) angeordnet ist, wobei durch jede einzelne Pore (501) mit der darin angeordneten zumindest einen Hetero-Nanoröhre (301) jeweils eine einzelne Speicherzelle (102) gebildet ist.